【課題】発振周波数のトリミングを行うクロック発振回路であって、ＣＲ発振回路の特性に起因する発振周波数のばらつきを低減することが可能なクロック発振回路を提供する。
【解決手段】クロック発振回路は、周波数調整コードに応じた発振周波数のクロック信号を生成する発振部１０１と、発振部１０１の発振周波数をカウントするＯＳＣクロックカウンタ１０２と、外部接続された水晶発振器の発振周波数をカウントする基準クロックカウンタ１０３と、両発振周波数の比較を行う比較回路１０４とを備える。また、周波数調整コードの自動探索を行う探索回路１０５を備える。探索回路１０５は、周波数調整動作時において、発振部１０１に対する周波数調整コードの設定と、比較回路１０４による比較結果に応じた周波数調整コードの更新とを繰り返し行うことにより、周波数調整コードの自動探索を行う。 （もっと読む）

【課題】共振部とインバータを並列接続する発振回路では、インバータのトランスコンダクタンスが発振周波数に拘わらず一定なので、スプリアスへの収束を回避することが難しい。本発明はスプリアスへの収束を回避できる発振回路を提供することを目的にする。
【解決手段】インバータの入力信号の遷移点（立ち上がり、立ち下がり）で一定幅のパルス信号を出力するワンショット回路を用い、このワンショット回路のパルス幅がインバータへの入力信号のパルス幅より大きいときに、インバータへの電源供給を停止するようにした。スプリアスではトランスコンダクタンスの時間平均が小さくなり、発振が持続しない。 （もっと読む）

【課題】 パルス幅を容易かつ正確に調整可能であって、システムクロックとは非同期にパルス信号を生成することが可能なパルス発生回路を提供する。
【解決手段】 所定の電流値の電流を生成する定電流源３２と、前記定電流源３２からの電流によって電荷が充電されるキャパシター３６と、前記キャパシター３６に充電された電荷に基づく電圧１３０と、所定の電圧値Ｖ_Ｒを有するリファレンス電圧４２とを比較した結果に基づいて、パルス信号を出力するコンパレーター４０と、を含むパルス発生回路。前記コンパレーターの出力端子を、高電位側の電源電位にプルアップするプルアップ用トランジスター４４を含む。 （もっと読む）

【課題】発振回路部の信号反転素子及びインターフェース回路部のインターフェース回路部のインターフェース集積回路素子で消費される電流を抑えて消費電力が少ない電子回路を提供する。
【解決手段】発振回路部とインターフェース回路部と被駆動回路部と備えた電子回路であって、発振回路部用電源電圧印加端子と発振回路部の間に発振回路部用電流制限抵抗が設けられ、インターフェース回路部用電源電圧印加端子とインターフェース回路部との間にインターフェース回路部用電流制限抵抗が設けられ、発振回路部用電流制限抵抗の両端部からグランドに接続されている第一のコンデンサが設けられ、インターフェース回路部用電流制限抵抗の両端部からグランドに接続されている第二のコンデンサが設けられ、インターフェース回路部から出力され被駆動回路部に入力される信号電圧が被駆動回路部が動作するために必要な電圧より大きいことを特徴とする。 （もっと読む）

【課題】簡単な構成で発振周波数が低いときの消費電力を低減する発振回路を提供することを目的とする。
【解決手段】周波数選択信号に応じて発振周波数を切り替えてメインクロックを出力するクロック発振器２３と、前記周波数選択信号に応じて分周比を切り替え、前記メインクロックを分周したサブクロックを出力する分周回路２４とを有し、前記発振周波数が高いときと低いときとで前記サブクロックの周波数を一定とした。好ましくは、前記サブクロックに同期して前記周波数選択信号を変化させる同期部２２を有する。 （もっと読む）

【課題】回路規模を比較的小さくすることができ且つ高精度な抵抗値調整が可能な可変抵抗回路を提供し、また、かかる可変抵抗回路を用いた比較的回路規模が小さく高精度な発振周波数を実現し得る発振回路を提供する。
【解決手段】
可変抵抗回路は、複数の抵抗素子からなる第１の直列抵抗回路と、制御信号に応じて第１の直列抵抗回路の所定のノードのうちの１つを選択的に第１の端子に接続せしめる第１のスイッチ部と、を有する第１の抵抗調整回路と、第２の端子に接続された複数の抵抗素子からなる第２の直列抵抗回路と、制御信号に応じて第１の直列抵抗回路を第２の直列抵抗回路の所定ノードのうちの１つに選択的に接続せしめる第２のスイッチ部と、を有する第２の抵抗調整回路と、を含む。 （もっと読む）

【課題】入力されるパルスの幅を基準としてリリースポイント及びオペレーティングポイントが決定されるヒステリシス特性を有するシュミットトリガー回路を提供する。
【解決手段】前記シュミットトリガー回路は、アナログ信号の入力を受けて前記アナログ信号の大きさに相応する幅を有する入力パルスを生成する信号／パルス切り替え部と、前記信号／パルス切り替え部で生成された入力パルスの幅を予め設定された第１の臨界幅及び前記第１の臨界幅より大きい第２の臨界幅と比較し、その結果を表す状態情報を出力するパルス幅判断部と、前記状態情報によって、前記入力パルスの幅が前記第２の臨界幅より小さい状態から大きい状態に変動される場合、ハイ信号を出力し、前記入力パルスの幅が第１の臨界幅より大きい状態から小さい状態に変動される場合、ロー信号を出力する出力決定部と、を含むことができる。 （もっと読む）

【課題】 複雑なディジタル処理回路を必要とすることなく、複数のディジタル的状態信号と、アナログ信号とを多重化して１本の伝送線により送信可能な信号多重化方法および信号多重化回路を提供すること。
【解決手段】 複数のディジタル的状態信号とアナログ信号とを多重化する信号多重化方法であって、前記ディジタル的状態信号は、発振回路１１で生成されるパルスの周波数および／またはデューティー比を異ならせることで前記パルスに含ませ、前記アナログ信号は、前記パルスの高さ信号として前記パルスに含ませることを特徴とする。 （もっと読む）

【課題】発振周波数の精度を改善することが可能な発振回路を提供すること。
【解決手段】ＰＴＡＴ出力とＣＴＡＴ出力とを加算して出力する基準電圧発生回路と、加算割合を切り替え温度に依存した基準電圧発生回路の出力の変動を最小化する第１切替手段と、基準電圧発生回路の出力に基づいて定電流を発生させる電流源と、基準電圧発生回路の出力に基づいて定電圧を発生させるレギュレータ回路と、一端が電流源に接続され電流源の定電流によって充放電される第１容量及び第２容量と、レギュレータ回路から供給される定電圧を電源として第２容量の他端を駆動するインバータと、電流源の定電流の値を切り替え発振周波数を調整する第２切替手段と、第１容量の容量値を切り替え第１容量及び第２容量の一端における発振振幅を調整する第３切替手段と、を備え、第１切替手段、第２切替手段、第３切替手段のトリミングによって所望の大きさの一定周波数を生成する。 （もっと読む）

【課題】水晶発振器の出力振幅の調整機能を簡易な構成で実現する。
【解決手段】水晶発振器は、電源に接続される電源端子（ＶＣＣ）と、接地電位に維持される接地端子（ＧＮＤ）と、電源端子と接地端子とに接続され、電源端子と接地端子との間に印加された電源電圧に基づく振幅レベルの発振信号（Ｖ０）を出力する水晶発振回路（６）と、イネーブル信号（ＶＥＮ１、ＶＥＮ２）が入力されるイネーブル端子（ＥＮ１、ＥＮ２）と、イネーブル端子と接地端子とに接続され、水晶発振回路から入力される発振信号を波形整形してイネーブル端子と接地端子との間のイネーブル信号の電圧に応じた振幅レベルの基準クロック信号（ＣＬＫ１、ＣＬＫ２）を出力するバッファ回路（２ａ、２ｂ）と、バッファ回路から出力される基準クロック信号が出力される出力端子（ＯＵＴ１、ＯＵＴ２）と、を備える。 （もっと読む）

【課題】どの条件下でも一定のパルス幅で駆動する電源回路を提供する
【解決手段】電源回路１０は、外部回路２０と接続可能である。電源回路１０は、一定の内部電圧を外部回路２０に印加するフィードバック回路１２と、パルスのパルス幅に応じた電荷を外部回路２０に供給する電荷供給回路１４と、外部回路２０のオペレーションに対応するオペレーション状態に依存しない一定のパルスを電荷供給回路１４に供給する電源制御回路１６と、備える。 （もっと読む）

【課題】太陽電池や燃料電池は単一セルでは出力電圧が０．２Vから０．６Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が０．２V程度からの極低電圧領域から昇圧動作を開始する必要がある。
【解決手段】FETのサブスレシュオールド領域を利用して極低電圧から発振を開始するとともに周囲温度の変化に対しても安定な周波数を発生する補正機構を組み込むことにより確実に起動しかつ正確にDCDC変換装置を実現する。 （もっと読む）

ダブルエッジトリガ回路は、クロック信号及びイネーブル信号に応答してゲーテッドクロック信号を出力するクロックゲータと、ゲーテッドクロック信号に応答してデータ信号を送り出す第１のダブルエッジトリガフリップフロップと、クロック信号に応答してデータ信号を捕捉する第２のダブルエッジトリガフリップフロップとを含み、クロックゲータは、イネーブル信号が第１の論理状態のときに第１の論理値にてゲーテッドクロック信号を停止し、イネーブル信号が第２の論理状態のときに次のクロックエッジにてゲーテッドクロック信号を第１の論理値からスイッチングする。 （もっと読む）

【課題】伝送装置の出力信号のジッターを抑制することを目的とする。
【解決手段】伝送装置は入力信号が入力しているか否かを検出する入力信号断検出部と、発振器と、前記入力信号断検出部により入力信号が入力していることが検出されたときには、前記発振器の発振周波数と、入力信号から抽出されるクロック信号を分周した分周信号の周波数との差の周波数がフィルタの通過帯域外となるように前記発振器の発振周波数を設定する周波数設定部とを備える。 （もっと読む）

【課題】電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成できるようにする。
【解決手段】タイミング制御回路１−１，１−２と論理回路２−１とを設ける。タイミング制御回路１−１，１−２は、放電制御端子Ｓ１₁，Ｓ２₁と充電制御端子Ｓ１₂，Ｓ２₂，と信号出力端子Ｔ１，Ｔ２を有し、内部に時定数素子を備えている。先ず、充電制御端子Ｓ１₂，Ｓ２₂へ充電の開始を指示し、端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２を「Ｈ」レベルとする。次に、放電制御端子Ｓ１₁へ放電の開始を指示し、遅延時間τ１経過後に電圧ＶＴ１を「Ｌ」レベルとし、タイミング制御回路１−２での放電を開始させ、遅延時間τ２経過後に電圧ＶＴ２を「Ｌ」レベルとする。このタイミング制御回路１−１，１−２からの電圧ＶＴ１，ＶＴ２を論理回路２−１へ与え、論理回路２−１よりタイミング制御回路１−２での遅延時間τ２をパルス幅とするパルス信号ＰＳ１を得る。 （もっと読む）

【課題】ＴＤＣに関する冗長構成を削減可能なＤＣＯを提供する。
【解決手段】ＤＣＯは、デジタル制御信号によって遅延量が制御される３以上の奇数個の単相インバータ１０１〜１０５を環状に接続したリングオシレータと、単相インバータの各々の出力信号をバッファリングし、第１の差動信号として夫々出力する奇数個のバッファ１１１〜１１５と、基準信号の立ち上がりエッジまたは立ち下がりエッジにおける第１の差動信号の値を保持して第２の差動信号として夫々出力する奇数個のフリップフロップ１２１〜１２５と、奇数個のフリップフロップから出力される奇数組の第２の差動信号を入力し、奇数組の第２の差動信号を位相の進み順に配列したときの、連続する高レベル値または連続する低レベル値の末尾を示す情報を出力するエッジ検出器１３０とを具備する。 （もっと読む）

予め定められたデューティサイクルを有する信号を発生させる技術である。例示的な実施形態では、第１のカウンタは、発振器信号のサイクルの第１の数をカウントするように構成されており、第２のカウンタは、発振器信号のサイクルの第２の数をカウントするように構成されており、第２の数は第１の数よりも大きい。第２のカウンタの出力は、第１および第２のカウンタをリセットするために使用されるが、第１および第２のカウンタの出力は、さらに、予め定められたデューティサイクルを有する信号を発生させるトグルラッチを駆動する。さらなる態様は、第２の数に対する奇数値と偶数値とを対応する技術を含む。 （もっと読む）

【課題】簡易な方式により精度の高い電圧−周波数変換回路を提供する。
【解決手段】抵抗素子１６は、入力端子とノードＮ０との間に設けられる。スイッチ素子１５は、ノードＮ０と接地電圧ＧＮＤとの間に設けられ、ノードＮＣの電圧レベルに応じて導通する。抵抗素子１３は、ノードＮ０とノードＮＡとの間に設けられる。抵抗素子１２は、ノードＮＡとＮＯＲ回路１１Ａの入力ノードの一方側との間に設けられる。コンデンサ１４は、ノードＮＡとノードＮＣとの間に接続される。ＮＯＲ回路１１Ａの入力ノードは、抵抗素子１２を介してノードＮＡと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｂの入力ノードは、ＮＯＲ回路１１Ａの出力ノードと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｃの入力ノードは、ノードＮＣと、接地電圧ＧＮＤと接続される。 （もっと読む）

【課題】良好な信号レベルのパルス信号を効率よく発生するのに好適なパルス発生装置を提供する。
【解決手段】パルス発生装置１００を、起動開始信号Ｄ０の入力に応じて単位パルス信号を発生する、各々の信号出力部が独立した単位パルス発生回路２０＿１〜２０＿Ｎと、単位パルス発生回路２０＿１〜２０＿Ｎのうち単位パルス信号を出力する予定の一部の回路の信号出力端子を順次選択して、該選択した信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔに電気的に接続し、残りの単位パルス発生回路の信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔから電気的に切断するスイッチ制御回路３０及び選択スイッチ４０とを含む構成とした。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】パルス発生部４２は、所定の周波数のクロックＣＬＫを受け、そのポジティブエッジと同期して遷移するパルス信号ＰＷＭ１を発生する。インバータ４４は、クロックＣＬＫを反転する。フリップフロップ４６は、インバータ４４からの反転クロックＣＬＫ＃のポジティブエッジのタイミングで、パルス信号ＰＷＭ１を取り込む。論理ゲート４８は、パルス信号ＰＷＭ１とフリップフロップ４６の出力ＰＷＭ２を多重化する。セレクタ５０は、論理ゲート４８の出力と、パルス信号ＰＷＭ１のいずれかを選択する。 （もっと読む）