【課題】発振周波数変動の許容範囲を任意に設定可能にする。
【解決手段】半導体装置（２１）は、トリミングレジスタ（１１）に保持されたトリミング値によって発振周波数が変更される発振器（１２）と、発振周波数を補正可能な補正回路（２０）とを含む。上記補正回路は、上限値を設定可能な上限値レジスタ（６）と、下限値を設定可能な下限値レジスタ（７）と、発振周波数を分周するための分周回路（１３）と、分周回路の出力をカウントするカウンタ（３）とを含む。さらに上記補正回路は、カウンタの出力を保持可能なバッファレジスタ（４）と、バッファレジスタの保持値が、上限値と下限値との間に入っているか否かを判別する比較器（５）と、その判別結果に基づいてトリミング値を補正するトリミング値補正制御回路（８）とを含む。ユーザは、上限値と下限値とによって、発振周波数変動の許容範囲を任意に設定することができる。 （もっと読む）

【課題】複雑なバイアス回路を使用せず，抵抗の温度依存性を補償可能なMCU搭載に適したCR発振回路またはLC発振回路を提供する。
【解決手段】マイクロコントローラは，ＣＰＵと，ＣＰＵに供給するクロックを生成しクロックの周波数が周波数調整信号に応じて可変制御される発振回路と，温度を検知する温度センサと，温度センサにより検知される温度が所定温度変動したことに応答してＣＰＵにより実行される周波数調整プログラムと，周波数調整信号と発振回路の発振周波数との関係を示す調整信号対周波数関係データと，温度と前記発振回路の発振周波数との関係を示す温度対周波数関係データとを格納するメモリとを有する。そして，周波数調整プログラムがＣＰＵにより実行されることで，ＣＰＵが，温度対周波数関係データと調整信号対周波数関係データとに基づいて，温度センサにより検知される現在温度に応じて，発振回路の発振周波数を目標の周波数に制御する周波数調整信号を演算し，演算した周波数調整信号が発振回路に設定される。 （もっと読む）

【課題】ルックアップテーブル方式のようなメモリを使用せずに、正弦波、余弦波、角度情報が同時に得られるようにしたディジタル発振器を提供する。
【解決手段】初期値Ａが設定されクロックで動作する第１の積分器５Ａ、外部入力するアップ／ダウン信号でωの極性が切り替わる第１のω係数器６Ｂ、前記クロックで動作する第２の積分器５Ｂ、および前記アップ／ダウン信号でωの極性が前記第１のω係数器６Ｂのωの極性と反対に切り替わる第２のω係数器６Ａを順次リング接続して２相発振器を構成する。また、前記アップ／ダウン信号に応じて前記クロックをアップ／ダウンカウントするアップ／ダウンカウンタからなる角度取得ユニット３を設ける。前記第１の積分器５ＡからＡcosωｔを、前記第２の積分器５ＢからＡsinωtを、前記角度取得ユニット３から角度情報ωｔを、それぞれ同時に生成する。 （もっと読む）

【課題】共振部とインバータを並列接続する発振回路では、インバータのトランスコンダクタンスが発振周波数に拘わらず一定なので、スプリアスへの収束を回避することが難しい。本発明はスプリアスへの収束を回避できる発振回路を提供することを目的にする。
【解決手段】インバータの入力信号の遷移点（立ち上がり、立ち下がり）で一定幅のパルス信号を出力するワンショット回路を用い、このワンショット回路のパルス幅がインバータへの入力信号のパルス幅より大きいときに、インバータへの電源供給を停止するようにした。スプリアスではトランスコンダクタンスの時間平均が小さくなり、発振が持続しない。 （もっと読む）

【課題】回路規模を比較的小さくすることができ且つ高精度な抵抗値調整が可能な可変抵抗回路を提供し、また、かかる可変抵抗回路を用いた比較的回路規模が小さく高精度な発振周波数を実現し得る発振回路を提供する。
【解決手段】
可変抵抗回路は、複数の抵抗素子からなる第１の直列抵抗回路と、制御信号に応じて第１の直列抵抗回路の所定のノードのうちの１つを選択的に第１の端子に接続せしめる第１のスイッチ部と、を有する第１の抵抗調整回路と、第２の端子に接続された複数の抵抗素子からなる第２の直列抵抗回路と、制御信号に応じて第１の直列抵抗回路を第２の直列抵抗回路の所定ノードのうちの１つに選択的に接続せしめる第２のスイッチ部と、を有する第２の抵抗調整回路と、を含む。 （もっと読む）

【課題】広い温度範囲で高精度なクロック信号を出力可能な、安価でかつコンパクトなサイズのクロック発生装置を提供する。
【解決手段】クロック発生装置は、基準クロック信号を生成する基準クロック生成部１１と、第１のクロック信号を生成する第１の発振器１２と、前記第１のクロック信号を前記基準クロック信号と同周波数、同位相となるように補正した第２のクロック信号を生成する第１の精度保証部１３と、温度検知部１５と、第３のクロック信号を生成する第２の発振器１７と、前記第３のクロック信号を前記基準クロック信号と同周波数、同位相となるように補正した第４のクロック信号を生成する第２の精度保証部１８と、温度が第１の発振器１２の保証温度範囲内の場合には前記第２のクロック信号、保証温度範囲外の場合には前記第４のクロック信号を出力するクロック切替部２０と備える。 （もっと読む）

【課題】電子製品の発振周波数を正確に補正するために用いる発振周波数補正方法を提供する。
【解決手段】発振周波数補正方法は、発振周波数に対応するクロック信号を生成するアジャスタブル周波数生成ユニットを有する電子製品の発振周波数を補正するために用いる。発振周波数補正方法は、標準周波数報時局から発信された時間電波信号を受信する上、前記時間電波信号を対応する複数のパルス信号に変換するステップＳ１と、前記複数のパルス信号及び前記クロック信号を演算し、対応する制御信号を生成するステップＳ２と、前記制御信号を利用することにより、前記アジャスタブル周波数生成ユニットが生成する前記クロック信号を調整し、対応する前記発振周波数を補正するステップＳ３と、を含む。 （もっと読む）

【課題】水晶発振器の出力振幅の調整機能を簡易な構成で実現する。
【解決手段】水晶発振器は、電源に接続される電源端子（ＶＣＣ）と、接地電位に維持される接地端子（ＧＮＤ）と、電源端子と接地端子とに接続され、電源端子と接地端子との間に印加された電源電圧に基づく振幅レベルの発振信号（Ｖ０）を出力する水晶発振回路（６）と、イネーブル信号（ＶＥＮ１、ＶＥＮ２）が入力されるイネーブル端子（ＥＮ１、ＥＮ２）と、イネーブル端子と接地端子とに接続され、水晶発振回路から入力される発振信号を波形整形してイネーブル端子と接地端子との間のイネーブル信号の電圧に応じた振幅レベルの基準クロック信号（ＣＬＫ１、ＣＬＫ２）を出力するバッファ回路（２ａ、２ｂ）と、バッファ回路から出力される基準クロック信号が出力される出力端子（ＯＵＴ１、ＯＵＴ２）と、を備える。 （もっと読む）

【課題】ノーマルなクロックとＳＳＣとを生成するクロック発生回路における回路面積を低減しながら、高精度のＳＳＣを生成する。
【解決手段】電圧制御発振器から出力されたクロック信号ｖｃｏ１は、分周器１３によって分周され、分周クロックｐｈ０としてセレクタ１５に出力される。分周器１３は、制御回路１２の制御信号Ｐｃｏｎに基づいて、周期の１／ｍずつ位相のシフトした分周クロックｐｈ１〜ｐｈｍを出力する。セレクタ１５は、分周クロックｐｈ０〜ｐｈｍのうち、最も近い位相シフトをもつ２つの分周クロックｐｈｊ，ｐｈｊ＋１を選択する。位相補間回路１６は、制御回路１２から出力される重み付けデータ信号Ａに基づいて、分周クロックｐｈｊ，ｐｈｊ＋１間の位相差の間を更に細分化した位相シフト量で位相シフトさせ、出力クロックｆｏｕｔ１として出力する。 （もっと読む）

【課題】半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させる。
【解決手段】リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較し、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏ１の振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限する。 （もっと読む）

【目的】スイッチング周波数を変えてもオン期間Ｔｏｎの生成精度に影響を与えることがない発振回路、およびそれを用いたスイッチング電源装置を提供する。
【構成】この発明の発振回路は台形波を生成し、発振回路外部からの制御信号により台形波が所定時間同じ値を保持する第２期間の所定時間を変更して台形波の周期を可変とするので、それぞれの周期における台形波の立ち上がりおよび立ち下りの傾きを一定にできる。従い、この発明の発振回路を用いたこの発明のスイッチング電源装置が台形波と誤差信号からスイッチング素子のオン期間Ｔｏｎを生成するとき、スイッチング周波数が変わってもオン期間Ｔｏｎの生成精度を一定に保つことができる。 （もっと読む）

【課題】従来のゲート発振器のゲート発振器と入力信号間に内在する周波数オフセットの効果的な校正技術を提供する。
【解決手段】発振回路２００は、ゲート発振器２０１と較正回路２０２とを備える。ゲート発振器２０１は、制御信号Ｓ_ｃｔｒｌに従って発振信号を生成し、ゲート信号ＳＧを受信して、発振信号のエッジとゲート信号ＳＧのエッジを配列させる。較正回路２０２は、ゲート発振器２０１に結合されて、第一クロック信号と第二クロック信号を受信し、第一クロック信号と第二クロック信号に従って、ゲート発振器２０１の配列操作を検出し、検出された配列操作に従って、制御信号Ｓ_ｃｔｒｌを生成する。 （もっと読む）

【課題】温度に関連する各種の周波数変動要素の影響を抑制して、高精度な基準周波数信号を発生する。
【解決手段】制御部１０は、１ＰＰＳが入力されている間に同期型制御電圧信号のレベルを経時的に観測し、自走用制御電圧信号を推定して記憶する。制御部１０は、温度センサ１６からの温度検出信号に基づいて電圧制御発振器１４の温度を観測して記憶する。制御部１０は、ホールドオーバを検出すると、その時点での温度を検出するとともに（Ｓ１０１）、記憶した過去の温度を含み温度の時間変化率を算出する（Ｓ１０２）。制御部１０は、予め設定した制御補正値算出用係数を読み出し（Ｓ１０３）、当該係数により設定される演算式に、検出した温度および算出した温度の時間変化率を代入して、制御補正値を算出する（Ｓ１０４）。制御部１０は、この制御補正値に基づいて自走用制御電圧信号を補正し、電圧制御発振器１４へ与える。 （もっと読む）

【課題】 本発明は、発振器が搭載される電子機器に応じた立ち上がり時間を有する出力信号を生成することができ、従って出力信号を高精度に生成することができる発振器を提供することを目的とする。
【解決手段】 発振部２００から出力される中間出力信号に対して、それぞれ異なる波形整形を行う複数の波形整形回路５００Ａ〜５００Ｃを有する波形整形部３００と、複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００に対応するデータを記憶する記憶部４００と、記憶部４００に記憶されているデータに基づいて、波形整形部３００が有する複数の波形整形回路５００Ａ〜５００Ｃの中から選択された波形整形回路５００によって、中間出力信号に対して波形整形を行わせる制御部４５０とを備える。 （もっと読む）

【課題】 振動子型発振回路の発振停止を確実に検出し、発振停止を検出した際には確実に発振回路を再起動できる半導体集積回路を提供すること。
【解決手段】 半導体集積回路は、振動子によりメインクロック信号を生成する一つ以上のメイン発振回路と、メイン発振回路と独立し常に動作するリング発振器と、リング発振器の出力クロック信号を基準にメインクロック信号を監視してメイン発振回路の動作状態を判断するメインクロック検知回路と、メインクロック検知回路の検知結果に応じて、メイン発振回路を構成する素子の組み合せを変更する素子構成変更回路とを備える。 （もっと読む）

【課題】抵抗及び容量の製造ばらつきや抵抗の温度変化により発振周波数が変動する問題を解決したＣＲ発振回路を提供する。
【解決手段】ＣＲ発振回路は、正側の電源と第１の出力端との間を複数のＰＭＯＳトランジスタと複数の抵抗とを介して複数の電流経路で結合する第１の抵抗微調整回路と、負側の電源と第２の出力端との間を複数のＮＭＯＳトランジスタと複数の抵抗とを介して複数の電流経路で結合する第２の抵抗微調整回路と、第１の出力端と第３の出力端との間を複数のＰＭＯＳトランジスタと複数の粗調整抵抗とを介して複数の電流経路で結合する共に、第２の出力端と第３の出力端との間を上記複数の粗調整抵抗と複数のＮＭＯＳトランジスタとを介して複数の電流経路で結合する抵抗粗調整回路を含み、抵抗値を可変に調整することにより発振周波数を調整することを特徴とする。 （もっと読む）

【課題】オーディオ信号の振幅が負側に過大になったときのパルス幅変調信号の応答性を安定させる。
【解決手段】基準クロックＭＣＬＫの各周期において前半の半周期で第１コンデンサＣ１が充電され、後半の半周期で第１コンデンサＣ１が放電される。各放電期間に第１コンデンサＣ１の電圧が充電終了時の電圧から所定の閾値電圧Ｖｔｈに低下するまでの放電時間をパルス幅とするパルス信号が第１ＲＳフリップフロップ回路１７で生成される。第２コンデンサＣ２でも第１コンデンサＣ１と同様の充放電動作が行われ、同様のパルス信号が生成される。信号出力回路１９で第１，第２ＲＳフリップフロップ回路１７，１８からのパルス信号を合成してパルス幅変調信号ＰＷＭｏｕｔが生成される。充電電流生成回路１４ではオーディオ信号を電圧−電流変換した電流に補助電流Ｉｍｉｎを加算し、オーディオ信号の振幅が負側に過大にならないように制限される。 （もっと読む）

【課題】本発明は、発振周波数の安定化や低電圧駆動化を実現することが可能なオシレータを提供することを目的とする。
【解決手段】本発明に係るオシレータ１６１は、回路を構成するトランジスタ（図２４の例ではトランジスタＮ６）のオンスレッショルド電圧に対して、回路で生成される定電流Ｉが正特性を示す構成の定電流回路１６１ａと；定電流回路１６１ａから供給される定電流Ｉに対して、回路で生成されるクロック信号ＣＬＫの発振周波数ｆｏｓｃが正特性を示す一方、回路を構成するトランジスタ（図２４の例ではトランジスタＮ９〜Ｎ１１）のオンスレッショルド電圧に対して、回路で生成されるクロック信号ＣＬＫの発振周波数ｆｏｓｃが負特性を示す構成の発振回路１６１ｂと；を有して成る構成とされている。 （もっと読む）

【課題】発振回路の周波数を広範囲で精度良く制御する方法を提供する。また、標準集積
回路生産プロセスに対して有利な回路を提供する。
【解決手段】本発明の回路は第１極性を有する第１電流および第２電流と、第１極性と反
対の第２極性を有する第３電流を受信するキャパシタを含む。回路はバイアス入力を受信
する第１回路と、粗制御入力を受信する第２回路と、微制御入力を受信する第３回路をさ
らに含む。第１回路はさらにバイアス入力に応答して第１電流を提供する。第２回路はさ
らに、第２電流が一般的にゼロから第１電流の大きさの倍数までの大きさを有し、粗制御
入力に応答して第２電流を提供する。第３回路はさらに、キャパシタが微制御入力で決定
されたしきい値電圧を超える電圧を有する時に第３電流を提供する。 （もっと読む）

【課題】簡単に発振信号の周期のばらつきを防止することができる発振装置、その調整方法及びメモリ装置を提供することを課題とする。
【解決手段】イネーブル信号に応じて発振信号を生成する発振器（１０５）と、前記発振信号の発振数をカウントし、第１の信号で指定された発振数でリセットするかしないかの選択を行うことができるカウンタ（１０６）と、前記カウントされた発振数及びリファレンス数を比較する比較器（１０７）とを有することを特徴とする発振装置が提供される。 （もっと読む）