発振回路
【課題】半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させる。
【解決手段】リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較し、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏ１の振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限する。
【解決手段】リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較し、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏ１の振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振回路に関し、特に、半導体集積回路に形成された発振回路から出力される発振波形の周波数変動を低減させる方法に適用して好適なものである。
【背景技術】
【０００２】
半導体集積回路の低電圧動作化に伴なって、半導体集積回路に形成される発振回路から出力される発振波形の振幅も小さくなってきている。このため、半導体集積回路に形成される発振回路の発振周波数は、電源電圧や温度の変動の影響を受けやすくなってきている。
【０００３】
また、例えば、特許文献１には、任意の周波数の信号に基づいて所望の傾きのノコギリ波形を出力し、その信号の特定周波数以下ではノコギリ波形の振幅を制限し、予め設定された信号の特定の周波数範囲内ではノコギリ波形の振幅を一定となるように制御する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１５４８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された方法では、ノコギリ波形の振幅を制限することにより、ノコギリ波形の振幅を一定とすることができるが、ノコギリ波形の振幅を一定としても、発振周波数を一定とする効果は得られないという問題があった。
【０００６】
本発明の目的は、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させることが可能な発振回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、発振信号を生成する発振器と、前記発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【０００８】
また、本発明の一態様によれば、発振信号を生成するリングオシレータと、前記リングオシレータの各段の発振出力の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【０００９】
また、本発明の一態様によれば、発振信号を生成するリングオシレータと、前記リングオシレータの１段分の発振出力の振幅を制限するリミッタと、前記リミッタにて振幅が制限された発振出力に基づいて、前記リングオシレータの残りの段のバイアス電流を制御する電流制御回路とを備えることを特徴とする発振回路を提供する。
【００１０】
また、本発明の一態様によれば、発振信号を生成するＬＣ反結合発振器と、前記ＬＣ反結合発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【発明の効果】
【００１１】
本発明によれば、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１実施形態に係る発振回路の概略構成を示すブロック図。
【図２】図２は、図１の発振回路にてリミッタがかけられた発振波形をリミッタがかけられない発振波形と比較して示す図。
【図３】図３は、本発明の第２実施形態に係る発振回路の回路構成を示す図。
【図４】図４は、本発明の第３実施形態に係る発振回路の回路構成を示す図。
【図５】図５は、本発明の第４実施形態に係る発振回路の回路構成を示す図。
【図６】図６は、本発明の第５実施形態に係る発振回路の回路構成を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態に係る発振回路について図面を参照しながら説明する。
【００１４】
（第１実施形態）
図１は、本発明の第１実施形態に係る発振回路の概略構成を示すブロック図である。
図１において、この発振回路には、発振器ＳおよびリミッタＬｍ１が設けられている。なお、発振器ＳおよびリミッタＬｍ１は、半導体集積回路に形成することができる。ここで、発振器Ｓは、発振信号Ｖｏ１〜Ｖｏｎ（ｎは正の整数）を生成することができる。なお、発振器Ｓは、半導体集積回路にて構成することができ、例えば、リングオシレータであってもよいし、ウィーンブリッジ発振器などのＲＣ発振器であってもよいし、同調形発振器であってもよいし、ＬＣ反結合発振器であってもよいし、マルチバイブレータであってもよい。そして、発振器Ｓには、発振信号Ｖｏ１〜Ｖｏｎをそれぞれ出力する出力端子Ｔ１〜Ｔｎが設けられている。
【００１５】
リミッタＬｍ１は、発振器Ｓの出力端子Ｔ１〜Ｔｎの少なくとも１つの発振信号Ｖｏ１〜Ｖｏｎの振幅を制限することができる。そして、リミッタＬｍ１には、基準電圧Ｖｃｏｎｓｔを入力する基準電圧入力端子Ｔｒが設けられている。例えば、出力端子Ｔ１の発振信号Ｖｏの振幅を制限する場合、リミッタＬｍ１における電圧降下をＶｔｈとすると、リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較する。そして、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏの振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に設定する。
【００１６】
これにより、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の振幅を一定に維持することができ、発振波形の周波数変動を低減させることが可能となる。このため、半導体集積回路が低電圧動作化された場合においても、水晶発振器を用いることなく、発振周波数の精度を向上させることができ、外付け部品を用いる必要がなくなるとともに、発振回路の消費電力を低減させることができる。
【００１７】
この結果、近距離無線通信などに使用されるブルートゥースなどの低消費電力モードにおいても、計時動作を精度よく行わせることが可能となり、送受信の休止期間の判断処理などに有効に適用することができる。
【００１８】
なお、発振回路の消費電力の増大を抑制するとともに、電界効果トランジスタの寄生効果成分が見えないようにするために、発振信号Ｖｏ１〜Ｖｏｎの発振周波数は１ＭＨｚ以下であることが好ましい。
【００１９】
また、上述した実施形態では、発振器Ｓの出力端子Ｔ１〜Ｔｎのうちの出力端子Ｔ１の出力の振幅を制限する方法について説明したが、出力端子Ｔ１〜Ｔｎのうちの少なくとも１個の出力の振幅を制限するようにしてもよく、例えば、全ての出力端子Ｔ１〜Ｔｎの出力の振幅を制限するようにしてもよい。
【００２０】
図２は、図１の発振回路にてリミッタがかけられた発振波形をリミッタがかけられない発振波形と比較して示す図である。
図２において、発振器Ｓの電源電圧がＶＤＤであるとする。そして、リミッタＬｍ１による振幅制限がない場合、発振器Ｓの発振波形はＷ２のようになり、電源電圧ＶＤＤとグランド電圧ＧＮＤとの間で振幅が変動することから、発振波形Ｗ２の振幅は、電源電圧ＶＤＤとグランド電圧ＧＮＤとの電位差Ｖａにて決定される。
【００２１】
そして、電源電圧ＶＤＤが変動すると、発振器Ｓの発振波形はＷ２からＷ３に変化し、電源電圧ＶＤＤの変動に伴なって発振器Ｓの振幅も変動する。ここで、発振器Ｓの周期は、発振波形の振幅によって決定され、発振器Ｓの発振波形がＷ２からＷ３に変化すると、発振器Ｓの周期もＨ２からＨ３に変化することから、発振器Ｓの発振周波数が変化する。
【００２２】
具体的には、発振器Ｓのバイアス電流をＩｓ、負荷容量をＣｌとすると、発振器Ｓの周期Ｔは、以下の（１）式で近似的に与えることができる。
Ｔ＝２Ｃｌ・Ｖａ／Ｉｓ ・・・（１）
【００２３】
ここで、図１のリミッタＬｍ１にて出力端子Ｔ１の発振信号Ｖｏ１に振幅制限をかけると、出力端子Ｔ１の発振信号Ｖｏ１の振幅は、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限され、出力端子Ｔ１の発振信号Ｖｏ１の発振波形はＷ１のようになる。このため、電源電圧ＶＤＤの変動がある場合においても、出力端子Ｔ１の発振信号Ｖｏ１の振幅が変動するのが防止され、発振波形Ｗ１の周期Ｈ１は一定に維持されることから、発振器Ｓの発振周波数が変化するのを防止することができる。
【００２４】
（第２実施形態）
図３は、本発明の第２実施形態に係る発振回路の回路構成を示す図である。
図３において、発振回路には、リングオシレータおよびリミッタＬｍ２が設けられている。ここで、リングオシレータには、インバータＩＶ１〜ＩＶｎが設けられ、リミッタＬｍ２には、ダイオードＤ１〜Ｄｎ、オペアンプＯＰ１およびＮチャンネル電界効果トランジスタＴ１が設けられている。なお、インバータＩＶ１〜ＩＶｎには、負荷容量Ｃ１〜Ｃｎがそれぞれ設けられている。この負荷容量Ｃ１〜Ｃｎとしては、例えば、ＭＯＭ（Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｍｅｔａｌ）キャパシタを用いることができる。このＭＯＭキャパシタは、配線そのものをキャパシタとすることができる。
【００２５】
そして、インバータＩＶ１〜ＩＶｎが順次直列接続され、最終段のインバータＩＶｎの出力が初段のインバータＩＶ１の入力に接続されることでリングオシレータが構成されている。なお、インバータＩＶ１〜ＩＶｎにてリングオシレータを構成する場合、インバータＩＶ１〜ＩＶｎの段数は奇数に設定することができる。また、インバータＩＶ１〜ＩＶｎのバイアス電流を供給する電流源として定電流源Ｇ１がＶＤＤ側に接続されている。なお、定電流源Ｇ１の電流値と負荷容量Ｃ１〜Ｃｎの値とでリングオシレータの発振周波数を決定することができる。
【００２６】
そして、インバータＩＶ１〜ＩＶｎの入力端子は、ダイオードＤ１〜Ｄｎをそれぞれ介し、Ｎチャンネル電界効果トランジスタＴ１のドレインおよびオペアンプＯＰ１の非反転入力端子に接続されている。なお、ダイオードＤ１〜Ｄｎの順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１〜Ｄｎは、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００２７】
また、オペアンプＯＰ１の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ１の出力端子はＮチャンネル電界効果トランジスタＴ１のゲートに接続されている。なお、基準電圧Ｖｃｏｎｓｔは、例えば、０．２Ｖ〜０．３Ｖの範囲内に設定することができる。
【００２８】
そして、インバータＩＶ１〜ＩＶｎには定電流源Ｇ１からバイアス電流Ｉｃｏｎｓｔが供給されながら、インバータＩＶ１〜ＩＶｎから発振信号がそれぞれ出力され、各段のインバータＩＶ１〜ＩＶｎから出力された発振信号は次段のインバータＩＶ１〜ＩＶｎにそれぞれ入力される。そして、インバータＩＶ１〜ＩＶｎの各段の入力電圧は、ダイオードＤ１〜Ｄｎをそれぞれ介し、オペアンプＯＰ１の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較される。
【００２９】
そして、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合、オペアンプＯＰ１の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ１がオンする。
【００３０】
そして、Ｎチャンネル電界効果トランジスタＴ１がオンすることで、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合においても、ダイオードＤ１〜Ｄｎのカソード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値に制限される。
【００３１】
ここで、リングオシレータの入力電圧の振幅を制限することにより、リングオシレータの電源電圧ＶＤＤや温度の変動がある場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００３２】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１〜ＩＶｎを用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【００３３】
（第３実施形態）
図４は、本発明の第３実施形態に係る発振回路の回路構成を示す図である。
図４において、発振回路には、リングオシレータ、リミッタＬｍ３、電流制御回路Ｇｃおよび定電流源Ｇ２が設けられている。ここで、リングオシレータには、インバータＩＶ１１〜ＩＶ１３が設けられ、リミッタＬｍ３には、ダイオードＤ１１、オペアンプＯＰ１０およびＮチャンネル電界効果トランジスタＴ１０が設けられ、電流制御回路Ｇｃには、オペアンプＯＰ１１、ＯＰ１２およびＰチャンネル電界効果トランジスタＴ３１、Ｔ３２が設けられている。なお、インバータＩＶ１１〜ＩＶ１３には、負荷容量Ｃ１１〜Ｃ１３がそれぞれ設けられている。
【００３４】
そして、インバータＩＶ１１〜ＩＶ１３が順次直列接続され、最終段のインバータＩＶ１３の出力が初段のインバータＩＶ１１の入力に接続されることでリングオシレータが構成されている。
【００３５】
ここで、インバータＩＶ１１には、Ｐチャンネル電界効果トランジスタＴ１１およびＰチャンネル電界効果トランジスタＴ２１が設けられ、インバータＩＶ１２には、Ｐチャンネル電界効果トランジスタＴ１２およびＰチャンネル電界効果トランジスタＴ２２が設けられ、インバータＩＶ１３には、Ｐチャンネル電界効果トランジスタＴ１３およびＰチャンネル電界効果トランジスタＴ２３が設けられている。
【００３６】
そして、Ｐチャンネル電界効果トランジスタＴ１１のドレインおよびＰチャンネル電界効果トランジスタＴ２１のドレインは、Ｐチャンネル電界効果トランジスタＴ１２のゲートおよびＰチャンネル電界効果トランジスタＴ２２のゲートに共通に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１２のドレインおよびＰチャンネル電界効果トランジスタＴ２２のドレインは、Ｐチャンネル電界効果トランジスタＴ１３のゲートおよびＰチャンネル電界効果トランジスタＴ２３のゲートに共通に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１３のドレインおよびＰチャンネル電界効果トランジスタＴ２３のドレインは、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートに共通に接続されている。
【００３７】
また、Ｐチャンネル電界効果トランジスタＴ１１のソースは、Ｐチャンネル電界効果トランジスタＴ３１のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ１２のソースは、Ｐチャンネル電界効果トランジスタＴ３２のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ１３のソースは、Ｎチャンネル電界効果トランジスタＴ３３のドレインに接続されている。また、Ｐチャンネル電界効果トランジスタＴ３１、Ｔ３２のソースおよびＮチャンネル電界効果トランジスタＴ３３のソースは、定電流源Ｇ２に接続されている。
【００３８】
そして、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートは、ダイオードＤ１１を介し、Ｎチャンネル電界効果トランジスタＴ１０のドレインおよびオペアンプＯＰ１０の非反転入力端子に接続されている。なお、ダイオードＤ１１の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１１は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００３９】
また、オペアンプＯＰ１０の反転入力端子およびＮチャンネル電界効果トランジスタＴ３３のゲートには基準電圧Ｖｃｏｎｓｔ２が入力されるとともに、オペアンプＯＰ１０の出力端子はＮチャンネル電界効果トランジスタＴ１０のゲートに接続されている。
また、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートは、オペアンプＯＰ１１、ＯＰ１２の反転入力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１２のゲートおよびＰチャンネル電界効果トランジスタＴ２２のゲートは、オペアンプＯＰ１１の非反転入力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１３のゲートおよびＰチャンネル電界効果トランジスタＴ２３のゲートは、オペアンプＯＰ１２の非反転入力端子に接続されている。
【００４０】
また、オペアンプＯＰ１１の出力端子はＰチャンネル電界効果トランジスタＴ３１のゲートに接続され、オペアンプＯＰ１２の出力端子はＰチャンネル電界効果トランジスタＴ３２のゲートに接続されている。
【００４１】
そして、インバータＩＶ１１にはＰチャンネル電界効果トランジスタＴ３１を介してバイアス電流が供給され、インバータＩＶ１２にはＰチャンネル電界効果トランジスタＴ３２を介してバイアス電流が供給され、インバータＩＶ１３にはＮチャンネル電界効果トランジスタＴ３３を介してバイアス電流が供給される。そして、インバータＩＶ１１の入力電圧は、ダイオードＤ１１を介し、オペアンプＯＰ１０の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔ１と比較される。
【００４２】
そして、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値を超えた場合、オペアンプＯＰ１０の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ１０がオンする。
【００４３】
そして、Ｎチャンネル電界効果トランジスタＴ１０がオンすることで、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値を超えた場合においても、ダイオードＤ１１のカソード側の電位が基準電圧Ｖｃｏｎｓｔ１に一致するように維持され、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４４】
また、インバータＩＶ１２の入力電圧は、インバータＩＶ１１の入力電圧とオペアンプＯＰ１１にて比較される。そして、インバータＩＶ１２の入力電圧が、インバータＩＶ１１の入力電圧よりも大きくなると、オペアンプＯＰ１１の出力レベルが増大する。そして、Ｐチャンネル電界効果トランジスタＴ３１を介してインバータＩＶ１１に供給されるバイアス電流が減少することで、インバータＩＶ１２の入力電圧と、インバータＩＶ１１の入力電圧とが一致するように維持され、インバータＩＶ１２の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４５】
また、インバータＩＶ１３の入力電圧は、インバータＩＶ１１の入力電圧とオペアンプＯＰ１２にて比較される。そして、インバータＩＶ１３の入力電圧が、インバータＩＶ１１の入力電圧よりも大きくなると、オペアンプＯＰ１２の出力レベルが増大する。そして、Ｐチャンネル電界効果トランジスタＴ３２を介してインバータＩＶ１２に供給されるバイアス電流が減少することで、インバータＩＶ１３の入力電圧と、インバータＩＶ１１の入力電圧とが一致するように維持され、インバータＩＶ１３の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４６】
これにより、インバータＩＶ１１のみの入力電圧の振幅を制限した場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００４７】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１１〜ＩＶ１３を用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【００４８】
また、上述した実施形態では、３段分のインバータＩＶ１１〜ＩＶ１３を用いてリングオシレータを構成する方法について説明したが、３段以上の奇数段ならばインバータの段数はいくつでもよい。
【００４９】
（第４実施形態）
図５は、本発明の第４実施形態に係る発振回路の回路構成を示す図である。
図５において、発振回路には、ＬＣ反結合発振器およびリミッタＬｍ４が設けられている。ここで、ＬＣ反結合発振器には、Ｐチャンネル電界効果トランジスタＴ５１、Ｔ５２、Ｎチャンネル電界効果トランジスタＴ５３、Ｔ５４、コイルＬ５１とコンデンサＣ５１が設けられ、リミッタＬｍ４には、ダイオードＤ５１、Ｄ５２、オペアンプＯＰ５０およびＮチャンネル電界効果トランジスタＴ５０が設けられている。
【００５０】
そして、Ｐチャンネル電界効果トランジスタＴ５１のゲートは、Ｐチャンネル電界効果トランジスタＴ５２のドレインに接続されるとともに、Ｐチャンネル電界効果トランジスタＴ５２のゲートは、Ｐチャンネル電界効果トランジスタＴ５１のドレインに接続されることで、クロスカップル接続されている。
【００５１】
また、Ｎチャンネル電界効果トランジスタＴ５３のゲートは、Ｎチャンネル電界効果トランジスタＴ５４のドレインに接続されるとともに、Ｎチャンネル電界効果トランジスタＴ５４のゲートは、Ｎチャンネル電界効果トランジスタＴ５３のドレインに接続されることで、クロスカップル接続されている。
【００５２】
また、Ｐチャンネル電界効果トランジスタＴ５１のソースおよびＰチャンネル電界効果トランジスタＴ５２のソースは、定電流源Ｇ２に接続されている。また、Ｐチャンネル電界効果トランジスタＴ５１のドレインは、Ｎチャンネル電界効果トランジスタＴ５３のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ５２のドレインは、Ｎチャンネル電界効果トランジスタＴ５４のドレインに接続されている。
【００５３】
また、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｎチャンネル電界効果トランジスタＴ５３のドレインとの間には、コイルＬ５１とコンデンサＣ５１とが並列に接続されている。
【００５４】
そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｐチャンネル電界効果トランジスタＴ５２のドレインは、ダイオードＤ５１、Ｄ５２をそれぞれ介し、Ｎチャンネル電界効果トランジスタＴ５０のドレインおよびオペアンプＯＰ５０の非反転入力端子に接続されている。なお、ダイオードＤ５１、Ｄ５２の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ５１、Ｄ５２は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００５５】
また、オペアンプＯＰ５０の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ５０の出力端子はＮチャンネル電界効果トランジスタＴ５０のゲートに接続されている。
【００５６】
そして、Ｐチャンネル電界効果トランジスタＴ５１のソースと、Ｐチャンネル電界効果トランジスタＴ５２のソースには、定電流源Ｇ２からバイアス電流Ｉｃｏｎｓｔが供給されながら、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｐチャンネル電界効果トランジスタＴ５２のドレインから発振信号がそれぞれ出力される。そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧は、ダイオードＤ５１、Ｄ５２をそれぞれ介し、オペアンプＯＰ５０の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較される。
【００５７】
そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合、オペアンプＯＰ５０の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ５０がオンする。
【００５８】
そして、Ｎチャンネル電界効果トランジスタＴ５０がオンすることで、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合においても、ダイオードＤ５１、Ｄ５２のカソード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、Ｎチャンネル電界効果トランジスタＴ５０がオンすることで、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値に制限される。
【００５９】
ここで、ＬＣ反結合発振器の発振信号の振幅を制限することにより、ＬＣ反結合発振器の電源電圧や温度の変動がある場合においても、ＬＣ反結合発振器の発振信号の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振信号の周波数変動を低減させることが可能となる。
【００６０】
なお、上述した実施形態では、ＬＣ反結合発振器を構成するために、コイルＬ５１とコンデンサＣ５１の並列回路を用いる方法について説明したが、ハートレー発振器やコルピッツ発振器などをＬＣ反結合発振器として用いるようにしてもよい。
【００６１】
（第５実施形態）
図６は、本発明の第５実施形態に係る発振回路の回路構成を示す図である。
図６において、発振回路には、リングオシレータおよびリミッタＬｍ２´が設けられている。ここで、リングオシレータには、インバータＩＶ１´〜ＩＶｎ´が設けられ、リミッタＬｍ２´には、ダイオードＤ１´〜Ｄｎ´、オペアンプＯＰ１´およびＰチャンネル電界効果トランジスタＴ１´が設けられている。なお、インバータＩＶ１´〜ＩＶｎ´には、負荷容量Ｃ１´〜Ｃｎ´がそれぞれ設けられている。
【００６２】
そして、インバータＩＶ１´〜ＩＶｎ´が順次直列接続され、最終段のインバータＩＶｎ´の出力が初段のインバータＩＶ１´の入力に接続されることでリングオシレータが構成されている。なお、インバータＩＶ１´〜ＩＶｎ´にてリングオシレータを構成する場合、インバータＩＶ１´〜ＩＶｎ´の段数は奇数に設定することができる。また、インバータＩＶ１´〜ＩＶｎ´のバイアス電流を供給する電流源として定電流源Ｇ１´がＧＮＤ側に接続されている。
【００６３】
そして、Ｐチャンネル電界効果トランジスタＴ１´のドレインは、ダイオードＤ１´〜Ｄｎ´をそれぞれ介し、インバータＩＶ１´〜ＩＶｎ´の入力端子に接続されるとともに、オペアンプＯＰ１´の非反転入力端子に接続されている。なお、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１´〜Ｄｎ´は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００６４】
また、オペアンプＯＰ１´の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ１´の出力端子はＰチャンネル電界効果トランジスタＴ１´のゲートに接続されている。
【００６５】
そして、インバータＩＶ１´〜ＩＶｎ´には定電流源Ｇ１´からバイアス電流Ｉｃｏｎｓｔが供給されながら、インバータＩＶ１´〜ＩＶｎ´から発振信号がそれぞれ出力され、各段のインバータＩＶ１´〜ＩＶｎ´から出力された発振信号は次段のインバータＩＶ１´〜ＩＶｎ´にそれぞれ入力される。そして、Ｐチャンネル電界効果トランジスタＴ１´のドレイン電圧は、オペアンプＯＰ１´の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較されるとともに、ダイオードＤ１´〜Ｄｎ´をそれぞれ介し、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧として与えられる。
【００６６】
そして、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に満たなくなった場合、オペアンプＯＰ１´の出力端子の電位がロウレベルになり、Ｐチャンネル電界効果トランジスタＴ１´がオンする。
【００６７】
そして、Ｐチャンネル電界効果トランジスタＴ１´がオンすることで、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に満たなくなった場合においても、ダイオードＤ１´〜Ｄｎ´のアノード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に維持される。
【００６８】
ここで、リングオシレータの入力電圧の振幅を制限することにより、リングオシレータのグランド側の電圧や温度の変動がある場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００６９】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１´〜ＩＶｎ´を用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【符号の説明】
【００７０】
Ｓ 発振器、Ｌｍ１〜Ｌｍ４、Ｌｍ２´ リミッタ、Ｔ１〜Ｔｎ 出力端子、Ｔｒ 基準電圧入力端子、Ｇ１、Ｇ１´、Ｇ２ 定電流源、ＩＶ１〜ＩＶｎ、ＩＶ１´〜ＩＶｎ´、ＩＶ１１〜ＩＶ１３ インバータ、Ｄ１〜Ｄｎ、Ｄ１´〜Ｄｎ´、Ｄ１１、Ｄ５１、Ｄ５２ ダイオード、ＯＰ１、ＯＰ１´、ＯＰ１０〜ＯＰ１２、ＯＰ５０ オペアンプ、Ｔ１、Ｔ１０、Ｔ２１〜Ｔ２３、Ｔ３３、Ｔ５０、Ｔ５３、Ｔ５４ Ｎチャンネル電界効果トランジスタ、Ｔ１´、Ｔ１１〜Ｔ１３、Ｔ３１、Ｔ３２、Ｔ５１、Ｔ５２ Ｐチャンネル電界効果トランジスタ、Ｇｃ 電流制御回路、Ｌ５１ コイル、Ｃ５１ コンデンサ、Ｃ１〜Ｃｎ、Ｃ１´〜Ｃｎ´、Ｃ１１〜Ｃ１３ 負荷容量
【技術分野】
【０００１】
本発明は発振回路に関し、特に、半導体集積回路に形成された発振回路から出力される発振波形の周波数変動を低減させる方法に適用して好適なものである。
【背景技術】
【０００２】
半導体集積回路の低電圧動作化に伴なって、半導体集積回路に形成される発振回路から出力される発振波形の振幅も小さくなってきている。このため、半導体集積回路に形成される発振回路の発振周波数は、電源電圧や温度の変動の影響を受けやすくなってきている。
【０００３】
また、例えば、特許文献１には、任意の周波数の信号に基づいて所望の傾きのノコギリ波形を出力し、その信号の特定周波数以下ではノコギリ波形の振幅を制限し、予め設定された信号の特定の周波数範囲内ではノコギリ波形の振幅を一定となるように制御する方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−１５４８４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された方法では、ノコギリ波形の振幅を制限することにより、ノコギリ波形の振幅を一定とすることができるが、ノコギリ波形の振幅を一定としても、発振周波数を一定とする効果は得られないという問題があった。
【０００６】
本発明の目的は、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させることが可能な発振回路を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、発振信号を生成する発振器と、前記発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【０００８】
また、本発明の一態様によれば、発振信号を生成するリングオシレータと、前記リングオシレータの各段の発振出力の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【０００９】
また、本発明の一態様によれば、発振信号を生成するリングオシレータと、前記リングオシレータの１段分の発振出力の振幅を制限するリミッタと、前記リミッタにて振幅が制限された発振出力に基づいて、前記リングオシレータの残りの段のバイアス電流を制御する電流制御回路とを備えることを特徴とする発振回路を提供する。
【００１０】
また、本発明の一態様によれば、発振信号を生成するＬＣ反結合発振器と、前記ＬＣ反結合発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路を提供する。
【発明の効果】
【００１１】
本発明によれば、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の周波数変動を低減させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１実施形態に係る発振回路の概略構成を示すブロック図。
【図２】図２は、図１の発振回路にてリミッタがかけられた発振波形をリミッタがかけられない発振波形と比較して示す図。
【図３】図３は、本発明の第２実施形態に係る発振回路の回路構成を示す図。
【図４】図４は、本発明の第３実施形態に係る発振回路の回路構成を示す図。
【図５】図５は、本発明の第４実施形態に係る発振回路の回路構成を示す図。
【図６】図６は、本発明の第５実施形態に係る発振回路の回路構成を示す図。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態に係る発振回路について図面を参照しながら説明する。
【００１４】
（第１実施形態）
図１は、本発明の第１実施形態に係る発振回路の概略構成を示すブロック図である。
図１において、この発振回路には、発振器ＳおよびリミッタＬｍ１が設けられている。なお、発振器ＳおよびリミッタＬｍ１は、半導体集積回路に形成することができる。ここで、発振器Ｓは、発振信号Ｖｏ１〜Ｖｏｎ（ｎは正の整数）を生成することができる。なお、発振器Ｓは、半導体集積回路にて構成することができ、例えば、リングオシレータであってもよいし、ウィーンブリッジ発振器などのＲＣ発振器であってもよいし、同調形発振器であってもよいし、ＬＣ反結合発振器であってもよいし、マルチバイブレータであってもよい。そして、発振器Ｓには、発振信号Ｖｏ１〜Ｖｏｎをそれぞれ出力する出力端子Ｔ１〜Ｔｎが設けられている。
【００１５】
リミッタＬｍ１は、発振器Ｓの出力端子Ｔ１〜Ｔｎの少なくとも１つの発振信号Ｖｏ１〜Ｖｏｎの振幅を制限することができる。そして、リミッタＬｍ１には、基準電圧Ｖｃｏｎｓｔを入力する基準電圧入力端子Ｔｒが設けられている。例えば、出力端子Ｔ１の発振信号Ｖｏの振幅を制限する場合、リミッタＬｍ１における電圧降下をＶｔｈとすると、リミッタＬｍ１は、出力端子Ｔ１の発振信号Ｖｏ１の電圧と、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値とを比較する。そして、出力端子Ｔ１の発振信号Ｖｏ１の電圧が、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値を超えた場合、出力端子Ｔ１の発振信号Ｖｏの振幅を、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に設定する。
【００１６】
これにより、半導体集積回路の電源電圧や温度の変動がある場合においても、発振波形の振幅を一定に維持することができ、発振波形の周波数変動を低減させることが可能となる。このため、半導体集積回路が低電圧動作化された場合においても、水晶発振器を用いることなく、発振周波数の精度を向上させることができ、外付け部品を用いる必要がなくなるとともに、発振回路の消費電力を低減させることができる。
【００１７】
この結果、近距離無線通信などに使用されるブルートゥースなどの低消費電力モードにおいても、計時動作を精度よく行わせることが可能となり、送受信の休止期間の判断処理などに有効に適用することができる。
【００１８】
なお、発振回路の消費電力の増大を抑制するとともに、電界効果トランジスタの寄生効果成分が見えないようにするために、発振信号Ｖｏ１〜Ｖｏｎの発振周波数は１ＭＨｚ以下であることが好ましい。
【００１９】
また、上述した実施形態では、発振器Ｓの出力端子Ｔ１〜Ｔｎのうちの出力端子Ｔ１の出力の振幅を制限する方法について説明したが、出力端子Ｔ１〜Ｔｎのうちの少なくとも１個の出力の振幅を制限するようにしてもよく、例えば、全ての出力端子Ｔ１〜Ｔｎの出力の振幅を制限するようにしてもよい。
【００２０】
図２は、図１の発振回路にてリミッタがかけられた発振波形をリミッタがかけられない発振波形と比較して示す図である。
図２において、発振器Ｓの電源電圧がＶＤＤであるとする。そして、リミッタＬｍ１による振幅制限がない場合、発振器Ｓの発振波形はＷ２のようになり、電源電圧ＶＤＤとグランド電圧ＧＮＤとの間で振幅が変動することから、発振波形Ｗ２の振幅は、電源電圧ＶＤＤとグランド電圧ＧＮＤとの電位差Ｖａにて決定される。
【００２１】
そして、電源電圧ＶＤＤが変動すると、発振器Ｓの発振波形はＷ２からＷ３に変化し、電源電圧ＶＤＤの変動に伴なって発振器Ｓの振幅も変動する。ここで、発振器Ｓの周期は、発振波形の振幅によって決定され、発振器Ｓの発振波形がＷ２からＷ３に変化すると、発振器Ｓの周期もＨ２からＨ３に変化することから、発振器Ｓの発振周波数が変化する。
【００２２】
具体的には、発振器Ｓのバイアス電流をＩｓ、負荷容量をＣｌとすると、発振器Ｓの周期Ｔは、以下の（１）式で近似的に与えることができる。
Ｔ＝２Ｃｌ・Ｖａ／Ｉｓ ・・・（１）
【００２３】
ここで、図１のリミッタＬｍ１にて出力端子Ｔ１の発振信号Ｖｏ１に振幅制限をかけると、出力端子Ｔ１の発振信号Ｖｏ１の振幅は、基準電圧Ｖｃｏｎｓｔに電圧降下Ｖｔｈ分を加算した値に制限され、出力端子Ｔ１の発振信号Ｖｏ１の発振波形はＷ１のようになる。このため、電源電圧ＶＤＤの変動がある場合においても、出力端子Ｔ１の発振信号Ｖｏ１の振幅が変動するのが防止され、発振波形Ｗ１の周期Ｈ１は一定に維持されることから、発振器Ｓの発振周波数が変化するのを防止することができる。
【００２４】
（第２実施形態）
図３は、本発明の第２実施形態に係る発振回路の回路構成を示す図である。
図３において、発振回路には、リングオシレータおよびリミッタＬｍ２が設けられている。ここで、リングオシレータには、インバータＩＶ１〜ＩＶｎが設けられ、リミッタＬｍ２には、ダイオードＤ１〜Ｄｎ、オペアンプＯＰ１およびＮチャンネル電界効果トランジスタＴ１が設けられている。なお、インバータＩＶ１〜ＩＶｎには、負荷容量Ｃ１〜Ｃｎがそれぞれ設けられている。この負荷容量Ｃ１〜Ｃｎとしては、例えば、ＭＯＭ（Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｍｅｔａｌ）キャパシタを用いることができる。このＭＯＭキャパシタは、配線そのものをキャパシタとすることができる。
【００２５】
そして、インバータＩＶ１〜ＩＶｎが順次直列接続され、最終段のインバータＩＶｎの出力が初段のインバータＩＶ１の入力に接続されることでリングオシレータが構成されている。なお、インバータＩＶ１〜ＩＶｎにてリングオシレータを構成する場合、インバータＩＶ１〜ＩＶｎの段数は奇数に設定することができる。また、インバータＩＶ１〜ＩＶｎのバイアス電流を供給する電流源として定電流源Ｇ１がＶＤＤ側に接続されている。なお、定電流源Ｇ１の電流値と負荷容量Ｃ１〜Ｃｎの値とでリングオシレータの発振周波数を決定することができる。
【００２６】
そして、インバータＩＶ１〜ＩＶｎの入力端子は、ダイオードＤ１〜Ｄｎをそれぞれ介し、Ｎチャンネル電界効果トランジスタＴ１のドレインおよびオペアンプＯＰ１の非反転入力端子に接続されている。なお、ダイオードＤ１〜Ｄｎの順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１〜Ｄｎは、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００２７】
また、オペアンプＯＰ１の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ１の出力端子はＮチャンネル電界効果トランジスタＴ１のゲートに接続されている。なお、基準電圧Ｖｃｏｎｓｔは、例えば、０．２Ｖ〜０．３Ｖの範囲内に設定することができる。
【００２８】
そして、インバータＩＶ１〜ＩＶｎには定電流源Ｇ１からバイアス電流Ｉｃｏｎｓｔが供給されながら、インバータＩＶ１〜ＩＶｎから発振信号がそれぞれ出力され、各段のインバータＩＶ１〜ＩＶｎから出力された発振信号は次段のインバータＩＶ１〜ＩＶｎにそれぞれ入力される。そして、インバータＩＶ１〜ＩＶｎの各段の入力電圧は、ダイオードＤ１〜Ｄｎをそれぞれ介し、オペアンプＯＰ１の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較される。
【００２９】
そして、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合、オペアンプＯＰ１の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ１がオンする。
【００３０】
そして、Ｎチャンネル電界効果トランジスタＴ１がオンすることで、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合においても、ダイオードＤ１〜Ｄｎのカソード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、インバータＩＶ１〜ＩＶｎの各段の入力電圧が、ダイオードＤ１〜Ｄｎの順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値に制限される。
【００３１】
ここで、リングオシレータの入力電圧の振幅を制限することにより、リングオシレータの電源電圧ＶＤＤや温度の変動がある場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００３２】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１〜ＩＶｎを用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【００３３】
（第３実施形態）
図４は、本発明の第３実施形態に係る発振回路の回路構成を示す図である。
図４において、発振回路には、リングオシレータ、リミッタＬｍ３、電流制御回路Ｇｃおよび定電流源Ｇ２が設けられている。ここで、リングオシレータには、インバータＩＶ１１〜ＩＶ１３が設けられ、リミッタＬｍ３には、ダイオードＤ１１、オペアンプＯＰ１０およびＮチャンネル電界効果トランジスタＴ１０が設けられ、電流制御回路Ｇｃには、オペアンプＯＰ１１、ＯＰ１２およびＰチャンネル電界効果トランジスタＴ３１、Ｔ３２が設けられている。なお、インバータＩＶ１１〜ＩＶ１３には、負荷容量Ｃ１１〜Ｃ１３がそれぞれ設けられている。
【００３４】
そして、インバータＩＶ１１〜ＩＶ１３が順次直列接続され、最終段のインバータＩＶ１３の出力が初段のインバータＩＶ１１の入力に接続されることでリングオシレータが構成されている。
【００３５】
ここで、インバータＩＶ１１には、Ｐチャンネル電界効果トランジスタＴ１１およびＰチャンネル電界効果トランジスタＴ２１が設けられ、インバータＩＶ１２には、Ｐチャンネル電界効果トランジスタＴ１２およびＰチャンネル電界効果トランジスタＴ２２が設けられ、インバータＩＶ１３には、Ｐチャンネル電界効果トランジスタＴ１３およびＰチャンネル電界効果トランジスタＴ２３が設けられている。
【００３６】
そして、Ｐチャンネル電界効果トランジスタＴ１１のドレインおよびＰチャンネル電界効果トランジスタＴ２１のドレインは、Ｐチャンネル電界効果トランジスタＴ１２のゲートおよびＰチャンネル電界効果トランジスタＴ２２のゲートに共通に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１２のドレインおよびＰチャンネル電界効果トランジスタＴ２２のドレインは、Ｐチャンネル電界効果トランジスタＴ１３のゲートおよびＰチャンネル電界効果トランジスタＴ２３のゲートに共通に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１３のドレインおよびＰチャンネル電界効果トランジスタＴ２３のドレインは、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートに共通に接続されている。
【００３７】
また、Ｐチャンネル電界効果トランジスタＴ１１のソースは、Ｐチャンネル電界効果トランジスタＴ３１のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ１２のソースは、Ｐチャンネル電界効果トランジスタＴ３２のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ１３のソースは、Ｎチャンネル電界効果トランジスタＴ３３のドレインに接続されている。また、Ｐチャンネル電界効果トランジスタＴ３１、Ｔ３２のソースおよびＮチャンネル電界効果トランジスタＴ３３のソースは、定電流源Ｇ２に接続されている。
【００３８】
そして、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートは、ダイオードＤ１１を介し、Ｎチャンネル電界効果トランジスタＴ１０のドレインおよびオペアンプＯＰ１０の非反転入力端子に接続されている。なお、ダイオードＤ１１の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１１は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００３９】
また、オペアンプＯＰ１０の反転入力端子およびＮチャンネル電界効果トランジスタＴ３３のゲートには基準電圧Ｖｃｏｎｓｔ２が入力されるとともに、オペアンプＯＰ１０の出力端子はＮチャンネル電界効果トランジスタＴ１０のゲートに接続されている。
また、Ｐチャンネル電界効果トランジスタＴ１１のゲートおよびＰチャンネル電界効果トランジスタＴ２１のゲートは、オペアンプＯＰ１１、ＯＰ１２の反転入力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１２のゲートおよびＰチャンネル電界効果トランジスタＴ２２のゲートは、オペアンプＯＰ１１の非反転入力端子に接続されている。また、Ｐチャンネル電界効果トランジスタＴ１３のゲートおよびＰチャンネル電界効果トランジスタＴ２３のゲートは、オペアンプＯＰ１２の非反転入力端子に接続されている。
【００４０】
また、オペアンプＯＰ１１の出力端子はＰチャンネル電界効果トランジスタＴ３１のゲートに接続され、オペアンプＯＰ１２の出力端子はＰチャンネル電界効果トランジスタＴ３２のゲートに接続されている。
【００４１】
そして、インバータＩＶ１１にはＰチャンネル電界効果トランジスタＴ３１を介してバイアス電流が供給され、インバータＩＶ１２にはＰチャンネル電界効果トランジスタＴ３２を介してバイアス電流が供給され、インバータＩＶ１３にはＮチャンネル電界効果トランジスタＴ３３を介してバイアス電流が供給される。そして、インバータＩＶ１１の入力電圧は、ダイオードＤ１１を介し、オペアンプＯＰ１０の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔ１と比較される。
【００４２】
そして、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値を超えた場合、オペアンプＯＰ１０の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ１０がオンする。
【００４３】
そして、Ｎチャンネル電界効果トランジスタＴ１０がオンすることで、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値を超えた場合においても、ダイオードＤ１１のカソード側の電位が基準電圧Ｖｃｏｎｓｔ１に一致するように維持され、インバータＩＶ１１の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４４】
また、インバータＩＶ１２の入力電圧は、インバータＩＶ１１の入力電圧とオペアンプＯＰ１１にて比較される。そして、インバータＩＶ１２の入力電圧が、インバータＩＶ１１の入力電圧よりも大きくなると、オペアンプＯＰ１１の出力レベルが増大する。そして、Ｐチャンネル電界効果トランジスタＴ３１を介してインバータＩＶ１１に供給されるバイアス電流が減少することで、インバータＩＶ１２の入力電圧と、インバータＩＶ１１の入力電圧とが一致するように維持され、インバータＩＶ１２の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４５】
また、インバータＩＶ１３の入力電圧は、インバータＩＶ１１の入力電圧とオペアンプＯＰ１２にて比較される。そして、インバータＩＶ１３の入力電圧が、インバータＩＶ１１の入力電圧よりも大きくなると、オペアンプＯＰ１２の出力レベルが増大する。そして、Ｐチャンネル電界効果トランジスタＴ３２を介してインバータＩＶ１２に供給されるバイアス電流が減少することで、インバータＩＶ１３の入力電圧と、インバータＩＶ１１の入力電圧とが一致するように維持され、インバータＩＶ１３の入力電圧が、ダイオードＤ１１の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔ１に加算した値に制限される。
【００４６】
これにより、インバータＩＶ１１のみの入力電圧の振幅を制限した場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００４７】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１１〜ＩＶ１３を用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【００４８】
また、上述した実施形態では、３段分のインバータＩＶ１１〜ＩＶ１３を用いてリングオシレータを構成する方法について説明したが、３段以上の奇数段ならばインバータの段数はいくつでもよい。
【００４９】
（第４実施形態）
図５は、本発明の第４実施形態に係る発振回路の回路構成を示す図である。
図５において、発振回路には、ＬＣ反結合発振器およびリミッタＬｍ４が設けられている。ここで、ＬＣ反結合発振器には、Ｐチャンネル電界効果トランジスタＴ５１、Ｔ５２、Ｎチャンネル電界効果トランジスタＴ５３、Ｔ５４、コイルＬ５１とコンデンサＣ５１が設けられ、リミッタＬｍ４には、ダイオードＤ５１、Ｄ５２、オペアンプＯＰ５０およびＮチャンネル電界効果トランジスタＴ５０が設けられている。
【００５０】
そして、Ｐチャンネル電界効果トランジスタＴ５１のゲートは、Ｐチャンネル電界効果トランジスタＴ５２のドレインに接続されるとともに、Ｐチャンネル電界効果トランジスタＴ５２のゲートは、Ｐチャンネル電界効果トランジスタＴ５１のドレインに接続されることで、クロスカップル接続されている。
【００５１】
また、Ｎチャンネル電界効果トランジスタＴ５３のゲートは、Ｎチャンネル電界効果トランジスタＴ５４のドレインに接続されるとともに、Ｎチャンネル電界効果トランジスタＴ５４のゲートは、Ｎチャンネル電界効果トランジスタＴ５３のドレインに接続されることで、クロスカップル接続されている。
【００５２】
また、Ｐチャンネル電界効果トランジスタＴ５１のソースおよびＰチャンネル電界効果トランジスタＴ５２のソースは、定電流源Ｇ２に接続されている。また、Ｐチャンネル電界効果トランジスタＴ５１のドレインは、Ｎチャンネル電界効果トランジスタＴ５３のドレインに接続され、Ｐチャンネル電界効果トランジスタＴ５２のドレインは、Ｎチャンネル電界効果トランジスタＴ５４のドレインに接続されている。
【００５３】
また、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｎチャンネル電界効果トランジスタＴ５３のドレインとの間には、コイルＬ５１とコンデンサＣ５１とが並列に接続されている。
【００５４】
そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｐチャンネル電界効果トランジスタＴ５２のドレインは、ダイオードＤ５１、Ｄ５２をそれぞれ介し、Ｎチャンネル電界効果トランジスタＴ５０のドレインおよびオペアンプＯＰ５０の非反転入力端子に接続されている。なお、ダイオードＤ５１、Ｄ５２の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ５１、Ｄ５２は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００５５】
また、オペアンプＯＰ５０の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ５０の出力端子はＮチャンネル電界効果トランジスタＴ５０のゲートに接続されている。
【００５６】
そして、Ｐチャンネル電界効果トランジスタＴ５１のソースと、Ｐチャンネル電界効果トランジスタＴ５２のソースには、定電流源Ｇ２からバイアス電流Ｉｃｏｎｓｔが供給されながら、Ｐチャンネル電界効果トランジスタＴ５１のドレインと、Ｐチャンネル電界効果トランジスタＴ５２のドレインから発振信号がそれぞれ出力される。そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧は、ダイオードＤ５１、Ｄ５２をそれぞれ介し、オペアンプＯＰ５０の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較される。
【００５７】
そして、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合、オペアンプＯＰ５０の出力端子の電位がハイレベルになり、Ｎチャンネル電界効果トランジスタＴ５０がオンする。
【００５８】
そして、Ｎチャンネル電界効果トランジスタＴ５０がオンすることで、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値を超えた場合においても、ダイオードＤ５１、Ｄ５２のカソード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、Ｎチャンネル電界効果トランジスタＴ５０がオンすることで、Ｐチャンネル電界効果トランジスタＴ５１のドレインの電圧と、Ｐチャンネル電界効果トランジスタＴ５２のドレインの電圧が、ダイオードＤ５１、Ｄ５２の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔに加算した値に制限される。
【００５９】
ここで、ＬＣ反結合発振器の発振信号の振幅を制限することにより、ＬＣ反結合発振器の電源電圧や温度の変動がある場合においても、ＬＣ反結合発振器の発振信号の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振信号の周波数変動を低減させることが可能となる。
【００６０】
なお、上述した実施形態では、ＬＣ反結合発振器を構成するために、コイルＬ５１とコンデンサＣ５１の並列回路を用いる方法について説明したが、ハートレー発振器やコルピッツ発振器などをＬＣ反結合発振器として用いるようにしてもよい。
【００６１】
（第５実施形態）
図６は、本発明の第５実施形態に係る発振回路の回路構成を示す図である。
図６において、発振回路には、リングオシレータおよびリミッタＬｍ２´が設けられている。ここで、リングオシレータには、インバータＩＶ１´〜ＩＶｎ´が設けられ、リミッタＬｍ２´には、ダイオードＤ１´〜Ｄｎ´、オペアンプＯＰ１´およびＰチャンネル電界効果トランジスタＴ１´が設けられている。なお、インバータＩＶ１´〜ＩＶｎ´には、負荷容量Ｃ１´〜Ｃｎ´がそれぞれ設けられている。
【００６２】
そして、インバータＩＶ１´〜ＩＶｎ´が順次直列接続され、最終段のインバータＩＶｎ´の出力が初段のインバータＩＶ１´の入力に接続されることでリングオシレータが構成されている。なお、インバータＩＶ１´〜ＩＶｎ´にてリングオシレータを構成する場合、インバータＩＶ１´〜ＩＶｎ´の段数は奇数に設定することができる。また、インバータＩＶ１´〜ＩＶｎ´のバイアス電流を供給する電流源として定電流源Ｇ１´がＧＮＤ側に接続されている。
【００６３】
そして、Ｐチャンネル電界効果トランジスタＴ１´のドレインは、ダイオードＤ１´〜Ｄｎ´をそれぞれ介し、インバータＩＶ１´〜ＩＶｎ´の入力端子に接続されるとともに、オペアンプＯＰ１´の非反転入力端子に接続されている。なお、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧はＶｔｈに設定することができる。また、ダイオードＤ１´〜Ｄｎ´は、ＰＮ接合にて構成するようにしてもよいし、ゲートにドレインが接続された電界効果トランジスタにて構成するようにしてもよい。
【００６４】
また、オペアンプＯＰ１´の反転入力端子には基準電圧Ｖｃｏｎｓｔが入力されるとともに、オペアンプＯＰ１´の出力端子はＰチャンネル電界効果トランジスタＴ１´のゲートに接続されている。
【００６５】
そして、インバータＩＶ１´〜ＩＶｎ´には定電流源Ｇ１´からバイアス電流Ｉｃｏｎｓｔが供給されながら、インバータＩＶ１´〜ＩＶｎ´から発振信号がそれぞれ出力され、各段のインバータＩＶ１´〜ＩＶｎ´から出力された発振信号は次段のインバータＩＶ１´〜ＩＶｎ´にそれぞれ入力される。そして、Ｐチャンネル電界効果トランジスタＴ１´のドレイン電圧は、オペアンプＯＰ１´の非反転入力端子に印加され、基準電圧Ｖｃｏｎｓｔと比較されるとともに、ダイオードＤ１´〜Ｄｎ´をそれぞれ介し、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧として与えられる。
【００６６】
そして、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に満たなくなった場合、オペアンプＯＰ１´の出力端子の電位がロウレベルになり、Ｐチャンネル電界効果トランジスタＴ１´がオンする。
【００６７】
そして、Ｐチャンネル電界効果トランジスタＴ１´がオンすることで、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に満たなくなった場合においても、ダイオードＤ１´〜Ｄｎ´のアノード側の電位が基準電圧Ｖｃｏｎｓｔに一致するように維持され、インバータＩＶ１´〜ＩＶｎ´の各段の入力電圧が、ダイオードＤ１´〜Ｄｎ´の順方向降下電圧Ｖｔｈ分を基準電圧Ｖｃｏｎｓｔから減算した値に維持される。
【００６８】
ここで、リングオシレータの入力電圧の振幅を制限することにより、リングオシレータのグランド側の電圧や温度の変動がある場合においても、リングオシレータの発振波形の振幅を一定に維持することができ、消費電力の増大を抑制しつつ、発振波形の周波数変動を低減させることが可能となる。
【００６９】
なお、上述した実施形態では、リングオシレータを構成するために、インバータＩＶ１´〜ＩＶｎ´を用いる方法について説明したが、ＮＡＮＤ回路やＮＯＲ回路などの反転論理回路を用いてリングオシレータを構成するようにしてもよい。
【符号の説明】
【００７０】
Ｓ 発振器、Ｌｍ１〜Ｌｍ４、Ｌｍ２´ リミッタ、Ｔ１〜Ｔｎ 出力端子、Ｔｒ 基準電圧入力端子、Ｇ１、Ｇ１´、Ｇ２ 定電流源、ＩＶ１〜ＩＶｎ、ＩＶ１´〜ＩＶｎ´、ＩＶ１１〜ＩＶ１３ インバータ、Ｄ１〜Ｄｎ、Ｄ１´〜Ｄｎ´、Ｄ１１、Ｄ５１、Ｄ５２ ダイオード、ＯＰ１、ＯＰ１´、ＯＰ１０〜ＯＰ１２、ＯＰ５０ オペアンプ、Ｔ１、Ｔ１０、Ｔ２１〜Ｔ２３、Ｔ３３、Ｔ５０、Ｔ５３、Ｔ５４ Ｎチャンネル電界効果トランジスタ、Ｔ１´、Ｔ１１〜Ｔ１３、Ｔ３１、Ｔ３２、Ｔ５１、Ｔ５２ Ｐチャンネル電界効果トランジスタ、Ｇｃ 電流制御回路、Ｌ５１ コイル、Ｃ５１ コンデンサ、Ｃ１〜Ｃｎ、Ｃ１´〜Ｃｎ´、Ｃ１１〜Ｃ１３ 負荷容量
【特許請求の範囲】
【請求項１】
発振信号を生成する発振器と、
前記発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項２】
発振信号を生成するリングオシレータと、
前記リングオシレータの各段の発振出力の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項３】
発振信号を生成するリングオシレータと、
前記リングオシレータの１段分の発振出力の振幅を制限するリミッタと、
前記リミッタにて振幅が制限された発振出力に基づいて、前記リングオシレータの残りの段のバイアス電流を制御する電流制御回路とを備えることを特徴とする発振回路。
【請求項４】
発振信号を生成するＬＣ反結合発振器と、
前記ＬＣ反結合発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項５】
前記発振信号の発振周波数は１ＭＨｚ以下であることを特徴とする請求項１から４のいずれか１項に記載の発振回路。
【請求項１】
発振信号を生成する発振器と、
前記発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項２】
発振信号を生成するリングオシレータと、
前記リングオシレータの各段の発振出力の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項３】
発振信号を生成するリングオシレータと、
前記リングオシレータの１段分の発振出力の振幅を制限するリミッタと、
前記リミッタにて振幅が制限された発振出力に基づいて、前記リングオシレータの残りの段のバイアス電流を制御する電流制御回路とを備えることを特徴とする発振回路。
【請求項４】
発振信号を生成するＬＣ反結合発振器と、
前記ＬＣ反結合発振器から出力された発振信号の振幅を制限するリミッタとを備えることを特徴とする発振回路。
【請求項５】
前記発振信号の発振周波数は１ＭＨｚ以下であることを特徴とする請求項１から４のいずれか１項に記載の発振回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２６８３５２（Ｐ２０１０−２６８３５２Ａ）
【公開日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願番号】特願２００９−１１９６９２（Ｐ２００９−１１９６９２）
【出願日】平成２１年５月１８日（２００９．５．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年１１月２５日（２０１０．１１．２５）
【国際特許分類】
【出願日】平成２１年５月１８日（２００９．５．１８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]