発振検知回路
【課題】トランジスタ特性のバラツキに影響されることなく、発振回路の発振を安定的に検知することが可能な発振検知回路を提供すること。
【解決手段】電源ＶＤＤとグランドＶＳＳとの間に電流源ＩＳ１１，ＩＳ１２が直列に接続される。電流源ＩＳ１１と電流源ＩＳ１２との接続点Ｐ１にはコンデンサＣ１が接続され、この接続点Ｐ１に現れる信号を積分する。電流値の大きな電流源ＩＳ１１と接続点Ｐ１との間にはスイッチＳＷ１が設けられる。シュミットトリガーＳＴ１は、積分された信号を入力して２値信号を出力する。この２値信号は論理積回路ＡＮに入力され、検知信号ＯＳＣＳＴＰが出力される。ここで、発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１が開閉すると、電流Ｉ１１が断続的にコンデンサＣ１に供給される。この結果、接続点Ｐ１の信号レベルが上昇し、検知信号ＯＳＣＳＴＰがハイレベルとなって発振が検知される。
【解決手段】電源ＶＤＤとグランドＶＳＳとの間に電流源ＩＳ１１，ＩＳ１２が直列に接続される。電流源ＩＳ１１と電流源ＩＳ１２との接続点Ｐ１にはコンデンサＣ１が接続され、この接続点Ｐ１に現れる信号を積分する。電流値の大きな電流源ＩＳ１１と接続点Ｐ１との間にはスイッチＳＷ１が設けられる。シュミットトリガーＳＴ１は、積分された信号を入力して２値信号を出力する。この２値信号は論理積回路ＡＮに入力され、検知信号ＯＳＣＳＴＰが出力される。ここで、発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１が開閉すると、電流Ｉ１１が断続的にコンデンサＣ１に供給される。この結果、接続点Ｐ１の信号レベルが上昇し、検知信号ＯＳＣＳＴＰがハイレベルとなって発振が検知される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振器などの発振回路の発振を検知するための発振検知回路に関し、特に、回路定数のバラツキや変動に起因した誤動作を防止するための回路技術に関する。
【背景技術】
【０００２】
電子機器には発振回路が搭載されており、この発振回路で生成された発振信号は他の回路動作の基準とされる。このため、発振回路の出力信号を入力する回路系の動作を保障する上で、発振回路が発振状態にあるか否かを把握する必要があり、そのための発振検知回路がある。この種の発振検知回路の従来技術として、遅延回路を利用したものがあり、例えば特開平１０−１９０４１３号公報、特開２０００−１２２７４９号公報、および特開２００２−０４３９０６号公報に開示されている。
【０００３】
以下、図７を参照して、遅延回路を利用した従来技術に係る発振検知回路の構成と動作を説明する。図７（ａ）にその構成を示す。同図において、信号ＩＮは、図示しない発振回路の出力信号であり、インバータＩＶおよび遅延回路ＤＬを介して信号ＩＮＢとして排他的論理和回路ＥＯの一方の入力部に与えられると共に、排他的論理和回路ＥＯの他方の入力部にそのまま与えられる。排他的論理和回路ＥＯの出力部と接地との間にはコンデンサＣＰが接続され、この排他的論理和回路ＥＯの出力部は比較回路ＣＭの入力部に接続される。比較回路ＣＭは、リファレンス電圧ＲＥＦと信号Ｏの信号レベルとを比較するもので、信号Ｏの信号レベルがリファレンス電圧ＲＥＦよりも低くなると、出力信号ＯＵＴとしてハイレベルを出力する。
【０００４】
次に、図７（ｂ）を参照して動作を説明する。発振前の状態では、信号ＩＮがハイレベルまたはローレベルに固定される。この場合、信号ＩＮがハイレベルおよびローレベルの何れであったとしても、排他的論理和回路ＥＯに入力される信号ＩＮおよび信号ＩＮＢの信号レベルは互いに異なったものになる。このため、排他的論理和回路ＥＯから出力される信号Ｏはハイレベルに固定され、コンデンサＣＰが充電状態に維持される。従って、ハイレベルの信号Ｏを入力する比較回路ＣＭは、出力信号ＯＵＴとしてローレベルを出力する。
【０００５】
上述の初期状態から発振が開始し、信号ＩＮとして発振信号が入力されると、信号ＩＮは、インバータＩＶによって反転されて遅延回路ＤＬによって一定時間だけ遅延され、信号ＩＮＢとして現れる。この結果、信号ＩＮおよび信号ＩＮＢの信号レベルが一致する区間と、一致しない区間とが交互に出現する。これら信号ＩＮ，ＩＮＢを入力する排他的論理和回路ＥＯは、信号Ｏとして、信号レベルが一致する区間でローレベルを出力し、一致しない区間でハイレベルを出力する。従って、発振回路が発振状態にある場合にはコンデンサＣＰに対する充電と放電とが交互に行われることになる。
【０００６】
ここで、放電量が充電量を上回れば、コンデンサＣＰが見かけ上放電状態となり、信号Ｏの信号レベルが上述の発振前の信号レベルとは異なるローレベルとなるため、この信号レベルから発振を把握することが可能になる。そこで、遅延回路ＤＬの遅延量を調節することにより、発振時に放電量が充電量を上回るように信号ＩＮ，ＩＮＢのタイミング関係を予め設定しておく。比較回路ＣＭは、信号Ｏの信号レベルとリファレンス電圧ＲＥＦとを比較し、信号Ｏの信号レベルがリファレンス電圧ＲＥＦを下回ると、出力信号ＯＵＴとしてハイレベルを出力し、これにより発振が検知される。
【０００７】
この後、発振が停止し、信号ＩＮが例えばローレベルに固定されると、遅延回路ＤＬから出力される信号ＩＮＢがハイレベルに固定され、これらの信号レベルが一致しない状態となる。従って、これら信号ＩＢ，ＩＮＢを入力する排他的論理和回路ＥＯはコンデンサＣＰを充電し、信号Ｏをハイレベルに駆動する。信号Ｏの信号レベルがリファレンス電圧ＲＥＦを上回ると、比較回路ＣＭは出力信号ＯＵＴとしてハイレベルを出力し、これにより発振の停止が検知される。上述の従来例では、遅延回路を利用することによりコンデンサを放電状態としているが、例えば特開平１１−２２０３３０号公報および特開２００１−３２６５６５号公報に開示されているように、遅延回路を用いることなくコンデンサを放電状態として発振を検知する技術もある。
【０００８】
以下、図８を参照して、遅延回路を用いることなく発振を検知する従来技術を説明する。図８（ａ）に、この種の発振検知回路の構成を示す。この例では、図示しない発振回路から出力された信号ＩＮが、インバータＩＶＡと、抵抗ＲＡおよびコンデンサＣＡからなる積分回路を介し、信号ＩＮＡとして論理和回路ＯＲの一方の入力部に与えられる。また、信号ＩＮは、インバータＩＶＢ，ＩＶＣからなるバッファと、抵抗ＲＢおよびコンデンサＣＢからなる積分回路を介し、信号ＩＮＢとして論理和回路ＯＲの他方の入力部に与えられる。さらに、インバータＩＶＡおよびインバータＩＶＣを構成するトランジスタについては、ローレベルを出力するためのＮＭＯＳトランジスタのオン抵抗がハイレベルを出力するためのＰＭＯＳトランジスタのオン抵抗よりも小さく設定されている。
【０００９】
図８（ｂ）を参照して動作を説明する。発振前の状態では、信号ＩＮの信号レベルに応じて信号ＩＮＡおよび信号ＩＮＢの一方がハイレベルに固定され、他方がローレベルに固定される。従って、これら信号ＩＮＡ，ＩＮＢを入力する論理和回路２０４は出力信号ＯＵＴとしてハイレベルを出力する。この例の場合、発振前の状態では信号ＩＮがローレベルにあるので、信号ＩＮＡおよび信号ＩＮＢはそれぞれハイレベルおよびローレベルとなる。
【００１０】
この状態から発振が開始し、信号ＩＮとして発振信号が入力されると、インバータＩＶＡは信号ＩＮの反転信号を出力する。この反転信号は、抵抗ＲＡおよびコンデンサＣＡからなる積分回路により積分されて信号ＩＮＡとされる。ここで、インバータＩＶＡを構成するトランジスタのうち、ローレベルを駆動するトランジスタのオン抵抗が小さく設定されているので、信号ＩＮＡの立ち下がりが急峻になり、立ち上がりが緩慢になる。そのため、信号ＩＮＡの信号レベルは、上昇と降下を繰り返しながらも徐々に低下してローレベルとなる。
【００１１】
一方、信号ＩＮに応じてインバータＩＶＣが出力する信号は、抵抗ＲＢおよびコンデンサＣＢからなる積分回路により積分されて信号ＩＮＢとされる。ここで、インバータＩＶＣを構成するトランジスタのうち、ローレベルを駆動するトランジスタのオン抵抗が小さく設定されているので、同様に信号ＩＮＢの立ち下がりが急峻になり、立ち上がりが緩慢になる。そのため、信号ＩＮＢの信号レベルはローレベルを維持する。
【００１２】
従って、この従来技術によれば、発振回路が発振状態にある場合、信号ＩＮＡ，ＩＮＢが共にローレベルとなり、出力信号ＯＵＴとしてローレベルが出力される。この後、発振が停止し、信号ＩＮが例えばハイレベルに固定されると、信号ＩＮＡがローレベルに固定され、信号ＩＮＢがハイレベルに固定される。従って、出力信号ＯＵＴとしてハイレベルが出力される。結局、発振状態にある場合に論理和回路ＯＲの出力信号ＯＵＴがローレベルとなり、これにより発振が検知されることになる。
【特許文献１】特開平１０−１９０４１３号公報
【特許文献２】特開２０００−１２２７４９号公報
【特許文献３】特開２００２−０４３９０６号公報
【特許文献４】特開平１１−２２０３３０号公報
【特許文献５】特開２００１−３２６５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、上述の図７に示す従来技術によれば、遅延回路ＤＬの遅延時間や、信号Ｏの立ち上がり時間／立ち下がり時間を与える時定数のバラツキを一定範囲内に抑えないと、発振を検知できなくなる場合が生じ、製品としての歩留まりが低下するという問題がある。
【００１４】
図９を参照して、この問題を具体的に説明する。図９において、区間ＴＡは、図７に示す信号ＩＮと信号ＩＮＢとの信号レベルが一致する期間を示し、コンデンサＣＰが放電される期間を示す。また、区間ＴＢは、信号ＩＮと信号ＩＮＢとの信号レベルが一致しない期間を示し、コンデンサＣＰが充電される期間を示す。図９（ａ）に示す例では、区間ＴＡと区間ＴＢとが等しく、充電量と放電量が等しくなる。この場合、信号Ｏの信号レベルの平均値が電源とグランドとの間の中間値に安定して一定となり、信号Ｏの信号レベルがローレベルにはならず、従って発振の検知が不能となる。また、図９（ｂ）に示す例では、区間ＴＡが区間ＴＢよりも小さく、放電量が充電量よりも小さくなる。この場合、信号Ｏの信号レベルはハイレベルに維持され、ローレベルにはならない。従って、この場合も発振の検知が不能となる。
【００１５】
これに対し、図９（ｃ）に示すように、区間ＴＡが区間ＴＢよりも大きい場合には、放電量が充電量を上回ることになる。このため、発振回路が発振状態になると信号Ｏの信号レベルが徐々に低下してローレベルとなり、この信号レベルの低下から発振の検知が可能となる。
このように、図７に示す従来技術によれば、コンデンサＣＰの放電量と充電量との関係は検知動作の良否を決定づけるため、これら放電量および充電量を規定する遅延回路ＤＬの遅延時間と、信号Ｏの立ち上がり時間／立ち下がり時間を与える時定数を適切に調整する必要がある。
【００１６】
しかしながら、遅延回路ＤＬや排他的論理和回路ＥＯを構成するトランジスタのオン抵抗のバラツキよって上述の遅延時間や時定数が大きく変動すると、上述のように放電量が充電量を上回ることができない事態となり、従って発振の検知が不能となって歩留まりが低下することになる。
図８に示す従来技術についても上述の図７に示す従来技術と同様の問題を抱えており、図８に示すインバータＩＶＡ〜ＩＶＣを構成するトランジスタのオン抵抗にバラツキが存在すると、発振状態において信号ＩＮＡおよび信号ＩＮＢが必ずしも共にローレベルにはならず（即ち何れかがハイレベルになる場合が生じ）、発振の検知が不能となる。
【００１７】
この発明は、上記事情に鑑みてなされたもので、トランジスタ特性のバラツキに影響されることなく、発振回路の発振を安定的に検知することが可能な発振検知回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明に係る発振検知回路は、第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、を備え、前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを充電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを放電するときに前記第１および第２の電流源の他方の電流源を割り当てる。
【００１９】
この構成によれば、スイッチが開状態にある場合、第１および第２の電流源の他方の電流源（例えば、図１に示す電流源ＩＳ１２）により、第１の電流源と第２の電流源との間の接続点が駆動（放電）され、この接続点の電位が第２の電源側に向かって変化する。また、スイッチが閉状態にある場合、第１の電源と第２の電源との電流値の差分により接続点が駆動（充電）され、この接続点の電位が第１の電源の電圧に向かって変化する。さらに、発振回路の出力信号を受けてスイッチが開閉動作を繰り返した場合、第１の電流源と第２の電流源との間の接続点に現れる信号が積分器で積分され、この積分された信号の電圧が、第１の電源と第２の電源との間の或る電圧に向かって変化する。この積分された信号は波形整形器で整形され、発振回路の出力信号に起因するリップル成分が除去され、２値信号に変換される。従って、例えば発振回路が発振状態にない場合にスイッチを開状態とすれば、発振状態にある場合と発振状態にない場合とで積分器により積分された信号レベルが異なったものとなり、これを入力する波形整形器から出力される２値信号の論理値に発振回路の発振状態が反映される。よって、この２値信号の論理値から発振回路が発振状態にあるか否かを把握することが可能になる。
【００２０】
請求項２に記載された発明に係る発振検知回路は、第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、を備え、前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを放電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを充電するときに前記第１および第２の電流源の他方の電流源を割り当てる。
【００２１】
この構成によれば、スイッチが開状態にある場合、第１および第２の電流源の他方の電流源（例えば、図１に示す電流源ＩＳ２１）により、第１の電流源と第２の電流源との間の接続点が駆動（充電）され、この接続点の電位が第２の電源側に向かって変化する。また、スイッチが閉状態にある場合、第１の電源と第２の電源との電流値の差分により接続点が駆動（放電）され、この接続点の電位が第１の電源の電圧に向かって変化する。さらに、発振回路の出力信号を受けてスイッチが開閉動作を繰り返した場合、第１の電流源と第２の電流源との間の接続点に現れる信号が積分器で積分され、この積分された信号の電圧が、第１の電源と第２の電源との間の或る電圧に向かって変化する。この積分された信号は波形整形器で整形され、発振回路の出力信号に起因するリップル成分が除去され、２値信号に変換される。従って、例えば発振回路が発振状態にない場合にスイッチを開状態とすれば、発振状態にある場合と発振状態にない場合とで積分器により積分された信号レベルが異なったものとなり、これを入力する波形整形器から出力される２値信号の論理値に発振回路の発振状態が反映される。よって、この２値信号の論理値から発振回路が発振状態にあるか否かを把握することが可能になる。
【００２２】
請求項３に記載された発明に係る発振検知回路は、請求項１または２記載の発振検知回路において、前記一方の電流源は、前記第１および第２の電流源の何れか電流値の大きな電流源であり、前記他方の電流源は、前記第１および第２の電流源の何れか電流値の小さな電流源であることを特徴とする。
請求項４に記載された発明に係る発振検知回路は、請求項１ないし３の何れか１項記載の発振検知回路において、前記発振回路の出力信号が、該発振回路が発振状態にない場合に前記第１および第２の電流源の何れか電流値の大きな電流源の電流経路を遮断するような特定の信号レベルに固定される。
【００２３】
また、請求項５に記載された発明に係る発振検知回路は、一方の電極端子が第１または第２の電源に接続された第１のコンデンサと、前記第１の電源から前記第１のコンデンサの他方の電極端子に向けて第１の電流を流し込む第１の電流源と、前記第１の電流の経路上に介挿され、発振回路の出力信号に基づき開閉して前記第１の電流を断続させる第１のスイッチと、前記第１のコンデンサの他方の電極端子から前記第２の電源に向けて第２の電流を流し出す第２の電流源と、前記第１のコンデンサの他方の電極端子に現れる電圧信号を整形する第１の波形整形器と、一方の電極端子が第１または第２の電源に接続された第２のコンデンサと、前記第１の電源から前記第２のコンデンサの他方の電極端子に向けて第３の電流を流し込む第３の電流源と、前記第２のコンデンサの他方の電極端子から前記第２の電源に向けて第４の電流を流し出す第４の電流源と、前記第４の電流の経路上に介挿され、前記発振回路の出力信号に基づき前記第１のスイッチに対し相補的に開閉して前記第４の電流を断続させる第２のスイッチと、前記第２のコンデンサの他方の電極端子に現れる電圧信号を整形する第２の波形整形器と、前記第１および第２の波形整形器の各出力信号を入力し、これら出力信号の信号レベルが所定の論理値の組み合わせを示す場合に前記発振回路が発振したことを示す信号を出力する論理回路と、を備え、前記第１のスイッチが閉じたときに、前記第１の電流と前記第２の電流との差分電流を前記第１のコンデンサに流し込み、前記第２のスイッチが閉じたときに、前記第３の電流と前記第４の電流との差分電流を前記第２のコンデンサから流し出すように構成される。
【発明の効果】
【００２４】
この発明によれば、第１の電源と第２の電源との間に第１および第２の電流源を直列接続し、前記第１および第２の電流源の何れか大きな電流源の電流を、発振回路の出力信号に基づき開閉するスイッチにより断続させ、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分し、その波形を整形して２値信号を得るようにしたので、トランジスタ特性のバラツキや変動に影響されることなく、発振回路の発振を安定的に検知することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、この発明の実施の形態を説明する。
（実施の形態１）
図１に、この発明の実施の形態１に係る発振検知回路１００の構成を示す。この発振検知回路１００は、図示しない発振回路の発振を検知するためのものであって、大きな電流源の電流を発振信号に基づき断続させてコンデンサを充電／放電すると共に、小さな電流源により上記コンデンサを放電／充電させることにより発振を検知するものである。
【００２６】
図１に示すように、電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ１１および電流源ＩＳ１２がこの順に直列に接続される。電流源ＩＳ１１と電流源ＩＳ１２の電流値は互いに異なり、電流源ＩＳ１１の電流値が電流源ＩＳ１２の電流値よりも大きく設定されている。しかも、そのような大小関係を満足しながら、電流源ＩＳ１１が供給する電流値と、電流源ＩＳ１２が供給する電流値との比率が所定値に設定される。例えば、電流源ＩＳ１１の電流値は１８マイクロアンペア程度に設定され、電流源ＩＳ１２の電流値は３マイクロアンペア程度に設定される。また、コンデンサＣ１の一方の電極はグランドＶＳＳに接続され、他方の電極は電流源ＩＳ１１と電流源ＩＳ１２との間の接続点Ｐ１に接続される。このコンデンサＣ１は積分器として機能する。なお、コンデンサＣ１は接続点Ｐ１と電源ＶＤＤとの間に接続してもよい。つまり、コンデンサＣ１の一方の電極は電源ＶＤＤまたはグランドＶＳＳの何れに接続してもよい。
【００２７】
電流源ＩＳ１１と接続点Ｐ１との間にはスイッチＳＷ１が介挿される。このスイッチＳＷ１は、図示しない発振回路の出力信号ＮＣＫＭに基づき開閉するものであって、発振回路が発振状態にある場合に、この発振回路の出力信号ＮＣＫＭ（発振信号）に基づき電流源ＩＳ１１の電流Ｉ１１を断続させる。さらに、接続点Ｐ１には、波形整形器として機能するシュミットトリガーＳＴ１の入力部が接続され、これによりコンデンサＣ１によって積分された信号が波形整形されて２値信号とされる。
【００２８】
上述の電流源ＩＳ１１，ＩＳ１２、コンデンサＣ１、スイッチＳＷ１、シュミットトリガーＳＴ１からなる回路系に対して相補的に動作する回路系として、電流源ＩＳ２１，ＩＳ２２、コンデンサＣ２、スイッチＳＷ２、シュミットトリガーＳＴ２が設けられている。具体的には、電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ２１および電流源ＩＳ２２がこの順に直列接続され、積分器として機能するコンデンサＣ２の一方の電極はグランドＶＳＳに接続され、その他方の電極は電流源ＩＳ２１と電流源ＩＳ２２との間の接続点Ｐ２に接続される。電流源ＩＳ２１と電流源ＩＳ２２の電流値は互いに異なり、電流源ＩＳ２２の電流値が電流源ＩＳ２１の電流値よりも十分に大きく設定されている。例えば、電流源ＩＳ２２の電流値は１８マイクロアンペア程度に設定され、電流源ＩＳ２１の電流値は３マイクロアンペア程度に設定される。
【００２９】
また、電流源ＩＳ２２と接続点Ｐ２との間（即ち電流源ＩＳ２２の電流経路上）にはスイッチＳＷ２が介挿される。このスイッチＳＷ２は、上述の発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１に対し相補的に開閉するものである。この実施の形態１では、出力信号ＮＣＫＭがローレベルのとき、スイッチＳＷ１が閉状態となり、スイッチＳＷ２が開状態となる。また、出力信号ＮＣＫＭがハイレベルのときには逆にスイッチＳＷ１が開状態となり、スイッチＳＷ２が閉状態となる。さらに、接続点Ｐ２には、波形整形器として機能するシュミットトリガーＳＴ２の入力部が接続される。ただし、このシュミットトリガーＳＴ２はインバータ機能を有する。
【００３０】
上述のシュミットトリガーＳＴ１，ＳＴ２の各出力信号は論理積回路ＡＮに入力され、この論理積回路ＡＮの出力信号は、発振を検知したことを示す検知信号ＯＳＣＳＴＰとされる。
なお、この実施の形態では、検知信号ＯＳＣＳＴＰは、発振を検知したことを示すものとするが、逆に言えば、発振の停止を検知したことを示すものでもある。この検知信号ＯＳＣＳＴＰに何れの意味を持たせるかについては、この検知信号ＯＳＣＳＴＰの用途に応じて適切に取り決めればよい。
【００３１】
以下、図２を参照して、この実施の形態１の動作を説明する。
まず、図示しない発振回路が発振状態にない場合を説明する。この場合、発振回路の出力信号ＮＣＫＭがローレベルに固定されていれば、スイッチＳＷ１が閉状態とされる。これにより、電源ＶＤＤとコンデンサＣ１との間の電流経路が形成され、電流源ＩＳ１１が電源ＶＤＤからコンデンサＣ１の他方の電極端子に向けて電流Ｉ１１を流し込み、コンデンサＣ１を充電する。この充電動作と並行して、電流源ＩＳ１２がコンデンサＣ１の他方の電極端子からグランドＶＳＳに向けて電流Ｉ１２を流し出し、コンデンサＣ１を放電する。
【００３２】
即ちこの場合、コンデンサＣ１は、電流Ｉ１１から電流Ｉ１２を差し引いて得られる差分電流により見かけ上充電される。ここで、電流源ＩＳ１１の電流値は電流源ＩＳ１２の電流値よりも十分に大きいから、コンデンサＣ１の他方の電極端子に現れる信号ＴＲＩＵの信号レベルは、電源ＶＤＤの電圧の近くまで上昇し、シュミットトリガーＳＴ１のハイレベルに対する入力論理閾値を越える。従って、この信号ＴＲＩＵを入力するシュミットトリガーＳＴ１は、２値信号としてハイレベルを出力する。
【００３３】
一方、発振回路の出力信号ＮＣＫＭがローレベルの場合、スイッチＳＷ２が開状態となるため、コンデンサＣ２と電流源ＩＳ２２（を介してグランドＶＳＳ）との間の電流経路は遮断される。従ってこの場合、電流源ＩＳ２１がコンデンサＣ２に電流Ｉ２１を流し込み、このコンデンサＣ２を電源ＶＤＤの電圧にまで充電する。これにより、コンデンサＣ２の電極端子に現れる信号ＴＲＩＤの信号レベルはシュミットトリガーＳＴ２のハイレベルに対する入力論理閾値ＶＩＨを越え、シュミットトリガーＳＴ２は２値信号としてローレベルを出力する。
結局のところ、発振回路が発振状態になく、その出力信号ＮＣＫＭがローレベルに固定されている場合、シュミットトリガーＳＴ１がハイレベルを出力し、シュミットトリガーＳＴ２がローレベルを出力するため、これらを入力する論理積回路ＡＮは、検知信号ＯＳＣＳＴＰとしてローレベルを出力する。
【００３４】
なお、発振回路の出力信号ＮＣＫＭがハイレベルに固定されているとした場合には、シュミットトリガーＳＴ１，ＳＴ２がそれぞれ出力する信号レベルが逆になるが、論理積回路ＡＮから出力される検知信号ＯＳＣＳＴＰの信号レベルは同様にローレベルとされる。従って、発振回路が発振状態にない場合には、検知信号ＯＳＣＳＴＰとしてローレベルが固定的に出力される。
【００３５】
次に、図２を参照して発振回路が発振状態に移行した場合の動作を説明する。
発振回路が発振すると、その出力信号ＮＣＫＭとして発振信号がスイッチＳＷ１，ＳＷ２に与えられ、スイッチＳＷ１，ＳＷ２が相補的に開閉する。ここで、スイッチＳＷ２が開閉する過程において、発振回路の出力信号ＮＣＫＭがハイレベルの区間でスイッチＳＷ２が閉じ、電流源ＩＳ２２の電流Ｉ２２から電流源ＩＳ２１の電流Ｉ２１を差し引いた差分電流によりコンデンサＣ２が急速に放電される。従ってこの区間では、信号ＴＲＩＤの信号レベルが急激に低下する。
【００３６】
この後、発振回路の出力信号ＮＣＫＭがローレベルになると、スイッチＳＷ２が開き、コンデンサＣ２が電流源ＩＳ２１の電流Ｉ２１により充電される。このとき、電流Ｉ２１は小さく設定されているため、信号ＴＲＩＤの信号レベルが緩やかに上昇する。このため、信号ＴＲＩＤの信号レベルが当初の信号レベルにまで上昇する前に、スイッチＳＷ２が再び閉状態となって、信号ＴＲＩＤの信号レベルがさらに低下する。従って、発振回路が発振状態にある場合、信号ＴＲＩＧＤの信号レベルは徐々に低下し、時刻ｔ１でシュミットトリガーＳＴ２のローレベルに対する入力論理閾値ＶＩＬを下回る。これを受けてシュミットトリガーＳＴ２は２値信号としてハイレベルを出力する。
【００３７】
一方、発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１が開閉する過程において、この出力信号ＮＣＫＭがローレベルの区間でスイッチＳＷ１が閉じ、電流源ＩＳ１１の電流Ｉ１１から電流源ＩＳ１２の電流Ｉ１２を差し引いた差分電流によりコンデンサＣ１が急速に充電される。従ってこの区間では、信号ＴＲＩＵの信号レベルが急激に上昇する。
【００３８】
続いて、発振回路の出力信号ＮＣＫＭがハイレベルになると、スイッチＳＷ１が開き、コンデンサＣ１が電流源ＩＳ１２の電流Ｉ１２により放電される。このとき、電流Ｉ１２が小さく設定されているので、信号ＴＲＩＵの信号レベルが緩やかに降下する。このため、信号ＴＲＩＵの信号レベルが当初の信号レベルにまで低下する前に、スイッチＳＷ１が再び閉状態となって、信号ＴＲＩＵの信号レベルがさらに上昇する。従って、発振回路が発振状態にある場合、信号ＴＲＩＵの信号レベルは徐々に上昇し、時刻ｔ２でシュミットトリガーＳＴ１のハイレベルに対する入力論理閾値ＶＩＨを上回り、シュミットトリガーＳＴ１は２値信号としてハイレベルを出力する。従って、論理積回路ＡＮは、シュミットトリガーＳＴ１，ＳＴ２の何れからもハイレベルの２値信号を入力し、検知信号ＯＳＣＳＴＰとしてハイレベルを出力する。これにより発振回路の発振が検知される。
以上で実施の形態１を説明した。
【００３９】
（実施の形態２）
以下、この発明の実施の形態２を説明する。
この実施の形態２は、上述の実施の形態１が抱える不都合を解消するものであって、実施の形態２を説明する前に、実施の形態１が抱える不都合な点について説明しておく。上述の実施の形態１によれば、接続点Ｐ１，Ｐ２に現れる信号ＴＲＩＵ，ＴＲＩＤには、スイッチＳＷ１，ＳＷ２の開閉動作に伴ってリップルが発生する。通常であれば、このリップルは、シュミットトリガーＳＴ１，ＳＴ２のヒステリシス特性により除去され、検知信号ＯＳＣＳＴＰにはリップルの影響は表れない。
【００４０】
しかしながら、シュミットトリガーＳＴ１，ＳＴ２のヒステリシス特性では吸収できない程に信号ＴＲＩＵ，ＴＲＩＤのリップルが顕著になると、検知信号ＯＳＣＳＴＰにグリッジが発生する場合がある。例えば、スイッチＳＷ２が閉じて信号ＴＲＩＤがシュミットトリガーＳＴ２のローレベルに対する入力論理閾値ＶＩＬを下回り、これを受けて検知信号ＯＳＣＳＴＰがハイレベルになった直後にスイッチＳＷ２が開くと、電流源ＩＳ２１によりコンデンサＣ２が緩やかに充電されて信号ＴＲＩＤの信号レベルが上昇する。
【００４１】
この結果、一旦ハイレベルになった検知信号ＯＳＣＳＴＰがローレベルに引き戻され、検知信号ＯＳＣＳＴＰにグリッジが発生することになる。同様に、信号ＴＲＩＵがシュミットトリガーＳＴ１のハイレベルに対する入力論理閾値ＶＩＨを上回った直後にスイッチＳＷ１が開くと、電流源ＩＳ１２によりコンデンサＣ１が緩やかに放電されて信号ＴＲＩＵの信号レベルが降下し、検知信号ＯＳＣＳＴＰにグリッジが発生することになる。この実施の形態２では、こうしたグリッジの発生を防止する発振検知回路を提案する。
【００４２】
図３に、この実施の形態２に係る発振検知回路２００の構成を示す。この発振検知回路２００は、上述の実施の形態１に係る図１に示す構成において、論理積回路ＡＮから出力された信号を受けて電流源ＩＳ１２の電流Ｉ１２および電流源ＩＳ２１の電流Ｉ２１を一時的に遮断するための電流遮断回路（符号なし）をさらに備える。
なお、図３において、図１に示す要素と共通する要素には同一符号を付し、その説明を省略する。
【００４３】
具体的に構成を説明する。図３に示す発振検知回路２００は、上述の実施の形態１に係る発振検知回路１００の構成要素に加え、上述の電流遮断回路として、インバータＩＶ１，ＩＶ２，ＩＶ３、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２、コンデンサＣ３、否定的論理積回路ＮＡ、およびスイッチＳＷ１２，ＳＷ２１からなる回路系を備える。ここで、電流源ＩＳ１２とグランドＶＳＳとの間、即ち電流源ＩＳ１２の電流経路上には、後述する信号ＨＬＤＮに基づき開閉するスイッチＳＷ１２が介挿される。また、電源ＶＤＤと電流源ＩＳ２１との間、即ち電流源ＩＳ２１の電流経路上には、後述する信号ＨＬＤＰに基づき開閉するスイッチＳＷ２１が介挿される。スイッチＳＷ１２は信号ＨＬＤＮがハイレベルのときに閉状態となり、スイッチＳＷ２１は信号ＨＬＤＰがローレベルのときに閉状態となる。
【００４４】
論理積回路ＡＮの出力部にはインバータＩＶ１の入力部が接続され、検知信号ＯＳＣＳＴＰを反転させて後述するスイッチＳＷ３１，ＳＷ３２に与える。電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２がこの順に接続される。スイッチＳＷ３１，ＳＷ３２は、上述のインバータＩＶ１の出力信号に基づき相補的に開閉するものである。スイッチＳＷ３１とスイッチＳＷ３２との間の接続点Ｐ３にはインバータＩＶ２の入力部が接続され、接続点Ｐ３とグランドＶＳＳとの間にはコンデンサＣ３が接続される。これらインバータＩＶ１、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２、コンデンサＣ３、およびインバータＩＶ２は、検知信号ＯＳＣＳＴＰを遅延させる遅延回路（符号なし）を構成し、インバータＩＮ２の出力信号が遅延信号ＯＳＣＤＬＹＮとされる。
【００４５】
上述の論理積回路ＡＮから出力される検知信号ＯＳＣＳＴＰと、インバータＩＶ２から出力される遅延信号ＯＳＣＤＬＹＮとは、否定的論理積回路ＮＡの入力部に与えられ、この否定的論理積回路ＮＡの出力部はインバータＩＶ３の入力部に接続される。否定的論理積回路ＮＡの出力部に現れる信号は、信号ＨＬＤＮとしてスイッチＳＷ１２に与えられ、このスイッチの開閉を制御する。また、インバータＩＶ３の出力部に現れる信号は、信号ＨＬＤＰとしてスイッチＳＷ２１に与えられ、このスイッチの開閉を制御する。これら否定的論理積回路ＮＡおよびインバータＩＶ３と上述の遅延回路は、パルス発生回路を構成し、検知信号ＯＳＣＳＴＰを受けて所定のパルス幅を有するパルス信号を信号ＨＬＤＮ，ＨＬＤＰとして発生する。
【００４６】
以下、図４に示すタイミングチャートを参照して、この実施の形態２に係る発振検知回路２００の動作を説明する。
この実施の形態２に係る発振検知回路の動作上の特徴は、図示しない発振回路の発振が検知されて検知信号ＯＳＣＳＴＰがハイレベルになった後に、電流源ＩＳ１２，ＩＳ２１の電流を一時的に遮断することにある。発振回路が発振してから検知信号ＯＳＣＳＴＰが出力されるまでの動作については、上述の実施の形態１と同様であるから、以下では、検知信号ＯＳＣＳＴＰがハイレベルに遷移した後の動作を中心に説明する。
【００４７】
まず、図３において、発振が検知されない場合、即ち検知信号ＯＳＣＳＴＰがローレベルにある場合、これを入力するインバータＩＶ１がハイレベルを出力し、スイッチＳＷ３１が開状態とされ、スイッチＳＷ３２が閉状態とされる。このため、コンデンサＣ３が放電され、接続点Ｐ３に現れる信号ＯＳＣＤＬＹがローレベルとなり、これを入力するインバータＩＶ２が遅延信号ＯＳＣＤＬＹＮとしてハイレベルを出力する。これら検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮを入力する否定的論理積回路ＮＡは、信号ＨＬＤＮとしてハイレベルを出力し、これを入力するインバータＩＶ３は、信号ＨＬＤＰとしてローレベルを出力する。従って、スイッチＳＷ１２，ＳＷ２１は共に閉状態とされ、コンデンサＣ１，Ｃ２の充放電に着目すれば、上述の図１に示す構成と等価になる。
【００４８】
上述の状態から、図４に示す時刻ｔ１１で検知信号ＯＳＣＳＴＰがハイレベルに遷移すると、これを入力するインバータＩＶ１がローレベルを出力する。これを受けて、スイッチＳＷ３１が閉状態となり、スイッチＳＷ３２が開状態となる。このため、コンデンサＣ３が電流源ＩＳ３の電流Ｉ３で充電され、接続点Ｐ３に現れる信号ＯＳＣＤＬＹの信号レベルが徐々に上昇する。この信号ＯＳＣＤＬＹの信号レベルが、時刻ｔ１２でインバータＩＶ２の入力論理閾値ＶＩＴを越えると、インバータＩＶ２は遅延信号ＯＳＣＤＬＹＮとしてローレベルを出力する。即ち、検知信号ＯＳＣＳＴＰは、概ねコンデンサＣ３の充電に要する一定時間ＴＣだけ遅延され、遅延信号ＯＳＣＤＬＹＮとして反転されてインバータＩＶ２から出力される。
【００４９】
検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮを入力する否定的論理積回路ＮＡは、検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮが共にハイレベルとなる時刻ｔ１１から時刻ｔ１２にかけて、信号ＨＬＤＮとしてローレベルのパルス信号を出力し、これを入力するインバータＩＶ３が信号ＨＬＤＰとしてハイレベルのパルス信号を出力する。これを受けてスイッチＳＷ１２，ＳＷ２１が一定時間にわたって共に開状態となり、電流源ＩＳ１２，ＩＳ２１の電流Ｉ１２，Ｉ２１が一時的に遮断される。
【００５０】
ここで、電流Ｉ１２，Ｉ２１が遮断されると、スイッチＳＷ１，ＳＷ２が開状態となっても、接続点Ｐ１，Ｐ２にそれぞれ現れる信号ＴＲＩＵ，ＴＲＩＤの信号レベルが保持される。即ち、スイッチＳＷ１２が開状態になると、接続点Ｐ１に現れる信号ＴＲＩＵは、それまでスイッチＳＷ１が閉状態にあったときの信号レベルに維持される。同様に、スイッチＳＷ２１が開状態になると、接続点Ｐ２に現れる信号ＴＲＩＤは、それまでスイッチＳＷ２が閉状態にあったときの信号レベルに維持される。
【００５１】
従って、信号ＴＲＩＤがシュミットトリガーＳＴ２のローレベルの入力論理閾値ＶＩＬを下回った直後に、電流源ＩＳ２１により信号ＴＲＩＤの信号レベルが上昇することがなくなり、同様に信号ＴＲＩＵがシュミットトリガーＳＴ１のハイレベルの入力論理閾値ＶＩＨを上回った直後に、電流源ＩＳ１２により信号ＴＲＩＵの信号レベルが降下することがなくなる。従って、検知信号ＯＳＣＳＴＰがハイレベルになった後、この検知信号ＯＳＣＳＴＰにグリッジが発生することがなくなる。以上で実施の形態２を説明した。
【００５２】
上述した実施の形態１および実施の形態２によれば、電流値が異なり、かつその比率が所定値に設定された電流源を用いることにより、信号ＴＲＩＵ，ＴＲＩＤの時定数を決定している。このため、製造、温度、電源電圧等に起因したトランジスタ特性（オン抵抗など）のバラツキによる影響がなく、安定的に発振回路の発振を検知することが可能になり、製品（ＬＳＩ）としての歩留まりを改善することが可能になる。
【００５３】
即ち、ＬＳＩ等の場合、各トランジスタのレイアウトパターンの向きを合わせておけば、製造条件、温度条件、電源電圧等に対して各トランジスタの特性が同じ方向に変動するという性質がある。即ち、個々のデバイスの特性値の絶対値を改善することは容易ではないが、各デバイスの特性値の比率（相対値）を揃えることは比較的容易である。本発明はこの性質に着目したものであって、例えば電流源ＩＳ１１，ＩＳ１２を構成する各素子（トランジスタや抵抗など）の特性の変動方向が一致するように各素子を形成しておけば、素子特性が変動したとしても電流値ＩＳ１１，ＩＳ１２の比率は一定に保たれる。従って、電流源を構成するトランジスタのオン抵抗にバラツキが生じたとしても、コンデンサの充放電（積分動作）を正常に行うこができ、発振検知動作を安定化させることができる。
【００５４】
参考までに、上述の発振検知回路の応用例を説明する。図５に、上述の実施の形態に係る発振検知回路の第１の応用例として、他励発振型のＤ級増幅器３００への応用例を示す。この第１の応用例は、発振回路の発振が停止した場合、Ｄ級増幅器内部の変調回路３０５から駆動回路３０７に伝達される信号を遮断し、スピーカから音漏れが生じないように対策するものである。即ち、図５において、発振回路３０１には、水晶振動子ＸＴが外付けされており、この発振回路３０１の出力信号と外部からのクロック信号ＣＫＩＮの何れかがセレクタ３０２により選択され、発振検知回路３０３と変調回路３０５に与えられる。
【００５５】
変調回路３０５は、セレクタ３０２により選択された発振信号またはクロック信号をキャリア信号とし、入力段３０４を介して入力された楽音信号ＳＩＧに基づきＰＷＭ変調されたパルス信号を生成するものである。このパルス信号は論理積回路３０６を介して駆動回路３０７に与えられ、パワーＭＯＳトランジスタ３０８，３０９が相補的に導通制御される。これにより出力端子ＴＯには楽音信号ＳＩＧにがパルス幅に反映されたパルス信号が出力される。出力端子ＴＯにはローパスフィルタを介してスピーカの入力端子が接続され、このローパスフィルタによりパルス信号からキャリア信号が除去され、アナログ量の信号がスピーカに供給される。
【００５６】
ここで、この他励発振型のＤ級増幅器の場合、内部の発振回路３０１から出力される発振信号または外部のクロックＣＫＩＮに基づいて回路が動作する。この時、発振検知回路３０３は、セレクタ３０２から変調回路３０５に供給される発振信号（またはクロック信号）を検知して検知信号ＯＳＣＳＴＰを論理積回路３０６に出力する。これにより、発振が停止している時またはクロック信号が入力されていない時に、論理積回路３０６の出力信号がローレベルに固定され、入力段３０４に入力された信号ＳＩＧが無制御な状態で駆動回路に伝達されることを禁止し、スピーカが無秩序な信号により駆動されることを防止する。
【００５７】
図６に、上述の実施の形態に係る発振検知回路の第２の応用例として、ＣＰＵ(Central Processing Unit)４０３への応用例を示す。図６において、発振回路４０１、発振検知回路４０２、および論理積回路群４０４は、上述の図５に示す発振回路３０１、発振検知回路３０３、および論理積回路３０６に対応する。この例では、発振検知回路４０２が発振回路４０１の発振の停止を検出した場合、この発振検知回路が出力する検知信号ＯＳＣＳＴＰを受けて、論理積回路群４０４の出力信号がローレベルに固定される。これによりＣＰＵ４０３の出力バスが全てローレベルに固定され、この出力バスに制御不能に信号が出力されなくなる。
【００５８】
以上、この発明の実施の形態を説明したが、この発明は、上述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば上述の図１に示す例では、電流源ＩＳ１１，ＩＳ１２、スイッチＳＷ１、コンデンサＣ１、シュミットトリガーＳＴ１からなる第１の回路系と、電流源ＩＳ２１，ＩＳ２２、スイッチＳＷ２、コンデンサＣ２、およびシュミットトリガーＳＴ２からなる第２の回路系との２系統を備えるものとしたが、発振状態にない場合の発振回路の出力信号ＮＣＫＭの信号レベルが一義的に固定されるのであれば、上述の２系統の回路の何れかのみを備えるものとすればよい。具体的には、発振状態にない場合に発振回路の出力信号ＮＣＫＭがローレベルに固定されるのであれば、上述の第２の回路系のみを備えるものとすればよく、また出力信号ＮＣＫＭがハイレベルに固定されるのであれば、上述の第１の回路系のみを備えるものとすればよい。この場合、論理積回路ＡＮは不要となり、シュミットトリガーＳＴ１，ＳＴ２の出力信号を検知信号ＯＳＣＳＴＰとして用いればよい。
【図面の簡単な説明】
【００５９】
【図１】この発明の実施の形態１に係る発振検知回路の構成を示す回路図である。
【図２】この発明の実施の形態１に係る発振検知回路の動作を説明するためのタイミングチャートである。
【図３】この発明の実施の形態２に係る発振検知回路の構成を示す回路図である。
【図４】この発明の実施の形態２に係る発振検知回路の動作を説明するためのタイミングチャートである。
【図５】この発明の実施の形態に係る発振検知回路の第１の応用例（Ｄ級増幅器に対する応用例）を示すブロック図である。
【図６】この発明の実施の形態に係る発振検知回路の第２の応用例（ＣＰＵに対する応用例）を示すブロック図である。
【図７】従来技術に係る発振検知回路を説明するための図である。
【図８】従来技術に係る他の発振検知回路を説明するための図である。
【図９】従来技術に係る発振検知回路に内在する課題を説明するための図である。
【符号の説明】
【００６０】
ＩＳ１１，ＩＳ１２，ＩＳ２１，ＩＳ２２，ＩＳ３；電流源、ＳＷ１，ＳＷ２，ＳＷ１２，ＳＷ２１，ＳＷ３１，ＳＷ３２；スイッチ、Ｃ１，Ｃ２，Ｃ３；コンデンサ、ＳＴ１，ＳＴ２；シュミットトリガー、ＡＮ；論理積回路、ＩＶ１，ＩＶ２，ＩＶ３；インバータ、ＮＡ；否定的論理積回路。
【技術分野】
【０００１】
本発明は、水晶発振器などの発振回路の発振を検知するための発振検知回路に関し、特に、回路定数のバラツキや変動に起因した誤動作を防止するための回路技術に関する。
【背景技術】
【０００２】
電子機器には発振回路が搭載されており、この発振回路で生成された発振信号は他の回路動作の基準とされる。このため、発振回路の出力信号を入力する回路系の動作を保障する上で、発振回路が発振状態にあるか否かを把握する必要があり、そのための発振検知回路がある。この種の発振検知回路の従来技術として、遅延回路を利用したものがあり、例えば特開平１０−１９０４１３号公報、特開２０００−１２２７４９号公報、および特開２００２−０４３９０６号公報に開示されている。
【０００３】
以下、図７を参照して、遅延回路を利用した従来技術に係る発振検知回路の構成と動作を説明する。図７（ａ）にその構成を示す。同図において、信号ＩＮは、図示しない発振回路の出力信号であり、インバータＩＶおよび遅延回路ＤＬを介して信号ＩＮＢとして排他的論理和回路ＥＯの一方の入力部に与えられると共に、排他的論理和回路ＥＯの他方の入力部にそのまま与えられる。排他的論理和回路ＥＯの出力部と接地との間にはコンデンサＣＰが接続され、この排他的論理和回路ＥＯの出力部は比較回路ＣＭの入力部に接続される。比較回路ＣＭは、リファレンス電圧ＲＥＦと信号Ｏの信号レベルとを比較するもので、信号Ｏの信号レベルがリファレンス電圧ＲＥＦよりも低くなると、出力信号ＯＵＴとしてハイレベルを出力する。
【０００４】
次に、図７（ｂ）を参照して動作を説明する。発振前の状態では、信号ＩＮがハイレベルまたはローレベルに固定される。この場合、信号ＩＮがハイレベルおよびローレベルの何れであったとしても、排他的論理和回路ＥＯに入力される信号ＩＮおよび信号ＩＮＢの信号レベルは互いに異なったものになる。このため、排他的論理和回路ＥＯから出力される信号Ｏはハイレベルに固定され、コンデンサＣＰが充電状態に維持される。従って、ハイレベルの信号Ｏを入力する比較回路ＣＭは、出力信号ＯＵＴとしてローレベルを出力する。
【０００５】
上述の初期状態から発振が開始し、信号ＩＮとして発振信号が入力されると、信号ＩＮは、インバータＩＶによって反転されて遅延回路ＤＬによって一定時間だけ遅延され、信号ＩＮＢとして現れる。この結果、信号ＩＮおよび信号ＩＮＢの信号レベルが一致する区間と、一致しない区間とが交互に出現する。これら信号ＩＮ，ＩＮＢを入力する排他的論理和回路ＥＯは、信号Ｏとして、信号レベルが一致する区間でローレベルを出力し、一致しない区間でハイレベルを出力する。従って、発振回路が発振状態にある場合にはコンデンサＣＰに対する充電と放電とが交互に行われることになる。
【０００６】
ここで、放電量が充電量を上回れば、コンデンサＣＰが見かけ上放電状態となり、信号Ｏの信号レベルが上述の発振前の信号レベルとは異なるローレベルとなるため、この信号レベルから発振を把握することが可能になる。そこで、遅延回路ＤＬの遅延量を調節することにより、発振時に放電量が充電量を上回るように信号ＩＮ，ＩＮＢのタイミング関係を予め設定しておく。比較回路ＣＭは、信号Ｏの信号レベルとリファレンス電圧ＲＥＦとを比較し、信号Ｏの信号レベルがリファレンス電圧ＲＥＦを下回ると、出力信号ＯＵＴとしてハイレベルを出力し、これにより発振が検知される。
【０００７】
この後、発振が停止し、信号ＩＮが例えばローレベルに固定されると、遅延回路ＤＬから出力される信号ＩＮＢがハイレベルに固定され、これらの信号レベルが一致しない状態となる。従って、これら信号ＩＢ，ＩＮＢを入力する排他的論理和回路ＥＯはコンデンサＣＰを充電し、信号Ｏをハイレベルに駆動する。信号Ｏの信号レベルがリファレンス電圧ＲＥＦを上回ると、比較回路ＣＭは出力信号ＯＵＴとしてハイレベルを出力し、これにより発振の停止が検知される。上述の従来例では、遅延回路を利用することによりコンデンサを放電状態としているが、例えば特開平１１−２２０３３０号公報および特開２００１−３２６５６５号公報に開示されているように、遅延回路を用いることなくコンデンサを放電状態として発振を検知する技術もある。
【０００８】
以下、図８を参照して、遅延回路を用いることなく発振を検知する従来技術を説明する。図８（ａ）に、この種の発振検知回路の構成を示す。この例では、図示しない発振回路から出力された信号ＩＮが、インバータＩＶＡと、抵抗ＲＡおよびコンデンサＣＡからなる積分回路を介し、信号ＩＮＡとして論理和回路ＯＲの一方の入力部に与えられる。また、信号ＩＮは、インバータＩＶＢ，ＩＶＣからなるバッファと、抵抗ＲＢおよびコンデンサＣＢからなる積分回路を介し、信号ＩＮＢとして論理和回路ＯＲの他方の入力部に与えられる。さらに、インバータＩＶＡおよびインバータＩＶＣを構成するトランジスタについては、ローレベルを出力するためのＮＭＯＳトランジスタのオン抵抗がハイレベルを出力するためのＰＭＯＳトランジスタのオン抵抗よりも小さく設定されている。
【０００９】
図８（ｂ）を参照して動作を説明する。発振前の状態では、信号ＩＮの信号レベルに応じて信号ＩＮＡおよび信号ＩＮＢの一方がハイレベルに固定され、他方がローレベルに固定される。従って、これら信号ＩＮＡ，ＩＮＢを入力する論理和回路２０４は出力信号ＯＵＴとしてハイレベルを出力する。この例の場合、発振前の状態では信号ＩＮがローレベルにあるので、信号ＩＮＡおよび信号ＩＮＢはそれぞれハイレベルおよびローレベルとなる。
【００１０】
この状態から発振が開始し、信号ＩＮとして発振信号が入力されると、インバータＩＶＡは信号ＩＮの反転信号を出力する。この反転信号は、抵抗ＲＡおよびコンデンサＣＡからなる積分回路により積分されて信号ＩＮＡとされる。ここで、インバータＩＶＡを構成するトランジスタのうち、ローレベルを駆動するトランジスタのオン抵抗が小さく設定されているので、信号ＩＮＡの立ち下がりが急峻になり、立ち上がりが緩慢になる。そのため、信号ＩＮＡの信号レベルは、上昇と降下を繰り返しながらも徐々に低下してローレベルとなる。
【００１１】
一方、信号ＩＮに応じてインバータＩＶＣが出力する信号は、抵抗ＲＢおよびコンデンサＣＢからなる積分回路により積分されて信号ＩＮＢとされる。ここで、インバータＩＶＣを構成するトランジスタのうち、ローレベルを駆動するトランジスタのオン抵抗が小さく設定されているので、同様に信号ＩＮＢの立ち下がりが急峻になり、立ち上がりが緩慢になる。そのため、信号ＩＮＢの信号レベルはローレベルを維持する。
【００１２】
従って、この従来技術によれば、発振回路が発振状態にある場合、信号ＩＮＡ，ＩＮＢが共にローレベルとなり、出力信号ＯＵＴとしてローレベルが出力される。この後、発振が停止し、信号ＩＮが例えばハイレベルに固定されると、信号ＩＮＡがローレベルに固定され、信号ＩＮＢがハイレベルに固定される。従って、出力信号ＯＵＴとしてハイレベルが出力される。結局、発振状態にある場合に論理和回路ＯＲの出力信号ＯＵＴがローレベルとなり、これにより発振が検知されることになる。
【特許文献１】特開平１０−１９０４１３号公報
【特許文献２】特開２０００−１２２７４９号公報
【特許文献３】特開２００２−０４３９０６号公報
【特許文献４】特開平１１−２２０３３０号公報
【特許文献５】特開２００１−３２６５６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところで、上述の図７に示す従来技術によれば、遅延回路ＤＬの遅延時間や、信号Ｏの立ち上がり時間／立ち下がり時間を与える時定数のバラツキを一定範囲内に抑えないと、発振を検知できなくなる場合が生じ、製品としての歩留まりが低下するという問題がある。
【００１４】
図９を参照して、この問題を具体的に説明する。図９において、区間ＴＡは、図７に示す信号ＩＮと信号ＩＮＢとの信号レベルが一致する期間を示し、コンデンサＣＰが放電される期間を示す。また、区間ＴＢは、信号ＩＮと信号ＩＮＢとの信号レベルが一致しない期間を示し、コンデンサＣＰが充電される期間を示す。図９（ａ）に示す例では、区間ＴＡと区間ＴＢとが等しく、充電量と放電量が等しくなる。この場合、信号Ｏの信号レベルの平均値が電源とグランドとの間の中間値に安定して一定となり、信号Ｏの信号レベルがローレベルにはならず、従って発振の検知が不能となる。また、図９（ｂ）に示す例では、区間ＴＡが区間ＴＢよりも小さく、放電量が充電量よりも小さくなる。この場合、信号Ｏの信号レベルはハイレベルに維持され、ローレベルにはならない。従って、この場合も発振の検知が不能となる。
【００１５】
これに対し、図９（ｃ）に示すように、区間ＴＡが区間ＴＢよりも大きい場合には、放電量が充電量を上回ることになる。このため、発振回路が発振状態になると信号Ｏの信号レベルが徐々に低下してローレベルとなり、この信号レベルの低下から発振の検知が可能となる。
このように、図７に示す従来技術によれば、コンデンサＣＰの放電量と充電量との関係は検知動作の良否を決定づけるため、これら放電量および充電量を規定する遅延回路ＤＬの遅延時間と、信号Ｏの立ち上がり時間／立ち下がり時間を与える時定数を適切に調整する必要がある。
【００１６】
しかしながら、遅延回路ＤＬや排他的論理和回路ＥＯを構成するトランジスタのオン抵抗のバラツキよって上述の遅延時間や時定数が大きく変動すると、上述のように放電量が充電量を上回ることができない事態となり、従って発振の検知が不能となって歩留まりが低下することになる。
図８に示す従来技術についても上述の図７に示す従来技術と同様の問題を抱えており、図８に示すインバータＩＶＡ〜ＩＶＣを構成するトランジスタのオン抵抗にバラツキが存在すると、発振状態において信号ＩＮＡおよび信号ＩＮＢが必ずしも共にローレベルにはならず（即ち何れかがハイレベルになる場合が生じ）、発振の検知が不能となる。
【００１７】
この発明は、上記事情に鑑みてなされたもので、トランジスタ特性のバラツキに影響されることなく、発振回路の発振を安定的に検知することが可能な発振検知回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明に係る発振検知回路は、第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、を備え、前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを充電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを放電するときに前記第１および第２の電流源の他方の電流源を割り当てる。
【００１９】
この構成によれば、スイッチが開状態にある場合、第１および第２の電流源の他方の電流源（例えば、図１に示す電流源ＩＳ１２）により、第１の電流源と第２の電流源との間の接続点が駆動（放電）され、この接続点の電位が第２の電源側に向かって変化する。また、スイッチが閉状態にある場合、第１の電源と第２の電源との電流値の差分により接続点が駆動（充電）され、この接続点の電位が第１の電源の電圧に向かって変化する。さらに、発振回路の出力信号を受けてスイッチが開閉動作を繰り返した場合、第１の電流源と第２の電流源との間の接続点に現れる信号が積分器で積分され、この積分された信号の電圧が、第１の電源と第２の電源との間の或る電圧に向かって変化する。この積分された信号は波形整形器で整形され、発振回路の出力信号に起因するリップル成分が除去され、２値信号に変換される。従って、例えば発振回路が発振状態にない場合にスイッチを開状態とすれば、発振状態にある場合と発振状態にない場合とで積分器により積分された信号レベルが異なったものとなり、これを入力する波形整形器から出力される２値信号の論理値に発振回路の発振状態が反映される。よって、この２値信号の論理値から発振回路が発振状態にあるか否かを把握することが可能になる。
【００２０】
請求項２に記載された発明に係る発振検知回路は、第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、を備え、前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを放電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを充電するときに前記第１および第２の電流源の他方の電流源を割り当てる。
【００２１】
この構成によれば、スイッチが開状態にある場合、第１および第２の電流源の他方の電流源（例えば、図１に示す電流源ＩＳ２１）により、第１の電流源と第２の電流源との間の接続点が駆動（充電）され、この接続点の電位が第２の電源側に向かって変化する。また、スイッチが閉状態にある場合、第１の電源と第２の電源との電流値の差分により接続点が駆動（放電）され、この接続点の電位が第１の電源の電圧に向かって変化する。さらに、発振回路の出力信号を受けてスイッチが開閉動作を繰り返した場合、第１の電流源と第２の電流源との間の接続点に現れる信号が積分器で積分され、この積分された信号の電圧が、第１の電源と第２の電源との間の或る電圧に向かって変化する。この積分された信号は波形整形器で整形され、発振回路の出力信号に起因するリップル成分が除去され、２値信号に変換される。従って、例えば発振回路が発振状態にない場合にスイッチを開状態とすれば、発振状態にある場合と発振状態にない場合とで積分器により積分された信号レベルが異なったものとなり、これを入力する波形整形器から出力される２値信号の論理値に発振回路の発振状態が反映される。よって、この２値信号の論理値から発振回路が発振状態にあるか否かを把握することが可能になる。
【００２２】
請求項３に記載された発明に係る発振検知回路は、請求項１または２記載の発振検知回路において、前記一方の電流源は、前記第１および第２の電流源の何れか電流値の大きな電流源であり、前記他方の電流源は、前記第１および第２の電流源の何れか電流値の小さな電流源であることを特徴とする。
請求項４に記載された発明に係る発振検知回路は、請求項１ないし３の何れか１項記載の発振検知回路において、前記発振回路の出力信号が、該発振回路が発振状態にない場合に前記第１および第２の電流源の何れか電流値の大きな電流源の電流経路を遮断するような特定の信号レベルに固定される。
【００２３】
また、請求項５に記載された発明に係る発振検知回路は、一方の電極端子が第１または第２の電源に接続された第１のコンデンサと、前記第１の電源から前記第１のコンデンサの他方の電極端子に向けて第１の電流を流し込む第１の電流源と、前記第１の電流の経路上に介挿され、発振回路の出力信号に基づき開閉して前記第１の電流を断続させる第１のスイッチと、前記第１のコンデンサの他方の電極端子から前記第２の電源に向けて第２の電流を流し出す第２の電流源と、前記第１のコンデンサの他方の電極端子に現れる電圧信号を整形する第１の波形整形器と、一方の電極端子が第１または第２の電源に接続された第２のコンデンサと、前記第１の電源から前記第２のコンデンサの他方の電極端子に向けて第３の電流を流し込む第３の電流源と、前記第２のコンデンサの他方の電極端子から前記第２の電源に向けて第４の電流を流し出す第４の電流源と、前記第４の電流の経路上に介挿され、前記発振回路の出力信号に基づき前記第１のスイッチに対し相補的に開閉して前記第４の電流を断続させる第２のスイッチと、前記第２のコンデンサの他方の電極端子に現れる電圧信号を整形する第２の波形整形器と、前記第１および第２の波形整形器の各出力信号を入力し、これら出力信号の信号レベルが所定の論理値の組み合わせを示す場合に前記発振回路が発振したことを示す信号を出力する論理回路と、を備え、前記第１のスイッチが閉じたときに、前記第１の電流と前記第２の電流との差分電流を前記第１のコンデンサに流し込み、前記第２のスイッチが閉じたときに、前記第３の電流と前記第４の電流との差分電流を前記第２のコンデンサから流し出すように構成される。
【発明の効果】
【００２４】
この発明によれば、第１の電源と第２の電源との間に第１および第２の電流源を直列接続し、前記第１および第２の電流源の何れか大きな電流源の電流を、発振回路の出力信号に基づき開閉するスイッチにより断続させ、前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分し、その波形を整形して２値信号を得るようにしたので、トランジスタ特性のバラツキや変動に影響されることなく、発振回路の発振を安定的に検知することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、この発明の実施の形態を説明する。
（実施の形態１）
図１に、この発明の実施の形態１に係る発振検知回路１００の構成を示す。この発振検知回路１００は、図示しない発振回路の発振を検知するためのものであって、大きな電流源の電流を発振信号に基づき断続させてコンデンサを充電／放電すると共に、小さな電流源により上記コンデンサを放電／充電させることにより発振を検知するものである。
【００２６】
図１に示すように、電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ１１および電流源ＩＳ１２がこの順に直列に接続される。電流源ＩＳ１１と電流源ＩＳ１２の電流値は互いに異なり、電流源ＩＳ１１の電流値が電流源ＩＳ１２の電流値よりも大きく設定されている。しかも、そのような大小関係を満足しながら、電流源ＩＳ１１が供給する電流値と、電流源ＩＳ１２が供給する電流値との比率が所定値に設定される。例えば、電流源ＩＳ１１の電流値は１８マイクロアンペア程度に設定され、電流源ＩＳ１２の電流値は３マイクロアンペア程度に設定される。また、コンデンサＣ１の一方の電極はグランドＶＳＳに接続され、他方の電極は電流源ＩＳ１１と電流源ＩＳ１２との間の接続点Ｐ１に接続される。このコンデンサＣ１は積分器として機能する。なお、コンデンサＣ１は接続点Ｐ１と電源ＶＤＤとの間に接続してもよい。つまり、コンデンサＣ１の一方の電極は電源ＶＤＤまたはグランドＶＳＳの何れに接続してもよい。
【００２７】
電流源ＩＳ１１と接続点Ｐ１との間にはスイッチＳＷ１が介挿される。このスイッチＳＷ１は、図示しない発振回路の出力信号ＮＣＫＭに基づき開閉するものであって、発振回路が発振状態にある場合に、この発振回路の出力信号ＮＣＫＭ（発振信号）に基づき電流源ＩＳ１１の電流Ｉ１１を断続させる。さらに、接続点Ｐ１には、波形整形器として機能するシュミットトリガーＳＴ１の入力部が接続され、これによりコンデンサＣ１によって積分された信号が波形整形されて２値信号とされる。
【００２８】
上述の電流源ＩＳ１１，ＩＳ１２、コンデンサＣ１、スイッチＳＷ１、シュミットトリガーＳＴ１からなる回路系に対して相補的に動作する回路系として、電流源ＩＳ２１，ＩＳ２２、コンデンサＣ２、スイッチＳＷ２、シュミットトリガーＳＴ２が設けられている。具体的には、電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ２１および電流源ＩＳ２２がこの順に直列接続され、積分器として機能するコンデンサＣ２の一方の電極はグランドＶＳＳに接続され、その他方の電極は電流源ＩＳ２１と電流源ＩＳ２２との間の接続点Ｐ２に接続される。電流源ＩＳ２１と電流源ＩＳ２２の電流値は互いに異なり、電流源ＩＳ２２の電流値が電流源ＩＳ２１の電流値よりも十分に大きく設定されている。例えば、電流源ＩＳ２２の電流値は１８マイクロアンペア程度に設定され、電流源ＩＳ２１の電流値は３マイクロアンペア程度に設定される。
【００２９】
また、電流源ＩＳ２２と接続点Ｐ２との間（即ち電流源ＩＳ２２の電流経路上）にはスイッチＳＷ２が介挿される。このスイッチＳＷ２は、上述の発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１に対し相補的に開閉するものである。この実施の形態１では、出力信号ＮＣＫＭがローレベルのとき、スイッチＳＷ１が閉状態となり、スイッチＳＷ２が開状態となる。また、出力信号ＮＣＫＭがハイレベルのときには逆にスイッチＳＷ１が開状態となり、スイッチＳＷ２が閉状態となる。さらに、接続点Ｐ２には、波形整形器として機能するシュミットトリガーＳＴ２の入力部が接続される。ただし、このシュミットトリガーＳＴ２はインバータ機能を有する。
【００３０】
上述のシュミットトリガーＳＴ１，ＳＴ２の各出力信号は論理積回路ＡＮに入力され、この論理積回路ＡＮの出力信号は、発振を検知したことを示す検知信号ＯＳＣＳＴＰとされる。
なお、この実施の形態では、検知信号ＯＳＣＳＴＰは、発振を検知したことを示すものとするが、逆に言えば、発振の停止を検知したことを示すものでもある。この検知信号ＯＳＣＳＴＰに何れの意味を持たせるかについては、この検知信号ＯＳＣＳＴＰの用途に応じて適切に取り決めればよい。
【００３１】
以下、図２を参照して、この実施の形態１の動作を説明する。
まず、図示しない発振回路が発振状態にない場合を説明する。この場合、発振回路の出力信号ＮＣＫＭがローレベルに固定されていれば、スイッチＳＷ１が閉状態とされる。これにより、電源ＶＤＤとコンデンサＣ１との間の電流経路が形成され、電流源ＩＳ１１が電源ＶＤＤからコンデンサＣ１の他方の電極端子に向けて電流Ｉ１１を流し込み、コンデンサＣ１を充電する。この充電動作と並行して、電流源ＩＳ１２がコンデンサＣ１の他方の電極端子からグランドＶＳＳに向けて電流Ｉ１２を流し出し、コンデンサＣ１を放電する。
【００３２】
即ちこの場合、コンデンサＣ１は、電流Ｉ１１から電流Ｉ１２を差し引いて得られる差分電流により見かけ上充電される。ここで、電流源ＩＳ１１の電流値は電流源ＩＳ１２の電流値よりも十分に大きいから、コンデンサＣ１の他方の電極端子に現れる信号ＴＲＩＵの信号レベルは、電源ＶＤＤの電圧の近くまで上昇し、シュミットトリガーＳＴ１のハイレベルに対する入力論理閾値を越える。従って、この信号ＴＲＩＵを入力するシュミットトリガーＳＴ１は、２値信号としてハイレベルを出力する。
【００３３】
一方、発振回路の出力信号ＮＣＫＭがローレベルの場合、スイッチＳＷ２が開状態となるため、コンデンサＣ２と電流源ＩＳ２２（を介してグランドＶＳＳ）との間の電流経路は遮断される。従ってこの場合、電流源ＩＳ２１がコンデンサＣ２に電流Ｉ２１を流し込み、このコンデンサＣ２を電源ＶＤＤの電圧にまで充電する。これにより、コンデンサＣ２の電極端子に現れる信号ＴＲＩＤの信号レベルはシュミットトリガーＳＴ２のハイレベルに対する入力論理閾値ＶＩＨを越え、シュミットトリガーＳＴ２は２値信号としてローレベルを出力する。
結局のところ、発振回路が発振状態になく、その出力信号ＮＣＫＭがローレベルに固定されている場合、シュミットトリガーＳＴ１がハイレベルを出力し、シュミットトリガーＳＴ２がローレベルを出力するため、これらを入力する論理積回路ＡＮは、検知信号ＯＳＣＳＴＰとしてローレベルを出力する。
【００３４】
なお、発振回路の出力信号ＮＣＫＭがハイレベルに固定されているとした場合には、シュミットトリガーＳＴ１，ＳＴ２がそれぞれ出力する信号レベルが逆になるが、論理積回路ＡＮから出力される検知信号ＯＳＣＳＴＰの信号レベルは同様にローレベルとされる。従って、発振回路が発振状態にない場合には、検知信号ＯＳＣＳＴＰとしてローレベルが固定的に出力される。
【００３５】
次に、図２を参照して発振回路が発振状態に移行した場合の動作を説明する。
発振回路が発振すると、その出力信号ＮＣＫＭとして発振信号がスイッチＳＷ１，ＳＷ２に与えられ、スイッチＳＷ１，ＳＷ２が相補的に開閉する。ここで、スイッチＳＷ２が開閉する過程において、発振回路の出力信号ＮＣＫＭがハイレベルの区間でスイッチＳＷ２が閉じ、電流源ＩＳ２２の電流Ｉ２２から電流源ＩＳ２１の電流Ｉ２１を差し引いた差分電流によりコンデンサＣ２が急速に放電される。従ってこの区間では、信号ＴＲＩＤの信号レベルが急激に低下する。
【００３６】
この後、発振回路の出力信号ＮＣＫＭがローレベルになると、スイッチＳＷ２が開き、コンデンサＣ２が電流源ＩＳ２１の電流Ｉ２１により充電される。このとき、電流Ｉ２１は小さく設定されているため、信号ＴＲＩＤの信号レベルが緩やかに上昇する。このため、信号ＴＲＩＤの信号レベルが当初の信号レベルにまで上昇する前に、スイッチＳＷ２が再び閉状態となって、信号ＴＲＩＤの信号レベルがさらに低下する。従って、発振回路が発振状態にある場合、信号ＴＲＩＧＤの信号レベルは徐々に低下し、時刻ｔ１でシュミットトリガーＳＴ２のローレベルに対する入力論理閾値ＶＩＬを下回る。これを受けてシュミットトリガーＳＴ２は２値信号としてハイレベルを出力する。
【００３７】
一方、発振回路の出力信号ＮＣＫＭに基づきスイッチＳＷ１が開閉する過程において、この出力信号ＮＣＫＭがローレベルの区間でスイッチＳＷ１が閉じ、電流源ＩＳ１１の電流Ｉ１１から電流源ＩＳ１２の電流Ｉ１２を差し引いた差分電流によりコンデンサＣ１が急速に充電される。従ってこの区間では、信号ＴＲＩＵの信号レベルが急激に上昇する。
【００３８】
続いて、発振回路の出力信号ＮＣＫＭがハイレベルになると、スイッチＳＷ１が開き、コンデンサＣ１が電流源ＩＳ１２の電流Ｉ１２により放電される。このとき、電流Ｉ１２が小さく設定されているので、信号ＴＲＩＵの信号レベルが緩やかに降下する。このため、信号ＴＲＩＵの信号レベルが当初の信号レベルにまで低下する前に、スイッチＳＷ１が再び閉状態となって、信号ＴＲＩＵの信号レベルがさらに上昇する。従って、発振回路が発振状態にある場合、信号ＴＲＩＵの信号レベルは徐々に上昇し、時刻ｔ２でシュミットトリガーＳＴ１のハイレベルに対する入力論理閾値ＶＩＨを上回り、シュミットトリガーＳＴ１は２値信号としてハイレベルを出力する。従って、論理積回路ＡＮは、シュミットトリガーＳＴ１，ＳＴ２の何れからもハイレベルの２値信号を入力し、検知信号ＯＳＣＳＴＰとしてハイレベルを出力する。これにより発振回路の発振が検知される。
以上で実施の形態１を説明した。
【００３９】
（実施の形態２）
以下、この発明の実施の形態２を説明する。
この実施の形態２は、上述の実施の形態１が抱える不都合を解消するものであって、実施の形態２を説明する前に、実施の形態１が抱える不都合な点について説明しておく。上述の実施の形態１によれば、接続点Ｐ１，Ｐ２に現れる信号ＴＲＩＵ，ＴＲＩＤには、スイッチＳＷ１，ＳＷ２の開閉動作に伴ってリップルが発生する。通常であれば、このリップルは、シュミットトリガーＳＴ１，ＳＴ２のヒステリシス特性により除去され、検知信号ＯＳＣＳＴＰにはリップルの影響は表れない。
【００４０】
しかしながら、シュミットトリガーＳＴ１，ＳＴ２のヒステリシス特性では吸収できない程に信号ＴＲＩＵ，ＴＲＩＤのリップルが顕著になると、検知信号ＯＳＣＳＴＰにグリッジが発生する場合がある。例えば、スイッチＳＷ２が閉じて信号ＴＲＩＤがシュミットトリガーＳＴ２のローレベルに対する入力論理閾値ＶＩＬを下回り、これを受けて検知信号ＯＳＣＳＴＰがハイレベルになった直後にスイッチＳＷ２が開くと、電流源ＩＳ２１によりコンデンサＣ２が緩やかに充電されて信号ＴＲＩＤの信号レベルが上昇する。
【００４１】
この結果、一旦ハイレベルになった検知信号ＯＳＣＳＴＰがローレベルに引き戻され、検知信号ＯＳＣＳＴＰにグリッジが発生することになる。同様に、信号ＴＲＩＵがシュミットトリガーＳＴ１のハイレベルに対する入力論理閾値ＶＩＨを上回った直後にスイッチＳＷ１が開くと、電流源ＩＳ１２によりコンデンサＣ１が緩やかに放電されて信号ＴＲＩＵの信号レベルが降下し、検知信号ＯＳＣＳＴＰにグリッジが発生することになる。この実施の形態２では、こうしたグリッジの発生を防止する発振検知回路を提案する。
【００４２】
図３に、この実施の形態２に係る発振検知回路２００の構成を示す。この発振検知回路２００は、上述の実施の形態１に係る図１に示す構成において、論理積回路ＡＮから出力された信号を受けて電流源ＩＳ１２の電流Ｉ１２および電流源ＩＳ２１の電流Ｉ２１を一時的に遮断するための電流遮断回路（符号なし）をさらに備える。
なお、図３において、図１に示す要素と共通する要素には同一符号を付し、その説明を省略する。
【００４３】
具体的に構成を説明する。図３に示す発振検知回路２００は、上述の実施の形態１に係る発振検知回路１００の構成要素に加え、上述の電流遮断回路として、インバータＩＶ１，ＩＶ２，ＩＶ３、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２、コンデンサＣ３、否定的論理積回路ＮＡ、およびスイッチＳＷ１２，ＳＷ２１からなる回路系を備える。ここで、電流源ＩＳ１２とグランドＶＳＳとの間、即ち電流源ＩＳ１２の電流経路上には、後述する信号ＨＬＤＮに基づき開閉するスイッチＳＷ１２が介挿される。また、電源ＶＤＤと電流源ＩＳ２１との間、即ち電流源ＩＳ２１の電流経路上には、後述する信号ＨＬＤＰに基づき開閉するスイッチＳＷ２１が介挿される。スイッチＳＷ１２は信号ＨＬＤＮがハイレベルのときに閉状態となり、スイッチＳＷ２１は信号ＨＬＤＰがローレベルのときに閉状態となる。
【００４４】
論理積回路ＡＮの出力部にはインバータＩＶ１の入力部が接続され、検知信号ＯＳＣＳＴＰを反転させて後述するスイッチＳＷ３１，ＳＷ３２に与える。電源ＶＤＤとグランドＶＳＳとの間には、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２がこの順に接続される。スイッチＳＷ３１，ＳＷ３２は、上述のインバータＩＶ１の出力信号に基づき相補的に開閉するものである。スイッチＳＷ３１とスイッチＳＷ３２との間の接続点Ｐ３にはインバータＩＶ２の入力部が接続され、接続点Ｐ３とグランドＶＳＳとの間にはコンデンサＣ３が接続される。これらインバータＩＶ１、電流源ＩＳ３、スイッチＳＷ３１，ＳＷ３２、コンデンサＣ３、およびインバータＩＶ２は、検知信号ＯＳＣＳＴＰを遅延させる遅延回路（符号なし）を構成し、インバータＩＮ２の出力信号が遅延信号ＯＳＣＤＬＹＮとされる。
【００４５】
上述の論理積回路ＡＮから出力される検知信号ＯＳＣＳＴＰと、インバータＩＶ２から出力される遅延信号ＯＳＣＤＬＹＮとは、否定的論理積回路ＮＡの入力部に与えられ、この否定的論理積回路ＮＡの出力部はインバータＩＶ３の入力部に接続される。否定的論理積回路ＮＡの出力部に現れる信号は、信号ＨＬＤＮとしてスイッチＳＷ１２に与えられ、このスイッチの開閉を制御する。また、インバータＩＶ３の出力部に現れる信号は、信号ＨＬＤＰとしてスイッチＳＷ２１に与えられ、このスイッチの開閉を制御する。これら否定的論理積回路ＮＡおよびインバータＩＶ３と上述の遅延回路は、パルス発生回路を構成し、検知信号ＯＳＣＳＴＰを受けて所定のパルス幅を有するパルス信号を信号ＨＬＤＮ，ＨＬＤＰとして発生する。
【００４６】
以下、図４に示すタイミングチャートを参照して、この実施の形態２に係る発振検知回路２００の動作を説明する。
この実施の形態２に係る発振検知回路の動作上の特徴は、図示しない発振回路の発振が検知されて検知信号ＯＳＣＳＴＰがハイレベルになった後に、電流源ＩＳ１２，ＩＳ２１の電流を一時的に遮断することにある。発振回路が発振してから検知信号ＯＳＣＳＴＰが出力されるまでの動作については、上述の実施の形態１と同様であるから、以下では、検知信号ＯＳＣＳＴＰがハイレベルに遷移した後の動作を中心に説明する。
【００４７】
まず、図３において、発振が検知されない場合、即ち検知信号ＯＳＣＳＴＰがローレベルにある場合、これを入力するインバータＩＶ１がハイレベルを出力し、スイッチＳＷ３１が開状態とされ、スイッチＳＷ３２が閉状態とされる。このため、コンデンサＣ３が放電され、接続点Ｐ３に現れる信号ＯＳＣＤＬＹがローレベルとなり、これを入力するインバータＩＶ２が遅延信号ＯＳＣＤＬＹＮとしてハイレベルを出力する。これら検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮを入力する否定的論理積回路ＮＡは、信号ＨＬＤＮとしてハイレベルを出力し、これを入力するインバータＩＶ３は、信号ＨＬＤＰとしてローレベルを出力する。従って、スイッチＳＷ１２，ＳＷ２１は共に閉状態とされ、コンデンサＣ１，Ｃ２の充放電に着目すれば、上述の図１に示す構成と等価になる。
【００４８】
上述の状態から、図４に示す時刻ｔ１１で検知信号ＯＳＣＳＴＰがハイレベルに遷移すると、これを入力するインバータＩＶ１がローレベルを出力する。これを受けて、スイッチＳＷ３１が閉状態となり、スイッチＳＷ３２が開状態となる。このため、コンデンサＣ３が電流源ＩＳ３の電流Ｉ３で充電され、接続点Ｐ３に現れる信号ＯＳＣＤＬＹの信号レベルが徐々に上昇する。この信号ＯＳＣＤＬＹの信号レベルが、時刻ｔ１２でインバータＩＶ２の入力論理閾値ＶＩＴを越えると、インバータＩＶ２は遅延信号ＯＳＣＤＬＹＮとしてローレベルを出力する。即ち、検知信号ＯＳＣＳＴＰは、概ねコンデンサＣ３の充電に要する一定時間ＴＣだけ遅延され、遅延信号ＯＳＣＤＬＹＮとして反転されてインバータＩＶ２から出力される。
【００４９】
検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮを入力する否定的論理積回路ＮＡは、検知信号ＯＳＣＳＴＰおよび遅延信号ＯＳＣＤＬＹＮが共にハイレベルとなる時刻ｔ１１から時刻ｔ１２にかけて、信号ＨＬＤＮとしてローレベルのパルス信号を出力し、これを入力するインバータＩＶ３が信号ＨＬＤＰとしてハイレベルのパルス信号を出力する。これを受けてスイッチＳＷ１２，ＳＷ２１が一定時間にわたって共に開状態となり、電流源ＩＳ１２，ＩＳ２１の電流Ｉ１２，Ｉ２１が一時的に遮断される。
【００５０】
ここで、電流Ｉ１２，Ｉ２１が遮断されると、スイッチＳＷ１，ＳＷ２が開状態となっても、接続点Ｐ１，Ｐ２にそれぞれ現れる信号ＴＲＩＵ，ＴＲＩＤの信号レベルが保持される。即ち、スイッチＳＷ１２が開状態になると、接続点Ｐ１に現れる信号ＴＲＩＵは、それまでスイッチＳＷ１が閉状態にあったときの信号レベルに維持される。同様に、スイッチＳＷ２１が開状態になると、接続点Ｐ２に現れる信号ＴＲＩＤは、それまでスイッチＳＷ２が閉状態にあったときの信号レベルに維持される。
【００５１】
従って、信号ＴＲＩＤがシュミットトリガーＳＴ２のローレベルの入力論理閾値ＶＩＬを下回った直後に、電流源ＩＳ２１により信号ＴＲＩＤの信号レベルが上昇することがなくなり、同様に信号ＴＲＩＵがシュミットトリガーＳＴ１のハイレベルの入力論理閾値ＶＩＨを上回った直後に、電流源ＩＳ１２により信号ＴＲＩＵの信号レベルが降下することがなくなる。従って、検知信号ＯＳＣＳＴＰがハイレベルになった後、この検知信号ＯＳＣＳＴＰにグリッジが発生することがなくなる。以上で実施の形態２を説明した。
【００５２】
上述した実施の形態１および実施の形態２によれば、電流値が異なり、かつその比率が所定値に設定された電流源を用いることにより、信号ＴＲＩＵ，ＴＲＩＤの時定数を決定している。このため、製造、温度、電源電圧等に起因したトランジスタ特性（オン抵抗など）のバラツキによる影響がなく、安定的に発振回路の発振を検知することが可能になり、製品（ＬＳＩ）としての歩留まりを改善することが可能になる。
【００５３】
即ち、ＬＳＩ等の場合、各トランジスタのレイアウトパターンの向きを合わせておけば、製造条件、温度条件、電源電圧等に対して各トランジスタの特性が同じ方向に変動するという性質がある。即ち、個々のデバイスの特性値の絶対値を改善することは容易ではないが、各デバイスの特性値の比率（相対値）を揃えることは比較的容易である。本発明はこの性質に着目したものであって、例えば電流源ＩＳ１１，ＩＳ１２を構成する各素子（トランジスタや抵抗など）の特性の変動方向が一致するように各素子を形成しておけば、素子特性が変動したとしても電流値ＩＳ１１，ＩＳ１２の比率は一定に保たれる。従って、電流源を構成するトランジスタのオン抵抗にバラツキが生じたとしても、コンデンサの充放電（積分動作）を正常に行うこができ、発振検知動作を安定化させることができる。
【００５４】
参考までに、上述の発振検知回路の応用例を説明する。図５に、上述の実施の形態に係る発振検知回路の第１の応用例として、他励発振型のＤ級増幅器３００への応用例を示す。この第１の応用例は、発振回路の発振が停止した場合、Ｄ級増幅器内部の変調回路３０５から駆動回路３０７に伝達される信号を遮断し、スピーカから音漏れが生じないように対策するものである。即ち、図５において、発振回路３０１には、水晶振動子ＸＴが外付けされており、この発振回路３０１の出力信号と外部からのクロック信号ＣＫＩＮの何れかがセレクタ３０２により選択され、発振検知回路３０３と変調回路３０５に与えられる。
【００５５】
変調回路３０５は、セレクタ３０２により選択された発振信号またはクロック信号をキャリア信号とし、入力段３０４を介して入力された楽音信号ＳＩＧに基づきＰＷＭ変調されたパルス信号を生成するものである。このパルス信号は論理積回路３０６を介して駆動回路３０７に与えられ、パワーＭＯＳトランジスタ３０８，３０９が相補的に導通制御される。これにより出力端子ＴＯには楽音信号ＳＩＧにがパルス幅に反映されたパルス信号が出力される。出力端子ＴＯにはローパスフィルタを介してスピーカの入力端子が接続され、このローパスフィルタによりパルス信号からキャリア信号が除去され、アナログ量の信号がスピーカに供給される。
【００５６】
ここで、この他励発振型のＤ級増幅器の場合、内部の発振回路３０１から出力される発振信号または外部のクロックＣＫＩＮに基づいて回路が動作する。この時、発振検知回路３０３は、セレクタ３０２から変調回路３０５に供給される発振信号（またはクロック信号）を検知して検知信号ＯＳＣＳＴＰを論理積回路３０６に出力する。これにより、発振が停止している時またはクロック信号が入力されていない時に、論理積回路３０６の出力信号がローレベルに固定され、入力段３０４に入力された信号ＳＩＧが無制御な状態で駆動回路に伝達されることを禁止し、スピーカが無秩序な信号により駆動されることを防止する。
【００５７】
図６に、上述の実施の形態に係る発振検知回路の第２の応用例として、ＣＰＵ(Central Processing Unit)４０３への応用例を示す。図６において、発振回路４０１、発振検知回路４０２、および論理積回路群４０４は、上述の図５に示す発振回路３０１、発振検知回路３０３、および論理積回路３０６に対応する。この例では、発振検知回路４０２が発振回路４０１の発振の停止を検出した場合、この発振検知回路が出力する検知信号ＯＳＣＳＴＰを受けて、論理積回路群４０４の出力信号がローレベルに固定される。これによりＣＰＵ４０３の出力バスが全てローレベルに固定され、この出力バスに制御不能に信号が出力されなくなる。
【００５８】
以上、この発明の実施の形態を説明したが、この発明は、上述の実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。例えば上述の図１に示す例では、電流源ＩＳ１１，ＩＳ１２、スイッチＳＷ１、コンデンサＣ１、シュミットトリガーＳＴ１からなる第１の回路系と、電流源ＩＳ２１，ＩＳ２２、スイッチＳＷ２、コンデンサＣ２、およびシュミットトリガーＳＴ２からなる第２の回路系との２系統を備えるものとしたが、発振状態にない場合の発振回路の出力信号ＮＣＫＭの信号レベルが一義的に固定されるのであれば、上述の２系統の回路の何れかのみを備えるものとすればよい。具体的には、発振状態にない場合に発振回路の出力信号ＮＣＫＭがローレベルに固定されるのであれば、上述の第２の回路系のみを備えるものとすればよく、また出力信号ＮＣＫＭがハイレベルに固定されるのであれば、上述の第１の回路系のみを備えるものとすればよい。この場合、論理積回路ＡＮは不要となり、シュミットトリガーＳＴ１，ＳＴ２の出力信号を検知信号ＯＳＣＳＴＰとして用いればよい。
【図面の簡単な説明】
【００５９】
【図１】この発明の実施の形態１に係る発振検知回路の構成を示す回路図である。
【図２】この発明の実施の形態１に係る発振検知回路の動作を説明するためのタイミングチャートである。
【図３】この発明の実施の形態２に係る発振検知回路の構成を示す回路図である。
【図４】この発明の実施の形態２に係る発振検知回路の動作を説明するためのタイミングチャートである。
【図５】この発明の実施の形態に係る発振検知回路の第１の応用例（Ｄ級増幅器に対する応用例）を示すブロック図である。
【図６】この発明の実施の形態に係る発振検知回路の第２の応用例（ＣＰＵに対する応用例）を示すブロック図である。
【図７】従来技術に係る発振検知回路を説明するための図である。
【図８】従来技術に係る他の発振検知回路を説明するための図である。
【図９】従来技術に係る発振検知回路に内在する課題を説明するための図である。
【符号の説明】
【００６０】
ＩＳ１１，ＩＳ１２，ＩＳ２１，ＩＳ２２，ＩＳ３；電流源、ＳＷ１，ＳＷ２，ＳＷ１２，ＳＷ２１，ＳＷ３１，ＳＷ３２；スイッチ、Ｃ１，Ｃ２，Ｃ３；コンデンサ、ＳＴ１，ＳＴ２；シュミットトリガー、ＡＮ；論理積回路、ＩＶ１，ＩＶ２，ＩＶ３；インバータ、ＮＡ；否定的論理積回路。
【特許請求の範囲】
【請求項１】
第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、
前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、
前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、
前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、
を備え、
前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを充電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを放電するときに前記第１および第２の電流源の他方の電流源を割り当てる発振検知回路。
【請求項２】
第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、
前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、
前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、
前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、
を備え、
前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを放電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを充電するときに前記第１および第２の電流源の他方の電流源を割り当てる発振検知回路。
【請求項３】
前記一方の電流源は、前記第１および第２の電流源の何れか電流値の大きな電流源であり、前記他方の電流源は、前記第１および第２の電流源の何れか電流値の小さな電流源であることを特徴とする請求項１または２記載の発振検知回路。
【請求項４】
前記発振回路の出力信号は、該発振回路が発振状態にない場合に前記第１および第２の電流源の何れか電流値の大きな電流源の電流経路を遮断するような特定の信号レベルに固定されることを特徴とする請求項１ないし３の何れか１項記載の発振検知回路。
【請求項５】
一方の電極端子が第１または第２の電源に接続された第１のコンデンサと、
前記第１の電源から前記第１のコンデンサの他方の電極端子に向けて第１の電流を流し込む第１の電流源と、
前記第１の電流の経路上に介挿され、発振回路の出力信号に基づき開閉して前記第１の電流を断続させる第１のスイッチと、
前記第１のコンデンサの他方の電極端子から前記第２の電源に向けて第２の電流を流し出す第２の電流源と、
前記第１のコンデンサの他方の電極端子に現れる電圧信号を整形する第１の波形整形器と、
一方の電極端子が第１または第２の電源に接続された第２のコンデンサと、
前記第１の電源から前記第２のコンデンサの他方の電極端子に向けて第３の電流を流し込む第３の電流源と、
前記第２のコンデンサの他方の電極端子から前記第２の電源に向けて第４の電流を流し出す第４の電流源と、
前記第４の電流の経路上に介挿され、前記発振回路の出力信号に基づき前記第１のスイッチに対し相補的に開閉して前記第４の電流を断続させる第２のスイッチと、
前記第２のコンデンサの他方の電極端子に現れる電圧信号を整形する第２の波形整形器と、
前記第１および第２の波形整形器の各出力信号を入力し、これら出力信号の信号レベルが所定の論理値の組み合わせを示す場合に前記発振回路が発振したことを示す信号を出力する論理回路と、
を備え、
前記第１のスイッチが閉じたときに、前記第１の電流と前記第２の電流との差分電流を前記第１のコンデンサに流し込み、前記第２のスイッチが閉じたときに、前記第３の電流と前記第４の電流との差分電流を前記第２のコンデンサから流し出すように構成された発振検知回路。
【請求項１】
第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、
前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、
前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、
前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、
を備え、
前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを充電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを放電するときに前記第１および第２の電流源の他方の電流源を割り当てる発振検知回路。
【請求項２】
第１の電源と第２の電源との間に直列接続され、電流値が互いに異なる第１および第２の電流源と、
前記第１の電流源と前記第２の電流源との間の接続点に現れる信号を積分する積分器と、
前記第１および第２の電流源の一方の電流源と前記接続点との間に介挿され、該電流源が発生する電流を発振回路の出力信号に基づき断続させるスイッチと、
前記積分器によって積分された信号の波形を整形して２値信号を得る波形整形器と、
を備え、
前記積分器は、前記接続点と前記第１または第２の電源の何れかとの間に接続されたコンデンサからなり、前記コンデンサを放電するときに前記第１の電流源と前記第２の電流源との差分電流を割り当て、前記コンデンサを充電するときに前記第１および第２の電流源の他方の電流源を割り当てる発振検知回路。
【請求項３】
前記一方の電流源は、前記第１および第２の電流源の何れか電流値の大きな電流源であり、前記他方の電流源は、前記第１および第２の電流源の何れか電流値の小さな電流源であることを特徴とする請求項１または２記載の発振検知回路。
【請求項４】
前記発振回路の出力信号は、該発振回路が発振状態にない場合に前記第１および第２の電流源の何れか電流値の大きな電流源の電流経路を遮断するような特定の信号レベルに固定されることを特徴とする請求項１ないし３の何れか１項記載の発振検知回路。
【請求項５】
一方の電極端子が第１または第２の電源に接続された第１のコンデンサと、
前記第１の電源から前記第１のコンデンサの他方の電極端子に向けて第１の電流を流し込む第１の電流源と、
前記第１の電流の経路上に介挿され、発振回路の出力信号に基づき開閉して前記第１の電流を断続させる第１のスイッチと、
前記第１のコンデンサの他方の電極端子から前記第２の電源に向けて第２の電流を流し出す第２の電流源と、
前記第１のコンデンサの他方の電極端子に現れる電圧信号を整形する第１の波形整形器と、
一方の電極端子が第１または第２の電源に接続された第２のコンデンサと、
前記第１の電源から前記第２のコンデンサの他方の電極端子に向けて第３の電流を流し込む第３の電流源と、
前記第２のコンデンサの他方の電極端子から前記第２の電源に向けて第４の電流を流し出す第４の電流源と、
前記第４の電流の経路上に介挿され、前記発振回路の出力信号に基づき前記第１のスイッチに対し相補的に開閉して前記第４の電流を断続させる第２のスイッチと、
前記第２のコンデンサの他方の電極端子に現れる電圧信号を整形する第２の波形整形器と、
前記第１および第２の波形整形器の各出力信号を入力し、これら出力信号の信号レベルが所定の論理値の組み合わせを示す場合に前記発振回路が発振したことを示す信号を出力する論理回路と、
を備え、
前記第１のスイッチが閉じたときに、前記第１の電流と前記第２の電流との差分電流を前記第１のコンデンサに流し込み、前記第２のスイッチが閉じたときに、前記第３の電流と前記第４の電流との差分電流を前記第２のコンデンサから流し出すように構成された発振検知回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−１８９７１９（Ｐ２００７−１８９７１９Ａ）
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願番号】特願２００７−３２６８２（Ｐ２００７−３２６８２）
【出願日】平成１９年２月１３日（２００７．２．１３）
【分割の表示】特願２００２−８９３３２（Ｐ２００２−８９３３２）の分割
【原出願日】平成１４年３月２７日（２００２．３．２７）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成１９年７月２６日（２００７．７．２６）
【国際特許分類】
【出願日】平成１９年２月１３日（２００７．２．１３）
【分割の表示】特願２００２−８９３３２（Ｐ２００２−８９３３２）の分割
【原出願日】平成１４年３月２７日（２００２．３．２７）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]