直列半導体スイッチ装置
【課題】単位スイッチ回路に過電圧が発生する状態となったとき、過電圧を抑制すると共に、全直列スイッチング素子を保護することにある。
【解決手段】直列接続されるスイッチング素子1iと、当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路5iとを有する単位スイッチ回路7iを、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、単位スイッチ回路7iごとに並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段8iと、過電圧抑制手段の導通時に流れる電流を検出する電流検出手段9iと、これら電流検出手段の何れか1つから電流検出信号を受信すると、停止指令を出力する素子異常検出手段21と、停止指令を受けたとき、全スイッチング素子をオフするスイッチング素子オフ手段23とを設けた直列半導体スイッチ装置である。
【解決手段】直列接続されるスイッチング素子1iと、当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路5iとを有する単位スイッチ回路7iを、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、単位スイッチ回路7iごとに並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段8iと、過電圧抑制手段の導通時に流れる電流を検出する電流検出手段9iと、これら電流検出手段の何れか1つから電流検出信号を受信すると、停止指令を出力する素子異常検出手段21と、停止指令を受けたとき、全スイッチング素子をオフするスイッチング素子オフ手段23とを設けた直列半導体スイッチ装置である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、過電圧が印加される状態となった際に単位スイッチ回路を過電圧から保護する直列半導体スイッチ装置に関する。
【背景技術】
【0002】
従来、自己消弧型半導体素子の故障状態を監視する場合、スイッチング素子両端の電圧検出信号とスイッチング素子へのゲート信号とを比較し、スイッチング素子の故障状態を検出している(特許文献1)。
【0003】
この特許文献1に記載されるスイッチング素子の故障検出について、図17及び図18を参照して説明する。図17はスイッチング素子故障検出回路の構成図、図18はスイッチング素子故障時のスイッチング素子故障検出回路の動作状態を示す図である。
【0004】
スイッチング素子故障検出回路は、スイッチング素子11と並列にスナバ回路51が接続され、このスナバ回路51は、スイッチング素子11のオン・オフに伴って発生する過度的な電圧上昇を抑制する機能を有し、スナバコンデンサ21とスナバダイオード31とスナバ抵抗41とで構成される。このスナバ回路51としては、RCDスナバ構成としているが、他の構成のスナバ回路(例えばRCスナバ構成など)であっても構わない。
【0005】
また、スイッチング素子11の両端には電圧検出手段311が並列に接続されている。この電圧検出手段311はスイッチング素子11の両端電圧を検出し、この電圧検出信号をコンパレータ321に送出する。コンパレータ321は、電圧検出手段311による電圧検出信号と予め定める電圧しきい値331とを比較し、電圧検出信号がしきい値以上であれば「H」レベル信号、しきい値以下であれば「L」レベル信号という素子状態検出信号341を出力する。
【0006】
素子故障検出回路においては、スイッチング素子11へのゲート信号のオン「H」、オフ「L」と素子状態検出信号341の論理とが反対になれば正常である。つまり、スイッチング素子11が正常であれば、スイッチング素子11へのゲート信号がオン「H」のとき、素子状態検出信号341の論理は「L」となり、スイッチング素子11へのゲート信号がオフ「L」のとき、素子状態検出信号341の論理は「H」となる。
【0007】
従って、素子故障検出回路としては、図18に示すようにスイッチング素子11へのゲート信号が「L」で、かつ素子状態検出信号341の論理が「L」となったとき、スイッチング素子11が短絡故障であると検出し(同図(a)参照)、またスイッチング素子11へのゲート信号が「H」で、かつ素子状態検出信号341の論理が「H」となったとき、スイッチング素子11が開放故障であると検出する(同図(b)参照)。
【0008】
また、他の従来例として、高電圧パルス発生装置が提案されている。この高電圧パルス発生装置では、スイッチング素子の高圧側とゲート端子との間に非線形抵抗と発光素子とを直列に接続し、2個以上のスイッチング素子を直列に接続し、スイッチング素子を過電圧から保護する構成のものがある(特許文献2)。
【特許文献1】特開2003−289755号
【特許文献2】特開平5−103486号
【発明の開示】
【発明が解決しようとする課題】
【0009】
ところで、高圧の直列半導体スイッチ装置においては、1つのスイッチング素子当たりの電圧責務をスイッチング素子定格電圧以下とするために、複数のスイッチング素子を直列に接続し、これら直列接続されたスイッチング素子を同時にオン、オフする構成をとっている。
【0010】
図19は2つ以上のスイッチング素子を直列接続した直列半導体スイッチ装置に、前記特許文献1に記載されるスイッチング素子故障検出回路を適用した構成図である。なお、この図において、図17と同一部分には同一符号を付して説明する。
【0011】
この直列半導体スイッチ装置は、各スイッチング素子1i(i=1〜N)の電圧分担を均等化させるために、各スイッチング素子1i(i=1〜N)にそれぞれ並列に分圧抵抗6i(i=1〜N)を接続すると共に、スイッチング素子1i(i=1〜N)とスナバ回路5i(i=1〜N)と分圧抵抗6i(i=1〜N)とでそれぞれ単位スイッチ回路7i(i=1〜N)を構成する。
【0012】
また、直列接続された各スイッチング素子1i(i=1〜N)ごとに電圧検出手段31i(i=1〜N)及びコンパレータ32i(i=1〜N)が設けられている。そして、各コンパレータ32i(i=1〜N)は、電圧検出手段31i(i=1〜N)の出力と電圧しきい値33i(i=1〜N)とを比較し、素子状態検出信号34i(i=1〜N)を出力する。
【0013】
図20は直列半導体スイッチ装置の動作中に例えばスイッチング素子11のみが開放状態となった場合の各部電流、電圧波形を示す図である。
【0014】
すなわち、スイッチング素子11が開放状態となった場合、スイッチング素子11に流れていた電流がスナバダイオード31を通してスナバコンデンサ21に転流するために、回路インダクタンスとスナバコンデンサ21の容量とで決まる共振周期による時間τ1により、単位スイッチ回路71の両端電圧が上昇する。一般的に、τ1は数μs〜十数μsであり、スイッチング素子11の開放状態検出から全スイッチング素子オフまでの時間遅れτ2は数十μs程度となるので、スイッチング素子11の開放状態を検出した後に全スイッチング素子1i(i=1〜N)をオフさせた場合でも、単位スイッチ回路71の両端電圧は過電圧となり、アーク発生に至る可能性がある。通常、スイッチング素子11のみの開放状態は、1つのスイッチング素子11が開放故障した場合、或いはスイッチング素子11に誤オフゲート信号が入力された場合等の際に発生する。
【0015】
このように複数のスイッチング素子1i(i=1〜N)が直列接続された場合、これら直列接続したスイッチング素子1i(i=1〜N)が同時にオン、オフせず、1つもしくは数個のスイッチング素子が開放状態(残りの直列スイッチング素子は導通状態)になると、その開放状態となったスイッチング素子に過電圧が印加され、アーク発生に至る可能性がある。
【0016】
また、直列半導体スイッチ装置では、単位スイッチ回路7i(i=1〜N)と並列に電圧検出手段31i(i=1〜N)が接続され、これら電圧検出手段31i(i=1〜N)によって検出される電圧検出信号と電圧しきい値とから得られる素子状態検出信号とゲート信号とを比較し、各スイッチング素子1i(i=1〜N)の開放状態を検出することから、以下のような問題点がある。
【0017】
まず、コンパレータ32i(i=1〜N)から出力される全ての素子状態検出信号34i(i=1〜N)をスイッチング素子へのゲート指令と比較する必要があることから、スイッチング素子1i(i=1〜N)の開放状態を検出する回路が煩雑化する問題がある。
【0018】
また、前述した通り高速にスイッチング素子1i(i=1〜N)の開放状態を検出する(τ2を小さくする)必要があるので、素子故障検出回路にノイズ除去に充分な時定数のフィルタ回路を入れることが難しくなり、結果としてノイズ耐量が小さくなってしまう。τ2は何れかのスイッチング素子開放状態検出から全スイッチング素子1i(i=1〜N)オフまでの時間遅れを意味する。
【0019】
そこで、スナバコンデンサ2i(i=1〜N)の容量を大きくし、スイッチング素子の開放状態時に単位スイッチ回路両端に印加される電圧の上昇度を小さくするとか(τ1を大きくする)、或いはスイッチング素子1i(i=1〜N)と並列に電圧依存性をもつ抵抗体(例えばZNR(登録商標)素子など)を接続することによってτ2の期間電圧を保持し、過電圧を抑制する方法などが考えられる。しかし、このような対策を講じた場合には、スナバコンデンサまたは電圧依存性抵抗体が大型化する問題がある。なお、τ1は何れかのスイッチング素子が開放状態となり、当該単位スイッチ回路両端電圧が上昇しきるまでの時間である。
【0020】
本発明は上記事情に鑑みてなされたもので、直列半導体スイッチ素子の開放異常により、単位スイッチ回路に過電圧が印加される状態となった場合、過電圧を抑制し、かつ、簡易な構成により素子の異常を検出し全直列スイッチング素子を確実に保護する高信頼性の直列半導体スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【0021】
上記課題を解決するために、本発明は、スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも2つ以上直列に接続した直列半導体スイッチ装置であって、前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか1つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段とを設けた直列半導体スイッチ装置である。
【0022】
本発明は以上のような構成とすることにより、各単位スイッチ回路の一部を構成するスイッチング素子が例えばボンディングワイヤの剥がれ等による開放故障した場合、過電圧抑制手段に所定の電圧が印加されて導通し、過電圧を抑制する働きを行うとともに、この過電圧抑制手段の導通によって流れる電流を電流検出手段で検出し、この検出信号を素子異常検出手段に送出する。その結果、素子異常検出手段から停止指令を送出し、スイッチング素子オフ手段を介して直列接続された全スイッチング素子をオフするので、例えばスイッチング素子の開放故障に伴い、単位スイッチ回路に加わる過電圧を抑制でき、全スイッチング素子のオフにより直列半導体スイッチ装置を確実に保護することができる。
【発明の効果】
【0023】
本発明によれば、直列半導体スイッチ素子の開放異常によって単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成により、過電圧を確実に抑制でき、また全単位スイッチ回路の何れか1つから異常が検出されたときに迅速に全スイッチング素子をオフできる信頼性の高い直列半導体スイッチ装置を提供できる。
【発明を実施するための最良の形態】
【0024】
以下、本発明の係る実施の形態について図面を参照して説明する。
本発明においては、複数のスイッチング素子1i(i=1〜N)を直列接続した直列半導体スイッチ装置において、単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成によって過電圧となることを抑制する一方、当該単位スイッチ回路の異常状態を検出し直ちに全直列スイッチング素子をオフすることが重要となる。
【0025】
図1は本発明に係る直列半導体スイッチ装置の第1の実施の形態を示す構成図である。なお、同図において、図19と同じ構成要素には同一の符号を付してその詳しい説明は省略する。
【0026】
この直列半導体スイッチ装置は、単位スイッチ回路7i(i=1〜N)の両端には、過電圧抑制手段8i(i=1〜N)と電流検出手段9i(i=1〜N)との直列回路が並列に接続されている。
【0027】
各過電圧抑制手段8i(i=1〜N)は、所定の電圧が印加されると導通状態となって過電圧を抑制する機能を持っている。各電流検出手段9i(i=1〜N)は、対応する過電圧抑制手段8i(i=1〜N)を通して流れる電流を検出し、電流検出信号を出力する機能を持っている。
【0028】
各電流検出手段9i(i=1〜N)の出力には当該各電流検出手段9i(i=1〜N)の何れか1つの各電流検出手段から電流検出信号を受けたときに停止指令を出力する例えば論理和回路などで構成される素子異常検出手段21と、この素子異常検出手段21から停止指令を受けたとき、全スイッチング素子1i(i=1〜N)をオフするスイッチング素子オフ手段23が設けられている。ゲート信号生成手段22はスイッチング素子ゲート指令に基づいてゲート信号を生成し、スイッチング素子オフ手段23を通して全スイッチング素子1i(i=1〜N)のゲートに印加する。
【0029】
次に、以上のように構成された直列半導体スイッチ装置の動作について説明する。
過電圧抑制手段8i(i=1〜N)は、図2に示すように通電電流1aと両端電圧Vaと或る電圧しきい値Vthrとに対して、以下のような特性を持っている。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
但し、Iaは単位スイッチ回路7i(i=1〜N)高圧側から過電圧抑制手段8i(i=1〜N)を通って低圧側に流れる電流、Vaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である(図3参照)。ここで、単位スイッチ回路7i(i=1〜N)の高圧側とは、スイッチング素子1i(i=1〜N)がオフ状態であって、かつ、単位スイッチ回路7i(i=1〜N)両端に電圧が印加されている場合に高圧側となる側を示し、また単位スイッチ回路7i(i=1〜N)の低圧側とは、その逆の低圧側となる側を示す。
【0030】
この直列半導体スイッチ装置は、例えばスイッチング素子11が開放状態となり、他のスイッチング素子12〜1Nが導通状態となった時、単位スイッチ回路71の両端電圧は、当該単位スイッチ回路71のインダクタンスとスナバコンデンサ21とで決まる共振周期による時間に従って上昇する。そして、単位スイッチ回路71の両端電圧が電圧しきい値Vthrに達したとき、過電圧抑制手段81が導通状態となり、単位スイッチ回路71両端電圧の上昇は抑制される。また、このとき同時に電流検出手段91に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段23に停止指令を送信するので、全スイッチング素子1i(i=1〜N)を同時にオフさせることができる。全スイッチング素子1i(i=1〜N)がオフ状態となると、単位スイッチ回路7i(i=1〜N)の両端電圧が分圧抵抗6i(i=1〜N)で均等化される電圧分担となり、直列半導体スイッチを安全に停止させることができる。
【0031】
この際、単位スイッチ回路7i(i=1〜N)の許容最大電圧をVrat・sw、正常動作時における単位スイッチ回路7i(i=1〜N)の最大電圧をVmaxとすると、或る電圧しきい値Vthrが以下の(1)式を満たすように過電圧抑制手段8i(i=1〜N)を選定する。
Vmax<Vthr<Vrat・sw ……(1)
このようにして(1)式に基づいて或る電圧しきい値Vthrを選定することにより、正常動作時(単位スイッチ回路7i(i=1〜N)両端電圧<Vmax<Vthr)には過電圧抑制手段8i(i=1〜N)には電流が通電せず、直列半導体スイッチ回路には何ら影響を与えない。一方、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が電圧しきい値Vthrまで上昇した時、過電圧抑制手段8i(i=1〜N)は導通状態となる。その結果、単位スイッチ回路71の両端電圧は、或る電圧しきい値Vthr(<Vrat・sw)程度に抑制され、単位スイッチ回路7i(i=1〜N)の許容最大電圧Vrat・sw以下となるので、過電圧による単位スイッチ回路71の構成用品の破損を未然に回避することが出来る。
【0032】
また、電流検出手段9i(i=1〜N)に電流が流れて当該電流検出手段9i(i=1〜N)の両端に電圧が発生する場合、電流通電時の電流検出手段9i(i=1〜N)の両端最大電圧をVdet・maxとすると、下記(2)式を満たすような電圧しきい値Vthr、両端最大電圧Vdet・maxを設定する必要がある。
【0033】
Vthr+Vdet・max<Vrat・sw (2)
従って、以上述べた(2)式のようなVthr、Vdet・maxを設定することにより、1つ(もしくは数個)のスイッチング素子が開放状態となる異常時、単位スイッチ回路の両端電圧を当該単位スイッチ回路の許容最大電圧Vrat・sw以下に抑制することが可能となる。
【0034】
図4は本発明に係る直列半導体スイッチ回路の第2の実施形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、アバランシェ特性を有するアバランシェダイオード10i(i=1〜N)を用いた構成である。すなわち、単位スイッチ回路7i(i=1〜N)の高圧側にアバランシェダイオード10i(i=1〜N)のカソード側を接続したものであって、その他の構成は第1の実施の形態と同様である。従って、第1の実施の形態と同じ構成要素には同一の符号を付し、その詳しい説明を省略する。
【0035】
アバランシェダイオード10i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、前述した図2と同様の特性を持っている。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
上式において、Iaはアバランシェダイオード10i(i=1〜N)のカソードからアノードに流れる電流であり、またVaはアバランシェダイオード10i(i=1〜N)のアノード側からカソード側をみたときの両端電圧である。
【0036】
この直列半導体スイッチ装置においては、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が上昇することにより、或る電圧しきい値Vthrに達したとすると、アバランシェダイオード101は、アバランシェ状態となって導通することにより、単位スイッチ回路71の両端電圧の上昇は抑制される。
【0037】
また、このとき同時に電流検出手段91に流れる電流を検出し、電流検出信号を出力することにより、素子異常検出手段21から停止指令をスイッチング素子オフ手段23に送信するので、全スイッチング素子1i(i=1〜N)をオフさせることができる。全スイッチング素子1i(i=1〜N)がオフ状態となると、単位スイッチ回路7i(i=1〜N)の両端電圧が分圧抵抗6i(i=1〜N)によって均等化される電圧分担となり、直列半導体スイッチ装置を安全に停止させることができる。
【0038】
通常、アバランシェダイオード10i(i=1〜N)のアバランシェ耐量は小さいが、仮にアバランシェ耐量以上の責務が印加され、アバランシェダイオード101が逆阻止能力を失って短絡状態となった場合でも、本発明に係る技術は満足され、直列半導体スイッチ装置を安全に停止させることができる。
【0039】
図5は本発明に係る直列半導体スイッチ装置の第3の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、電圧非直線特性を有する電圧依存性抵抗体11i(i=1〜N)を設けた構成である。
【0040】
この電圧依存性抵抗体11i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、前述した図2と同様の以下の特性を有する。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
上式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から電圧依存性抵抗体11i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【0041】
電圧依存性抵抗体11i(i=1〜N)の例としてはZNR(登録商標)素子が挙げられる。このZNR素子のV−I特性は図2に示す特性と同様であって、過電圧抑制手段としての特性を満たしている。また、一般に、例えばアバランシェダイオードのアバランシェ耐量と比べて、ZNR素子はエネルギー耐量が大きいので、異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、長期間にわたって繰返し使用することが可能である。
【0042】
図6は本発明に係る直列半導体装置の第4の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、電圧依存性素子12i(i=1〜N)を設けた構成である。その他の構成は図1と同様であるので、詳しくは図1の説明に譲る。
【0043】
この電圧依存性素子12i(i=1〜N)は、当該電圧依存性素子12i(i=1〜N)の通電電流1aと両端電圧Vaと或る電圧しきい値Vthrに対して、図7に示すような以下の特性を有する。
Va<Vthrの場合、Ia≒0A
Va>Vthrの条件を満たしたときに導通状態となり、Ia≫0Aとなる。
なお、電圧依存性素子12i(i=1〜N)が導通した後、Va≒0Vとなる。
【0044】
この特性式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から電圧依存性素子12i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である(図8参照)。
【0045】
電圧依存性素子12i(i=1〜N)の例としては例えばサイダック素子が挙げられるが、その他の素子であってもよい。
【0046】
この直列半導体スイッチ回路においては、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が上昇することにより、或る電圧しきい値Vthrに達したとすると、電圧依存性素子121が導通状態となるので、単位スイッチ回路71の両端電圧はほぼ0Vとなる。また、このとき同時に電流検出手段91に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段23に停止指令を送信する。その結果、スイッチング素子オフ手段23は、全スイッチング素子1i(i=1〜N)をオフすることにより、直列半導体スイッチ装置を安全に停止させることができる。
【0047】
この実施の形態の利点とするところは、適切な電圧依存性素子12i(i=1〜N)を選定することにより、電圧依存性素子12i(i=1〜N)は異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、当該電圧依存性素子を長期間にわたって繰返し使用することができることである。
【0048】
図9は本発明に係る直列半導体スイッチ装置の第5の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、空隙13i(i=1〜N)を設けた構成である。その他の構成は図1と同様であるので、その詳しい説明は図1の説明に譲る。
【0049】
この空隙13i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、第4の実施の形態で説明した図7と同様となる以下の特性を有する。
Va<Vthrの場合、空隙13i(i=1〜N)の絶縁は保たれ、Ia≒0A
Va>Vthrの条件を満たすと、空隙13i(i=1〜N)の絶縁は破壊され当該空隙13i(i=1〜N)間で放電し、Ia≫0Aとなる。この空隙13i(i=1〜N)の放電中、Vaは数10Vのアーク電圧となる。
【0050】
但し、この特性式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から空隙13i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【0051】
この空隙13i(i=1〜N)のV−I特性は、図7に示すものと同様であって過電圧抑制手段としての特性を満たしている。また、空隙13i(i=1〜N)の絶縁特性を利用して、過電圧を抑制する機能を満足させることから、非常に高い信頼性を有する。しかも、空隙13i(i=1〜N)は、繰返しの故障検出動作に対しても過電圧抑制手段としての特性を失うことなく、繰返し使用することができる。
【0052】
図10は本発明に係る直列半導体スイッチ装置の第6の実施の形態を示す構成図である。
この実施の形態は、第1ないし第5の実施の形態の構成要素である電流検出手段9i(i=1〜N)を単位スイッチ回路7i(i=1〜N)の主回路電位に電位固定する一方、電流検出手段9i(i=1〜N)と素子異常検出手段21との間に絶縁手段14i(i=1〜N)を介挿させた構成である。つまり、第6の実施の形態は、電流検出手段9i(i=1〜N)で検出された電流検出信号を絶縁手段14i(i=1〜N)により電気的に絶縁し、検出信号のみを素子異常検出手段21に伝送する機能を有する。
【0053】
このような構成とすることにより、電流検出手段9i(i=1〜N)の全ての検出信号は素子異常検出手段21で同電位となるため、夫々電位の異なる単位スイッチ回路7i(i=1〜N)から出力される検出信号を何らかの手段で電気的に絶縁をとる必要があるが、絶縁手段14i(i=1〜N)がその役割を果たすことができる。
【0054】
例えば電流検出手段9i(i=1〜N)として、単位スイッチ回路7i(i=1〜N)の主回路と電気的に接続されない変流器を考えてみる。各単位スイッチ回路7i(i=1〜N)の電位は夫々異なるが、素子異常検出手段21を構成する例えば論理和回路の電位は同一であるので、変流器に対する要求耐圧は単位スイッチ回路7i(i=1〜N)によって異なる。また、最も電位の高い単位スイッチ回路に取付けられる変流器への要求耐圧は、直列半導体スイッチ装置の最高電位と同等以上となり、現実的なものでなく、信頼性に欠ける。
【0055】
この実施の形態の利点は、電流検出手段9i(i=1〜N)で検出された電流検出信号を絶縁手段14i(i=1〜N)を用いて単位スイッチ回路7i(i=1〜N)の主回路と電気的に絶縁することにより、電流検出手段9i(i=1〜N)を単位スイッチ回路7i(i=1〜N)の主回路電位とし、単位スイッチ回路7i(i=1〜N)と過電圧抑制手段8i(i=1〜N)と電流検出手段9i(i=1〜N)との構成を同一化できることである。
【0056】
図11は本発明に係る直列半導体スイッチ装置の第7の実施の形態を示す構成図である。
この実施の形態は、第6の実施の形態における絶縁手段14i(i=1〜N)として、例えば変圧器15i(i=1〜N)を用いた構成である。従って、その他の構成は、図1及び図10と同様であるので、詳しくはそれらの図の説明に譲る。
【0057】
この実施の形態においては、電流検出時に両端に電圧を発生するような電流検出手段9i(i=1〜N)を用いた場合、第1の実施の形態で説明したように(2)式を満たす必要があるので、電流検出手段9i(i=1〜N)の両端最大電圧Vdet・maxは極力小さいほうがよい。
【0058】
そして、電流検出手段9i(i=1〜N)からの検出信号は、変圧器15i(i=1〜N)を通して伝送することから、検出信号の電圧レベルを変圧器15i(i=1〜N)の巻線比を変えることにより変化させることが可能となり、電流検出手段9i(i=1〜N)の両端最大電圧Vdet・maxを小さく設定した場合であっても、素子異常検出手段21側で検出信号を確実に検出することが可能である。
【0059】
図12は本発明に係る直列半導体スイッチ装置の第8の実施の形態を示す構成図である。
この実施の形態は、第6の実施の形態における絶縁手段14i(i=1〜N)として、例えば光伝送媒体となる光ファイバ16i(i=1〜N)を用いた例である。その他の構成は、図1及び図10と同様であるので、詳しくはそれらの図の説明に譲る。
【0060】
本実施の形態の利点とするところは、光ファイバ16i(i=1〜N)の耐電圧は10kV/mm程度であることから、容易に絶縁をとることが可能なことである。また、電気的ノイズによる誤動作の影響もなくなり、より信頼性の高い直列半導体スイッチ装置を提供することが可能となる。
【0061】
図13は本発明に係る直列半導体スイッチ装置の第9の実施の形態を示す構成図である。
この実施の形態は、第8の実施の形態における電流検出手段9i(i=1〜N)として、以下のように構成したものである。すなわち、電流検出手段9i(i=1〜N)としては、過電圧抑制手段8i(i=1〜N)と直列にシャント抵抗17i(i=1〜N)を接続し、このシャント抵抗17i(i=1〜N)の両端には限流抵抗19i(i=1〜N)と発光素子18i(i=1〜N)との直列回路が並列に接続され、当該発光素子18i(i=1〜N)と光ファイバ16i(i=1〜N)とを光結合する構成である。
【0062】
次に、図13のように構成された直列半導体スイッチ装置の動作について図14ないし図16を参照して説明する。なお、図14は過電圧抑制手段として例えば電圧依存性抵抗体11i(i=1〜N)(図5参照)を用いた場合、図15は過電圧抑制手段として電圧依存性素子12i(i=1〜N)(図6参照)、空隙13i(i=1〜N)(図9参照)を用いた場合、図16は過電圧抑制手段としてアバランシェダイオード10i(i=1〜N)(図4参照)を用いた場合の動作波形を示す図である。
【0063】
今、例えばスイッチング素子11が図示(イ)のように開放状態となり(スイッチング素子12〜1Nは導通状態)、単位スイッチ回路71の両端電圧が上昇して或る電圧しきい値Vthrに達したとき(図示(ロ))、過電圧抑制手段81は導通状態となることにより、単位スイッチ回路71の両端電圧の上昇は抑制される(図示(ハ))。また、このとき同時に、過電圧抑制手段81が導通状態になると、シャント抵抗171と限流抵抗191との比で決まる電流が発光素子181に流れるので(図示(ニ))、発光素子181は発光する。単位スイッチ回路71の主回路電位と光で絶縁された電流検出信号は光ファイバ161を介して素子異常検出手段21に送信される。素子異常検出手段21は、光ファイバ161を通して電流検出信号を受信すると、停止指令をスイッチング素子オフ手段23に送出する。スイッチング素子オフ手段23は、停止指令を受けると、全スイッチング素子1i(i=1〜N)をオフする。よって、直列半導体スイッチ装置を安全に停止させることができる。
【0064】
なお、シャント抵抗17i(i=1〜N)は電流検出時両端に電圧を発生するため、前記(2)式(第1の実施の形態参照)の関係式を満たす必要がある。今、異常時にシャント抵抗17i(i=1〜N)を流れる電流の最大値をImaxとし、シャント抵抗17i(i=1〜N)の抵抗値をRsとした時、Vdet・max=Rs・Imaxとなることから、前記(2)式を満足するような抵抗値Rsのシャント抵抗17i(i=1〜N)を選定すれば、異常時の単位スイッチ回路7i(i=1〜N)両端電圧を単位スイッチ回路の許容最大電圧Vrat・sw以下に抑制することが可能となる。
【0065】
このような構成によれば、複雑な構成をとることなく、異常時に過電圧抑制手段8i(i=1〜N)を通流する電流から発光素子18i(i=1〜N)を容易に発光させ、光ファイバ16i(i=1〜N)の特性を利用しつつ、高信頼性の検出信号を素子異常検出手段21に伝送することができる。
【0066】
従って、以上のような第1ないし第9の実施の形態によれば、スイッチング素子1i(i=1〜N)の故障もしくはスイッチング素子1i(i=1〜N)に対する誤オフゲート信号等のために、単位スイッチ回路7i(i=1〜N)のスイッチング素子1i(i=1〜N)の何れか1個もしくは数個が開放状態となり、開放状態となったスイッチング素子に過電圧が印加される状態となった場合でも、開放状態となった素子両端に過電圧が印加されることを抑制することができ、また、スイッチング素子1i(i=1〜N)の何れかの開放状態を検出し、停止指令をスイッチング素子オフ手段23に送信し、全スイッチング素子1i(i=1〜N)をオフさせるので、速やかに開放状態となった素子両端に過電圧が印加される状態を解除することが可能となり、信頼性の高い直列半導体スイッチ装置を提供できる。
【0067】
その他、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変形して実施できる。
【図面の簡単な説明】
【0068】
【図1】本発明に係る直列半導体スイッチ装置の第1の実施の形態を示す構成図。
【図2】図1に示す過電圧抑制手段を説明するV−I特性図。
【図3】過電圧抑制手段における電圧と電流との関係を説明する図。
【図4】本発明に係る直列半導体スイッチ装置の第2の実施の形態を示す構成図。
【図5】本発明に係る直列半導体スイッチ装置の第3の実施の形態を示す構成図。
【図6】本発明に係る直列半導体スイッチ装置の第4の実施の形態を示す構成図。
【図7】図6に示す電圧依存性素子を説明するV−I特性図。
【図8】電圧依存性素子における電圧と電流との関係を説明する図。
【図9】本発明に係る直列半導体スイッチ装置の第5の実施の形態を示す構成図。
【図10】本発明に係る直列半導体スイッチ装置の第6の実施の形態を示す構成図。
【図11】本発明に係る直列半導体スイッチ装置の第7の実施の形態を示す構成図。
【図12】本発明に係る直列半導体スイッチ装置の第8の実施の形態を示す構成図。
【図13】本発明に係る直列半導体スイッチ装置の第9の実施の形態を示す構成図。
【図14】過電圧抑制手段として電圧依存性抵抗体を用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図15】過電圧抑制手段として電圧依存性素子、空隙を用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図16】過電圧抑制手段としてアバランシェダイオードを用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図17】特許文献1に記載されているスイッチング素子故障検出回路の構成図
【図18】特許文献1に記載されているスイッチング素子故障検出回路の動作模式図
【図19】特許文献1に記載されているスイッチング素子故障検出回路を直列半導体スイッチ装置に適用した構成図
【図20】図19に示す1個のスイッチング素子が開放状態となった場合の各部電流及び電圧波形図。
【符号の説明】
【0069】
11〜1N…スイッチング素子、21〜2N…スナバコンデンサ、31〜3N…スナバダイオード、41〜4N…スナバ抵抗、51〜5N…スナバ回路、61〜6N…分圧抵抗、71〜7N…単位スイッチ回路、81〜8N…過電圧抑制手段、91〜9N…電流検出手段、101〜10N…アバランシェダイオード、111〜11N…電圧依存性抵抗体、121〜12N…電圧依存性素子、131〜13N…空隙、141〜14N…絶縁手段、151〜15N…変圧器、161〜16N…光ファイバ、171〜17N…シャント抵抗、181〜18N…発光素子、191〜19N…限流抵抗、21…素子異常検出手段(論理和回路)、22…ゲート信号生成手段、23…スイッチング素子オフ手段。
【技術分野】
【0001】
本発明は、過電圧が印加される状態となった際に単位スイッチ回路を過電圧から保護する直列半導体スイッチ装置に関する。
【背景技術】
【0002】
従来、自己消弧型半導体素子の故障状態を監視する場合、スイッチング素子両端の電圧検出信号とスイッチング素子へのゲート信号とを比較し、スイッチング素子の故障状態を検出している(特許文献1)。
【0003】
この特許文献1に記載されるスイッチング素子の故障検出について、図17及び図18を参照して説明する。図17はスイッチング素子故障検出回路の構成図、図18はスイッチング素子故障時のスイッチング素子故障検出回路の動作状態を示す図である。
【0004】
スイッチング素子故障検出回路は、スイッチング素子11と並列にスナバ回路51が接続され、このスナバ回路51は、スイッチング素子11のオン・オフに伴って発生する過度的な電圧上昇を抑制する機能を有し、スナバコンデンサ21とスナバダイオード31とスナバ抵抗41とで構成される。このスナバ回路51としては、RCDスナバ構成としているが、他の構成のスナバ回路(例えばRCスナバ構成など)であっても構わない。
【0005】
また、スイッチング素子11の両端には電圧検出手段311が並列に接続されている。この電圧検出手段311はスイッチング素子11の両端電圧を検出し、この電圧検出信号をコンパレータ321に送出する。コンパレータ321は、電圧検出手段311による電圧検出信号と予め定める電圧しきい値331とを比較し、電圧検出信号がしきい値以上であれば「H」レベル信号、しきい値以下であれば「L」レベル信号という素子状態検出信号341を出力する。
【0006】
素子故障検出回路においては、スイッチング素子11へのゲート信号のオン「H」、オフ「L」と素子状態検出信号341の論理とが反対になれば正常である。つまり、スイッチング素子11が正常であれば、スイッチング素子11へのゲート信号がオン「H」のとき、素子状態検出信号341の論理は「L」となり、スイッチング素子11へのゲート信号がオフ「L」のとき、素子状態検出信号341の論理は「H」となる。
【0007】
従って、素子故障検出回路としては、図18に示すようにスイッチング素子11へのゲート信号が「L」で、かつ素子状態検出信号341の論理が「L」となったとき、スイッチング素子11が短絡故障であると検出し(同図(a)参照)、またスイッチング素子11へのゲート信号が「H」で、かつ素子状態検出信号341の論理が「H」となったとき、スイッチング素子11が開放故障であると検出する(同図(b)参照)。
【0008】
また、他の従来例として、高電圧パルス発生装置が提案されている。この高電圧パルス発生装置では、スイッチング素子の高圧側とゲート端子との間に非線形抵抗と発光素子とを直列に接続し、2個以上のスイッチング素子を直列に接続し、スイッチング素子を過電圧から保護する構成のものがある(特許文献2)。
【特許文献1】特開2003−289755号
【特許文献2】特開平5−103486号
【発明の開示】
【発明が解決しようとする課題】
【0009】
ところで、高圧の直列半導体スイッチ装置においては、1つのスイッチング素子当たりの電圧責務をスイッチング素子定格電圧以下とするために、複数のスイッチング素子を直列に接続し、これら直列接続されたスイッチング素子を同時にオン、オフする構成をとっている。
【0010】
図19は2つ以上のスイッチング素子を直列接続した直列半導体スイッチ装置に、前記特許文献1に記載されるスイッチング素子故障検出回路を適用した構成図である。なお、この図において、図17と同一部分には同一符号を付して説明する。
【0011】
この直列半導体スイッチ装置は、各スイッチング素子1i(i=1〜N)の電圧分担を均等化させるために、各スイッチング素子1i(i=1〜N)にそれぞれ並列に分圧抵抗6i(i=1〜N)を接続すると共に、スイッチング素子1i(i=1〜N)とスナバ回路5i(i=1〜N)と分圧抵抗6i(i=1〜N)とでそれぞれ単位スイッチ回路7i(i=1〜N)を構成する。
【0012】
また、直列接続された各スイッチング素子1i(i=1〜N)ごとに電圧検出手段31i(i=1〜N)及びコンパレータ32i(i=1〜N)が設けられている。そして、各コンパレータ32i(i=1〜N)は、電圧検出手段31i(i=1〜N)の出力と電圧しきい値33i(i=1〜N)とを比較し、素子状態検出信号34i(i=1〜N)を出力する。
【0013】
図20は直列半導体スイッチ装置の動作中に例えばスイッチング素子11のみが開放状態となった場合の各部電流、電圧波形を示す図である。
【0014】
すなわち、スイッチング素子11が開放状態となった場合、スイッチング素子11に流れていた電流がスナバダイオード31を通してスナバコンデンサ21に転流するために、回路インダクタンスとスナバコンデンサ21の容量とで決まる共振周期による時間τ1により、単位スイッチ回路71の両端電圧が上昇する。一般的に、τ1は数μs〜十数μsであり、スイッチング素子11の開放状態検出から全スイッチング素子オフまでの時間遅れτ2は数十μs程度となるので、スイッチング素子11の開放状態を検出した後に全スイッチング素子1i(i=1〜N)をオフさせた場合でも、単位スイッチ回路71の両端電圧は過電圧となり、アーク発生に至る可能性がある。通常、スイッチング素子11のみの開放状態は、1つのスイッチング素子11が開放故障した場合、或いはスイッチング素子11に誤オフゲート信号が入力された場合等の際に発生する。
【0015】
このように複数のスイッチング素子1i(i=1〜N)が直列接続された場合、これら直列接続したスイッチング素子1i(i=1〜N)が同時にオン、オフせず、1つもしくは数個のスイッチング素子が開放状態(残りの直列スイッチング素子は導通状態)になると、その開放状態となったスイッチング素子に過電圧が印加され、アーク発生に至る可能性がある。
【0016】
また、直列半導体スイッチ装置では、単位スイッチ回路7i(i=1〜N)と並列に電圧検出手段31i(i=1〜N)が接続され、これら電圧検出手段31i(i=1〜N)によって検出される電圧検出信号と電圧しきい値とから得られる素子状態検出信号とゲート信号とを比較し、各スイッチング素子1i(i=1〜N)の開放状態を検出することから、以下のような問題点がある。
【0017】
まず、コンパレータ32i(i=1〜N)から出力される全ての素子状態検出信号34i(i=1〜N)をスイッチング素子へのゲート指令と比較する必要があることから、スイッチング素子1i(i=1〜N)の開放状態を検出する回路が煩雑化する問題がある。
【0018】
また、前述した通り高速にスイッチング素子1i(i=1〜N)の開放状態を検出する(τ2を小さくする)必要があるので、素子故障検出回路にノイズ除去に充分な時定数のフィルタ回路を入れることが難しくなり、結果としてノイズ耐量が小さくなってしまう。τ2は何れかのスイッチング素子開放状態検出から全スイッチング素子1i(i=1〜N)オフまでの時間遅れを意味する。
【0019】
そこで、スナバコンデンサ2i(i=1〜N)の容量を大きくし、スイッチング素子の開放状態時に単位スイッチ回路両端に印加される電圧の上昇度を小さくするとか(τ1を大きくする)、或いはスイッチング素子1i(i=1〜N)と並列に電圧依存性をもつ抵抗体(例えばZNR(登録商標)素子など)を接続することによってτ2の期間電圧を保持し、過電圧を抑制する方法などが考えられる。しかし、このような対策を講じた場合には、スナバコンデンサまたは電圧依存性抵抗体が大型化する問題がある。なお、τ1は何れかのスイッチング素子が開放状態となり、当該単位スイッチ回路両端電圧が上昇しきるまでの時間である。
【0020】
本発明は上記事情に鑑みてなされたもので、直列半導体スイッチ素子の開放異常により、単位スイッチ回路に過電圧が印加される状態となった場合、過電圧を抑制し、かつ、簡易な構成により素子の異常を検出し全直列スイッチング素子を確実に保護する高信頼性の直列半導体スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【0021】
上記課題を解決するために、本発明は、スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも2つ以上直列に接続した直列半導体スイッチ装置であって、前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか1つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段とを設けた直列半導体スイッチ装置である。
【0022】
本発明は以上のような構成とすることにより、各単位スイッチ回路の一部を構成するスイッチング素子が例えばボンディングワイヤの剥がれ等による開放故障した場合、過電圧抑制手段に所定の電圧が印加されて導通し、過電圧を抑制する働きを行うとともに、この過電圧抑制手段の導通によって流れる電流を電流検出手段で検出し、この検出信号を素子異常検出手段に送出する。その結果、素子異常検出手段から停止指令を送出し、スイッチング素子オフ手段を介して直列接続された全スイッチング素子をオフするので、例えばスイッチング素子の開放故障に伴い、単位スイッチ回路に加わる過電圧を抑制でき、全スイッチング素子のオフにより直列半導体スイッチ装置を確実に保護することができる。
【発明の効果】
【0023】
本発明によれば、直列半導体スイッチ素子の開放異常によって単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成により、過電圧を確実に抑制でき、また全単位スイッチ回路の何れか1つから異常が検出されたときに迅速に全スイッチング素子をオフできる信頼性の高い直列半導体スイッチ装置を提供できる。
【発明を実施するための最良の形態】
【0024】
以下、本発明の係る実施の形態について図面を参照して説明する。
本発明においては、複数のスイッチング素子1i(i=1〜N)を直列接続した直列半導体スイッチ装置において、単位スイッチ回路両端に過電圧が印加される状態となったとき、簡易な構成によって過電圧となることを抑制する一方、当該単位スイッチ回路の異常状態を検出し直ちに全直列スイッチング素子をオフすることが重要となる。
【0025】
図1は本発明に係る直列半導体スイッチ装置の第1の実施の形態を示す構成図である。なお、同図において、図19と同じ構成要素には同一の符号を付してその詳しい説明は省略する。
【0026】
この直列半導体スイッチ装置は、単位スイッチ回路7i(i=1〜N)の両端には、過電圧抑制手段8i(i=1〜N)と電流検出手段9i(i=1〜N)との直列回路が並列に接続されている。
【0027】
各過電圧抑制手段8i(i=1〜N)は、所定の電圧が印加されると導通状態となって過電圧を抑制する機能を持っている。各電流検出手段9i(i=1〜N)は、対応する過電圧抑制手段8i(i=1〜N)を通して流れる電流を検出し、電流検出信号を出力する機能を持っている。
【0028】
各電流検出手段9i(i=1〜N)の出力には当該各電流検出手段9i(i=1〜N)の何れか1つの各電流検出手段から電流検出信号を受けたときに停止指令を出力する例えば論理和回路などで構成される素子異常検出手段21と、この素子異常検出手段21から停止指令を受けたとき、全スイッチング素子1i(i=1〜N)をオフするスイッチング素子オフ手段23が設けられている。ゲート信号生成手段22はスイッチング素子ゲート指令に基づいてゲート信号を生成し、スイッチング素子オフ手段23を通して全スイッチング素子1i(i=1〜N)のゲートに印加する。
【0029】
次に、以上のように構成された直列半導体スイッチ装置の動作について説明する。
過電圧抑制手段8i(i=1〜N)は、図2に示すように通電電流1aと両端電圧Vaと或る電圧しきい値Vthrとに対して、以下のような特性を持っている。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
但し、Iaは単位スイッチ回路7i(i=1〜N)高圧側から過電圧抑制手段8i(i=1〜N)を通って低圧側に流れる電流、Vaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である(図3参照)。ここで、単位スイッチ回路7i(i=1〜N)の高圧側とは、スイッチング素子1i(i=1〜N)がオフ状態であって、かつ、単位スイッチ回路7i(i=1〜N)両端に電圧が印加されている場合に高圧側となる側を示し、また単位スイッチ回路7i(i=1〜N)の低圧側とは、その逆の低圧側となる側を示す。
【0030】
この直列半導体スイッチ装置は、例えばスイッチング素子11が開放状態となり、他のスイッチング素子12〜1Nが導通状態となった時、単位スイッチ回路71の両端電圧は、当該単位スイッチ回路71のインダクタンスとスナバコンデンサ21とで決まる共振周期による時間に従って上昇する。そして、単位スイッチ回路71の両端電圧が電圧しきい値Vthrに達したとき、過電圧抑制手段81が導通状態となり、単位スイッチ回路71両端電圧の上昇は抑制される。また、このとき同時に電流検出手段91に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段23に停止指令を送信するので、全スイッチング素子1i(i=1〜N)を同時にオフさせることができる。全スイッチング素子1i(i=1〜N)がオフ状態となると、単位スイッチ回路7i(i=1〜N)の両端電圧が分圧抵抗6i(i=1〜N)で均等化される電圧分担となり、直列半導体スイッチを安全に停止させることができる。
【0031】
この際、単位スイッチ回路7i(i=1〜N)の許容最大電圧をVrat・sw、正常動作時における単位スイッチ回路7i(i=1〜N)の最大電圧をVmaxとすると、或る電圧しきい値Vthrが以下の(1)式を満たすように過電圧抑制手段8i(i=1〜N)を選定する。
Vmax<Vthr<Vrat・sw ……(1)
このようにして(1)式に基づいて或る電圧しきい値Vthrを選定することにより、正常動作時(単位スイッチ回路7i(i=1〜N)両端電圧<Vmax<Vthr)には過電圧抑制手段8i(i=1〜N)には電流が通電せず、直列半導体スイッチ回路には何ら影響を与えない。一方、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が電圧しきい値Vthrまで上昇した時、過電圧抑制手段8i(i=1〜N)は導通状態となる。その結果、単位スイッチ回路71の両端電圧は、或る電圧しきい値Vthr(<Vrat・sw)程度に抑制され、単位スイッチ回路7i(i=1〜N)の許容最大電圧Vrat・sw以下となるので、過電圧による単位スイッチ回路71の構成用品の破損を未然に回避することが出来る。
【0032】
また、電流検出手段9i(i=1〜N)に電流が流れて当該電流検出手段9i(i=1〜N)の両端に電圧が発生する場合、電流通電時の電流検出手段9i(i=1〜N)の両端最大電圧をVdet・maxとすると、下記(2)式を満たすような電圧しきい値Vthr、両端最大電圧Vdet・maxを設定する必要がある。
【0033】
Vthr+Vdet・max<Vrat・sw (2)
従って、以上述べた(2)式のようなVthr、Vdet・maxを設定することにより、1つ(もしくは数個)のスイッチング素子が開放状態となる異常時、単位スイッチ回路の両端電圧を当該単位スイッチ回路の許容最大電圧Vrat・sw以下に抑制することが可能となる。
【0034】
図4は本発明に係る直列半導体スイッチ回路の第2の実施形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、アバランシェ特性を有するアバランシェダイオード10i(i=1〜N)を用いた構成である。すなわち、単位スイッチ回路7i(i=1〜N)の高圧側にアバランシェダイオード10i(i=1〜N)のカソード側を接続したものであって、その他の構成は第1の実施の形態と同様である。従って、第1の実施の形態と同じ構成要素には同一の符号を付し、その詳しい説明を省略する。
【0035】
アバランシェダイオード10i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、前述した図2と同様の特性を持っている。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
上式において、Iaはアバランシェダイオード10i(i=1〜N)のカソードからアノードに流れる電流であり、またVaはアバランシェダイオード10i(i=1〜N)のアノード側からカソード側をみたときの両端電圧である。
【0036】
この直列半導体スイッチ装置においては、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が上昇することにより、或る電圧しきい値Vthrに達したとすると、アバランシェダイオード101は、アバランシェ状態となって導通することにより、単位スイッチ回路71の両端電圧の上昇は抑制される。
【0037】
また、このとき同時に電流検出手段91に流れる電流を検出し、電流検出信号を出力することにより、素子異常検出手段21から停止指令をスイッチング素子オフ手段23に送信するので、全スイッチング素子1i(i=1〜N)をオフさせることができる。全スイッチング素子1i(i=1〜N)がオフ状態となると、単位スイッチ回路7i(i=1〜N)の両端電圧が分圧抵抗6i(i=1〜N)によって均等化される電圧分担となり、直列半導体スイッチ装置を安全に停止させることができる。
【0038】
通常、アバランシェダイオード10i(i=1〜N)のアバランシェ耐量は小さいが、仮にアバランシェ耐量以上の責務が印加され、アバランシェダイオード101が逆阻止能力を失って短絡状態となった場合でも、本発明に係る技術は満足され、直列半導体スイッチ装置を安全に停止させることができる。
【0039】
図5は本発明に係る直列半導体スイッチ装置の第3の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、電圧非直線特性を有する電圧依存性抵抗体11i(i=1〜N)を設けた構成である。
【0040】
この電圧依存性抵抗体11i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、前述した図2と同様の以下の特性を有する。
Va<Vthrの場合、Ia≒0A
Va>Vthrの場合、Ia≫0A
上式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から電圧依存性抵抗体11i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【0041】
電圧依存性抵抗体11i(i=1〜N)の例としてはZNR(登録商標)素子が挙げられる。このZNR素子のV−I特性は図2に示す特性と同様であって、過電圧抑制手段としての特性を満たしている。また、一般に、例えばアバランシェダイオードのアバランシェ耐量と比べて、ZNR素子はエネルギー耐量が大きいので、異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、長期間にわたって繰返し使用することが可能である。
【0042】
図6は本発明に係る直列半導体装置の第4の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、電圧依存性素子12i(i=1〜N)を設けた構成である。その他の構成は図1と同様であるので、詳しくは図1の説明に譲る。
【0043】
この電圧依存性素子12i(i=1〜N)は、当該電圧依存性素子12i(i=1〜N)の通電電流1aと両端電圧Vaと或る電圧しきい値Vthrに対して、図7に示すような以下の特性を有する。
Va<Vthrの場合、Ia≒0A
Va>Vthrの条件を満たしたときに導通状態となり、Ia≫0Aとなる。
なお、電圧依存性素子12i(i=1〜N)が導通した後、Va≒0Vとなる。
【0044】
この特性式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から電圧依存性素子12i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である(図8参照)。
【0045】
電圧依存性素子12i(i=1〜N)の例としては例えばサイダック素子が挙げられるが、その他の素子であってもよい。
【0046】
この直列半導体スイッチ回路においては、例えばスイッチング素子11が開放状態(スイッチング素子12〜1Nは導通状態)となり、単位スイッチ回路71の両端電圧が上昇することにより、或る電圧しきい値Vthrに達したとすると、電圧依存性素子121が導通状態となるので、単位スイッチ回路71の両端電圧はほぼ0Vとなる。また、このとき同時に電流検出手段91に電流が流れるために電流検出信号を出力し、スイッチング素子オフ手段23に停止指令を送信する。その結果、スイッチング素子オフ手段23は、全スイッチング素子1i(i=1〜N)をオフすることにより、直列半導体スイッチ装置を安全に停止させることができる。
【0047】
この実施の形態の利点とするところは、適切な電圧依存性素子12i(i=1〜N)を選定することにより、電圧依存性素子12i(i=1〜N)は異常検出動作で過電圧抑制手段としての特性を失うことなく、本発明の意図する機能を十分に発揮することができ、当該電圧依存性素子を長期間にわたって繰返し使用することができることである。
【0048】
図9は本発明に係る直列半導体スイッチ装置の第5の実施の形態を示す構成図である。
この実施の形態は、第1の実施の形態における過電圧抑制手段8i(i=1〜N)として、空隙13i(i=1〜N)を設けた構成である。その他の構成は図1と同様であるので、その詳しい説明は図1の説明に譲る。
【0049】
この空隙13i(i=1〜N)は、通電電流Iaと両端電圧Vaと或る電圧しきい値Vthrに対して、第4の実施の形態で説明した図7と同様となる以下の特性を有する。
Va<Vthrの場合、空隙13i(i=1〜N)の絶縁は保たれ、Ia≒0A
Va>Vthrの条件を満たすと、空隙13i(i=1〜N)の絶縁は破壊され当該空隙13i(i=1〜N)間で放電し、Ia≫0Aとなる。この空隙13i(i=1〜N)の放電中、Vaは数10Vのアーク電圧となる。
【0050】
但し、この特性式において、Iaは単位スイッチ回路7i(i=1〜N)の高圧側から空隙13i(i=1〜N)を通って低圧側に流れる電流であり、またVaは単位スイッチ回路7i(i=1〜N)の低圧側に接続されている側から高圧側に接続されている側をみたときの両端電圧である。
【0051】
この空隙13i(i=1〜N)のV−I特性は、図7に示すものと同様であって過電圧抑制手段としての特性を満たしている。また、空隙13i(i=1〜N)の絶縁特性を利用して、過電圧を抑制する機能を満足させることから、非常に高い信頼性を有する。しかも、空隙13i(i=1〜N)は、繰返しの故障検出動作に対しても過電圧抑制手段としての特性を失うことなく、繰返し使用することができる。
【0052】
図10は本発明に係る直列半導体スイッチ装置の第6の実施の形態を示す構成図である。
この実施の形態は、第1ないし第5の実施の形態の構成要素である電流検出手段9i(i=1〜N)を単位スイッチ回路7i(i=1〜N)の主回路電位に電位固定する一方、電流検出手段9i(i=1〜N)と素子異常検出手段21との間に絶縁手段14i(i=1〜N)を介挿させた構成である。つまり、第6の実施の形態は、電流検出手段9i(i=1〜N)で検出された電流検出信号を絶縁手段14i(i=1〜N)により電気的に絶縁し、検出信号のみを素子異常検出手段21に伝送する機能を有する。
【0053】
このような構成とすることにより、電流検出手段9i(i=1〜N)の全ての検出信号は素子異常検出手段21で同電位となるため、夫々電位の異なる単位スイッチ回路7i(i=1〜N)から出力される検出信号を何らかの手段で電気的に絶縁をとる必要があるが、絶縁手段14i(i=1〜N)がその役割を果たすことができる。
【0054】
例えば電流検出手段9i(i=1〜N)として、単位スイッチ回路7i(i=1〜N)の主回路と電気的に接続されない変流器を考えてみる。各単位スイッチ回路7i(i=1〜N)の電位は夫々異なるが、素子異常検出手段21を構成する例えば論理和回路の電位は同一であるので、変流器に対する要求耐圧は単位スイッチ回路7i(i=1〜N)によって異なる。また、最も電位の高い単位スイッチ回路に取付けられる変流器への要求耐圧は、直列半導体スイッチ装置の最高電位と同等以上となり、現実的なものでなく、信頼性に欠ける。
【0055】
この実施の形態の利点は、電流検出手段9i(i=1〜N)で検出された電流検出信号を絶縁手段14i(i=1〜N)を用いて単位スイッチ回路7i(i=1〜N)の主回路と電気的に絶縁することにより、電流検出手段9i(i=1〜N)を単位スイッチ回路7i(i=1〜N)の主回路電位とし、単位スイッチ回路7i(i=1〜N)と過電圧抑制手段8i(i=1〜N)と電流検出手段9i(i=1〜N)との構成を同一化できることである。
【0056】
図11は本発明に係る直列半導体スイッチ装置の第7の実施の形態を示す構成図である。
この実施の形態は、第6の実施の形態における絶縁手段14i(i=1〜N)として、例えば変圧器15i(i=1〜N)を用いた構成である。従って、その他の構成は、図1及び図10と同様であるので、詳しくはそれらの図の説明に譲る。
【0057】
この実施の形態においては、電流検出時に両端に電圧を発生するような電流検出手段9i(i=1〜N)を用いた場合、第1の実施の形態で説明したように(2)式を満たす必要があるので、電流検出手段9i(i=1〜N)の両端最大電圧Vdet・maxは極力小さいほうがよい。
【0058】
そして、電流検出手段9i(i=1〜N)からの検出信号は、変圧器15i(i=1〜N)を通して伝送することから、検出信号の電圧レベルを変圧器15i(i=1〜N)の巻線比を変えることにより変化させることが可能となり、電流検出手段9i(i=1〜N)の両端最大電圧Vdet・maxを小さく設定した場合であっても、素子異常検出手段21側で検出信号を確実に検出することが可能である。
【0059】
図12は本発明に係る直列半導体スイッチ装置の第8の実施の形態を示す構成図である。
この実施の形態は、第6の実施の形態における絶縁手段14i(i=1〜N)として、例えば光伝送媒体となる光ファイバ16i(i=1〜N)を用いた例である。その他の構成は、図1及び図10と同様であるので、詳しくはそれらの図の説明に譲る。
【0060】
本実施の形態の利点とするところは、光ファイバ16i(i=1〜N)の耐電圧は10kV/mm程度であることから、容易に絶縁をとることが可能なことである。また、電気的ノイズによる誤動作の影響もなくなり、より信頼性の高い直列半導体スイッチ装置を提供することが可能となる。
【0061】
図13は本発明に係る直列半導体スイッチ装置の第9の実施の形態を示す構成図である。
この実施の形態は、第8の実施の形態における電流検出手段9i(i=1〜N)として、以下のように構成したものである。すなわち、電流検出手段9i(i=1〜N)としては、過電圧抑制手段8i(i=1〜N)と直列にシャント抵抗17i(i=1〜N)を接続し、このシャント抵抗17i(i=1〜N)の両端には限流抵抗19i(i=1〜N)と発光素子18i(i=1〜N)との直列回路が並列に接続され、当該発光素子18i(i=1〜N)と光ファイバ16i(i=1〜N)とを光結合する構成である。
【0062】
次に、図13のように構成された直列半導体スイッチ装置の動作について図14ないし図16を参照して説明する。なお、図14は過電圧抑制手段として例えば電圧依存性抵抗体11i(i=1〜N)(図5参照)を用いた場合、図15は過電圧抑制手段として電圧依存性素子12i(i=1〜N)(図6参照)、空隙13i(i=1〜N)(図9参照)を用いた場合、図16は過電圧抑制手段としてアバランシェダイオード10i(i=1〜N)(図4参照)を用いた場合の動作波形を示す図である。
【0063】
今、例えばスイッチング素子11が図示(イ)のように開放状態となり(スイッチング素子12〜1Nは導通状態)、単位スイッチ回路71の両端電圧が上昇して或る電圧しきい値Vthrに達したとき(図示(ロ))、過電圧抑制手段81は導通状態となることにより、単位スイッチ回路71の両端電圧の上昇は抑制される(図示(ハ))。また、このとき同時に、過電圧抑制手段81が導通状態になると、シャント抵抗171と限流抵抗191との比で決まる電流が発光素子181に流れるので(図示(ニ))、発光素子181は発光する。単位スイッチ回路71の主回路電位と光で絶縁された電流検出信号は光ファイバ161を介して素子異常検出手段21に送信される。素子異常検出手段21は、光ファイバ161を通して電流検出信号を受信すると、停止指令をスイッチング素子オフ手段23に送出する。スイッチング素子オフ手段23は、停止指令を受けると、全スイッチング素子1i(i=1〜N)をオフする。よって、直列半導体スイッチ装置を安全に停止させることができる。
【0064】
なお、シャント抵抗17i(i=1〜N)は電流検出時両端に電圧を発生するため、前記(2)式(第1の実施の形態参照)の関係式を満たす必要がある。今、異常時にシャント抵抗17i(i=1〜N)を流れる電流の最大値をImaxとし、シャント抵抗17i(i=1〜N)の抵抗値をRsとした時、Vdet・max=Rs・Imaxとなることから、前記(2)式を満足するような抵抗値Rsのシャント抵抗17i(i=1〜N)を選定すれば、異常時の単位スイッチ回路7i(i=1〜N)両端電圧を単位スイッチ回路の許容最大電圧Vrat・sw以下に抑制することが可能となる。
【0065】
このような構成によれば、複雑な構成をとることなく、異常時に過電圧抑制手段8i(i=1〜N)を通流する電流から発光素子18i(i=1〜N)を容易に発光させ、光ファイバ16i(i=1〜N)の特性を利用しつつ、高信頼性の検出信号を素子異常検出手段21に伝送することができる。
【0066】
従って、以上のような第1ないし第9の実施の形態によれば、スイッチング素子1i(i=1〜N)の故障もしくはスイッチング素子1i(i=1〜N)に対する誤オフゲート信号等のために、単位スイッチ回路7i(i=1〜N)のスイッチング素子1i(i=1〜N)の何れか1個もしくは数個が開放状態となり、開放状態となったスイッチング素子に過電圧が印加される状態となった場合でも、開放状態となった素子両端に過電圧が印加されることを抑制することができ、また、スイッチング素子1i(i=1〜N)の何れかの開放状態を検出し、停止指令をスイッチング素子オフ手段23に送信し、全スイッチング素子1i(i=1〜N)をオフさせるので、速やかに開放状態となった素子両端に過電圧が印加される状態を解除することが可能となり、信頼性の高い直列半導体スイッチ装置を提供できる。
【0067】
その他、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変形して実施できる。
【図面の簡単な説明】
【0068】
【図1】本発明に係る直列半導体スイッチ装置の第1の実施の形態を示す構成図。
【図2】図1に示す過電圧抑制手段を説明するV−I特性図。
【図3】過電圧抑制手段における電圧と電流との関係を説明する図。
【図4】本発明に係る直列半導体スイッチ装置の第2の実施の形態を示す構成図。
【図5】本発明に係る直列半導体スイッチ装置の第3の実施の形態を示す構成図。
【図6】本発明に係る直列半導体スイッチ装置の第4の実施の形態を示す構成図。
【図7】図6に示す電圧依存性素子を説明するV−I特性図。
【図8】電圧依存性素子における電圧と電流との関係を説明する図。
【図9】本発明に係る直列半導体スイッチ装置の第5の実施の形態を示す構成図。
【図10】本発明に係る直列半導体スイッチ装置の第6の実施の形態を示す構成図。
【図11】本発明に係る直列半導体スイッチ装置の第7の実施の形態を示す構成図。
【図12】本発明に係る直列半導体スイッチ装置の第8の実施の形態を示す構成図。
【図13】本発明に係る直列半導体スイッチ装置の第9の実施の形態を示す構成図。
【図14】過電圧抑制手段として電圧依存性抵抗体を用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図15】過電圧抑制手段として電圧依存性素子、空隙を用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図16】過電圧抑制手段としてアバランシェダイオードを用い、かつ第9の実施の形態を用いた構成の直列半導体スイッチ回路の各部電流及び電圧波形図。
【図17】特許文献1に記載されているスイッチング素子故障検出回路の構成図
【図18】特許文献1に記載されているスイッチング素子故障検出回路の動作模式図
【図19】特許文献1に記載されているスイッチング素子故障検出回路を直列半導体スイッチ装置に適用した構成図
【図20】図19に示す1個のスイッチング素子が開放状態となった場合の各部電流及び電圧波形図。
【符号の説明】
【0069】
11〜1N…スイッチング素子、21〜2N…スナバコンデンサ、31〜3N…スナバダイオード、41〜4N…スナバ抵抗、51〜5N…スナバ回路、61〜6N…分圧抵抗、71〜7N…単位スイッチ回路、81〜8N…過電圧抑制手段、91〜9N…電流検出手段、101〜10N…アバランシェダイオード、111〜11N…電圧依存性抵抗体、121〜12N…電圧依存性素子、131〜13N…空隙、141〜14N…絶縁手段、151〜15N…変圧器、161〜16N…光ファイバ、171〜17N…シャント抵抗、181〜18N…発光素子、191〜19N…限流抵抗、21…素子異常検出手段(論理和回路)、22…ゲート信号生成手段、23…スイッチング素子オフ手段。
【特許請求の範囲】
【請求項1】
スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、
前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、
各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、
前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか1つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、
この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段と
を備えたことを特徴とする直列半導体スイッチ装置。
【請求項2】
前記過電圧抑制手段は、アバランシェ特性を有するアバランシェダイオードとし、このダイオードのカソード側を前記単位スイッチ回路の高圧側に接続したことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項3】
前記過電圧抑制手段は、電圧非直線特性を有する電圧依存性抵抗体としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項4】
前記過電圧抑制手段は、所定の電圧が印加されたときに導通状態となる電圧依存性素子としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項5】
前記過電圧抑制手段は、所定の電圧が印加されると絶縁破壊し導通状態となる空隙としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項6】
請求項1ないし請求項5の何れか一項に記載の直列半導体スイッチ装置において、
前記各電流検出手段を対応する単位スイッチ回路の主回路電位に電位固定すると共に、各電流検出手段で検出される検出信号を電気的に絶縁して前記素子異常検出手段に伝送する絶縁手段を設けたことを特徴とする直列半導体スイッチ装置。
【請求項7】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ変圧器を設け、前記各電流検出手段で検出される検出信号を当該変圧器の1次側と2次側とで絶縁し伝送することを特徴とする請求項6に記載の直列半導体スイッチ装置。
【請求項8】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ光伝送媒体を設け、前記各電流検出手段で検出される検出信号を当該光伝送媒体を通して伝送することを特徴とする請求項6に記載の直列半導体スイッチ装置。
【請求項9】
前記電流検出手段としては、前記過電圧抑制手段と直列に接続されるシャント抵抗と、このシャント抵抗と並列に接続された発光素子と、この発光素子と直列に接続され当該発光素子を流れる電流を限流する限流抵抗とで構成し、
前記過電圧抑制手段が導通状態となったとき、前記発光素子を発光させ、その発光信号を前記光伝送媒体に入射することを特徴する請求項8に記載の直列半導体スイッチ装置。
【請求項1】
スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、
前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、
各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、
前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか1つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、
この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段と
を備えたことを特徴とする直列半導体スイッチ装置。
【請求項2】
前記過電圧抑制手段は、アバランシェ特性を有するアバランシェダイオードとし、このダイオードのカソード側を前記単位スイッチ回路の高圧側に接続したことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項3】
前記過電圧抑制手段は、電圧非直線特性を有する電圧依存性抵抗体としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項4】
前記過電圧抑制手段は、所定の電圧が印加されたときに導通状態となる電圧依存性素子としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項5】
前記過電圧抑制手段は、所定の電圧が印加されると絶縁破壊し導通状態となる空隙としたことを特徴とする請求項1に記載の直列半導体スイッチ装置。
【請求項6】
請求項1ないし請求項5の何れか一項に記載の直列半導体スイッチ装置において、
前記各電流検出手段を対応する単位スイッチ回路の主回路電位に電位固定すると共に、各電流検出手段で検出される検出信号を電気的に絶縁して前記素子異常検出手段に伝送する絶縁手段を設けたことを特徴とする直列半導体スイッチ装置。
【請求項7】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ変圧器を設け、前記各電流検出手段で検出される検出信号を当該変圧器の1次側と2次側とで絶縁し伝送することを特徴とする請求項6に記載の直列半導体スイッチ装置。
【請求項8】
前記絶縁手段としては、前記各電流検出手段と素子異常検出手段との間にそれぞれ光伝送媒体を設け、前記各電流検出手段で検出される検出信号を当該光伝送媒体を通して伝送することを特徴とする請求項6に記載の直列半導体スイッチ装置。
【請求項9】
前記電流検出手段としては、前記過電圧抑制手段と直列に接続されるシャント抵抗と、このシャント抵抗と並列に接続された発光素子と、この発光素子と直列に接続され当該発光素子を流れる電流を限流する限流抵抗とで構成し、
前記過電圧抑制手段が導通状態となったとき、前記発光素子を発光させ、その発光信号を前記光伝送媒体に入射することを特徴する請求項8に記載の直列半導体スイッチ装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2007−97261(P2007−97261A)
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願番号】特願2005−280243(P2005−280243)
【出願日】平成17年9月27日(2005.9.27)
【出願人】(501137636)東芝三菱電機産業システム株式会社 (904)
【Fターム(参考)】
【公開日】平成19年4月12日(2007.4.12)
【国際特許分類】
【出願日】平成17年9月27日(2005.9.27)
【出願人】(501137636)東芝三菱電機産業システム株式会社 (904)
【Fターム(参考)】
[ Back to top ]