省電力制御装置、画像形成装置、及びプログラム
【課題】処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させる。
【解決手段】ＣＰＵ３０が、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、第１の状態から第２の状態へ移行する前に該移行に必要な第１の処理を行い、その後に第１の信号を出力する第２の処理を行うものであって、タイマＩＣ３８は、ＣＰＵ３０から出力された第１の信号を受け付けた場合にＡＳＩＣ３４に対してＣＰＵ３０を第２の状態へ移行させるための第２の信号を出力し、第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでにＣＰＵ３０から出力された第１の信号を受け付けなかった場合にＡＳＩＣ３４に対して第２の信号を出力する。
【解決手段】ＣＰＵ３０が、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、第１の状態から第２の状態へ移行する前に該移行に必要な第１の処理を行い、その後に第１の信号を出力する第２の処理を行うものであって、タイマＩＣ３８は、ＣＰＵ３０から出力された第１の信号を受け付けた場合にＡＳＩＣ３４に対してＣＰＵ３０を第２の状態へ移行させるための第２の信号を出力し、第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでにＣＰＵ３０から出力された第１の信号を受け付けなかった場合にＡＳＩＣ３４に対して第２の信号を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力制御装置、画像形成装置、及びプログラムに関する。
【背景技術】
【０００２】
相互に異常監視する第１のＣＰＵおよび第２のＣＰＵのいずれか一方のＣＰＵに異常が生じると、この一方のＣＰＵをリセット（再起動）し、その後、正常動作復帰のための設定値を他方のＣＰＵから上記一方のＣＰＵに送信する車両用制御装置が知られている（特許文献１参照。）。
【０００３】
また、省エネモード移行機能によって各省エネモードへ移行するときに、移行に失敗して電源制御が不能となった場合に、システム再起動制御部のＯＦＦ／ＯＮタイマに設定された時間が経過するとシステムを再起動する省エネ制御装置も知られている（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−５３２０７号公報
【特許文献２】特開２００８−１８２５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる省電力制御装置、画像形成装置、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段を備えている。
【０００７】
請求項２の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段を備えている。
【０００８】
請求項３の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【０００９】
請求項４の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１０】
請求項５の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１１】
請求項６の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１２】
請求項７の発明は、請求項１〜請求項６のいずれか１項記載の省電力処理装置において、前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間において発生した異常を検知する検知手段と、前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けたものである。
【００１３】
請求項８の発明は、請求項１〜請求項６のいずれか１項記載の省電力処理装置において、前記処理手段は、更に、前記第２の状態から前記第１の状態に移行可能に構成されると共に、前記第２の状態から前記第１の状態に移行させた後に必要な第３の処理を行い、前記移行手段は、更に、前記処理手段が前記第２の状態にある場合において予め定められた事象が発生したときに、前記処理手段を前記第２の状態から前記第１の状態に移行させ、前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間、及び前記第３の処理が開始されてから終了するまでの期間の各々において発生した異常を検知する検知手段と、前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けたものである。
【００１４】
請求項９の発明は、請求項７または請求項８に記載の省電力処理装置において、前記制御手段は、前記第１の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する。
【００１５】
請求項１０の発明は、請求項７〜請求項９のいずれか１項記載の省電力処理装置において、前記制御手段は、前記第１の処理が終了してから前記処理手段の前記第２の状態への移行が完了するまでの期間に異常の発生が検知された場合には、前記処理手段が前記第２の状態に移行するよう制御する。
【００１６】
請求項１１の発明は、請求項８〜請求項１０のいずれか１項記載の省電力処理装置において、前記制御手段は、前記第３の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する。
【００１７】
請求項１２の発明の画像形成装置は、電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１８】
請求項１３の発明の画像形成装置は、電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１９】
請求項１４の発明は、コンピュータを、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段として機能させるためのプログラムである。
【００２０】
請求項１５の発明は、コンピュータを、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段として機能させるためのプログラムである。
【発明の効果】
【００２１】
請求項１の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２２】
請求項２の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２３】
請求項３の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２４】
請求項４の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２５】
請求項５の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２６】
請求項６の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２７】
請求項７の発明は、異常が発生した時期に応じた制御を行うことができる。
【００２８】
請求項８の発明は、異常が発生した時期に応じた制御を行うことができる。
【００２９】
請求項９の発明は、異常が発生して処理手段の動作が停止した状態となった場合でも、その状態を解消できる。
【００３０】
請求項１０の発明は、移行手段が異常となっても処理手段を第２の状態に移行できる。
【００３１】
請求項１１の発明は、異常が発生して処理手段の動作が停止した状態となった場合でも、その状態を解消できる。
【００３２】
請求項１２の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３３】
請求項１３の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３４】
請求項１４の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３５】
請求項１５の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【図面の簡単な説明】
【００３６】
【図１】第１から第５の実施の形態に係る画像形成装置の構成を示す図である。
【図２】第１の実施の形態のコントローラの構成を示す図である。
【図３】第１から第３の実施の形態のタイマＩＣの機能構成を示す図である。
【図４】第２の実施の形態のコントローラの構成を示す図である。
【図５】第３の実施の形態のコントローラの構成を示す図である。
【図６】第４の実施の形態のコントローラの構成を示す図である。
【図７】第１の実施の形態に相当するタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【図８】第３の実施の形態に相当するタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【図９】第５の実施の形態のコントローラの構成を示す図である。
【図１０】第５の実施の形態のタイマＩＣの機能構成を示す図である。
【図１１】第５の実施の形態に係るタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【発明を実施するための形態】
【００３７】
以下、図面を参照して様々な実施の形態を詳細に説明する。
【００３８】
［第１の実施の形態］
【００３９】
図１は、本実施の形態に係る画像形成装置１０の構成を示す図である。
【００４０】
図１に示されるように、画像形成装置１０は、コントローラ１２と、画像読取部１４と、画像形成部１６と、ＵＩ（ユーザインタフェース）部１８と、電源制御部２０と、通信ＩＦ（インタフェース）２１とを含んで構成されている。
【００４１】
画像読取部１４は、スキャナにより構成され、原稿の画像を読み取って、該画像を示す画像情報を取得する。
【００４２】
画像形成部１６は、画像情報に基づいて画像を形成する。本実施の形態に係る画像形成部１６は、感光体を帯電し、該感光体を画像情報に基づいて露光し、該露光により生成された静電潜像をトナーを用いて現像し、該現像した画像を記録媒体に直接或いは中間転写体を介して転写して、該転写した画像を定着器を用いて定着する電子写真方式の画像形成部とする。なお、画像形成部１６は、これに限定されず、例えば、インクジェット方式の画像形成部であってもよい。
【００４３】
ＵＩ部１８は、例えばディスプレイ上にタッチパネルが重ねられたタッチパネルディスプレイ、及び操作ボタン等から構成され、各種情報を表示したり、利用者が操作することにより各種情報を設定したり命令を指定したりする。なお、操作ボタンには、後述する第１から第３の省電力状態を解除するための解除ボタンも含まれている。
【００４４】
電源制御部２０は、コントローラ１２、画像読取部１４、画像形成部１６、ＵＩ部１８、及び通信ＩＦ２１の各々に対して電源から電力を供給すると共に、コントローラ１２からの制御信号に応じて、画像読取部１４、画像形成部１６、及びＵＩ部１８に対する電力供給を制限する。図１の破線は電力供給線を示す。
【００４５】
通信ＩＦ２１は、インターネットやＬＡＮ(Local Area Network）や公衆回線等の通信手段に接続された、外部機器と通信するためのインタフェースである。
【００４６】
コントローラ１２は、画像形成装置１０の動作を制御する。例えば、コントローラ１２は、通信ＩＦ２１を介して接続されたホストコンピュータから受信した画像情報を受け付け、該受け付けた画像情報に基づいて画像が形成されるように画像形成部１６を制御する。また、コントローラ１２は、画像読取部１４を制御して、原稿の画像を読み取らせ、該読み取って得られた画像情報に基づいて画像が形成されるように画像形成部１６を制御する。また、上記のように、コントローラ１２は、電源制御部２０を制御して電力供給の制御も行う。
【００４７】
本実施の形態の画像形成装置１０は、以下のように、消費電力が異なる複数の省電力状態に移行可能に構成されている。
【００４８】
第１の省電力状態：画像形成部１６の定着器に供給する電力を予め定められた通常の電力より低くなるように制限（本実施の形態では電力供給を停止）し、他の構成要素には動作可能な電力供給を継続する。
【００４９】
第２の省電力状態：コントローラ１２及び通信ＩＦ２１には動作可能な電力を供給し、画像読取部１４、画像形成部１６、及びＵＩ部１８に対して供給する電力を予め定められた通常の電力より低くなるように制限（本実施の形態では電力供給を停止）する。
【００５０】
第３の省電力状態：画像読取部１４、画像形成部１６、及びＵＩ部１８だけでなく、コントローラ１２内のＣＰＵ（Central Processing Unit）３０（後述）に対して供給する電力をＣＰＵ３０が動作可能な予め定められた通常の電力より小さくなるように制限（本実施の形態では電力供給を停止）する。ただし、ＣＰＵ３０に対する電力を停止してＣＰＵ３０が動作不能となった期間でもコントローラ１２の外部で予め定められた事象（例えば、省電力状態を解除する解除ボタンが押下された、通信ＩＦ２１を介して外部機器から印刷情報を受信する等のアクセスがあった、等々）が発生した場合にＣＰＵ３０に対する電力供給が再開されるように制御する構成要素（後述するＡＳＩＣ（Application Specific Integrated Circuit）３４やタイマＩＣ（Integrated Circuit）３８等）に対しては電力供給を継続する。以下、コントローラ１２外部で生じる上記予め定められた事象を外部イベントと呼称する。
【００５１】
なお、上記第１から第３の省電力状態以外の状態を非省電力状態と呼称する。
【００５２】
消費電力の大きさは、非省電力状態＞第１の省電力状態＞第２の省電力状態＞第３の省電力状態となる。
【００５３】
図２は、コントローラ１２の構成を示す図である。コントローラ１２は、ＣＰＵ３０、ＦＥＴ（Field Effect Transistor）３２、ＡＳＩＣ３４、リセットＩＣ（Integrated Circuit）３６、及びタイマＩＣ３８を備えている。
【００５４】
ＣＰＵ３０には、システムバス４４を介してＲＯＭ（Read Only Memory）４０及びＲＡＭ（Random Access Memory）４２が接続されている。ＲＯＭ４０にはＣＰＵ３０が実行するプログラムやＣＰＵ３０が使用するパラメータが記憶されている。ＲＡＭ４２は、例えばＤＲＡＭ等により構成され、ＣＰＵ３０がワークメモリとして使用する他、必要に応じて各種データが記憶される。
【００５５】
上記ＲＯＭ４０に記憶されたプログラムには、省電力状態への移行制御のためのプログラムも含まれる。本実施の形態において、コントローラ１２のＣＰＵ３０は、該プログラムを実行することにより、ＵＩ部１８に対する操作、画像形成動作、及び画像読取動作が行われていない待機状態が予め定められた時間ｔ１継続した場合に第１の省電力状態に移行するよう電源制御部２０を制御する。更にＣＰＵ３０は、第１の省電力状態開始から上記待機状態が予め定められた時間ｔ２継続した場合には、第２の省電力状態に移行するよう電源制御部２０を制御する。更にＣＰＵ３０は、第２の省電力状態に移行してから上記待機状態が予め定められた時間ｔ３継続した場合には、第３の省電力状態に移行するようＡＳＩＣ３４等を制御する。
【００５６】
ＣＰＵ３０は、電源線５０を介してＦＥＴ３２に接続されている。ＦＥＴ３２がオンの場合には電源線５０を介してＣＰＵ３０に電力が供給され、ＦＥＴ３２がオフの場合にはＣＰＵ３０に対する電力の供給が停止する。ＦＥＴ３２及びＡＳＩＣ３４は制御線５２を介して接続されており、ＡＳＩＣ３４が制御線５２を介してＦＥＴ３２に制御信号を出力することによりＦＥＴ３２のオン・オフを制御する。
【００５７】
すなわち、ＣＰＵ３０は、ＡＳＩＣ３４及びＦＥＴ３２により、電力が供給されて動作可能となる第１の状態と、電力の供給が制限され（すなわち、第１の状態より供給される電力が小さい）動作不能となる第２の状態とに移行される。ＣＰＵ３０が第２の状態に移行することで画像形成装置１０が第３の省電力状態に移行する。
【００５８】
なお、本実施の形態では、ＣＰＵ３０に対する電力の供給を停止して、ＣＰＵ３０を第２の状態に移行させる例について説明するが、これに限定されるものではなく、供給される電力が第１の状態より小さく動作不能となればよい。
【００５９】
また、図示は省略するがＣＰＵ３０が第２の状態にある場合でも、ＲＡＭ４２には電力の供給が継続される。なお、ＲＡＭ４２がＤＲＡＭの場合には、ＣＰＵ３０が第２の状態になる前にセルフリフレッシュモードに切替えられる。
【００６０】
ＣＰＵ３０は、バス（本実施の形態ではＰＣＩバス）４６を介してＡＳＩＣ３４に接続され、ＡＳＩＣ３４とＣＰＵ３０とはＰＣＩバス４６を介して通信する。なお、ＰＣＩバス４６からＡＳＩＣ３４がアイソレートされる（電気的に分離された状態にされる）と、ＣＰＵ３０とＡＳＩＣ３４とは通信不能な状態となる。
【００６１】
ＣＰＵ３０に電力を供給する電源線５０には、電源監視線５４の一端が接続されており、電源監視線５４の他端はリセットＩＣ３６に接続されている。リセットＩＣ３６には、リセット信号線５６が接続されている。リセット信号線５６は、分岐点２５でリセット信号線５６Ａとリセット信号線５６Ｂとに分岐する。リセット信号線５６Ａの端部はＣＰＵ３０に接続され、リセット信号線５６Ｂの端部はＡＳＩＣ３４に接続されている。
【００６２】
リセットＩＣ３６は、電源監視線５４を監視して、ＣＰＵ３０に対する電力の供給の有無を検知する。リセットＩＣ３６は、ＣＰＵ３０に対する電力の供給が停止されたことを検知した場合には、リセット信号線５６にリセット信号を出力する。出力されたリセット信号は、リセット信号線５６Ａを介してＣＰＵ３０に伝送されると共に、リセット信号線５６Ｂを介してＡＳＩＣ３４に伝送される。ＣＰＵ３０及びＡＳＩＣ３４はリセット信号を受け付けると、リセット（再起動）する。
【００６３】
なお、リセット信号線５６Ｂには、バッファ４８が設けられている。バッファ４８のゲートとＡＳＩＣ３４とは、マスク線５８を介して接続されている。ＡＳＩＣ３４は、ＣＰＵ３０からの制御信号に応じてマスク線５８を介してバッファ４８にマスク信号を出力する。バッファ４８にマスク信号が入ると、リセット信号線５６Ｂに対してリセット信号が出力されても、該リセット信号はＡＳＩＣ３４側に出力されないようになる。
【００６４】
また、ＣＰＵ３０は、タイマスタート信号線６０及び省電力移行お知らせ信号線６２を介してタイマＩＣ３８に接続されている。ＣＰＵ３０は、タイマＩＣ３８に対して、タイマスタート信号線６０を介してタイマスタート信号を出力し、省電力移行お知らせ信号線６２を介して省電力移行お知らせ信号（例えば、負論理（アクティブ・ロー）の場合には、予め定められたＬレベルのパルス幅αを有するパルス信号）を出力する。以下、ＣＰＵ３０から出力される省電力移行お知らせ信号を第１の信号と呼称する。
【００６５】
図３に、タイマＩＣ３８の機能構成図を示す。タイマＩＣ３８は、信号受付部２２、タイマ２６、及び信号出力部２８を備えている。
【００６６】
信号受付部２２は、ＣＰＵ３０からタイマスタート信号線６０を介して出力されたタイマスタート信号や、ＣＰＵ３０から省電力移行お知らせ信号線６２を介して出力された第１の信号を検知して受け付ける。
【００６７】
タイマ２６は、ＣＰＵ３０が第１の状態から第２の状態への移行に必要な処理を開始した後の予め定められた時期からカウントをスタートする。本実施の形態では、信号受付部２２でタイマスタート信号を受け付けた（検知した）ときに、予め定められた時間Ｔ１を設定してカウントをスタートする。なお、以下では、ＣＰＵ３０が第１の状態から第２の状態への移行に必要な処理（本実施の形態では、後述する（１）から（４）までの処理）を前処理と呼称する。
【００６８】
信号出力部２８は、上記予め定められた時間Ｔ１が経過してタイマ２６がタイムアウトした場合には、ＣＰＵ３０を第２の状態に移行させるための第２の信号を生成して省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力する。本実施の形態では、上記第１の信号（省電力移行お知らせ信号）と同じ波形の信号が第２の信号として生成されるものとする。
【００６９】
ＡＳＩＣ３４は、タイマＩＣ３８から第２の信号を受け付けると、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。これにより、ＣＰＵ３０が第１の状態から第２の状態に移行すると共に、画像形成装置１０が第２の省電力状態から第３の省電力状態に移行する。
【００７０】
また、信号出力部２８は、タイマ２６がタイムアウトする前であっても、信号受付部２２がＣＰＵ３０から出力された第１の信号を受け付けた場合には、上記第２の信号を生成して省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力する。本実施の形態では、ＣＰＵ３０から第１の信号を受けて第２の信号が出力されると、タイマ２６のカウントが停止されるように構成されている。なお、タイマ２６のカウントが停止されずタイマ２６のタイムアウトにより第２の信号が再度出力される構成であっても、ＡＳＩＣ３４がＦＥＴ３２をオンすることがないよう構成されているため、ＣＰＵ３０の状態に影響はない。
【００７１】
また、ＡＳＩＣ３４は、外部イベントが生じた場合には、その旨をＣＰＵ３０に通知する割り込み機能を有している。ＡＳＩＣ３４は、外部イベントが発生した際にＣＰＵ３０が第２の状態にある場合には、電力供給を再開してＣＰＵ３０を第１の状態に移行させてから外部イベント発生を通知する。
【００７２】
次に、本実施の形態に係るＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れについて説明する。まず、ＣＰＵ３０の第２の状態への移行に必要な下記の（１）から（４）までの前処理が順に行われる。
【００７３】
（１）ＣＰＵ３０は、ＣＰＵ３０に対する電力の供給が停止されて第２の状態に移行されも、その後電力の供給が再開されて第１の状態に移行されたときに該第２の状態への移行前の状態に復帰できるよう、必要なデータをＲＡＭ４２に退避（格納）する。ここで格納されるデータは、例えば、ＵＩ部１８が画像形成装置１０に対して着脱可能な要素である場合には現在接続されているＵＩ部１８の種類を示すデータ、現在画像形成装置１０で印刷情報を蓄積しているか否かを示すデータ等、現在の画像形成装置１０の状態を示すデータである。以下、これらデータを状態データと呼称する。
【００７４】
ＣＰＵ３０は、画像形成装置１０に電源が投入されたときやリセット（再起動）されたときには、まず、ＣＰＵ３０は初期化処理を行って、その後状態データを取得して設定する作業を行なう。一方、ＣＰＵ３０が第２の状態にあるときに外部イベントが発生した場合には、ＣＰＵ３０はリセットされずに第２の状態から第１の状態に移行するが、上記のように第２の状態に移行する前に状態データを待避しておくため、初期化後の状態データを取得する作業が省略される。
【００７５】
（２）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、ＡＳＩＣ３４の設定を変更して外部イベントが発生した場合の割込作業の仕方を変更する。
【００７６】
ＡＳＩＣ３４は、ＣＰＵ３０の状態に応じて割込作業を行う必要がある。具体的には、ＣＰＵ３０が第１の状態にある場合には、外部イベントが発生したときにその旨をＰＣＩバス４６を介して通知する（第１割込作業）が、ＣＰＵ３０が第２の状態にある場合には、外部イベントが発生したときにまずＣＰＵ３０に対する電力の供給を再開してＣＰＵ３０を第１の状態に移行し、ＰＣＩバス４６とのアイソレートを解除してから外部イベントの発生をＰＣＩバス４６を介して通知する（第２割込作業）。
【００７７】
そこで、ＣＰＵ３０は、第１の状態から第２の状態に移行する前に、ＡＳＩＣ３４に設けられた割込作業を規定するレジスタの値を書換えて、第２割込作業が行われるように設定変更する。
【００７８】
（３）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、マスク信号がＡＳＩＣ３４から出力されるようにＡＳＩＣ３４の設定を変更する。
【００７９】
前述したように、本実施の形態では、ＣＰＵ３０への電力供給を停止すると、リセットＩＣ３６からリセット信号が出力される構成となっており、ＡＳＩＣ３４がリセット（再起動）されてしまう。ＡＳＩＣ３４がリセットされると、ＡＳＩＣ３４が初期状態に戻ってしまう。そこで、ＣＰＵ３０は、ＡＳＩＣ３４に設けられたマスク信号出力を規定するレジスタの値を書換えて、ＡＳＩＣ３４からマスク信号がバッファ４８に出力されるように設定変更する。これにより、ＡＳＩＣ３４は、バッファ４８に対するマスク信号の出力を開始する。
【００８０】
（４）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、ＰＣＩバス４６からＡＳＩＣ３４がアイソレートされるようにＡＳＩＣ３４の設定を変更する。
【００８１】
これは、ＣＰＵ３０に対する電力の供給が停止されても、ＡＳＩＣ３４の電力の供給は継続されるため、ＰＣＩバス４６を介してＡＳＩＣ３４に対する電力がＣＰＵ３０側にまわりこまないようにするためである。ＡＳＩＣ３４は、上記制御信号を受け付けると、ＡＳＩＣ３４のＰＣＩバス４６に対するインタフェースをハイインピーダンス状態に設定する。これにより、ＡＳＩＣ３４はＰＣＩバス４６からアイソレートする。
【００８２】
上記（１）から（４）までの前処理が終了すると、ＣＰＵ３０は、次の（５）に示す処理を行う。
【００８３】
（５）ＣＰＵ３０は、ＣＰＵ３０に予め設けられているレジスタ（以下、スリープレジスタ）に、電力供給が停止されても問題ない状態（スリープ状態）であることを示すデータを書込み、自身をスリープ状態に設定する。ＣＰＵ３０のスリープ状態が設定されると、ＣＰＵ３０から第１の信号が出力される。
【００８４】
この他にＣＰＵ３０は、上記前処理が開始された後の予め定められた時期にタイマＩＣ３８に対してタイマスタート信号を出力する。本実施の形態では、（４）が終了した後（５）でスリープ状態に設定する前に、タイマＩＣ３８に対してタイマスタート信号を出力する。タイマＩＣ３８の信号受付部２２が、ＣＰＵ３０からタイマスタート信号を受け付けると、前述のようにタイマ２６のカウントがスタートする。
【００８５】
また、タイマＩＣ３８の信号受付部２２は、ＣＰＵ３０から（５）で出力された第１の信号を受け付けると、前述したように信号出力部２８が第２の信号を生成してＡＳＩＣ３４に出力する。ＡＳＩＣ３４は、第２の信号を受け付けると、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。これにより、ＣＰＵ３０が第１の状態から第２の状態に移行する。
【００８６】
一方、上記（５）においてＣＰＵ３０がスリープ状態に設定された後、例えばＣＰＵ３０に、ＣＰＵ３０の状態変化や、ＣＰＵ３０の内部タイマのカウントによる内部割込や、ＣＰＵ３０に内部エラー等の、ＣＰＵ３０をスリープ状態から復帰させるＣＰＵ３０内部で発生する事象（以下、内部イベントと呼称）が発生すると、ＣＰＵ３０はスリープ状態から復帰する。具体的には、第１の信号の出力途中であっても、ＣＰＵ３０はスリープレジスタを初期状態に戻してスリープ状態を解除する。
【００８７】
第１の信号の出力途中でスリープ状態が解除されると、第１の信号の出力が途中で終わってしまうため、第１の信号のパルスが短すぎて、タイマＩＣ３８は第１の信号を検知できない。なお、ＣＰＵ３０は、ＣＰＵ３０から第１の信号の出力が開始された後は既に第１の信号を出力したという認識のもと、再度第１の信号を出力することはない。
【００８８】
また、上記内部イベントの他、第１の信号の出力途中でＣＰＵ３０や省電力移行お知らせ信号線６２に何らかの不具合が発生した場合も、第１の信号の出力が途中で途切れる。このため、上記と同様、タイマＩＣ３８は第１の信号を検知できないこととなる。
【００８９】
しかしながら、本実施の形態では、ＣＰＵ３０からタイマＩＣ３８に対してタイマスタート信号を出力しており、これを受けてカウントを開始したタイマ２６がタイムアウトしたときに信号出力部２８が第２の信号を生成して出力するよう構成されている。これにより、ＡＳＩＣ３４は、タイマＩＣ３８から第２の信号を受け付け、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。
【００９０】
なお、第２の状態へ移行する際にＣＰＵ３０で内部イベントや不具合が発生しても、既に第１の状態から第２の状態への移行に必要な一連の処理は完了しているため、ＣＰＵ３０をリセットせずにそのままＣＰＵ３０を第２の状態に移行しても問題はない。そこで、上記のように、ＣＰＵ３０の第２の状態への移行が継続されるようにしている。
【００９１】
なお、タイマＩＣ３８を設けずに、ＣＰＵ３０から省電力移行お知らせ信号が直接ＡＳＩＣ３４に出力される構成とした場合に上記タイミングで上記異常が発生した場合も、省電力移行お知らせ信号のパルスが短すぎて、ＡＳＩＣ３４は該信号を検知できない。また、ＡＳＩＣ３４はＰＣＩバス４６からアイソレートされているため、ＣＰＵ３０からＡＳＩＣ３４にアクセスすることができず、ＣＰＵ３０がＡＳＩＣ３４の設定を変更することもできない状態である。更に、ＡＳＩＣ３４は、予め定められた順序で動作するように設計されており、例えば、（４）でＰＣＩバス４６からアイソレートした後は、省電力移行お知らせ信号を受けてＣＰＵ３０を第２の状態に移行させなければ、次の動作に進まないようになっている。このため、ＡＳＩＣ３４は省電力移行お知らせ信号を待ち続け、コントローラ１２はハングアップ状態になってしまう。
【００９２】
しかしながら、本実施の形態のようにタイマＩＣ３８を設けることで、ＡＳＩＣ３４がＰＣＩバス４６からアイソレートした後にＣＰＵ３０に異常が発生しても、ＣＰＵ３０は第１の状態から第２の状態に移行され、ハングアップは防止される。
【００９３】
なお、ここでは、第１の信号と第２の信号とが同じ波形の信号（省電力移行お知らせ信号）となるように生成する例について説明したが、ＡＳＩＣ３４が第２の信号を受け付けた場合にＦＥＴ３２をオフするように構成されていれば、第１の信号と第２の信号とが異なる信号であってもよい。
【００９４】
次に、ＣＰＵ３０が第２の状態にある場合において外部イベントが発生したときの処理について説明する。
【００９５】
まず、ＡＳＩＣ３４は、ＦＥＴ３２をオンしてＣＰＵ３０に対する電力供給を再開し、ＣＰＵ３０を第１の状態に移行する。そして、第１の状態に移行した後は、該移行後に必要な下記（６）から（９）までの処理が行われる。なお、以下では、移行後に必要な（６）から（９）までの処理を後処理と呼称する。
【００９６】
（６）まず、ＡＳＩＣ３４は、ＰＣＩバス４６とのアイソレートを解除して、ＣＰＵ３０とＰＣＩバス４６を介した通信が可能な状態にする。ＡＳＩＣ３４は、アイソレートを解除すると、ＰＣＩバス４６を介してその旨をＣＰＵ３０に通知する。その後、ＣＰＵ３０は、自身を初期化する。
【００９７】
（７）ＣＰＵ３０は、ＲＡＭ４２に待避しておいた状態データを読み出して内部レジスタ等に格納して設定する。
【００９８】
（８）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、マスク信号がＡＳＩＣ３４から出力されないようにＡＳＩＣ３４に設けられたマスク信号出力を規定するレジスタの値を書換えて、ＡＳＩＣ３４の設定を変更する。
【００９９】
（９）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、第１割込作業が行われるようにＡＳＩＣ３４に設けられた割込作業を規定するレジスタの値を書換えて、設定変更する。
【０１００】
上記後処理の後に、ＡＳＩＣ３４は、ＣＰＵ３０にＰＣＩバス４６を介して外部イベント発生を通知する。ＣＰＵ３０は、通知された外部イベントに応じて、画像形成装置１０を第２の省電力状態から第１の省電力状態に移行させたり、非省電力状態に移行させて、外部イベントに応じた処理を行ったりする。
【０１０１】
なお、ＣＰＵ３０のスリープ状態設定後に、異常が発生してＣＰＵ３０及びＡＳＩＣ３４をリセットすると、初期化の後、状態データを取得して設定する作業を行った後、再度上記（１）以降の処理が繰り返されることとなり、ＣＰＵ３０を第１の状態から第２の状態へ移行するのに時間がかかるが、本実施の形態で説明したように、ＣＰＵ３０をリセットせずに第１の状態から第２の状態へ移行するようにしたため、リセットする場合に比べて移行に時間がかからない。
【０１０２】
［第２の実施の形態］
【０１０３】
第１の実施の形態では、タイマＩＣ３８のタイマ２６のカウントをスタートさせるための信号として、タイマスタート信号を用いたが、本実施の形態では、タイマスタート信号の代わりにマスク信号を用いてタイマ２６をスタートさせる例について説明する。なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＡの符号を付してコントローラ１２Ａと呼称する。
【０１０４】
図４は、本実施の形態に係るコントローラ１２Ａの構成を示す図である。図４において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１０５】
本実施の形態に係るコントローラ１２Ａには、タイマスタート信号線６０に代えて、マスク信号監視線６６が設けられている。マスク信号監視線６６の一端は、マスク線５８に接続され、他端はタイマＩＣ３８に接続されている。ＡＳＩＣ３４からマスク線５８を介してバッファ４８に対してマスク信号が出力されると、マスク線５８に接続されたマスク信号監視線６６にもマスク信号が伝送される。
【０１０６】
本実施の形態では、信号受け付け部２２がマスク信号監視線６６からマスク信号を受け付けた（検知した）ときに、タイマ２６が予め定められた時間Ｔ２を設定してカウントを開始するように構成されている。なお、マスク信号が出力される時期が、第１の実施の形態で説明したタイマスタート信号の出力より前である場合には、Ｔ２はＴ１より長くなるよう設定される。
【０１０７】
本実施の形態のＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れは、タイマスタート信号の出力が行われず、且つ（３）でＡＳＩＣ３４からマスク信号が出力された場合にタイマ２６のカウントがスタートする以外は、第１の実施の形態と同様であるため、ここでのこれ以上の説明を省略する。
【０１０８】
［第３の実施の形態］
【０１０９】
本実施の形態では、第１の信号を出力する信号線と第２の信号を出力する信号線とをワイヤードオア結線して、ＡＳＩＣ３４に省電力移行お知らせ信号を出力する例について説明する。なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＢの符号を付してコントローラ１２Ｂと呼称する。
【０１１０】
図５は、本実施の形態に係るコントローラ１２Ｂの構成を示す図である。図５において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１１１】
本実施の形態に係るコントローラ１２Ｂには、省電力移行お知らせ信号線６２に代えて、省電力移行お知らせ信号線６８が設けられている。省電力移行お知らせ信号線６８の一端は、ＣＰＵ３０に接続され、他端は省電力移行お知らせ信号線６４の接点６９に接続されている。
【０１１２】
タイマＩＣ３８で生成された第２の信号は省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力されるが、ＣＰＵ３０で生成された第１の信号は省電力移行お知らせ信号線６８に出力され接点６９に到達した後、省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力される。
【０１１３】
前述したように、第１の信号と第２の信号は同じ波形の信号（省電力移行お知らせ信号）として生成され出力されているため、どちらか一方の信号をＡＳＩＣ３４が受け付ければ、ＦＥＴ３２がオフされる。
【０１１４】
また、例えば、ＡＳＩＣ３４が負論理（アクティブ・ロー）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち下がりのエッジを検知して信号を受け付けるよう構成されている場合には、第１の信号と第２の信号とが互いに立ち下がりエッジを有するパルス信号であって、ＡＳＩＣ３４のエッジの検知に必要なだけのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。また、ＡＳＩＣ３４が負論理（アクティブ・ロー）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち下がりのエッジが検知されると共に、該エッジに続いて予め定められた長さだけＬレベルが検知されたときに、信号を受け付けるよう構成されている場合にも、第１の信号と第２の信号とが互いに立ち下がりエッジを有し、ＡＳＩＣ３４の検知に必要なだけのＬレベルのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。
【０１１５】
なお、本実施の形態では、第１の信号と第２の信号の両方が出力されて、接点６９で合成されてパルス幅が長くなったとしても、ＡＳＩＣ３４では、到着したパルス信号の立ち下がりエッジが検知されれば（或いは、立ち下がりエッジ及び予め定められた長さ以上のＬレベルとが検知されれば）、この信号に応じてＦＥＴ３２をオフするため、ＡＳＩＣ３４は問題なく動作する。
【０１１６】
また、ＡＳＩＣ３４が正論理（アクティブ・ハイ）で動作する場合であって、パルス信号の立ち上がりエッジを検知して信号を受け付けるよう構成されている場合も同様に、第１の信号と第２の信号とが互いに立ち上がりエッジを有するパルス信号であって、ＡＳＩＣ３４のエッジの検知に必要なだけのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。また、ＡＳＩＣ３４が正論理（アクティブ・ハイ）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち上がりのエッジが検知されると共に、該エッジに続いて予め定められた長さだけＨレベルが検知されたときに、信号を受け付けるよう構成されている場合にも、第１の信号と第２の信号とが互いに立ち上がりエッジを有し、ＡＳＩＣ３４の検知に必要なだけのＬレベルのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。
【０１１７】
なお、本実施の形態のＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れは、上記第１の実施の形態でＣＰＵ３０が第１の信号を出力する信号線を省電力移行お知らせ信号線６８とする以外は、第１の実施の形態と同様であるため、ここでのこれ以上の説明を省略する。
【０１１８】
ところで、本実施の形態のコントローラ１２Ｂに、タイマスタート信号線６０に代えて、第２の実施の形態で説明したマスク信号監視線６６を設けるようにしてもよい。すなわち、本実施の形態のようにワイヤードオア接続する構成において、マスク信号をタイマＩＣ３８のタイマ２６をスタートさせるトリガとして用いるようにしてもよい。
【０１１９】
また、省電力移行お知らせ信号線６８の一端をＣＰＵ３０に接続し、他端をＡＳＩＣ３４に接続するように構成し、省電力移行お知らせ信号線６８と省電力移行お知らせ信号線６４とを結線せずに、各々ＡＳＩＣ３４に接続するようにしてもよい。
【０１２０】
ＡＳＩＣ３４は、省電力移行お知らせ信号線６８から第１の信号を受け付けた場合、及び省電力移行お知らせ信号線６４から第２の信号を受け付けた場合のいずれか一方の場合に、ＦＥＴ３２をオフする。また、ＡＳＩＣ３４がいずれか一方から信号を受け付けてＦＥＴ３２をオフした後に、他方から信号を受け付けた場合には、再度ＦＥＴ３２をオフする制御は行わないよう構成されていてもよい。
【０１２１】
［第４の実施の形態］
【０１２２】
なお、上記第１の実施の形態から第３の実施の形態まで、タイマＩＣ３８を設けてハードウェアにより制御する構成について説明したが、ソフトウェアにより制御するようにしてもよい。
【０１２３】
具体的には、上記タイマＩＣ３８が行う動作をＣＰＵがプログラムを実行することにより実現する。例えば、図２、図４、及び図５において、ＣＰＵ３０とは別のＣＰＵ（以下、第２のＣＰＵ）をタイマＩＣ３８の代わりに設け、該第２のＣＰＵにメモリを接続し、該メモリに第２のＣＰＵが実行するプログラムを予め記憶しておく。
【０１２４】
図６に、図２におけるコントローラ１２のタイマＩＣ３８を第２のＣＰＵ３１に置き換えた場合の構成図を示す。第２のＣＰＵ３１は、上記タイマＩＣ３８と同様に、第２のＣＰＵ３１とタイマスタート信号線６０及び省電力移行お知らせ信号線６２を介して接続され、且つＡＳＩＣ３４と省電力移行お知らせ信号線６４を介して接続されている。第２のＣＰＵ３１にはシステムバス４５を介してＲＯＭ４１、ＲＡＭ４３が接続されている。ＲＯＭ４１にはＣＰＵ３１が実行するプログラムが記憶されており、ＲＡＭ４３は、ＣＰＵ３１のワークメモリとして使用される。なお、ＣＰＵ３１が実行するプログラムを記憶する記憶媒体は、ＲＯＭに限定されず、ＨＤＤ（ハードディスク）やフラッシュメモリなどであってもよい。
【０１２５】
図７は、第１の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【０１２６】
ステップ１００では、ＣＰＵ３０からタイマスタート信号を受け付けたか否かを判断する。タイマスタート信号を受け付けたと判断した場合には、ステップ１０２に進み、予め定められた時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１２７】
ステップ１０４では、ＣＰＵ３０から第１の信号を受け付けたか否かを判断する。ここで第１の信号を受け付けたと判断した場合には、ステップ１０８に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１２８】
一方、ステップ１０４で、ＣＰＵ３０から第１の信号を受け付けていないと判断した場合には、ステップ１０６で、タイマがタイムアウトしたか否かを判断する。ここでタイマがタイムアウトしていないと判断した場合には、ステップ１０４に戻り、タイマがタイムアウトしたと判断した場合には、ステップ１０８に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１２９】
なお、第２の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合には、上記ステップ１００の処理でマスク信号を受け付けたか否かを判断するようにし、受け付けたと判断した場合に、ステップ１０２に進むようにする。
【０１３０】
図８は、第３の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【０１３１】
ステップ２００では、ＣＰＵ３０からタイマスタート信号を受け付けたか否かを判断する。タイマスタート信号を受け付けたと判断した場合には、ステップ２０２に進み、予め定められた時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１３２】
ステップ２０４では、タイマがタイムアウトしたか否かを判断する。ここではタイマがタイムアウトしたと判断するまで待機し、タイマがタイムアウトしたと判断した場合には、ステップ２０６に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１３３】
なお、マスク信号を受け付けた場合にタイマをスタートさせる場合には、上記ステップ２００の処理でマスク信号を受け付けたか否かを判断するようにし、受け付けたと判断した場合に、ステップ２０２に進むようにする。
【０１３４】
［第５の実施の形態］
【０１３５】
本実施の形態では、上記前処理を開始してから第２の状態への移行が完了するまでの期間（以下、Ａ期間）、及び後処理を開始してから終了するまでの期間（以下、Ｂ期間）において異常が発生した場合に、これを検知して、検知した時期に応じた制御を行うタイマＩＣについて説明する。
【０１３６】
なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＣの符号を付してコントローラ１２Ｃと呼称する。
【０１３７】
図９は、本実施の形態に係るコントローラ１２Ｃの構成を示す図である。図９において、太線で示された部分が図２の構成に対してあらたに追加した要素であり、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１３８】
本実施の形態に係るコントローラ１２Ｃには、タイマＩＣ３８に代えて、タイマＩＣ３９が設けられている。タイマＩＣ３９は、第１の実施の形態に係るタイマＩＣ３８と同等の機能に加え、更に、上記説明したように、Ａ期間及びＢ期間で発生した異常を検知して、検知した時期に応じた制御を行う。
【０１３９】
また、コントローラ１２Ｃには、状況伝達線７０が設けられている。状況伝達線７０の一端は、ＣＰＵ３０に接続され、他端はタイマＩＣ３９に接続されている。ＣＰＵ３０は、状況伝達線７０を介して処理の進捗状況を知らせるための状況信号をタイマＩＣ３９に伝送する。
【０１４０】
また、 コントローラ１２Ｃには、リセット信号監視線７２が設けられている。リセット信号監視線７２の一端は、リセット信号線５６に接続され、他端はタイマＩＣ３９に接続されている。リセット信号監視線７２にはリセットＩＣ３６から出力されたリセット信号が伝達される。タイマＩＣ３９は、リセット信号監視線７２によりリセットＩＣ３６からリセット信号が出力されたか否かを監視する。
【０１４１】
また、コントローラ１２Ｃには、 リセット信号線７４が設けられている。リセット信号線７４の一端は、ＣＰＵ３０に接続され、他端はタイマＩＣ３９に接続されている。タイマＩＣ３９は、リセット信号線７４を介してＣＰＵ３０をリセットするためのリセット信号をＣＰＵ３０に出力する。
【０１４２】
また、 コントローラ１２Ｃには、リセット信号線７６が設けられている。リセット信号線７６の一端は、ＡＳＩＣ３４に接続され、他端はタイマＩＣ３９に接続されている。タイマＩＣ３９は、リセット信号線７６を介してＡＳＩＣ３４をリセットするためのリセット信号をＡＳＩＣ３４に出力する。
【０１４３】
また、コントローラ１２には、制御線７８が設けられている。制御線７８の一端は、タイマＩＣ３９に接続され、他端は制御線５２に接続されている。タイマＩＣ３９は、制御線７８及び制御線５２を介してＦＥＴ３２をオン・オフするための制御信号をＦＥＴ３２に出力する。
【０１４４】
図１０は、タイマＩＣ３９の機能構成図である。
【０１４５】
タイマＩＣ３９は、信号受付部８２、レジスタ群８４、タイマ８６、信号出力部８８、及び制御部９０を備えている。
【０１４６】
レジスタ群８４は、複数のレジスタ（記憶領域）を備えている。本実施の形態では、１０個のレジスタが設けられている。各レジスタを順にレジスタＲ１、レジスタＲ２・・・レジスタＲ１０と呼称する。各レジスタの初期値は０とする。
【０１４７】
信号受付部８２は、ＣＰＵ３０からタイマスタート信号線６０を介して出力されたタイマスタート信号、ＣＰＵ３０から省電力移行お知らせ信号線６２を介して出力された第１の信号、ＣＰＵ３０から状況伝達線７０を介して出力された状況信号、及びリセットＩＣ３６からリセット信号監視線７２介して伝達されたリセット信号の各々を検知して受け付ける。受け付けた信号に応じてレジスタ群８４のレジスタを書換える。また、ＣＰＵ３０から第１の信号を受け付けた場合、及びリセットＩＣ３６からリセット信号を受け付けた場合には、その旨を信号出力部８８に通知する。
【０１４８】
タイマ８６は、タイムアウト時間が設定されると、カウントをスタートする。タイムアウトすると、信号出力部８８及び制御部９０に通知する。
【０１４９】
信号出力部８８は、制御部９０により設定された信号を生成して出力する。
【０１５０】
制御部９０は、レジスタ群８４の値が書換えられた場合に、これに応じてタイマ８６にタイムアウト時間を設定して、タイマ８６のカウントをスタートさせると共に、信号出力部８８が生成して出力する信号を設定する。また、信号出力部８８がリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期化して「０」にする。
【０１５１】
以下、本実施の形態に係るコントローラ１２Ｃの作用について詳細に説明する。
【０１５２】
本実施の形態では、上記Ａ期間を６つの期間に分けて異常の発生を監視する。なお、下記（１）から（５）で示す処理は、第１の実施の形態で説明した（１）から（５）の処理を示す。
【０１５３】
・第１の期間：（１）の処理開始から（１）の処理終了までの期間
・第２の期間：（２）の処理開始から（２）の処理終了までの期間
・第３の期間：（３）の処理開始から（３）の処理終了までの期間
・第４の期間：（４）の処理開始から（４）の処理終了までの期間
・第５の期間：（５）の処理開始から（５）の処理終了までの期間
・第６の期間：タイマＩＣ３９から第２の信号を出力してからリセット信号監視線７２によりリセット信号を検知するまでの期間
【０１５４】
また、Ｂ期間を以下の４つの期間に分けて異常の発生を監視する。なお、下記（６）から（９）で示す処理は、第１の実施の形態で説明した（６）から（９）の処理を示す。
【０１５５】
・第７の期間：（６）におけるＡＳＩＣ３４からのアイソレート解除の通知の受け付けから（６）の処理終了までの期間
・第８の期間：（７）の処理開始から（７）の処理終了までの期間
・第９の期間：（８）の処理開始から（８）の処理終了までの期間
・第１０の期間：（９）の処理開始から（９）の処理終了までの期間
【０１５６】
まず、Ａ期間における動作について説明する。
【０１５７】
ＣＰＵ３０は、（１）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ１に「１」を書き込む。また、制御部９０は、レジスタＲ１に「１」が書込まれると、タイマ８６に第１の期間に対応するタイムアウト時間Ｔａを設定してカウントをスタートさせる。また、制御部９０は、第１の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１５８】
ＣＰＵ３０は、（２）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ２に「１」を書き込む。また、制御部９０は、レジスタＲ２に「１」が書込まれると、タイマ８６に第２の期間に対応するタイムアウト時間Ｔｂを設定してカウントをスタートする。また、制御部９０は、第２の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１５９】
ＣＰＵ３０は、（３）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ３に「１」を書き込む。また、制御部９０は、レジスタＲ３に「１」が書込まれると、タイマ８６に第３の期間に対応するタイムアウト時間Ｔｃを設定してカウントをスタートする。また、制御部９０は、第３の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１６０】
ＣＰＵ３０は、（４）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ４に「１」を書き込む。また、制御部９０は、レジスタＲ４に「１」が書込まれると、タイマ８６に第４の期間に対応するタイムアウト時間Ｔｄを設定してカウントをスタートする。また、制御部９０は、第４の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１６１】
ＣＰＵ３０は、（５）でスリープ状態に設定したときにＣＰＵ３０からタイマスタート信号線６０を介してタイマスタート信号を出力する。信号受付部８２はタイマスタート信号線６０を介してＣＰＵ３０からタイマスタート信号を受け付けたときに、レジスタＲ５に「１」を書き込む。また、制御部９０は、レジスタＲ５に「１」が書込まれると、タイマ８６に第５の期間に対応するタイムアウト時間Ｔｅを設定してカウントをスタートする。第５の期間で異常が発生した場合またはＣＰＵ３０から第１の信号を受け付けた場合に出力する信号（ここでは、第２の信号）を信号出力部８８に設定する。
【０１６２】
制御部９０は、タイマＩＣ３９から第２の信号を出力したときに、レジスタＲ６に「１」を書き込む。また、制御部９０は、レジスタＲ６に「１」が書込まれると、タイマ８６に第６の期間に対応するタイムアウト時間Ｔｆを設定してカウントをスタートする。第６の期間で異常が発生した場合に出力する信号（ここでは、ＦＥＴ３２をオフする制御信号）を信号出力部８８に設定する。
【０１６３】
なお、各タイムアウト時間は、上記第１から第６の期間で正常に処理が行われる場合の所要時間より予め定められた時間だけ長い時間とする。各期間における処理がタイムアウト時間より長い時間かかっている場合には、タイマ８６がタイムアウトし異常が発生したと判断される。
【０１６４】
タイマ８６がタイムアウトすると、その通知が信号出力部８８に出力される。信号出力部８８は、該通知を受けると、制御部９０により設定された信号を生成して出力する。以下、信号を出力する処理について具体的に説明する。
【０１６５】
レジスタＲ１に「１」が書込まれた後、レジスタＲ２の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第１の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６６】
レジスタＲ２に「１」が書込まれた後、レジスタＲ３の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第２の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６７】
レジスタＲ３に「１」が書込まれた後、レジスタＲ４の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第３の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６８】
レジスタＲ４に「１」が書込まれた後、レジスタＲ５の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第４の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６９】
このように、第１〜第４の期間で異常が発生したことが検知された場合には、また移行に必要な処理が終了していない段階での異常発生であるため、本実施の形態では、ＣＰＵ３０を第２の状態に移行することなくＣＰＵ３０及びＡＳＩＣ３４をリセットするようにしている。また、ＣＰＵ３０及びＡＳＩＣ３４をリセットすることで、双方の状態を合わせるようにしている。
【０１７０】
なお、制御部９０は、信号出力部８８からリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期値「０」に戻す。
【０１７１】
また、第１から第４期間において、各期間の処理が正常に終了した場合には、タイマ８６がタイムアウトする前に、次の期間のタイムアウト期間がタイマ８６に設定されてカウントがスタートされるため、信号出力部８８からリセット信号は出力されない。
【０１７２】
レジスタＲ５に「１」が書込まれた後、レジスタＲ６の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第５の期間でＣＰＵ３０に異常が発生したことを示しており、省電力移行お知らせ信号線６４を介してＣＰＵ３０に対して第２の信号を出力する。また、ここでタイムアウトする前に、信号受付部８２でＣＰＵ３０から第１の信号を受け付けた場合にも、第２の信号を出力する。
【０１７３】
第５の期間における制御は、第１から第４の実施の形態で説明した制御に相当する
【０１７４】
レジスタＲ６に「１」が書込まれた後、信号受付部８２でリセット信号監視線７２を介してリセット信号を受け付ける前にタイマ８６がタイムアウトした場合には、第６の期間でＡＳＩＣ３４に異常が発生したことを示しており、制御線７８を介して制御信号を出力し、ＦＥＴ３２をオフする。すなわち、リセット信号を受け付けない場合には、第２の信号を出力しても、ＣＰＵ３０に対する電力供給が停止されていないことを示すため、ここではＡＳＩＣ３４に代わり、ＦＥＴ３２に制御信号を出力してオフするようにしている。なお、タイマ８６がタイムアウトする前に信号受付部８２でリセット信号を受け付けた場合には、正常にＣＰＵ３０の電源がオフされたため、タイマ８６のカウントは停止される。
【０１７５】
次に、Ｂ期間における動作について説明する。
【０１７６】
ＣＰＵ３０は、（６）の処理でＡＳＩＣ３４からＰＣＩバス４６とのアイソレートを解除した旨の通知を受けると、状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ７に「１」を書き込む。また、制御部９０は、レジスタＲ７に「１」が書込まれると、タイマ８６に第７の期間に対応するタイムアウト時間Ｔｇを設定してカウントをスタートさせる。また、制御部９０は、第７の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７７】
ＣＰＵ３０は、（７）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ８に「１」を書き込む。また、制御部９０は、レジスタＲ８に「１」が書込まれると、タイマ８６に第８の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第８の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７８】
ＣＰＵ３０は、（８）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ９に「１」を書き込む。また、制御部９０は、レジスタＲ９に「１」が書込まれると、タイマ８６に第９の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第９の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７９】
ＣＰＵ３０は、（９）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ１０に「１」を書き込む。また、制御部９０は、レジスタＲ１０に「１」が書込まれると、タイマ８６に第１０の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第１０の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１８０】
ＣＰＵ３０は、（９）の処理が終了したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けると、制御部９０はタイマ８６のカウントを停止する。
【０１８１】
なお、各タイムアウト時間は、上記第７から第１０の期間で正常に処理が行われる場合の所要時間より予め定められた時間だけ長い時間とする。各期間における処理がタイムアウト時間より長い時間かかっている場合には、タイマ８６がタイムアウトして異常が発生したと判断される。
【０１８２】
タイマ８６がタイムアウトすると、その通知が信号出力部８８に出力される。信号出力部８８は、該通知を受けると、制御部９０により設定された信号を生成して出力する。以下、Ｂの期間での信号出力部８８の処理を具体的に説明する。
【０１８３】
レジスタＲ７に「１」が書込まれた後、レジスタＲ８の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第７の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８４】
レジスタＲ８に「１」が書込まれた後、レジスタＲ９の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第８の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８５】
レジスタＲ９に「１」が書込まれた後、レジスタＲ１０の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第９の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８６】
レジスタＲ１０に「１」が書込まれた後、タイマ８６がタイムアウトした場合には、第１０の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８７】
なお、制御部９０は、信号出力部８８からリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期値「０」に戻す。
【０１８８】
また、第７から第９の期間において、各期間の処理が正常に終了した場合には、タイマ８６がタイムアウトする前に、次の期間のタイムアウト期間がタイマ８６に設定されてカウントがスタートされるため、信号出力部８８からリセット信号は出力されない。また、第１０の期間で処理が正常に終了した場合には、タイマ８６は停止されるため、信号出力部８８からリセット信号は出力されない。
【０１８９】
以上説明したように、本実施の形態では、タイマ８６をスタートさせてからタイムアウトするまで（設定した時間が経過するまで）に、次の状況信号（或いはリセット信号や第１の信号）を受け付けなかったら、その期間に異常が発生したものとして制御する。制御内容は、異常が発生した時期に応じている。
【０１９０】
なお、第２、第３の実施の形態におけるタイマＩＣ３８を、本実施の形態のタイマＩＣ３９に置き換えて、且つ状況伝達線７０、リセット信号監視線７２、リセット信号線７４、リセット信号線７６、及び制御線７８を設けてコントローラを構成してもよい。
【０１９１】
また、上記タイマＩＣ３９の処理を、ソフトウェアで行うようにしてもよい。
【０１９２】
具体的には、上記タイマＩＣ３９が行う動作をＣＰＵがプログラムを実行することにより実現する。例えば、図９において、図６に示すようにＣＰＵ３０とは別のＣＰＵ（以下、第２のＣＰＵ）をタイマＩＣ３９の代わりに設け、該第２のＣＰＵにメモリを接続し、該メモリに第２のＣＰＵが実行するプログラムを予め記憶しておく。
【０１９３】
図１１は、本実施の形態に係るタイマＩＣ３９の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。なお、ここでは第５の期間以外の期間の制御についての処理の流れを説明する。
【０１９４】
ステップ３００では、ＣＰＵ３０から状況信号を受け付けたか否かを判断する。状況信号を受け付けたと判断した場合には、ステップ３０２に進み、対応する期間に応じたタイムアウト時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１９５】
ステップ３０４では、ＣＰＵ３０から次の状況信号を受け付けたか否かを判断する。ここで次の状況信号を受け付けたと判断した場合には、ステップ３０２に戻り、次の期間に対応するタイムアウト時間を設定して第２のＣＰＵに設けられた内部タイマのカウントをスタートさせる。
【０１９６】
一方、ステップ３０４で、次の状況信号を受け付けていないと判断した場合には、ステップ３０６で、タイマがタイムアウトしたか否かを判断する。ここでタイマがタイムアウトしていないと判断した場合には、ステップ３０４に戻り、タイマがタイムアウトしたと判断した場合には、その期間で異常が発生したと判断して、ステップ３０８に進み、異常が発生した期間に対応する予め定められた処理を行う、具体的には、異常が発生した期間に対応する信号を出力する。
【０１９７】
また、本実施の形態では、 Ａ期間及びＢ期間の双方で発生した異常を検知して処理する例について説明したが、Ｂ期間で発生した異常を検知して処理するように構成してもよい。
【０１９８】
また、本実施の形態では、Ａ期間を６つの期間に分けて異常を検知するようにしたが、これに限定されず、例えば、（１）の処理を開始してから（４）の処理が終了するまでの期間、（５）の処理を開始してから（５）の処理が終了するまでの期間、第２の信号を出力してからＣＰＵ３０の電源がオフされるまでの期間、の３つの期間に分けて異常を検知するようにしてもよい。また、Ｂ期間についても、Ｂ期間の開始から終了までを１つの期間として異常を検知するようにしてもよい。
【０１９９】
また、タイマスタート信号線６０を設けずに、上記状況信号をタイマスタート信号の代わりに用いてもよい。例えば、（５）の処理を開始するときに、ＣＰＵ３０からタイマスタート信号代えて状況信号を出力し、これに応じてタイマ８６がスタートするように構成する。この場合には、上記ソフトウェアでタイマＩＣ３９の機能を実行する際、上記第５の期間の制御も図１１のフローチャートで示された処理ルーチンで行われる。
【０２００】
以上、第１〜第５の実施の形態を説明したが、これに限定されるものではない。例えば、上記コントローラ１２、１２Ａ、１２Ｂ、１２ＣのＣＰＵ３０に代えて、第１の状態と第２の状態とに移行可能なハードウェアを設けても良い。すなわち、ＡＳＩＣ３４及びＦＥＴ３２により電力を供給したり制限したりする対象をＣＰＵ３０以外のハードウェアとしてもよい。例えば、ＡＳＩＣ３４とは別のＡＳＩＣとしてもよいし、FPGA（Field Programmable Gate Array）であってもよい。
【０２０１】
また、ＣＰＵ３０を第１の状態及び第２の状態に移行させる手段もＡＳＩＣ３４に限定されず、例えば、上記第１から第５の実施の形態で説明したＡＳＩＣ３４の機能と同等の機能を有する他のハードウェアとしてもよい。
【０２０２】
さらにまた、ＣＰＵ３０に対する電力の供給をオンオフするＦＥＴ３２に代えて他のスイッチを設けても良い。
【０２０３】
さらにまた、前処理は、第１の実施の形態で説明した（１）から（４）までの処理に限定されず、電源制御部２０やコントローラ１２の構成及び機能に応じて、処理の内容を変更してもよい。
【０２０４】
同様に、後処理も、第１の実施の形態で説明した（６）から（９）までの処理に限定されず、電源制御部２０やコントローラ１２の構成及び機能に応じて、処理の内容を変更してもよい。
【０２０５】
また、上記画像形成装置１０は、一例であって、例えば、画像読取部１４が設けられていない構成としてもよい。
【符号の説明】
【０２０６】
１０ 画像形成装置
１２、１２Ａ、１２Ｂ、１２Ｃ コントローラ
１６ 画像形成部
２０ 電源制御部
２２、８２ 信号受付部
２６、８６ タイマ
２８、８８ 信号出力部
３０ ＣＰＵ
３２ ＦＥＴ
３４ ＡＳＩＣ
３８、３９ タイマＩＣ
５０ 電源線
５２ 制御線
５４ 電源監視線
５６ リセット信号線
５８ マスク線
６０ タイマスタート信号線
６２、６４、６８ 省電力移行お知らせ信号線
６６ マスク信号監視線
７０ 状況伝達線
７２ リセット信号監視線
７４、７６ リセット信号線
７８ 制御線
８４ レジスタ群
９０ 制御部
【技術分野】
【０００１】
本発明は、省電力制御装置、画像形成装置、及びプログラムに関する。
【背景技術】
【０００２】
相互に異常監視する第１のＣＰＵおよび第２のＣＰＵのいずれか一方のＣＰＵに異常が生じると、この一方のＣＰＵをリセット（再起動）し、その後、正常動作復帰のための設定値を他方のＣＰＵから上記一方のＣＰＵに送信する車両用制御装置が知られている（特許文献１参照。）。
【０００３】
また、省エネモード移行機能によって各省エネモードへ移行するときに、移行に失敗して電源制御が不能となった場合に、システム再起動制御部のＯＦＦ／ＯＮタイマに設定された時間が経過するとシステムを再起動する省エネ制御装置も知られている（特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−５３２０７号公報
【特許文献２】特開２００８−１８２５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる省電力制御装置、画像形成装置、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
請求項１の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段を備えている。
【０００７】
請求項２の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段を備えている。
【０００８】
請求項３の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【０００９】
請求項４の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１０】
請求項５の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１１】
請求項６の発明の省電力処理装置は、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１２】
請求項７の発明は、請求項１〜請求項６のいずれか１項記載の省電力処理装置において、前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間において発生した異常を検知する検知手段と、前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けたものである。
【００１３】
請求項８の発明は、請求項１〜請求項６のいずれか１項記載の省電力処理装置において、前記処理手段は、更に、前記第２の状態から前記第１の状態に移行可能に構成されると共に、前記第２の状態から前記第１の状態に移行させた後に必要な第３の処理を行い、前記移行手段は、更に、前記処理手段が前記第２の状態にある場合において予め定められた事象が発生したときに、前記処理手段を前記第２の状態から前記第１の状態に移行させ、前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間、及び前記第３の処理が開始されてから終了するまでの期間の各々において発生した異常を検知する検知手段と、前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けたものである。
【００１４】
請求項９の発明は、請求項７または請求項８に記載の省電力処理装置において、前記制御手段は、前記第１の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する。
【００１５】
請求項１０の発明は、請求項７〜請求項９のいずれか１項記載の省電力処理装置において、前記制御手段は、前記第１の処理が終了してから前記処理手段の前記第２の状態への移行が完了するまでの期間に異常の発生が検知された場合には、前記処理手段が前記第２の状態に移行するよう制御する。
【００１６】
請求項１１の発明は、請求項８〜請求項１０のいずれか１項記載の省電力処理装置において、前記制御手段は、前記第３の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する。
【００１７】
請求項１２の発明の画像形成装置は、電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１８】
請求項１３の発明の画像形成装置は、電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、を備えている。
【００１９】
請求項１４の発明は、コンピュータを、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段として機能させるためのプログラムである。
【００２０】
請求項１５の発明は、コンピュータを、電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段として機能させるためのプログラムである。
【発明の効果】
【００２１】
請求項１の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２２】
請求項２の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２３】
請求項３の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２４】
請求項４の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２５】
請求項５の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２６】
請求項６の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００２７】
請求項７の発明は、異常が発生した時期に応じた制御を行うことができる。
【００２８】
請求項８の発明は、異常が発生した時期に応じた制御を行うことができる。
【００２９】
請求項９の発明は、異常が発生して処理手段の動作が停止した状態となった場合でも、その状態を解消できる。
【００３０】
請求項１０の発明は、移行手段が異常となっても処理手段を第２の状態に移行できる。
【００３１】
請求項１１の発明は、異常が発生して処理手段の動作が停止した状態となった場合でも、その状態を解消できる。
【００３２】
請求項１２の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３３】
請求項１３の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３４】
請求項１４の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【００３５】
請求項１５の発明は、処理手段が電力が供給されて動作可能となる第１の状態から電力の供給が制限されて動作不能となる第２の状態に移行させる場合に異常が発生しても、処理手段を再起動するより短い時間で第２の状態に移行させることができる。
【図面の簡単な説明】
【００３６】
【図１】第１から第５の実施の形態に係る画像形成装置の構成を示す図である。
【図２】第１の実施の形態のコントローラの構成を示す図である。
【図３】第１から第３の実施の形態のタイマＩＣの機能構成を示す図である。
【図４】第２の実施の形態のコントローラの構成を示す図である。
【図５】第３の実施の形態のコントローラの構成を示す図である。
【図６】第４の実施の形態のコントローラの構成を示す図である。
【図７】第１の実施の形態に相当するタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【図８】第３の実施の形態に相当するタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【図９】第５の実施の形態のコントローラの構成を示す図である。
【図１０】第５の実施の形態のタイマＩＣの機能構成を示す図である。
【図１１】第５の実施の形態に係るタイマＩＣの機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【発明を実施するための形態】
【００３７】
以下、図面を参照して様々な実施の形態を詳細に説明する。
【００３８】
［第１の実施の形態］
【００３９】
図１は、本実施の形態に係る画像形成装置１０の構成を示す図である。
【００４０】
図１に示されるように、画像形成装置１０は、コントローラ１２と、画像読取部１４と、画像形成部１６と、ＵＩ（ユーザインタフェース）部１８と、電源制御部２０と、通信ＩＦ（インタフェース）２１とを含んで構成されている。
【００４１】
画像読取部１４は、スキャナにより構成され、原稿の画像を読み取って、該画像を示す画像情報を取得する。
【００４２】
画像形成部１６は、画像情報に基づいて画像を形成する。本実施の形態に係る画像形成部１６は、感光体を帯電し、該感光体を画像情報に基づいて露光し、該露光により生成された静電潜像をトナーを用いて現像し、該現像した画像を記録媒体に直接或いは中間転写体を介して転写して、該転写した画像を定着器を用いて定着する電子写真方式の画像形成部とする。なお、画像形成部１６は、これに限定されず、例えば、インクジェット方式の画像形成部であってもよい。
【００４３】
ＵＩ部１８は、例えばディスプレイ上にタッチパネルが重ねられたタッチパネルディスプレイ、及び操作ボタン等から構成され、各種情報を表示したり、利用者が操作することにより各種情報を設定したり命令を指定したりする。なお、操作ボタンには、後述する第１から第３の省電力状態を解除するための解除ボタンも含まれている。
【００４４】
電源制御部２０は、コントローラ１２、画像読取部１４、画像形成部１６、ＵＩ部１８、及び通信ＩＦ２１の各々に対して電源から電力を供給すると共に、コントローラ１２からの制御信号に応じて、画像読取部１４、画像形成部１６、及びＵＩ部１８に対する電力供給を制限する。図１の破線は電力供給線を示す。
【００４５】
通信ＩＦ２１は、インターネットやＬＡＮ(Local Area Network）や公衆回線等の通信手段に接続された、外部機器と通信するためのインタフェースである。
【００４６】
コントローラ１２は、画像形成装置１０の動作を制御する。例えば、コントローラ１２は、通信ＩＦ２１を介して接続されたホストコンピュータから受信した画像情報を受け付け、該受け付けた画像情報に基づいて画像が形成されるように画像形成部１６を制御する。また、コントローラ１２は、画像読取部１４を制御して、原稿の画像を読み取らせ、該読み取って得られた画像情報に基づいて画像が形成されるように画像形成部１６を制御する。また、上記のように、コントローラ１２は、電源制御部２０を制御して電力供給の制御も行う。
【００４７】
本実施の形態の画像形成装置１０は、以下のように、消費電力が異なる複数の省電力状態に移行可能に構成されている。
【００４８】
第１の省電力状態：画像形成部１６の定着器に供給する電力を予め定められた通常の電力より低くなるように制限（本実施の形態では電力供給を停止）し、他の構成要素には動作可能な電力供給を継続する。
【００４９】
第２の省電力状態：コントローラ１２及び通信ＩＦ２１には動作可能な電力を供給し、画像読取部１４、画像形成部１６、及びＵＩ部１８に対して供給する電力を予め定められた通常の電力より低くなるように制限（本実施の形態では電力供給を停止）する。
【００５０】
第３の省電力状態：画像読取部１４、画像形成部１６、及びＵＩ部１８だけでなく、コントローラ１２内のＣＰＵ（Central Processing Unit）３０（後述）に対して供給する電力をＣＰＵ３０が動作可能な予め定められた通常の電力より小さくなるように制限（本実施の形態では電力供給を停止）する。ただし、ＣＰＵ３０に対する電力を停止してＣＰＵ３０が動作不能となった期間でもコントローラ１２の外部で予め定められた事象（例えば、省電力状態を解除する解除ボタンが押下された、通信ＩＦ２１を介して外部機器から印刷情報を受信する等のアクセスがあった、等々）が発生した場合にＣＰＵ３０に対する電力供給が再開されるように制御する構成要素（後述するＡＳＩＣ（Application Specific Integrated Circuit）３４やタイマＩＣ（Integrated Circuit）３８等）に対しては電力供給を継続する。以下、コントローラ１２外部で生じる上記予め定められた事象を外部イベントと呼称する。
【００５１】
なお、上記第１から第３の省電力状態以外の状態を非省電力状態と呼称する。
【００５２】
消費電力の大きさは、非省電力状態＞第１の省電力状態＞第２の省電力状態＞第３の省電力状態となる。
【００５３】
図２は、コントローラ１２の構成を示す図である。コントローラ１２は、ＣＰＵ３０、ＦＥＴ（Field Effect Transistor）３２、ＡＳＩＣ３４、リセットＩＣ（Integrated Circuit）３６、及びタイマＩＣ３８を備えている。
【００５４】
ＣＰＵ３０には、システムバス４４を介してＲＯＭ（Read Only Memory）４０及びＲＡＭ（Random Access Memory）４２が接続されている。ＲＯＭ４０にはＣＰＵ３０が実行するプログラムやＣＰＵ３０が使用するパラメータが記憶されている。ＲＡＭ４２は、例えばＤＲＡＭ等により構成され、ＣＰＵ３０がワークメモリとして使用する他、必要に応じて各種データが記憶される。
【００５５】
上記ＲＯＭ４０に記憶されたプログラムには、省電力状態への移行制御のためのプログラムも含まれる。本実施の形態において、コントローラ１２のＣＰＵ３０は、該プログラムを実行することにより、ＵＩ部１８に対する操作、画像形成動作、及び画像読取動作が行われていない待機状態が予め定められた時間ｔ１継続した場合に第１の省電力状態に移行するよう電源制御部２０を制御する。更にＣＰＵ３０は、第１の省電力状態開始から上記待機状態が予め定められた時間ｔ２継続した場合には、第２の省電力状態に移行するよう電源制御部２０を制御する。更にＣＰＵ３０は、第２の省電力状態に移行してから上記待機状態が予め定められた時間ｔ３継続した場合には、第３の省電力状態に移行するようＡＳＩＣ３４等を制御する。
【００５６】
ＣＰＵ３０は、電源線５０を介してＦＥＴ３２に接続されている。ＦＥＴ３２がオンの場合には電源線５０を介してＣＰＵ３０に電力が供給され、ＦＥＴ３２がオフの場合にはＣＰＵ３０に対する電力の供給が停止する。ＦＥＴ３２及びＡＳＩＣ３４は制御線５２を介して接続されており、ＡＳＩＣ３４が制御線５２を介してＦＥＴ３２に制御信号を出力することによりＦＥＴ３２のオン・オフを制御する。
【００５７】
すなわち、ＣＰＵ３０は、ＡＳＩＣ３４及びＦＥＴ３２により、電力が供給されて動作可能となる第１の状態と、電力の供給が制限され（すなわち、第１の状態より供給される電力が小さい）動作不能となる第２の状態とに移行される。ＣＰＵ３０が第２の状態に移行することで画像形成装置１０が第３の省電力状態に移行する。
【００５８】
なお、本実施の形態では、ＣＰＵ３０に対する電力の供給を停止して、ＣＰＵ３０を第２の状態に移行させる例について説明するが、これに限定されるものではなく、供給される電力が第１の状態より小さく動作不能となればよい。
【００５９】
また、図示は省略するがＣＰＵ３０が第２の状態にある場合でも、ＲＡＭ４２には電力の供給が継続される。なお、ＲＡＭ４２がＤＲＡＭの場合には、ＣＰＵ３０が第２の状態になる前にセルフリフレッシュモードに切替えられる。
【００６０】
ＣＰＵ３０は、バス（本実施の形態ではＰＣＩバス）４６を介してＡＳＩＣ３４に接続され、ＡＳＩＣ３４とＣＰＵ３０とはＰＣＩバス４６を介して通信する。なお、ＰＣＩバス４６からＡＳＩＣ３４がアイソレートされる（電気的に分離された状態にされる）と、ＣＰＵ３０とＡＳＩＣ３４とは通信不能な状態となる。
【００６１】
ＣＰＵ３０に電力を供給する電源線５０には、電源監視線５４の一端が接続されており、電源監視線５４の他端はリセットＩＣ３６に接続されている。リセットＩＣ３６には、リセット信号線５６が接続されている。リセット信号線５６は、分岐点２５でリセット信号線５６Ａとリセット信号線５６Ｂとに分岐する。リセット信号線５６Ａの端部はＣＰＵ３０に接続され、リセット信号線５６Ｂの端部はＡＳＩＣ３４に接続されている。
【００６２】
リセットＩＣ３６は、電源監視線５４を監視して、ＣＰＵ３０に対する電力の供給の有無を検知する。リセットＩＣ３６は、ＣＰＵ３０に対する電力の供給が停止されたことを検知した場合には、リセット信号線５６にリセット信号を出力する。出力されたリセット信号は、リセット信号線５６Ａを介してＣＰＵ３０に伝送されると共に、リセット信号線５６Ｂを介してＡＳＩＣ３４に伝送される。ＣＰＵ３０及びＡＳＩＣ３４はリセット信号を受け付けると、リセット（再起動）する。
【００６３】
なお、リセット信号線５６Ｂには、バッファ４８が設けられている。バッファ４８のゲートとＡＳＩＣ３４とは、マスク線５８を介して接続されている。ＡＳＩＣ３４は、ＣＰＵ３０からの制御信号に応じてマスク線５８を介してバッファ４８にマスク信号を出力する。バッファ４８にマスク信号が入ると、リセット信号線５６Ｂに対してリセット信号が出力されても、該リセット信号はＡＳＩＣ３４側に出力されないようになる。
【００６４】
また、ＣＰＵ３０は、タイマスタート信号線６０及び省電力移行お知らせ信号線６２を介してタイマＩＣ３８に接続されている。ＣＰＵ３０は、タイマＩＣ３８に対して、タイマスタート信号線６０を介してタイマスタート信号を出力し、省電力移行お知らせ信号線６２を介して省電力移行お知らせ信号（例えば、負論理（アクティブ・ロー）の場合には、予め定められたＬレベルのパルス幅αを有するパルス信号）を出力する。以下、ＣＰＵ３０から出力される省電力移行お知らせ信号を第１の信号と呼称する。
【００６５】
図３に、タイマＩＣ３８の機能構成図を示す。タイマＩＣ３８は、信号受付部２２、タイマ２６、及び信号出力部２８を備えている。
【００６６】
信号受付部２２は、ＣＰＵ３０からタイマスタート信号線６０を介して出力されたタイマスタート信号や、ＣＰＵ３０から省電力移行お知らせ信号線６２を介して出力された第１の信号を検知して受け付ける。
【００６７】
タイマ２６は、ＣＰＵ３０が第１の状態から第２の状態への移行に必要な処理を開始した後の予め定められた時期からカウントをスタートする。本実施の形態では、信号受付部２２でタイマスタート信号を受け付けた（検知した）ときに、予め定められた時間Ｔ１を設定してカウントをスタートする。なお、以下では、ＣＰＵ３０が第１の状態から第２の状態への移行に必要な処理（本実施の形態では、後述する（１）から（４）までの処理）を前処理と呼称する。
【００６８】
信号出力部２８は、上記予め定められた時間Ｔ１が経過してタイマ２６がタイムアウトした場合には、ＣＰＵ３０を第２の状態に移行させるための第２の信号を生成して省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力する。本実施の形態では、上記第１の信号（省電力移行お知らせ信号）と同じ波形の信号が第２の信号として生成されるものとする。
【００６９】
ＡＳＩＣ３４は、タイマＩＣ３８から第２の信号を受け付けると、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。これにより、ＣＰＵ３０が第１の状態から第２の状態に移行すると共に、画像形成装置１０が第２の省電力状態から第３の省電力状態に移行する。
【００７０】
また、信号出力部２８は、タイマ２６がタイムアウトする前であっても、信号受付部２２がＣＰＵ３０から出力された第１の信号を受け付けた場合には、上記第２の信号を生成して省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力する。本実施の形態では、ＣＰＵ３０から第１の信号を受けて第２の信号が出力されると、タイマ２６のカウントが停止されるように構成されている。なお、タイマ２６のカウントが停止されずタイマ２６のタイムアウトにより第２の信号が再度出力される構成であっても、ＡＳＩＣ３４がＦＥＴ３２をオンすることがないよう構成されているため、ＣＰＵ３０の状態に影響はない。
【００７１】
また、ＡＳＩＣ３４は、外部イベントが生じた場合には、その旨をＣＰＵ３０に通知する割り込み機能を有している。ＡＳＩＣ３４は、外部イベントが発生した際にＣＰＵ３０が第２の状態にある場合には、電力供給を再開してＣＰＵ３０を第１の状態に移行させてから外部イベント発生を通知する。
【００７２】
次に、本実施の形態に係るＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れについて説明する。まず、ＣＰＵ３０の第２の状態への移行に必要な下記の（１）から（４）までの前処理が順に行われる。
【００７３】
（１）ＣＰＵ３０は、ＣＰＵ３０に対する電力の供給が停止されて第２の状態に移行されも、その後電力の供給が再開されて第１の状態に移行されたときに該第２の状態への移行前の状態に復帰できるよう、必要なデータをＲＡＭ４２に退避（格納）する。ここで格納されるデータは、例えば、ＵＩ部１８が画像形成装置１０に対して着脱可能な要素である場合には現在接続されているＵＩ部１８の種類を示すデータ、現在画像形成装置１０で印刷情報を蓄積しているか否かを示すデータ等、現在の画像形成装置１０の状態を示すデータである。以下、これらデータを状態データと呼称する。
【００７４】
ＣＰＵ３０は、画像形成装置１０に電源が投入されたときやリセット（再起動）されたときには、まず、ＣＰＵ３０は初期化処理を行って、その後状態データを取得して設定する作業を行なう。一方、ＣＰＵ３０が第２の状態にあるときに外部イベントが発生した場合には、ＣＰＵ３０はリセットされずに第２の状態から第１の状態に移行するが、上記のように第２の状態に移行する前に状態データを待避しておくため、初期化後の状態データを取得する作業が省略される。
【００７５】
（２）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、ＡＳＩＣ３４の設定を変更して外部イベントが発生した場合の割込作業の仕方を変更する。
【００７６】
ＡＳＩＣ３４は、ＣＰＵ３０の状態に応じて割込作業を行う必要がある。具体的には、ＣＰＵ３０が第１の状態にある場合には、外部イベントが発生したときにその旨をＰＣＩバス４６を介して通知する（第１割込作業）が、ＣＰＵ３０が第２の状態にある場合には、外部イベントが発生したときにまずＣＰＵ３０に対する電力の供給を再開してＣＰＵ３０を第１の状態に移行し、ＰＣＩバス４６とのアイソレートを解除してから外部イベントの発生をＰＣＩバス４６を介して通知する（第２割込作業）。
【００７７】
そこで、ＣＰＵ３０は、第１の状態から第２の状態に移行する前に、ＡＳＩＣ３４に設けられた割込作業を規定するレジスタの値を書換えて、第２割込作業が行われるように設定変更する。
【００７８】
（３）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、マスク信号がＡＳＩＣ３４から出力されるようにＡＳＩＣ３４の設定を変更する。
【００７９】
前述したように、本実施の形態では、ＣＰＵ３０への電力供給を停止すると、リセットＩＣ３６からリセット信号が出力される構成となっており、ＡＳＩＣ３４がリセット（再起動）されてしまう。ＡＳＩＣ３４がリセットされると、ＡＳＩＣ３４が初期状態に戻ってしまう。そこで、ＣＰＵ３０は、ＡＳＩＣ３４に設けられたマスク信号出力を規定するレジスタの値を書換えて、ＡＳＩＣ３４からマスク信号がバッファ４８に出力されるように設定変更する。これにより、ＡＳＩＣ３４は、バッファ４８に対するマスク信号の出力を開始する。
【００８０】
（４）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、ＰＣＩバス４６からＡＳＩＣ３４がアイソレートされるようにＡＳＩＣ３４の設定を変更する。
【００８１】
これは、ＣＰＵ３０に対する電力の供給が停止されても、ＡＳＩＣ３４の電力の供給は継続されるため、ＰＣＩバス４６を介してＡＳＩＣ３４に対する電力がＣＰＵ３０側にまわりこまないようにするためである。ＡＳＩＣ３４は、上記制御信号を受け付けると、ＡＳＩＣ３４のＰＣＩバス４６に対するインタフェースをハイインピーダンス状態に設定する。これにより、ＡＳＩＣ３４はＰＣＩバス４６からアイソレートする。
【００８２】
上記（１）から（４）までの前処理が終了すると、ＣＰＵ３０は、次の（５）に示す処理を行う。
【００８３】
（５）ＣＰＵ３０は、ＣＰＵ３０に予め設けられているレジスタ（以下、スリープレジスタ）に、電力供給が停止されても問題ない状態（スリープ状態）であることを示すデータを書込み、自身をスリープ状態に設定する。ＣＰＵ３０のスリープ状態が設定されると、ＣＰＵ３０から第１の信号が出力される。
【００８４】
この他にＣＰＵ３０は、上記前処理が開始された後の予め定められた時期にタイマＩＣ３８に対してタイマスタート信号を出力する。本実施の形態では、（４）が終了した後（５）でスリープ状態に設定する前に、タイマＩＣ３８に対してタイマスタート信号を出力する。タイマＩＣ３８の信号受付部２２が、ＣＰＵ３０からタイマスタート信号を受け付けると、前述のようにタイマ２６のカウントがスタートする。
【００８５】
また、タイマＩＣ３８の信号受付部２２は、ＣＰＵ３０から（５）で出力された第１の信号を受け付けると、前述したように信号出力部２８が第２の信号を生成してＡＳＩＣ３４に出力する。ＡＳＩＣ３４は、第２の信号を受け付けると、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。これにより、ＣＰＵ３０が第１の状態から第２の状態に移行する。
【００８６】
一方、上記（５）においてＣＰＵ３０がスリープ状態に設定された後、例えばＣＰＵ３０に、ＣＰＵ３０の状態変化や、ＣＰＵ３０の内部タイマのカウントによる内部割込や、ＣＰＵ３０に内部エラー等の、ＣＰＵ３０をスリープ状態から復帰させるＣＰＵ３０内部で発生する事象（以下、内部イベントと呼称）が発生すると、ＣＰＵ３０はスリープ状態から復帰する。具体的には、第１の信号の出力途中であっても、ＣＰＵ３０はスリープレジスタを初期状態に戻してスリープ状態を解除する。
【００８７】
第１の信号の出力途中でスリープ状態が解除されると、第１の信号の出力が途中で終わってしまうため、第１の信号のパルスが短すぎて、タイマＩＣ３８は第１の信号を検知できない。なお、ＣＰＵ３０は、ＣＰＵ３０から第１の信号の出力が開始された後は既に第１の信号を出力したという認識のもと、再度第１の信号を出力することはない。
【００８８】
また、上記内部イベントの他、第１の信号の出力途中でＣＰＵ３０や省電力移行お知らせ信号線６２に何らかの不具合が発生した場合も、第１の信号の出力が途中で途切れる。このため、上記と同様、タイマＩＣ３８は第１の信号を検知できないこととなる。
【００８９】
しかしながら、本実施の形態では、ＣＰＵ３０からタイマＩＣ３８に対してタイマスタート信号を出力しており、これを受けてカウントを開始したタイマ２６がタイムアウトしたときに信号出力部２８が第２の信号を生成して出力するよう構成されている。これにより、ＡＳＩＣ３４は、タイマＩＣ３８から第２の信号を受け付け、ＦＥＴ３２をオフにして、ＣＰＵ３０に対する電力の供給を停止する。
【００９０】
なお、第２の状態へ移行する際にＣＰＵ３０で内部イベントや不具合が発生しても、既に第１の状態から第２の状態への移行に必要な一連の処理は完了しているため、ＣＰＵ３０をリセットせずにそのままＣＰＵ３０を第２の状態に移行しても問題はない。そこで、上記のように、ＣＰＵ３０の第２の状態への移行が継続されるようにしている。
【００９１】
なお、タイマＩＣ３８を設けずに、ＣＰＵ３０から省電力移行お知らせ信号が直接ＡＳＩＣ３４に出力される構成とした場合に上記タイミングで上記異常が発生した場合も、省電力移行お知らせ信号のパルスが短すぎて、ＡＳＩＣ３４は該信号を検知できない。また、ＡＳＩＣ３４はＰＣＩバス４６からアイソレートされているため、ＣＰＵ３０からＡＳＩＣ３４にアクセスすることができず、ＣＰＵ３０がＡＳＩＣ３４の設定を変更することもできない状態である。更に、ＡＳＩＣ３４は、予め定められた順序で動作するように設計されており、例えば、（４）でＰＣＩバス４６からアイソレートした後は、省電力移行お知らせ信号を受けてＣＰＵ３０を第２の状態に移行させなければ、次の動作に進まないようになっている。このため、ＡＳＩＣ３４は省電力移行お知らせ信号を待ち続け、コントローラ１２はハングアップ状態になってしまう。
【００９２】
しかしながら、本実施の形態のようにタイマＩＣ３８を設けることで、ＡＳＩＣ３４がＰＣＩバス４６からアイソレートした後にＣＰＵ３０に異常が発生しても、ＣＰＵ３０は第１の状態から第２の状態に移行され、ハングアップは防止される。
【００９３】
なお、ここでは、第１の信号と第２の信号とが同じ波形の信号（省電力移行お知らせ信号）となるように生成する例について説明したが、ＡＳＩＣ３４が第２の信号を受け付けた場合にＦＥＴ３２をオフするように構成されていれば、第１の信号と第２の信号とが異なる信号であってもよい。
【００９４】
次に、ＣＰＵ３０が第２の状態にある場合において外部イベントが発生したときの処理について説明する。
【００９５】
まず、ＡＳＩＣ３４は、ＦＥＴ３２をオンしてＣＰＵ３０に対する電力供給を再開し、ＣＰＵ３０を第１の状態に移行する。そして、第１の状態に移行した後は、該移行後に必要な下記（６）から（９）までの処理が行われる。なお、以下では、移行後に必要な（６）から（９）までの処理を後処理と呼称する。
【００９６】
（６）まず、ＡＳＩＣ３４は、ＰＣＩバス４６とのアイソレートを解除して、ＣＰＵ３０とＰＣＩバス４６を介した通信が可能な状態にする。ＡＳＩＣ３４は、アイソレートを解除すると、ＰＣＩバス４６を介してその旨をＣＰＵ３０に通知する。その後、ＣＰＵ３０は、自身を初期化する。
【００９７】
（７）ＣＰＵ３０は、ＲＡＭ４２に待避しておいた状態データを読み出して内部レジスタ等に格納して設定する。
【００９８】
（８）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、マスク信号がＡＳＩＣ３４から出力されないようにＡＳＩＣ３４に設けられたマスク信号出力を規定するレジスタの値を書換えて、ＡＳＩＣ３４の設定を変更する。
【００９９】
（９）ＣＰＵ３０は、ＰＣＩバス４６を介してＡＳＩＣ３４に制御信号を出力し、第１割込作業が行われるようにＡＳＩＣ３４に設けられた割込作業を規定するレジスタの値を書換えて、設定変更する。
【０１００】
上記後処理の後に、ＡＳＩＣ３４は、ＣＰＵ３０にＰＣＩバス４６を介して外部イベント発生を通知する。ＣＰＵ３０は、通知された外部イベントに応じて、画像形成装置１０を第２の省電力状態から第１の省電力状態に移行させたり、非省電力状態に移行させて、外部イベントに応じた処理を行ったりする。
【０１０１】
なお、ＣＰＵ３０のスリープ状態設定後に、異常が発生してＣＰＵ３０及びＡＳＩＣ３４をリセットすると、初期化の後、状態データを取得して設定する作業を行った後、再度上記（１）以降の処理が繰り返されることとなり、ＣＰＵ３０を第１の状態から第２の状態へ移行するのに時間がかかるが、本実施の形態で説明したように、ＣＰＵ３０をリセットせずに第１の状態から第２の状態へ移行するようにしたため、リセットする場合に比べて移行に時間がかからない。
【０１０２】
［第２の実施の形態］
【０１０３】
第１の実施の形態では、タイマＩＣ３８のタイマ２６のカウントをスタートさせるための信号として、タイマスタート信号を用いたが、本実施の形態では、タイマスタート信号の代わりにマスク信号を用いてタイマ２６をスタートさせる例について説明する。なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＡの符号を付してコントローラ１２Ａと呼称する。
【０１０４】
図４は、本実施の形態に係るコントローラ１２Ａの構成を示す図である。図４において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１０５】
本実施の形態に係るコントローラ１２Ａには、タイマスタート信号線６０に代えて、マスク信号監視線６６が設けられている。マスク信号監視線６６の一端は、マスク線５８に接続され、他端はタイマＩＣ３８に接続されている。ＡＳＩＣ３４からマスク線５８を介してバッファ４８に対してマスク信号が出力されると、マスク線５８に接続されたマスク信号監視線６６にもマスク信号が伝送される。
【０１０６】
本実施の形態では、信号受け付け部２２がマスク信号監視線６６からマスク信号を受け付けた（検知した）ときに、タイマ２６が予め定められた時間Ｔ２を設定してカウントを開始するように構成されている。なお、マスク信号が出力される時期が、第１の実施の形態で説明したタイマスタート信号の出力より前である場合には、Ｔ２はＴ１より長くなるよう設定される。
【０１０７】
本実施の形態のＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れは、タイマスタート信号の出力が行われず、且つ（３）でＡＳＩＣ３４からマスク信号が出力された場合にタイマ２６のカウントがスタートする以外は、第１の実施の形態と同様であるため、ここでのこれ以上の説明を省略する。
【０１０８】
［第３の実施の形態］
【０１０９】
本実施の形態では、第１の信号を出力する信号線と第２の信号を出力する信号線とをワイヤードオア結線して、ＡＳＩＣ３４に省電力移行お知らせ信号を出力する例について説明する。なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＢの符号を付してコントローラ１２Ｂと呼称する。
【０１１０】
図５は、本実施の形態に係るコントローラ１２Ｂの構成を示す図である。図５において、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１１１】
本実施の形態に係るコントローラ１２Ｂには、省電力移行お知らせ信号線６２に代えて、省電力移行お知らせ信号線６８が設けられている。省電力移行お知らせ信号線６８の一端は、ＣＰＵ３０に接続され、他端は省電力移行お知らせ信号線６４の接点６９に接続されている。
【０１１２】
タイマＩＣ３８で生成された第２の信号は省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力されるが、ＣＰＵ３０で生成された第１の信号は省電力移行お知らせ信号線６８に出力され接点６９に到達した後、省電力移行お知らせ信号線６４を介してＡＳＩＣ３４に出力される。
【０１１３】
前述したように、第１の信号と第２の信号は同じ波形の信号（省電力移行お知らせ信号）として生成され出力されているため、どちらか一方の信号をＡＳＩＣ３４が受け付ければ、ＦＥＴ３２がオフされる。
【０１１４】
また、例えば、ＡＳＩＣ３４が負論理（アクティブ・ロー）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち下がりのエッジを検知して信号を受け付けるよう構成されている場合には、第１の信号と第２の信号とが互いに立ち下がりエッジを有するパルス信号であって、ＡＳＩＣ３４のエッジの検知に必要なだけのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。また、ＡＳＩＣ３４が負論理（アクティブ・ロー）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち下がりのエッジが検知されると共に、該エッジに続いて予め定められた長さだけＬレベルが検知されたときに、信号を受け付けるよう構成されている場合にも、第１の信号と第２の信号とが互いに立ち下がりエッジを有し、ＡＳＩＣ３４の検知に必要なだけのＬレベルのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。
【０１１５】
なお、本実施の形態では、第１の信号と第２の信号の両方が出力されて、接点６９で合成されてパルス幅が長くなったとしても、ＡＳＩＣ３４では、到着したパルス信号の立ち下がりエッジが検知されれば（或いは、立ち下がりエッジ及び予め定められた長さ以上のＬレベルとが検知されれば）、この信号に応じてＦＥＴ３２をオフするため、ＡＳＩＣ３４は問題なく動作する。
【０１１６】
また、ＡＳＩＣ３４が正論理（アクティブ・ハイ）で動作する場合であって、パルス信号の立ち上がりエッジを検知して信号を受け付けるよう構成されている場合も同様に、第１の信号と第２の信号とが互いに立ち上がりエッジを有するパルス信号であって、ＡＳＩＣ３４のエッジの検知に必要なだけのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。また、ＡＳＩＣ３４が正論理（アクティブ・ハイ）で動作する場合であって、ＡＳＩＣ３４がパルス信号の立ち上がりのエッジが検知されると共に、該エッジに続いて予め定められた長さだけＨレベルが検知されたときに、信号を受け付けるよう構成されている場合にも、第１の信号と第２の信号とが互いに立ち上がりエッジを有し、ＡＳＩＣ３４の検知に必要なだけのＬレベルのパルス幅を有するパルス信号であればよく、互いに同じパルス幅でなくともよい。
【０１１７】
なお、本実施の形態のＣＰＵ３０が第１の状態から第２の状態に移行する際の制御の流れは、上記第１の実施の形態でＣＰＵ３０が第１の信号を出力する信号線を省電力移行お知らせ信号線６８とする以外は、第１の実施の形態と同様であるため、ここでのこれ以上の説明を省略する。
【０１１８】
ところで、本実施の形態のコントローラ１２Ｂに、タイマスタート信号線６０に代えて、第２の実施の形態で説明したマスク信号監視線６６を設けるようにしてもよい。すなわち、本実施の形態のようにワイヤードオア接続する構成において、マスク信号をタイマＩＣ３８のタイマ２６をスタートさせるトリガとして用いるようにしてもよい。
【０１１９】
また、省電力移行お知らせ信号線６８の一端をＣＰＵ３０に接続し、他端をＡＳＩＣ３４に接続するように構成し、省電力移行お知らせ信号線６８と省電力移行お知らせ信号線６４とを結線せずに、各々ＡＳＩＣ３４に接続するようにしてもよい。
【０１２０】
ＡＳＩＣ３４は、省電力移行お知らせ信号線６８から第１の信号を受け付けた場合、及び省電力移行お知らせ信号線６４から第２の信号を受け付けた場合のいずれか一方の場合に、ＦＥＴ３２をオフする。また、ＡＳＩＣ３４がいずれか一方から信号を受け付けてＦＥＴ３２をオフした後に、他方から信号を受け付けた場合には、再度ＦＥＴ３２をオフする制御は行わないよう構成されていてもよい。
【０１２１】
［第４の実施の形態］
【０１２２】
なお、上記第１の実施の形態から第３の実施の形態まで、タイマＩＣ３８を設けてハードウェアにより制御する構成について説明したが、ソフトウェアにより制御するようにしてもよい。
【０１２３】
具体的には、上記タイマＩＣ３８が行う動作をＣＰＵがプログラムを実行することにより実現する。例えば、図２、図４、及び図５において、ＣＰＵ３０とは別のＣＰＵ（以下、第２のＣＰＵ）をタイマＩＣ３８の代わりに設け、該第２のＣＰＵにメモリを接続し、該メモリに第２のＣＰＵが実行するプログラムを予め記憶しておく。
【０１２４】
図６に、図２におけるコントローラ１２のタイマＩＣ３８を第２のＣＰＵ３１に置き換えた場合の構成図を示す。第２のＣＰＵ３１は、上記タイマＩＣ３８と同様に、第２のＣＰＵ３１とタイマスタート信号線６０及び省電力移行お知らせ信号線６２を介して接続され、且つＡＳＩＣ３４と省電力移行お知らせ信号線６４を介して接続されている。第２のＣＰＵ３１にはシステムバス４５を介してＲＯＭ４１、ＲＡＭ４３が接続されている。ＲＯＭ４１にはＣＰＵ３１が実行するプログラムが記憶されており、ＲＡＭ４３は、ＣＰＵ３１のワークメモリとして使用される。なお、ＣＰＵ３１が実行するプログラムを記憶する記憶媒体は、ＲＯＭに限定されず、ＨＤＤ（ハードディスク）やフラッシュメモリなどであってもよい。
【０１２５】
図７は、第１の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【０１２６】
ステップ１００では、ＣＰＵ３０からタイマスタート信号を受け付けたか否かを判断する。タイマスタート信号を受け付けたと判断した場合には、ステップ１０２に進み、予め定められた時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１２７】
ステップ１０４では、ＣＰＵ３０から第１の信号を受け付けたか否かを判断する。ここで第１の信号を受け付けたと判断した場合には、ステップ１０８に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１２８】
一方、ステップ１０４で、ＣＰＵ３０から第１の信号を受け付けていないと判断した場合には、ステップ１０６で、タイマがタイムアウトしたか否かを判断する。ここでタイマがタイムアウトしていないと判断した場合には、ステップ１０４に戻り、タイマがタイムアウトしたと判断した場合には、ステップ１０８に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１２９】
なお、第２の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合には、上記ステップ１００の処理でマスク信号を受け付けたか否かを判断するようにし、受け付けたと判断した場合に、ステップ１０２に進むようにする。
【０１３０】
図８は、第３の実施の形態に相当するタイマＩＣ３８の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。
【０１３１】
ステップ２００では、ＣＰＵ３０からタイマスタート信号を受け付けたか否かを判断する。タイマスタート信号を受け付けたと判断した場合には、ステップ２０２に進み、予め定められた時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１３２】
ステップ２０４では、タイマがタイムアウトしたか否かを判断する。ここではタイマがタイムアウトしたと判断するまで待機し、タイマがタイムアウトしたと判断した場合には、ステップ２０６に進み、ＡＳＩＣ３４に第２の信号を出力する。
【０１３３】
なお、マスク信号を受け付けた場合にタイマをスタートさせる場合には、上記ステップ２００の処理でマスク信号を受け付けたか否かを判断するようにし、受け付けたと判断した場合に、ステップ２０２に進むようにする。
【０１３４】
［第５の実施の形態］
【０１３５】
本実施の形態では、上記前処理を開始してから第２の状態への移行が完了するまでの期間（以下、Ａ期間）、及び後処理を開始してから終了するまでの期間（以下、Ｂ期間）において異常が発生した場合に、これを検知して、検知した時期に応じた制御を行うタイマＩＣについて説明する。
【０１３６】
なお、本実施の形態に係る画像形成装置１０は、コントローラ１２の構成以外は第１の実施の形態で説明した画像形成装置１０と同じであるため、説明を省略する。また、本実施の形態のコントローラを、第１の実施の形態のコントローラ１２と区別するため、末尾にＣの符号を付してコントローラ１２Ｃと呼称する。
【０１３７】
図９は、本実施の形態に係るコントローラ１２Ｃの構成を示す図である。図９において、太線で示された部分が図２の構成に対してあらたに追加した要素であり、図２と同一もしくは同等の部分には同じ記号を付し、その説明を省略する。
【０１３８】
本実施の形態に係るコントローラ１２Ｃには、タイマＩＣ３８に代えて、タイマＩＣ３９が設けられている。タイマＩＣ３９は、第１の実施の形態に係るタイマＩＣ３８と同等の機能に加え、更に、上記説明したように、Ａ期間及びＢ期間で発生した異常を検知して、検知した時期に応じた制御を行う。
【０１３９】
また、コントローラ１２Ｃには、状況伝達線７０が設けられている。状況伝達線７０の一端は、ＣＰＵ３０に接続され、他端はタイマＩＣ３９に接続されている。ＣＰＵ３０は、状況伝達線７０を介して処理の進捗状況を知らせるための状況信号をタイマＩＣ３９に伝送する。
【０１４０】
また、 コントローラ１２Ｃには、リセット信号監視線７２が設けられている。リセット信号監視線７２の一端は、リセット信号線５６に接続され、他端はタイマＩＣ３９に接続されている。リセット信号監視線７２にはリセットＩＣ３６から出力されたリセット信号が伝達される。タイマＩＣ３９は、リセット信号監視線７２によりリセットＩＣ３６からリセット信号が出力されたか否かを監視する。
【０１４１】
また、コントローラ１２Ｃには、 リセット信号線７４が設けられている。リセット信号線７４の一端は、ＣＰＵ３０に接続され、他端はタイマＩＣ３９に接続されている。タイマＩＣ３９は、リセット信号線７４を介してＣＰＵ３０をリセットするためのリセット信号をＣＰＵ３０に出力する。
【０１４２】
また、 コントローラ１２Ｃには、リセット信号線７６が設けられている。リセット信号線７６の一端は、ＡＳＩＣ３４に接続され、他端はタイマＩＣ３９に接続されている。タイマＩＣ３９は、リセット信号線７６を介してＡＳＩＣ３４をリセットするためのリセット信号をＡＳＩＣ３４に出力する。
【０１４３】
また、コントローラ１２には、制御線７８が設けられている。制御線７８の一端は、タイマＩＣ３９に接続され、他端は制御線５２に接続されている。タイマＩＣ３９は、制御線７８及び制御線５２を介してＦＥＴ３２をオン・オフするための制御信号をＦＥＴ３２に出力する。
【０１４４】
図１０は、タイマＩＣ３９の機能構成図である。
【０１４５】
タイマＩＣ３９は、信号受付部８２、レジスタ群８４、タイマ８６、信号出力部８８、及び制御部９０を備えている。
【０１４６】
レジスタ群８４は、複数のレジスタ（記憶領域）を備えている。本実施の形態では、１０個のレジスタが設けられている。各レジスタを順にレジスタＲ１、レジスタＲ２・・・レジスタＲ１０と呼称する。各レジスタの初期値は０とする。
【０１４７】
信号受付部８２は、ＣＰＵ３０からタイマスタート信号線６０を介して出力されたタイマスタート信号、ＣＰＵ３０から省電力移行お知らせ信号線６２を介して出力された第１の信号、ＣＰＵ３０から状況伝達線７０を介して出力された状況信号、及びリセットＩＣ３６からリセット信号監視線７２介して伝達されたリセット信号の各々を検知して受け付ける。受け付けた信号に応じてレジスタ群８４のレジスタを書換える。また、ＣＰＵ３０から第１の信号を受け付けた場合、及びリセットＩＣ３６からリセット信号を受け付けた場合には、その旨を信号出力部８８に通知する。
【０１４８】
タイマ８６は、タイムアウト時間が設定されると、カウントをスタートする。タイムアウトすると、信号出力部８８及び制御部９０に通知する。
【０１４９】
信号出力部８８は、制御部９０により設定された信号を生成して出力する。
【０１５０】
制御部９０は、レジスタ群８４の値が書換えられた場合に、これに応じてタイマ８６にタイムアウト時間を設定して、タイマ８６のカウントをスタートさせると共に、信号出力部８８が生成して出力する信号を設定する。また、信号出力部８８がリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期化して「０」にする。
【０１５１】
以下、本実施の形態に係るコントローラ１２Ｃの作用について詳細に説明する。
【０１５２】
本実施の形態では、上記Ａ期間を６つの期間に分けて異常の発生を監視する。なお、下記（１）から（５）で示す処理は、第１の実施の形態で説明した（１）から（５）の処理を示す。
【０１５３】
・第１の期間：（１）の処理開始から（１）の処理終了までの期間
・第２の期間：（２）の処理開始から（２）の処理終了までの期間
・第３の期間：（３）の処理開始から（３）の処理終了までの期間
・第４の期間：（４）の処理開始から（４）の処理終了までの期間
・第５の期間：（５）の処理開始から（５）の処理終了までの期間
・第６の期間：タイマＩＣ３９から第２の信号を出力してからリセット信号監視線７２によりリセット信号を検知するまでの期間
【０１５４】
また、Ｂ期間を以下の４つの期間に分けて異常の発生を監視する。なお、下記（６）から（９）で示す処理は、第１の実施の形態で説明した（６）から（９）の処理を示す。
【０１５５】
・第７の期間：（６）におけるＡＳＩＣ３４からのアイソレート解除の通知の受け付けから（６）の処理終了までの期間
・第８の期間：（７）の処理開始から（７）の処理終了までの期間
・第９の期間：（８）の処理開始から（８）の処理終了までの期間
・第１０の期間：（９）の処理開始から（９）の処理終了までの期間
【０１５６】
まず、Ａ期間における動作について説明する。
【０１５７】
ＣＰＵ３０は、（１）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ１に「１」を書き込む。また、制御部９０は、レジスタＲ１に「１」が書込まれると、タイマ８６に第１の期間に対応するタイムアウト時間Ｔａを設定してカウントをスタートさせる。また、制御部９０は、第１の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１５８】
ＣＰＵ３０は、（２）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ２に「１」を書き込む。また、制御部９０は、レジスタＲ２に「１」が書込まれると、タイマ８６に第２の期間に対応するタイムアウト時間Ｔｂを設定してカウントをスタートする。また、制御部９０は、第２の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１５９】
ＣＰＵ３０は、（３）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ３に「１」を書き込む。また、制御部９０は、レジスタＲ３に「１」が書込まれると、タイマ８６に第３の期間に対応するタイムアウト時間Ｔｃを設定してカウントをスタートする。また、制御部９０は、第３の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１６０】
ＣＰＵ３０は、（４）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ４に「１」を書き込む。また、制御部９０は、レジスタＲ４に「１」が書込まれると、タイマ８６に第４の期間に対応するタイムアウト時間Ｔｄを設定してカウントをスタートする。また、制御部９０は、第４の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１６１】
ＣＰＵ３０は、（５）でスリープ状態に設定したときにＣＰＵ３０からタイマスタート信号線６０を介してタイマスタート信号を出力する。信号受付部８２はタイマスタート信号線６０を介してＣＰＵ３０からタイマスタート信号を受け付けたときに、レジスタＲ５に「１」を書き込む。また、制御部９０は、レジスタＲ５に「１」が書込まれると、タイマ８６に第５の期間に対応するタイムアウト時間Ｔｅを設定してカウントをスタートする。第５の期間で異常が発生した場合またはＣＰＵ３０から第１の信号を受け付けた場合に出力する信号（ここでは、第２の信号）を信号出力部８８に設定する。
【０１６２】
制御部９０は、タイマＩＣ３９から第２の信号を出力したときに、レジスタＲ６に「１」を書き込む。また、制御部９０は、レジスタＲ６に「１」が書込まれると、タイマ８６に第６の期間に対応するタイムアウト時間Ｔｆを設定してカウントをスタートする。第６の期間で異常が発生した場合に出力する信号（ここでは、ＦＥＴ３２をオフする制御信号）を信号出力部８８に設定する。
【０１６３】
なお、各タイムアウト時間は、上記第１から第６の期間で正常に処理が行われる場合の所要時間より予め定められた時間だけ長い時間とする。各期間における処理がタイムアウト時間より長い時間かかっている場合には、タイマ８６がタイムアウトし異常が発生したと判断される。
【０１６４】
タイマ８６がタイムアウトすると、その通知が信号出力部８８に出力される。信号出力部８８は、該通知を受けると、制御部９０により設定された信号を生成して出力する。以下、信号を出力する処理について具体的に説明する。
【０１６５】
レジスタＲ１に「１」が書込まれた後、レジスタＲ２の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第１の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６６】
レジスタＲ２に「１」が書込まれた後、レジスタＲ３の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第２の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６７】
レジスタＲ３に「１」が書込まれた後、レジスタＲ４の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第３の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６８】
レジスタＲ４に「１」が書込まれた後、レジスタＲ５の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第４の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１６９】
このように、第１〜第４の期間で異常が発生したことが検知された場合には、また移行に必要な処理が終了していない段階での異常発生であるため、本実施の形態では、ＣＰＵ３０を第２の状態に移行することなくＣＰＵ３０及びＡＳＩＣ３４をリセットするようにしている。また、ＣＰＵ３０及びＡＳＩＣ３４をリセットすることで、双方の状態を合わせるようにしている。
【０１７０】
なお、制御部９０は、信号出力部８８からリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期値「０」に戻す。
【０１７１】
また、第１から第４期間において、各期間の処理が正常に終了した場合には、タイマ８６がタイムアウトする前に、次の期間のタイムアウト期間がタイマ８６に設定されてカウントがスタートされるため、信号出力部８８からリセット信号は出力されない。
【０１７２】
レジスタＲ５に「１」が書込まれた後、レジスタＲ６の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第５の期間でＣＰＵ３０に異常が発生したことを示しており、省電力移行お知らせ信号線６４を介してＣＰＵ３０に対して第２の信号を出力する。また、ここでタイムアウトする前に、信号受付部８２でＣＰＵ３０から第１の信号を受け付けた場合にも、第２の信号を出力する。
【０１７３】
第５の期間における制御は、第１から第４の実施の形態で説明した制御に相当する
【０１７４】
レジスタＲ６に「１」が書込まれた後、信号受付部８２でリセット信号監視線７２を介してリセット信号を受け付ける前にタイマ８６がタイムアウトした場合には、第６の期間でＡＳＩＣ３４に異常が発生したことを示しており、制御線７８を介して制御信号を出力し、ＦＥＴ３２をオフする。すなわち、リセット信号を受け付けない場合には、第２の信号を出力しても、ＣＰＵ３０に対する電力供給が停止されていないことを示すため、ここではＡＳＩＣ３４に代わり、ＦＥＴ３２に制御信号を出力してオフするようにしている。なお、タイマ８６がタイムアウトする前に信号受付部８２でリセット信号を受け付けた場合には、正常にＣＰＵ３０の電源がオフされたため、タイマ８６のカウントは停止される。
【０１７５】
次に、Ｂ期間における動作について説明する。
【０１７６】
ＣＰＵ３０は、（６）の処理でＡＳＩＣ３４からＰＣＩバス４６とのアイソレートを解除した旨の通知を受けると、状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ７に「１」を書き込む。また、制御部９０は、レジスタＲ７に「１」が書込まれると、タイマ８６に第７の期間に対応するタイムアウト時間Ｔｇを設定してカウントをスタートさせる。また、制御部９０は、第７の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７７】
ＣＰＵ３０は、（７）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ８に「１」を書き込む。また、制御部９０は、レジスタＲ８に「１」が書込まれると、タイマ８６に第８の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第８の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７８】
ＣＰＵ３０は、（８）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ９に「１」を書き込む。また、制御部９０は、レジスタＲ９に「１」が書込まれると、タイマ８６に第９の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第９の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１７９】
ＣＰＵ３０は、（９）の処理を開始したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けたときに、レジスタＲ１０に「１」を書き込む。また、制御部９０は、レジスタＲ１０に「１」が書込まれると、タイマ８６に第１０の期間に対応するタイムアウト時間Ｔｈを設定してカウントをスタートさせる。また、制御部９０は、第１０の期間で異常が発生した場合に出力する信号（ここでは、ＣＰＵ３０及びＡＳＩＣ３４をリセットするリセット信号）を信号出力部８８に設定する。
【０１８０】
ＣＰＵ３０は、（９）の処理が終了したときに状況伝達線７０を介して状況信号を出力する。信号受付部８２は状況伝達線７０を介してＣＰＵ３０から状況信号を受け付けると、制御部９０はタイマ８６のカウントを停止する。
【０１８１】
なお、各タイムアウト時間は、上記第７から第１０の期間で正常に処理が行われる場合の所要時間より予め定められた時間だけ長い時間とする。各期間における処理がタイムアウト時間より長い時間かかっている場合には、タイマ８６がタイムアウトして異常が発生したと判断される。
【０１８２】
タイマ８６がタイムアウトすると、その通知が信号出力部８８に出力される。信号出力部８８は、該通知を受けると、制御部９０により設定された信号を生成して出力する。以下、Ｂの期間での信号出力部８８の処理を具体的に説明する。
【０１８３】
レジスタＲ７に「１」が書込まれた後、レジスタＲ８の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第７の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８４】
レジスタＲ８に「１」が書込まれた後、レジスタＲ９の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第８の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８５】
レジスタＲ９に「１」が書込まれた後、レジスタＲ１０の値が「１」に変更される前にタイマ８６がタイムアウトした場合には、第９の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８６】
レジスタＲ１０に「１」が書込まれた後、タイマ８６がタイムアウトした場合には、第１０の期間でＣＰＵ３０に異常が発生したことを示しており、リセット信号線７４を介してＣＰＵ３０に対してリセット信号を出力し、リセット信号線７６を介してＡＳＩＣ３４に対してリセット信号を出力する。
【０１８７】
なお、制御部９０は、信号出力部８８からリセット信号を出力した場合には、レジスタ群８４の各レジスタの値を初期値「０」に戻す。
【０１８８】
また、第７から第９の期間において、各期間の処理が正常に終了した場合には、タイマ８６がタイムアウトする前に、次の期間のタイムアウト期間がタイマ８６に設定されてカウントがスタートされるため、信号出力部８８からリセット信号は出力されない。また、第１０の期間で処理が正常に終了した場合には、タイマ８６は停止されるため、信号出力部８８からリセット信号は出力されない。
【０１８９】
以上説明したように、本実施の形態では、タイマ８６をスタートさせてからタイムアウトするまで（設定した時間が経過するまで）に、次の状況信号（或いはリセット信号や第１の信号）を受け付けなかったら、その期間に異常が発生したものとして制御する。制御内容は、異常が発生した時期に応じている。
【０１９０】
なお、第２、第３の実施の形態におけるタイマＩＣ３８を、本実施の形態のタイマＩＣ３９に置き換えて、且つ状況伝達線７０、リセット信号監視線７２、リセット信号線７４、リセット信号線７６、及び制御線７８を設けてコントローラを構成してもよい。
【０１９１】
また、上記タイマＩＣ３９の処理を、ソフトウェアで行うようにしてもよい。
【０１９２】
具体的には、上記タイマＩＣ３９が行う動作をＣＰＵがプログラムを実行することにより実現する。例えば、図９において、図６に示すようにＣＰＵ３０とは別のＣＰＵ（以下、第２のＣＰＵ）をタイマＩＣ３９の代わりに設け、該第２のＣＰＵにメモリを接続し、該メモリに第２のＣＰＵが実行するプログラムを予め記憶しておく。
【０１９３】
図１１は、本実施の形態に係るタイマＩＣ３９の機能を第２のＣＰＵが実行する場合の処理ルーチンを示すフローチャートである。なお、ここでは第５の期間以外の期間の制御についての処理の流れを説明する。
【０１９４】
ステップ３００では、ＣＰＵ３０から状況信号を受け付けたか否かを判断する。状況信号を受け付けたと判断した場合には、ステップ３０２に進み、対応する期間に応じたタイムアウト時間を設定して第２のＣＰＵに設けられたタイマのカウントをスタートさせる。
【０１９５】
ステップ３０４では、ＣＰＵ３０から次の状況信号を受け付けたか否かを判断する。ここで次の状況信号を受け付けたと判断した場合には、ステップ３０２に戻り、次の期間に対応するタイムアウト時間を設定して第２のＣＰＵに設けられた内部タイマのカウントをスタートさせる。
【０１９６】
一方、ステップ３０４で、次の状況信号を受け付けていないと判断した場合には、ステップ３０６で、タイマがタイムアウトしたか否かを判断する。ここでタイマがタイムアウトしていないと判断した場合には、ステップ３０４に戻り、タイマがタイムアウトしたと判断した場合には、その期間で異常が発生したと判断して、ステップ３０８に進み、異常が発生した期間に対応する予め定められた処理を行う、具体的には、異常が発生した期間に対応する信号を出力する。
【０１９７】
また、本実施の形態では、 Ａ期間及びＢ期間の双方で発生した異常を検知して処理する例について説明したが、Ｂ期間で発生した異常を検知して処理するように構成してもよい。
【０１９８】
また、本実施の形態では、Ａ期間を６つの期間に分けて異常を検知するようにしたが、これに限定されず、例えば、（１）の処理を開始してから（４）の処理が終了するまでの期間、（５）の処理を開始してから（５）の処理が終了するまでの期間、第２の信号を出力してからＣＰＵ３０の電源がオフされるまでの期間、の３つの期間に分けて異常を検知するようにしてもよい。また、Ｂ期間についても、Ｂ期間の開始から終了までを１つの期間として異常を検知するようにしてもよい。
【０１９９】
また、タイマスタート信号線６０を設けずに、上記状況信号をタイマスタート信号の代わりに用いてもよい。例えば、（５）の処理を開始するときに、ＣＰＵ３０からタイマスタート信号代えて状況信号を出力し、これに応じてタイマ８６がスタートするように構成する。この場合には、上記ソフトウェアでタイマＩＣ３９の機能を実行する際、上記第５の期間の制御も図１１のフローチャートで示された処理ルーチンで行われる。
【０２００】
以上、第１〜第５の実施の形態を説明したが、これに限定されるものではない。例えば、上記コントローラ１２、１２Ａ、１２Ｂ、１２ＣのＣＰＵ３０に代えて、第１の状態と第２の状態とに移行可能なハードウェアを設けても良い。すなわち、ＡＳＩＣ３４及びＦＥＴ３２により電力を供給したり制限したりする対象をＣＰＵ３０以外のハードウェアとしてもよい。例えば、ＡＳＩＣ３４とは別のＡＳＩＣとしてもよいし、FPGA（Field Programmable Gate Array）であってもよい。
【０２０１】
また、ＣＰＵ３０を第１の状態及び第２の状態に移行させる手段もＡＳＩＣ３４に限定されず、例えば、上記第１から第５の実施の形態で説明したＡＳＩＣ３４の機能と同等の機能を有する他のハードウェアとしてもよい。
【０２０２】
さらにまた、ＣＰＵ３０に対する電力の供給をオンオフするＦＥＴ３２に代えて他のスイッチを設けても良い。
【０２０３】
さらにまた、前処理は、第１の実施の形態で説明した（１）から（４）までの処理に限定されず、電源制御部２０やコントローラ１２の構成及び機能に応じて、処理の内容を変更してもよい。
【０２０４】
同様に、後処理も、第１の実施の形態で説明した（６）から（９）までの処理に限定されず、電源制御部２０やコントローラ１２の構成及び機能に応じて、処理の内容を変更してもよい。
【０２０５】
また、上記画像形成装置１０は、一例であって、例えば、画像読取部１４が設けられていない構成としてもよい。
【符号の説明】
【０２０６】
１０ 画像形成装置
１２、１２Ａ、１２Ｂ、１２Ｃ コントローラ
１６ 画像形成部
２０ 電源制御部
２２、８２ 信号受付部
２６、８６ タイマ
２８、８８ 信号出力部
３０ ＣＰＵ
３２ ＦＥＴ
３４ ＡＳＩＣ
３８、３９ タイマＩＣ
５０ 電源線
５２ 制御線
５４ 電源監視線
５６ リセット信号線
５８ マスク線
６０ タイマスタート信号線
６２、６４、６８ 省電力移行お知らせ信号線
６６ マスク信号監視線
７０ 状況伝達線
７２ リセット信号監視線
７４、７６ リセット信号線
７８ 制御線
８４ レジスタ群
９０ 制御部
【特許請求の範囲】
【請求項１】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段を備えた省電力処理装置。
【請求項２】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段を備えた省電力処理装置。
【請求項３】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項４】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項５】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、
前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項６】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、
前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項７】
前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間において発生した異常を検知する検知手段と、
前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けた
請求項１〜請求項６のいずれか１項記載の省電力処理装置。
【請求項８】
前記処理手段は、更に、前記第２の状態から前記第１の状態に移行可能に構成されると共に、前記第２の状態から前記第１の状態に移行させた後に必要な第３の処理を行い、
前記移行手段は、更に、前記処理手段が前記第２の状態にある場合において予め定められた事象が発生したときに、前記処理手段を前記第２の状態から前記第１の状態に移行させ、
前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間、及び前記第３の処理が開始されてから終了するまでの期間の各々において発生した異常を検知する検知手段と、
前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けた
請求項１〜請求項６のいずれか１項記載の省電力処理装置。
【請求項９】
前記制御手段は、前記第１の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する
請求項７または請求項８に記載の省電力処理装置。
【請求項１０】
前記制御手段は、前記第１の処理が終了してから前記処理手段の前記第２の状態への移行が完了するまでの期間に異常の発生が検知された場合には、前記処理手段が前記第２の状態に移行するよう制御する
請求項７〜請求項９のいずれか１項記載の省電力処理装置。
【請求項１１】
前記制御手段は、前記第３の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する
請求項８〜請求項１０のいずれか１項記載の省電力処理装置。
【請求項１２】
電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、
前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた画像形成装置。
【請求項１３】
電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、
前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた画像形成装置。
【請求項１４】
コンピュータを、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段
として機能させるためのプログラム。
【請求項１５】
コンピュータを、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段
として機能させるためのプログラム。
【請求項１】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段を備えた省電力処理装置。
【請求項２】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段を備えた省電力処理装置。
【請求項３】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項４】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項５】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、
前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項６】
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段と、
前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた省電力処理装置。
【請求項７】
前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間において発生した異常を検知する検知手段と、
前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けた
請求項１〜請求項６のいずれか１項記載の省電力処理装置。
【請求項８】
前記処理手段は、更に、前記第２の状態から前記第１の状態に移行可能に構成されると共に、前記第２の状態から前記第１の状態に移行させた後に必要な第３の処理を行い、
前記移行手段は、更に、前記処理手段が前記第２の状態にある場合において予め定められた事象が発生したときに、前記処理手段を前記第２の状態から前記第１の状態に移行させ、
前記第１の処理が開始されてから前記処理手段の前記第２の状態への移行が完了するまでの期間、及び前記第３の処理が開始されてから終了するまでの期間の各々において発生した異常を検知する検知手段と、
前記検知手段が検知した異常が発生した時期に応じて予め定められた制御を行う制御手段とを更に設けた
請求項１〜請求項６のいずれか１項記載の省電力処理装置。
【請求項９】
前記制御手段は、前記第１の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する
請求項７または請求項８に記載の省電力処理装置。
【請求項１０】
前記制御手段は、前記第１の処理が終了してから前記処理手段の前記第２の状態への移行が完了するまでの期間に異常の発生が検知された場合には、前記処理手段が前記第２の状態に移行するよう制御する
請求項７〜請求項９のいずれか１項記載の省電力処理装置。
【請求項１１】
前記制御手段は、前記第３の処理の実行中に異常の発生が検知された場合には、前記処理手段及び前記移行手段が再起動するように制御する
請求項８〜請求項１０のいずれか１項記載の省電力処理装置。
【請求項１２】
電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、
前記処理手段から出力された前記第１の信号を受け付けた場合に第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記第２の信号を出力する出力手段と、
前記出力手段から出力された前記第２の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた画像形成装置。
【請求項１３】
電力が供給されて画像形成動作が可能となる画像形成動作可能状態と、電力の供給が制限され画像形成動作が不能となる画像形成動作不能状態とに移行され、前記動作可能状態にある場合に、画像情報に基づいて画像を形成する画像形成手段と、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記画像形成手段を前記画像形成動作可能状態から前記画像形成動作不能状態へ移行させる第１の処理を行い、前記第１の処理を行った後に前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第２の処理を行い、前記第２の処理を行った後に第１の信号を出力する第３の処理を行う処理手段と、
前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に第２の信号を出力する出力手段と、
前記処理手段から出力された前記第１の信号及び前記出力手段から出力された前記第２の信号のいずれか一方を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段と、
を備えた画像形成装置。
【請求項１４】
コンピュータを、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に第１の信号を出力する第２の処理を行う処理手段から出力された前記第１の信号を受け付けた場合に、前記処理手段を前記第２の状態へ移行させる移行手段に対して前記処理手段を前記第２の状態へ移行させるための第２の信号を出力すると共に、前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過するまでに前記処理手段から出力された前記第１の信号を受け付けなかった場合に前記移行手段に対して前記第２の信号を出力する出力手段
として機能させるためのプログラム。
【請求項１５】
コンピュータを、
電力が供給されて動作可能となる第１の状態から、電力の供給が制限され動作不能となる第２の状態に移行可能に構成され、前記第１の状態から前記第２の状態へ移行する前に該移行に必要な第１の処理を行うと共に、前記第１の処理を行った後に該移行をさせる移行手段に対して該移行をさせるための第１の信号を出力する第２の処理を行う処理手段により前記第１の処理が開始された後の予め定められた時期から予め定められた時間が経過した場合に前記移行手段に対して前記移行をさせるための第２の信号を出力する出力手段
として機能させるためのプログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−７３１７６（Ｐ２０１１−７３１７６Ａ）
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願番号】特願２００９−２２４５６５（Ｐ２００９−２２４５６５）
【出願日】平成２１年９月２９日（２００９．９．２９）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２３年４月１４日（２０１１．４．１４）
【国際特許分類】
【出願日】平成２１年９月２９日（２００９．９．２９）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]