積層セラミック電子部品及びその製造方法
【課題】電圧が印加された際に、外部電極の回り込み部端縁を起点とするクラックが生じても、短絡が生じ難い、高信頼性の積層セラミック電子部品を提供する。
【解決手段】第１，第２の端面２ａ，２ｂを覆うように、セラミック積層体２に第１，第２の外部電極５，６が形成され、セラミック積層体２に第１，第２のマーク７，８が、少なくとも１つの側面に露出するように形成され、第１，第２のマーク７，８の内側端部７ａ，８ａと、第１，第２の端面２ａ，２ｂとの間の距離をｄ１，ｄ２、第１，第２の回り込み部５ａ，６ａの先端５ａ１，６ａ１と第１，第２の端面２ａ，２ｂとの間の距離をそれぞれｅ１，ｅ２、第２の内部電極４の先端４ａと、第１の端面２ａとの間のギャップの寸法をｇ２、第１の内部電極３の先端３ａと、第２の端面２ｂとの間のギャップの寸法をｇ１としたときに、ｇ２ ＞ｄ１≧ｅ１かつｇ１＞ｄ２≧ｅ２とされる、積層セラミック電子部品。
【解決手段】第１，第２の端面２ａ，２ｂを覆うように、セラミック積層体２に第１，第２の外部電極５，６が形成され、セラミック積層体２に第１，第２のマーク７，８が、少なくとも１つの側面に露出するように形成され、第１，第２のマーク７，８の内側端部７ａ，８ａと、第１，第２の端面２ａ，２ｂとの間の距離をｄ１，ｄ２、第１，第２の回り込み部５ａ，６ａの先端５ａ１，６ａ１と第１，第２の端面２ａ，２ｂとの間の距離をそれぞれｅ１，ｅ２、第２の内部電極４の先端４ａと、第１の端面２ａとの間のギャップの寸法をｇ２、第１の内部電極３の先端３ａと、第２の端面２ｂとの間のギャップの寸法をｇ１としたときに、ｇ２ ＞ｄ１≧ｅ１かつｇ１＞ｄ２≧ｅ２とされる、積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、例えば積層セラミックコンデンサのように、複数の内部電極を有するセラミック積層体の外表面に複数の外部電極が形成されている積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来、積層セラミックコンデンサ等の積層セラミック電子部品が、様々な電子機器に広く用いられている。下記の特許文献１には、この種の積層セラミックコンデンサの一例が開示されている。
【０００３】
図７は、特許文献１に記載の積層セラミックコンデンサの実装構造を示す部分切欠正面断面図である。積層セラミックコンデンサ１０１が、実装基板１０２上に表面実装されている。実装基板１０２は、上面に電極ランド１０３，１０４を有する。
【０００４】
積層セラミックコンデンサ１０１は、複数のセラミックグリーンシートを内部電極とともに積層し、焼成して得られたセラミック積層体１０５を有する。セラミック積層体１０５内には、複数の第１の内部電極１０６と、複数の第２の内部電極１０７とが、厚み方向において交互に配置されている。セラミック積層体１０５の一方の端面を覆うように、第１の外部電極１０８が形成されている。第１の外部電極１０８は、複数の第１の内部電極１０６に電気的に接続されている。また、セラミック積層体１０５の他方端面には、第２の外部電極１０９が形成されている。外部電極１０９は、複数の第２の内部電極１０７に電気的に接続されている。外部電極１０８，１０９が、半田１１０，１１１により電極ランド１０３，１０４に接合されている。
【０００５】
ところで、使用に際しては、外部電極１０８，１０９間に異なる電位が印加され、それによって、複数の第１の内部電極１０６と、複数の第２の内部電極１０７とが積層されている部分から静電容量が取り出される。しかしながら、電圧が印加された際に、図７に矢印Ａで示すように、セラミック積層体１０５にクラックが生じることがあった。このクラックは、図７に示すように、例えば第１の外部電極１０８の回り込み部１０８ａの先端１０８ｂを起点として生じがちであった。これは、電圧が印加された場合、電極の外周縁に電界が集中しがちであることによる。
【０００６】
そして、図７に示すように、回り込み部１０８ａの先端１０８ｂが、他方の電位に接続される内部電極１０７の先端１０７ａよりも積層体１０２の中央側に位置している場合、クラックＡが外部電極１０８ａの先端から異なる電位に接続される第２の内部電極１０７に至り、さらに、第２の内部電極１０７から第１の内部電極１０６の一部に至り、下方の回り込み部１０８ａの先端に至ることがあった。このような場合、第１の内部電極１０６や電極回り込み部１０８ａと、第２の内部電極１０７との間で短絡が生じるおそれがあった。
【０００７】
そこで、短絡を防止するために、外部電極回り込み部の先端と、他方の電位に接続される内部電極とがセラミック積層体において厚み方向に重なり合わない構造が提案されている。より具体的には、図７に示す積層セラミックコンデンサ１０１において、例えば、第１の外部電極１０８の回り込み部１０８ａの先端よりも、第２の内部電極１０７の先端１０７ａの位置をセラミック積層体１０５において第２の外部電極１０９側すなわち中央側に位置させることにより、上記のような短絡を防止することが可能とされる。
【０００８】
ところで、積層セラミック電子部品の製造に際しては、通常、複数の内部電極を有するセラミック積層体を一体焼成技術により得る。しかる後、セラミック積層体の端面に、導電ペーストを塗布し、焼き付けることにより、外部電極が形成されている。この場合、上記のように、外部電極回り込み部と、異なる電位に接続される内部電極の先端と厚み方向に重ならないように外部電極を形成するには、内部電極の先端の位置を確認しなければならない。ところが、内部電極はセラミック積層体内に埋設されており、端面においてのみ露出している。従って、外部からセラミック積層体を観察したとしても、内部電極の先端の位置を把握することはできない。
【０００９】
よって、上記のように、外部電極回り込み部の先端と、異なる電位に接続される内部電極の先端とが厚み方向に重ならないように外部電極を形成する場合、設計寸法に従って、内部電極先端位置を予め見込んで、導電ペーストを塗布していた。しかしながら、導電ペーストのにじみ等により、外部電極回り込み部の端縁の位置がばらつき、外部電極回り込み部端縁と、当該外部電極と異なる電位に接続される内部電極先端とが厚み方向において重なり合うことがあった。
【００１０】
他方、下記の特許文献２には、図８（ａ），（ｂ）に斜視図及び平面断面図で示すセラミック積層体１１１が開示されている。セラミック積層体１１１は、積層コンデンサを得るためのセラミック積層体である。そして、セラミック積層体１１１内においては、複数の内部電極１１２が積層されており、かつセラミック積層体１１１のコーナー部分に位置決めマーク１１３が配置されている。位置決めマーク１１３は、内部電極１１２と同じ高さ位置に形成されている。
【００１１】
位置決めマーク１１３は、セラミックグリーンシート上に内部電極１１２を形成するための導電パターンを形成するに際し、同じ工程において形成されている。そして、位置決めマーク１１３を設けておくことにより、内部電極１１２の積層ずれを防止することが可能とされている。すなわち、位置決めマーク１１３を形成しておくことにより、得られたセラミック積層体１１１における内部電極の積層ずれを容易に検出することが可能とされている。
【特許文献１】特開平６−１６３３１１号公報
【特許文献２】特開平６−３１４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のように、従来の積層コンデンサ等の積層セラミック電子部品では、外部電極は、セラミック積層体の端面だけでなく、側面に至る回り込み部を有するが、この回り込み部先端と、当該外部電極とは異なる電位に接続される内部電極との間に至るクラックが生じがちであった。そして、このようなクラックにより、短絡が生じ、積層セラミック電子部品が破壊することがあった。
【００１３】
これに対して、外部電極回り込み部と、異なる電位に接続される内部電極の先端とを厚み方向において重なり合わないように構成すれば、上記短絡を防止することは可能となる。しかしながら、上記のように、従来の積層セラミックコンデンサの製造方法では、得られたセラミック積層体を観察しただけで、内部電極の先端の位置を把握することはできないため、外部電極回り込み部と、異なる電位に接続される内部電極先端と厚み方向に確実に重なり合わないように外部電極を形成することは非常に困難であった。
【００１４】
なお、特許文献２に記載の積層体１１１では、上記のように、セラミック積層体１１１の外表面に位置決めマーク１１３が露出しているが、この位置決めマーク１１３は、内部電極１１２自体の積層ずれを検出するために設けられているものに過ぎなかった。
【００１５】
本発明の目的は、上述した従来技術の現状に鑑み、外部電極が回り込み部を有する積層セラミック電子部品において、外部電極回り込み部と、当該外部電極とは異なる電位に接続される内部電極先端とがセラミック層を介して重なり合わないように配置されており、それによってクラックに起因する短絡を確実に防止することができ、しかも容易にかつ確実に高い歩留りで製造することが可能な積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【００１６】
本願の第１の発明によれば、複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、前記第１のマークの前記第１の引き出し部の第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２、前記第１の外部電極の第１の回り込み部の第２の端面側の端部と、第１の端面との間の距離をｅ１、前記第２の外部電極の前記第２の回り込み部の前記第１の端面側の端部と、前記第２の端面との間の距離をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされていることを特徴とする、積層セラミック電子部品が提供される。
【００１７】
本発明のある特定の局面では、ｅ１＜ｄ１かつｅ２＜ｄ２であり、前記第１のマークの前記第１の引き出し部の一部が、前記第１の外部電極の前記第１の回り込み部に被覆されずに露出されており、前記第２のマークの前記第２の引き出し部の一部が、前記第２の外部電極の前記第２の回り込み部に被覆されずに露出されている。
【００１８】
本発明に係る積層セラミック電子部品の他の特定の局面では、前記第１のマーク及び前記第２のマークの内の少なくとも一方が、導電性材料からなる。
【００１９】
本発明に係る積層セラミック電子部品のさらに他の特定の局面では、前記第１，第２のマークが、それぞれ、第１，第２の内部電極とセラミック積層体内において、同じ平面内に形成されている。
【００２０】
本発明に係る積層セラミック電子部品のさらに別の特定の局面では、前記第１の外部電極、第２の外部電極、第１のマーク及び第２のマークの内少なくとも１つの表面にめっき被膜が形成されている。
【００２１】
本発明の積層セラミック電子部品の製造方法は、複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、前記セラミック積層体の側面に引き出された第１の引き出し部を有する第１のマークと、前記第１のマークの前記第１の引き出し部の前記第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２としたときに、ｄ１≦ｇ２かつｄ２≦ｇ１を満足するセラミック積層体を準備する工程と、前記第１の端面から前記側面の一部に回り込むように、及び、前記第２の端面から前記側面の一部に回り込むように、それぞれ導電性ペーストを付与し、焼き付けることにより、前記第１の端面及び前記第２の端面をそれぞれ覆い、かつ側面の一部に至る第１，第２の回り込み部をそれぞれ有する、第１の外部電極及び第２の外部電極を形成する工程とを備える積層型セラミック電子部品の製造方法であって、前記導電性ペーストが、前記第１のマークの第１の引き出し部及び前記第２のマークの第２の引き出し部の前記各端部が露出するように、または前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように、付与されることを特徴とする。
【発明の効果】
【００２２】
本発明に係る積層セラミック電子部品では、セラミック積層体の少なくとも１つの側面において、該側面と第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、セラミック積層体の少なくとも１つの側面において、該側面と第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとが設けられており、第１のマークの第１の引き出し部の第２の端面側の端部と、第１の端面との間の距離をｄ１、第２のマークの第２の引き出し部の第１の端面側の端部と、第２の端面との間の距離をｄ２、第１，第２の内部電極の第２，第１の端面側端部と、第２，第１の端面との間の距離をｇ１，ｇ２、第１の外部電極の第１の回り込み部の長さ方向寸法をｅ１、第２の外部電極の回り込み部の長さ方向寸法をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされているため、第１，第２の外部電極の第１，第２の回り込み部の先端と、第２の内部電極または第１の内部電極とが厚み方向に確実に重なり合わないようにされている。しかも、上記第１，第２のマークがセラミック積層体内に設けられているので、第１，第２の外部電極を形成するあたり、確実に、第１，第２の外部電極の第１，第２の回り込み部の先端と、第２，第１の内部電極とが厚み方向に重なり合わないように第１，第２の外部電極を容易に勝つ確実に形成することが可能となる。
【００２３】
従って、クラックによる短絡が生じ難い、信頼性に優れた積層セラミック電子部品を提供することができる。
【００２４】
本発明の製造方法では、ｄ１≦ｇ２かつｄ２≦ｇ１とされているセラミック積層体を用意した後、導電性ペーストを塗布して第１，第２の外部電極を形成するにあたり、セラミック積層体の側面に露出している第１のマーク及び第２のマークの第１，第２の引き出し部の端部を露出させるように、あるいは、前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように導電ペーストを塗布することにより、第１，第２の外部電極の回り込み部の先端を、異なる電位に接続される第２または第１の内部電極と厚み方向に重なり合わないように第１，第２の外部電極を確実に形成することができる。よって、クラックによる短絡が生じ難い、本発明の積層セラミック電子部品を容易にかつ確実に提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２６】
図１（ａ），（ｂ）は、本発明の一実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサの正面断面図及び正面図である。
【００２７】
積層セラミックコンデンサ１は、直方体状のセラミック積層体２を有する。セラミック積層体２は、チタン酸バリウム系セラミックスからなる複数のセラミックグリーンシートを積層し、後述する内部電極とともに一体焼成することにより得られている。上記セラミックスは、チタン酸バリウム系セラミックスに限らず、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などの様々な誘電体セラミックスを用いて構成され得る。
【００２８】
セラミック積層体２は、対向し合う第１，第２の端面２ａ，２ｂと、第１，第２の端面２ａ，２ｂを結ぶ４つの側面を有する。ここでは、４つの側面の内、図１（ａ）において図示されている２つの側面を、上面２ｃ及び下面２ｄとする。
【００２９】
セラミック積層体２内には、複数の第１の内部電極３と、複数の第２の内部電極４とが形成されている。セラミック積層体２の端面２ａ，２ｂを結ぶ方向を、以下、長さ方向とする。第１の内部電極３と第２の内部電極４は、セラミック積層体２の長さ方向中央部分においてセラミック層を介して重なり合うように配置されている。
【００３０】
複数の内部電極３は、第１の端面２ａに引き出されており、他方、複数の第２の内部電極４は、第２の端面２ｂに引き出されている。
【００３１】
内部電極３，４は、Ａｇ−Ｐｄなどの適宜の金属もしくは合金からなる。内部電極３，４は、Ａｇ−Ｐｄの他、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどにより形成されてもよい。
【００３２】
セラミック積層体２の第１の端面２ａを覆うように、第１の外部電極５が形成されている。第１の外部電極５は、端面２ａを覆っており、かつ前述した４つの側面に至る第１の回り込み部５ａを有する。図１（ｂ）では、４つの側面の内、上述した上面２ｃ及び下面２ｄに至っている第１の回り込み部５ａが図示されているが、本実施形態では、残りの側面２ｅにも至るように第１の回り込み部５ａが形成されている。
【００３３】
第２の外部電極６が、端面２ｂを覆うように形成されている。第２の外部電極６は、第２の回り込み部６ａを有する。第２の回り込み部６ａもまた、上面２ｃ、下面２ｄ及び他の２つの側面２ｅに至るように形成されている。
【００３４】
本実施形態では、外部電極５，６は、導電ペーストの塗布・焼付により形成されている。このような導電ペーストを構成する導電性材料としては特に限定されず、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、Ａｇ−Ｐｄなどを挙げることができる。本実施形態では、より具体的には、Ｃｕからなる電極膜１１上に、Ｎｉメッキ膜１２及びＳｎメッキ膜１３が積層されている。外部電極６も、同様に、Ｃｕからなる電極膜１１上に、Ｎｉメッキ膜１２及びＳｉメッキ膜１３を積層した構造を有する。外表面にＳｎメッキ膜１３が形成されているので、積層セラミックコンデンサ１は、半田を用いて容易に表面実装され得る。
【００３５】
なお、導電性接着剤を用いて表面実装する場合には、外部電極の最も外側の面は、Ａｇ、ＰｄまたはＡｇ−Ｐｄなどにより形成されていることが望ましく、ワイヤーボンディングにより実装する場合には、外部電極５，６の最も外側の表面はＡｕからなることが望ましい。
【００３６】
図１（ｂ）に示されているように、本実施形態の積層セラミックコンデンサ１では、セラミック積層体２の側面２ｅに第１，第２の引き出し部を有する第１，第２のマーク７，８が設けられている。第１の引き出し部は、セラミック積層体２の第１の端面２ａと側面２ｅのなす端縁から第２の端面２ｂ側に向かって延ばされている。第２の引き出し部は、側面２ｅと第２の端面２ｂとのなす端縁から第１の端面２ａ側に向かって延ばされている。本実施形態では、第１のマーク７は、第１の内部電極３と同じ高さ位置に形成されており、第２のマーク８は、第２の内部電極４と同じ高さ位置に形成されている。
【００３７】
なお、第１，第２のマーク７，８は、第１，第２の内部電極３，４と同じ高さ位置に形成されておらずともよい。もっとも、第１，第２の内部電極３，４は、セラミックグリーンシートに導電ペーストを塗布する工程を得て形成されている。従って、上記導電ペーストの印刷と統一工程において、同じ導電ペーストあるいは他のペーストを用いて第１，第２のマーク７，８をそれぞれ形成することが、好ましい。それによって、製造工程の簡略化を図ることができる。より好ましくは、第１，第２の内部電極３，４と同じ材料を用いて第１，第２のマーク７，８を用いることにより、製造工程のより一層の簡略化を図ることができる。
【００３８】
本実施形態の積層セラミックコンデンサ１の特徴は、第１の外部電極５の第１の回り込み部５ａと、第１の外部電極５とは異なる電位に接続される第２の内部電極４とが厚み方向に重なり合っておらず、かつ第２の外部電極６の第２の回り込み部６ａと、第１の内部電極３とがセラミック積層体２内において厚み方向において重なっていないことにある。それによって、前述したクラックに起因する短絡を確実に防止することが可能とされている。そして、このような構造を、本実施形態によれば、確実にかつ容易に提供することができる。これを、より具体的に説明する。
【００３９】
いま、第１の外部電極５の第１の回り込み部５ａの先端５ａ１と第１の端面２ａとの間の距離をｅ１とする。同様に、第１の回り込み部６ａの先端６ａ１と、第２の端面２ｂとの間の距離をｅ２１とする。
【００４０】
他方、第２の外部電極４の先端４ａと、第１の端面２ａとの間のギャップの距離をｇ２とし、第１の内部電極３の先端３ａと第２の端面２ｂとの間のギャップの距離をｇ１とする。そして、位置決めマーク７の引き出し部の先端７ａ、すなわち引き出し部の第２の端面２ｂ側の端部である先端７ａと、第１の端面２ａとの間の距離をｄ１とする。また、第２のマーク８の引き出し部が露出されている部分は第２の端面２ｂと側面２ｅとのなす端縁から、第１の端面２ａ側に向かって延びる部分であり、第２のマーク８の第２の引き出し部の先端８ａ、すなわち第２の引き出し部の第１の端面２ａ側の端部である先端８ａと、第２の端面２ｂとの間の距離をｄ２とする。
【００４１】
本実施形態の積層セラミックコンデンサでは、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされている。従って、ｇ２＞ｅ１かつｇ１＞ｅ２とされているため、第１，第２の回り込み部５ａ，６ａが、異なる電位に接続される内部電極４または内部電極３と厚み方向において重なり合っていない。よって、回り込み部５ａ，６ａの先端５ａ１，６ａ１からセラミック積層体内にクラックが延びたとしても、クラックにより異なる電位に接続される電極同士が短絡するのを防止することができる。よって、信頼性に優れた積層セラミックコンデンサ１を提供することができる。
【００４２】
しかも、本実施形態の積層セラミックコンデンサ１では、ｅ１≦ｄ１＜ｇ２かつｅ２≦ｄ２＜ｇ１とされているため、上記積層セラミックコンデンサ１を容易に製造することができる。これを、製造方法を参照しつつより具体的に説明する。
【００４３】
積層セラミックコンデンサ１の製造に際しては、図２（ａ）に示すように、複数の内部電極パターン２１，２２を交互に積層する。図２（ｂ）に示すように、内部電極パターン２１の側方には、第１の切断前マーク２３，２３が配置されている。第２の内部電極パターン２２の側方にも同様に第２の切断前マーク２４，２４が形成されている。図２（ａ）では、セラミックグリーンシートの図示は省略しているが、複数の内部電極パターン２１及び第１の切断前マーク２３，２３が、１枚のマザーのセラミックグリーンシート上に所定の間隔を隔てて整列形成されている。同様に、他のセラミックグリーンシート上に、複数の第２の内部電極パターン２２及び第２の切断前マーク２４，２４が所定の距離を隔てて整列形成されている。
【００４４】
図２（ａ）では、複数の内部電極パターン２１が積層されているセラミックグリーンシート上に、内部電極パターン２２及び第２の切断前マーク２４が形成されているセラミックグリーンシートが積層されている状態において、セラミックグリーンシートの図示を省略して電極の積層構造が模式的に示されている。
【００４５】
第１の内部電極パターン２１と第２の内部電極パターン２２とは、図２の長さ方向Ｌにおいて部分的に重なり合っている。第２の内部電極パターン２２上に、さらに第１の内部電極パターン２１及び第２の内部電極パターン２２を交互に積層していき、マザーの積層体を得る。このようにして得られたマザーの積層体を、図２（ａ）の一点鎖線Ｂ，Ｃで沿う部分に相当する部分で切断し、焼成することにより、図３（ａ）及び（ｂ）に示すセラミック積層体２を得ることができる。
【００４６】
図３（ａ）及び（ｂ）に示すように、得られたセラミック積層体２では、セラミック層を介して、第１の内部電極３と、第２の内部電極４とが積層されている。この第１の内部電極３は、上記内部電極パターン２１を一点鎖線Ｂで切断することにより形成されており、第２の内部電極４は、内部電極パターンを一点鎖線Ｃに沿って切断することにより形成されている部分である。
【００４７】
また、第１のマーク７及び第２のマーク８は、上記第１の切断前マーク２３及び第２の切断前マーク２４を、それぞれ、一点鎖線Ｂ，Ｃで切断することにより形成されている部分である。
【００４８】
ここで、第１のマーク７，８の引き出し部の上記長さ方向寸法ｄ１，ｄ２は、上記ギャップの長さ方向寸法ｇ２，ｇ１よりもそれぞれ短くされている。
【００４９】
従って、上記セラミック積層体２を用意すれば、側面に露出している第１のマーク７及び第２のマーク８の引き出し部を手がかりに導電ペーストを、導電ペーストの第１，第２の回り込み部を形成する部分の上記セラミック積層体２の長さ方向に沿う寸法ｅ１，ｅ２が第１，第２のマーク７，８の引き出し部の長さ方向寸法ｄ１，ｄ２よりも短くなるように導電ペーストを塗布すればよい。
【００５０】
そして、このように導電ペーストを塗布する工程は、図４に示すように、セラミック積層体２を端面２ａ側から導電ペースト２５に部分的に浸漬するに際し、浸漬深さを第１のマーク７の引き出し部７の先端７ａが導電ペーストに覆われないような深さ、すなわち先端７ａが露出するまでの深さとすればよい。第２の外部電極６の形成に際しても、同様に、導電ペーストにセラミック積層体２を第２の端面２ｂから部分的に浸漬する際に、浸漬深さを、第２のマーク８の引き出し部の先端８ａが露出している深さとすればよい。
【００５１】
従って、第１，第２のマーク７，８の引き出し部の先端７ａ，８ａが露出するように導電ペーストを付与し、該導電ペーストを焼き付けるだけで、第１，第２の外部電極５，６の電極膜１１を容易にかつ確実に形成することができる。図５は、このようにして形成された電極膜１１上に、Ｎｉメッキ膜１２及びＳｎメッキ膜１３を順次形成した構造を模式的に示す部分切欠正面断面図である。
【００５２】
従って、本実施形態の積層セラミックコンデンサ１では、上記製造方法において、セラミック積層体２の外観を観察しつつ、導電ペーストをセラミック積層体２の第１，第２の端面２ａ，２ｂ側から第１，第２のマーク７，８の引き出し部の先端７ａ，８ａが露出するように付与するだけで、容易にかつ確実に得ることができる。なお、上記実施形態では、ｄ１＞ｅ１かつｄ２＞ｅ２とされていたが、本発明においては、ｄ１＝ｅ１かつｄ２＝ｅ２とされていてもよい。このような変形例を図６（ａ）及び（ｂ）に示す。積層セラミックコンデンサ３１では、ｅ１＝ｄ１かつｅ２＝ｄ２とされている。この場合、上記導電ペーストを付与し外部電極を形成するに際し、第１，第２のマーク７，８の先端７ａ，８ａを確認しつつこの先端７ａ，８ａに導電ペースト付与部分の端線が一致するように導電ペーストを付与すればよい。第１の外部電極５を形成するために導電ペーストを付与するにあたり、例えば第１の端面２ａ側においては、導電ペーストを第１の端面２ａを被覆するように、かつ、第１の回り込み部を形成するために、少なくとも１つの側面に至るように導電ペースト塗布部分を拡げる。この場合、第１の回り込み部を形成するために導電ペーストが付与する部分の、セラミック積層体の上記長さ方向に沿う内側端縁が、第１のマーク７の第１の引き出し部の先端７ａと等しい位置となるように、導電ペーストを塗布すればよい。同様に、第２の外部電極６を形成するための導電ペーストの付与に際しても、第２の回り込み部を形成するための導電ペースト付与部分のセラミック積層体２の長さ方向内側端縁を、第２のマーク８の引き出し部の先端８ａと等しい位置とすればよい。この場合においても、ｅ１＜ｇ２かつｅ２＜ｇ１とされているため、確実に、第１，第２の外部電極５，６の回り込み部５ａ，６ａの先端と異なる電位に接続される内部電極４または内部電極３とが厚み方向に重なり合わない構造を得ることができる。
【００５３】
なお、上記実施形態では、外部電極５，６の形成に際しては、導電ペーストの塗布・焼付法を用いたが、外部電極は蒸着、メッキもしくはスパッタリングなどの薄膜形成法により形成されていてもよい。その場合においても、第１，第２のマーク７，８の引き出し部の先端７ａ，８ａを基準として、外部電極形成材料の付与範囲を限定すれば、本発明に従って、容易に、短絡が生じ難い信頼性に優れた積層セラミックコンデンサを提供することができる。
【００５４】
また、上記Ｎｉメッキ膜やＳｎメッキ膜は、第１，第２の外部電極５，６を形成している電極膜１１上だけでなく、第１，第２のマーク７，８の外表面にも被覆されていてもよい。その場合には、外部電極５，６の形成に際し、第１，第２のマーク７，８の引き出し部にメッキ膜を形成しないための工夫を必要としない、すなわち煩雑な製造工程を追加する必要がない。
【００５５】
また、第１のマーク７及び第２のマーク８は、導電性材料により形成される必要は必ずしもなく、セラミック積層体２と目視により区別し得る適宜の材料、例えば色が異なるセラミック材料、あるいは顔料を含むセラミック材料等により形成されていてもよい。もっとも、第１，第２の内部電極３，４と同じ導電性材料を用いて形成することにより、工程の簡略化及び材料の種類の低減を果たすことができ、望ましい。
【００５６】
上記実施形態では、積層セラミックコンデンサにつき説明したが、本発明は、積層セラミックサーミスタ、あるいは積層型圧電セラミック部品にも適用することができる。そして、サーミスタの場合には、セラミック積層体２として、適宜の半導体セラミックス、例えばＭｎ−Ｃｏ−Ｎｉ系、Ｍｎ−Ｃｏ−Ｚｎ系のようなスピネル型セラミックスやＢａＴｉＯ３にＹ２Ｏ３を添加してなるセラミックスなどを用いることができる。また、積層型圧電セラミック部品の場合には、上記セラミック積層体２は、ＰＺＴ系セラミックスなどの適宜の圧電セラミックスを用いて構成され得る。
【図面の簡単な説明】
【００５７】
【図１】（ａ），（ｂ）は、本発明の一実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサの正面断面図及び正面図。
【図２】（ａ），（ｂ）は、図１に示した積層セラミックコンデンサを得るのに用いられる内部電極パターン及び第１，第２の切断前マークの積層工程を説明するための模式的部分切欠平面図及び１つの内部電極パターン及び両側の第１のマークの位置関係を示す模式的平面図。
【図３】（ａ），（ｂ）は、図１に示した実施形態の積層セラミックコンデンサの製造工程において得られるセラミック積層体を示す正面断面図及び正面図。
【図４】図３に示した積層体に導電ペーストを付与し、外部電極を形成する工程を説明するための模式的正面断面図。
【図５】図１に示した実施形態の積層セラミックコンデンサの製造に際し、電極膜上にＮｉメッキ層及びＳｎメッキ層を積層して得られた第１の外部電極を説明するための部分切欠正面断面図。
【図６】（ａ），（ｂ）は、図１に示した実施形態の変形例に係る積層セラミックコンデンサの模式的部分断面正面図及び正面断面図。
【図７】従来の積層セラミックコンデンサを実装基板に実装した構造の一例を示す部分切欠正面断面図。
【図８】（ａ），（ｂ）は、従来の積層セラミックコンデンサの他の例を説明するための斜視図及び平面図。
【符号の説明】
【００５８】
１…積層セラミックコンデンサ
２…セラミック積層体
２ａ…第１の端面
２ｂ…第２の端面
２ｃ…上面（側面）
２ｄ…下面（側面）
２ｅ…側面
３，４…第１，第２の内部電極
３ａ，４ａ…先端
５…第１の外部電極
５ａ…第１の回り込み部
５ａ１…先端
６…第２の外部電極
６ａ…第２の回り込み部
６ａ１…先端
７…第１のマーク
７ａ…端部
８…第２のマーク
８ａ…先端
１１…電極膜
１２…Ｎｉメッキ膜
１３…Ｓｎメッキ膜
２１…内部電極パターン
２２…内部電極パターン
２３…第１の切断前マーク
２４…第２の切断前マーク
２５…導電ペースト
３１…積層セラミックコンデンサ
【技術分野】
【０００１】
本発明は、積層セラミック電子部品及びその製造方法に関し、より詳細には、例えば積層セラミックコンデンサのように、複数の内部電極を有するセラミック積層体の外表面に複数の外部電極が形成されている積層セラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来、積層セラミックコンデンサ等の積層セラミック電子部品が、様々な電子機器に広く用いられている。下記の特許文献１には、この種の積層セラミックコンデンサの一例が開示されている。
【０００３】
図７は、特許文献１に記載の積層セラミックコンデンサの実装構造を示す部分切欠正面断面図である。積層セラミックコンデンサ１０１が、実装基板１０２上に表面実装されている。実装基板１０２は、上面に電極ランド１０３，１０４を有する。
【０００４】
積層セラミックコンデンサ１０１は、複数のセラミックグリーンシートを内部電極とともに積層し、焼成して得られたセラミック積層体１０５を有する。セラミック積層体１０５内には、複数の第１の内部電極１０６と、複数の第２の内部電極１０７とが、厚み方向において交互に配置されている。セラミック積層体１０５の一方の端面を覆うように、第１の外部電極１０８が形成されている。第１の外部電極１０８は、複数の第１の内部電極１０６に電気的に接続されている。また、セラミック積層体１０５の他方端面には、第２の外部電極１０９が形成されている。外部電極１０９は、複数の第２の内部電極１０７に電気的に接続されている。外部電極１０８，１０９が、半田１１０，１１１により電極ランド１０３，１０４に接合されている。
【０００５】
ところで、使用に際しては、外部電極１０８，１０９間に異なる電位が印加され、それによって、複数の第１の内部電極１０６と、複数の第２の内部電極１０７とが積層されている部分から静電容量が取り出される。しかしながら、電圧が印加された際に、図７に矢印Ａで示すように、セラミック積層体１０５にクラックが生じることがあった。このクラックは、図７に示すように、例えば第１の外部電極１０８の回り込み部１０８ａの先端１０８ｂを起点として生じがちであった。これは、電圧が印加された場合、電極の外周縁に電界が集中しがちであることによる。
【０００６】
そして、図７に示すように、回り込み部１０８ａの先端１０８ｂが、他方の電位に接続される内部電極１０７の先端１０７ａよりも積層体１０２の中央側に位置している場合、クラックＡが外部電極１０８ａの先端から異なる電位に接続される第２の内部電極１０７に至り、さらに、第２の内部電極１０７から第１の内部電極１０６の一部に至り、下方の回り込み部１０８ａの先端に至ることがあった。このような場合、第１の内部電極１０６や電極回り込み部１０８ａと、第２の内部電極１０７との間で短絡が生じるおそれがあった。
【０００７】
そこで、短絡を防止するために、外部電極回り込み部の先端と、他方の電位に接続される内部電極とがセラミック積層体において厚み方向に重なり合わない構造が提案されている。より具体的には、図７に示す積層セラミックコンデンサ１０１において、例えば、第１の外部電極１０８の回り込み部１０８ａの先端よりも、第２の内部電極１０７の先端１０７ａの位置をセラミック積層体１０５において第２の外部電極１０９側すなわち中央側に位置させることにより、上記のような短絡を防止することが可能とされる。
【０００８】
ところで、積層セラミック電子部品の製造に際しては、通常、複数の内部電極を有するセラミック積層体を一体焼成技術により得る。しかる後、セラミック積層体の端面に、導電ペーストを塗布し、焼き付けることにより、外部電極が形成されている。この場合、上記のように、外部電極回り込み部と、異なる電位に接続される内部電極の先端と厚み方向に重ならないように外部電極を形成するには、内部電極の先端の位置を確認しなければならない。ところが、内部電極はセラミック積層体内に埋設されており、端面においてのみ露出している。従って、外部からセラミック積層体を観察したとしても、内部電極の先端の位置を把握することはできない。
【０００９】
よって、上記のように、外部電極回り込み部の先端と、異なる電位に接続される内部電極の先端とが厚み方向に重ならないように外部電極を形成する場合、設計寸法に従って、内部電極先端位置を予め見込んで、導電ペーストを塗布していた。しかしながら、導電ペーストのにじみ等により、外部電極回り込み部の端縁の位置がばらつき、外部電極回り込み部端縁と、当該外部電極と異なる電位に接続される内部電極先端とが厚み方向において重なり合うことがあった。
【００１０】
他方、下記の特許文献２には、図８（ａ），（ｂ）に斜視図及び平面断面図で示すセラミック積層体１１１が開示されている。セラミック積層体１１１は、積層コンデンサを得るためのセラミック積層体である。そして、セラミック積層体１１１内においては、複数の内部電極１１２が積層されており、かつセラミック積層体１１１のコーナー部分に位置決めマーク１１３が配置されている。位置決めマーク１１３は、内部電極１１２と同じ高さ位置に形成されている。
【００１１】
位置決めマーク１１３は、セラミックグリーンシート上に内部電極１１２を形成するための導電パターンを形成するに際し、同じ工程において形成されている。そして、位置決めマーク１１３を設けておくことにより、内部電極１１２の積層ずれを防止することが可能とされている。すなわち、位置決めマーク１１３を形成しておくことにより、得られたセラミック積層体１１１における内部電極の積層ずれを容易に検出することが可能とされている。
【特許文献１】特開平６−１６３３１１号公報
【特許文献２】特開平６−３１４６３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のように、従来の積層コンデンサ等の積層セラミック電子部品では、外部電極は、セラミック積層体の端面だけでなく、側面に至る回り込み部を有するが、この回り込み部先端と、当該外部電極とは異なる電位に接続される内部電極との間に至るクラックが生じがちであった。そして、このようなクラックにより、短絡が生じ、積層セラミック電子部品が破壊することがあった。
【００１３】
これに対して、外部電極回り込み部と、異なる電位に接続される内部電極の先端とを厚み方向において重なり合わないように構成すれば、上記短絡を防止することは可能となる。しかしながら、上記のように、従来の積層セラミックコンデンサの製造方法では、得られたセラミック積層体を観察しただけで、内部電極の先端の位置を把握することはできないため、外部電極回り込み部と、異なる電位に接続される内部電極先端と厚み方向に確実に重なり合わないように外部電極を形成することは非常に困難であった。
【００１４】
なお、特許文献２に記載の積層体１１１では、上記のように、セラミック積層体１１１の外表面に位置決めマーク１１３が露出しているが、この位置決めマーク１１３は、内部電極１１２自体の積層ずれを検出するために設けられているものに過ぎなかった。
【００１５】
本発明の目的は、上述した従来技術の現状に鑑み、外部電極が回り込み部を有する積層セラミック電子部品において、外部電極回り込み部と、当該外部電極とは異なる電位に接続される内部電極先端とがセラミック層を介して重なり合わないように配置されており、それによってクラックに起因する短絡を確実に防止することができ、しかも容易にかつ確実に高い歩留りで製造することが可能な積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【００１６】
本願の第１の発明によれば、複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、前記第１のマークの前記第１の引き出し部の第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２、前記第１の外部電極の第１の回り込み部の第２の端面側の端部と、第１の端面との間の距離をｅ１、前記第２の外部電極の前記第２の回り込み部の前記第１の端面側の端部と、前記第２の端面との間の距離をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされていることを特徴とする、積層セラミック電子部品が提供される。
【００１７】
本発明のある特定の局面では、ｅ１＜ｄ１かつｅ２＜ｄ２であり、前記第１のマークの前記第１の引き出し部の一部が、前記第１の外部電極の前記第１の回り込み部に被覆されずに露出されており、前記第２のマークの前記第２の引き出し部の一部が、前記第２の外部電極の前記第２の回り込み部に被覆されずに露出されている。
【００１８】
本発明に係る積層セラミック電子部品の他の特定の局面では、前記第１のマーク及び前記第２のマークの内の少なくとも一方が、導電性材料からなる。
【００１９】
本発明に係る積層セラミック電子部品のさらに他の特定の局面では、前記第１，第２のマークが、それぞれ、第１，第２の内部電極とセラミック積層体内において、同じ平面内に形成されている。
【００２０】
本発明に係る積層セラミック電子部品のさらに別の特定の局面では、前記第１の外部電極、第２の外部電極、第１のマーク及び第２のマークの内少なくとも１つの表面にめっき被膜が形成されている。
【００２１】
本発明の積層セラミック電子部品の製造方法は、複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、前記セラミック積層体の側面に引き出された第１の引き出し部を有する第１のマークと、前記第１のマークの前記第１の引き出し部の前記第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２としたときに、ｄ１≦ｇ２かつｄ２≦ｇ１を満足するセラミック積層体を準備する工程と、前記第１の端面から前記側面の一部に回り込むように、及び、前記第２の端面から前記側面の一部に回り込むように、それぞれ導電性ペーストを付与し、焼き付けることにより、前記第１の端面及び前記第２の端面をそれぞれ覆い、かつ側面の一部に至る第１，第２の回り込み部をそれぞれ有する、第１の外部電極及び第２の外部電極を形成する工程とを備える積層型セラミック電子部品の製造方法であって、前記導電性ペーストが、前記第１のマークの第１の引き出し部及び前記第２のマークの第２の引き出し部の前記各端部が露出するように、または前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように、付与されることを特徴とする。
【発明の効果】
【００２２】
本発明に係る積層セラミック電子部品では、セラミック積層体の少なくとも１つの側面において、該側面と第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、セラミック積層体の少なくとも１つの側面において、該側面と第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとが設けられており、第１のマークの第１の引き出し部の第２の端面側の端部と、第１の端面との間の距離をｄ１、第２のマークの第２の引き出し部の第１の端面側の端部と、第２の端面との間の距離をｄ２、第１，第２の内部電極の第２，第１の端面側端部と、第２，第１の端面との間の距離をｇ１，ｇ２、第１の外部電極の第１の回り込み部の長さ方向寸法をｅ１、第２の外部電極の回り込み部の長さ方向寸法をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされているため、第１，第２の外部電極の第１，第２の回り込み部の先端と、第２の内部電極または第１の内部電極とが厚み方向に確実に重なり合わないようにされている。しかも、上記第１，第２のマークがセラミック積層体内に設けられているので、第１，第２の外部電極を形成するあたり、確実に、第１，第２の外部電極の第１，第２の回り込み部の先端と、第２，第１の内部電極とが厚み方向に重なり合わないように第１，第２の外部電極を容易に勝つ確実に形成することが可能となる。
【００２３】
従って、クラックによる短絡が生じ難い、信頼性に優れた積層セラミック電子部品を提供することができる。
【００２４】
本発明の製造方法では、ｄ１≦ｇ２かつｄ２≦ｇ１とされているセラミック積層体を用意した後、導電性ペーストを塗布して第１，第２の外部電極を形成するにあたり、セラミック積層体の側面に露出している第１のマーク及び第２のマークの第１，第２の引き出し部の端部を露出させるように、あるいは、前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように導電ペーストを塗布することにより、第１，第２の外部電極の回り込み部の先端を、異なる電位に接続される第２または第１の内部電極と厚み方向に重なり合わないように第１，第２の外部電極を確実に形成することができる。よって、クラックによる短絡が生じ難い、本発明の積層セラミック電子部品を容易にかつ確実に提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しつつ本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２６】
図１（ａ），（ｂ）は、本発明の一実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサの正面断面図及び正面図である。
【００２７】
積層セラミックコンデンサ１は、直方体状のセラミック積層体２を有する。セラミック積層体２は、チタン酸バリウム系セラミックスからなる複数のセラミックグリーンシートを積層し、後述する内部電極とともに一体焼成することにより得られている。上記セラミックスは、チタン酸バリウム系セラミックスに限らず、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などの様々な誘電体セラミックスを用いて構成され得る。
【００２８】
セラミック積層体２は、対向し合う第１，第２の端面２ａ，２ｂと、第１，第２の端面２ａ，２ｂを結ぶ４つの側面を有する。ここでは、４つの側面の内、図１（ａ）において図示されている２つの側面を、上面２ｃ及び下面２ｄとする。
【００２９】
セラミック積層体２内には、複数の第１の内部電極３と、複数の第２の内部電極４とが形成されている。セラミック積層体２の端面２ａ，２ｂを結ぶ方向を、以下、長さ方向とする。第１の内部電極３と第２の内部電極４は、セラミック積層体２の長さ方向中央部分においてセラミック層を介して重なり合うように配置されている。
【００３０】
複数の内部電極３は、第１の端面２ａに引き出されており、他方、複数の第２の内部電極４は、第２の端面２ｂに引き出されている。
【００３１】
内部電極３，４は、Ａｇ−Ｐｄなどの適宜の金属もしくは合金からなる。内部電極３，４は、Ａｇ−Ｐｄの他、Ｎｉ、Ｃｕ、Ａｇ、ＰｄまたはＡｕなどにより形成されてもよい。
【００３２】
セラミック積層体２の第１の端面２ａを覆うように、第１の外部電極５が形成されている。第１の外部電極５は、端面２ａを覆っており、かつ前述した４つの側面に至る第１の回り込み部５ａを有する。図１（ｂ）では、４つの側面の内、上述した上面２ｃ及び下面２ｄに至っている第１の回り込み部５ａが図示されているが、本実施形態では、残りの側面２ｅにも至るように第１の回り込み部５ａが形成されている。
【００３３】
第２の外部電極６が、端面２ｂを覆うように形成されている。第２の外部電極６は、第２の回り込み部６ａを有する。第２の回り込み部６ａもまた、上面２ｃ、下面２ｄ及び他の２つの側面２ｅに至るように形成されている。
【００３４】
本実施形態では、外部電極５，６は、導電ペーストの塗布・焼付により形成されている。このような導電ペーストを構成する導電性材料としては特に限定されず、Ｃｕ、Ｎｉ、Ａｇ、Ａｕ、Ｐｄ、Ａｇ−Ｐｄなどを挙げることができる。本実施形態では、より具体的には、Ｃｕからなる電極膜１１上に、Ｎｉメッキ膜１２及びＳｎメッキ膜１３が積層されている。外部電極６も、同様に、Ｃｕからなる電極膜１１上に、Ｎｉメッキ膜１２及びＳｉメッキ膜１３を積層した構造を有する。外表面にＳｎメッキ膜１３が形成されているので、積層セラミックコンデンサ１は、半田を用いて容易に表面実装され得る。
【００３５】
なお、導電性接着剤を用いて表面実装する場合には、外部電極の最も外側の面は、Ａｇ、ＰｄまたはＡｇ−Ｐｄなどにより形成されていることが望ましく、ワイヤーボンディングにより実装する場合には、外部電極５，６の最も外側の表面はＡｕからなることが望ましい。
【００３６】
図１（ｂ）に示されているように、本実施形態の積層セラミックコンデンサ１では、セラミック積層体２の側面２ｅに第１，第２の引き出し部を有する第１，第２のマーク７，８が設けられている。第１の引き出し部は、セラミック積層体２の第１の端面２ａと側面２ｅのなす端縁から第２の端面２ｂ側に向かって延ばされている。第２の引き出し部は、側面２ｅと第２の端面２ｂとのなす端縁から第１の端面２ａ側に向かって延ばされている。本実施形態では、第１のマーク７は、第１の内部電極３と同じ高さ位置に形成されており、第２のマーク８は、第２の内部電極４と同じ高さ位置に形成されている。
【００３７】
なお、第１，第２のマーク７，８は、第１，第２の内部電極３，４と同じ高さ位置に形成されておらずともよい。もっとも、第１，第２の内部電極３，４は、セラミックグリーンシートに導電ペーストを塗布する工程を得て形成されている。従って、上記導電ペーストの印刷と統一工程において、同じ導電ペーストあるいは他のペーストを用いて第１，第２のマーク７，８をそれぞれ形成することが、好ましい。それによって、製造工程の簡略化を図ることができる。より好ましくは、第１，第２の内部電極３，４と同じ材料を用いて第１，第２のマーク７，８を用いることにより、製造工程のより一層の簡略化を図ることができる。
【００３８】
本実施形態の積層セラミックコンデンサ１の特徴は、第１の外部電極５の第１の回り込み部５ａと、第１の外部電極５とは異なる電位に接続される第２の内部電極４とが厚み方向に重なり合っておらず、かつ第２の外部電極６の第２の回り込み部６ａと、第１の内部電極３とがセラミック積層体２内において厚み方向において重なっていないことにある。それによって、前述したクラックに起因する短絡を確実に防止することが可能とされている。そして、このような構造を、本実施形態によれば、確実にかつ容易に提供することができる。これを、より具体的に説明する。
【００３９】
いま、第１の外部電極５の第１の回り込み部５ａの先端５ａ１と第１の端面２ａとの間の距離をｅ１とする。同様に、第１の回り込み部６ａの先端６ａ１と、第２の端面２ｂとの間の距離をｅ２１とする。
【００４０】
他方、第２の外部電極４の先端４ａと、第１の端面２ａとの間のギャップの距離をｇ２とし、第１の内部電極３の先端３ａと第２の端面２ｂとの間のギャップの距離をｇ１とする。そして、位置決めマーク７の引き出し部の先端７ａ、すなわち引き出し部の第２の端面２ｂ側の端部である先端７ａと、第１の端面２ａとの間の距離をｄ１とする。また、第２のマーク８の引き出し部が露出されている部分は第２の端面２ｂと側面２ｅとのなす端縁から、第１の端面２ａ側に向かって延びる部分であり、第２のマーク８の第２の引き出し部の先端８ａ、すなわち第２の引き出し部の第１の端面２ａ側の端部である先端８ａと、第２の端面２ｂとの間の距離をｄ２とする。
【００４１】
本実施形態の積層セラミックコンデンサでは、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされている。従って、ｇ２＞ｅ１かつｇ１＞ｅ２とされているため、第１，第２の回り込み部５ａ，６ａが、異なる電位に接続される内部電極４または内部電極３と厚み方向において重なり合っていない。よって、回り込み部５ａ，６ａの先端５ａ１，６ａ１からセラミック積層体内にクラックが延びたとしても、クラックにより異なる電位に接続される電極同士が短絡するのを防止することができる。よって、信頼性に優れた積層セラミックコンデンサ１を提供することができる。
【００４２】
しかも、本実施形態の積層セラミックコンデンサ１では、ｅ１≦ｄ１＜ｇ２かつｅ２≦ｄ２＜ｇ１とされているため、上記積層セラミックコンデンサ１を容易に製造することができる。これを、製造方法を参照しつつより具体的に説明する。
【００４３】
積層セラミックコンデンサ１の製造に際しては、図２（ａ）に示すように、複数の内部電極パターン２１，２２を交互に積層する。図２（ｂ）に示すように、内部電極パターン２１の側方には、第１の切断前マーク２３，２３が配置されている。第２の内部電極パターン２２の側方にも同様に第２の切断前マーク２４，２４が形成されている。図２（ａ）では、セラミックグリーンシートの図示は省略しているが、複数の内部電極パターン２１及び第１の切断前マーク２３，２３が、１枚のマザーのセラミックグリーンシート上に所定の間隔を隔てて整列形成されている。同様に、他のセラミックグリーンシート上に、複数の第２の内部電極パターン２２及び第２の切断前マーク２４，２４が所定の距離を隔てて整列形成されている。
【００４４】
図２（ａ）では、複数の内部電極パターン２１が積層されているセラミックグリーンシート上に、内部電極パターン２２及び第２の切断前マーク２４が形成されているセラミックグリーンシートが積層されている状態において、セラミックグリーンシートの図示を省略して電極の積層構造が模式的に示されている。
【００４５】
第１の内部電極パターン２１と第２の内部電極パターン２２とは、図２の長さ方向Ｌにおいて部分的に重なり合っている。第２の内部電極パターン２２上に、さらに第１の内部電極パターン２１及び第２の内部電極パターン２２を交互に積層していき、マザーの積層体を得る。このようにして得られたマザーの積層体を、図２（ａ）の一点鎖線Ｂ，Ｃで沿う部分に相当する部分で切断し、焼成することにより、図３（ａ）及び（ｂ）に示すセラミック積層体２を得ることができる。
【００４６】
図３（ａ）及び（ｂ）に示すように、得られたセラミック積層体２では、セラミック層を介して、第１の内部電極３と、第２の内部電極４とが積層されている。この第１の内部電極３は、上記内部電極パターン２１を一点鎖線Ｂで切断することにより形成されており、第２の内部電極４は、内部電極パターンを一点鎖線Ｃに沿って切断することにより形成されている部分である。
【００４７】
また、第１のマーク７及び第２のマーク８は、上記第１の切断前マーク２３及び第２の切断前マーク２４を、それぞれ、一点鎖線Ｂ，Ｃで切断することにより形成されている部分である。
【００４８】
ここで、第１のマーク７，８の引き出し部の上記長さ方向寸法ｄ１，ｄ２は、上記ギャップの長さ方向寸法ｇ２，ｇ１よりもそれぞれ短くされている。
【００４９】
従って、上記セラミック積層体２を用意すれば、側面に露出している第１のマーク７及び第２のマーク８の引き出し部を手がかりに導電ペーストを、導電ペーストの第１，第２の回り込み部を形成する部分の上記セラミック積層体２の長さ方向に沿う寸法ｅ１，ｅ２が第１，第２のマーク７，８の引き出し部の長さ方向寸法ｄ１，ｄ２よりも短くなるように導電ペーストを塗布すればよい。
【００５０】
そして、このように導電ペーストを塗布する工程は、図４に示すように、セラミック積層体２を端面２ａ側から導電ペースト２５に部分的に浸漬するに際し、浸漬深さを第１のマーク７の引き出し部７の先端７ａが導電ペーストに覆われないような深さ、すなわち先端７ａが露出するまでの深さとすればよい。第２の外部電極６の形成に際しても、同様に、導電ペーストにセラミック積層体２を第２の端面２ｂから部分的に浸漬する際に、浸漬深さを、第２のマーク８の引き出し部の先端８ａが露出している深さとすればよい。
【００５１】
従って、第１，第２のマーク７，８の引き出し部の先端７ａ，８ａが露出するように導電ペーストを付与し、該導電ペーストを焼き付けるだけで、第１，第２の外部電極５，６の電極膜１１を容易にかつ確実に形成することができる。図５は、このようにして形成された電極膜１１上に、Ｎｉメッキ膜１２及びＳｎメッキ膜１３を順次形成した構造を模式的に示す部分切欠正面断面図である。
【００５２】
従って、本実施形態の積層セラミックコンデンサ１では、上記製造方法において、セラミック積層体２の外観を観察しつつ、導電ペーストをセラミック積層体２の第１，第２の端面２ａ，２ｂ側から第１，第２のマーク７，８の引き出し部の先端７ａ，８ａが露出するように付与するだけで、容易にかつ確実に得ることができる。なお、上記実施形態では、ｄ１＞ｅ１かつｄ２＞ｅ２とされていたが、本発明においては、ｄ１＝ｅ１かつｄ２＝ｅ２とされていてもよい。このような変形例を図６（ａ）及び（ｂ）に示す。積層セラミックコンデンサ３１では、ｅ１＝ｄ１かつｅ２＝ｄ２とされている。この場合、上記導電ペーストを付与し外部電極を形成するに際し、第１，第２のマーク７，８の先端７ａ，８ａを確認しつつこの先端７ａ，８ａに導電ペースト付与部分の端線が一致するように導電ペーストを付与すればよい。第１の外部電極５を形成するために導電ペーストを付与するにあたり、例えば第１の端面２ａ側においては、導電ペーストを第１の端面２ａを被覆するように、かつ、第１の回り込み部を形成するために、少なくとも１つの側面に至るように導電ペースト塗布部分を拡げる。この場合、第１の回り込み部を形成するために導電ペーストが付与する部分の、セラミック積層体の上記長さ方向に沿う内側端縁が、第１のマーク７の第１の引き出し部の先端７ａと等しい位置となるように、導電ペーストを塗布すればよい。同様に、第２の外部電極６を形成するための導電ペーストの付与に際しても、第２の回り込み部を形成するための導電ペースト付与部分のセラミック積層体２の長さ方向内側端縁を、第２のマーク８の引き出し部の先端８ａと等しい位置とすればよい。この場合においても、ｅ１＜ｇ２かつｅ２＜ｇ１とされているため、確実に、第１，第２の外部電極５，６の回り込み部５ａ，６ａの先端と異なる電位に接続される内部電極４または内部電極３とが厚み方向に重なり合わない構造を得ることができる。
【００５３】
なお、上記実施形態では、外部電極５，６の形成に際しては、導電ペーストの塗布・焼付法を用いたが、外部電極は蒸着、メッキもしくはスパッタリングなどの薄膜形成法により形成されていてもよい。その場合においても、第１，第２のマーク７，８の引き出し部の先端７ａ，８ａを基準として、外部電極形成材料の付与範囲を限定すれば、本発明に従って、容易に、短絡が生じ難い信頼性に優れた積層セラミックコンデンサを提供することができる。
【００５４】
また、上記Ｎｉメッキ膜やＳｎメッキ膜は、第１，第２の外部電極５，６を形成している電極膜１１上だけでなく、第１，第２のマーク７，８の外表面にも被覆されていてもよい。その場合には、外部電極５，６の形成に際し、第１，第２のマーク７，８の引き出し部にメッキ膜を形成しないための工夫を必要としない、すなわち煩雑な製造工程を追加する必要がない。
【００５５】
また、第１のマーク７及び第２のマーク８は、導電性材料により形成される必要は必ずしもなく、セラミック積層体２と目視により区別し得る適宜の材料、例えば色が異なるセラミック材料、あるいは顔料を含むセラミック材料等により形成されていてもよい。もっとも、第１，第２の内部電極３，４と同じ導電性材料を用いて形成することにより、工程の簡略化及び材料の種類の低減を果たすことができ、望ましい。
【００５６】
上記実施形態では、積層セラミックコンデンサにつき説明したが、本発明は、積層セラミックサーミスタ、あるいは積層型圧電セラミック部品にも適用することができる。そして、サーミスタの場合には、セラミック積層体２として、適宜の半導体セラミックス、例えばＭｎ−Ｃｏ−Ｎｉ系、Ｍｎ−Ｃｏ−Ｚｎ系のようなスピネル型セラミックスやＢａＴｉＯ３にＹ２Ｏ３を添加してなるセラミックスなどを用いることができる。また、積層型圧電セラミック部品の場合には、上記セラミック積層体２は、ＰＺＴ系セラミックスなどの適宜の圧電セラミックスを用いて構成され得る。
【図面の簡単な説明】
【００５７】
【図１】（ａ），（ｂ）は、本発明の一実施形態に係る積層セラミック電子部品としての積層セラミックコンデンサの正面断面図及び正面図。
【図２】（ａ），（ｂ）は、図１に示した積層セラミックコンデンサを得るのに用いられる内部電極パターン及び第１，第２の切断前マークの積層工程を説明するための模式的部分切欠平面図及び１つの内部電極パターン及び両側の第１のマークの位置関係を示す模式的平面図。
【図３】（ａ），（ｂ）は、図１に示した実施形態の積層セラミックコンデンサの製造工程において得られるセラミック積層体を示す正面断面図及び正面図。
【図４】図３に示した積層体に導電ペーストを付与し、外部電極を形成する工程を説明するための模式的正面断面図。
【図５】図１に示した実施形態の積層セラミックコンデンサの製造に際し、電極膜上にＮｉメッキ層及びＳｎメッキ層を積層して得られた第１の外部電極を説明するための部分切欠正面断面図。
【図６】（ａ），（ｂ）は、図１に示した実施形態の変形例に係る積層セラミックコンデンサの模式的部分断面正面図及び正面断面図。
【図７】従来の積層セラミックコンデンサを実装基板に実装した構造の一例を示す部分切欠正面断面図。
【図８】（ａ），（ｂ）は、従来の積層セラミックコンデンサの他の例を説明するための斜視図及び平面図。
【符号の説明】
【００５８】
１…積層セラミックコンデンサ
２…セラミック積層体
２ａ…第１の端面
２ｂ…第２の端面
２ｃ…上面（側面）
２ｄ…下面（側面）
２ｅ…側面
３，４…第１，第２の内部電極
３ａ，４ａ…先端
５…第１の外部電極
５ａ…第１の回り込み部
５ａ１…先端
６…第２の外部電極
６ａ…第２の回り込み部
６ａ１…先端
７…第１のマーク
７ａ…端部
８…第２のマーク
８ａ…先端
１１…電極膜
１２…Ｎｉメッキ膜
１３…Ｓｎメッキ膜
２１…内部電極パターン
２２…内部電極パターン
２３…第１の切断前マーク
２４…第２の切断前マーク
２５…導電ペースト
３１…積層セラミックコンデンサ
【特許請求の範囲】
【請求項１】
複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、
前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、
前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、
前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、
前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、
前記第１のマークの前記第１の引き出し部の第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２、前記第１の外部電極の第１の回り込み部の第２の端面側の端部と、第１の端面との間の距離をｅ１、前記第２の外部電極の前記第２の回り込み部の前記第１の端面側の端部と、前記第２の端面との間の距離をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされていることを特徴とする、積層セラミック電子部品。
【請求項２】
ｅ１＜ｄ１かつｅ２＜ｄ２であり、前記第１のマークの前記第１の引き出し部の一部が、前記第１の外部電極の前記第１の回り込み部に被覆されずに露出されており、前記第２のマークの前記第２の引き出し部の一部が、前記第２の外部電極の前記第２の回り込み部に被覆されずに露出されている、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１のマーク及び前記第２のマークの内の少なくとも一方が、導電性材料からなる、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１，第２のマークが、それぞれ、第１，第２の内部電極とセラミック積層体内において、同じ平面内に形成されている、請求項１〜３のいずれか１項に記載の積層セラミック電子部品。
【請求項５】
前記第１の外部電極、第２の外部電極、第１のマーク及び第２のマークの内少なくとも１つの表面にめっき被膜が形成されている、請求項１〜３のいずれか１項に記載の積層セラミック電子部品。
【請求項６】
複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、
前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、
前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、
前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、
前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、
前記セラミック積層体の側面に引き出された第１の引き出し部を有する第１のマークと、
前記第１のマークの前記第１の引き出し部の前記第２の端面側の端部と、前記第１の端面との間の距離をｄ１、
前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、
前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、
前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２としたときに、
ｄ１≦ｇ２かつｄ２≦ｇ１
を満足するセラミック積層体を準備する工程と、
前記第１の端面から前記側面の一部に回り込むように、及び、前記第２の端面から前記側面の一部に回り込むように、それぞれ導電性ペーストを付与し、焼き付けることにより、前記第１の端面及び前記第２の端面をそれぞれ覆い、かつ側面の一部に至る第１，第２の回り込み部をそれぞれ有する、第１の外部電極及び第２の外部電極を形成する工程とを備える積層型セラミック電子部品の製造方法であって、
前記導電性ペーストが、前記第１のマークの第１の引き出し部及び前記第２のマークの第２の引き出し部の前記各端部が露出するように、または前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように、付与されることを特徴とする、積層セラミック電子部品の製造方法。
【請求項１】
複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、
前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、
前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、
前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、
前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、
前記第１のマークの前記第１の引き出し部の第２の端面側の端部と、前記第１の端面との間の距離をｄ１、前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２、前記第１の外部電極の第１の回り込み部の第２の端面側の端部と、第１の端面との間の距離をｅ１、前記第２の外部電極の前記第２の回り込み部の前記第１の端面側の端部と、前記第２の端面との間の距離をｅ２としたときに、ｅ１≦ｄ１≦ｇ２かつｅ２≦ｄ２≦ｇ１とされていることを特徴とする、積層セラミック電子部品。
【請求項２】
ｅ１＜ｄ１かつｅ２＜ｄ２であり、前記第１のマークの前記第１の引き出し部の一部が、前記第１の外部電極の前記第１の回り込み部に被覆されずに露出されており、前記第２のマークの前記第２の引き出し部の一部が、前記第２の外部電極の前記第２の回り込み部に被覆されずに露出されている、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記第１のマーク及び前記第２のマークの内の少なくとも一方が、導電性材料からなる、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１，第２のマークが、それぞれ、第１，第２の内部電極とセラミック積層体内において、同じ平面内に形成されている、請求項１〜３のいずれか１項に記載の積層セラミック電子部品。
【請求項５】
前記第１の外部電極、第２の外部電極、第１のマーク及び第２のマークの内少なくとも１つの表面にめっき被膜が形成されている、請求項１〜３のいずれか１項に記載の積層セラミック電子部品。
【請求項６】
複数のセラミック層を積層してなり、対向し合う第１，第２の端面と、第１，第２の端面を結ぶ複数の側面とを有するセラミック積層体と、
前記セラミック積層体の第１の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第１の回り込み部を有する第１の外部電極と、
前記セラミック積層体の第２の端面を覆うように形成されており、かつ少なくとも１つの前記側面の一部に回り込む第２の回り込み部を有する第２の外部電極と、
前記セラミック積層体内に配置されており、前記第１の端面に引き出されて前記第１の外部電極に電気的に接続されている第１の内部電極と、
前記セラミック積層体内に配置されており、前記第２の端面に引き出されて前記第２の外部電極に電気的に接続されている第２の内部電極と、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第１の端面とのなす端縁から第２の端面側に向かって延ばされている第１の引き出し部を有する第１のマークと、
前記セラミック積層体の少なくとも１つの側面において、該側面と前記第２の端面とのなす端縁から第１の端面側に向かって延ばされている第２の引き出し部を有する第２のマークとを備え、
前記セラミック積層体の側面に引き出された第１の引き出し部を有する第１のマークと、
前記第１のマークの前記第１の引き出し部の前記第２の端面側の端部と、前記第１の端面との間の距離をｄ１、
前記第２のマークの前記第２の引き出し部の前記第１の端面側の端部と、前記第２の端面との間の距離をｄ２、
前記第１の内部電極の前記第２の端面側の端部と、前記第２の端面との間の距離をｇ１、
前記第２の内部電極の前記第１の端面側の端部と、前記第１の端面との間の距離をｇ２としたときに、
ｄ１≦ｇ２かつｄ２≦ｇ１
を満足するセラミック積層体を準備する工程と、
前記第１の端面から前記側面の一部に回り込むように、及び、前記第２の端面から前記側面の一部に回り込むように、それぞれ導電性ペーストを付与し、焼き付けることにより、前記第１の端面及び前記第２の端面をそれぞれ覆い、かつ側面の一部に至る第１，第２の回り込み部をそれぞれ有する、第１の外部電極及び第２の外部電極を形成する工程とを備える積層型セラミック電子部品の製造方法であって、
前記導電性ペーストが、前記第１のマークの第１の引き出し部及び前記第２のマークの第２の引き出し部の前記各端部が露出するように、または前記導電ペーストの端部が前記第１のマークの第１の引き出し部の前記第２の端面側の端部及び前記第２のマークの第２の引き出し部の前記第１の端面側の端部と等しい位置に至るように、付与されることを特徴とする、積層セラミック電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−２７３７２８（Ｐ２００７−２７３７２８Ａ）
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願番号】特願２００６−９７５７４（Ｐ２００６−９７５７４）
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成１９年１０月１８日（２００７．１０．１８）
【国際特許分類】
【出願日】平成１８年３月３１日（２００６．３．３１）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]