群遅延特性補償装置及び群遅延特性補償方法
【課題】群遅延特性補償装置で、アナログローパスフィルタの群遅延特性を簡易に補償できることを目的とする。
【解決手段】デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を有する。
【解決手段】デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置及び群遅延特性補償方法に関する。
【背景技術】
【０００２】
例えばダイレクトコンバージョン型の送受信機においては、エイリアシングを除去するために、デジタル／アナログ変換器（ＤＡＣ）の後段、もしくはアナログ／デジタル変換器（ＡＤＣ）の前段にアナログ型のローパスフィルタ（ＬＰＦ）が必須になる。
【０００３】
また、近年、ミリ波帯を用いた伝送やＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）など広帯域信号を用いた方式が増えてきており、デジタル／アナログ変換器やアナログ／デジタル変換器のサンプリングレートにも高速化が要求されている。
【０００４】
例えば、ベースバンド帯域が６００ＭＨｚの場合、少なくとも１．２ＧＨｚのサンプリングレートが要求される。そのためのデジタル／アナログ変換器やアナログ／デジタル変換器は既に市場に出回っているが、１．２ＧＨｚのデジタル／アナログ変換器を使用した場合でも、６００ＭＨｚ〜１２００ＭＨｚの帯域にはエイリアスが発生するため、このエイリアスをローパスフィルタで遮断しなければ隣接チャネルに干渉を与える。また、アナログ／デジタル変換器でも同様に、隣接チャネルからの干渉を防ぐため、事前にローパスフィルタにより隣接チャネルを遮断する必要がある。
【０００５】
そのためのローパスフィルタに要求される特性としては、急峻な遮断特性を有している必要がある。一般的に急峻な遮断特性を有するローパスフィルタには、チェビシェフ型や逆チェビシェフ型、連立チェビシェフ型（楕円フィルタ）のフィルタが存在する。これらのフィルタは急峻な遮断特性を有する一方、特に遮断周波数付近では位相の直線性が崩れ群遅延特性が劣化する。
【０００６】
フィルタの群遅延特性が劣化した場合、入力波形に対して出力波形に歪みが生じ、その結果伝送特性に大幅な劣化を引き起こす。そのため、ローパスフィルタの群遅延特性を改善させる方法が、従来から検討されている。
【０００７】
例えば、送信機にイコライザを挿入し、予め歪ませて出力することで、ローパスフィルタを通過した際の歪みを補償する方法がある（例えば特許文献１，２参照）。
【０００８】
また、群遅延特性が中間部で凹となり両側で凸となるフィルタと組み合わせて用いるイコライザが提案されている（例えば特許文献３参照）。
【０００９】
また、アナログフィルタの形状に工夫して、群遅延特性を改善するものがある（例えば特許文献４参照）。
【特許文献１】特開２０００−２９９６５２号公報
【特許文献２】特開２００１−２５７５６４号公報
【特許文献３】特開昭６２−２２７２０８号公報
【特許文献４】特開平１１−２６１３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１，２には、フィルタの群遅延特性の逆特性を計算する方法については何ら開示がない。また、特許文献３のものは、補正されるフィルタの特性は、群遅延特性が中間部で凹となり両側で凸となるものに限定されている。
【００１１】
また、特許文献４のものはアナログフィルタ自体に工夫を施すため高価となり、また通過域、遮断域などの設計の自由度が狭まってしまうという問題があった。
【００１２】
開示の装置は、アナログローパスフィルタの群遅延特性を簡易に補償できることを目的とする。
【課題を解決するための手段】
【００１３】
開示の一実施態様による群遅延特性補償装置は、デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を有する。
【００１４】
また、開示の一実施態様による群遅延特性補償方法は、デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う。
【発明の効果】
【００１５】
開示の装置によれば、アナログローパスフィルタの群遅延特性を簡易に補償することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて実施形態について説明する。
【００１７】
＜送信機の一実施形態＞
図１は、ダイレクトコンバージョン型の送信機の一実施形態のブロック図を示す。この送信機はＯＦＤＭ方式を想定した構成である。同図中、データ生成部１１は送信するためのＩ，Ｑデータを生成する。このＩ，ＱデータはＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部１２にて周波数領域の信号から時間領域の信号に変換されてデジタル信号処理部１３に供給される。
【００１８】
デジタル信号処理部１３は、後続のローパスフィルタ１５Ａ，１５Ｂの群遅延特性を改善するための信号処理を行う。デジタル信号処理部１３の出力するＩ，Ｑデータそれぞれはデジタル／アナログ変換器（ＤＡＣ）１４Ａ，１４Ｂでアナログ化された後、ローパスフィルタ（ＬＰＦ）１５Ａ，１５Ｂで不要高周波成分を除去してデジタル／アナログ変換器におけるエイリアシングを遮断する。
【００１９】
この後、直交変調器（ＩＱＭＯＤ）１６にてＩ，Ｑデータでキャリア周波数を変調し、電力増幅器（ＰＡ）１７で電力増幅してアンテナ１８より出力する。
【００２０】
＜受信機の一実施形態＞
図２は、ダイレクトコンバージョン型の受信機の一実施形態のブロック図を示す。この受信機はＯＦＤＭ方式を想定した構成である。同図中、アンテナ２１で受信した信号は前置増幅器（ＬＮＡ）２２で増幅され後、直交復調器（ＩＱＤＥＭＯＤ）２３に供給され、Ｉ，Ｑ信号に復調される。
【００２１】
復調されたＩ，Ｑ信号それぞれはローパスフィルタ２４Ａ，２４Ｂにて不要高周波成分を除去してアナログ／デジタル変換器におけるエイリアシングを遮断する。この後、アナログ／デジタル変換器（ＡＤＣ）２５Ａ，２５Ｂでデジタル化されてデジタル信号処理部２６に供給される。
【００２２】
デジタル信号処理部２６は、ローパスフィルタ２４Ａ，２４Ｂの群遅延特性を改善するための信号処理を行う。デジタル信号処理部２６の出力するＩ，ＱデータはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部２７にて時間領域の信号から周波数領域の信号に変換されてデータ復元部２８に供給され、元のデータに復元される。
【００２３】
＜デジタル信号処理部の設計＞
図３は、デジタル信号処理部１３，２６を設計する処理の一実施形態のフローチャートを示す。同図中、始めにステップＳ１で所望の特性を持つアナログのローパスフィルタ１５Ａ，１５Ｂ（又は２４Ａ，２４Ｂ）を設計する。ここでは、ローパスフィルタ１５Ａ，１５Ｂ（又は２４Ａ，２４Ｂ）を２次のバタワース型のアナログローパスフィルタとし、遮断周波数は１０ｋＨｚとする。
【００２４】
アナログローパスフィルタは、一般に遮断周波数１／２π、インピーダンス１Ωに正規化されたデータを用いて設計する。バンドパスフィルタ（ＢＰＦ）、ハイパスフィルタ（ＨＰＦ）、帯域阻止フィルタ（ＢＥＦ）の場合でも、ローパスフィルタの値を変換して作成することが可能であり、同様の手法が取られる。
【００２５】
２次のバタワース型正規化ローパスフィルタは図４のように１．４１４２１［Ｈ］のインダクタンスと１．４１４２１［Ｆ］のキャパシタンスで構成され、所望の周波数とインピーダンスのアナログローパスフィルタは、以下の計算で求められる。ステップＳ２で周波数変換係数Ｍ、インピーダンス変換係数Ｋを求める。
【００２６】
Ｍ＝目的の周波数／基準になるもとの周波数
＝１０ｋＨｚ／（１／２π）
＝６．２８×１０４
Ｋ＝目的のインピーダンス／基準になるもとのインピーダンス
＝５０Ω／１Ω
＝５０
これらより、ステップＳ３でＬとＣの定数を以下の計算で求める。
Ｌ＝１．４２［Ｈ］×Ｋ／Ｍ
＝１．４２［Ｈ］×５０／６．２８×１０４
≒１．１３ｋＨ
Ｃ＝１．４２［Ｆ］／（Ｍ×Ｋ）
＝１．４２［Ｆ］／（６．２８×１０４×５０）
≒４５２．２３ｎＦ
【００２７】
設計したアナログローパスフィルタを図５に示す。このアナログローパスフィルタを回路シミュレータに取り込んで周波数特性（振幅特性、位相特性）を計算した結果を図６及び図７に示す。
【００２８】
次に、アナログローパスフィルタをデジタル化する。始めにアナログ正規化ローパスフィルタについて、ステップＳ１１で、定式化された伝達関数Ｇ（ｓ）を求める。ここで、ｓ＝ｊωであり、ω＝２πｆ（ｒａｄ／ｓｅｃ）、ｆは周波数［Ｈｚ］である。ここでは、振幅特性から、振幅・位相情報を持った伝達関数を導出する。バタワース型の場合、振幅特性は、以下のように表される。
【００２９】
｜Ｇ（ω）｜２＝１／（１＋ε２ω２Ｎ）
ただし、ε＝（１０ＡＣ−１）１／２
で表される。ＡＣは遮断周波数における減衰量であり、通常は３ｄＢである。このとき、ε＝１となる。
【００３０】
Ｇ（ｓ）を計算するためには、まずｓ＝ｊωよりω＝ｓ／ｊとして、｜Ｇ（ω）｜２の式に代入する。
【００３１】
｜Ｇ（ｓ）｜２＝｜Ｇ（ｓ）Ｇ（−ｓ）｜
＝１／［１＋（−ｊｓ）２Ｎ］＝１／［１＋（−ｓ２）Ｎ］
この分母が０になるときのｓ、すなわち極を求める。
【００３２】
Ｎが奇数の時は、ｓ２Ｎ＝１を解くと、以下のようになる。
【００３３】
ｓｋ＝ｅｊｋπ／Ｎ
＝ｃｏｓ（ｋπ／Ｎ）＋ｊｓｉｎ（ｋπ／Ｎ） （ｋ＝０，１，２，…２Ｎ−１）
Ｎが偶数の時は、ｓ２Ｎ＝−１を解くと、以下のようになる。
ｓｋ＝ｅｊ（２ｋ＋１）π／２Ｎ
＝ｃｏｓ［（２ｋ＋１）π／２Ｎ］＋ｊｓｉｎ［（２ｋ＋１）π／２Ｎ］ （ｋ＝０，１，２，…２Ｎ−１）
【００３４】
バタワース型ローパスフィルタでは、全ての極は、図８に示すように、ｓ平面上においてπ／Ｎ間隔で単位円上に存在する。図８（Ａ）はｎ＝１の場合を示し、図８（Ｂ）はｎ＝２の場合を示し、図８（Ｃ）はｎ＝３の場合を示す。全ての極はＧ（ｓ）Ｇ（−ｓ）から得られたものであり、ｓ平面の左半平面にある極のみを選ぶと、これらの極で構成される伝達関数は安定である。
【００３５】
Ｎ＝１のとき、安定な極はｓ１＝−１であるので、
Ｇ（ｓ）＝１／（ｓ＋１）
Ｎ＝２のとき、安定な極はｓ１＝ｅ３π／４、ｓ２＝ｅ５π／４であるので、
Ｇ（ｓ）＝１／［（ｓ−ｓ１）（ｓ−ｓ２）］
＝１／［ｓ２＋√２ｓ＋１］
Ｎ＝３のとき、安定な極はｓ２＝ｅ２π／３、ｓ３＝−１、ｓ４＝ｅ４π／３であるので、
Ｇ（ｓ）＝１／［（ｓ−ｓ３）（ｓ−ｓ１）（ｓ−ｓ２）］
＝１／［（ｓ＋１）（ｓ２＋ｓ＋１）］
となり、以降、次数を高くしてもアナログ正規化ローパスフィルタの伝達関数を求めることができる。また、このアナログローパスフィルタの周波数特性を求めるためには、ｓ＝ｊωと置けばよい。
【００３６】
＜周波数プリワープ＞
アナログ正規化ローパスフィルタをＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）デジタルローパスフィルタで近似するために、周波数変換、双一次ｓ−ｚ変換を行うが、その前にステップＳ１２で、周波数プリワープを行う必要がある。
【００３７】
双一次ｓ−ｚ変換では、ｓ＝（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］の計算を行う必要があるが、アナログ角周波数ではｓ＝ｊωＡ、デジタル角周波数ではｚ＝ｅｘｐ（ｊωＤＴｓ）となるため、
ｊωＡ＝（２／Ｔｓ）［１−（ｅｘｐ（ｊωＤＴｓ））−１／１＋（ｅｘｐ（ｊωＤＴｓ））−１］
より、
ωＡ＝（２／Ｔｓ）ｔａｎ［（ωＤＴｓ）／２］
の関係がある。
【００３８】
すなわち、周波数プリワープを行うことで、デジタルローパスフィルタのカットオフ周波数をωＣ＝１０ｋＨｚとしたいとき、以下のようになる。
【００３９】
ωＣ，Ａｎａｌｏｇ＝（２／Ｔｓ）ｔａｎ［（ωＣＴｓ）／２］
以下では、アナログ正規化ローパスフィルタを用いた設計を行うため、カットオフ周波数をωＣ，Ａｎａｌｏｇとする。
【００４０】
＜周波数変換＞
アナログ正規化ローパスフィルタを用いた周波数変換は、ｓ＝ｓ／ωＣが変換式となり、ステップＳ１３で、これを正規化ローパスフィルタの式に代入して周波数変換を行う。（Ｎ＝２の場合）以下のようになる。
Ｇ（ｓ）＝１／［ｓ２＋√２ｓ＋１］
＝１／［（ｓ／ωＣ）２＋√２（ｓ／ωＣ）＋１］
【００４１】
＜双一次ｓ−ｚ変換＞
次に、ステップＳ１４で双一次ｓ−ｚ変換を行い、アナログローパスフィルタをデジタルローパスフィルタに変換する（ステップＳ１５）。先に述べたように、双一次ｓ−ｚ変換の式は、ｓ＝（２／Ｔｓ）［１−Ｚ−１／１＋Ｚ−１］である。これを代入すると、以下のようになる。
【００４２】
Ｈ（ｚ）＝１／［｛（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］｝２
＋√２｛（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］｝＋１］
Ｈ（ｚ）の周波数特性Ｈ（ω）を求めるには、ｚ＝ｅｘｐ（ｊωＴｓ）を代入する。
【００４３】
ここで、図９にアナログローパスフィルタと、これを近似したデジタルローパスフィルタの振幅・周波数特性を示し、図１０にアナログローパスフィルタと、これを近似したデジタルローパスフィルタの位相・周波数特性を示す。なお、アナログローパスフィルタを一点鎖線で示し、デジタルローパスフィルタを実線で示している。カットオフ周波数は１０ｋＨｚであり、信号通過域では、振幅及び位相ともに特性は略一致している。
【００４４】
次に、全域通過位相回路による位相特性の補償について説明する。
【００４５】
＜全域通過位相回路の設定＞
アナログローパスフィルタの位相特性を補償するために、全域通過位相回路（全域通過フィルタ、もしくはオールパスフィルタとも呼ばれる）を設ける。全域通過位相回路は、以下の数式で表現される回路である（ステップＳ２１）。
【００４６】
【数１】
この全域通過位相回路は、全ての周波数帯域で振幅特性が１となり、また係数ａｎを設定することにより任意の位相特性を実現することが可能である。
【００４７】
全域通過位相回路を設計するためには、始めにその次数を決める必要があるが、次数を大きくするごとに、細かい位相調整が可能となる。例えば、１次、２次、３次の場合、以下のようになる。
（１次）Ｘ（ｚ）＝（ｚ−１＋ａ１）／（１＋ａ１ｚ−１）
（２次）Ｘ（ｚ）＝（ｚ−２＋ａ１ｚ−１＋ａ２）／（１＋ａ１ｚ−１＋ａ２ｚ−２）
（３次）Ｘ（ｚ）＝（ｚ−３＋ａ１ｚ−２＋ａ２ｚ−１＋ａ３）
／（１＋ａ１ｚ−１＋ａ２ｚ−２＋ａ２ｚ−２）
ｚの次数が高くなるにつれて細かい位相調整が可能になるが、デジタル回路の規模は大きくなり、またの次数が高いため信号全体の遅延時間が大きくなるため、適切な次数で実現する必要がある。
【００４８】
図１１に１次の全域通過位相回路の振幅及び位相の周波数特性を示し（ａ１＝−０．５）、図１２に２次の全域通過位相回路の振幅及び位相の周波数特性を示す（ａ１＝０．６，ａ２＝０．３）。以降では２次の全域通過位相回路を用いて設計する。
【００４９】
＜デジタルローパスフィルタと全域通過位相回路を縦続接続した特性＞
ステップＳ２２で前述の全域通過位相回路とデジタルローパスフィルタを縦続接続した縦続接続フィルタの伝達関数Ｆ（ｚ）を求める。
【００５０】
Ｆ（ｚ）＝Ｘ（ｚ）Ｈ（ｚ）
Ｆ（ｚ）は以下のように計算される。
【００５１】
【数２】
このＦ（ｚ）の群遅延特性が平坦になるように、全域通過位相回路を設計する。ステップＳ２３で、Ｆ（ｚ）に、ｚ＝ｅｘｐ（ｊωＴｓ）を代入して周波数特性を求め、その位相角∠Ｆ（ω）を求める。
【００５２】
【数３】
【００５３】
＜群遅延量ｕ（ω）の計算と評価関数νの設定＞
群遅延量ｕ（ω）は、位相角の増分ｄ∠Ｆ（ω）と角周波数の増分ｄωから以下の式で求めることができる（ステップＳ２４）。
ｕ（ω）＝−ｄ∠Ｆ（ω）／ｄω
【００５４】
最終的に、信号通過域の群遅延特性が平坦になれば良いので、信号通過域における群遅延の最大値と最小値の差を求め、それを評価関数νとして最小化する。例えば、遮断周波数１０ｋＨｚのローパスフィルタであれば、０Ｈｚ〜１０ｋＨｚにおいて群遅延量の最大値と最小値の差を取る。
ν＝ｕ（ω）ｍａｘ−ｕ（ω）ｍｉｎ （ただし、ωは信号通過域）
【００５５】
＜係数ａｎの計算＞
ステップＳ２５では、評価関数νを最小化する全域通過位相回路の係数ａｎを求める。アナログローパスフィルタと全域通過位相回路を設計する段階でのみ設定するのであれば、ａｎの全ての組み合わせについて評価関数νを計算し、最小値を算出する方法で良い。例えば、２次の場合には、−１≦ａ１≦１、−１≦ａ２≦１として全ての組について調査を行う。
【００５６】
＜計算例＞
図１３及び図１４に上記実施形態で設計した場合の全域通過位相回路をデジタルローパスフィルタに縦続接続したフィルタ（縦続接続フィルタ）とアナログローパスフィルタのシミュレーションによる特性図を示す。図１３（Ａ）に実線で示す縦続接続フィルタの振幅・周波数特性は、信号通過域において一点鎖線で示すアナログローパスフィルタの特性に一致する。また、図１３（Ｂ）に実線で示す縦続接続フィルタの位相・周波数特性は直線性を示している。
【００５７】
図１４は、縦続接続フィルタとアナログローパスフィルタのシミュレーションによる群遅延・周波数特性を示している。信号通過域（１０ｋＨｚ以下）において、一点鎖線に示すアナログローパスフィルタに比して、実線で示す縦続接続フィルタの方が平坦な群遅延特性を示している。なお、このときのａ１とａ２の値は、ａ１＝０．０７００，ａ２＝−０．０８００である。
【００５８】
ステップＳ２６では、このようにして求めた係数ａ１，ａ１，…ａｎで規定される全域通過位相回路をデジタル信号処理部１３（又は２６）に設定する。
【００５９】
このようにして、アナログローパスフィルタの群遅延特性を簡易に補償することが可能となる。
（付記１）
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を
有することを特徴とする群遅延特性補償装置。
（付記２）
付記１記載の群遅延特性補償装置において、
前記全域通過位相回路は、前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定した
ことを特徴とする群遅延特性補償装置。
（付記３）
付記２記載の群遅延特性補償装置において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定した
ことを特徴とする群遅延特性補償装置。
（付記４）
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う
ことを特徴とする群遅延特性補償方法。
（付記５）
付記４記載の群遅延特性補償方法において、
前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、
前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定する
ことを特徴とする群遅延特性補償方法。
（付記６）
付記２記載の群遅延特性補償方法において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定する
ことを特徴とする群遅延特性補償方法。
（付記７）
付記３記載の群遅延特性補償装置は、ダイレクトコンバージョン型の送信機に適用されることを特徴とする群遅延特性補償装置。
（付記８）
付記３記載の群遅延特性補償装置は、ダイレクトコンバージョン型の受信機に適用されることを特徴とする群遅延特性補償装置。
【図面の簡単な説明】
【００６０】
【図１】送信機の一実施形態のブロック図である。
【図２】受信機の一実施形態のブロック図である。
【図３】デジタル信号処理部を設計する処理の一実施形態のフローチャートである。
【図４】バタワース型正規化ローパスフィルタの構成図である。
【図５】設計したアナログローパスフィルタを示す構成図である。
【図６】アナログローパスフィルタの振幅特性図である。
【図７】アナログローパスフィルタの位相特性図である。
【図８】バタワース型ローパスフィルタの極の位置を示す図である。
【図９】アナログローパスフィルタとデジタルローパスフィルタの振幅・周波数特性を示す図である。
【図１０】アナログローパスフィルタとデジタルローパスフィルタの位相・周波数特性を示す図である。
【図１１】１次の全域通過位相回路の振幅及び位相の周波数特性を示す図である。
【図１２】２次の全域通過位相回路の振幅及び位相の周波数特性を示す図である。
【図１３】全域通過位相回路を縦続接続したフィルタとアナログローパスフィルタのシミュレーションによる特性図である。
【図１４】縦続接続フィルタとアナログローパスフィルタのシミュレーションによる群遅延・周波数特性を示す図である。
【符号の説明】
【００６１】
１１ データ生成部
１２ ＩＦＦＴ部
１３ デジタル信号処理部
１５Ａ，１５Ｂ ローパスフィルタ
１６ 直交変調器
１７ 電力増幅器
１８，２１ アンテナ
２２ 前置増幅器
２３ 直交復調器
２４Ａ，２４Ｂ ローパスフィルタ
２５Ａ，２５Ｂ アナログ／デジタル変換器
２６ デジタル信号処理部
２７ ＦＦＴ部
２８ データ復元部
【技術分野】
【０００１】
本発明は、エイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置及び群遅延特性補償方法に関する。
【背景技術】
【０００２】
例えばダイレクトコンバージョン型の送受信機においては、エイリアシングを除去するために、デジタル／アナログ変換器（ＤＡＣ）の後段、もしくはアナログ／デジタル変換器（ＡＤＣ）の前段にアナログ型のローパスフィルタ（ＬＰＦ）が必須になる。
【０００３】
また、近年、ミリ波帯を用いた伝送やＵＷＢ（Ｕｌｔｒａ Ｗｉｄｅ Ｂａｎｄ）など広帯域信号を用いた方式が増えてきており、デジタル／アナログ変換器やアナログ／デジタル変換器のサンプリングレートにも高速化が要求されている。
【０００４】
例えば、ベースバンド帯域が６００ＭＨｚの場合、少なくとも１．２ＧＨｚのサンプリングレートが要求される。そのためのデジタル／アナログ変換器やアナログ／デジタル変換器は既に市場に出回っているが、１．２ＧＨｚのデジタル／アナログ変換器を使用した場合でも、６００ＭＨｚ〜１２００ＭＨｚの帯域にはエイリアスが発生するため、このエイリアスをローパスフィルタで遮断しなければ隣接チャネルに干渉を与える。また、アナログ／デジタル変換器でも同様に、隣接チャネルからの干渉を防ぐため、事前にローパスフィルタにより隣接チャネルを遮断する必要がある。
【０００５】
そのためのローパスフィルタに要求される特性としては、急峻な遮断特性を有している必要がある。一般的に急峻な遮断特性を有するローパスフィルタには、チェビシェフ型や逆チェビシェフ型、連立チェビシェフ型（楕円フィルタ）のフィルタが存在する。これらのフィルタは急峻な遮断特性を有する一方、特に遮断周波数付近では位相の直線性が崩れ群遅延特性が劣化する。
【０００６】
フィルタの群遅延特性が劣化した場合、入力波形に対して出力波形に歪みが生じ、その結果伝送特性に大幅な劣化を引き起こす。そのため、ローパスフィルタの群遅延特性を改善させる方法が、従来から検討されている。
【０００７】
例えば、送信機にイコライザを挿入し、予め歪ませて出力することで、ローパスフィルタを通過した際の歪みを補償する方法がある（例えば特許文献１，２参照）。
【０００８】
また、群遅延特性が中間部で凹となり両側で凸となるフィルタと組み合わせて用いるイコライザが提案されている（例えば特許文献３参照）。
【０００９】
また、アナログフィルタの形状に工夫して、群遅延特性を改善するものがある（例えば特許文献４参照）。
【特許文献１】特開２０００−２９９６５２号公報
【特許文献２】特開２００１−２５７５６４号公報
【特許文献３】特開昭６２−２２７２０８号公報
【特許文献４】特開平１１−２６１３０３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、特許文献１，２には、フィルタの群遅延特性の逆特性を計算する方法については何ら開示がない。また、特許文献３のものは、補正されるフィルタの特性は、群遅延特性が中間部で凹となり両側で凸となるものに限定されている。
【００１１】
また、特許文献４のものはアナログフィルタ自体に工夫を施すため高価となり、また通過域、遮断域などの設計の自由度が狭まってしまうという問題があった。
【００１２】
開示の装置は、アナログローパスフィルタの群遅延特性を簡易に補償できることを目的とする。
【課題を解決するための手段】
【００１３】
開示の一実施態様による群遅延特性補償装置は、デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を有する。
【００１４】
また、開示の一実施態様による群遅延特性補償方法は、デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う。
【発明の効果】
【００１５】
開示の装置によれば、アナログローパスフィルタの群遅延特性を簡易に補償することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づいて実施形態について説明する。
【００１７】
＜送信機の一実施形態＞
図１は、ダイレクトコンバージョン型の送信機の一実施形態のブロック図を示す。この送信機はＯＦＤＭ方式を想定した構成である。同図中、データ生成部１１は送信するためのＩ，Ｑデータを生成する。このＩ，ＱデータはＩＦＦＴ（Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部１２にて周波数領域の信号から時間領域の信号に変換されてデジタル信号処理部１３に供給される。
【００１８】
デジタル信号処理部１３は、後続のローパスフィルタ１５Ａ，１５Ｂの群遅延特性を改善するための信号処理を行う。デジタル信号処理部１３の出力するＩ，Ｑデータそれぞれはデジタル／アナログ変換器（ＤＡＣ）１４Ａ，１４Ｂでアナログ化された後、ローパスフィルタ（ＬＰＦ）１５Ａ，１５Ｂで不要高周波成分を除去してデジタル／アナログ変換器におけるエイリアシングを遮断する。
【００１９】
この後、直交変調器（ＩＱＭＯＤ）１６にてＩ，Ｑデータでキャリア周波数を変調し、電力増幅器（ＰＡ）１７で電力増幅してアンテナ１８より出力する。
【００２０】
＜受信機の一実施形態＞
図２は、ダイレクトコンバージョン型の受信機の一実施形態のブロック図を示す。この受信機はＯＦＤＭ方式を想定した構成である。同図中、アンテナ２１で受信した信号は前置増幅器（ＬＮＡ）２２で増幅され後、直交復調器（ＩＱＤＥＭＯＤ）２３に供給され、Ｉ，Ｑ信号に復調される。
【００２１】
復調されたＩ，Ｑ信号それぞれはローパスフィルタ２４Ａ，２４Ｂにて不要高周波成分を除去してアナログ／デジタル変換器におけるエイリアシングを遮断する。この後、アナログ／デジタル変換器（ＡＤＣ）２５Ａ，２５Ｂでデジタル化されてデジタル信号処理部２６に供給される。
【００２２】
デジタル信号処理部２６は、ローパスフィルタ２４Ａ，２４Ｂの群遅延特性を改善するための信号処理を行う。デジタル信号処理部２６の出力するＩ，ＱデータはＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部２７にて時間領域の信号から周波数領域の信号に変換されてデータ復元部２８に供給され、元のデータに復元される。
【００２３】
＜デジタル信号処理部の設計＞
図３は、デジタル信号処理部１３，２６を設計する処理の一実施形態のフローチャートを示す。同図中、始めにステップＳ１で所望の特性を持つアナログのローパスフィルタ１５Ａ，１５Ｂ（又は２４Ａ，２４Ｂ）を設計する。ここでは、ローパスフィルタ１５Ａ，１５Ｂ（又は２４Ａ，２４Ｂ）を２次のバタワース型のアナログローパスフィルタとし、遮断周波数は１０ｋＨｚとする。
【００２４】
アナログローパスフィルタは、一般に遮断周波数１／２π、インピーダンス１Ωに正規化されたデータを用いて設計する。バンドパスフィルタ（ＢＰＦ）、ハイパスフィルタ（ＨＰＦ）、帯域阻止フィルタ（ＢＥＦ）の場合でも、ローパスフィルタの値を変換して作成することが可能であり、同様の手法が取られる。
【００２５】
２次のバタワース型正規化ローパスフィルタは図４のように１．４１４２１［Ｈ］のインダクタンスと１．４１４２１［Ｆ］のキャパシタンスで構成され、所望の周波数とインピーダンスのアナログローパスフィルタは、以下の計算で求められる。ステップＳ２で周波数変換係数Ｍ、インピーダンス変換係数Ｋを求める。
【００２６】
Ｍ＝目的の周波数／基準になるもとの周波数
＝１０ｋＨｚ／（１／２π）
＝６．２８×１０４
Ｋ＝目的のインピーダンス／基準になるもとのインピーダンス
＝５０Ω／１Ω
＝５０
これらより、ステップＳ３でＬとＣの定数を以下の計算で求める。
Ｌ＝１．４２［Ｈ］×Ｋ／Ｍ
＝１．４２［Ｈ］×５０／６．２８×１０４
≒１．１３ｋＨ
Ｃ＝１．４２［Ｆ］／（Ｍ×Ｋ）
＝１．４２［Ｆ］／（６．２８×１０４×５０）
≒４５２．２３ｎＦ
【００２７】
設計したアナログローパスフィルタを図５に示す。このアナログローパスフィルタを回路シミュレータに取り込んで周波数特性（振幅特性、位相特性）を計算した結果を図６及び図７に示す。
【００２８】
次に、アナログローパスフィルタをデジタル化する。始めにアナログ正規化ローパスフィルタについて、ステップＳ１１で、定式化された伝達関数Ｇ（ｓ）を求める。ここで、ｓ＝ｊωであり、ω＝２πｆ（ｒａｄ／ｓｅｃ）、ｆは周波数［Ｈｚ］である。ここでは、振幅特性から、振幅・位相情報を持った伝達関数を導出する。バタワース型の場合、振幅特性は、以下のように表される。
【００２９】
｜Ｇ（ω）｜２＝１／（１＋ε２ω２Ｎ）
ただし、ε＝（１０ＡＣ−１）１／２
で表される。ＡＣは遮断周波数における減衰量であり、通常は３ｄＢである。このとき、ε＝１となる。
【００３０】
Ｇ（ｓ）を計算するためには、まずｓ＝ｊωよりω＝ｓ／ｊとして、｜Ｇ（ω）｜２の式に代入する。
【００３１】
｜Ｇ（ｓ）｜２＝｜Ｇ（ｓ）Ｇ（−ｓ）｜
＝１／［１＋（−ｊｓ）２Ｎ］＝１／［１＋（−ｓ２）Ｎ］
この分母が０になるときのｓ、すなわち極を求める。
【００３２】
Ｎが奇数の時は、ｓ２Ｎ＝１を解くと、以下のようになる。
【００３３】
ｓｋ＝ｅｊｋπ／Ｎ
＝ｃｏｓ（ｋπ／Ｎ）＋ｊｓｉｎ（ｋπ／Ｎ） （ｋ＝０，１，２，…２Ｎ−１）
Ｎが偶数の時は、ｓ２Ｎ＝−１を解くと、以下のようになる。
ｓｋ＝ｅｊ（２ｋ＋１）π／２Ｎ
＝ｃｏｓ［（２ｋ＋１）π／２Ｎ］＋ｊｓｉｎ［（２ｋ＋１）π／２Ｎ］ （ｋ＝０，１，２，…２Ｎ−１）
【００３４】
バタワース型ローパスフィルタでは、全ての極は、図８に示すように、ｓ平面上においてπ／Ｎ間隔で単位円上に存在する。図８（Ａ）はｎ＝１の場合を示し、図８（Ｂ）はｎ＝２の場合を示し、図８（Ｃ）はｎ＝３の場合を示す。全ての極はＧ（ｓ）Ｇ（−ｓ）から得られたものであり、ｓ平面の左半平面にある極のみを選ぶと、これらの極で構成される伝達関数は安定である。
【００３５】
Ｎ＝１のとき、安定な極はｓ１＝−１であるので、
Ｇ（ｓ）＝１／（ｓ＋１）
Ｎ＝２のとき、安定な極はｓ１＝ｅ３π／４、ｓ２＝ｅ５π／４であるので、
Ｇ（ｓ）＝１／［（ｓ−ｓ１）（ｓ−ｓ２）］
＝１／［ｓ２＋√２ｓ＋１］
Ｎ＝３のとき、安定な極はｓ２＝ｅ２π／３、ｓ３＝−１、ｓ４＝ｅ４π／３であるので、
Ｇ（ｓ）＝１／［（ｓ−ｓ３）（ｓ−ｓ１）（ｓ−ｓ２）］
＝１／［（ｓ＋１）（ｓ２＋ｓ＋１）］
となり、以降、次数を高くしてもアナログ正規化ローパスフィルタの伝達関数を求めることができる。また、このアナログローパスフィルタの周波数特性を求めるためには、ｓ＝ｊωと置けばよい。
【００３６】
＜周波数プリワープ＞
アナログ正規化ローパスフィルタをＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）デジタルローパスフィルタで近似するために、周波数変換、双一次ｓ−ｚ変換を行うが、その前にステップＳ１２で、周波数プリワープを行う必要がある。
【００３７】
双一次ｓ−ｚ変換では、ｓ＝（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］の計算を行う必要があるが、アナログ角周波数ではｓ＝ｊωＡ、デジタル角周波数ではｚ＝ｅｘｐ（ｊωＤＴｓ）となるため、
ｊωＡ＝（２／Ｔｓ）［１−（ｅｘｐ（ｊωＤＴｓ））−１／１＋（ｅｘｐ（ｊωＤＴｓ））−１］
より、
ωＡ＝（２／Ｔｓ）ｔａｎ［（ωＤＴｓ）／２］
の関係がある。
【００３８】
すなわち、周波数プリワープを行うことで、デジタルローパスフィルタのカットオフ周波数をωＣ＝１０ｋＨｚとしたいとき、以下のようになる。
【００３９】
ωＣ，Ａｎａｌｏｇ＝（２／Ｔｓ）ｔａｎ［（ωＣＴｓ）／２］
以下では、アナログ正規化ローパスフィルタを用いた設計を行うため、カットオフ周波数をωＣ，Ａｎａｌｏｇとする。
【００４０】
＜周波数変換＞
アナログ正規化ローパスフィルタを用いた周波数変換は、ｓ＝ｓ／ωＣが変換式となり、ステップＳ１３で、これを正規化ローパスフィルタの式に代入して周波数変換を行う。（Ｎ＝２の場合）以下のようになる。
Ｇ（ｓ）＝１／［ｓ２＋√２ｓ＋１］
＝１／［（ｓ／ωＣ）２＋√２（ｓ／ωＣ）＋１］
【００４１】
＜双一次ｓ−ｚ変換＞
次に、ステップＳ１４で双一次ｓ−ｚ変換を行い、アナログローパスフィルタをデジタルローパスフィルタに変換する（ステップＳ１５）。先に述べたように、双一次ｓ−ｚ変換の式は、ｓ＝（２／Ｔｓ）［１−Ｚ−１／１＋Ｚ−１］である。これを代入すると、以下のようになる。
【００４２】
Ｈ（ｚ）＝１／［｛（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］｝２
＋√２｛（２／Ｔｓ）［（１−Ｚ−１）／（１＋Ｚ−１）］｝＋１］
Ｈ（ｚ）の周波数特性Ｈ（ω）を求めるには、ｚ＝ｅｘｐ（ｊωＴｓ）を代入する。
【００４３】
ここで、図９にアナログローパスフィルタと、これを近似したデジタルローパスフィルタの振幅・周波数特性を示し、図１０にアナログローパスフィルタと、これを近似したデジタルローパスフィルタの位相・周波数特性を示す。なお、アナログローパスフィルタを一点鎖線で示し、デジタルローパスフィルタを実線で示している。カットオフ周波数は１０ｋＨｚであり、信号通過域では、振幅及び位相ともに特性は略一致している。
【００４４】
次に、全域通過位相回路による位相特性の補償について説明する。
【００４５】
＜全域通過位相回路の設定＞
アナログローパスフィルタの位相特性を補償するために、全域通過位相回路（全域通過フィルタ、もしくはオールパスフィルタとも呼ばれる）を設ける。全域通過位相回路は、以下の数式で表現される回路である（ステップＳ２１）。
【００４６】
【数１】
この全域通過位相回路は、全ての周波数帯域で振幅特性が１となり、また係数ａｎを設定することにより任意の位相特性を実現することが可能である。
【００４７】
全域通過位相回路を設計するためには、始めにその次数を決める必要があるが、次数を大きくするごとに、細かい位相調整が可能となる。例えば、１次、２次、３次の場合、以下のようになる。
（１次）Ｘ（ｚ）＝（ｚ−１＋ａ１）／（１＋ａ１ｚ−１）
（２次）Ｘ（ｚ）＝（ｚ−２＋ａ１ｚ−１＋ａ２）／（１＋ａ１ｚ−１＋ａ２ｚ−２）
（３次）Ｘ（ｚ）＝（ｚ−３＋ａ１ｚ−２＋ａ２ｚ−１＋ａ３）
／（１＋ａ１ｚ−１＋ａ２ｚ−２＋ａ２ｚ−２）
ｚの次数が高くなるにつれて細かい位相調整が可能になるが、デジタル回路の規模は大きくなり、またの次数が高いため信号全体の遅延時間が大きくなるため、適切な次数で実現する必要がある。
【００４８】
図１１に１次の全域通過位相回路の振幅及び位相の周波数特性を示し（ａ１＝−０．５）、図１２に２次の全域通過位相回路の振幅及び位相の周波数特性を示す（ａ１＝０．６，ａ２＝０．３）。以降では２次の全域通過位相回路を用いて設計する。
【００４９】
＜デジタルローパスフィルタと全域通過位相回路を縦続接続した特性＞
ステップＳ２２で前述の全域通過位相回路とデジタルローパスフィルタを縦続接続した縦続接続フィルタの伝達関数Ｆ（ｚ）を求める。
【００５０】
Ｆ（ｚ）＝Ｘ（ｚ）Ｈ（ｚ）
Ｆ（ｚ）は以下のように計算される。
【００５１】
【数２】
このＦ（ｚ）の群遅延特性が平坦になるように、全域通過位相回路を設計する。ステップＳ２３で、Ｆ（ｚ）に、ｚ＝ｅｘｐ（ｊωＴｓ）を代入して周波数特性を求め、その位相角∠Ｆ（ω）を求める。
【００５２】
【数３】
【００５３】
＜群遅延量ｕ（ω）の計算と評価関数νの設定＞
群遅延量ｕ（ω）は、位相角の増分ｄ∠Ｆ（ω）と角周波数の増分ｄωから以下の式で求めることができる（ステップＳ２４）。
ｕ（ω）＝−ｄ∠Ｆ（ω）／ｄω
【００５４】
最終的に、信号通過域の群遅延特性が平坦になれば良いので、信号通過域における群遅延の最大値と最小値の差を求め、それを評価関数νとして最小化する。例えば、遮断周波数１０ｋＨｚのローパスフィルタであれば、０Ｈｚ〜１０ｋＨｚにおいて群遅延量の最大値と最小値の差を取る。
ν＝ｕ（ω）ｍａｘ−ｕ（ω）ｍｉｎ （ただし、ωは信号通過域）
【００５５】
＜係数ａｎの計算＞
ステップＳ２５では、評価関数νを最小化する全域通過位相回路の係数ａｎを求める。アナログローパスフィルタと全域通過位相回路を設計する段階でのみ設定するのであれば、ａｎの全ての組み合わせについて評価関数νを計算し、最小値を算出する方法で良い。例えば、２次の場合には、−１≦ａ１≦１、−１≦ａ２≦１として全ての組について調査を行う。
【００５６】
＜計算例＞
図１３及び図１４に上記実施形態で設計した場合の全域通過位相回路をデジタルローパスフィルタに縦続接続したフィルタ（縦続接続フィルタ）とアナログローパスフィルタのシミュレーションによる特性図を示す。図１３（Ａ）に実線で示す縦続接続フィルタの振幅・周波数特性は、信号通過域において一点鎖線で示すアナログローパスフィルタの特性に一致する。また、図１３（Ｂ）に実線で示す縦続接続フィルタの位相・周波数特性は直線性を示している。
【００５７】
図１４は、縦続接続フィルタとアナログローパスフィルタのシミュレーションによる群遅延・周波数特性を示している。信号通過域（１０ｋＨｚ以下）において、一点鎖線に示すアナログローパスフィルタに比して、実線で示す縦続接続フィルタの方が平坦な群遅延特性を示している。なお、このときのａ１とａ２の値は、ａ１＝０．０７００，ａ２＝−０．０８００である。
【００５８】
ステップＳ２６では、このようにして求めた係数ａ１，ａ１，…ａｎで規定される全域通過位相回路をデジタル信号処理部１３（又は２６）に設定する。
【００５９】
このようにして、アナログローパスフィルタの群遅延特性を簡易に補償することが可能となる。
（付記１）
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を
有することを特徴とする群遅延特性補償装置。
（付記２）
付記１記載の群遅延特性補償装置において、
前記全域通過位相回路は、前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定した
ことを特徴とする群遅延特性補償装置。
（付記３）
付記２記載の群遅延特性補償装置において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定した
ことを特徴とする群遅延特性補償装置。
（付記４）
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う
ことを特徴とする群遅延特性補償方法。
（付記５）
付記４記載の群遅延特性補償方法において、
前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、
前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定する
ことを特徴とする群遅延特性補償方法。
（付記６）
付記２記載の群遅延特性補償方法において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定する
ことを特徴とする群遅延特性補償方法。
（付記７）
付記３記載の群遅延特性補償装置は、ダイレクトコンバージョン型の送信機に適用されることを特徴とする群遅延特性補償装置。
（付記８）
付記３記載の群遅延特性補償装置は、ダイレクトコンバージョン型の受信機に適用されることを特徴とする群遅延特性補償装置。
【図面の簡単な説明】
【００６０】
【図１】送信機の一実施形態のブロック図である。
【図２】受信機の一実施形態のブロック図である。
【図３】デジタル信号処理部を設計する処理の一実施形態のフローチャートである。
【図４】バタワース型正規化ローパスフィルタの構成図である。
【図５】設計したアナログローパスフィルタを示す構成図である。
【図６】アナログローパスフィルタの振幅特性図である。
【図７】アナログローパスフィルタの位相特性図である。
【図８】バタワース型ローパスフィルタの極の位置を示す図である。
【図９】アナログローパスフィルタとデジタルローパスフィルタの振幅・周波数特性を示す図である。
【図１０】アナログローパスフィルタとデジタルローパスフィルタの位相・周波数特性を示す図である。
【図１１】１次の全域通過位相回路の振幅及び位相の周波数特性を示す図である。
【図１２】２次の全域通過位相回路の振幅及び位相の周波数特性を示す図である。
【図１３】全域通過位相回路を縦続接続したフィルタとアナログローパスフィルタのシミュレーションによる特性図である。
【図１４】縦続接続フィルタとアナログローパスフィルタのシミュレーションによる群遅延・周波数特性を示す図である。
【符号の説明】
【００６１】
１１ データ生成部
１２ ＩＦＦＴ部
１３ デジタル信号処理部
１５Ａ，１５Ｂ ローパスフィルタ
１６ 直交変調器
１７ 電力増幅器
１８，２１ アンテナ
２２ 前置増幅器
２３ 直交復調器
２４Ａ，２４Ｂ ローパスフィルタ
２５Ａ，２５Ｂ アナログ／デジタル変換器
２６ デジタル信号処理部
２７ ＦＦＴ部
２８ データ復元部
【特許請求の範囲】
【請求項１】
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を
有することを特徴とする群遅延特性補償装置。
【請求項２】
請求項１記載の群遅延特性補償装置において、
前記全域通過位相回路は、前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定した
ことを特徴とする群遅延特性補償装置。
【請求項３】
請求項２記載の群遅延特性補償装置において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定した
ことを特徴とする群遅延特性補償装置。
【請求項４】
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う
ことを特徴とする群遅延特性補償方法。
【請求項５】
請求項４記載の群遅延特性補償方法において、
前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、
前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定する
ことを特徴とする群遅延特性補償方法。
【請求項６】
請求項２記載の群遅延特性補償方法において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定する
ことを特徴とする群遅延特性補償方法。
【請求項１】
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償装置であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理手段を
有することを特徴とする群遅延特性補償装置。
【請求項２】
請求項１記載の群遅延特性補償装置において、
前記全域通過位相回路は、前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定した
ことを特徴とする群遅延特性補償装置。
【請求項３】
請求項２記載の群遅延特性補償装置において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定した
ことを特徴とする群遅延特性補償装置。
【請求項４】
デジタル／アナログ変換器又はアナログ／デジタル変換器のエイリアシングを除去するアナログローパスフィルタの群遅延特性を補償する群遅延特性補償方法であって、
前記デジタル／アナログ変換器の前段又は前記アナログ／デジタル変換器の後段に、全域通過位相回路を構成し前記アナログローパスフィルタの群遅延特性を補償するデジタル信号処理を行う
ことを特徴とする群遅延特性補償方法。
【請求項５】
請求項４記載の群遅延特性補償方法において、
前記アナログローパスフィルタをデジタルローパスフィルタにて近似し、
前記全域通過位相回路を前記デジタルローパスフィルタに縦続接続したとき信号通過域の群遅延特性が平坦になるよう前記全域通過位相回路の係数を設定する
ことを特徴とする群遅延特性補償方法。
【請求項６】
請求項２記載の群遅延特性補償方法において、
前記全域通過位相回路の係数は、前記信号通過域における群遅延特性の最大値と最小値の差分が最小となる値を設定する
ことを特徴とする群遅延特性補償方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−６８３１９（Ｐ２０１０−６８３１９Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００８−２３３４３８（Ｐ２００８−２３３４３８）
【出願日】平成２０年９月１１日（２００８．９．１１）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１９年度、独立行政法人情報通信研究機構、「超高速ギガビット無線ＬＡＮの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２０年９月１１日（２００８．９．１１）
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成１９年度、独立行政法人情報通信研究機構、「超高速ギガビット無線ＬＡＮの研究開発」委託研究、産業技術力強化法第１９条の適用を受ける特許出願
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]