表示装置
表示装置６は、ディスプレイ２及び生成手段１０，８を有している。ディスプレイ２は、複数の発光素子３、及びパルス幅変調（ＰＷＭ）信号を発光素子３に供給するためのデータライン１３を有している。生成手段１０，８は、フレーム周期の時間インターバルＳＦの間、時間インターバルＳＦの第一のインターバルの間に発光素子３の第一の非ゼロの放出レベルＬ（Ｖ１；Ｃ１；Ｉ１）と、時間インターバルＳＦの第二のインターバルの間に第二の非ゼロの放出レベルＬ（Ｖ２；Ｃ２；１２）を少なくとも生成するためのデータラインに結合される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光素子をもつディスプレイを有する表示装置に関する。
また、本発明は、かかる表示装置を有する電子装置及びディスプレイを駆動する方法に関する。
【背景技術】
【０００２】
基板上の発光素子又は画素を利用した表示装置は、ますます普及してきている。これらの発光素子は、行及び列からなるマトリクスで配列される表示画素に組み込まれるか又は表示画素を形成する発光ダイオード（ＬＥＤ）である場合がある。かかるＬＥＤで利用される材料は、特にポリメリック（ＰＬＥＤ）又はオーガニック（ＯＬＥＤ）材料のような、電流がこれらの材料を流れる場合に光を発生するのに適している。したがって、ＬＥＤは、電流がこれらの発光材料を通して駆動することができるように配列される必要がある。典型的に、パッシブ又はアクティブに駆動されるマトリクス型ディスプレイが区別される。アクティブマトリクス型ディスプレイについて、ディスプレイの画素自身は、１以上のトランジスタのようなアクティブ回路を有している。
【０００３】
アクティブマトリクス型ディスプレイでは、トランジスタのパラメータのバリエーションは、たとえばディスプレイの均一性といった重要な問題である。合理的に高い電流でトランジスタを動作させることで、ＬＥＤの発光は、トランジスタの閾値電圧における変動に対して感度が低く、この変動は、ディスプレイの非均一性の主要な原因となる。ＬＥＤが数レベルの明るさのみで動作する場合、動作スキームのような特定の電流レベルに対応するそれぞれはデジタル駆動と呼ばれる。
【０００４】
公知であるようにデジタル駆動により数レベルの明るさが利用可能であるので、パルス幅変調（ＰＷＭ）を使用することで、より多くのグレイレベルが形成される場合がある。たとえば、ディスプレイの発光素子は、所望のグレイレベルに依存して、フレーム周期における多数のサブフィールドの間に「オン」又は「オフ」のいずれかにされる場合がある。サブフィールドは、フレーム周期内の時間インターバルである。
【０００５】
しかし、発光している素子に関連する多数の選択ラインを含む大型ディスプレイをアドレス指定するための時間で行を利用するとき、１つの行をアドレス指定又は選択するための利用可能なアドレス指定時間は、サブマイクロ秒のオーダである場合がある。これらの非常に短いアドレス指定時間を扱うため、マルチラインアドレス指定（MLA: MultiLine Addressing）スキームが好ましい。ＭＬＡスキームは、結合されたライン又は行アドレス指定アプローチとも呼ばれる。サブフィールド間のＭＬＡスキームの停止時間は、適切なアルゴリズムにより最小にされる。かかるアプローチは、たとえばＥＰ出願01204541.5に開示されている。このテキストでは、ＭＬＡは、ＰＷＭアドレス指定の種であると考えられる。
【０００６】
ＰＷＭ技術の問題は、ディスプレイのための最適なレンジのグレースケールレベルを提供しないことである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＰＷＭアドレス指定されたディスプレイのグレイスケールのレベル数を大幅に拡張することである。
【課題を解決するための手段】
【０００８】
上記目的は、表示装置を提供することで達成され、本表示装置は、複数の発光素子及び該発光素子にパルス幅変調（ＰＷＭ）信号を供給するためのデータラインをもつディスプレイと、フレーム周期の時間インターバルの間、時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの発光レベルと、時間インターバルのうちの第二のインターバルの間の第二の非ゼロの発光レベルとを少なくとも生成する、前記データラインに結合される手段と、を有している。
【０００９】
第一及び第二の非ゼロレベルのつぎに、ゼロレベル及び更なる非ゼロレベルが存在する場合がある。
大きな重みをもつサブフィールドが要求されるとき、時間インターバルを増加するよりはむしろ、第一の発光レベルよりも高い第二の発光レベルが利用される場合があり、時間インターバルを増加することなしに、生成されるべき大きな重みのサブフィールドを生成可能である。
【００１０】
サブフィールドの期間がこのやり方で短縮されるので、より多くのフィールドがフレーム周期の間に生成され、ディスプレイのための拡張された数のグレイスケールのレベルを生じる。生成手段は、データドライバ、表示されるべき画像に関する情報を受け、データドライバを駆動するための駆動信号及びタイミング信号を決定するための制御ユニットを有している場合がある。ディスプレイは、アクティブマトリクス型ディスプレイであることが好ましい。かかるディスプレイは、複数の発光素子の一部が発光するのを可能にし、別の部分がアドレス指定又は消去される。このことは、発光素子のそれぞれが、たとえばキャパシタといった記憶素子と共に薄膜トランジスタのような能動素子を含むために可能とされる。
【００１１】
実施の形態では、マルチラインアドレス指定スキームが適用され、この適用により、フレーム周期内の停止時間の更なる低減となり、これにより、光を発生するための更に多くの時間インターバルが可能となり、より多くのグレイレベルを生成することができる。
【００１２】
また、生成手段は、複数の発光素子の一部を選択するための行選択回路を有する場合がある。
好ましくは、ＰＷＭアドレス指定スキームの時間インターバルは、二進の重み付け期間を有している。これらの時間インターバルは、それらの期間に関して混合された順序で配列される場合があり、すなわち、長い期間又は短い期間の時間インターバルは、フレーム周期の最適な利用を達成するため、互いに隣り合う場合がある。好ましくは、発光レベルのそれぞれは、二進の重み付けの期間を有する時間インターバルのセットに関連される。
【００１３】
本発明の実施の形態では、発光素子の発光レベルは、データラインを介して提供される。好ましくは、これは、フレーム周期の間に最初の全ての時間インターバルが第一の発光レベルについて、その後に第二の発光レベル等について順次に処理される、シーケンシャルモードで行われる。この駆動スキームは、電圧プログラム及び電流プログラム発光素子の両者について適切である。
【００１４】
混合モードでは、放出レベルに関連する時間インターバルは、所望のようにフレーム周期内に分散される場合があり、たとえば、第一の発光レベル及び第二の発光レベルがそれぞれの時間インターバルについて交互に利用される。この駆動スキームは、電圧プログラム及び電流プログラム発光素子の両者について適切である。電流プログラム発光素子について、この実施の形態では、発光素子の発光レベルがフレーム周期内で頻繁に変化する場合があるので、幾つかの独立な電流源を利用することが好ましい。かかるケースでは、電流源は短時間での様々な電流振幅の間で十分に正確に切り替えることが一般に不可能であるので、単一の電流源は適切ではない。
【００１５】
電流プログラマブル発光素子について、データラインにおける寄生容量による遅延を克服するため、電流を適用する前にデータラインを適切な電圧レベルにすることが有利である場合がある。
【００１６】
第一又は第二の供給電圧を発光素子に結合するために電力ラインを使用する駆動スキームは、電圧プログラム発光素子について特に適している。
さらに、本発明は、先のパラグラフに記載された表示装置を有する電子装置に更に関する。かかる電子装置は、モバイルフォン、パーソナルデジタルアシスタント（ＰＤＡ）、又はポータブルコンピュータのようなハンドヘルド装置、若しくは、パーソナルコンピュータ、コンピュータモニタ、たとえば自動車のダッシュボード上のテレビジョンセット又はディスプレイのような装置に関連する場合がある。
【００１７】
本発明は、添付図面を参照して更に例示され、これらの添付図面は、本発明に係る好適な実施の形態を示している。本発明に係る装置及び方法は、これら特定及び好適な実施の形態に限定されないことを理解されたい。異なる図面における同じ参照符号は、同じ構成要素を示している。
【発明を実施するための最良の形態】
【００１８】
図１は、行４及び列５からなるマトリクスに配置される、複数の発光素子すなわち表示画素３を有するディスプレイ２を有する電子装置１を示している。
【００１９】
図２は、図１に示されるような電子装置１のディスプレイ２を有する、表示装置６の概念的な例示を示している。ディスプレイ２は、行選択回路７及びデータドライバ８を有している。（ビデオ）画像のような情報又はデータは、ライン９を介して受信され、ディスプレイ２に表示されるものであって、制御ユニット１０に入力され、この情報又はデータは、制御ユニット１０によりライン１１を介してデータドライバ８の適切な部分に続いて転送される。表示画素３の行４の選択は、選択ライン１２を介して行選択回路７により実行される。データは、データライン１３を介してデータドライバ８から表示画素３に書き込まれる。
【００２０】
さらに、制御回路１０は、電力ライン１４を介して表示画素３の電力供給を制御する。
【００２１】
図３は、ディスプレイ技術におけるグレイスケールのレベルを形成するためのパルス幅変調（ＰＷＭ）のタイミングチャートを示している。図３では、ディスプレイ２の８つの矢印４のみが垂直方向で示されており、水平方向では、それぞれの行の状態が時間ｔの関数として示されている。フレーム周期の一部のみが示されている。フレーム周期は、表示されるべきグレイスケールのレベルの数に従って異なる期間のサブフィールド又は時間インターバルＳＦに分割される。図３は、ＳＦ１及びＳＦ２により示される、８つの矢印４についてのフレーム周期の２つの時間インターバル又はサブフィールドを示しているだけである。時間インターバルＳＦでは、幾つかの状態が表示画素３について区別されており、すなわち、アドレッシング（ハッチングされたブロック）、バーニング（黒のブロック）、イレージング（点のブロック）、及びデッドタイム（白のブロック）である。フレーム周期の時間インターバルＳＦが２進の重み付けされた分布を有する場合、時間インターバルは、グレイスケールのレベル数のビット表現を表している。たとえば、フレーム周期が６つの２進の重み付けされた時間インターバルＳＦ１，．．．，６に分割された場合、ＳＦ１は、グレイスケールのビットレベル１を表し、ＳＦ２は、グレイスケールのビットレベル２を表し、ＳＦ３はビットレベル４を表し、ＳＦ４はビットレベル８を表し、ＳＦ５はビットレベル１６を表し、さらに、ＳＦ６はビットレベル３２を表しており、２6＝６４の可能なグレイスケールのレベル（＝６ビット）を全体的に生じる。
【００２２】
４８０の行４、フレーム時間２０ｍｓを有するディスプレイ２について、６４グレイスケールのレベルによれば、サブフィールドＳＦ１について０．６５マイクロ秒の利用可能な時間インターバルとなる。
【００２３】
図４は、ＰＷＭとの組み合わせでマルチライン行アドレス指定（ＭＬＡ）を利用したタイミングチャートを示している。明らかに分かるように、ＭＬＡでは、行４について、時間インターバルＳＦ間のデッドタイム（停止時間）の量は、可変であり、適切なアルゴリズムを適用することで最小にすることができる。結果として、フレーム周期における利用可能な時間は、より効率的に使用される。なお、最も効率的な結果を得るため、フレーム周期内での時間インターバルをシャッフル又は混合することが好ましい場合がある。このことは、先のパラグラフの例では、時間インターバルのシーケンスは、必ずしもＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６である必要はなく、たとえばＳＦ３、ＳＦ１、ＳＦ６、ＳＦ４、ＳＦ２、ＳＦ５の場合もあることを意味している。
【００２４】
図５は、電圧プログラム画素回路１５における、本発明の第一の実施の形態を示している。ディスプレイ２の単一の表示画素３のみが示されており、トランジスタＴ１（スイッチとして描かれている）及びＴ２、キャパシタＣ並びにＬＥＤを有している。表示画素３は、選択ライン１２を介して選択され、データライン１３を介してデータが供給される。表示画素３は、パワーライン１４を介して電圧が印加される。選択ライン１２を通して供給される選択信号は、右側の図に表されており、ここで、オン状態は、アドレッシング（アドレス指定）ＡＤ及びイレージング（消去）ＥＲを連続して示している。データライン１３を通して供給されるデータは、右の図における「オフ」及び「オン」により表される、トランジスタＴ２を完全に開くか、完全に閉じることができる電圧であり、すなわち、Ｔ２はスイッチとして振る舞い、ＬＥＤの発光レベルは、電力ライン１４にわたり供給される電圧に依存する。異なる電圧は、ＬＥＤの異なる発光レベルを生じる。この作用は、フレーム時間内でグレイスケールのレベル数を拡張するために使用される。図５では、ＰＷＭ信号は、第一の時間インターバルＳＦ１の間、選択ライン１２を介して表示画素３に供給され、表示画素３は、Ｖ１により示される（第一の放出レベルに対応する）第一の放出状態にされ、同じ期間の続く時間インターバルＳＦ１において、Ｖ２により示される（第二の放出レベルに対応する）第二の放出状態にされる。このことは、右の図で示されている。これらのイベントは、次の時間インターバルＳＦ２で繰り返され（図示せず）、バーニングは、時間インターバルＳＦ２において再びＶ１及びＶ２で続いて実行される。ｎのパワーレベルがパワーライン１４にわたり利用可能である場合、すなわちマルチレベルパワーアドレッシング（ＭＰＡ）の場合、１フレーム周期におけるＮの時間インターバルＳＦのシーケンスは、たとえば、ＳＦ１（Ｖ１），ＳＦ１（Ｖ２），ＳＦ１（Ｖ３）．．．ＳＦ１（Ｖｎ）；ＳＦ２（Ｖ１）．．．ＳＦ２（Ｖｎ）；．．．；ＳＦＮ（Ｖ１）．．．ＳＦＮ（Ｖｎ）これは、混合モードの例であり、ＬＥＤの放出状態は繰返し変化される。
【００２５】
ＭＰＡアプローチでは、個々の時間インターバルＳＦは、実際に、１回の代わりにｎ回使用される。結果として、グレイスケールのレベルのビット数は、ファクタｎにより最良に拡張される。図６は、８つの行４のディスプレイ２のタイミングチャートを示しており、ＳＦ１の間、表示画素３について第一の放出状態Ｖ１（ライトグレイブロック）が利用され、続いて、続く同じ時間インターバルＳＦ１の間、第二の放出状態Ｖ２が利用される。
【００２６】
図７では、１つの矢印４で、１６のグレイスケールレベル（＝４ビット）のＰＷＭアドレス指定スキームについて、シーケンシャルモードでＭＰＡを利用した概念的なタイミングチャートが表示されている。シーケンシャルモードでは、第一の放出状態Ｖ１の最初の全ての時間インターバルＳＦは、選択ライン１２を通して供給され、続いて、第二の放出状態Ｖ２の全ての時間インターバルＳＦが続く。なお、時間インターバルＳＦは、必ずしも時間の期間に従って順序付けされる必要はなく、フレーム周期の更に効果的な利用を提供する場合には混合される場合もある。図７では、数は、時間インターバルＳＦ１．．．ＳＦ４に関連するグレイスケールのレベル数を示している。第二の放出状態Ｖ２における表示画素３の放出レベルＬ（Ｖ２）がフレーム周期におけるグレイスケールのレベル数、すなわち第一の放出状態における発光素子の放出レベルＬ（Ｖ１）の１６倍、に等しいように、第二の放出状態Ｖ２が選択される。上のタイミング図では、ＭＰＡは、シーケンシャルモードで利用される。たとえばグレイスケールのレベル１００を達成するため、フレーム周期で表示画素３に選択ライン１２を通してハッチングされたビットを提供することは十分である。最大数のグレイレベルは、１つのフレーム周期において２５６である。比較のため、下のタイミングチャートは、ＭＰＡのない状況を示している。このケースでは、同じ時間量は、１つのフレーム周期において３２のグレイスケールのレベルのみを可能にしている。より一般的に、ｎのパワーレベルがパワーライン１４を通して利用可能である場合、すなわちマルチレベル電力アドレス指定（ＭＰＡ）の場合、シーケンシャルモードの１フレーム期間におけるＮの時間インターバルのシーケンスは、ＳＦ１（Ｖ１），ＳＦ２（Ｖ１），ＳＦ３（Ｖ１）．．．ＳＦＮ（Ｖ１）；ＳＦ１（Ｖ２）．．．ＳＦＮ（Ｖ２）；．．．；ＳＦ１（Ｖｎ）．．．ＳＦＮ（Ｖｎ）である。
【００２７】
図８は、混合モードにおけるマルチレベル列アドレス指定（ＭＣＡ）を利用した、電圧プログラム画素回路１５における、本発明の第三の実施の形態を示している。選択信号は、右の図に示されるように選択ライン１２を通して印加される。この実施の形態では、右の図に示される、データライン１３を通して列電圧を変えることで、更なるグレイスケールのレベルが生成される。表示画素３について電力ライン１４を通して供給される電力レベルは、一定に保持される。しかし、ＭＰＡ及びＭＣＡは、１つのアドレス指定スキームの両者において利用することができる。この実施の形態では、セミデジタルアプローチが採用され、制限された量の電圧レベルはＴ２をスイッチオフにするための電圧レベルを含むトランジスタＴ２のゲートに印加することができる。Ｔ２は、図５におけるケースのようにスイッチとしてもはや機能しないが、ＬＥＤがデータレベルＣ１で駆動され、データレベルＣ２でスイッチとしての役割を果たすようにセミアナログコンポーネントである。なお、この状態は、現在使用されている高分子材料により、電圧駆動ＬＥＤの寿命が短いため、ＬＥＤの品質低下の観点から利益がある。
【００２８】
ＬＥＤの発光状態は、データライン１３を通してＴ２のゲートに印加される電圧の数により決定される。図５におけるように、図８では、好適な実施の形態は、データライン１３を通して、それぞれの時間インターバルＳＦの間、表示画素３についてＣ１に関連される第一の放出状態を提供し、Ｃ２に関連する第二の放出状態を提供することで、グレイスケールのレベル数を２倍にしている。レベルＣ１及びＣ２は、状態Ｃ２でのＬＥＤの光放出レベルＬ（Ｃ２）が、状態Ｃ１での光放出レベルＬ（Ｃ１）のグレイスケールのレベル数倍したものに等しいように選択されるのが好ましい。たとえば、ＰＷＭが４ビットである場合、マルチレベル列アドレス指定（ＭＣＡ）を適用することで、２５６のグレイスケールのレベルが生じる。一般に、ｎの電圧レベルがデータライン１３を通して利用可能である場合、すなわちマルチレベル列アドレス指定（ＭＣＡ）である場合、混合モードについて、たとえばＳＦ１（Ｃ１），ＳＦ１（Ｃ２），ＳＦ１（Ｃ３）．．．ＳＦ１（Ｃｎ）；ＳＦ２（Ｃ１）．．．ＳＦ２（Ｃｎ）；．．．；ＳＦＮ（Ｃ１）．．．ＳＦＮ（Ｃｎ）である場合がある。図９は、ＰＷＭ−ＭＬＡ−ＭＣＡアドレス指定スキームを利用したタイミングチャートを示している。ライトグレイのブロックは、第一の放出状態Ｃ１を表し、黒のブロックは、第二の放出状態Ｃ２を表している。
【００２９】
図５のように、図８は、シーケンシャルモードでも利用することができ、一般的なケースでは、シーケンスＳＦ１（Ｃ１），ＳＦ２（Ｃ１），ＳＦ３（Ｃ１）．．．ＳＦＮ（Ｃ１）；ＳＦ１（Ｃ２）．．．ＳＦＮ（Ｃ２）；．．．；ＳＦ１（Ｃｎ）．．．ＳＦＮ（Ｃｎ）を生じる。
【００３０】
マルチプル列アドレス指定（ＭＣＡ）スキームは、電流プログラマブル画素回路にも利用することができる。図１０は、スイッチド電流ミラー回路を有する公知の電流プログラマブル画素回路１６を示している。電流ミラーは、他のタイプの電流ミラー回路を使用して動作する場合もある。データライン１３は、フレーム周期におけるｎの異なる放出状態にＬＥＤをアクチベートするため、ｎの電流レベルＩ1…Ｉnを提供するために使用することもできる。ゼロレベルは、高速であるために好ましい電圧レベルであるか、アドレス指定又は消去の間にＬＥＤをデアクチベートするための電流レベルのいずれかとすることができる。アドレス指定又は消去の間、スイッチトランジスタＴ０及びＴ３がオンであり、スイッチトランジスタＴ４がオフであり、駆動トランジスタＴ１１は、電流Ｉiを駆動するためにプログラムされる。バーニング期間では、Ｔ０及びＴ３はスイッチオフであり、Ｔ４はオンであり、Ｔ１１は、電流ＩiをＬＥＤに転送する。
【００３１】
好適な実施の形態では、ｎ＝２、すなわち電流Ｉ1が第一の放出状態と関連され、電流Ｉ2が表示画素の第二の放出状態と関連される。電流Ｉ2は、第二の放出状態における光放出レベルＬ（Ｉ2）が第一の放出状態における光放出レベルＬ（Ｉ1）の第一の放出状態のグレイスケールのレベル数の倍数であるように選択されることが好ましい。図１０に記載の回路は、好ましくは、シーケンシャルモードで動作され、これにより、シーケンスＳＦ１（Ｉ1），ＳＦ２（Ｉ1），ＳＦ３（Ｉ1）．．．ＳＦＮ（Ｉ1）；ＳＦ１（Ｉ2）．．．ＳＦＮ（Ｉ2）；．．．；ＳＦ１（Ｉn）．．．ＳＦＮ（Ｉn）を生じる。図１０に示される実施の形態は、電流源が正確な電流レベル間で迅速に切り替えることが通常は不可能であるため、混合されたモードについて適切ではない。
【００３２】
電流プログラマブル画素回路についてＭＣＡスキームを利用する混合されたモードを可能にするため、データライン１３を通して適切な電流の振幅を提供する、幾つかの独立な電流源を使用することが好ましい。図１１では、かかる変更された電流プログラマブル画素回路１７が示されており、データライン１３を通して電流Ｉ1及びＩ2を提供する２つの独立な電流源を有している。スイッチトランジスタＳ１及びＳ２は、ライン１８を通して制御ユニット１０により制御されるものであって、適切な時間インターバルＳＦにおいて電流Ｉ1及びＩ2をそれぞれ供給するために適合される。他の電流は、ダンピングユニット１９において投棄される。４ビットのＰＷＭアドレス指定スキームについて、混合モードでは、スキームは、ＳＦ３（Ｉ1），ＳＦ３（Ｉ2），ＳＦ２（Ｉ1），ＳＦ２（Ｉ2），ＳＦ４（Ｉ1），ＳＦ４（Ｉ2），ＳＦ１（Ｉ1），ＳＦ１（Ｉ2）を読み出す場合がある。なお、このシーケンスでは、時間インターバルは、それらの期間に関して混合され、フレーム周期の効率的な使用について好ましい場合がある。
【００３３】
電流プログラマブル画素回路１６，１７は、寄生的な結合によるタイミングの問題に苦しむことが知られている。電流パルスが表示画素２に書き込まれるとき、表示画素３の列に対応するデータライン１３の寄生キャパシタンスは、はじめに充電されることになる。このキャパシタンスは、著しくハイレベルであって、ディスプレイ２のサイズに依存する。図１０及び図１１に示される電流プログラマブル画素回路１６，１７は、データライン１３をプリチャージするのに適しており、すなわち電流を供給する前にデータラインを適切な電圧にするのに適している場合がある。このプリチャージは、制御ユニット１０を介してデータドライバ８により管理することができる。
【００３４】
先に記載された実施の形態は、本発明を制限するよりはむしろ例示するものであって、当業者は、特許請求の範囲から逸脱することなしに代替的な実施の形態を設計することが可能である。請求項では、括弧間に位置される参照符号は、請求項を限定するものとして解釈されるべきではない。動詞「有する“comprise”」及びその派生語の使用は、請求項で述べた構成要素又はステップ以外の構成要素又はステップの存在を排除するものではない。エレメントに先行する冠詞“ａ”又は“ａｎ”は、複数のかかるエレメントの存在を排除するものではない。本発明は、幾つかの個々のエレメントを含むハードウェアにより、適切にプログラムされたコンピュータにより実現される場合がある。幾つかの手段を列挙する装置の請求項では、多数のこれらの手段は、同一アイテムのハードウェアにより実施される場合がある。所定の手段が相互に異なる従属の請求項で引用される事実は、これらの手段の組み合わせが利用することができないことを示すものではない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るディスプレイを有する電子装置を示す図である。
【図２】本発明の実施の形態に係るアクティブマトリクス用の表示装置を示す図である。
【図３】従来技術に係るパルス幅変調（ＰＷＭ）を表す概念的なタイミングチャートである。
【図４】従来技術に係るＭＬＡスキームを利用したパルス幅変調を表す概念的なタイミングチャートである。
【図５】混合モードにおけるマルチレベル電力アドレス指定（ＭＰＡ）を利用した電圧プログラム画素回路における本発明の第一の実施の形態を示す図である。
【図６】図５に示される実施の形態のマルチレベル電力アドレス指定（ＭＰＡ）を利用したパルス幅変調を表す概念的なタイミングチャートである。
【図７】シーケンシャルモードにおけるマルチレベル電力アドレス指定（ＭＰＡ）を利用した、本発明の第二の実施の形態の概念的なタイミングチャートである。
【図８】混合モードにおけるマルチレベル列アドレス指定（ＭＣＡ）を利用した、電圧プログラム画素回路における、本発明の第三の実施の形態を示す図である。
【図９】図８に示される実施の形態についてマルチレベル列アドレス指定（ＭＣＡ）を利用した、パルス幅変調を表す概念的なタイミングチャートである。
【図１０】電流プログラム画素回路における本発明の第四の実施の形態を示す図である。
【図１１】変更された電流プログラム画素回路における本発明の第四の実施の形態を示す図である。
【技術分野】
【０００１】
本発明は、複数の発光素子をもつディスプレイを有する表示装置に関する。
また、本発明は、かかる表示装置を有する電子装置及びディスプレイを駆動する方法に関する。
【背景技術】
【０００２】
基板上の発光素子又は画素を利用した表示装置は、ますます普及してきている。これらの発光素子は、行及び列からなるマトリクスで配列される表示画素に組み込まれるか又は表示画素を形成する発光ダイオード（ＬＥＤ）である場合がある。かかるＬＥＤで利用される材料は、特にポリメリック（ＰＬＥＤ）又はオーガニック（ＯＬＥＤ）材料のような、電流がこれらの材料を流れる場合に光を発生するのに適している。したがって、ＬＥＤは、電流がこれらの発光材料を通して駆動することができるように配列される必要がある。典型的に、パッシブ又はアクティブに駆動されるマトリクス型ディスプレイが区別される。アクティブマトリクス型ディスプレイについて、ディスプレイの画素自身は、１以上のトランジスタのようなアクティブ回路を有している。
【０００３】
アクティブマトリクス型ディスプレイでは、トランジスタのパラメータのバリエーションは、たとえばディスプレイの均一性といった重要な問題である。合理的に高い電流でトランジスタを動作させることで、ＬＥＤの発光は、トランジスタの閾値電圧における変動に対して感度が低く、この変動は、ディスプレイの非均一性の主要な原因となる。ＬＥＤが数レベルの明るさのみで動作する場合、動作スキームのような特定の電流レベルに対応するそれぞれはデジタル駆動と呼ばれる。
【０００４】
公知であるようにデジタル駆動により数レベルの明るさが利用可能であるので、パルス幅変調（ＰＷＭ）を使用することで、より多くのグレイレベルが形成される場合がある。たとえば、ディスプレイの発光素子は、所望のグレイレベルに依存して、フレーム周期における多数のサブフィールドの間に「オン」又は「オフ」のいずれかにされる場合がある。サブフィールドは、フレーム周期内の時間インターバルである。
【０００５】
しかし、発光している素子に関連する多数の選択ラインを含む大型ディスプレイをアドレス指定するための時間で行を利用するとき、１つの行をアドレス指定又は選択するための利用可能なアドレス指定時間は、サブマイクロ秒のオーダである場合がある。これらの非常に短いアドレス指定時間を扱うため、マルチラインアドレス指定（MLA: MultiLine Addressing）スキームが好ましい。ＭＬＡスキームは、結合されたライン又は行アドレス指定アプローチとも呼ばれる。サブフィールド間のＭＬＡスキームの停止時間は、適切なアルゴリズムにより最小にされる。かかるアプローチは、たとえばＥＰ出願01204541.5に開示されている。このテキストでは、ＭＬＡは、ＰＷＭアドレス指定の種であると考えられる。
【０００６】
ＰＷＭ技術の問題は、ディスプレイのための最適なレンジのグレースケールレベルを提供しないことである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ＰＷＭアドレス指定されたディスプレイのグレイスケールのレベル数を大幅に拡張することである。
【課題を解決するための手段】
【０００８】
上記目的は、表示装置を提供することで達成され、本表示装置は、複数の発光素子及び該発光素子にパルス幅変調（ＰＷＭ）信号を供給するためのデータラインをもつディスプレイと、フレーム周期の時間インターバルの間、時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの発光レベルと、時間インターバルのうちの第二のインターバルの間の第二の非ゼロの発光レベルとを少なくとも生成する、前記データラインに結合される手段と、を有している。
【０００９】
第一及び第二の非ゼロレベルのつぎに、ゼロレベル及び更なる非ゼロレベルが存在する場合がある。
大きな重みをもつサブフィールドが要求されるとき、時間インターバルを増加するよりはむしろ、第一の発光レベルよりも高い第二の発光レベルが利用される場合があり、時間インターバルを増加することなしに、生成されるべき大きな重みのサブフィールドを生成可能である。
【００１０】
サブフィールドの期間がこのやり方で短縮されるので、より多くのフィールドがフレーム周期の間に生成され、ディスプレイのための拡張された数のグレイスケールのレベルを生じる。生成手段は、データドライバ、表示されるべき画像に関する情報を受け、データドライバを駆動するための駆動信号及びタイミング信号を決定するための制御ユニットを有している場合がある。ディスプレイは、アクティブマトリクス型ディスプレイであることが好ましい。かかるディスプレイは、複数の発光素子の一部が発光するのを可能にし、別の部分がアドレス指定又は消去される。このことは、発光素子のそれぞれが、たとえばキャパシタといった記憶素子と共に薄膜トランジスタのような能動素子を含むために可能とされる。
【００１１】
実施の形態では、マルチラインアドレス指定スキームが適用され、この適用により、フレーム周期内の停止時間の更なる低減となり、これにより、光を発生するための更に多くの時間インターバルが可能となり、より多くのグレイレベルを生成することができる。
【００１２】
また、生成手段は、複数の発光素子の一部を選択するための行選択回路を有する場合がある。
好ましくは、ＰＷＭアドレス指定スキームの時間インターバルは、二進の重み付け期間を有している。これらの時間インターバルは、それらの期間に関して混合された順序で配列される場合があり、すなわち、長い期間又は短い期間の時間インターバルは、フレーム周期の最適な利用を達成するため、互いに隣り合う場合がある。好ましくは、発光レベルのそれぞれは、二進の重み付けの期間を有する時間インターバルのセットに関連される。
【００１３】
本発明の実施の形態では、発光素子の発光レベルは、データラインを介して提供される。好ましくは、これは、フレーム周期の間に最初の全ての時間インターバルが第一の発光レベルについて、その後に第二の発光レベル等について順次に処理される、シーケンシャルモードで行われる。この駆動スキームは、電圧プログラム及び電流プログラム発光素子の両者について適切である。
【００１４】
混合モードでは、放出レベルに関連する時間インターバルは、所望のようにフレーム周期内に分散される場合があり、たとえば、第一の発光レベル及び第二の発光レベルがそれぞれの時間インターバルについて交互に利用される。この駆動スキームは、電圧プログラム及び電流プログラム発光素子の両者について適切である。電流プログラム発光素子について、この実施の形態では、発光素子の発光レベルがフレーム周期内で頻繁に変化する場合があるので、幾つかの独立な電流源を利用することが好ましい。かかるケースでは、電流源は短時間での様々な電流振幅の間で十分に正確に切り替えることが一般に不可能であるので、単一の電流源は適切ではない。
【００１５】
電流プログラマブル発光素子について、データラインにおける寄生容量による遅延を克服するため、電流を適用する前にデータラインを適切な電圧レベルにすることが有利である場合がある。
【００１６】
第一又は第二の供給電圧を発光素子に結合するために電力ラインを使用する駆動スキームは、電圧プログラム発光素子について特に適している。
さらに、本発明は、先のパラグラフに記載された表示装置を有する電子装置に更に関する。かかる電子装置は、モバイルフォン、パーソナルデジタルアシスタント（ＰＤＡ）、又はポータブルコンピュータのようなハンドヘルド装置、若しくは、パーソナルコンピュータ、コンピュータモニタ、たとえば自動車のダッシュボード上のテレビジョンセット又はディスプレイのような装置に関連する場合がある。
【００１７】
本発明は、添付図面を参照して更に例示され、これらの添付図面は、本発明に係る好適な実施の形態を示している。本発明に係る装置及び方法は、これら特定及び好適な実施の形態に限定されないことを理解されたい。異なる図面における同じ参照符号は、同じ構成要素を示している。
【発明を実施するための最良の形態】
【００１８】
図１は、行４及び列５からなるマトリクスに配置される、複数の発光素子すなわち表示画素３を有するディスプレイ２を有する電子装置１を示している。
【００１９】
図２は、図１に示されるような電子装置１のディスプレイ２を有する、表示装置６の概念的な例示を示している。ディスプレイ２は、行選択回路７及びデータドライバ８を有している。（ビデオ）画像のような情報又はデータは、ライン９を介して受信され、ディスプレイ２に表示されるものであって、制御ユニット１０に入力され、この情報又はデータは、制御ユニット１０によりライン１１を介してデータドライバ８の適切な部分に続いて転送される。表示画素３の行４の選択は、選択ライン１２を介して行選択回路７により実行される。データは、データライン１３を介してデータドライバ８から表示画素３に書き込まれる。
【００２０】
さらに、制御回路１０は、電力ライン１４を介して表示画素３の電力供給を制御する。
【００２１】
図３は、ディスプレイ技術におけるグレイスケールのレベルを形成するためのパルス幅変調（ＰＷＭ）のタイミングチャートを示している。図３では、ディスプレイ２の８つの矢印４のみが垂直方向で示されており、水平方向では、それぞれの行の状態が時間ｔの関数として示されている。フレーム周期の一部のみが示されている。フレーム周期は、表示されるべきグレイスケールのレベルの数に従って異なる期間のサブフィールド又は時間インターバルＳＦに分割される。図３は、ＳＦ１及びＳＦ２により示される、８つの矢印４についてのフレーム周期の２つの時間インターバル又はサブフィールドを示しているだけである。時間インターバルＳＦでは、幾つかの状態が表示画素３について区別されており、すなわち、アドレッシング（ハッチングされたブロック）、バーニング（黒のブロック）、イレージング（点のブロック）、及びデッドタイム（白のブロック）である。フレーム周期の時間インターバルＳＦが２進の重み付けされた分布を有する場合、時間インターバルは、グレイスケールのレベル数のビット表現を表している。たとえば、フレーム周期が６つの２進の重み付けされた時間インターバルＳＦ１，．．．，６に分割された場合、ＳＦ１は、グレイスケールのビットレベル１を表し、ＳＦ２は、グレイスケールのビットレベル２を表し、ＳＦ３はビットレベル４を表し、ＳＦ４はビットレベル８を表し、ＳＦ５はビットレベル１６を表し、さらに、ＳＦ６はビットレベル３２を表しており、２6＝６４の可能なグレイスケールのレベル（＝６ビット）を全体的に生じる。
【００２２】
４８０の行４、フレーム時間２０ｍｓを有するディスプレイ２について、６４グレイスケールのレベルによれば、サブフィールドＳＦ１について０．６５マイクロ秒の利用可能な時間インターバルとなる。
【００２３】
図４は、ＰＷＭとの組み合わせでマルチライン行アドレス指定（ＭＬＡ）を利用したタイミングチャートを示している。明らかに分かるように、ＭＬＡでは、行４について、時間インターバルＳＦ間のデッドタイム（停止時間）の量は、可変であり、適切なアルゴリズムを適用することで最小にすることができる。結果として、フレーム周期における利用可能な時間は、より効率的に使用される。なお、最も効率的な結果を得るため、フレーム周期内での時間インターバルをシャッフル又は混合することが好ましい場合がある。このことは、先のパラグラフの例では、時間インターバルのシーケンスは、必ずしもＳＦ１、ＳＦ２、ＳＦ３、ＳＦ４、ＳＦ５、ＳＦ６である必要はなく、たとえばＳＦ３、ＳＦ１、ＳＦ６、ＳＦ４、ＳＦ２、ＳＦ５の場合もあることを意味している。
【００２４】
図５は、電圧プログラム画素回路１５における、本発明の第一の実施の形態を示している。ディスプレイ２の単一の表示画素３のみが示されており、トランジスタＴ１（スイッチとして描かれている）及びＴ２、キャパシタＣ並びにＬＥＤを有している。表示画素３は、選択ライン１２を介して選択され、データライン１３を介してデータが供給される。表示画素３は、パワーライン１４を介して電圧が印加される。選択ライン１２を通して供給される選択信号は、右側の図に表されており、ここで、オン状態は、アドレッシング（アドレス指定）ＡＤ及びイレージング（消去）ＥＲを連続して示している。データライン１３を通して供給されるデータは、右の図における「オフ」及び「オン」により表される、トランジスタＴ２を完全に開くか、完全に閉じることができる電圧であり、すなわち、Ｔ２はスイッチとして振る舞い、ＬＥＤの発光レベルは、電力ライン１４にわたり供給される電圧に依存する。異なる電圧は、ＬＥＤの異なる発光レベルを生じる。この作用は、フレーム時間内でグレイスケールのレベル数を拡張するために使用される。図５では、ＰＷＭ信号は、第一の時間インターバルＳＦ１の間、選択ライン１２を介して表示画素３に供給され、表示画素３は、Ｖ１により示される（第一の放出レベルに対応する）第一の放出状態にされ、同じ期間の続く時間インターバルＳＦ１において、Ｖ２により示される（第二の放出レベルに対応する）第二の放出状態にされる。このことは、右の図で示されている。これらのイベントは、次の時間インターバルＳＦ２で繰り返され（図示せず）、バーニングは、時間インターバルＳＦ２において再びＶ１及びＶ２で続いて実行される。ｎのパワーレベルがパワーライン１４にわたり利用可能である場合、すなわちマルチレベルパワーアドレッシング（ＭＰＡ）の場合、１フレーム周期におけるＮの時間インターバルＳＦのシーケンスは、たとえば、ＳＦ１（Ｖ１），ＳＦ１（Ｖ２），ＳＦ１（Ｖ３）．．．ＳＦ１（Ｖｎ）；ＳＦ２（Ｖ１）．．．ＳＦ２（Ｖｎ）；．．．；ＳＦＮ（Ｖ１）．．．ＳＦＮ（Ｖｎ）これは、混合モードの例であり、ＬＥＤの放出状態は繰返し変化される。
【００２５】
ＭＰＡアプローチでは、個々の時間インターバルＳＦは、実際に、１回の代わりにｎ回使用される。結果として、グレイスケールのレベルのビット数は、ファクタｎにより最良に拡張される。図６は、８つの行４のディスプレイ２のタイミングチャートを示しており、ＳＦ１の間、表示画素３について第一の放出状態Ｖ１（ライトグレイブロック）が利用され、続いて、続く同じ時間インターバルＳＦ１の間、第二の放出状態Ｖ２が利用される。
【００２６】
図７では、１つの矢印４で、１６のグレイスケールレベル（＝４ビット）のＰＷＭアドレス指定スキームについて、シーケンシャルモードでＭＰＡを利用した概念的なタイミングチャートが表示されている。シーケンシャルモードでは、第一の放出状態Ｖ１の最初の全ての時間インターバルＳＦは、選択ライン１２を通して供給され、続いて、第二の放出状態Ｖ２の全ての時間インターバルＳＦが続く。なお、時間インターバルＳＦは、必ずしも時間の期間に従って順序付けされる必要はなく、フレーム周期の更に効果的な利用を提供する場合には混合される場合もある。図７では、数は、時間インターバルＳＦ１．．．ＳＦ４に関連するグレイスケールのレベル数を示している。第二の放出状態Ｖ２における表示画素３の放出レベルＬ（Ｖ２）がフレーム周期におけるグレイスケールのレベル数、すなわち第一の放出状態における発光素子の放出レベルＬ（Ｖ１）の１６倍、に等しいように、第二の放出状態Ｖ２が選択される。上のタイミング図では、ＭＰＡは、シーケンシャルモードで利用される。たとえばグレイスケールのレベル１００を達成するため、フレーム周期で表示画素３に選択ライン１２を通してハッチングされたビットを提供することは十分である。最大数のグレイレベルは、１つのフレーム周期において２５６である。比較のため、下のタイミングチャートは、ＭＰＡのない状況を示している。このケースでは、同じ時間量は、１つのフレーム周期において３２のグレイスケールのレベルのみを可能にしている。より一般的に、ｎのパワーレベルがパワーライン１４を通して利用可能である場合、すなわちマルチレベル電力アドレス指定（ＭＰＡ）の場合、シーケンシャルモードの１フレーム期間におけるＮの時間インターバルのシーケンスは、ＳＦ１（Ｖ１），ＳＦ２（Ｖ１），ＳＦ３（Ｖ１）．．．ＳＦＮ（Ｖ１）；ＳＦ１（Ｖ２）．．．ＳＦＮ（Ｖ２）；．．．；ＳＦ１（Ｖｎ）．．．ＳＦＮ（Ｖｎ）である。
【００２７】
図８は、混合モードにおけるマルチレベル列アドレス指定（ＭＣＡ）を利用した、電圧プログラム画素回路１５における、本発明の第三の実施の形態を示している。選択信号は、右の図に示されるように選択ライン１２を通して印加される。この実施の形態では、右の図に示される、データライン１３を通して列電圧を変えることで、更なるグレイスケールのレベルが生成される。表示画素３について電力ライン１４を通して供給される電力レベルは、一定に保持される。しかし、ＭＰＡ及びＭＣＡは、１つのアドレス指定スキームの両者において利用することができる。この実施の形態では、セミデジタルアプローチが採用され、制限された量の電圧レベルはＴ２をスイッチオフにするための電圧レベルを含むトランジスタＴ２のゲートに印加することができる。Ｔ２は、図５におけるケースのようにスイッチとしてもはや機能しないが、ＬＥＤがデータレベルＣ１で駆動され、データレベルＣ２でスイッチとしての役割を果たすようにセミアナログコンポーネントである。なお、この状態は、現在使用されている高分子材料により、電圧駆動ＬＥＤの寿命が短いため、ＬＥＤの品質低下の観点から利益がある。
【００２８】
ＬＥＤの発光状態は、データライン１３を通してＴ２のゲートに印加される電圧の数により決定される。図５におけるように、図８では、好適な実施の形態は、データライン１３を通して、それぞれの時間インターバルＳＦの間、表示画素３についてＣ１に関連される第一の放出状態を提供し、Ｃ２に関連する第二の放出状態を提供することで、グレイスケールのレベル数を２倍にしている。レベルＣ１及びＣ２は、状態Ｃ２でのＬＥＤの光放出レベルＬ（Ｃ２）が、状態Ｃ１での光放出レベルＬ（Ｃ１）のグレイスケールのレベル数倍したものに等しいように選択されるのが好ましい。たとえば、ＰＷＭが４ビットである場合、マルチレベル列アドレス指定（ＭＣＡ）を適用することで、２５６のグレイスケールのレベルが生じる。一般に、ｎの電圧レベルがデータライン１３を通して利用可能である場合、すなわちマルチレベル列アドレス指定（ＭＣＡ）である場合、混合モードについて、たとえばＳＦ１（Ｃ１），ＳＦ１（Ｃ２），ＳＦ１（Ｃ３）．．．ＳＦ１（Ｃｎ）；ＳＦ２（Ｃ１）．．．ＳＦ２（Ｃｎ）；．．．；ＳＦＮ（Ｃ１）．．．ＳＦＮ（Ｃｎ）である場合がある。図９は、ＰＷＭ−ＭＬＡ−ＭＣＡアドレス指定スキームを利用したタイミングチャートを示している。ライトグレイのブロックは、第一の放出状態Ｃ１を表し、黒のブロックは、第二の放出状態Ｃ２を表している。
【００２９】
図５のように、図８は、シーケンシャルモードでも利用することができ、一般的なケースでは、シーケンスＳＦ１（Ｃ１），ＳＦ２（Ｃ１），ＳＦ３（Ｃ１）．．．ＳＦＮ（Ｃ１）；ＳＦ１（Ｃ２）．．．ＳＦＮ（Ｃ２）；．．．；ＳＦ１（Ｃｎ）．．．ＳＦＮ（Ｃｎ）を生じる。
【００３０】
マルチプル列アドレス指定（ＭＣＡ）スキームは、電流プログラマブル画素回路にも利用することができる。図１０は、スイッチド電流ミラー回路を有する公知の電流プログラマブル画素回路１６を示している。電流ミラーは、他のタイプの電流ミラー回路を使用して動作する場合もある。データライン１３は、フレーム周期におけるｎの異なる放出状態にＬＥＤをアクチベートするため、ｎの電流レベルＩ1…Ｉnを提供するために使用することもできる。ゼロレベルは、高速であるために好ましい電圧レベルであるか、アドレス指定又は消去の間にＬＥＤをデアクチベートするための電流レベルのいずれかとすることができる。アドレス指定又は消去の間、スイッチトランジスタＴ０及びＴ３がオンであり、スイッチトランジスタＴ４がオフであり、駆動トランジスタＴ１１は、電流Ｉiを駆動するためにプログラムされる。バーニング期間では、Ｔ０及びＴ３はスイッチオフであり、Ｔ４はオンであり、Ｔ１１は、電流ＩiをＬＥＤに転送する。
【００３１】
好適な実施の形態では、ｎ＝２、すなわち電流Ｉ1が第一の放出状態と関連され、電流Ｉ2が表示画素の第二の放出状態と関連される。電流Ｉ2は、第二の放出状態における光放出レベルＬ（Ｉ2）が第一の放出状態における光放出レベルＬ（Ｉ1）の第一の放出状態のグレイスケールのレベル数の倍数であるように選択されることが好ましい。図１０に記載の回路は、好ましくは、シーケンシャルモードで動作され、これにより、シーケンスＳＦ１（Ｉ1），ＳＦ２（Ｉ1），ＳＦ３（Ｉ1）．．．ＳＦＮ（Ｉ1）；ＳＦ１（Ｉ2）．．．ＳＦＮ（Ｉ2）；．．．；ＳＦ１（Ｉn）．．．ＳＦＮ（Ｉn）を生じる。図１０に示される実施の形態は、電流源が正確な電流レベル間で迅速に切り替えることが通常は不可能であるため、混合されたモードについて適切ではない。
【００３２】
電流プログラマブル画素回路についてＭＣＡスキームを利用する混合されたモードを可能にするため、データライン１３を通して適切な電流の振幅を提供する、幾つかの独立な電流源を使用することが好ましい。図１１では、かかる変更された電流プログラマブル画素回路１７が示されており、データライン１３を通して電流Ｉ1及びＩ2を提供する２つの独立な電流源を有している。スイッチトランジスタＳ１及びＳ２は、ライン１８を通して制御ユニット１０により制御されるものであって、適切な時間インターバルＳＦにおいて電流Ｉ1及びＩ2をそれぞれ供給するために適合される。他の電流は、ダンピングユニット１９において投棄される。４ビットのＰＷＭアドレス指定スキームについて、混合モードでは、スキームは、ＳＦ３（Ｉ1），ＳＦ３（Ｉ2），ＳＦ２（Ｉ1），ＳＦ２（Ｉ2），ＳＦ４（Ｉ1），ＳＦ４（Ｉ2），ＳＦ１（Ｉ1），ＳＦ１（Ｉ2）を読み出す場合がある。なお、このシーケンスでは、時間インターバルは、それらの期間に関して混合され、フレーム周期の効率的な使用について好ましい場合がある。
【００３３】
電流プログラマブル画素回路１６，１７は、寄生的な結合によるタイミングの問題に苦しむことが知られている。電流パルスが表示画素２に書き込まれるとき、表示画素３の列に対応するデータライン１３の寄生キャパシタンスは、はじめに充電されることになる。このキャパシタンスは、著しくハイレベルであって、ディスプレイ２のサイズに依存する。図１０及び図１１に示される電流プログラマブル画素回路１６，１７は、データライン１３をプリチャージするのに適しており、すなわち電流を供給する前にデータラインを適切な電圧にするのに適している場合がある。このプリチャージは、制御ユニット１０を介してデータドライバ８により管理することができる。
【００３４】
先に記載された実施の形態は、本発明を制限するよりはむしろ例示するものであって、当業者は、特許請求の範囲から逸脱することなしに代替的な実施の形態を設計することが可能である。請求項では、括弧間に位置される参照符号は、請求項を限定するものとして解釈されるべきではない。動詞「有する“comprise”」及びその派生語の使用は、請求項で述べた構成要素又はステップ以外の構成要素又はステップの存在を排除するものではない。エレメントに先行する冠詞“ａ”又は“ａｎ”は、複数のかかるエレメントの存在を排除するものではない。本発明は、幾つかの個々のエレメントを含むハードウェアにより、適切にプログラムされたコンピュータにより実現される場合がある。幾つかの手段を列挙する装置の請求項では、多数のこれらの手段は、同一アイテムのハードウェアにより実施される場合がある。所定の手段が相互に異なる従属の請求項で引用される事実は、これらの手段の組み合わせが利用することができないことを示すものではない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るディスプレイを有する電子装置を示す図である。
【図２】本発明の実施の形態に係るアクティブマトリクス用の表示装置を示す図である。
【図３】従来技術に係るパルス幅変調（ＰＷＭ）を表す概念的なタイミングチャートである。
【図４】従来技術に係るＭＬＡスキームを利用したパルス幅変調を表す概念的なタイミングチャートである。
【図５】混合モードにおけるマルチレベル電力アドレス指定（ＭＰＡ）を利用した電圧プログラム画素回路における本発明の第一の実施の形態を示す図である。
【図６】図５に示される実施の形態のマルチレベル電力アドレス指定（ＭＰＡ）を利用したパルス幅変調を表す概念的なタイミングチャートである。
【図７】シーケンシャルモードにおけるマルチレベル電力アドレス指定（ＭＰＡ）を利用した、本発明の第二の実施の形態の概念的なタイミングチャートである。
【図８】混合モードにおけるマルチレベル列アドレス指定（ＭＣＡ）を利用した、電圧プログラム画素回路における、本発明の第三の実施の形態を示す図である。
【図９】図８に示される実施の形態についてマルチレベル列アドレス指定（ＭＣＡ）を利用した、パルス幅変調を表す概念的なタイミングチャートである。
【図１０】電流プログラム画素回路における本発明の第四の実施の形態を示す図である。
【図１１】変更された電流プログラム画素回路における本発明の第四の実施の形態を示す図である。
【特許請求の範囲】
【請求項１】
複数の発光素子、及び該発光素子にパルス幅変調信号を供給するためのデータラインをもつディスプレイと、
前記データラインに結合され、フレーム周期の時間インターバルの間に、該時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの放出レベルと、前記時間インターバルのうちの第二のインターバルの間の第二の非ゼロの放出レベルを少なくとも生成する手段と、
を有することを特徴とする表示装置。
【請求項２】
前記ディスプレイは、選択ラインを更に有し、それぞれの選択ラインは、前記複数の発光素子の一部に結合され、前記生成する手段は、マルチラインアドレス指定スキームを前記データライン及び前記選択ラインに適用するために前記選択ラインに更に結合される、
請求項１記載の表示装置。
【請求項３】
前記生成する手段は、任意の順序で二進の重み付けされた期間の時間インターバルを生成するために適合される、
請求項１記載の表示装置。
【請求項４】
前記生成する手段は、シーケンシャルモードで前記データラインを介して第一の放出レベルと第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項５】
前記生成する手段は、混合モードで第一の放出レベルと第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項６】
前記生成する手段は、制御ユニットと、前記第一の放出レベルを生成する第一の電流源と前記第二の放出レベルを生成する第二の電流源とを有するデータドライバを有する、
請求項３記載の表示装置。
【請求項７】
前記生成する手段は、前記第一及び第二の電流源のうちの一方を前記データラインのうちの１つに結合する前に前記データラインをプリチャージするために適合される、
請求項５記載の表示装置。
【請求項８】
前記第一の放出レベルを生成するために第一の供給電圧を前記複数の発光素子に結合し、前記第二の放出レベルを生成するために第二の供給電圧を前記複数の発光素子に結合するための電力ラインを更に有する、
請求項１記載の表示装置。
【請求項９】
前記生成する手段は、多数の時間インターバルの選択可能な組み合わせにより乗じられる前記第一の放出レベルに実質的に等しいレベルで前記第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項１０】
請求項１記載の表示装置を有する電子装置。
【請求項１１】
複数の発光素子と該発光素子に結合されるデータラインとをもつディスプレイを有する表示装置を駆動するための方法であって、
パルス幅変調信号を前記データラインに供給するステップと、
フレーム周期の時間インターバルの間に、パルス幅変調信号と同期して、前記時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの放出レベルと前記時間インターバルのうちの第二のインターバルの間の第二の非ゼロの放出レベルとを少なくとも生成するステップと、
を有することを特徴とする方法。
【請求項１】
複数の発光素子、及び該発光素子にパルス幅変調信号を供給するためのデータラインをもつディスプレイと、
前記データラインに結合され、フレーム周期の時間インターバルの間に、該時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの放出レベルと、前記時間インターバルのうちの第二のインターバルの間の第二の非ゼロの放出レベルを少なくとも生成する手段と、
を有することを特徴とする表示装置。
【請求項２】
前記ディスプレイは、選択ラインを更に有し、それぞれの選択ラインは、前記複数の発光素子の一部に結合され、前記生成する手段は、マルチラインアドレス指定スキームを前記データライン及び前記選択ラインに適用するために前記選択ラインに更に結合される、
請求項１記載の表示装置。
【請求項３】
前記生成する手段は、任意の順序で二進の重み付けされた期間の時間インターバルを生成するために適合される、
請求項１記載の表示装置。
【請求項４】
前記生成する手段は、シーケンシャルモードで前記データラインを介して第一の放出レベルと第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項５】
前記生成する手段は、混合モードで第一の放出レベルと第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項６】
前記生成する手段は、制御ユニットと、前記第一の放出レベルを生成する第一の電流源と前記第二の放出レベルを生成する第二の電流源とを有するデータドライバを有する、
請求項３記載の表示装置。
【請求項７】
前記生成する手段は、前記第一及び第二の電流源のうちの一方を前記データラインのうちの１つに結合する前に前記データラインをプリチャージするために適合される、
請求項５記載の表示装置。
【請求項８】
前記第一の放出レベルを生成するために第一の供給電圧を前記複数の発光素子に結合し、前記第二の放出レベルを生成するために第二の供給電圧を前記複数の発光素子に結合するための電力ラインを更に有する、
請求項１記載の表示装置。
【請求項９】
前記生成する手段は、多数の時間インターバルの選択可能な組み合わせにより乗じられる前記第一の放出レベルに実質的に等しいレベルで前記第二の放出レベルを生成するために適合される、
請求項１記載の表示装置。
【請求項１０】
請求項１記載の表示装置を有する電子装置。
【請求項１１】
複数の発光素子と該発光素子に結合されるデータラインとをもつディスプレイを有する表示装置を駆動するための方法であって、
パルス幅変調信号を前記データラインに供給するステップと、
フレーム周期の時間インターバルの間に、パルス幅変調信号と同期して、前記時間インターバルのうちの第一のインターバルの間の発光素子の第一の非ゼロの放出レベルと前記時間インターバルのうちの第二のインターバルの間の第二の非ゼロの放出レベルとを少なくとも生成するステップと、
を有することを特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公表番号】特表２００６−５２３３２８（Ｐ２００６−５２３３２８Ａ）
【公表日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願番号】特願２００６−５０６７８７（Ｐ２００６−５０６７８７）
【出願日】平成１６年３月２９日（２００４．３．２９）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５０３５６
【国際公開番号】ＷＯ２００４／０８８５６８
【国際公開日】平成１６年１０月１４日（２００４．１０．１４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
【公表日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願日】平成１６年３月２９日（２００４．３．２９）
【国際出願番号】ＰＣＴ／ＩＢ２００４／０５０３５６
【国際公開番号】ＷＯ２００４／０８８５６８
【国際公開日】平成１６年１０月１４日（２００４．１０．１４）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【氏名又は名称原語表記】Ｋｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｎ．Ｖ．
【住所又は居所原語表記】Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １，５６２１ ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ
【Ｆターム（参考）】
[ Back to top ]