表示装置
【課題】 映像表示装置において、クロック信号ＣＫＨ１とＣＫＨ２との間に生じる位相のずれにより、表示画面に縦すじが発生する場合がある。
【解決手段】 第１のクロック信号線が電源線と第１の面積で重なって交差することにより生じるラインクロス容量と第２のクロック信号線が電源線と重なることにより生じるラインクロス容量とを実質的に同じにすることで、クロック信号ＣＫＨ１とＣＫＨ２との間に生じる位相のずれを無くし、縦すじの発生を防止する。
【解決手段】 第１のクロック信号線が電源線と第１の面積で重なって交差することにより生じるラインクロス容量と第２のクロック信号線が電源線と重なることにより生じるラインクロス容量とを実質的に同じにすることで、クロック信号ＣＫＨ１とＣＫＨ２との間に生じる位相のずれを無くし、縦すじの発生を防止する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像表示装置における駆動回路に関する。
【背景技術】
【０００２】
近年、映像表示装置は、薄型テレビ、携帯電話などのモニターとして市場ニーズが強く、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ； ＬＣＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置（或いはＯｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ； ＯＬＥＤ）などの研究開発が盛んに行われている。これらの表示装置の駆動方式は、基本的に同じであり、大きく分けてパッシブマトリクス型とアクティブマトリクス型とに分類できる。このうち、アクティブマトリクス型の映像表示装置は、それぞれの画素にスイッチング素子を設け、それぞれの画素にビデオ信号に応じた電圧を印加して、または電流を流して表示を行う。
【０００３】
ここで、図１１を用いて、従来のアクティブマトリクス型有機ＥＬ表示装置の構成を説明する。
【０００４】
図１１に示すようなアクティブマトリクス型有機ＥＬ表示装置には、基板１０上にゲート信号を供給する垂直ドライバ５０に接続された複数本のゲート信号線５１と、ドレイン信号を供給する水平ドライバ６０から出力されるサンプリングパルスのタイミングに応じてサンプリングトランジスタＳＰＴ１、ＳＰＴ２、…、ＳＰＴnが順次オンし、それに応じてデータ信号線６２のデータ信号（ビデオ信号）Ｓｉｇが供給される複数本のドレイン信号線６１と、垂直ドライバ５０及び水平ドライバ６０の駆動に必要な電源電圧ＶＶＳＳ、ＶＶＤＤ、ＨＶＳＳ、ＨＶＤＤを供給する電源ライン８０、８２、１０１、１０７と、電源電圧ＰＶＤＤによって有機ＥＬ素子７３に電流を供給する電源ライン７４が配置されている。ゲート信号線５１とドレイン信号線６１との各交点に対応する各画素には有機ＥＬ素子７３、選択トランジスタ７０、駆動トランジスタ７１及び保持容量７２が配置されている。
【０００５】
また、基板１０とは別基板の外付け回路基板２０には、パネル駆動用ＬＳＩが設けられている。この外部に設けられた回路基板２０から第１及び第２のクロック信号ＣＫＨ１及びＣＫＨ２が供給される。これらのクロック信号ＣＫＨ１とＣＫＨ２は、位相が逆のクロック信号であり、サンプリングトランジスタＳＰｔ１、ＳＰｔ２、…、ＳＰｔnがビデオ信号をラッチするタイミングを決める後述のタイミング信号ＨＳＷを生成するための基準信号である。さらに、パネル駆動用ＬＳＩからは、垂直ドライバのスタート信号ＳＴＶと水平ドライバのスタート信号ＳＴＨとビデオ信号Ｓｉｇが供給される。
【０００６】
次ぎに、有機ＥＬ表示装置の動作原理を図１１を用いて説明する。まず、図１１において、外付け回路基板２０から入力されるクロック信号ＣＫＨ１、ＣＫＨ２は、それぞれレベルシフタ（Ｌ／Ｓ）１００に入力され昇圧される。その後、クロック信号ＣＫＨ１、ＣＫＨ２は、複数段のバッファ回路１０３からなるバッファ回路部１０２に入力され、水平ドライバ６０を構成する各シフトレジスタ２５に入力される。
【０００７】
各シフトレジスタ２５は、水平方向のスタート信号ＳＴＨに基づいて順次タイミング信号ＨＳＷを出力する。このタイミング信号ＨＳＷに基づいて、そのタイミングで選択されたサンプリングトランジスタＳＰＴがオンし、対応するドレイン信号線６１とデータ信号線６２が接続され、外部から入力されるビデオ信号Ｓｉｇがそのドレイン信号線６１に供給される。
【０００８】
また、ゲート信号が所定のゲート信号線５１から選択トランジスタ７０のゲート電極に入力され、その行の選択トランジスタ７０がオンする。それによって、選択トランジスタ７０を介して、ビデオ信号Ｓｉｇが駆動トランジスタ７１のゲート電極に供給される。それと同時に保持容量７２がビデオ信号Ｓｉｇに応じた電圧に充電あるいは放電され、ビデオ信号（データ電位）Ｓｉｇが保持される。これによって、選択トランジスタ７０がオフした後もデータ電位は保持容量によって安定的に保持される。保持されたデータ電位は駆動トランジスタ７１のゲート電位と一致し、駆動トランジスタ７１を介してデータ電位に応じた電流が電源電圧ＰＶＤＤによって有機ＥＬ素子７３に供給される。有機ＥＬ素子７３は、供給される電流量に応じた輝度で発光し、表示装置としての表示を得ることが出来る。
【０００９】
ここで、スタート信号ＳＴＨに基づいて、各シフトレジスタ２５から順次タイミング信号ＨＳＷが作成され、そのタイミング信号ＨＳＷに応じてビデオ信号Ｓｉｇがドレイン信号線６１に供給される理論的な仕組みを図９のタイミングチャートを用いて具体的に説明する。
【００１０】
第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合について説明する。第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがＨ（Ｈｉｇｈ）、かつ第１のクロック信号ＣＫＨ１がＨになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨになる。タイミング信号ＨＳＷ１の出力と同時にその反転信号であるＸＨＳＷ１も出力され、ＣＭＯＳであるサンプリングトランジスタＳＰＴ１がオンし、データ信号線６２とドレイン信号線６１が接続され、ビデオ信号Ｓｉｇがドレイン信号線６１に供給される。ここでは、ＨＳＷ１がＨである場合のみを図示しているが、実際には、タイミング信号ＨＳＷ１が反転した信号（ＸＨＳＷ）も同時に出力されている。以下、タイミング信号ＨＳＷのみを図示し、その反転信号であるＸＨＳＷは省略して説明する。
【００１１】
その後、水平スタート信号ＳＴＨがＬ（Ｌｏｗ）、かつ第２のクロック信号ＣＫＨ２がＬになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＬになる。これにより、サンプリングトランジスタＳＰＴ１がオフし、データ信号線６２とドレイン信号線６１とが非接続となり、ドレイン信号線６１の電位が確定する。また、第１段目のシフトレジスタ２５は、このタイミング信号ＨＳＷ１の出力と同時にタイミング信号ＨＳＷ１と同一な波形のシフトパルス信号ＳＨＰ１を第２段目のシフトレジスタ２５に出力する。
【００１２】
第１段目のシフトレジスタ２５から第２段目のシフトレジスタ２５に出力されたシフトパルスＳＨＰ１は、第１段目のシフトレジスタ２５に入力されるスタート信号ＳＴＨと同様の役割を担う。ＳＨＰ１がＨ、かつ第２のクロック信号ＣＫＨ２がＨになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＨになる。これによりサンプリングトランジスタＳＰＴ２がオンし、ビデオ信号Ｓｉｇがドレイン信号線６１に供給される。
【００１３】
その後、ＳＨＰ１がＬ、かつ第１のクロック信号ＣＫＨ１がＬになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＬになる。これにより、サンプリングトランジスタＳＰＴ２がオフし、データ信号線６２とドレイン信号線６１とが非接続となり、ドレイン信号線６１の電位が確定する。第２段目のシフトレジスタ２５は、このタイミング信号ＨＳＷ２の出力と同時に、タイミング信号ＨＳＷ２と同一な波形を有するシフトパルスＳＨＰ２を第３段目のシフトレジスタ２５に出力する。
【００１４】
以上の動作を繰り返すことにより、順次タイミング信号ＨＳＷ１、ＨＳＷ２、ＨＳＷ３・・・が作成され、それらの信号に応じて、ビデオ信号が各画素に供給される。
【００１５】
ここで、第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨの期間、タイミング信号ＨＳＷ２〜ＨＳＷ４が順次立ち上がり、タイミング信号ＨＳＷ１の立ち下りと同時にタイミング信号ＨＳＷ５が立ち上がる。つまり、サンプリングトランジスタＳＰＴ１がオンしている間にＳＰＴ２〜ＳＰＴ４がオンし、ＳＰＴ１がオフすると同時にＳＰＴ５がオンすることになる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の有機ＥＬ表示装置では、理論的には図９に示すように各シフトレジスタ２５に同位相で入力されるはずの第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２が、位相がずれた状態で各シフトレジスタ２５に入力されることがあった。図１０に第２のクロック信号ＣＫＨ２の位相が第１のクロック信号ＣＫＨ１に比べてΔｔだけ遅延した場合を示す。
【００１７】
第２のクロック信号ＣＫＨ２の位相遅延によって、第２のクロック信号ＣＫＨ２の立ち下がり（Ｌ）でタイミング信号ＨＳＷが立ち下がる奇数番目のタイミング信号ＨＳＷ１、ＨＳＷ３、ＨＳＷ５、・・・のパルス幅はΔｔだけ広がることとなる。その結果、例えば、タイミング信号ＨＳＷ１とＨＳＷ５がＨｉｇｈになる期間が重なることがあった。すなわち、１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１の立ち下りの直前に、５段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ５が立ち上がる状況が生じていた。この５段目のタイミング信号ＨＳＷ５の立ち上がりの影響で、一時的にビデオ信号にノイズがのる場合がある。ビデオ信号にノイズがのった状態で１段目のタイミング信号ＨＳＷ１が立ち下がると、１列目のドレイン信号線６１の電位は、ノイズののった状態のビデオ信号で確定してしまい、所望のビデオ信号が得られないことがある。図１０に示すような場合、この現象が各行の奇数列において生じるので、１画素おきに縦すじが入った表示になってしまうという問題が生じていた。ここで、１画素はＲＧＢＷからなり、１画素のＲＧＢＷは１本のドレイン信号線６１を共有している。
【００１８】
そこで、本発明においては、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で位相のずれが生じる原因を解明するとともに、その解決手段を提供し、表示品位の向上に寄与することを目的とする。
【課題を解決するための手段】
【００１９】
第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で生じる位相のずれは、図１１における回路配置の都合から第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２を伝送する２本のクロック信号線１０５、１０６のうち、第２のクロック信号線１０６のみが、レベルシフタ回路１００とバッファ回路部１０２との間で水平ドライバ回路６０に電源電圧ＨＶＳＳを供給する第１の電源線１０１とＡ点で交差し、第１及び第２のクロック信号線１０５、１０６の間でラインクロス容量の差が発生し、第２のクロック信号のみの位相が遅延することが原因であることがわかった。つまり、第２のクロック信号のみに位相遅延が生じるので、本来同じタイミングであるべき第１のクロック信号との間で位相のずれが生じていた。
【００２０】
図１１は、第１の電源線１０１と第２のクロック信号線１０６がＡ点で交差する例を示しているが、各段のバッファ回路１０３に電源電圧ＨＶＳＳ、ＨＶＤＤを供給する必要があるため、容易なレイアウト変更ではこの交差点をなくすことはできない。
【００２１】
そこで、本発明は、上述の位相遅延により生じる位相のずれを解決することを目的とする。
【００２２】
本発明の表示装置は、マトリクス状に配置された複数の画素と、画素に映像を表示するための表示信号を出力するドライバ回路６０と、ドライバ回路６０に第１の電源電圧を供給する第１の電源線１０１と、ドライバ回路１０１に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線１０５と、ドライバ回路６０に第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線１０６と、を有する表示装置において、第２のクロック信号線１０６は、第１の電源線１０１と第１の面積で重なって交差し、第１のクロック信号線１０５は、第１の電源線１０１と重なるが交差しない信号遅延調整部１０４を有する。
【００２３】
この構成により、信号遅延調整部１０４で、第２のクロック信号線１０６が第１の電源線１０１とＡ点で交差する部分で生じていた第２のクロック信号の位相遅延と同じだけ第１のクロック信号を遅延させることができる。その結果、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれが生じず、タイミング信号ＨＳＷ１が立ち下がる直前に、タイミング信号ＨＳＷ５が立ち上がることがなく、即ちノイズののったビデオ信号で確定することがなく、所望のビデオ信号をドレイン信号線６１に供給することができる。それによって、縦すじの発生を防止して、高品質な表示装置が得られる。即ち、本願においては、第２のクロック信号線１０６で発生するクロック信号の位相遅延を解消するのではなく、第１のクロック信号線１０５に本来不要な位相遅延を意図的に発生させることで両方のクロック信号線のクロック信号のタイミングを揃えるものである。
【００２４】
また、第１及び第２のクロック信号線１０５、１０６は、同層に形成され、第１のクロック信号線１０５が第１の電源線１０１と重なる信号遅延調整部１０４の面積は、第２のクロック信号線１０６が第１の電源線１０１と交差する部分の面積と等しくなるような構成とする。第１及び第２のクロック信号線１０５、１０６が同層に形成された場合、それぞれの信号線と第１の電源線１０１との間で生じるラインクロス容量を実質的に等しくするためには、それぞれの信号線と第１の電源線１０１とが重畳する面積のみを実質的に等しくすればよい。逆に言えば、第１及び第２のクロック信号線１０５、１０６が異層に形成された場合、それぞれのクロック信号線１０５、１０６と第１の電源線１０１との間の層間絶縁膜の膜厚、層間絶縁膜の誘電率を考慮して、第１のクロック信号線１０５が第１の電源線１０１と重なる信号遅延調整部１０４の面積を決定すればよい。
【００２５】
また、第１のクロック信号線１０５は、第１の電源線１０１と並行に延在し、第１のクロック信号線１０５の一部が、第１の電源線１０１の第１のクロック信号線１０５が延在する側の第１の側辺から入って第１の側辺から出ることにより第１の電源線１０１と重なることで信号遅延調整部１０４が形成される。これによって、第１及び第２のクロック信号ＣＫＨ１、ＣＫＨ２の位相が同じ電源線１０１に起因して遅延するので、遅延値を合わせやすい。
【００２６】
また、第１の電源線１０１の第１の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第１の側辺方向の領域の最大幅が、第１の側辺と垂直方向の領域の最大幅よりも広い構成をとってもよい。これによって、第１のクロック信号線１０５の冗長な長さを短くすることができる。
【００２７】
本発明における他の実施形態では、信号遅延調整部１０４は、第１の電源線１０１の一部が突き出した電源線突出部を有し、第１のクロック信号線１０５が電源線突出部と重なるので、第１のクロック信号線１０５の配線長を変更することなく信号遅延調整部１０４
を形成でき、本発明を実施する際のパターン変更を最小化できる。
【００２８】
さらに、上記構成により、第１の電源線１０１、または第１及び第２のクロック信号線１０５、１０６を形成する過程でマスクずれが生じた場合でも、それぞれのクロック信号線１０５、１０６と電源線とが交差する面積を一定に保つことができる。つまり、それぞれのラインクロス容量を同等に保つことができるので、マスクずれが生じた場合でも縦すじが発生せず、高品質の表示装置を提供することができる。
【００２９】
また、本発明における表示装置は、第１及び第２のクロック信号ＣＫＨ１、ＣＫＨ２の電圧レベルを変換するレベルシフタ回路１００と、電流駆動能力が異なる複数のバッファ回路１０３からなるバッファ回路部１０２とをさらに備え、信号遅延調整部１０４は、レベルシフタ回路１００とバッファ回路部１０２との間に設けられる。
【００３０】
また、信号遅延調整部１０４は、所定段のバッファ回路１０３と次段のバッファ回路１０３の間に設けられてもよい。これにより、信号遅延調整部１０４が少なくとも１段のバッファ回路１０３の後に形成されるので、クロック信号がなまりにくく、信号の減衰を防止できる。また、全てのバッファ回路１０３後に形成する必要は必ずしもないので、レイアウトを優先できる。
【００３１】
また、第１及び第２のクロック信号線１０５、１０６の幅は、第１の電源線１０１の幅よりも狭いことを特徴とする。
【００３２】
また、本発明における他の実施形態は、マトリクス状に配置された複数の画素と、画素に映像を表示するための表示信号を出力するドライバ回路６０と、ドライバ回路６０に第１及び第２の電源電圧を供給する第１及び第２の電源線１０１、１０７と、ドライバ回路６０に表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線１０５と、ドライバ回路６０に第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線１０６と、を有する表示装置において、第２のクロック信号線１０６は、第１の電源線と第１の面積で重なって交差し、第１のクロック信号線は、第２の電源線と交差しないで、第１の面積と等しい面積で第２の電源線と重なる信号遅延調整部を有する。
【００３３】
この構成により、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれが生じず、タイミング信号ＨＳＷ１が立ち下がる際に、ノイズののったビデオ信号を拾わず、所望のビデオ信号をデータ線に供給することができ、高品質な表示装置が得られる。特に、第２の電源線１０７と重ねることでレイアウトの自由度が大幅に向上する。
【００３４】
また、第１及び第２のクロック信号線１０５、１０６は、同層に形成され、第１及び第２の電源線１０１、１０７は、同層に形成され、第１のクロック信号線１０５が第２の電源線１０７と重なる信号遅延調整部１０４の面積は、第２のクロック信号線１０６が第１の電源線１０１と交差する部分の面積と等しくなるような構成とする。第１及び第２の電源線１０１、１０７を同層に、第１及び第２のクロック信号線を同層に形成することで、第１のクロック信号線１０５が第２の電源線１０７と重なることで生じるラインクロス容量と第２のクロック信号線１０６が第１の電源線１０１と交差することで生じるラインクロス容量とを実質的に等しくするためには、信号遅延調整部１０４の面積と第２のクロック信号線１０６が第１の電源線１０１と交差する面積とを実質的に等しくなるようにすれば足りる。
【００３５】
また、信号遅延調整部１０４は、第２の電源線１０７と並行に延在し、第１のクロック信号線１０５の一部が、第２の電源線１０７の第１のクロック信号線１０５が延在する側
の第２の側辺から入って第２の側辺から出ることにより第２の電源線１０７と重なることで信号遅延調整部が形成される。これにより、第１のクロック信号線１０５と第２のクロック信号線１０６とを別々の電源線と重ね、あるいは交差させることができるので、レイアウトの自由度がより向上する。
【００３６】
また、第２の電源線１０７の第２の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第２の側辺方向の領域の最大幅が、第２の側辺と垂直方向の領域の最大幅よりも広くてもよい。これによって、第１のクロック信号線１０５の冗長な長さを短くすることができる。
【００３７】
また、信号遅延調整部１０４は、第２の電源線１０７の一部が突き出した電源線突出部を有し、第１のクロック信号線１０５が電源線突出部と重なる。この構成により、マスクずれにも対応した信号遅延調整部１０４を提供することができる。
【００３８】
また、第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路１００と、電流駆動能力が異なる複数のバッファ回路１０３からなるバッファ回路部１０２とをさらに備え、信号遅延調整部１０４は、レベルシフタ回路１００とバッファ回路部１０２との間に設けられる。
【００３９】
また、信号遅延調整部１０４は、所定段のバッファ回路１０３と次段のバッファ回路１０３の間に設けられてもよい。これにより、バッファ回路１０３後に信号遅延調整部１０４を設けることで、クロック信号のなまりが抑制され、クロック信号の減衰を防止することができる。
【００４０】
また、第１及び第２のクロック信号線１０５、１０６の幅は、第１の電源線１０１の幅よりも狭いことを特徴とする。
【発明の効果】
【００４１】
本発明によれば、第２のクロック信号線１０６で生じる位相遅延に応じて、第１のクロック信号線１０５に信号遅延調整部１０４を設けることで、各シフトレジスタ２５に供給されるクロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。それによって、縦すじなどの表示むらのない高品質な表示装置を提供することができる。
【００４２】
また、信号遅延調整部１０４を所定段のバッファ回路１０３と次段のバッファ回路１０３との間に設けることで、クロック信号がなまることなく、第１及び第２のクロック信号の両信号の信号遅延を防止することができる。
【００４３】
また、信号遅延調整部１０４における第１のクロック信号線１０５が第１の電源線１０１の突出部と重なる構成にすることで、縦すじなどの表示むらのない高品質な表示装置を提供することができるとともに、マスクずれにも対応することができる。さらに、上記構成により第１のクロック信号線の冗長な長さを短くすることができる。
【００４４】
また、第２のクロック信号線１０６が第１の電源線１０１と交差することで生じる位相遅延に応じて、第１のクロック信号線１０５を第２の電源線１０７と重ねることで、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。それによって、縦すじなどの表示むらのない高品質な表示装置を提供することができる。
【００４５】
さらに、第１及び第２のクロック信号線１０５、１０６をそれぞれ別々の電源線と重ね、或いは交差させることができるので、レイアウトの自由度が向上する。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施の形態について図面を参照して説明する。図１は、アクティブマトリクス型有機ＥＬ表示装置の一例を示す概略図である。なお、本発明は、有機ＥＬ表示装置に限らず、液晶表示装置や、その他の表示素子を用いるアクティブマトリクス型の表示装置に用いることが出来る。
【００４７】
図１において、信号遅延調整部１０４を有する電位変換回路部１１０以外の構成は、図１１と同様である。つまり、パネル領域１０内の表示領域には、列方向に延びる複数のドレイン信号線６１と行方向に延びるゲート信号線５１とが配置されている。ドレイン信号線６１とゲート信号線５１との交差付近には、スイッチング用の選択トランジスタ７０と、それに接続された保持容量７２と、ゲート電極が選択トランジスタ７０のドレイン電極に接続された駆動トランジスタ７１と、駆動トランジスタのドレイン電極に接続された有機ＥＬ素子７３が配置され、表示画素を形成している。すなわち、行方向に延在する複数のゲート信号線５１と行方向に延在する複数のドレイン信号線６１とによってマトリクス状に複数の画素が配置されている。
【００４８】
表示領域の周辺には、複数のドレイン信号線６１が共通に接続されている水平ドライバ６０と、複数のゲート信号線５１が共通に接続されている垂直ドライバ５０が配置されている。水平ドライバ６０からは、画素にビデオ信号を供給するための表示信号が出力され、垂直ドライバ５０からは、選択トランジスタ７０をオンするための表示信号が出力される。
【００４９】
水平ドライバ６０には、レベルシフタ回路１００、複数のバッファ回路１０３、信号遅延調整部１０４、第１及び第２のクロック信号線１０５、１０６、第１及び第２の電源線１０１、１０７を備える電位変換回路部１１０からクロック信号ＣＫＨ１、ＣＫＨ２及び電源電圧ＨＶＳＳ、ＨＶＤＤが供給される。ここで、クロック信号ＣＫＨ１とＣＫＨ２とは信号の波形が反転したクロック信号である。つまり、２つのクロック信号は、同位相だが、信号の立ち上がり、若しくは立ち下りが逆の信号である。なお、図示していないが、垂直ドライバ５０周辺にも同様の構成の電位変換回路部が配置されている。
【００５０】
また、パネル領域１０外には、パネル駆動用ＬＳＩが搭載された外付け回路基板２０が設けられている。このパネル駆動用ＬＳＩは、水平及び垂直ドライバ６０、５０、バッファ回路１０３を動作させるための電源電圧ＨＶＳＳ、ＨＶＤＤ、ＶＶＳＳ、ＶＶＤＤ、水平及び垂直ドライバを動作させるためのクロック信号ＣＫＨ１，ＣＫＨ２，ＣＫＶ１，ＣＫＶ２、タイミング信号ＳＴＨ，ＳＴＶ、ビデオ信号Ｓｉｇを作成している。
【００５１】
また、水平ドライバ６０には、複数のシフトレジスタ２５と複数のサンプリングトランジスタＳＰＴ１，ＳＰＴ２，ＳＰＴ３…が配置され、水平ドライバ６０を駆動するための電源電圧ＨＶＳＳ、ＨＶＤＤを供給する第１および第２の電源線１０１、１０７、クロック信号ＣＫＨ１，ＣＫＨ２を供給するクロック信号線１０５、１０６が接続されている。ここでは、例えば第１の電源線１０１の電源電圧ＨＶＳＳはグランドレベル、第２の電源線１０７の電源電圧ＨＶＤＤは１０．５Ｖに設定されている。各シフトレジスタ２５は、クロック信号ＣＫＨ１，ＣＫＨ２に基づき、水平方向のスタート信号ＳＴＨ、シフトパルス信号ＳＨＰを順次次段のシフトレジスタ２５に転送し、タイミング信号ＨＳＷを出力する。そして、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２に同期して出力されるタイミング信号ＨＳＷによって水平ドライバから画素に出力される表示信号の出力タイミングが制御される。つまり、表示信号の出力タイミングは、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２によって制御される。
【００５２】
図１において特徴的なことは、電位変換回路部１１０内における第１のクロック信号線１０５が信号遅延調整部１０４を有することである。これにより、ＣＫＨ１とＣＫＨ２との位相のずれを防止することができる。
【００５３】
以下、本発明において特徴的な信号遅延調整部１０４の実施形態について図面を用いて説明する。
【００５４】
（第１の実施形態）
第１の実施形態を図２を用いて説明する。図２は、図１における電位変換回路部１１０の主要な部分の拡大図である。図２の電位変換回路部１１０は、信号遅延調整部１０４、第１及び第２のクロック信号線１０５、１０６が接続されたレベルシフタ（Ｌ／Ｓ）１００と複数のバッファ回路１０３、水平ドライバ６０と複数のバッファ回路１０３に電源電圧を供給する第１及び第２の電源線１０５、１０６とから構成されている。第１及び第２のクロック信号線１０５、１０６の延在方向に第１の電源線１０１の一部が延びている。ここで、第１の電源線１０１は、複数のバッファ回路１０３と水平ドライバ６０の電源として機能し（ＨＶＳＳ）、例えば、グランドレベルに接続されている。
【００５５】
レベルシフタ回路１００から延びる線幅Ｗ１の第２のクロック信号線１０６は、レベルシフタ１００とバッファ回路１０３との間で線幅Ｗ２の第１の電源線１０１と第１の面積で重なって交差する。つまり、第２のクロック信号線１０６は、第１の電源線１０１の第１の側辺、即ち、第１のクロック信号線１０６が延在する側の側辺から入り、第１の電源線１０１のもう一方の側辺から出ることによって、第１の電源線１０１と交差している。本願で交差するとは、第１の側辺から入って、反対側の側辺から出ることである。その際、第２のクロック信号線１０６と第１の電源線１０１とが重畳する面積を第１の面積とする。また、レベルシフタ回路１００から延びる線幅Ｗ１の第１のクロック信号線１０５は、第１の電源線１０１と交差しないで、レベルシフタ回路１００とバッファ回路部１０２との間で屈曲し、第１の面積と実質的に等しい面積で第１の電源線１０１と重なっている。つまり、第１のクロック信号線１０５は、第１の電源線１０１の第１の側辺から入り、第１の電源線１０１上で第１の電源線１０１が延在する方向に曲がり、再び第１の電源線１０１の第１の側辺から出ることによって、第１の電源線１０１と交差しないで重なっている。その際、第１のクロック信号線１０５は、第１の電源線１０１と重畳する面積が上述の第１の面積と実質的に等しくなるように第１の電源線１０５と重なっている。
【００５６】
第１の実施形態により、第２のクロック信号線１０６と第１の電源線１０１との間に生じるラインクロス容量と第１のクロック信号線１０５と第１の電源線１０１との間に生じるラインクロス容量とが実質的に等しくなる。それによって、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。言い換えれば、第２のクロック信号ＣＫＨ２の位相遅延に応じて、第１のクロック信号ＣＫＨ１の位相を遅延させることによって、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止している。
【００５７】
第１の実施形態におけるより好ましい形態は、第１の電源線１０１の第１の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第１の側辺方向の最大幅Ｌ１が、第１の側辺と垂直な方向の最大幅Ｌ２よりも広いことである。つまり、Ｌ１とＬ２がＬ１＞Ｌ２となることが好ましい。
【００５８】
また、第１のクロック信号線１０５が第１の電源線１０１と重なる面積が第１の面積と実質的に等しくなるためには、電源線の幅Ｗ２とＬ２がＷ２／２＞Ｌ２となる関係を満たす必要がある。なお、ここでは、第１および第２のクロック信号線１０５、１０６の線幅Ｗ１が等しいことを前提としている。上記関係を満たす必要がある理由は、第２のクロッ
ク信号線１０６が第１の電源線１０１と重なる領域の第１の側辺に垂直な方向の長さが、おおよそ第１の電源線１０１の幅Ｗ２であり、第１のクロック信号線１０５は、第１の電源線１０１上で折り返しているので、Ｌ２がＬ２＞Ｗ２／２になると第１のクロック信号線１０５が第１の電源線１０１と重なる面積が第１の面積よりも大きくなり、等しくならないからである。
【００５９】
ここでは、第１及び第２のクロック信号線１０５、１０６の幅がそれぞれＷ１で等しいとして説明したが、本発明においては、それぞれの信号線１０５、１０６の幅が異なっていてもよく、第２のクロック信号線１０６が第１の電源線１０１と交差して重なる第１の面積と、第１のクロック信号線１０５が第１の電源線１０１と重なる面積が実質的に同じであればよい。例えば、第１のクロック信号線１０５が第１の電源線１０１と重なる部分の線幅のみを太くして、重なる長さは短くしてもよい。
【００６０】
また、第１のクロック信号線１０５と第２のクロック信号線１０６が異なる層に形成されると、面積が同じであっても、層間絶縁膜の厚さや誘電率によって位相遅延量が変わってしまい、位相を揃えるのが難しいので、第１のクロック信号線１０５と第２のクロック信号線１０６とを同層に形成して面積を等しくするのが簡便である。
【００６１】
また、図２においては、第１のクロック信号線１０５が矩形に屈曲した実施例を示したが、本発明は、この形態に限られることはなく、例えば、図３のような構成にしてもよい。つまり、第１のクロック信号線１０５が第１の側辺から入り、第１の電源線１０１上で鋭角に曲がり、再び第１の側辺から出る構成としてもよい。即ち、本発明は、第１のクロック信号線１０５の形状に依らず、第２のクロック信号線１０６が第１の電源線１０１と交差して重なる第１の面積と、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積が実質的に同じであればよい。
【００６２】
なお、電源線や信号線などの材料は、例えばＡｌ、Ｍｏ、ポリシリコンなどの導電性の配線である。また、電源線の幅は、表示パネルに内蔵できる駆動回路の占有面積などにもよるが、１００〜１２０μｍが好ましく、クロック信号線の幅は、１０μｍ程度が好ましい。
【００６３】
（第２の実施形態）
第２の実施形態を図４を用いて説明する。第２の実施形態の電位変換回路部１１０における第１の電源線１０１は、レベルシフタ１００とバッファ回路１０３との間で第１の電源線１０１が突出した電源線突出部を有する。そして、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と実質的に等しい面積となるように、第１の電源線１０１と平行に延在した第１のクロック信号線１０５が電源線突出部と重なることを特徴とする。
【００６４】
第２の実施形態によっても、第２のクロック信号線１０６と第１の電源線１０１との間に生じるラインクロス容量と第１のクロック信号線１０５と第１の電源線１０１との間に生じるラインクロス容量とが実質的に等しくなり、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。
【００６５】
さらに、第２の実施形態により、マスクずれが生じた場合でも、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と、第１のクロック信号線１０５と電源線突出部とが交差して重なる面積とを実質的に同じに保つことが出来る。
【００６６】
次に、第２の実施形態の利点を第１の実施形態を示した図２と比較して説明する。図２において、例えば第１の電源線１０１を形成する過程でマスクずれが生じ、第１の電源線
１０１が左右どちらかにずれて形成された場合を考える。この場合、第１の電源線１０１が多少左右にずれて形成されても、第２のクロック信号線１０６と第１の電源線１０１とが重なる面積は変化しない。しかし、第１の電源線１０１が右側、即ち第２のクロック信号線１０６が延在する側にずれて形成された場合、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積は小さくなる。また、第１の電源線１０１が左側、即ち第１のクロック信号線１０５が延在する側にずれて形成された場合、その面積は大きくなる。つまり、第１の実施形態において、マスクずれが生じた場合、第２のクロック信号線１０６と第１の電源線１０１とが重なる第１の面積は変わらないが、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積は変わってしまう場合がある。
【００６７】
それに対して、第２の実施形態を示した図４においては、第１の電源線１０１を形成する過程でマスクずれが生じ、第１の電源線１０１が左右どちらかにずれて形成された場合であっても、第２のクロック信号線１０６と第１の電源線１０１とが重なる面積は変化せず、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積も変化しない。また、２本のクロック信号線が延在する方向にマスクずれが生じた場合でも、第１及び第２のクロック信号線１０５、１０６のそれぞれが第１の電源線１０１と重なる面積は実質的に変化しない。
【００６８】
したがって、第２の実施形態によれば、マスクずれが生じた場合でも、第２のクロック信号線１０６と第１の電源線１０１とが交差する第１の面積と第１のクロック信号線１０５と第１の電源線１０１とが重なる面積とを同じに保つことができ、位相のずれを発生させることがない。つまり、マスクずれにも対応した信号遅延調整部１０４を提供することができる。
【００６９】
また、第２の実施形態においては、図４における長さＬ３が１μｍ以上であることが好ましい。なぜなら、マスクずれの最大値はおおよそ１μｍ程度なので、Ｌ３が１μｍ以上となるように設計されていれば、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と、第１のクロック信号線１０５と電源線突出部とが重なる面積とを確実に同じに保つことが出来る。
【００７０】
（第３及び第４の実施形態）
図５、図６を用いて第３及び第４の実施形態を説明する。図５に示す第３の実施形態は、第２のクロック信号線１０６と第１の電源線１０１との交差部と、第１の実施形態における信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられることを特徴としている。これにより、第１の実施形態に比して、クロック信号ＣＫＨ１及びＣＫＨ２の両信号の信号遅延を防止できる。第１の実施形態の場合、レベルシフタ回路１００から出力された直後のクロック信号ＣＫＨ１及びＣＫＨ２は、第１の電源線１０１との交差部及び信号遅延調整部１０４によって信号がなまる場合がある。それによって、クロック信号ＣＫＨ１及びＣＫＨ２のそれぞれの信号が遅延する場合がある。言い換えれば、それぞれのクロック信号の間で位相のずれは生じないが、それぞれのクロック信号ＣＫＨ１、ＣＫＨ２が同時に遅延する場合がある。
【００７１】
それに対して、第３の実施形態では、バッファ回路の出力後に第２のクロック信号線１０６と第１の電源線１０１との交差部と第１のクロック信号線１０５の信号遅延調整部１０４を設けているので、バッファ後のクロック信号ＣＫＨ１、ＣＫＨ２は、交差部及び信号遅延調整部１０４によって信号がなまることなく、クロック信号ＣＫＨ１、ＣＫＨ２の両信号の信号遅延をより防止できる。
【００７２】
ここでは、第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に信号遅延調整部が配置される例を示したが、本発明はこれに限定されるわけではない。つま
り、第２段目よりも後段のバッファ回路１０３間に交差部及び信号遅延調整部１０４が配置されていてもよい。ただし、後段になるほどバッファ回路１０３の回路素子が大きくなるので、レイアウト設計の自由度の観点から、第１段目と第２段目のバッファ回路１０３の間に信号遅延調整部１０４が配置されるのがより好ましい。
【００７３】
図６に示す第４の実施形態は、第２のクロック信号線１０６と第１の電源線１０１との交差部と第２の実施形態における信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられることを特徴としている。これにより、第３の実施形態と同様に信号のなまりによるクロック信号ＣＫＨ１及びＣＫＨ２の両信号の信号遅延を防止できる。
【００７４】
また、本発明は、交差部及び信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられていることに限らず、第２段目以降のバッファ回路１０３間に設けてもよい。
（第５の実施形態）
第５の実施形態について図７を用いて説明する。第５の実施形態における電位変換回路部１１０は、第１及び第２のクロック信号線１０５、１０６に接続されたレベルシフタ回路１００と複数のバッファ回路１０３とを有し、２本のクロック信号線１０５、１０６が延在する方向に、第１の電源線１０１と第２の電源線１０７が延在している。ここで、第１の電源線１０１は、例えばグランドレベルに設定されており（ＨＶＳＳ）、第２の電源線１０７は、１０．５Ｖの高電位（ＨＶＤＤ）に設定されている。第１〜第４の実施形態では、第２のクロック信号線１０６が第１の電源線１０１と交差し、第１のクロック信号線１０５が第１の電源線１０１と交差しないで重なるように、または第１の電源線１０１の突出部と重なるように信号遅延調整部１０４が形成されている。それに対して、第５の実施形態は、第２のクロック信号線１０６は第１の電源線１０１と交差し、第１のクロック信号線１０５は第１及び第２の電源線１０５、１０７と交差しないで第２の電源線１０７と重なる構成である。
【００７５】
つまり、第２のクロック信号線１０６は、第１の電源線１０１の第１の側辺から入り、もう一方の側辺から出て第１の電源線１０１と交差し、第１のクロック信号線１０５は、第１及び第２の電源線１０１、１０７と交差せず、第２の電源線１０７の第１のクロック信号線１０５が延在する側の第２の電源線１０７の第２の側辺から入り、再び第２の側辺から出て第２の電源線１０７と重なっている。
【００７６】
第５の実施形態における信号遅延調整部１０４によっても第１〜第４の実施形態と同様の効果を得ることができる。即ち、第２のクロック信号線１０６が第１の電源線１０１と交差することにより生じる第２のクロック信号の位相遅延に応じて、第１のクロック信号線１０５の信号遅延調整部１０４で第１のクロック信号を遅延させ、第１と第２のクロック信号の位相のずれを防止できる。それによって、縦すじなどの表示むらの発生を防止することができる。
【００７７】
また、第１及び第２のクロック信号線１０５、１０６は同層に、第１及び第２の電源線１０１、１０７は同層に形成することが望ましい。これは、第２のクロック信号線１０６が第１の電源線１０１と交差することで生じる位相遅延と信号遅延調整部１０４で生じさせる位相遅延とを実質的に等しくするために、信号遅延調整部１０４の面積と第２のクロック信号線１０６が第１の電源線１０１と交差する面積とを等しくすればよいからである。
【００７８】
図７においては、第１のクロック信号線１０５が矩形に屈曲し信号遅延調整部１０４を形成しているが、本発明はこれに限られることなく、図３に示すように第１のクロック信
号線１０５が第２の電源線１０７の第２の側辺から入って、第２の電源線１０７上で鋭角に折り返し信号遅延調整部１０４を形成してもよい。
【００７９】
また、図７においては、信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられた例を図示しているが、本発明はこれに限られるものではない。つまり、レベルシフタ回路１００とバッファ回路部１０２との間、或いは第２段目以降のバッファ回路１０３の間に設けられてもよい。
【００８０】
（第６の実施形態）
第６の実施形態を図８を用いて説明する。第６の実施形態では、第５の実施形態と同様に、電位変換回路部１１０は第１及び第２のクロック信号線１０５、１０６に接続されたレベルシフタ回路１００と複数のバッファ回路１０３とを有し、第１及び第２のクロック信号線１０５、１０６が延在する方向に、第１の電源線１０１と第２の電源線１０７が延在している。第５の実施形態と異なる点は、第２の電源線１０７が電源線突出部を有することである。そして、第１のクロック信号線１０５が電源線突出部と重なることで信号遅延調整部１０４を形成する。
【００８１】
第１のクロック信号線１０５が第２の電源線１０７の電源線突出部と重なることで、第２のクロック信号線１０６が第１の電源線１０１と交差することにより生じる第２のクロック信号の位相遅延に応じて、第１のクロック信号を遅延させ、第１と第２のクロック信号の位相のずれを防止することができる。それによって、縦すじなどの表示むらの発生を防止することができる。
【００８２】
さらに、第１のクロック信号線１０５が第２の電源線１０７の電源線突出部と重なることで、マスクずれが生じた場合でも第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で位相のずれが発生しない。
【００８３】
また、図８においては、信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられた例を図示しているが、本発明はこれに限られるものではない。つまり、レベルシフタ回路１００とバッファ回路部１０２との間、或いは第２段目以降のバッファ回路１０３の間に設けられてもよい。
【００８４】
上記第１〜６の実施形態では、第１の電源線１０１としてＨＶＳＳを例示したが、ＨＶＤＤとしても良いし、それ以外でも良い。第１及び第２の電源線１０１、１０７がＨＶＳＳとＨＶＤＤであるなら、通常近接して配置されるので、レイアウト設計しやすく、ＨＶＳＳとＨＶＤＤは通常同層に形成されるので、位相遅延量を揃えやすい。
【００８５】
また、第２のクロック信号線１０７が第１の電源線１０１と交差し、第１のクロック信号線１０５が信号遅延調整部１０４を有するとしたが、第１のクロック信号線１０５と第２のクロック信号線１０６とが入れ替わっていても良い。
（タイミング信号の作成方法）
以上に示したように、本発明の第１〜５の実施形態によれば、電位変換回路１１０内で第１のクロック信号線１０５が信号遅延調整部１０４を有することで、図９に示す理論的なタイミング信号ＨＳＷを得ることが出来る。
【００８６】
図８では、第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合について、具体的に説明する。第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがＨ（Ｈｉｇｈ）、かつＣＫＨ１がＨになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨになる。タイミング信号ＨＳＷ１の出力と同時にその反転信号であるＸＨＳＷ１も出
力され、これらの信号によりＣＭＯＳであるサンプリングトランジスタＳＰＴ１がオンし、ビデオ信号がデータ信号線６１に供給される。ここでは、ＨＳＷ１がＨである場合のみを図示しているが、実際には、タイミング信号ＨＳＷ１が反転した信号（ＸＨＳＷ）も同時に出力されている。以下、タイミング信号ＨＳＷのみを図示し、その反転信号であるＸＨＳＷは省略して説明する。
【００８７】
その後、ＳＴＨがＬ（Ｌｏｗ）、かつＣＫＨ２がＬになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＬになる。これにより、サンプリングトランジスタＳＰＴ１がオフし、ビデオ信号線６２とデータ信号線６１とが非接続となり、データ信号線の電位が確定する。このタイミング信号ＨＳＷ１の出力と同時に、第１段目のシフトレジスタ２５は、タイミング信号ＨＳＷ１と同一な波形を有する信号であるシフトパルス信号ＳＨＰ１を第２段目のシフトレジスタ２５に出力する。
【００８８】
第１段目のシフトレジスタ２５から第２段目のシフトレジスタ２５に出力されたシフトパルスＳＨＰ１は、第１段目のシフトレジスタ２５に入力されるスタート信号ＳＴＨと同様の役割を担う。ＳＨＰ１がＨ、かつＣＫＨ２がＨになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＨになる。これによりサンプリングトランジスタＳＰＴ２がオンし、ビデオ信号がデータ信号線６１に供給される。その後、ＳＨＰ１がＬ、かつＣＫＨ１がＬになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＬになる。これにより、サンプリングトランジスタＳＰＴ２がオフし、ビデオ信号がデータ信号線６１に供給されなくなり、データ信号線の電位が確定する。このタイミング信号ＨＳＷ２の出力と同時に、第２段目のシフトレジスタ２５は、タイミング信号ＨＳＷ２と同一な波形を有するシフトパルスＳＨＰ２を第３段目のシフトレジスタ２５に出力する。
【００８９】
以上の動作を繰り返すことによりタイミング信号ＨＳＷ１、ＨＳＷ２、ＨＳＷ３・・・が作成され、それらの信号に応じてビデオ信号が各画素に供給される。
【００９０】
以上のように、本発明は、信号遅延調整部１０４によって、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれを発生させず、同位相でシフトレジスタ２５に入力することができる。その結果、例えばＨＳＷ１が立ち下がる直前にＨＳＷ５が立ち上がることなく、第１段目のシフトレジスタ２５から所望のビデオ信号が出力される。それによって、縦すじなどの表示むらが発生することなく、高品位の表示装置を提供することができる。
【００９１】
なお、バッファ回路などのばらつきによりクロック信号ＣＫＨ１とＣＫＨ２との間で若干位相がずれる場合があるが、その位相のずれは、５〜１０ns（ナノ秒）程度以下であればよい。
【００９２】
また、ここでは、ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合の例で説明したが、本発明はこれに限られるものではない。一般的に、ＳＴＨがクロック信号のＭパルス分のパルス幅を有する場合、即ち、ＳＴＨの立ち上がりから立ち下りまでの間にクロック信号がＭ回立ち上がる、或いは立ち下がる場合、第Ｎ段目のシフトレジスタ２５から出力される第Ｎのタイミング信号ＨＳＷ（Ｎ）の立ち下がる直前に、第（Ｎ+２Ｍ）段目のシフトレジスタ２５から出力される第（Ｎ+２Ｍ）のタイミング信号ＨＳＷ（Ｎ+２Ｍ）が立ち上がることなく、第Ｎ段目のシフトレジスタ２５から所望のビデオ信号が出力されることになる。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施形態に係る表示装置を有機ＥＬ表示装置に応用した場合の等価回路図。
【図２】図１における電位変換回路部の等価回路図。
【図３】本発明に係る電位変換回路部の等価回路図。
【図４】本発明に係る電位変換回路部の等価回路図。
【図５】本発明に係る電位変換回路部の等価回路図。
【図６】本発明に係る電位変換回路部の等価回路図。
【図７】本発明に係る電位変換回路部の等価回路図。
【図８】本発明に係る電位変換回路部の等価回路図。
【図９】理論的または本発明における水平ドライバのタイミングチャート図。
【図１０】従来の有機ＥＬ表示装置での水平ドライバのタイミングチャート図。
【図１１】従来の有機ＥＬ表示装置における等価回路図。
【符号の説明】
【００９４】
１０ 表示パネル
２０ 外付け回路基板
２５ シフトレジスタ
５０ 垂直ドライバ
５１ ゲート信号線
６０ 水平ドライバ
６１ データ信号線
６２ ビデオ信号線
７０ 選択トランジスタ
７１ 駆動トランジスタ
７２ 保持容量
７３ 有機ＥＬ素子
８０ ＶＶＳＳ
８２ ＶＶＤＤ
１００ レベルシフタ
１０１ 第１の電源線（ＨＶＳＳ）
１０２ バッファ回路部
１０３ バッファ回路
１０４ 信号遅延調整部
１０５ 第１のクロック信号線
１０６ 第２のクロック信号線
１０７ 第２の電源線（ＨＶＤＤ）
１１０ 電位変換回路部
【技術分野】
【０００１】
本発明は、映像表示装置における駆動回路に関する。
【背景技術】
【０００２】
近年、映像表示装置は、薄型テレビ、携帯電話などのモニターとして市場ニーズが強く、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ ； ＬＣＤ）や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置（或いはＯｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ ； ＯＬＥＤ）などの研究開発が盛んに行われている。これらの表示装置の駆動方式は、基本的に同じであり、大きく分けてパッシブマトリクス型とアクティブマトリクス型とに分類できる。このうち、アクティブマトリクス型の映像表示装置は、それぞれの画素にスイッチング素子を設け、それぞれの画素にビデオ信号に応じた電圧を印加して、または電流を流して表示を行う。
【０００３】
ここで、図１１を用いて、従来のアクティブマトリクス型有機ＥＬ表示装置の構成を説明する。
【０００４】
図１１に示すようなアクティブマトリクス型有機ＥＬ表示装置には、基板１０上にゲート信号を供給する垂直ドライバ５０に接続された複数本のゲート信号線５１と、ドレイン信号を供給する水平ドライバ６０から出力されるサンプリングパルスのタイミングに応じてサンプリングトランジスタＳＰＴ１、ＳＰＴ２、…、ＳＰＴnが順次オンし、それに応じてデータ信号線６２のデータ信号（ビデオ信号）Ｓｉｇが供給される複数本のドレイン信号線６１と、垂直ドライバ５０及び水平ドライバ６０の駆動に必要な電源電圧ＶＶＳＳ、ＶＶＤＤ、ＨＶＳＳ、ＨＶＤＤを供給する電源ライン８０、８２、１０１、１０７と、電源電圧ＰＶＤＤによって有機ＥＬ素子７３に電流を供給する電源ライン７４が配置されている。ゲート信号線５１とドレイン信号線６１との各交点に対応する各画素には有機ＥＬ素子７３、選択トランジスタ７０、駆動トランジスタ７１及び保持容量７２が配置されている。
【０００５】
また、基板１０とは別基板の外付け回路基板２０には、パネル駆動用ＬＳＩが設けられている。この外部に設けられた回路基板２０から第１及び第２のクロック信号ＣＫＨ１及びＣＫＨ２が供給される。これらのクロック信号ＣＫＨ１とＣＫＨ２は、位相が逆のクロック信号であり、サンプリングトランジスタＳＰｔ１、ＳＰｔ２、…、ＳＰｔnがビデオ信号をラッチするタイミングを決める後述のタイミング信号ＨＳＷを生成するための基準信号である。さらに、パネル駆動用ＬＳＩからは、垂直ドライバのスタート信号ＳＴＶと水平ドライバのスタート信号ＳＴＨとビデオ信号Ｓｉｇが供給される。
【０００６】
次ぎに、有機ＥＬ表示装置の動作原理を図１１を用いて説明する。まず、図１１において、外付け回路基板２０から入力されるクロック信号ＣＫＨ１、ＣＫＨ２は、それぞれレベルシフタ（Ｌ／Ｓ）１００に入力され昇圧される。その後、クロック信号ＣＫＨ１、ＣＫＨ２は、複数段のバッファ回路１０３からなるバッファ回路部１０２に入力され、水平ドライバ６０を構成する各シフトレジスタ２５に入力される。
【０００７】
各シフトレジスタ２５は、水平方向のスタート信号ＳＴＨに基づいて順次タイミング信号ＨＳＷを出力する。このタイミング信号ＨＳＷに基づいて、そのタイミングで選択されたサンプリングトランジスタＳＰＴがオンし、対応するドレイン信号線６１とデータ信号線６２が接続され、外部から入力されるビデオ信号Ｓｉｇがそのドレイン信号線６１に供給される。
【０００８】
また、ゲート信号が所定のゲート信号線５１から選択トランジスタ７０のゲート電極に入力され、その行の選択トランジスタ７０がオンする。それによって、選択トランジスタ７０を介して、ビデオ信号Ｓｉｇが駆動トランジスタ７１のゲート電極に供給される。それと同時に保持容量７２がビデオ信号Ｓｉｇに応じた電圧に充電あるいは放電され、ビデオ信号（データ電位）Ｓｉｇが保持される。これによって、選択トランジスタ７０がオフした後もデータ電位は保持容量によって安定的に保持される。保持されたデータ電位は駆動トランジスタ７１のゲート電位と一致し、駆動トランジスタ７１を介してデータ電位に応じた電流が電源電圧ＰＶＤＤによって有機ＥＬ素子７３に供給される。有機ＥＬ素子７３は、供給される電流量に応じた輝度で発光し、表示装置としての表示を得ることが出来る。
【０００９】
ここで、スタート信号ＳＴＨに基づいて、各シフトレジスタ２５から順次タイミング信号ＨＳＷが作成され、そのタイミング信号ＨＳＷに応じてビデオ信号Ｓｉｇがドレイン信号線６１に供給される理論的な仕組みを図９のタイミングチャートを用いて具体的に説明する。
【００１０】
第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合について説明する。第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがＨ（Ｈｉｇｈ）、かつ第１のクロック信号ＣＫＨ１がＨになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨになる。タイミング信号ＨＳＷ１の出力と同時にその反転信号であるＸＨＳＷ１も出力され、ＣＭＯＳであるサンプリングトランジスタＳＰＴ１がオンし、データ信号線６２とドレイン信号線６１が接続され、ビデオ信号Ｓｉｇがドレイン信号線６１に供給される。ここでは、ＨＳＷ１がＨである場合のみを図示しているが、実際には、タイミング信号ＨＳＷ１が反転した信号（ＸＨＳＷ）も同時に出力されている。以下、タイミング信号ＨＳＷのみを図示し、その反転信号であるＸＨＳＷは省略して説明する。
【００１１】
その後、水平スタート信号ＳＴＨがＬ（Ｌｏｗ）、かつ第２のクロック信号ＣＫＨ２がＬになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＬになる。これにより、サンプリングトランジスタＳＰＴ１がオフし、データ信号線６２とドレイン信号線６１とが非接続となり、ドレイン信号線６１の電位が確定する。また、第１段目のシフトレジスタ２５は、このタイミング信号ＨＳＷ１の出力と同時にタイミング信号ＨＳＷ１と同一な波形のシフトパルス信号ＳＨＰ１を第２段目のシフトレジスタ２５に出力する。
【００１２】
第１段目のシフトレジスタ２５から第２段目のシフトレジスタ２５に出力されたシフトパルスＳＨＰ１は、第１段目のシフトレジスタ２５に入力されるスタート信号ＳＴＨと同様の役割を担う。ＳＨＰ１がＨ、かつ第２のクロック信号ＣＫＨ２がＨになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＨになる。これによりサンプリングトランジスタＳＰＴ２がオンし、ビデオ信号Ｓｉｇがドレイン信号線６１に供給される。
【００１３】
その後、ＳＨＰ１がＬ、かつ第１のクロック信号ＣＫＨ１がＬになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＬになる。これにより、サンプリングトランジスタＳＰＴ２がオフし、データ信号線６２とドレイン信号線６１とが非接続となり、ドレイン信号線６１の電位が確定する。第２段目のシフトレジスタ２５は、このタイミング信号ＨＳＷ２の出力と同時に、タイミング信号ＨＳＷ２と同一な波形を有するシフトパルスＳＨＰ２を第３段目のシフトレジスタ２５に出力する。
【００１４】
以上の動作を繰り返すことにより、順次タイミング信号ＨＳＷ１、ＨＳＷ２、ＨＳＷ３・・・が作成され、それらの信号に応じて、ビデオ信号が各画素に供給される。
【００１５】
ここで、第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨの期間、タイミング信号ＨＳＷ２〜ＨＳＷ４が順次立ち上がり、タイミング信号ＨＳＷ１の立ち下りと同時にタイミング信号ＨＳＷ５が立ち上がる。つまり、サンプリングトランジスタＳＰＴ１がオンしている間にＳＰＴ２〜ＳＰＴ４がオンし、ＳＰＴ１がオフすると同時にＳＰＴ５がオンすることになる。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来の有機ＥＬ表示装置では、理論的には図９に示すように各シフトレジスタ２５に同位相で入力されるはずの第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２が、位相がずれた状態で各シフトレジスタ２５に入力されることがあった。図１０に第２のクロック信号ＣＫＨ２の位相が第１のクロック信号ＣＫＨ１に比べてΔｔだけ遅延した場合を示す。
【００１７】
第２のクロック信号ＣＫＨ２の位相遅延によって、第２のクロック信号ＣＫＨ２の立ち下がり（Ｌ）でタイミング信号ＨＳＷが立ち下がる奇数番目のタイミング信号ＨＳＷ１、ＨＳＷ３、ＨＳＷ５、・・・のパルス幅はΔｔだけ広がることとなる。その結果、例えば、タイミング信号ＨＳＷ１とＨＳＷ５がＨｉｇｈになる期間が重なることがあった。すなわち、１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１の立ち下りの直前に、５段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ５が立ち上がる状況が生じていた。この５段目のタイミング信号ＨＳＷ５の立ち上がりの影響で、一時的にビデオ信号にノイズがのる場合がある。ビデオ信号にノイズがのった状態で１段目のタイミング信号ＨＳＷ１が立ち下がると、１列目のドレイン信号線６１の電位は、ノイズののった状態のビデオ信号で確定してしまい、所望のビデオ信号が得られないことがある。図１０に示すような場合、この現象が各行の奇数列において生じるので、１画素おきに縦すじが入った表示になってしまうという問題が生じていた。ここで、１画素はＲＧＢＷからなり、１画素のＲＧＢＷは１本のドレイン信号線６１を共有している。
【００１８】
そこで、本発明においては、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で位相のずれが生じる原因を解明するとともに、その解決手段を提供し、表示品位の向上に寄与することを目的とする。
【課題を解決するための手段】
【００１９】
第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で生じる位相のずれは、図１１における回路配置の都合から第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２を伝送する２本のクロック信号線１０５、１０６のうち、第２のクロック信号線１０６のみが、レベルシフタ回路１００とバッファ回路部１０２との間で水平ドライバ回路６０に電源電圧ＨＶＳＳを供給する第１の電源線１０１とＡ点で交差し、第１及び第２のクロック信号線１０５、１０６の間でラインクロス容量の差が発生し、第２のクロック信号のみの位相が遅延することが原因であることがわかった。つまり、第２のクロック信号のみに位相遅延が生じるので、本来同じタイミングであるべき第１のクロック信号との間で位相のずれが生じていた。
【００２０】
図１１は、第１の電源線１０１と第２のクロック信号線１０６がＡ点で交差する例を示しているが、各段のバッファ回路１０３に電源電圧ＨＶＳＳ、ＨＶＤＤを供給する必要があるため、容易なレイアウト変更ではこの交差点をなくすことはできない。
【００２１】
そこで、本発明は、上述の位相遅延により生じる位相のずれを解決することを目的とする。
【００２２】
本発明の表示装置は、マトリクス状に配置された複数の画素と、画素に映像を表示するための表示信号を出力するドライバ回路６０と、ドライバ回路６０に第１の電源電圧を供給する第１の電源線１０１と、ドライバ回路１０１に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線１０５と、ドライバ回路６０に第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線１０６と、を有する表示装置において、第２のクロック信号線１０６は、第１の電源線１０１と第１の面積で重なって交差し、第１のクロック信号線１０５は、第１の電源線１０１と重なるが交差しない信号遅延調整部１０４を有する。
【００２３】
この構成により、信号遅延調整部１０４で、第２のクロック信号線１０６が第１の電源線１０１とＡ点で交差する部分で生じていた第２のクロック信号の位相遅延と同じだけ第１のクロック信号を遅延させることができる。その結果、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれが生じず、タイミング信号ＨＳＷ１が立ち下がる直前に、タイミング信号ＨＳＷ５が立ち上がることがなく、即ちノイズののったビデオ信号で確定することがなく、所望のビデオ信号をドレイン信号線６１に供給することができる。それによって、縦すじの発生を防止して、高品質な表示装置が得られる。即ち、本願においては、第２のクロック信号線１０６で発生するクロック信号の位相遅延を解消するのではなく、第１のクロック信号線１０５に本来不要な位相遅延を意図的に発生させることで両方のクロック信号線のクロック信号のタイミングを揃えるものである。
【００２４】
また、第１及び第２のクロック信号線１０５、１０６は、同層に形成され、第１のクロック信号線１０５が第１の電源線１０１と重なる信号遅延調整部１０４の面積は、第２のクロック信号線１０６が第１の電源線１０１と交差する部分の面積と等しくなるような構成とする。第１及び第２のクロック信号線１０５、１０６が同層に形成された場合、それぞれの信号線と第１の電源線１０１との間で生じるラインクロス容量を実質的に等しくするためには、それぞれの信号線と第１の電源線１０１とが重畳する面積のみを実質的に等しくすればよい。逆に言えば、第１及び第２のクロック信号線１０５、１０６が異層に形成された場合、それぞれのクロック信号線１０５、１０６と第１の電源線１０１との間の層間絶縁膜の膜厚、層間絶縁膜の誘電率を考慮して、第１のクロック信号線１０５が第１の電源線１０１と重なる信号遅延調整部１０４の面積を決定すればよい。
【００２５】
また、第１のクロック信号線１０５は、第１の電源線１０１と並行に延在し、第１のクロック信号線１０５の一部が、第１の電源線１０１の第１のクロック信号線１０５が延在する側の第１の側辺から入って第１の側辺から出ることにより第１の電源線１０１と重なることで信号遅延調整部１０４が形成される。これによって、第１及び第２のクロック信号ＣＫＨ１、ＣＫＨ２の位相が同じ電源線１０１に起因して遅延するので、遅延値を合わせやすい。
【００２６】
また、第１の電源線１０１の第１の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第１の側辺方向の領域の最大幅が、第１の側辺と垂直方向の領域の最大幅よりも広い構成をとってもよい。これによって、第１のクロック信号線１０５の冗長な長さを短くすることができる。
【００２７】
本発明における他の実施形態では、信号遅延調整部１０４は、第１の電源線１０１の一部が突き出した電源線突出部を有し、第１のクロック信号線１０５が電源線突出部と重なるので、第１のクロック信号線１０５の配線長を変更することなく信号遅延調整部１０４
を形成でき、本発明を実施する際のパターン変更を最小化できる。
【００２８】
さらに、上記構成により、第１の電源線１０１、または第１及び第２のクロック信号線１０５、１０６を形成する過程でマスクずれが生じた場合でも、それぞれのクロック信号線１０５、１０６と電源線とが交差する面積を一定に保つことができる。つまり、それぞれのラインクロス容量を同等に保つことができるので、マスクずれが生じた場合でも縦すじが発生せず、高品質の表示装置を提供することができる。
【００２９】
また、本発明における表示装置は、第１及び第２のクロック信号ＣＫＨ１、ＣＫＨ２の電圧レベルを変換するレベルシフタ回路１００と、電流駆動能力が異なる複数のバッファ回路１０３からなるバッファ回路部１０２とをさらに備え、信号遅延調整部１０４は、レベルシフタ回路１００とバッファ回路部１０２との間に設けられる。
【００３０】
また、信号遅延調整部１０４は、所定段のバッファ回路１０３と次段のバッファ回路１０３の間に設けられてもよい。これにより、信号遅延調整部１０４が少なくとも１段のバッファ回路１０３の後に形成されるので、クロック信号がなまりにくく、信号の減衰を防止できる。また、全てのバッファ回路１０３後に形成する必要は必ずしもないので、レイアウトを優先できる。
【００３１】
また、第１及び第２のクロック信号線１０５、１０６の幅は、第１の電源線１０１の幅よりも狭いことを特徴とする。
【００３２】
また、本発明における他の実施形態は、マトリクス状に配置された複数の画素と、画素に映像を表示するための表示信号を出力するドライバ回路６０と、ドライバ回路６０に第１及び第２の電源電圧を供給する第１及び第２の電源線１０１、１０７と、ドライバ回路６０に表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線１０５と、ドライバ回路６０に第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線１０６と、を有する表示装置において、第２のクロック信号線１０６は、第１の電源線と第１の面積で重なって交差し、第１のクロック信号線は、第２の電源線と交差しないで、第１の面積と等しい面積で第２の電源線と重なる信号遅延調整部を有する。
【００３３】
この構成により、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれが生じず、タイミング信号ＨＳＷ１が立ち下がる際に、ノイズののったビデオ信号を拾わず、所望のビデオ信号をデータ線に供給することができ、高品質な表示装置が得られる。特に、第２の電源線１０７と重ねることでレイアウトの自由度が大幅に向上する。
【００３４】
また、第１及び第２のクロック信号線１０５、１０６は、同層に形成され、第１及び第２の電源線１０１、１０７は、同層に形成され、第１のクロック信号線１０５が第２の電源線１０７と重なる信号遅延調整部１０４の面積は、第２のクロック信号線１０６が第１の電源線１０１と交差する部分の面積と等しくなるような構成とする。第１及び第２の電源線１０１、１０７を同層に、第１及び第２のクロック信号線を同層に形成することで、第１のクロック信号線１０５が第２の電源線１０７と重なることで生じるラインクロス容量と第２のクロック信号線１０６が第１の電源線１０１と交差することで生じるラインクロス容量とを実質的に等しくするためには、信号遅延調整部１０４の面積と第２のクロック信号線１０６が第１の電源線１０１と交差する面積とを実質的に等しくなるようにすれば足りる。
【００３５】
また、信号遅延調整部１０４は、第２の電源線１０７と並行に延在し、第１のクロック信号線１０５の一部が、第２の電源線１０７の第１のクロック信号線１０５が延在する側
の第２の側辺から入って第２の側辺から出ることにより第２の電源線１０７と重なることで信号遅延調整部が形成される。これにより、第１のクロック信号線１０５と第２のクロック信号線１０６とを別々の電源線と重ね、あるいは交差させることができるので、レイアウトの自由度がより向上する。
【００３６】
また、第２の電源線１０７の第２の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第２の側辺方向の領域の最大幅が、第２の側辺と垂直方向の領域の最大幅よりも広くてもよい。これによって、第１のクロック信号線１０５の冗長な長さを短くすることができる。
【００３７】
また、信号遅延調整部１０４は、第２の電源線１０７の一部が突き出した電源線突出部を有し、第１のクロック信号線１０５が電源線突出部と重なる。この構成により、マスクずれにも対応した信号遅延調整部１０４を提供することができる。
【００３８】
また、第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路１００と、電流駆動能力が異なる複数のバッファ回路１０３からなるバッファ回路部１０２とをさらに備え、信号遅延調整部１０４は、レベルシフタ回路１００とバッファ回路部１０２との間に設けられる。
【００３９】
また、信号遅延調整部１０４は、所定段のバッファ回路１０３と次段のバッファ回路１０３の間に設けられてもよい。これにより、バッファ回路１０３後に信号遅延調整部１０４を設けることで、クロック信号のなまりが抑制され、クロック信号の減衰を防止することができる。
【００４０】
また、第１及び第２のクロック信号線１０５、１０６の幅は、第１の電源線１０１の幅よりも狭いことを特徴とする。
【発明の効果】
【００４１】
本発明によれば、第２のクロック信号線１０６で生じる位相遅延に応じて、第１のクロック信号線１０５に信号遅延調整部１０４を設けることで、各シフトレジスタ２５に供給されるクロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。それによって、縦すじなどの表示むらのない高品質な表示装置を提供することができる。
【００４２】
また、信号遅延調整部１０４を所定段のバッファ回路１０３と次段のバッファ回路１０３との間に設けることで、クロック信号がなまることなく、第１及び第２のクロック信号の両信号の信号遅延を防止することができる。
【００４３】
また、信号遅延調整部１０４における第１のクロック信号線１０５が第１の電源線１０１の突出部と重なる構成にすることで、縦すじなどの表示むらのない高品質な表示装置を提供することができるとともに、マスクずれにも対応することができる。さらに、上記構成により第１のクロック信号線の冗長な長さを短くすることができる。
【００４４】
また、第２のクロック信号線１０６が第１の電源線１０１と交差することで生じる位相遅延に応じて、第１のクロック信号線１０５を第２の電源線１０７と重ねることで、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。それによって、縦すじなどの表示むらのない高品質な表示装置を提供することができる。
【００４５】
さらに、第１及び第２のクロック信号線１０５、１０６をそれぞれ別々の電源線と重ね、或いは交差させることができるので、レイアウトの自由度が向上する。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施の形態について図面を参照して説明する。図１は、アクティブマトリクス型有機ＥＬ表示装置の一例を示す概略図である。なお、本発明は、有機ＥＬ表示装置に限らず、液晶表示装置や、その他の表示素子を用いるアクティブマトリクス型の表示装置に用いることが出来る。
【００４７】
図１において、信号遅延調整部１０４を有する電位変換回路部１１０以外の構成は、図１１と同様である。つまり、パネル領域１０内の表示領域には、列方向に延びる複数のドレイン信号線６１と行方向に延びるゲート信号線５１とが配置されている。ドレイン信号線６１とゲート信号線５１との交差付近には、スイッチング用の選択トランジスタ７０と、それに接続された保持容量７２と、ゲート電極が選択トランジスタ７０のドレイン電極に接続された駆動トランジスタ７１と、駆動トランジスタのドレイン電極に接続された有機ＥＬ素子７３が配置され、表示画素を形成している。すなわち、行方向に延在する複数のゲート信号線５１と行方向に延在する複数のドレイン信号線６１とによってマトリクス状に複数の画素が配置されている。
【００４８】
表示領域の周辺には、複数のドレイン信号線６１が共通に接続されている水平ドライバ６０と、複数のゲート信号線５１が共通に接続されている垂直ドライバ５０が配置されている。水平ドライバ６０からは、画素にビデオ信号を供給するための表示信号が出力され、垂直ドライバ５０からは、選択トランジスタ７０をオンするための表示信号が出力される。
【００４９】
水平ドライバ６０には、レベルシフタ回路１００、複数のバッファ回路１０３、信号遅延調整部１０４、第１及び第２のクロック信号線１０５、１０６、第１及び第２の電源線１０１、１０７を備える電位変換回路部１１０からクロック信号ＣＫＨ１、ＣＫＨ２及び電源電圧ＨＶＳＳ、ＨＶＤＤが供給される。ここで、クロック信号ＣＫＨ１とＣＫＨ２とは信号の波形が反転したクロック信号である。つまり、２つのクロック信号は、同位相だが、信号の立ち上がり、若しくは立ち下りが逆の信号である。なお、図示していないが、垂直ドライバ５０周辺にも同様の構成の電位変換回路部が配置されている。
【００５０】
また、パネル領域１０外には、パネル駆動用ＬＳＩが搭載された外付け回路基板２０が設けられている。このパネル駆動用ＬＳＩは、水平及び垂直ドライバ６０、５０、バッファ回路１０３を動作させるための電源電圧ＨＶＳＳ、ＨＶＤＤ、ＶＶＳＳ、ＶＶＤＤ、水平及び垂直ドライバを動作させるためのクロック信号ＣＫＨ１，ＣＫＨ２，ＣＫＶ１，ＣＫＶ２、タイミング信号ＳＴＨ，ＳＴＶ、ビデオ信号Ｓｉｇを作成している。
【００５１】
また、水平ドライバ６０には、複数のシフトレジスタ２５と複数のサンプリングトランジスタＳＰＴ１，ＳＰＴ２，ＳＰＴ３…が配置され、水平ドライバ６０を駆動するための電源電圧ＨＶＳＳ、ＨＶＤＤを供給する第１および第２の電源線１０１、１０７、クロック信号ＣＫＨ１，ＣＫＨ２を供給するクロック信号線１０５、１０６が接続されている。ここでは、例えば第１の電源線１０１の電源電圧ＨＶＳＳはグランドレベル、第２の電源線１０７の電源電圧ＨＶＤＤは１０．５Ｖに設定されている。各シフトレジスタ２５は、クロック信号ＣＫＨ１，ＣＫＨ２に基づき、水平方向のスタート信号ＳＴＨ、シフトパルス信号ＳＨＰを順次次段のシフトレジスタ２５に転送し、タイミング信号ＨＳＷを出力する。そして、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２に同期して出力されるタイミング信号ＨＳＷによって水平ドライバから画素に出力される表示信号の出力タイミングが制御される。つまり、表示信号の出力タイミングは、第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２によって制御される。
【００５２】
図１において特徴的なことは、電位変換回路部１１０内における第１のクロック信号線１０５が信号遅延調整部１０４を有することである。これにより、ＣＫＨ１とＣＫＨ２との位相のずれを防止することができる。
【００５３】
以下、本発明において特徴的な信号遅延調整部１０４の実施形態について図面を用いて説明する。
【００５４】
（第１の実施形態）
第１の実施形態を図２を用いて説明する。図２は、図１における電位変換回路部１１０の主要な部分の拡大図である。図２の電位変換回路部１１０は、信号遅延調整部１０４、第１及び第２のクロック信号線１０５、１０６が接続されたレベルシフタ（Ｌ／Ｓ）１００と複数のバッファ回路１０３、水平ドライバ６０と複数のバッファ回路１０３に電源電圧を供給する第１及び第２の電源線１０５、１０６とから構成されている。第１及び第２のクロック信号線１０５、１０６の延在方向に第１の電源線１０１の一部が延びている。ここで、第１の電源線１０１は、複数のバッファ回路１０３と水平ドライバ６０の電源として機能し（ＨＶＳＳ）、例えば、グランドレベルに接続されている。
【００５５】
レベルシフタ回路１００から延びる線幅Ｗ１の第２のクロック信号線１０６は、レベルシフタ１００とバッファ回路１０３との間で線幅Ｗ２の第１の電源線１０１と第１の面積で重なって交差する。つまり、第２のクロック信号線１０６は、第１の電源線１０１の第１の側辺、即ち、第１のクロック信号線１０６が延在する側の側辺から入り、第１の電源線１０１のもう一方の側辺から出ることによって、第１の電源線１０１と交差している。本願で交差するとは、第１の側辺から入って、反対側の側辺から出ることである。その際、第２のクロック信号線１０６と第１の電源線１０１とが重畳する面積を第１の面積とする。また、レベルシフタ回路１００から延びる線幅Ｗ１の第１のクロック信号線１０５は、第１の電源線１０１と交差しないで、レベルシフタ回路１００とバッファ回路部１０２との間で屈曲し、第１の面積と実質的に等しい面積で第１の電源線１０１と重なっている。つまり、第１のクロック信号線１０５は、第１の電源線１０１の第１の側辺から入り、第１の電源線１０１上で第１の電源線１０１が延在する方向に曲がり、再び第１の電源線１０１の第１の側辺から出ることによって、第１の電源線１０１と交差しないで重なっている。その際、第１のクロック信号線１０５は、第１の電源線１０１と重畳する面積が上述の第１の面積と実質的に等しくなるように第１の電源線１０５と重なっている。
【００５６】
第１の実施形態により、第２のクロック信号線１０６と第１の電源線１０１との間に生じるラインクロス容量と第１のクロック信号線１０５と第１の電源線１０１との間に生じるラインクロス容量とが実質的に等しくなる。それによって、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。言い換えれば、第２のクロック信号ＣＫＨ２の位相遅延に応じて、第１のクロック信号ＣＫＨ１の位相を遅延させることによって、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止している。
【００５７】
第１の実施形態におけるより好ましい形態は、第１の電源線１０１の第１の側辺と第１のクロック信号線１０５の側辺とによって囲まれる領域において、第１の側辺方向の最大幅Ｌ１が、第１の側辺と垂直な方向の最大幅Ｌ２よりも広いことである。つまり、Ｌ１とＬ２がＬ１＞Ｌ２となることが好ましい。
【００５８】
また、第１のクロック信号線１０５が第１の電源線１０１と重なる面積が第１の面積と実質的に等しくなるためには、電源線の幅Ｗ２とＬ２がＷ２／２＞Ｌ２となる関係を満たす必要がある。なお、ここでは、第１および第２のクロック信号線１０５、１０６の線幅Ｗ１が等しいことを前提としている。上記関係を満たす必要がある理由は、第２のクロッ
ク信号線１０６が第１の電源線１０１と重なる領域の第１の側辺に垂直な方向の長さが、おおよそ第１の電源線１０１の幅Ｗ２であり、第１のクロック信号線１０５は、第１の電源線１０１上で折り返しているので、Ｌ２がＬ２＞Ｗ２／２になると第１のクロック信号線１０５が第１の電源線１０１と重なる面積が第１の面積よりも大きくなり、等しくならないからである。
【００５９】
ここでは、第１及び第２のクロック信号線１０５、１０６の幅がそれぞれＷ１で等しいとして説明したが、本発明においては、それぞれの信号線１０５、１０６の幅が異なっていてもよく、第２のクロック信号線１０６が第１の電源線１０１と交差して重なる第１の面積と、第１のクロック信号線１０５が第１の電源線１０１と重なる面積が実質的に同じであればよい。例えば、第１のクロック信号線１０５が第１の電源線１０１と重なる部分の線幅のみを太くして、重なる長さは短くしてもよい。
【００６０】
また、第１のクロック信号線１０５と第２のクロック信号線１０６が異なる層に形成されると、面積が同じであっても、層間絶縁膜の厚さや誘電率によって位相遅延量が変わってしまい、位相を揃えるのが難しいので、第１のクロック信号線１０５と第２のクロック信号線１０６とを同層に形成して面積を等しくするのが簡便である。
【００６１】
また、図２においては、第１のクロック信号線１０５が矩形に屈曲した実施例を示したが、本発明は、この形態に限られることはなく、例えば、図３のような構成にしてもよい。つまり、第１のクロック信号線１０５が第１の側辺から入り、第１の電源線１０１上で鋭角に曲がり、再び第１の側辺から出る構成としてもよい。即ち、本発明は、第１のクロック信号線１０５の形状に依らず、第２のクロック信号線１０６が第１の電源線１０１と交差して重なる第１の面積と、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積が実質的に同じであればよい。
【００６２】
なお、電源線や信号線などの材料は、例えばＡｌ、Ｍｏ、ポリシリコンなどの導電性の配線である。また、電源線の幅は、表示パネルに内蔵できる駆動回路の占有面積などにもよるが、１００〜１２０μｍが好ましく、クロック信号線の幅は、１０μｍ程度が好ましい。
【００６３】
（第２の実施形態）
第２の実施形態を図４を用いて説明する。第２の実施形態の電位変換回路部１１０における第１の電源線１０１は、レベルシフタ１００とバッファ回路１０３との間で第１の電源線１０１が突出した電源線突出部を有する。そして、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と実質的に等しい面積となるように、第１の電源線１０１と平行に延在した第１のクロック信号線１０５が電源線突出部と重なることを特徴とする。
【００６４】
第２の実施形態によっても、第２のクロック信号線１０６と第１の電源線１０１との間に生じるラインクロス容量と第１のクロック信号線１０５と第１の電源線１０１との間に生じるラインクロス容量とが実質的に等しくなり、クロック信号ＣＫＨ１とＣＫＨ２との間で生じる位相のずれを防止することができる。
【００６５】
さらに、第２の実施形態により、マスクずれが生じた場合でも、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と、第１のクロック信号線１０５と電源線突出部とが交差して重なる面積とを実質的に同じに保つことが出来る。
【００６６】
次に、第２の実施形態の利点を第１の実施形態を示した図２と比較して説明する。図２において、例えば第１の電源線１０１を形成する過程でマスクずれが生じ、第１の電源線
１０１が左右どちらかにずれて形成された場合を考える。この場合、第１の電源線１０１が多少左右にずれて形成されても、第２のクロック信号線１０６と第１の電源線１０１とが重なる面積は変化しない。しかし、第１の電源線１０１が右側、即ち第２のクロック信号線１０６が延在する側にずれて形成された場合、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積は小さくなる。また、第１の電源線１０１が左側、即ち第１のクロック信号線１０５が延在する側にずれて形成された場合、その面積は大きくなる。つまり、第１の実施形態において、マスクずれが生じた場合、第２のクロック信号線１０６と第１の電源線１０１とが重なる第１の面積は変わらないが、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積は変わってしまう場合がある。
【００６７】
それに対して、第２の実施形態を示した図４においては、第１の電源線１０１を形成する過程でマスクずれが生じ、第１の電源線１０１が左右どちらかにずれて形成された場合であっても、第２のクロック信号線１０６と第１の電源線１０１とが重なる面積は変化せず、第１のクロック信号線１０５と第１の電源線１０１とが重なる面積も変化しない。また、２本のクロック信号線が延在する方向にマスクずれが生じた場合でも、第１及び第２のクロック信号線１０５、１０６のそれぞれが第１の電源線１０１と重なる面積は実質的に変化しない。
【００６８】
したがって、第２の実施形態によれば、マスクずれが生じた場合でも、第２のクロック信号線１０６と第１の電源線１０１とが交差する第１の面積と第１のクロック信号線１０５と第１の電源線１０１とが重なる面積とを同じに保つことができ、位相のずれを発生させることがない。つまり、マスクずれにも対応した信号遅延調整部１０４を提供することができる。
【００６９】
また、第２の実施形態においては、図４における長さＬ３が１μｍ以上であることが好ましい。なぜなら、マスクずれの最大値はおおよそ１μｍ程度なので、Ｌ３が１μｍ以上となるように設計されていれば、第２のクロック信号線１０６と第１の電源線１０１とが交差して重なる第１の面積と、第１のクロック信号線１０５と電源線突出部とが重なる面積とを確実に同じに保つことが出来る。
【００７０】
（第３及び第４の実施形態）
図５、図６を用いて第３及び第４の実施形態を説明する。図５に示す第３の実施形態は、第２のクロック信号線１０６と第１の電源線１０１との交差部と、第１の実施形態における信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられることを特徴としている。これにより、第１の実施形態に比して、クロック信号ＣＫＨ１及びＣＫＨ２の両信号の信号遅延を防止できる。第１の実施形態の場合、レベルシフタ回路１００から出力された直後のクロック信号ＣＫＨ１及びＣＫＨ２は、第１の電源線１０１との交差部及び信号遅延調整部１０４によって信号がなまる場合がある。それによって、クロック信号ＣＫＨ１及びＣＫＨ２のそれぞれの信号が遅延する場合がある。言い換えれば、それぞれのクロック信号の間で位相のずれは生じないが、それぞれのクロック信号ＣＫＨ１、ＣＫＨ２が同時に遅延する場合がある。
【００７１】
それに対して、第３の実施形態では、バッファ回路の出力後に第２のクロック信号線１０６と第１の電源線１０１との交差部と第１のクロック信号線１０５の信号遅延調整部１０４を設けているので、バッファ後のクロック信号ＣＫＨ１、ＣＫＨ２は、交差部及び信号遅延調整部１０４によって信号がなまることなく、クロック信号ＣＫＨ１、ＣＫＨ２の両信号の信号遅延をより防止できる。
【００７２】
ここでは、第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に信号遅延調整部が配置される例を示したが、本発明はこれに限定されるわけではない。つま
り、第２段目よりも後段のバッファ回路１０３間に交差部及び信号遅延調整部１０４が配置されていてもよい。ただし、後段になるほどバッファ回路１０３の回路素子が大きくなるので、レイアウト設計の自由度の観点から、第１段目と第２段目のバッファ回路１０３の間に信号遅延調整部１０４が配置されるのがより好ましい。
【００７３】
図６に示す第４の実施形態は、第２のクロック信号線１０６と第１の電源線１０１との交差部と第２の実施形態における信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられることを特徴としている。これにより、第３の実施形態と同様に信号のなまりによるクロック信号ＣＫＨ１及びＣＫＨ２の両信号の信号遅延を防止できる。
【００７４】
また、本発明は、交差部及び信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられていることに限らず、第２段目以降のバッファ回路１０３間に設けてもよい。
（第５の実施形態）
第５の実施形態について図７を用いて説明する。第５の実施形態における電位変換回路部１１０は、第１及び第２のクロック信号線１０５、１０６に接続されたレベルシフタ回路１００と複数のバッファ回路１０３とを有し、２本のクロック信号線１０５、１０６が延在する方向に、第１の電源線１０１と第２の電源線１０７が延在している。ここで、第１の電源線１０１は、例えばグランドレベルに設定されており（ＨＶＳＳ）、第２の電源線１０７は、１０．５Ｖの高電位（ＨＶＤＤ）に設定されている。第１〜第４の実施形態では、第２のクロック信号線１０６が第１の電源線１０１と交差し、第１のクロック信号線１０５が第１の電源線１０１と交差しないで重なるように、または第１の電源線１０１の突出部と重なるように信号遅延調整部１０４が形成されている。それに対して、第５の実施形態は、第２のクロック信号線１０６は第１の電源線１０１と交差し、第１のクロック信号線１０５は第１及び第２の電源線１０５、１０７と交差しないで第２の電源線１０７と重なる構成である。
【００７５】
つまり、第２のクロック信号線１０６は、第１の電源線１０１の第１の側辺から入り、もう一方の側辺から出て第１の電源線１０１と交差し、第１のクロック信号線１０５は、第１及び第２の電源線１０１、１０７と交差せず、第２の電源線１０７の第１のクロック信号線１０５が延在する側の第２の電源線１０７の第２の側辺から入り、再び第２の側辺から出て第２の電源線１０７と重なっている。
【００７６】
第５の実施形態における信号遅延調整部１０４によっても第１〜第４の実施形態と同様の効果を得ることができる。即ち、第２のクロック信号線１０６が第１の電源線１０１と交差することにより生じる第２のクロック信号の位相遅延に応じて、第１のクロック信号線１０５の信号遅延調整部１０４で第１のクロック信号を遅延させ、第１と第２のクロック信号の位相のずれを防止できる。それによって、縦すじなどの表示むらの発生を防止することができる。
【００７７】
また、第１及び第２のクロック信号線１０５、１０６は同層に、第１及び第２の電源線１０１、１０７は同層に形成することが望ましい。これは、第２のクロック信号線１０６が第１の電源線１０１と交差することで生じる位相遅延と信号遅延調整部１０４で生じさせる位相遅延とを実質的に等しくするために、信号遅延調整部１０４の面積と第２のクロック信号線１０６が第１の電源線１０１と交差する面積とを等しくすればよいからである。
【００７８】
図７においては、第１のクロック信号線１０５が矩形に屈曲し信号遅延調整部１０４を形成しているが、本発明はこれに限られることなく、図３に示すように第１のクロック信
号線１０５が第２の電源線１０７の第２の側辺から入って、第２の電源線１０７上で鋭角に折り返し信号遅延調整部１０４を形成してもよい。
【００７９】
また、図７においては、信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられた例を図示しているが、本発明はこれに限られるものではない。つまり、レベルシフタ回路１００とバッファ回路部１０２との間、或いは第２段目以降のバッファ回路１０３の間に設けられてもよい。
【００８０】
（第６の実施形態）
第６の実施形態を図８を用いて説明する。第６の実施形態では、第５の実施形態と同様に、電位変換回路部１１０は第１及び第２のクロック信号線１０５、１０６に接続されたレベルシフタ回路１００と複数のバッファ回路１０３とを有し、第１及び第２のクロック信号線１０５、１０６が延在する方向に、第１の電源線１０１と第２の電源線１０７が延在している。第５の実施形態と異なる点は、第２の電源線１０７が電源線突出部を有することである。そして、第１のクロック信号線１０５が電源線突出部と重なることで信号遅延調整部１０４を形成する。
【００８１】
第１のクロック信号線１０５が第２の電源線１０７の電源線突出部と重なることで、第２のクロック信号線１０６が第１の電源線１０１と交差することにより生じる第２のクロック信号の位相遅延に応じて、第１のクロック信号を遅延させ、第１と第２のクロック信号の位相のずれを防止することができる。それによって、縦すじなどの表示むらの発生を防止することができる。
【００８２】
さらに、第１のクロック信号線１０５が第２の電源線１０７の電源線突出部と重なることで、マスクずれが生じた場合でも第１のクロック信号ＣＫＨ１と第２のクロック信号ＣＫＨ２との間で位相のずれが発生しない。
【００８３】
また、図８においては、信号遅延調整部１０４が第１段目のバッファ回路１０３と第２段目のバッファ回路１０３との間に設けられた例を図示しているが、本発明はこれに限られるものではない。つまり、レベルシフタ回路１００とバッファ回路部１０２との間、或いは第２段目以降のバッファ回路１０３の間に設けられてもよい。
【００８４】
上記第１〜６の実施形態では、第１の電源線１０１としてＨＶＳＳを例示したが、ＨＶＤＤとしても良いし、それ以外でも良い。第１及び第２の電源線１０１、１０７がＨＶＳＳとＨＶＤＤであるなら、通常近接して配置されるので、レイアウト設計しやすく、ＨＶＳＳとＨＶＤＤは通常同層に形成されるので、位相遅延量を揃えやすい。
【００８５】
また、第２のクロック信号線１０７が第１の電源線１０１と交差し、第１のクロック信号線１０５が信号遅延調整部１０４を有するとしたが、第１のクロック信号線１０５と第２のクロック信号線１０６とが入れ替わっていても良い。
（タイミング信号の作成方法）
以上に示したように、本発明の第１〜５の実施形態によれば、電位変換回路１１０内で第１のクロック信号線１０５が信号遅延調整部１０４を有することで、図９に示す理論的なタイミング信号ＨＳＷを得ることが出来る。
【００８６】
図８では、第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合について、具体的に説明する。第１段目のシフトレジスタ２５に入力される水平スタート信号ＳＴＨがＨ（Ｈｉｇｈ）、かつＣＫＨ１がＨになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＨになる。タイミング信号ＨＳＷ１の出力と同時にその反転信号であるＸＨＳＷ１も出
力され、これらの信号によりＣＭＯＳであるサンプリングトランジスタＳＰＴ１がオンし、ビデオ信号がデータ信号線６１に供給される。ここでは、ＨＳＷ１がＨである場合のみを図示しているが、実際には、タイミング信号ＨＳＷ１が反転した信号（ＸＨＳＷ）も同時に出力されている。以下、タイミング信号ＨＳＷのみを図示し、その反転信号であるＸＨＳＷは省略して説明する。
【００８７】
その後、ＳＴＨがＬ（Ｌｏｗ）、かつＣＫＨ２がＬになると、第１段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ１がＬになる。これにより、サンプリングトランジスタＳＰＴ１がオフし、ビデオ信号線６２とデータ信号線６１とが非接続となり、データ信号線の電位が確定する。このタイミング信号ＨＳＷ１の出力と同時に、第１段目のシフトレジスタ２５は、タイミング信号ＨＳＷ１と同一な波形を有する信号であるシフトパルス信号ＳＨＰ１を第２段目のシフトレジスタ２５に出力する。
【００８８】
第１段目のシフトレジスタ２５から第２段目のシフトレジスタ２５に出力されたシフトパルスＳＨＰ１は、第１段目のシフトレジスタ２５に入力されるスタート信号ＳＴＨと同様の役割を担う。ＳＨＰ１がＨ、かつＣＫＨ２がＨになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＨになる。これによりサンプリングトランジスタＳＰＴ２がオンし、ビデオ信号がデータ信号線６１に供給される。その後、ＳＨＰ１がＬ、かつＣＫＨ１がＬになると、第２段目のシフトレジスタ２５から出力されるタイミング信号ＨＳＷ２がＬになる。これにより、サンプリングトランジスタＳＰＴ２がオフし、ビデオ信号がデータ信号線６１に供給されなくなり、データ信号線の電位が確定する。このタイミング信号ＨＳＷ２の出力と同時に、第２段目のシフトレジスタ２５は、タイミング信号ＨＳＷ２と同一な波形を有するシフトパルスＳＨＰ２を第３段目のシフトレジスタ２５に出力する。
【００８９】
以上の動作を繰り返すことによりタイミング信号ＨＳＷ１、ＨＳＷ２、ＨＳＷ３・・・が作成され、それらの信号に応じてビデオ信号が各画素に供給される。
【００９０】
以上のように、本発明は、信号遅延調整部１０４によって、クロック信号ＣＫＨ１とＣＫＨ２との間で位相のずれを発生させず、同位相でシフトレジスタ２５に入力することができる。その結果、例えばＨＳＷ１が立ち下がる直前にＨＳＷ５が立ち上がることなく、第１段目のシフトレジスタ２５から所望のビデオ信号が出力される。それによって、縦すじなどの表示むらが発生することなく、高品位の表示装置を提供することができる。
【００９１】
なお、バッファ回路などのばらつきによりクロック信号ＣＫＨ１とＣＫＨ２との間で若干位相がずれる場合があるが、その位相のずれは、５〜１０ns（ナノ秒）程度以下であればよい。
【００９２】
また、ここでは、ＳＴＨがクロック信号の２パルス分のパルス幅を有する場合の例で説明したが、本発明はこれに限られるものではない。一般的に、ＳＴＨがクロック信号のＭパルス分のパルス幅を有する場合、即ち、ＳＴＨの立ち上がりから立ち下りまでの間にクロック信号がＭ回立ち上がる、或いは立ち下がる場合、第Ｎ段目のシフトレジスタ２５から出力される第Ｎのタイミング信号ＨＳＷ（Ｎ）の立ち下がる直前に、第（Ｎ+２Ｍ）段目のシフトレジスタ２５から出力される第（Ｎ+２Ｍ）のタイミング信号ＨＳＷ（Ｎ+２Ｍ）が立ち上がることなく、第Ｎ段目のシフトレジスタ２５から所望のビデオ信号が出力されることになる。
【図面の簡単な説明】
【００９３】
【図１】本発明の実施形態に係る表示装置を有機ＥＬ表示装置に応用した場合の等価回路図。
【図２】図１における電位変換回路部の等価回路図。
【図３】本発明に係る電位変換回路部の等価回路図。
【図４】本発明に係る電位変換回路部の等価回路図。
【図５】本発明に係る電位変換回路部の等価回路図。
【図６】本発明に係る電位変換回路部の等価回路図。
【図７】本発明に係る電位変換回路部の等価回路図。
【図８】本発明に係る電位変換回路部の等価回路図。
【図９】理論的または本発明における水平ドライバのタイミングチャート図。
【図１０】従来の有機ＥＬ表示装置での水平ドライバのタイミングチャート図。
【図１１】従来の有機ＥＬ表示装置における等価回路図。
【符号の説明】
【００９４】
１０ 表示パネル
２０ 外付け回路基板
２５ シフトレジスタ
５０ 垂直ドライバ
５１ ゲート信号線
６０ 水平ドライバ
６１ データ信号線
６２ ビデオ信号線
７０ 選択トランジスタ
７１ 駆動トランジスタ
７２ 保持容量
７３ 有機ＥＬ素子
８０ ＶＶＳＳ
８２ ＶＶＤＤ
１００ レベルシフタ
１０１ 第１の電源線（ＨＶＳＳ）
１０２ バッファ回路部
１０３ バッファ回路
１０４ 信号遅延調整部
１０５ 第１のクロック信号線
１０６ 第２のクロック信号線
１０７ 第２の電源線（ＨＶＤＤ）
１１０ 電位変換回路部
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の画素と、
前記画素に映像を表示するための表示信号を出力するドライバ回路と、
前記ドライバ回路に第１の電源電圧を供給する第１の電源線と、
前記ドライバ回路に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線と、
前記ドライバ回路に前記第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線と、を有する表示装置において、
前記第２のクロック信号線は、前記第１の電源線と重なって交差し、
前記第１のクロック信号線は、前記第１の電源線と重なるが交差しない信号遅延調整部を有することを特徴とする表示装置。
【請求項２】
前記第１及び第２のクロック信号線は、同層に形成され、
前記第１のクロック信号線が前記第１の電源線と重なる前記信号遅延調整部の面積は、前記第２のクロック信号線が前記第１の電源線と交差する部分の面積と等しいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のクロック信号線は、前記第１の電源線と並行に延在し、前記第１のクロック信号線の一部が、前記第１の電源線の前記第１のクロック信号線が延在する側の第１の側辺から入って前記第１の側辺から出ることにより前記第１の電源線と重なることで前記信号遅延調整部が形成されることを特徴とする請求項１〜２のいずれかに記載の表示装置。
【請求項４】
前記第１の電源線の前記第１の側辺と前記第１のクロック信号線の側辺とによって囲まれる領域において、前記第１の側辺方向の前記領域の最大幅が、前記第１の側辺と垂直方向の前記領域の最大幅よりも広いことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１の電源線は、前記第１の電源線の一部が突き出した電源線突出部を有し、
前記第１のクロック信号線が前記電源線突出部と重なることで前記信号遅延調整部が形成されることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路と、
電流駆動能力が異なる複数のバッファ回路からなるバッファ回路部と、をさらに備え、
前記信号遅延調整部は、前記レベルシフタ回路と前記バッファ回路部との間に設けられることを特徴とする請求項１〜５のいずれかに記載の表示装置。
【請求項７】
前記信号遅延調整部は、所定段の前記バッファ回路と次段の前記バッファ回路の間に設けられることを特徴とする請求項１〜５のいずれかに記載の表示装置。
【請求項８】
前記第１及び第２のクロック信号線の幅は、前記第１の電源線の幅よりも狭いことを特徴とする請求項１〜７に記載の表示装置。
【請求項９】
マトリクス状に配置された複数の画素と、
前記画素に映像を表示するための表示信号を出力するドライバ回路と、
前記ドライバ回路に第１及び第２の電源電圧を供給する第１及び第２の電源線と、
前記ドライバ回路に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線と、
前記ドライバ回路に前記第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線と、を有する表示装置において、
前記第２のクロック信号線は、前記第１の電源線と重なって交差し、
前記第１のクロック信号線は、前記第２の電源線と重なるが交差しない信号遅延調整部を有することを特徴とする表示装置。
【請求項１０】
前記第１及び第２のクロック信号線は、同層に形成され、
前記第１及び第２の電源線は、同層に形成され、
前記第１のクロック信号線が前記第２の電源線と重なる前記信号遅延調整部の面積は、前
記第２のクロック信号線が前記第１の電源線と交差する部分の面積と等しいことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第１のクロック信号線は、前記第２の電源線と並行に延在し、前記第１のクロック信号線の一部が、前記第２の電源線の前記第１のクロック信号線が延在する側の第２の側辺から入って前記第２の側辺から出ることにより前記第２の電源線と重なることで前記信号遅延調整部を形成することを特徴とする請求項９〜１０のいずれかに記載の表示装置。
【請求項１２】
前記第２の電源線の前記第２の側辺と前記第１のクロック信号線の側辺とによって囲まれる領域において、前記第２の側辺方向の前記領域の最大幅が、前記第２の側辺と垂直方向の前記領域の最大幅よりも広いことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記第２の電源線は、前記第２の電源線の一部が突き出した電源線突出部を有し、前記第１のクロック信号線が前記電源線突出部と重なることで前記信号遅延調整部を形成することを特徴とする請求項９に記載の表示装置。
【請求項１４】
前記第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路と、電流駆動能力が異なる複数のバッファ回路からなるバッファ回路部と、をさらに備え、
前記信号遅延調整部は、前記レベルシフタ回路と前記バッファ回路部との間に設けられることを特徴とする請求項９〜１３のいずれかに記載の表示装置。
【請求項１５】
前記信号遅延調整部は、所定段の前記バッファ回路と次段の前記バッファ回路の間に設けられることを特徴とする請求項９〜１３のいずれかに記載の表示装置。
【請求項１６】
前記第１及び第２のクロック信号線の幅は、前記第１の電源線の幅よりも狭いことを特徴とする請求項９〜１５に記載の表示装置。
【請求項１】
マトリクス状に配置された複数の画素と、
前記画素に映像を表示するための表示信号を出力するドライバ回路と、
前記ドライバ回路に第１の電源電圧を供給する第１の電源線と、
前記ドライバ回路に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線と、
前記ドライバ回路に前記第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線と、を有する表示装置において、
前記第２のクロック信号線は、前記第１の電源線と重なって交差し、
前記第１のクロック信号線は、前記第１の電源線と重なるが交差しない信号遅延調整部を有することを特徴とする表示装置。
【請求項２】
前記第１及び第２のクロック信号線は、同層に形成され、
前記第１のクロック信号線が前記第１の電源線と重なる前記信号遅延調整部の面積は、前記第２のクロック信号線が前記第１の電源線と交差する部分の面積と等しいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１のクロック信号線は、前記第１の電源線と並行に延在し、前記第１のクロック信号線の一部が、前記第１の電源線の前記第１のクロック信号線が延在する側の第１の側辺から入って前記第１の側辺から出ることにより前記第１の電源線と重なることで前記信号遅延調整部が形成されることを特徴とする請求項１〜２のいずれかに記載の表示装置。
【請求項４】
前記第１の電源線の前記第１の側辺と前記第１のクロック信号線の側辺とによって囲まれる領域において、前記第１の側辺方向の前記領域の最大幅が、前記第１の側辺と垂直方向の前記領域の最大幅よりも広いことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第１の電源線は、前記第１の電源線の一部が突き出した電源線突出部を有し、
前記第１のクロック信号線が前記電源線突出部と重なることで前記信号遅延調整部が形成されることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路と、
電流駆動能力が異なる複数のバッファ回路からなるバッファ回路部と、をさらに備え、
前記信号遅延調整部は、前記レベルシフタ回路と前記バッファ回路部との間に設けられることを特徴とする請求項１〜５のいずれかに記載の表示装置。
【請求項７】
前記信号遅延調整部は、所定段の前記バッファ回路と次段の前記バッファ回路の間に設けられることを特徴とする請求項１〜５のいずれかに記載の表示装置。
【請求項８】
前記第１及び第２のクロック信号線の幅は、前記第１の電源線の幅よりも狭いことを特徴とする請求項１〜７に記載の表示装置。
【請求項９】
マトリクス状に配置された複数の画素と、
前記画素に映像を表示するための表示信号を出力するドライバ回路と、
前記ドライバ回路に第１及び第２の電源電圧を供給する第１及び第２の電源線と、
前記ドライバ回路に前記表示信号の出力タイミングを制御する第１のクロック信号を伝送する第１のクロック信号線と、
前記ドライバ回路に前記第１のクロック信号が反転した第２のクロック信号を伝送する第２のクロック信号線と、を有する表示装置において、
前記第２のクロック信号線は、前記第１の電源線と重なって交差し、
前記第１のクロック信号線は、前記第２の電源線と重なるが交差しない信号遅延調整部を有することを特徴とする表示装置。
【請求項１０】
前記第１及び第２のクロック信号線は、同層に形成され、
前記第１及び第２の電源線は、同層に形成され、
前記第１のクロック信号線が前記第２の電源線と重なる前記信号遅延調整部の面積は、前
記第２のクロック信号線が前記第１の電源線と交差する部分の面積と等しいことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第１のクロック信号線は、前記第２の電源線と並行に延在し、前記第１のクロック信号線の一部が、前記第２の電源線の前記第１のクロック信号線が延在する側の第２の側辺から入って前記第２の側辺から出ることにより前記第２の電源線と重なることで前記信号遅延調整部を形成することを特徴とする請求項９〜１０のいずれかに記載の表示装置。
【請求項１２】
前記第２の電源線の前記第２の側辺と前記第１のクロック信号線の側辺とによって囲まれる領域において、前記第２の側辺方向の前記領域の最大幅が、前記第２の側辺と垂直方向の前記領域の最大幅よりも広いことを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記第２の電源線は、前記第２の電源線の一部が突き出した電源線突出部を有し、前記第１のクロック信号線が前記電源線突出部と重なることで前記信号遅延調整部を形成することを特徴とする請求項９に記載の表示装置。
【請求項１４】
前記第１及び第２のクロック信号の電圧レベルを変換するレベルシフタ回路と、電流駆動能力が異なる複数のバッファ回路からなるバッファ回路部と、をさらに備え、
前記信号遅延調整部は、前記レベルシフタ回路と前記バッファ回路部との間に設けられることを特徴とする請求項９〜１３のいずれかに記載の表示装置。
【請求項１５】
前記信号遅延調整部は、所定段の前記バッファ回路と次段の前記バッファ回路の間に設けられることを特徴とする請求項９〜１３のいずれかに記載の表示装置。
【請求項１６】
前記第１及び第２のクロック信号線の幅は、前記第１の電源線の幅よりも狭いことを特徴とする請求項９〜１５に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−２６４４６８（Ｐ２００７−２６４４６８Ａ）
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願番号】特願２００６−９１９５４（Ｐ２００６−９１９５４）
【出願日】平成１８年３月２９日（２００６．３．２９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願日】平成１８年３月２９日（２００６．３．２９）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]