表示装置
当該表示装置は、データ導電体（６）上に供給された入力により夫々駆動される表示素子（２）の配列を有する。これらの入力は、夫々が関連するデータ導電体に入力を供給する複数の制御可能なドライバ回路（３２、３４、４０）を有するデータ導電体アドレス指定回路（９）で発生する。制御可能なドライバ回路の数は、全てのデータ導電体にデータを供給するために必要とされる数よりも少なくとも大きい。基準ドライバ回路（３０）は、制御可能なドライバ回路の少なくとも一つを校正するために使用され、一方で、他の制御可能なドライバ回路は、データ導電体に入力を供給する。これは、基準回路を用いるドライバ回路の校正によってドライバ回路の出力の広がりを減じる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、特に、それだけではないが、例えば電界効果表示装置のような電流アドレス指定型表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。前記表示素子は、例えば高分子化合物質を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を使用する発光ダイオード（ＬＥＤ）を有しても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体複合高分子化合物の一つ又はそれ以上の層を有する。前記電極の一方は透明であり、他方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、ＣＶＤ処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって容易に、作られ得る。また、インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなＩ−Ｖ特性を示す。故に、それらは表示機能及びスイッチング機能の両方を提供する能力を有し、受動型ディスプレイにおいて使用されることができる。代替的には、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。一方、夫々の画素は、表示素子、及び該表示素子を流れる電流を制御するスイッチング装置を有する。
【０００４】
この形式の表示装置は、電流駆動型表示素子を有する。故に、従来のアナログ駆動方式は、前記表示素子への制御電流の供給を有する。画素構造の部分として電流源トランジスタを設けることが知られ、一方、電流源トランジスタに供給されているゲート電圧は、前記表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示装置用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連するスイッチング手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する集合間の共通部分に置かれている。簡単化のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しても良い。画素１は、行の走査駆動回路８及び列のデータ駆動回路９を有する周辺の駆動回路によって、行及び列のアドレス導電体の集合を介してアドレス指定される。前記駆動回路は、導電体の夫々の集合の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（LED）として表わされ、有機電界発光物質の一つ又はそれ以上のアクティブ層が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側に載せられている。表示素子の陰極又は陽極のどちらかは、透明な導電物質で形成されている。後方放射型配置では、前記支持材は、ガラスのような透明な物質から作られ、基材に最も近い表示素子２の電極は、ＩＴＯのような透明の導電物質から成っても良い。故に、電界発光層が発する光は、支持材のもう一方の側で見る人に対して可視的であるように、これらの電極及び支持材を介して伝達される。また、透明な基材を必要としない上方放射型配置も知られる。
【０００７】
表示素子は、アクティブマトリクスにまとめられ、それによって、夫々の表示素子は、行アドレス指定周期よりも極めて長い周期の間その光出力を保持するように表示素子に駆動電流を供給することのできる関連するスイッチング回路を有する。従って、例えば、夫々の表示素子回路は、夫々の行アドレス指定周期内のフィールド期間ごとに一度、アナログ（表示データ）駆動信号をロードされ、その駆動信号は保存され、関係している表示素子の行が次にアドレス指定されるまでのフィールド期間で表示素子を流れる所要の駆動電流を保持するようことができる。
【０００８】
このようなアクティブマトリクスアドレス指定型電界発光表示装置の一例がＥＰ−Ａ−０７１７４４６（特許文献１参照。）に記述される。ＥＰ−Ａ−０７１７４４６において、夫々のスイッチング回路は、二つのＴＦＴ（薄膜トランジスタ）及び蓄積キャパシタを有する。表示素子の陽極は、駆動ＴＦＴのドレインに接続され、アドレス指定ＴＦＴは、蓄積キャパシタの一方の端子にも接続されている駆動ＴＦＴのゲートに接続されている。行アドレス指定周期の間に、アドレス指定ＴＦＴは、行選択（ゲート）信号によってオンとされ、駆動（データ）信号は、このＴＦＴを介してキャパシタに伝送される。
【０００９】
選択信号の移動後、アドレス指定ＴＦＴはオフとなり、駆動ＴＦＴに対してゲート電圧となるキャパシタに蓄えられた電圧は、表示素子に電流を供給するように配置された駆動ＴＦＴの動作を担う。アドレス指定ＴＦＴのゲートは、同じ行にある全ての表示素子に共通するゲートライン（行導電体）に接続され、アドレス指定ＴＦＴのソースは、同じ列にある全ての表示素子に共通するソースライン（列データ導電体）に接続されている。
【００１０】
この電圧アドレス指定型配置により、発光ダイオード表示素子に対する駆動電流は、第二のＴＦＴのゲートに印加された電圧によって決められる。従って、この電流は、そのＴＦＴの特性に極めて依存する。ＴＦＴの閾値電圧、移動度及び寸法の偏差は、表示素子電流、及びそれに伴う光出力の好ましからざる偏差を生じえる。配列の領域全体に亘る、又は様々な配列の間の表示素子に結合された駆動ＴＦＴのこのような偏差は、例えば製造工程に起因して、表示素子からの光出力の不均一性をもたらす。
【００１１】
この問題に対処するために、ＷＯ９９／６５０１２（特許文献２参照。）は、夫々のスイッチング回路が、電流駆動信号をサンプリングして保存し、サンプリングされた駆動信号を同一の画素駆動トランジスタに入力するよう動作する電流ミラー回路を有する画素回路を開示する。この回路は、表示素子を駆動する電流が電流を供給する個々のトランジスタの特性の偏差の影響を受けないことを確実にすることによって、光出力の均一性を改善する。電流サンプリングトランジスタ及び画素駆動トランジスタのマッチングは、それらが基材の隣接する領域上に形成されることを自明なこととされている。故に、基材の領域上の偏差を無視することができる。
【００１２】
電流サンプリングトランジスタ及び駆動トランジスタのマッチングが必要とされない他の電流ミラー回路が、ＷＯ９９／６０５１１（特許文献３参照。）に開示される。この回路では、同様のトランジスタが表示素子に対する所要の駆動電流を検知し、後に作るために使用される電流ミラー回路が実施されている。これは、補償されるべきトランジスタ特性の全ての偏差を許容する。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ９９／６５０１２
【特許文献３】ＷＯ９９／６０５１１
【発明の開示】
【発明が解決しようとする課題】
【００１３】
これら回路の両方において、入力電流はサンプリングされ、ゲート電圧に変換され、ゲート電圧は保存される。入力電流は、図１中で列ドライバ回路９の部分を形成する電流源回路で発生する。電流源回路は、夫々の列に対して、それらが同時にアドレス指定されるように供給される。これらの電流アドレス指定型表示配置に伴う一つの問題は、電流源の出力特性のマッチングである。良好な電流マッチングは、良好な画素輝度の均一性に対して必要とされる。これは、列の数が増加すると、ますます重要となる。アクティブマトリクス表示に対して、好ましい技術（低温ポリシリコン又はアモルファスシリコン）は、均一の電流源回路の製造に役立たない。
【００１４】
列ドライバ回路内の個々の列ドライバ回路のマッチングは、また、電圧アドレス指定型表示装置に関する問題でもある。
【課題を解決するための手段】
【００１５】
本発明によれば、
データ導電体上に供給された入力により夫々駆動される表示素子のマトリクス配列と、
入力データに応じて前記入力を発生させるデータ導電体アドレス指定回路とを有する表示装置が設けられ、
該データ導電体アドレス指定回路は、
夫々が関連するデータ導電体に入力を供給する複数の制御可能なドライバ回路と、
基準ドライバ回路とを有し、
制御可能なドライバ回路の数は、全てのデータ導電体にデータを供給するために必要とされる数よりも少なくとも大きく、
前記基準ドライバ回路は、前記制御可能なドライバ回路の少なくとも一つを校正するために使用され、一方で、他の制御可能なドライバ回路は、前記データ導電体に入力を供給する。
【００１６】
本発明は、基準ドライバ回路を用いるドライバ回路の校正によってドライバ回路の出力の幅を減少させる。
【００１７】
当該装置は、入力電流により夫々駆動される電流アドレス指定型表示素子のマトリクス配列を有し、その場合、前記ドライバ回路は、前記関連するデータ導電体に入力電流を供給する電流源回路を有しても良い。その場合、前記基準ドライバ回路は、基準電流源を有する。この場合には、本発明は、電流源回路の出力の幅を減少させることを目的とする。
【００１８】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数に等しくても良い。言い換えると、他のドライバ回路が使用中である間に、一つのドライバ回路が校正されうるように、夫々のデータ導電体に対する一つのドライバ回路と、少なくとも一つの更なるドライバ回路とが存在する。
【００１９】
代替的には、全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数の有理数に等しくても良い。この場合には、夫々のドライバ回路は、多重化方式でデータ導電体の組に入力を供給するために使用される。
【００２０】
更なる代替案として、ドライバ回路が電流源回路であるときには、全てのデータ導電体に電流を供給するために必要とされる電流源回路の数は、データ導電体の数の倍数に等しくても良い。この場合には、夫々のデータ導電体に対する電流は、多数のより小さな電流源回路からの出力の総和によって定められることができる。これは、出力を平均する利点を有する。
【００２１】
特に、より小さな電流源回路の数は、より大きな組から選ばれることができ、その場合、その数は、異なる時間での前記組からの異なる選択から形成される。これは、平均化作用を実施する。
【００２２】
従って、本発明が様々な駆動方式に適用可能であって、使用されるアドレス指定方式によって必要とされる数に対して少なくとも一つのドライバ回路を必ず必要とすることは明らかであろう。故に、少なくとも一つのドライバ回路は、他のドライバ回路がアドレス指定方式を実施する間に校正されることができる。
【００２３】
望ましくは、校正されるドライバ回路（又は複数のドライバ回路）は、付加的又は他の順序で交代される。
【００２４】
本発明は、アクティブマトリクス型又は受動アドレス指定型の電界発光表示装置に適用されても良い。この場合には、ドライバ回路は、電流源回路である。
【００２５】
しかし、当該表示装置は、入力電圧により夫々駆動される、例えばＬＣＤ表示素子のような電圧アドレス指定型表示素子のマトリクス配列を有しても良い。この場合には、前記ドライバ回路は、前記関連するデータ導電体に入力電圧を供給する制御可能な電圧源回路を有し、前記基準ドライバ回路は、基準電圧源を有する。本発明は、アクティブマトリクス型又はパッシブマトリクス型ＬＣＤ表示装置に使用可能である。
【００２６】
従って、本発明が、多数の異なる表示装置形式及び様々なアドレス指定方式に適用可能であって、夫々の場合において、列ドライバ回路で発生する異なる列に対する入力信号の間の不均一性を軽減することは明らかであろう。
【００２７】
本発明は、また、データアドレス指定周期の間に、表示素子の配列を有する表示装置のデータ導電体に駆動信号を供給するための方法を提供する。当該方法は、
全てのデータ導電体に入力を供給するために必要とされる数よりも少なくとも大きい数である多数の制御可能なドライバ回路から選ばれた複数の制御可能なドライバ回路を用いて、入力データに応じて前記データ導電体に供給されるべき入力を発生させるステップと、
同時に、基準ドライバ回路を用いて残りの少なくとも一つの更なる制御可能なドライバ回路を校正するステップとを有し、
一つ又は複数の異なるドライバ回路は、異なるデータアドレス指定周期の間に校正される。
【発明を実施するための最良の形態】
【００２８】
ここで、一例として、本発明による表示装置の実施例を添付の図面を参照して説明する。
【００２９】
図は、単なる概略図であって、寸法どおりに描かれているわけではない。同じ参照数字が、同一又は類似する部分を表わすために、全ての図に亘って使用されている。
【００３０】
図２は、電流アドレス指定型マトリクスディスプレイを駆動するための従来の方法を説明するために使用される。信号処理装置２０は、列ドライバ回路９に対する列データ及びタイミング信号と共に、行ドライバ回路８を制御するための行アドレス信号を供給する。
【００３１】
列ドライバ回路９は、画素のグレー階調情報を有する列データをロードされるシリアル‐パラレルシフトレジスタ２２を有する。このデータは、振幅変調及び／又はパルス幅変調の情報であっても良い。
【００３２】
ラッチ回路２４でのラッチ後に、データ信号ａ１からａ４は、マトリクスディスプレイの画素を作動させる電流源回路２６を制御する。簡単化のために、４列しか示されていない。電流値Ｉ１は、ディスプレイの列ｃ１を駆動するようデータ信号ａ１によって制御される。行ドライバ回路８は、行選択を制御するよう行選択信号によって駆動される。
【００３３】
列ｃ１に供給された電流は、画素プログラミング相の間にサンプリングされ、次に、サンプリングされた電流は、残りのフィールド期間の間に画素を駆動するために使用される。多種多様な電流サンプリング画素構造が知られるが、本願ではこれらを詳細には説明しない。
【００３４】
実際的な状況では、電流源Ｉ１からＩ４が広がりを見せる。これは、例えば、トランジスタの閾値電圧の不一致、移動度の広がり、配置異常及びライン両端の寄生電圧降下に起因しうる。
【００３５】
結果として、ラインａ１からａ４上の等しいデータ情報により、列ｃ１からｃ４で得られる出力電流は広がりを見せ、これは、ディスプレイの画素輝度の均一性を制限する。目下、処理制限は、結果としておよそ１％の最小電流幅をもたらす。ＯＬＥＤディスプレイの光出力は、電流レベルに線形に依存するので、画素輝度は１％の幅となる。
【００３６】
例えば０．２％の改善された画素輝度のマッチングを得るために、電流マッチングも、明らかに０．２％でなければならない。これは、目下、複雑な調整又は自動調整制御なしでは、標準的なＩＣ技術において達成されえない。更に、異なるチップからの電流ドライバが大きなディスプレイを駆動するよう結合されるべきである場合には、チップ間のマッチングも、やはり０．２％以内でなければならず、これもやはり容易には達成されえない。
【００３７】
電流マッチング問題は、アクティブマトリクスディスプレイだけではなく、パッシブマトリクスディスプレイにも影響を及ぼす。パッシブ駆動型ディスプレイでは、電流は、直接的に表示画素を作動させるために使用される一方で、アクティブ駆動型ディスプレイでは、電流は、局部的な画素電子回路を制御するために使用される。後者の場合には、一般的に、画素回路は、例えば低温ポリシリコン又はアモルファスシリコンのようなマッチング特性の良くないトランジスタ技術を使用する。列ドライバ回路（又はその一部）が表示画素の配列と同じ基材上に一体化されうるように、同じ技術において電流源回路２６を有することが有利である。この方法では、入力信号処理装置２０への相互接続の量は、相当に減じられる。
【００３８】
結果として、電流源Ｉ１からＩ４の電流マッチングは悪く、ディスプレイにおいて、不十分な画素均一性をもたらし、明るい／暗い列を引き起こす。
【００３９】
図３は、電流源の校正によって改善された均一性を提供する本発明を説明するために使用される。
【００４０】
本発明の好ましい使用において、それは、入力電流が複数の制御可能な電流源回路からマトリクス配列に供給される電流アドレス指定型表示素子のマトリクス配列を有する如何なる表示装置にも適用可能である。その場合、本発明は、設けられるべき少なくとも一つの付加的な電流源を必要とし、基準電流源は、制御可能な電流源のうちの少なくとも一つを校正するために使用される一方で、他の制御可能な電流源は、マトリクス配列に電流を供給する。従って、電流源の出力幅の低減は、単一の基準電流源（又は、ドライバチップごとに単一の基準電流源）を用いる電流源回路の校正によってもたらされる。
【００４１】
図３において、マスタ電流として働く一定基準電流源３０（Ｉｒｅｆ）が設けられている。簡単のために、図３は、一つの出力Ｉｏｕｔのみの単純化された場合と考える。二つの制御可能な電流源回路３２、３４が設けられ、夫々の電流源回路は、出力が定電流源３０又は出力部に選択的に接続されることを可能にするスイッチングブロック３５を有する。夫々のスイッチングブロックは、スイッチ制御回路３６からの制御入力を有する。
【００４２】
第一の時間周期の間に、第一の電流源３２（Ｉｃａｌ）は、正確に基準電流源３０と同じ電流（Ｉｒｅｆ）を引き込むよう調整される。電流源３２、３４は、校正を可能にするようにスイッチ式電流ミラー回路として実施されうる。
【００４３】
この周期の間に、電流源３４は、単一の列で画素を作動させるように出力電流（Ｉｏｕｔ）を供給する。
【００４４】
第二の時間周期の間に、二つの電流源は交換され、電流源３４が校正されている間に、電流源３２は、出力電流を供給する。これは、スイッチングブロック３５の制御により達成される。この電流源３２は、基準電流源３０を用いて校正されたので、出力電流には誤差がない。
【００４５】
校正及び駆動の動作は、連続的なアドレス指定周期の間に交互にされる。この方法では、出力電流は、定期的に更新され、基準電流源３０に対して校正される。
【００４６】
この方式は、夫々の電流源が関連する校正電流源を有するように展開されうる。このような方式は、電流源が出力電流を供給するために使用されえない時間周期を回避するために、マトリクス配列の従来のアドレス指定に対して必要とされる数に対応する更に多数の電流源を必要としうる。
【００４７】
このオーバーヘッドは、図４で示されるように、多数の電流源が校正の循環を用いて校正される場合に低減される。
【００４８】
電流源３２、３４、４０．．．は、先と同じく、夫々、スイッチングブロック３５に結合されている。第一の電流源３２のスイッチングブロック３５ａは、出力部が基準電流源３０、又は他のスイッチングブロックの全てのスイッチングブロック３５を通るバス４２のいずれかに接続されることを実現する。従って、電流源３２は、校正されるか、あるいは、他の電流源の一つに置き換わる。
【００４９】
夫々の他の電流源３４、４０．．．のスイッチングブロック３５は、出力が基準電流源又は出力スイッチのいずれかに接続されることを実現する。従って、これらのスイッチングブロックの夫々は、二つのスイッチ５０、５２を有する。出力スイッチ５２は、電流源出力を列に結合するか、あるいは、第一の電流源３２からの出力をバス４２から列に結合する。
【００５０】
第一の時間周期の間に、第一の電流源回路３２は校正される。この周期の後に、この電流源３２は、他の電流源３４，４０．．．の夫々が基準電流源３０により順次校正されている間に、これらの電流源と一つずつ一時的に取って代わることができる。
【００５１】
本発明は、図５で示されるような平均化技術を用いることにより更に改善されうる。
【００５２】
多数の小さな電流源６０は、出力電流Ｉｏｕｔを供給するように、より大きな電流源を形成するよう並列に相互接続されている。平均化は、二通りの方法で実行される。第一に、平均化は、多数の電流源の結合により得られる。第二に、これらの電流源の一連の循環によって、平均化は、循環に含まれる全ての電源に亘って得られる。
【００５３】
例えば、第一の周期の間に、電源Ｉ１、Ｉ２、Ｉ３及びＩ４が、出力電流Ｉｏｕｔを供給するように結合される。第二の周期の間に、電源Ｉ１、Ｉ２、Ｉ３、Ｉ５が結合される。第三の周期の間に、電源Ｉ１、Ｉ２、Ｉ３、Ｉ６が結合される。以下、同様である。この方法では、全ての結合は走査されることができる。使用されてない電流源は、同時に他の出力電流を供給するよう、その時間周期に他の結合を形成するために使用されうる。この方法では、「余分な」電流源は必要とされない。
【００５４】
これら電流源６０の夫々の校正は、上述したような付加的な電流源を用いて順に実行される。
【００５５】
このスイッチ式交換動作は、また、チップ間の広がりを低減するように異なるドライバチップの電流源の全てに亘って実施されるときに有利である。この考えを用いる他の方法は、関連する基準電流源を夫々のチップに設け、夫々のチップの基準電流源を定期的に交換することである。
【００５６】
本発明は、パッシブ及びアクティブの両駆動形式のマトリクスディスプレイで使用されることが可能であり、ドライバの不十分な初期トランジスタマッチングを補償する。また、電界放射表示ドライバは、ドライバの不均一性を低減し、表示の均一性を改善するように前記考えを有利に使用することができる。本発明は、完全に電気分野の範囲内で電流源のマッチングを改善する。
【００５７】
上記実施例は、特に、有機電界発光表示素子に関して記述されているが、電流が光出力を発生させるよう流される電界発光物質を有する他の種類の電界発光表示素子が代わりに使用されても良いことは明らかであろう。
【００５８】
上記実施例において、基準電流源は、「一定」と説明された。その代わりに、基準電流源は、例えば、センサ又はユーザー入力に応じて全体的な表示輝度制御するように、時間に亘って変調されても良い。
【００５９】
上記詳細な実施例において、本発明は、電流アドレス指定型ディスプレイで使用されている。本発明は、また、液晶ディスプレイのような電圧アドレス指定型ディスプレイ内で使用されることも可能である。この場合には、列アドレス指定回路は、夫々の列に対して電圧ドライバ回路を有し、その場合、本発明は、順に、夫々の列に対して、電圧ドライバ回路の校正を提供する。
【００６０】
従って、本発明は、パッシブマトリクス又はアクティブマトリクスＬＣＤディスプレイだけではなく、パッシブマトリクス又はアクティブマトリクスＥＬディスプレイにも適用可能である。
【００６１】
表示装置は白黒又は多色の表示装置であっても良い。
【００６２】
本明細書を読むことで、他の変形が当業者にとって明らかであろう。このような変形は、マトリクス電界発光ディスプレイ及びその構成部品の分野で既に知られている他の特性を有しても良く、既に明細書中に記述されている特性の代わりに、又はそれに加えて使用されても良い。
【図面の簡単な説明】
【００６３】
【図１】従来のアクティブマトリクスＬＥＤディスプレイを示す。
【図２】図１で示された形式の電流アドレス指定型ＬＥＤディスプレイに対して電流が如何に発生するかを示す。
【図３】本発明の校正方法を説明するために使用される図である。
【図４】本発明の校正方法をより詳細に説明するために使用される図である。
【図５】本発明が平均化方法と校正方法とを如何に組み合わすことができるかを説明するために使用される図である。
【技術分野】
【０００１】
本発明は、表示装置、特に、それだけではないが、例えば電界効果表示装置のような電流アドレス指定型表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。前記表示素子は、例えば高分子化合物質を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を使用する発光ダイオード（ＬＥＤ）を有しても良い。有機電界発光物質、特に高分子化合物における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらの物質は、一対の電極間に挟まれた半導体複合高分子化合物の一つ又はそれ以上の層を有する。前記電極の一方は透明であり、他方は空孔又は電子を高分子化合物の層に入れるのに適した物質である。
【０００３】
高分子化合物質は、ＣＶＤ処理を用いて、あるいは水溶性複合高分子化合物の溶液を用いるスピンコーティング技術によって容易に、作られ得る。また、インクジェット印刷が使用されても良い。有機電界発光物質は、ダイオードのようなＩ−Ｖ特性を示す。故に、それらは表示機能及びスイッチング機能の両方を提供する能力を有し、受動型ディスプレイにおいて使用されることができる。代替的には、これらの物質はアクティブマトリクス表示装置に対して用いられても良い。一方、夫々の画素は、表示素子、及び該表示素子を流れる電流を制御するスイッチング装置を有する。
【０００４】
この形式の表示装置は、電流駆動型表示素子を有する。故に、従来のアナログ駆動方式は、前記表示素子への制御電流の供給を有する。画素構造の部分として電流源トランジスタを設けることが知られ、一方、電流源トランジスタに供給されているゲート電圧は、前記表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光表示装置用の既知の画素回路を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、関連するスイッチング手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する集合間の共通部分に置かれている。簡単化のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しても良い。画素１は、行の走査駆動回路８及び列のデータ駆動回路９を有する周辺の駆動回路によって、行及び列のアドレス導電体の集合を介してアドレス指定される。前記駆動回路は、導電体の夫々の集合の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（LED）として表わされ、有機電界発光物質の一つ又はそれ以上のアクティブ層が挟まれている一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、関連するアクティブマトリクス回路と共に絶縁支持材の片側に載せられている。表示素子の陰極又は陽極のどちらかは、透明な導電物質で形成されている。後方放射型配置では、前記支持材は、ガラスのような透明な物質から作られ、基材に最も近い表示素子２の電極は、ＩＴＯのような透明の導電物質から成っても良い。故に、電界発光層が発する光は、支持材のもう一方の側で見る人に対して可視的であるように、これらの電極及び支持材を介して伝達される。また、透明な基材を必要としない上方放射型配置も知られる。
【０００７】
表示素子は、アクティブマトリクスにまとめられ、それによって、夫々の表示素子は、行アドレス指定周期よりも極めて長い周期の間その光出力を保持するように表示素子に駆動電流を供給することのできる関連するスイッチング回路を有する。従って、例えば、夫々の表示素子回路は、夫々の行アドレス指定周期内のフィールド期間ごとに一度、アナログ（表示データ）駆動信号をロードされ、その駆動信号は保存され、関係している表示素子の行が次にアドレス指定されるまでのフィールド期間で表示素子を流れる所要の駆動電流を保持するようことができる。
【０００８】
このようなアクティブマトリクスアドレス指定型電界発光表示装置の一例がＥＰ−Ａ−０７１７４４６（特許文献１参照。）に記述される。ＥＰ−Ａ−０７１７４４６において、夫々のスイッチング回路は、二つのＴＦＴ（薄膜トランジスタ）及び蓄積キャパシタを有する。表示素子の陽極は、駆動ＴＦＴのドレインに接続され、アドレス指定ＴＦＴは、蓄積キャパシタの一方の端子にも接続されている駆動ＴＦＴのゲートに接続されている。行アドレス指定周期の間に、アドレス指定ＴＦＴは、行選択（ゲート）信号によってオンとされ、駆動（データ）信号は、このＴＦＴを介してキャパシタに伝送される。
【０００９】
選択信号の移動後、アドレス指定ＴＦＴはオフとなり、駆動ＴＦＴに対してゲート電圧となるキャパシタに蓄えられた電圧は、表示素子に電流を供給するように配置された駆動ＴＦＴの動作を担う。アドレス指定ＴＦＴのゲートは、同じ行にある全ての表示素子に共通するゲートライン（行導電体）に接続され、アドレス指定ＴＦＴのソースは、同じ列にある全ての表示素子に共通するソースライン（列データ導電体）に接続されている。
【００１０】
この電圧アドレス指定型配置により、発光ダイオード表示素子に対する駆動電流は、第二のＴＦＴのゲートに印加された電圧によって決められる。従って、この電流は、そのＴＦＴの特性に極めて依存する。ＴＦＴの閾値電圧、移動度及び寸法の偏差は、表示素子電流、及びそれに伴う光出力の好ましからざる偏差を生じえる。配列の領域全体に亘る、又は様々な配列の間の表示素子に結合された駆動ＴＦＴのこのような偏差は、例えば製造工程に起因して、表示素子からの光出力の不均一性をもたらす。
【００１１】
この問題に対処するために、ＷＯ９９／６５０１２（特許文献２参照。）は、夫々のスイッチング回路が、電流駆動信号をサンプリングして保存し、サンプリングされた駆動信号を同一の画素駆動トランジスタに入力するよう動作する電流ミラー回路を有する画素回路を開示する。この回路は、表示素子を駆動する電流が電流を供給する個々のトランジスタの特性の偏差の影響を受けないことを確実にすることによって、光出力の均一性を改善する。電流サンプリングトランジスタ及び画素駆動トランジスタのマッチングは、それらが基材の隣接する領域上に形成されることを自明なこととされている。故に、基材の領域上の偏差を無視することができる。
【００１２】
電流サンプリングトランジスタ及び駆動トランジスタのマッチングが必要とされない他の電流ミラー回路が、ＷＯ９９／６０５１１（特許文献３参照。）に開示される。この回路では、同様のトランジスタが表示素子に対する所要の駆動電流を検知し、後に作るために使用される電流ミラー回路が実施されている。これは、補償されるべきトランジスタ特性の全ての偏差を許容する。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ９９／６５０１２
【特許文献３】ＷＯ９９／６０５１１
【発明の開示】
【発明が解決しようとする課題】
【００１３】
これら回路の両方において、入力電流はサンプリングされ、ゲート電圧に変換され、ゲート電圧は保存される。入力電流は、図１中で列ドライバ回路９の部分を形成する電流源回路で発生する。電流源回路は、夫々の列に対して、それらが同時にアドレス指定されるように供給される。これらの電流アドレス指定型表示配置に伴う一つの問題は、電流源の出力特性のマッチングである。良好な電流マッチングは、良好な画素輝度の均一性に対して必要とされる。これは、列の数が増加すると、ますます重要となる。アクティブマトリクス表示に対して、好ましい技術（低温ポリシリコン又はアモルファスシリコン）は、均一の電流源回路の製造に役立たない。
【００１４】
列ドライバ回路内の個々の列ドライバ回路のマッチングは、また、電圧アドレス指定型表示装置に関する問題でもある。
【課題を解決するための手段】
【００１５】
本発明によれば、
データ導電体上に供給された入力により夫々駆動される表示素子のマトリクス配列と、
入力データに応じて前記入力を発生させるデータ導電体アドレス指定回路とを有する表示装置が設けられ、
該データ導電体アドレス指定回路は、
夫々が関連するデータ導電体に入力を供給する複数の制御可能なドライバ回路と、
基準ドライバ回路とを有し、
制御可能なドライバ回路の数は、全てのデータ導電体にデータを供給するために必要とされる数よりも少なくとも大きく、
前記基準ドライバ回路は、前記制御可能なドライバ回路の少なくとも一つを校正するために使用され、一方で、他の制御可能なドライバ回路は、前記データ導電体に入力を供給する。
【００１６】
本発明は、基準ドライバ回路を用いるドライバ回路の校正によってドライバ回路の出力の幅を減少させる。
【００１７】
当該装置は、入力電流により夫々駆動される電流アドレス指定型表示素子のマトリクス配列を有し、その場合、前記ドライバ回路は、前記関連するデータ導電体に入力電流を供給する電流源回路を有しても良い。その場合、前記基準ドライバ回路は、基準電流源を有する。この場合には、本発明は、電流源回路の出力の幅を減少させることを目的とする。
【００１８】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数に等しくても良い。言い換えると、他のドライバ回路が使用中である間に、一つのドライバ回路が校正されうるように、夫々のデータ導電体に対する一つのドライバ回路と、少なくとも一つの更なるドライバ回路とが存在する。
【００１９】
代替的には、全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数の有理数に等しくても良い。この場合には、夫々のドライバ回路は、多重化方式でデータ導電体の組に入力を供給するために使用される。
【００２０】
更なる代替案として、ドライバ回路が電流源回路であるときには、全てのデータ導電体に電流を供給するために必要とされる電流源回路の数は、データ導電体の数の倍数に等しくても良い。この場合には、夫々のデータ導電体に対する電流は、多数のより小さな電流源回路からの出力の総和によって定められることができる。これは、出力を平均する利点を有する。
【００２１】
特に、より小さな電流源回路の数は、より大きな組から選ばれることができ、その場合、その数は、異なる時間での前記組からの異なる選択から形成される。これは、平均化作用を実施する。
【００２２】
従って、本発明が様々な駆動方式に適用可能であって、使用されるアドレス指定方式によって必要とされる数に対して少なくとも一つのドライバ回路を必ず必要とすることは明らかであろう。故に、少なくとも一つのドライバ回路は、他のドライバ回路がアドレス指定方式を実施する間に校正されることができる。
【００２３】
望ましくは、校正されるドライバ回路（又は複数のドライバ回路）は、付加的又は他の順序で交代される。
【００２４】
本発明は、アクティブマトリクス型又は受動アドレス指定型の電界発光表示装置に適用されても良い。この場合には、ドライバ回路は、電流源回路である。
【００２５】
しかし、当該表示装置は、入力電圧により夫々駆動される、例えばＬＣＤ表示素子のような電圧アドレス指定型表示素子のマトリクス配列を有しても良い。この場合には、前記ドライバ回路は、前記関連するデータ導電体に入力電圧を供給する制御可能な電圧源回路を有し、前記基準ドライバ回路は、基準電圧源を有する。本発明は、アクティブマトリクス型又はパッシブマトリクス型ＬＣＤ表示装置に使用可能である。
【００２６】
従って、本発明が、多数の異なる表示装置形式及び様々なアドレス指定方式に適用可能であって、夫々の場合において、列ドライバ回路で発生する異なる列に対する入力信号の間の不均一性を軽減することは明らかであろう。
【００２７】
本発明は、また、データアドレス指定周期の間に、表示素子の配列を有する表示装置のデータ導電体に駆動信号を供給するための方法を提供する。当該方法は、
全てのデータ導電体に入力を供給するために必要とされる数よりも少なくとも大きい数である多数の制御可能なドライバ回路から選ばれた複数の制御可能なドライバ回路を用いて、入力データに応じて前記データ導電体に供給されるべき入力を発生させるステップと、
同時に、基準ドライバ回路を用いて残りの少なくとも一つの更なる制御可能なドライバ回路を校正するステップとを有し、
一つ又は複数の異なるドライバ回路は、異なるデータアドレス指定周期の間に校正される。
【発明を実施するための最良の形態】
【００２８】
ここで、一例として、本発明による表示装置の実施例を添付の図面を参照して説明する。
【００２９】
図は、単なる概略図であって、寸法どおりに描かれているわけではない。同じ参照数字が、同一又は類似する部分を表わすために、全ての図に亘って使用されている。
【００３０】
図２は、電流アドレス指定型マトリクスディスプレイを駆動するための従来の方法を説明するために使用される。信号処理装置２０は、列ドライバ回路９に対する列データ及びタイミング信号と共に、行ドライバ回路８を制御するための行アドレス信号を供給する。
【００３１】
列ドライバ回路９は、画素のグレー階調情報を有する列データをロードされるシリアル‐パラレルシフトレジスタ２２を有する。このデータは、振幅変調及び／又はパルス幅変調の情報であっても良い。
【００３２】
ラッチ回路２４でのラッチ後に、データ信号ａ１からａ４は、マトリクスディスプレイの画素を作動させる電流源回路２６を制御する。簡単化のために、４列しか示されていない。電流値Ｉ１は、ディスプレイの列ｃ１を駆動するようデータ信号ａ１によって制御される。行ドライバ回路８は、行選択を制御するよう行選択信号によって駆動される。
【００３３】
列ｃ１に供給された電流は、画素プログラミング相の間にサンプリングされ、次に、サンプリングされた電流は、残りのフィールド期間の間に画素を駆動するために使用される。多種多様な電流サンプリング画素構造が知られるが、本願ではこれらを詳細には説明しない。
【００３４】
実際的な状況では、電流源Ｉ１からＩ４が広がりを見せる。これは、例えば、トランジスタの閾値電圧の不一致、移動度の広がり、配置異常及びライン両端の寄生電圧降下に起因しうる。
【００３５】
結果として、ラインａ１からａ４上の等しいデータ情報により、列ｃ１からｃ４で得られる出力電流は広がりを見せ、これは、ディスプレイの画素輝度の均一性を制限する。目下、処理制限は、結果としておよそ１％の最小電流幅をもたらす。ＯＬＥＤディスプレイの光出力は、電流レベルに線形に依存するので、画素輝度は１％の幅となる。
【００３６】
例えば０．２％の改善された画素輝度のマッチングを得るために、電流マッチングも、明らかに０．２％でなければならない。これは、目下、複雑な調整又は自動調整制御なしでは、標準的なＩＣ技術において達成されえない。更に、異なるチップからの電流ドライバが大きなディスプレイを駆動するよう結合されるべきである場合には、チップ間のマッチングも、やはり０．２％以内でなければならず、これもやはり容易には達成されえない。
【００３７】
電流マッチング問題は、アクティブマトリクスディスプレイだけではなく、パッシブマトリクスディスプレイにも影響を及ぼす。パッシブ駆動型ディスプレイでは、電流は、直接的に表示画素を作動させるために使用される一方で、アクティブ駆動型ディスプレイでは、電流は、局部的な画素電子回路を制御するために使用される。後者の場合には、一般的に、画素回路は、例えば低温ポリシリコン又はアモルファスシリコンのようなマッチング特性の良くないトランジスタ技術を使用する。列ドライバ回路（又はその一部）が表示画素の配列と同じ基材上に一体化されうるように、同じ技術において電流源回路２６を有することが有利である。この方法では、入力信号処理装置２０への相互接続の量は、相当に減じられる。
【００３８】
結果として、電流源Ｉ１からＩ４の電流マッチングは悪く、ディスプレイにおいて、不十分な画素均一性をもたらし、明るい／暗い列を引き起こす。
【００３９】
図３は、電流源の校正によって改善された均一性を提供する本発明を説明するために使用される。
【００４０】
本発明の好ましい使用において、それは、入力電流が複数の制御可能な電流源回路からマトリクス配列に供給される電流アドレス指定型表示素子のマトリクス配列を有する如何なる表示装置にも適用可能である。その場合、本発明は、設けられるべき少なくとも一つの付加的な電流源を必要とし、基準電流源は、制御可能な電流源のうちの少なくとも一つを校正するために使用される一方で、他の制御可能な電流源は、マトリクス配列に電流を供給する。従って、電流源の出力幅の低減は、単一の基準電流源（又は、ドライバチップごとに単一の基準電流源）を用いる電流源回路の校正によってもたらされる。
【００４１】
図３において、マスタ電流として働く一定基準電流源３０（Ｉｒｅｆ）が設けられている。簡単のために、図３は、一つの出力Ｉｏｕｔのみの単純化された場合と考える。二つの制御可能な電流源回路３２、３４が設けられ、夫々の電流源回路は、出力が定電流源３０又は出力部に選択的に接続されることを可能にするスイッチングブロック３５を有する。夫々のスイッチングブロックは、スイッチ制御回路３６からの制御入力を有する。
【００４２】
第一の時間周期の間に、第一の電流源３２（Ｉｃａｌ）は、正確に基準電流源３０と同じ電流（Ｉｒｅｆ）を引き込むよう調整される。電流源３２、３４は、校正を可能にするようにスイッチ式電流ミラー回路として実施されうる。
【００４３】
この周期の間に、電流源３４は、単一の列で画素を作動させるように出力電流（Ｉｏｕｔ）を供給する。
【００４４】
第二の時間周期の間に、二つの電流源は交換され、電流源３４が校正されている間に、電流源３２は、出力電流を供給する。これは、スイッチングブロック３５の制御により達成される。この電流源３２は、基準電流源３０を用いて校正されたので、出力電流には誤差がない。
【００４５】
校正及び駆動の動作は、連続的なアドレス指定周期の間に交互にされる。この方法では、出力電流は、定期的に更新され、基準電流源３０に対して校正される。
【００４６】
この方式は、夫々の電流源が関連する校正電流源を有するように展開されうる。このような方式は、電流源が出力電流を供給するために使用されえない時間周期を回避するために、マトリクス配列の従来のアドレス指定に対して必要とされる数に対応する更に多数の電流源を必要としうる。
【００４７】
このオーバーヘッドは、図４で示されるように、多数の電流源が校正の循環を用いて校正される場合に低減される。
【００４８】
電流源３２、３４、４０．．．は、先と同じく、夫々、スイッチングブロック３５に結合されている。第一の電流源３２のスイッチングブロック３５ａは、出力部が基準電流源３０、又は他のスイッチングブロックの全てのスイッチングブロック３５を通るバス４２のいずれかに接続されることを実現する。従って、電流源３２は、校正されるか、あるいは、他の電流源の一つに置き換わる。
【００４９】
夫々の他の電流源３４、４０．．．のスイッチングブロック３５は、出力が基準電流源又は出力スイッチのいずれかに接続されることを実現する。従って、これらのスイッチングブロックの夫々は、二つのスイッチ５０、５２を有する。出力スイッチ５２は、電流源出力を列に結合するか、あるいは、第一の電流源３２からの出力をバス４２から列に結合する。
【００５０】
第一の時間周期の間に、第一の電流源回路３２は校正される。この周期の後に、この電流源３２は、他の電流源３４，４０．．．の夫々が基準電流源３０により順次校正されている間に、これらの電流源と一つずつ一時的に取って代わることができる。
【００５１】
本発明は、図５で示されるような平均化技術を用いることにより更に改善されうる。
【００５２】
多数の小さな電流源６０は、出力電流Ｉｏｕｔを供給するように、より大きな電流源を形成するよう並列に相互接続されている。平均化は、二通りの方法で実行される。第一に、平均化は、多数の電流源の結合により得られる。第二に、これらの電流源の一連の循環によって、平均化は、循環に含まれる全ての電源に亘って得られる。
【００５３】
例えば、第一の周期の間に、電源Ｉ１、Ｉ２、Ｉ３及びＩ４が、出力電流Ｉｏｕｔを供給するように結合される。第二の周期の間に、電源Ｉ１、Ｉ２、Ｉ３、Ｉ５が結合される。第三の周期の間に、電源Ｉ１、Ｉ２、Ｉ３、Ｉ６が結合される。以下、同様である。この方法では、全ての結合は走査されることができる。使用されてない電流源は、同時に他の出力電流を供給するよう、その時間周期に他の結合を形成するために使用されうる。この方法では、「余分な」電流源は必要とされない。
【００５４】
これら電流源６０の夫々の校正は、上述したような付加的な電流源を用いて順に実行される。
【００５５】
このスイッチ式交換動作は、また、チップ間の広がりを低減するように異なるドライバチップの電流源の全てに亘って実施されるときに有利である。この考えを用いる他の方法は、関連する基準電流源を夫々のチップに設け、夫々のチップの基準電流源を定期的に交換することである。
【００５６】
本発明は、パッシブ及びアクティブの両駆動形式のマトリクスディスプレイで使用されることが可能であり、ドライバの不十分な初期トランジスタマッチングを補償する。また、電界放射表示ドライバは、ドライバの不均一性を低減し、表示の均一性を改善するように前記考えを有利に使用することができる。本発明は、完全に電気分野の範囲内で電流源のマッチングを改善する。
【００５７】
上記実施例は、特に、有機電界発光表示素子に関して記述されているが、電流が光出力を発生させるよう流される電界発光物質を有する他の種類の電界発光表示素子が代わりに使用されても良いことは明らかであろう。
【００５８】
上記実施例において、基準電流源は、「一定」と説明された。その代わりに、基準電流源は、例えば、センサ又はユーザー入力に応じて全体的な表示輝度制御するように、時間に亘って変調されても良い。
【００５９】
上記詳細な実施例において、本発明は、電流アドレス指定型ディスプレイで使用されている。本発明は、また、液晶ディスプレイのような電圧アドレス指定型ディスプレイ内で使用されることも可能である。この場合には、列アドレス指定回路は、夫々の列に対して電圧ドライバ回路を有し、その場合、本発明は、順に、夫々の列に対して、電圧ドライバ回路の校正を提供する。
【００６０】
従って、本発明は、パッシブマトリクス又はアクティブマトリクスＬＣＤディスプレイだけではなく、パッシブマトリクス又はアクティブマトリクスＥＬディスプレイにも適用可能である。
【００６１】
表示装置は白黒又は多色の表示装置であっても良い。
【００６２】
本明細書を読むことで、他の変形が当業者にとって明らかであろう。このような変形は、マトリクス電界発光ディスプレイ及びその構成部品の分野で既に知られている他の特性を有しても良く、既に明細書中に記述されている特性の代わりに、又はそれに加えて使用されても良い。
【図面の簡単な説明】
【００６３】
【図１】従来のアクティブマトリクスＬＥＤディスプレイを示す。
【図２】図１で示された形式の電流アドレス指定型ＬＥＤディスプレイに対して電流が如何に発生するかを示す。
【図３】本発明の校正方法を説明するために使用される図である。
【図４】本発明の校正方法をより詳細に説明するために使用される図である。
【図５】本発明が平均化方法と校正方法とを如何に組み合わすことができるかを説明するために使用される図である。
【特許請求の範囲】
【請求項１】
データ導電体上に供給された入力により夫々駆動される表示素子のマトリクス配列と、
入力データに応じて前記入力を発生させるデータ導電体アドレス指定回路とを有し、
該データ導電体アドレス指定回路は、
夫々が関連するデータ導電体に入力を供給する複数の制御可能なドライバ回路と、
基準ドライバ回路とを有し、
制御可能なドライバ回路の数は、全てのデータ導電体にデータを供給するために必要とされる数よりも少なくとも大きく、
前記基準ドライバ回路は、前記制御可能なドライバ回路の少なくとも一つを校正するために使用され、一方で、他の制御可能なドライバ回路は、前記データ導電体に入力を供給することを特徴とする表示装置。
【請求項２】
入力電流により夫々駆動される電流アドレス指定型表示素子のマトリクス配列を有し、
前記ドライバ回路は、前記関連するデータ導電体に入力電流を供給する電流源回路を有し、
前記基準ドライバ回路は、基準電流源を有することを特徴とする、請求項１記載の表示装置。
【請求項３】
夫々の表示素子は、前記入力電流をサンプリングし、その後該サンプリングされた入力電流を前記表示素子に供給するための関連するスイッチング回路を設けられていることを特徴とする、請求項２記載の表示装置。
【請求項４】
アクティブマトリクス電界発光表示装置を有することを特徴とする、請求項３記載の表示装置。
【請求項５】
入力電圧により夫々駆動される電圧アドレス指定型表示素子のマトリクス配列を有し、
前記ドライバ回路は、前記関連するデータ導電体に入力電圧を供給する電圧源回路を有し、
前記基準ドライバ回路は、基準電圧源を有することを特徴とする、請求項１記載の表示装置。
【請求項６】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数に等しいことを特徴とする、請求項１乃至５のうちいずれか一項記載の表示装置。
【請求項７】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数の有理数に等しく、
夫々のドライバ回路は、多重化方式でデータ導電体の組に入力を供給するために使用されることを特徴とする、請求項１乃至５のうちいずれか一項記載の表示装置。
【請求項８】
全てのデータ導電体に電流を供給するために必要とされる電流源回路の数は、データ導電体の数の倍数に等しく、
夫々のデータ導電体に対する電流は、電流源回路の倍数により定められることを特徴とする、請求項２乃至４のうちいずれか一項記載の表示装置。
【請求項９】
関連するデータ導電体に電流を供給する電流源回路の倍数は、より多数の電流源回路を有する組から選ばれ、
前記倍数は、異なる時間での前記組からの異なる選択から形成されることを特徴とする、請求項８記載の表示装置。
【請求項１０】
前記基準ドライバ回路は、順に前記制御可能なドライバ回路の夫々を校正するために使用され、
前記制御可能なドライバ回路は、全てのデータ導電体に前記入力を供給すると共に校正されないことを特徴とする、請求項１乃至９のうちいずれか一項記載の表示装置。
【請求項１１】
データアドレス指定周期の間に、表示素子の配列を有する表示装置のデータ導電体に駆動信号を供給する方法において、
全てのデータ導電体に入力を供給するために必要とされる数よりも少なくとも大きい数である多数の制御可能なドライバ回路から選ばれた複数の制御可能なドライバ回路を用いて、入力データに応じて前記データ導電体に供給されるべき入力を発生させるステップと、
同時に、基準ドライバ回路を用いて残りの少なくとも一つの更なる制御可能なドライバ回路を校正するステップとを有し、
一つ又は複数の異なるドライバ回路は、異なるデータアドレス指定周期の間に校正されることを特徴とする方法。
【請求項１２】
前記データ導電体に電流駆動信号を供給するために、
前記表示装置は、電流アドレス指定型表示素子の配列を有し、
前記制御可能なドライバ回路は、制御可能な電流源回路を有し、
前記基準ドライバ回路は、基準電流源を有し、
当該方法は、前記入力データに応じて入力電流を発生させるステップを有することを特徴とする、請求項１１記載の方法。
【請求項１３】
一つのドライバ回路は、夫々のデータ導電体に前記入力を供給するために使用されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１４】
一つのドライバ回路は、多重化方式でデータ導電体の組に前記入力を供給するために使用されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１５】
複数の電流源回路は、夫々のデータ導電体に前記入力電流を供給するために使用されることを特徴とする、請求項１２記載の方法。
【請求項１６】
夫々のデータ導電体に前記入力電流を供給する前記複数の電流源回路は、より多数の電流源回路を有する組から選ばれ、
その複数個は、異なる時間での前記組からの異なる選択から形成されることを特徴とする、請求項１５記載の方法。
【請求項１７】
前記基準ドライバ回路は、順に前記制御可能なドライバ回路の夫々を校正するために使用され、
前記制御可能なドライバ回路は、全てのデータ導電体に前記入力を供給すると共に、校正されないことを特徴とする、請求項１１乃至１６のうちいずれか一項記載の方法。
【請求項１】
データ導電体上に供給された入力により夫々駆動される表示素子のマトリクス配列と、
入力データに応じて前記入力を発生させるデータ導電体アドレス指定回路とを有し、
該データ導電体アドレス指定回路は、
夫々が関連するデータ導電体に入力を供給する複数の制御可能なドライバ回路と、
基準ドライバ回路とを有し、
制御可能なドライバ回路の数は、全てのデータ導電体にデータを供給するために必要とされる数よりも少なくとも大きく、
前記基準ドライバ回路は、前記制御可能なドライバ回路の少なくとも一つを校正するために使用され、一方で、他の制御可能なドライバ回路は、前記データ導電体に入力を供給することを特徴とする表示装置。
【請求項２】
入力電流により夫々駆動される電流アドレス指定型表示素子のマトリクス配列を有し、
前記ドライバ回路は、前記関連するデータ導電体に入力電流を供給する電流源回路を有し、
前記基準ドライバ回路は、基準電流源を有することを特徴とする、請求項１記載の表示装置。
【請求項３】
夫々の表示素子は、前記入力電流をサンプリングし、その後該サンプリングされた入力電流を前記表示素子に供給するための関連するスイッチング回路を設けられていることを特徴とする、請求項２記載の表示装置。
【請求項４】
アクティブマトリクス電界発光表示装置を有することを特徴とする、請求項３記載の表示装置。
【請求項５】
入力電圧により夫々駆動される電圧アドレス指定型表示素子のマトリクス配列を有し、
前記ドライバ回路は、前記関連するデータ導電体に入力電圧を供給する電圧源回路を有し、
前記基準ドライバ回路は、基準電圧源を有することを特徴とする、請求項１記載の表示装置。
【請求項６】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数に等しいことを特徴とする、請求項１乃至５のうちいずれか一項記載の表示装置。
【請求項７】
全てのデータ導電体に入力を供給するために必要とされるドライバ回路の数は、データ導電体の数の有理数に等しく、
夫々のドライバ回路は、多重化方式でデータ導電体の組に入力を供給するために使用されることを特徴とする、請求項１乃至５のうちいずれか一項記載の表示装置。
【請求項８】
全てのデータ導電体に電流を供給するために必要とされる電流源回路の数は、データ導電体の数の倍数に等しく、
夫々のデータ導電体に対する電流は、電流源回路の倍数により定められることを特徴とする、請求項２乃至４のうちいずれか一項記載の表示装置。
【請求項９】
関連するデータ導電体に電流を供給する電流源回路の倍数は、より多数の電流源回路を有する組から選ばれ、
前記倍数は、異なる時間での前記組からの異なる選択から形成されることを特徴とする、請求項８記載の表示装置。
【請求項１０】
前記基準ドライバ回路は、順に前記制御可能なドライバ回路の夫々を校正するために使用され、
前記制御可能なドライバ回路は、全てのデータ導電体に前記入力を供給すると共に校正されないことを特徴とする、請求項１乃至９のうちいずれか一項記載の表示装置。
【請求項１１】
データアドレス指定周期の間に、表示素子の配列を有する表示装置のデータ導電体に駆動信号を供給する方法において、
全てのデータ導電体に入力を供給するために必要とされる数よりも少なくとも大きい数である多数の制御可能なドライバ回路から選ばれた複数の制御可能なドライバ回路を用いて、入力データに応じて前記データ導電体に供給されるべき入力を発生させるステップと、
同時に、基準ドライバ回路を用いて残りの少なくとも一つの更なる制御可能なドライバ回路を校正するステップとを有し、
一つ又は複数の異なるドライバ回路は、異なるデータアドレス指定周期の間に校正されることを特徴とする方法。
【請求項１２】
前記データ導電体に電流駆動信号を供給するために、
前記表示装置は、電流アドレス指定型表示素子の配列を有し、
前記制御可能なドライバ回路は、制御可能な電流源回路を有し、
前記基準ドライバ回路は、基準電流源を有し、
当該方法は、前記入力データに応じて入力電流を発生させるステップを有することを特徴とする、請求項１１記載の方法。
【請求項１３】
一つのドライバ回路は、夫々のデータ導電体に前記入力を供給するために使用されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１４】
一つのドライバ回路は、多重化方式でデータ導電体の組に前記入力を供給するために使用されることを特徴とする、請求項１１又は１２記載の方法。
【請求項１５】
複数の電流源回路は、夫々のデータ導電体に前記入力電流を供給するために使用されることを特徴とする、請求項１２記載の方法。
【請求項１６】
夫々のデータ導電体に前記入力電流を供給する前記複数の電流源回路は、より多数の電流源回路を有する組から選ばれ、
その複数個は、異なる時間での前記組からの異なる選択から形成されることを特徴とする、請求項１５記載の方法。
【請求項１７】
前記基準ドライバ回路は、順に前記制御可能なドライバ回路の夫々を校正するために使用され、
前記制御可能なドライバ回路は、全てのデータ導電体に前記入力を供給すると共に、校正されないことを特徴とする、請求項１１乃至１６のうちいずれか一項記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２００７−５２８０１３（Ｐ２００７−５２８０１３Ａ）
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願番号】特願２００６−５１８３９０（Ｐ２００６−５１８３９０）
【出願日】平成１６年６月３０日（２００４．６．３０）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２１７０
【国際公開番号】ＷＯ２００５／００４０９８
【国際公開日】平成１７年１月１３日（２００５．１．１３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
【公表日】平成１９年１０月４日（２００７．１０．４）
【国際特許分類】
【出願日】平成１６年６月３０日（２００４．６．３０）
【国際出願番号】ＰＣＴ／ＩＢ２００４／００２１７０
【国際公開番号】ＷＯ２００５／００４０９８
【国際公開日】平成１７年１月１３日（２００５．１．１３）
【出願人】（５９００００２４８）コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ (12,071)
【Ｆターム（参考）】
[ Back to top ]