表示装置

【課題】発光素子を有する表示装置において、ディスプレイの焼き付きによる映像の劣化を伴わずに階調を調整することを可能とする。
【解決手段】電気光学素子の生成する光強度を制御する画素部をマトリクス上に配置した表示部と、データラインにデータを供給するデータドライバと、ゲートラインに選択信号を供給するゲートドライバとを備え、各画素部に対する映像データを出力する映像データ処理部２０と、各画素部に対する映像データ又は前記映像データの出力履歴に基づいて補正データを算出して出力する補正データ処理部２１と、表示部における１フレームの表示期間を映像期間と補正期間とに分割して、映像期間には映像データを表示し、補正期間には補正データを表示すべくデータを切り替えて出力するマルチプレクサ２２とを含むコントローラ８を備えることにより上記課題を解決することができる。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリクス型表示装置に関し、特に、エレクトロルミネッセンス素子を含むアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイは自発光型であり、応答が速く、明るく、高視野角である。したがって、次世代のディスプレイとして注目されている。特に、アクティブマトリクス型有機ＥＬディスプレイは、高精細化が可能であるため、携帯端末から大型ＴＶなど用途に適用できるので実現への期待が大きい。
【０００３】
有機ＥＬディスプレイでは、画素を形成する有機ＥＬ素子の発光を制御するために有機ＥＬ素子に流す電流を制御する駆動素子が必要となる。駆動素子として、例えば、ＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）が用いられている。特に、低温ポリシリコンＴＦＴは、移動度が比較的高く、高速動作が可能であり、また、比較的長時間安定していることから、有機ＥＬを駆動する駆動素子として適していると考えられている。
【０００４】
また、最近では有機ＥＬを駆動する駆動素子として、比較的安価に、かつ大面積に形成可能なアモルファスシリコンＴＦＴを用いる試みもなされている。
【０００５】
両者にはそれぞれ長所と短所がある。低温ポリシリコンＴＦＴは、安定かつ高移動度であるが、飽和領域で用いた場合に特性の均一性に問題がある。逆に、アモルファスシリコンＴＦＴは特性の均一性は優れるが、安定性が乏しく、移動度が低いという問題がある。
【０００６】
低温ポリシリコンＴＦＴを用いて有機ＥＬディスプレイを形成した場合、特性の均一性に乏しいため、輝度ムラが生じやすいが、ＴＦＴをスイッチとして用い、有機ＥＬ素子をオンオフさせて階調を調整する方法を用いれば均一性を改善できる。しかし、この場合、有機ＥＬ素子は電圧が印加されるか否かで制御されるため、高輝度で長時間発光させ続けることに伴う素子の劣化、すなわち素子が高抵抗化することにより、焼き付きとなって画質が劣化し易いといった欠点がある。
【０００７】
一方、アモルファスシリコンＴＦＴを用いて有機ＥＬディスプレイを形成すると、飽和領域で用いた場合においても均一性に優れるので輝度ムラは生じにくい。しかしながら、安定性に乏しいので、やはり長時間動作に伴うＴＦＴの劣化により、焼き付きとなって画質が劣化し易い。
【０００８】
したがって、いずれのＴＦＴを用いてもディスプレイの長時間動作を保証するためには、この焼き付きを抑制する工夫が必要となる。例えば、特許文献１には焼き付きを抑制するための技術が開示されている。
【０００９】
【特許文献１】特開２００３−２２８３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
階調を調整して焼き付きによる影響を補正するためには、映像を表示するための表示範囲に加えて補正のための補正範囲もあらかじめ考慮して信号のダイナミックレンジを設定しておく必要がある。例えば、５Ｖを映像表示範囲とし、補正範囲としてさらに５Ｖを見込んでおくとすれば、全体で１０Ｖのダイナミックレンジが必要となる。映像表示範囲である５Ｖを８ビット（２５６階調）で表現した場合、補正範囲を含む信号のダイナミックレンジである１０Ｖを表すためには９ビット（５１２階調）程度が必要となる。
【００１１】
通常、このようなビット（階調）の変換手段は、専用のＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）によって提供される。すなわち、補正機能を導入するとすれば、新たに広範囲のダイナミックレンジを実現することができる専用のＩＣを開発しなければならず、開発コストがかかり、また、ＩＣ自体も高価となってしまう。
【００１２】
さらに、例えば、デジタル駆動による補正では、理由は後述するが、補正処理によって擬似輪郭と称されるノイズが発生し易くなり、視認性を著しく低下させる原因となる。
【００１３】
そこで、本発明は、上記従来技術の問題を鑑み、上記課題の少なくとも一つを解決することができる自発光素子を有するアクティブマトリクス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、電気光学素子と、ゲートラインに供給される選択信号とデータラインに供給されるデータ値に応じて前記電気光学素子の生成する光強度を制御する画素部と、をマトリクス上に配置した表示部と、前記データラインにデータを供給するデータドライバと、前記ゲートラインに選択信号を供給するゲートドライバと、を備える表示装置であって、外部から入力される映像信号に応じて各画素部に対する映像データを出力する映像データ処理部と、各画素部に対する前記映像データ又は前記映像データの出力履歴に基づいて補正データを算出して出力する補正データ処理部と、前記表示部における１フレームの表示期間を映像期間と補正期間とに分割して、前記映像期間には前記映像データを表示し、前記補正期間には前記補正データを表示すべくデータを切り替えて出力するマルチプレクサと、を含むコントローラを備えることを特徴とする。
【００１５】
ここで、前記電気光学素子は発光素子とすることができる。例えば、自発光式のエレクトロルミネッセンス素子とすることができる。
【００１６】
また、前記画素部は、発光素子と、前記データラインに供給されるデータ値に応じて前記発光素子の発光を制御する駆動トランジスタと、前記ゲートラインに供給される選択信号により、前記駆動トランジスタへの前記データラインのデータ値の供給を制御するゲートトランジスタとを各々含むことが好適である。
【００１７】
ここで、前記データラインに供給されるデータは、前記駆動トランジスタの電流を複数生成するデータが供給されることが好適である。例えば、前記データラインに供給されるデータは、前記駆動トランジスタをオンするデータとオフするデータの２種のデータが供給されることが好適である。
【００１８】
また、前記ゲートドライバは、各ラインに少なくとも１つ備えられた選択データを転送するシフトレジスタと、各ラインに少なくとも１つ備えられた前記選択データをイネーブルするイネーブル回路と、前記イネーブル回路を制御するｎ（ｎは２以上の整数）本のイネーブル制御ラインと、を有し、前記イネーブル回路はｎライン置きに同じイネーブル制御ラインに接続されることが好適である。
【００１９】
ここで、前記ゲートドライバは、ｎで割った余りが互いに異なるラインに選択データが入力され、ｎ本のイネーブル制御ラインの未だアクティブにされていないいずれか一つをアクティブにすることでゲートラインを選択し、前記データドライバは、イネーブル制御ラインによって選択されるゲートラインの映像データを出力する。
【００２０】
また、前記マルチプレクサは、前記映像期間には、前記映像データ処理部から出力される映像データを出力し、前記補正期間には補正データを出力することが好適である。例えば、前記マルチプレクサは、前記イネーブル制御ラインによって、前記映像データを書き込むために選択される期間には、前記映像データ処理部から出力される映像データを出力し、前記補正データを書き込むために選択される期間には、補正データを出力する。
【００２１】
また、前記マルチプレクサは、前記映像期間には、前記映像データ処理部から出力される映像データの一部を表示すべく選択出力し、前記補正期間には、前記映像データの残り及び前記補正データ処理部から出力される補正データを表示すべく選択出力することも好適である。また、前記マルチプレクサは、前記補正期間には、前記補正データ処理部から出力される補正データの一部を表示すべく選択出力し、前記映像期間には、前記補正データの残り及び前記映像データ処理部から出力される映像データを表示すべく選択出力することも好適である。
【００２２】
また、前記補正データ処理部は、各画素部における発光素子の発光強度の累積値を算出し、当該累積値に応じて各画素部に対して前記補正データを算出することが好適である。例えば、前記補正データ処理部は、揮発性メモリを備え、各画素部を複数の更新順カテゴリーのいずれか１つに分類し、各画素部に対して算出された前記累積値を更新順カテゴリー毎に時系列的に分割して前記揮発性メモリに記憶させる。
【００２３】
また、例えば、前記補正データ処理部は、揮発性メモリ及び不揮発性メモリを備え、前記揮発性メモリ内に保持されている各画素部に対して算出された前記累積値を、揮発性メモリと異なるタイミングで不揮発性メモリに更新させてもよい。また、例えば、前記補正データ処理部は、揮発性メモリ及び不揮発性メモリを備え、画素部の現在の発光強度及び当該画素部に対して算出された前記累積値から、当該画素において、発光強度が高く、発光期間が長いと判断される場合に前記揮発性メモリ及び前記不揮発性メモリの少なくとも１つを更新させてもよい。
【００２４】
また、前記コントローラは、前記表示部へ供給される電流値を測定する電流モニタを備え、前記映像データ処理部では前記電流モニタの測定に応じて前記映像データを補正し、前記補正データ処理部では前記電流モニタの測定に応じて前記補正データを補正することが好適である。
【００２５】
また、具体的な回路構成として、前記発光素子のアノードは前記駆動トランジスタのドレイン−ソース間を介して第１の電源ラインに接続され、前記発光素子のカソードは第２の電源ラインに接続され、前記駆動トランジスタのゲートは前記ゲートトランジスタのドレイン−ソース間を介して前記データラインに接続されると共にキャパシタを介して前記第１の電源ラインに接続され、前記ゲートトランジスタのゲートはゲートラインに接続されていることが好適である。
【００２６】
また、前記発光素子のアノードは第１の電源ラインに接続され、前記発光素子のカソードは前記駆動トランジスタのドレイン−ソース間を介して第２の電源ラインに接続され、前記駆動トランジスタのゲートは前記ゲートトランジスタのドレイン−ソース間を介して前記データラインに接続されると共にキャパシタを介して前記第１の電源ラインに接続され、前記ゲートトランジスタのゲートはゲートラインに接続されていることも好適である。
【発明の効果】
【００２７】
本発明によれば、自発光素子を有するアクティブマトリクス型表示装置において、ディスプレイの焼き付きによる映像の劣化を伴わずに階調を調整することができる。また、ディスプレイの寿命を改善できる。
【発明を実施するための最良の形態】
【００２８】
（焼き付き補正）
まず図１１Ａ，１１Ｂ，１１Ｃを用いて、焼き付き補正の一般的な考え方を説明する。
【００２９】
図１１Ａに示されるように、背景となる映像Ａに重ね合わせて映像Ａよりも輝度の高い映像Ｂを長時間表示すると、輝度がΔＬだけ低下した意図しない映像Ａｘが現れる。この映像Ａｘは、焼き付きにより画像中の一部の輝度がΔＬだけ低下したものであり、有機ＥＬ素子の発光効率の低下，駆動ＴＦＴの素子劣化，有機ＥＬ素子に電圧を印加するか否かで階調を制御するデジタル駆動等を原因とする有機ＥＬ素子の高抵抗化による電流減少によるものと考えられる。
【００３０】
この後、図１１Ｂに示すように、背景となる映像Ａに重ね合わせて新たな映像Ｃが表示された場合、焼き付き映像Ａｘが残ってしまうために映像Ｃの視認性が著しく低下してしまう。そこで、図１１Ｃに示すように、新たな映像Ｃに加えて、焼き付きによって低下した輝度ΔＬを補う映像ｄＡを重ね合わせて表示することによって焼き付きによる影響をキャンセルし、映像Ｃの視認性を維持することができる。
【００３１】
（第１の実施の形態）
図１に、本発明の第１の実施の形態におけるアクティブマトリクス型表示装置の全体構成図を示す。アクティブマトリクス表示装置１は、それぞれ有機ＥＬ素子を含む画素回路７がマトリクス状に配置されたアクティブマトリクスアレイ２、データライン５の電位を制御するデータドライバ３、ゲートライン６の電位を制御するゲートドライバ４及びデータドライバ３，ゲートドライバ４を制御するコントローラ８を含んで構成される。コントローラ８から供給されるタイミング信号により、ゲートドライバ４が選択したゲートラインに接続される画素に、データドライバ３により供給されるデータが書き込まれ、各画素が所望の発光強度を示すように制御される。また、アクティブマトリクスアレイ２からの電流はコントローラ８にフィードバックされ、電流がモニタできるようになっている。
【００３２】
アクティブマトリクスアレイ２は、通常ガラス基盤上に形成される。データドライバ３及びゲートドライバ４を低温ポリシリコンＴＦＴで形成すると、データドライバ３及びゲートドライバ４をアクティブマトリクスアレイ２と同じガラス基盤上に形成できる。一方、データドライバ３及びゲートドライバ４をアモルファスシリコンＴＦＴで形成する場合、データドライバ３及びゲートドライバ４を外部ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）として形成してアクティブマトリクスアレイ２に接続することになる。
【００３３】
図２に、画素回路７の等価回路を示す。駆動トランジスタ１０は、ソース端子が全画素共通の電源線に接続されて電圧ＶＤＤに保持され、ドレイン端子が有機ＥＬ素子９のアノードに接続されている。また、駆動トランジスタ１０のゲート端子は、保持容量１２の一端及びゲートトランジスタ１１のソース端子に接続されている。保持容量１２の他端は電源線に接続され電圧ＶＤＤに保持される。有機ＥＬ素子９のカソードは、全画素共通のＶＳＳ端子に接続され電圧ＶＳＳに保持される。
【００３４】
ゲートトランジスタ１１は、ゲート端子がゲートライン６に接続され、ドレイン端子がデータライン５に接続される。ゲートライン６をアクティブ（Ｈｉｇｈ）にするとデータライン５に供給されたデータが保持容量１２に書き込まれ、オフ（Ｌｏｗ）にするとそのデータが保持容量１２に保持され、次にアクセスされるまでそのデータが維持される。
【００３５】
駆動トランジスタ１０のゲート端子に駆動トランジスタ１０がオンするのに十分な電圧値（オン電圧）が供給されると、有機ＥＬ素子９にＶＤＤ−ＶＳＳの電圧が印加されて有機ＥＬ素子９が発光する。一方、駆動トランジスタ１０がオフするのに十分な電圧（オフ電圧）がゲート端子に供給されると、有機ＥＬ素子９には電圧が印加されないため有機ＥＬ素子９は発光しない。
【００３６】
デジタル駆動では、この２つの状態のみを用いて発光期間を映像データに応じて変化させることにより多階調表示を行う。
【００３７】
図３に、６ビットのデジタル駆動時の走査タイミングの例を示す。１フレーム期間は６つのサブフレームに分割されている。各サブフレームの表示期間Ｔ０〜Ｔ５は、概ねＴ０：Ｔ１：Ｔ２：Ｔ３：Ｔ４：Ｔ５＝１：２：４：８：１６：３２となるように設定されている。図３にはＴ２、Ｔ３、Ｔ４、Ｔ０、Ｔ１、Ｔ５の順に走査している例が示されている。
【００３８】
例えば第Ｎ−ａラインに着目した場合について説明する。第Ｎ−ａラインのある画素の表示データが６ビットデータ１０１００１である場合、その画素の発光パルスは図３に示されるように、Ｔ５、Ｔ３、Ｔ０がオン、Ｔ４、Ｔ２、Ｔ１がオフとなり、発光強度４１レベル（最大６３レベル）の輝度が得られる。ここで、図３の期間Ｘに着目すると、第Ｎ、Ｎ−ａ、Ｎ−ｂラインはこの期間Ｘにおいてそれぞれサブフレーム２（表示期間Ｔ２）、サブフレーム３（表示期間Ｔ３）、サブフレーム４（表示期間Ｔ４）を開始する。このような制御を矛盾することなく行うためには、図４に示すようなゲートドライバを用いて、図５のタイミングチャートのように制御すればよい。
【００３９】
図４のゲートドライバは、直列に接続された複数のシフトレジスタ１３、各々のシフトレジスタ１３のデータをイネーブルするイネーブル回路１４、イネーブル回路１４を制御するイネーブルラインＥ１、Ｅ２、Ｅ３を含んで構成される。各イネーブル回路１４の出力が各ゲートラインに接続される。イネーブルラインＥ１は、第１、４、・・・、３＊ｎ＋１ライン、Ｅ２は第２、５、・・・、３＊ｎ＋２ライン、Ｅ３は第３、６、・・・、３＊ｎ＋３ラインのイネーブル回路を制御する（ただし、ｎは０または正の整数である）。
【００４０】
期間Ｘにおいて、第Ｎ、Ｎ−ａ、Ｎ−ｂラインのシフトレジスタに”１”、それ以外に”０”のデータが保持され、第Ｎライン（Ｎ＝３＊ｎ＋１）がＥ１、第Ｎ−ａライン（Ｎ−ａ＝３＊ｎ＋２）がＥ２、第Ｎ−ｂライン（Ｎ−ｂ＝３＊ｎ＋３）がＥ３で制御されるようにａ、ｂが設定されているものとする。例えば、Ｎ＝１９９、Ｎ−ａ＝１３４、Ｎ−ｂ＝６となるようにａ、ｂを設定すると、第ＮラインはＥ１、第Ｎ−ａラインはＥ２、第Ｎ−ｂラインはＥ３で制御される。
【００４１】
図５に示されるように、データライン５に第Ｎ、Ｎ−ａ、Ｎ−ｂラインのデータを順に出力し、それに同期させてＥ１、Ｅ２、Ｅ３を順にアクティブとすると、矛盾することなく、各Ｎ、Ｎ−ａ、Ｎ−ｂにそれぞれ第Ｎラインのサブフレーム２、第Ｎ−ａラインのサブフレーム３、第Ｎ−ｂラインのサブフレーム４のデータが書き込まれる。
【００４２】
以上、デジタル駆動の階調生成に関して簡単に説明したが、焼き付きを補正するためには焼き付きによって低下した輝度ΔＬをデジタル駆動により生成しなければならない。図６に、焼き付き補正のための階調生成方法を示す。
【００４３】
例えば、６ビットで表される階調におけるデータ”６３”を表示する場合、焼き付きによって低下した輝度ΔＬをデータ”１”で補正できるとすると、最終的にはデータ”６３”＋”１”＝”６４”が補正後のデータとして出力される。このデータ”６４”を図６Ａの方法で生成した場合を考える。なお、図６Ａでは、７ビットで階調を表すデジタル駆動の駆動方法を示す。７ビットの階調再現性を有すると、最大１２７まで階調を再現することが可能である。したがって、６ビット映像の最大値”６３”が有機ＥＬ素子の劣化により再生できなくなった場合でも補正することができる。
【００４４】
第Ａ、Ａ＋１ラインに着目すると、第Ａラインの映像はＭＳＢのみ”０”のデータ”６３”であり、第Ａ＋１ラインの映像は補正された映像、ＭＳＢのみ”１”である”６４”である。このとき、隣り合う第Ａ、Ａ＋１ラインでは発光パルスは互いに逆位相の関係となっている。このような発光パルスを補正後に生成してしまうと、擬似輪郭と呼ばれるノイズが発生する。
【００４５】
簡単にその原因を説明する。視線を第Ａラインから第Ａ＋１ラインへ移動させると、データ”６３”の発光を見た後、さらにデータ”６４”の発光を見ることになるため、視覚には本来と異なる発光パルスが作用し、この場合明るく認識されてしまう。逆に、視線を第Ａ＋１ラインから第Ａラインへ移動させると、データ”６４”の無発光を見た後、データ”６３”の無発光を見ることになるため、暗く認識される。２つのライン間における階調データの差はわずか１であるのに対して、画素の見え方は”１２７（点灯）”と”０（消灯）”という極端な差を生じる。そのため、映像に違和感が生じてしまい、補正本来の効果を損ねてしまう。そこで図６Ｂの方法で補正することを考える。
【００４６】
図６Ｂは、１フレーム期間を映像期間と補正期間の二つに分割したデジタル駆動の駆動方法を示す。映像期間は映像データをそのまま表示する期間であり、補正期間は補正データを表示する期間である。
【００４７】
第Ａ，Ａ＋１ラインに着目すると、映像期間ではともにデータ”６３”が表示されているが、補正期間では第Ａ＋１ラインのみデータ”１”が表示される。すなわち、第Ａラインはデータ”６３”、第Ａ＋１ラインはデータ”６４”の映像が表示される。
【００４８】
図６Ａの補正方法と異なり、発光パルスが逆位相となることがないため、擬似輪郭は抑制され、補正本来の効果が期待できる。
【００４９】
図７は、図６Ｂの補正方式を実現するためのコントローラ８の内部構成図である。コントローラ８は、映像データ処理部２０、補正データ処理部２１、マルチプレクサ２２、第１〜第４フレームメモリ１５，１６，１７，１８、不揮発性メモリ１９を含んで構成される。
【００５０】
入力データは映像データ処理部２０と補正データ処理部２１に入力され、それぞれに処理された映像はマルチプレクサ２２によって切り替えられる。マルチプレクサ２２は、映像期間においては映像データ処理部２０により処理された映像を出力し、補正期間においては補正データ処理部２１で処理された映像を出力することで、図６Ｂに示される駆動を実現する。
【００５１】
映像データ処理部２０は、第１，第２フレームメモリ１５、１６を用いてデジタル駆動タイミングで各サブフレーム映像を生成する。補正データ処理部２１は、第３，第４フレームメモリ１７、１８、不揮発性メモリ１９を用いて補正データを生成する。一般に、フレームメモリ１５，１６，１７，１８としては高速に大容量のデータを読み書き可能なＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、不揮発性メモリ１９としては大容量で安価なＮＡＮＤ型フラッシュ等を用いることが好適である。
【００５２】
まず、映像データ処理部２０によるサブフレームデータ生成過程について説明する。
【００５３】
入力された映像データは、第１フレームメモリ１５に一旦蓄積される。１フレームの映像が蓄積されると、１フレームの映像データの各ビットにランダムにアクセスが可能となる。図３に示されるように、第１ラインから順に第２ビットのデータをまず読み出していく。期間Ｘのように３つのラインを選択しなければならない期間では、図５に示されるように、まず第Ｎラインの第２ビットのデータ、次に第Ｎ−ａラインの第３ビットのデータ、最後に第Ｎ−ｂラインの第４ビットのデータを順に読み出す。第１フレームメモリ１５のデータを読み出している間、次のフレームの映像データは第２フレームメモリ１６に蓄積され、さらに次のフレーム期間にその映像データは同様に読み出され、第１フレームメモリ１５に次のフレームの映像データが蓄積される。第１，第２フレームメモリ１５、１６は、この動作を交互に繰り返し、滞りなく映像データを処理し、処理された映像データはマルチプレクサ２２へ入力される。
【００５４】
次に、補正データ処理部２１の動作について説明する。図１１に示すような焼き付き補正を行うためには現在までに表示した映像データの履歴が必要になる。図８に、補正データ処理部２１で処理されるデータの流れを示す。
【００５５】
ディスプレイを使用し始めた初期の段階では、不揮発性メモリ１９には初期履歴データとして”０”が保持されている。ディスプレイの起動直後、不揮発性メモリ１９に格納された映像履歴データは、補正データ処理部２１を介して、第３フレームメモリ１７及び第４フレームメモリ１８へ格納される。これは一般に不揮発性メモリ１９はアクセススピードが遅いため、高速にアクセス可能なフレームメモリ１７，１８に履歴データを格納しておくことが好ましいからである。
【００５６】
第３フレームメモリ１７には、ディスプレイの使用初期の段階では各画素の初期データ”０”、ある程度使用経過後には履歴データＳ（ｔ−Δｔ，ｉ，ｊ）が各画素（ｉ，ｊ）に対応するアドレスＡ（ｉ，ｊ）に格納されている。ただし、ｉ、ｊは正の整数、ｔはディスプレイ動作中の時刻を示す。
【００５７】
入力映像データＤ（ｔ，ｉ，ｊ）が１画素ずつ入力されると、補正データ処理部２１は、第３フレームメモリ１７を参照して、入力データの表示位置（ｉ，ｊ）に対応するアドレスＡ（ｉ，ｊ）の履歴データＳ（ｔ−Δｔ，ｉ，ｊ）を１画素分読み込み、入力データＤ（ｔ，ｉ，ｊ）に加算後、履歴データＳ（ｔ，ｉ，ｊ）＝Ｄ（ｔ，ｉ，ｊ）＋Ｓ（ｔ−Δｔ，ｉ，ｊ）を生成し、同じアドレスＡ（ｉ，ｊ）に上書き格納する。このような処理をそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）のデータについて全画素で行う。その結果、第３フレームメモリ１７には、ある時刻ｔにおいて、時刻０から時刻ｔまで各画素に入力されたデータの履歴データＳ（ｔ，ｉ，ｊ）＝ΣＤ（ｔ，ｉ，ｊ）の値が格納されることになる。
【００５８】
履歴データＳ（ｔ，ｉ，ｊ）は、例えば、数〜数十フレーム毎に数画素分の比較的小規模データを不揮発性メモリ１９の対応するアドレスＡ（ｉ，ｊ）へ上書きして更新される。このように書き込む情報量を減らすことでアクセススピードの遅い不揮発性メモリ１９への更新が可能である。
【００５９】
不揮発性メモリ１９の履歴データはディスプレイ動作時に更新されるため、第４フレームメモリ１８においても、数フレーム毎に数画素分のデータが不揮発性メモリ１９から読み込まれ、こちらも更新される。ディスプレイ起動直後に読み込み及び更新された第４フレームメモリ１８の履歴データは、ディスプレイ全動作時間ｔに特徴づけられる補正データ生成処理Ｆ（ｔ）を施され、マルチプレクサ２２へ入力される。マルチプレクサ２２は、映像期間には映像データ処理部２０から供給される映像Ａを出力し、補正期間では補正データ処理部から供給される映像ｄＡを出力することで映像Ａ＋ｄＡを生成する。すなわち、図１１において映像Ａを出力した場合に低下する輝度△Ｌを補正映像ｄＡが補う。
【００６０】
ディスプレイの表示を終了する場合には、第３フレームメモリ１７に格納された最新の履歴データは不揮発性メモリ１９に書き込まれ、全画素分の履歴データは電源が入っていない場合も保持される。以上の処理を繰り返すことで履歴データを蓄積及び更新しながら補正期間に反映することができる。
【００６１】
なお、通常、入力映像データはフレーム単位で常に変化することはあまりないため、数フレーム置きに第３フレームメモリ１７に積算してもよいであろう。例えば、図９に示されるように、画素４×４を１ブロックとして、第３フレームメモリ１７の履歴データを更新する場合を考える。
【００６２】
第３フレームメモリ１７を入力映像データで更新する順番を例えば図９のように設定した場合、ｋを０または正の整数とすると、第１６＊ｋ＋１フレームでは”１”が記された位置の画素データ、第１６＊ｋ＋２フレームでは”２”が記された位置の画素データ、第１６＊ｋ＋１６フレームでは”１６”が記された位置の画素データのみ第３フレームメモリ１７の該当するアドレスに格納してある履歴データを積算する。このように制御すると、各画素は１６フレーム毎に更新されることになり、データ処理を簡略化及び高速化することができる。
【００６３】
ディスプレイが動作中に不揮発性メモリ１９へ履歴データを更新する場合は、例えばあるフレーム間隔毎に数画素ずつ、順にすべての画素を更新してもよい。ただし、より劣化が著しいと推測される画素のみの履歴データを更新した方が処理を簡略化及び高速化できるので焼き付き防止に効果的である。
【００６４】
例えば、第３フレームメモリ１７から読み出したある画素（ｉ，ｊ）の履歴データＳ（ｔ−Δｔ，ｉ，ｊ）が発光強度の高い映像を表示し続けており、その表示位置の入力映像データＤ（ｔ，ｉ，ｊ）もやはり高い発光強度を示すデータが入力されつづけている場合、この画素は劣化が速いことが予測されるため、できる限り速く不揮発性メモリ１９及び第４フレームメモリ１８の履歴データを更新して、補正表示に反映することが望ましい。逆に発光強度の低い、暗い映像が多く表示されつづけている画素は劣化が遅いため、頻繁に更新する必要がない。そこで、不揮発性メモリ１９のデータを更新する必要性の高い場合のみ履歴データを更新することで処理が簡略化される。補正に反映するためには、不揮発性メモリ１９の履歴データは第４フレームメモリ１８へ読み出されなければならないが、不揮発性メモリ１９へ更新が行われた画素のみ読み出すことでこの処理を簡略化できる。
【００６５】
図６Ｂに示される補正期間は、焼き付き補正処理のためだけでなく、映像期間に表示される映像で発生する擬似輪郭を抑制する処理を行う目的で用いても良い。
【００６６】
図１０に、映像期間に表示される擬似輪郭をも抑制可能な補正データ処理部２１を示す。映像データ処理部２０で処理した映像データＡと補正データ処理部２１で処理した補正データｄＡはマルチプレクサ２２によりそれぞれ映像期間と補正期間に表示され、発光強度Ａ＋ｄＡを与える必要がある。
【００６７】
映像期間において表示される映像に擬似輪郭が発生する条件、すなわち発光パルスが概ね逆相となるデータが隣接する場合には、映像データＡから擬似輪郭を抑制できるデータＤを差し引き、補正データｄＡに加算することで発光強度を等しく保ちつつ、擬似輪郭、及び焼き付きを補正することができる。例えば”３２”とそれに近い”３１”、”３０”、”２９”等のいずれかのデータが隣接すると、ビットの並びはそれぞれ”１０００００”（”３２”）、”０１１１１１”（”３１”）、”０１１１１０”（”３０”）、”０１１１０１”（”２９”）であるため、発光パルスが逆相となり、擬似輪郭が発生する。このような条件が発生した場合、データＤとして例えば”１７”を選択すると、映像期間に表示されるデータは”１５”、”１４”、”１３”、”１２”となり、映像期間では擬似輪郭は発生しない。補正期間では、”１７”＋ｄＡが表示される。データＤは補正期間で表示するデータＤ＋ｄＡが擬似輪郭を生じさせないように決定することが好適である。
【００６８】
また、映像表示中、アクティブマトリクスアレイ２に含まれる全有機ＥＬ素子９に流れる電流はコントローラ８により常にモニタされている。有機ＥＬ素子９は温度によりＩＶ特性が変化するため、有機ＥＬ素子９に電圧を印加するデジタル駆動では測定電流も温度により容易に変化する。このような変化は有機ＥＬ素子９に過度な電流を流すことになり、有機ＥＬ素子９の劣化を加速させてしまう。そこで、デジタル駆動においては、温度上昇による電流変化を抑制する方法が必要となる。
【００６９】
電流値は入力データと有機ＥＬ素子９の特性によりあらかじめ予測できる。そこで、コントローラ８において電流値をモニタすることで、現在流れている電流が適正値か否かを知ることができる。電流が予測値よりも多く流れている場合、温度上昇による影響が考えられるため、映像期間に表示する映像データと補正期間に表示する補正データを同様に暗くすることで予測値に近づけることができる。
【００７０】
例えば、電流が予測値に対して２倍に増加したのであれば、映像データと補正データをそれぞれ同様に１／２とすれば適切な焼き付き補正を維持しつつ過度な電流が流れることを防ぐことができる。電流が温度により減少した場合も同様に処理することができる。例えば、電流が予測値に対して１／２になれば、映像データと補正データを２倍にすればよい。
【００７１】
これを図６Ａのように拡張されたデータで処理しようとすると同様に擬似輪郭を発生させる可能性がある。したがって、温度変化による影響を抑制しつつ、画質を維持するという点においても大きな効果がある。
【００７２】
（第２の実施の形態）
焼き付きは有機ＥＬ素子の劣化のみに影響を与える現象ではなく、駆動トランジスタにも影響を与える。特に、アモルファスシリコンＴＦＴは、低温ポリシリコンＴＦＴと比較すると閾値Ｖｔｈのシフトが非常に短時間で進行することが知られている。
【００７３】
第２の実施の形態では、駆動トランジスタの劣化を同様な原理で補正する方法について説明する。図１４Ａ及び図１４Ｂに、２種の画素回路７の例がそれぞれ示されている。図１４Ａは、図２の画素回路７をｎチャネルトランジスタに変えた例を示している。図１４Ｂは、さらに有機ＥＬ素子９のアノードを電源線に接続して電圧ＶＤＤに維持し、カソードを駆動トランジスタ１０のドレイン端子に接続し、駆動トランジスタ１０のソース端子をＶＳＳ端子に接続して電圧ＶＳＳに維持した例を示している。図１４Ｂの画素回路７は、駆動トランジスタ１０のソース電位が電圧ＶＳＳに固定されているため、有機ＥＬ素子９に流れる電流が駆動トランジスタ１０のゲート電位で制御される。一方、図１４Ａの場合、駆動トランジスタ１０のソース電位が固定されていないため、有機ＥＬ素子９に流れる電流は駆動トランジスタ１０のゲート電位と有機ＥＬ素子９のアノード電位との差で制御される。
【００７４】
図１４Ａの画素回路７は、図２と同じカソードが共通となる有機ＥＬプロセスで形成可能であるが、駆動トランジスタ１０のソース電位が固定されていないため制御が困難であるという課題がある。一方、図１４Ｂの画素回路７は、ソース電位が固定されているため、制御が容易である半面、アノード共通の有機ＥＬプロセスとなるため新しいデバイスを開発する必要があるという素子形成上の課題がある。しかしながら、いずれにしても本実施の形態の画素回路７は実現可能である。
【００７５】
データドライバ３として、例えば６ビットのデータドライバＩＣを用いた場合、生成できるデータは６４レベル（階調）しかない。焼き付き補正を行うため”６４”というデータが必要となった場合にはそのデータを生成することができない。したがって、従来はより高価な７ビットや８ビットといった生成できるデータ数の多い回路を用いなければならなかった。
【００７６】
しかし、図１２Ａ及び図１２Ｂに示されている駆動方法を用いれば６ビットのドライバを用いても６３レベル以上のデータを生成可能である。
【００７７】
図１２Ａに示される駆動方法では、フレーム期間は映像期間と補正期間に分割され、映像期間には入力される映像データを表示し、補正期間には焼き付きを補正するための補正データを表示する。まず映像期間において、映像データが入力されると第１ラインから順に映像データを図１４Ａ又は図１４Ｂの画素に書き込む。しばらくすると、補正期間が第１ラインから開始され、映像データを保持している画素に補正データが書き込まれる。
【００７８】
この様子を第Ａ、Ａ＋１ラインに着目して説明する。第Ａ、Ａ＋１ラインはともに映像データとして”６３”の表示を行うものであるが、第Ａ＋１ラインは補正が”１”必要であり、”６４”のデータを表示する必要があるものとする。両者は共に映像期間において、同じデータ”６３”を表示すればよい。第Ａ＋１ラインは補正が必要であるため、補正期間には”１”の補正データを表示する。この駆動方法を実現するためには、図４のゲートドライバを用いて、図１３に示されるタイミングでデータ及びイネーブルＥ１、Ｅ２、Ｅ３を制御すればよい。図１２Ａの期間Ｘに着目すると、期間Ｘでは第Ｎラインと第Ｎ−ａラインを選択して、それぞれ映像データ、補正データを書き込む必要がある。
【００７９】
図４のゲートドライバ４の構成から、第Ｎ（Ｎ＝３＊ｎ＋１）ラインがＥ１、第Ｎ−ａ（Ｎ−ａ＝３＊ｎ＋２）ラインがＥ２で選択されるものとする。期間Ｘの２分割された前半の期間で、データライン５に第Ｎラインの映像データを出力し、その間Ｅ１をアクティブとすると第Ｎラインに映像データが書き込まれる。後半の期間で、データライン５に第Ｎ−ａラインの補正データを出力し、Ｅ２をアクティブとすると、第Ｎ−ａラインに補正データが書き込まれる。その後、第Ｎ＋１ラインをＥ２で選択することでデータライン５に供給される第Ｎ＋１ラインの映像データを書き込み、第Ｎ＋１−ａラインをＥ３で選択することでデータライン５に供給される第Ｎ＋１−ａラインの補正データを書き込む。これを繰り返すと図１２Ａの第Ａ、Ａ＋１ラインに示される発光パルスが生成され、６ビットのドライバＩＣを用いた場合でも、映像を６ビットで表示しつつ、適切に焼き付きを補正できる。図１３のデータライン上の映像データと補正データの期間Ｘに占める割合は任意であり、映像データを供給する時間を長くとって、映像データをより確実に画素に書き込むように制御してもよい。
【００８０】
図１２Ｂに示される駆動方法を用いてもよい。図１２Ａの駆動方法では１フレーム期間をかけて全ラインを書き込むが、図１２Ｂの駆動方法では１／２フレーム期間で全ラインの映像データを書き込み、残りの１／２フレーム期間で全ラインの補正データを書き込む。図１２Ｂの駆動方法の場合、図１３に示される制御は必要なく、１ラインずつ２倍の速度で映像データ及び補正データを書き込めばよい。
【００８１】
いずれの方法も、図７に示されるコントローラにより制御可能である。図１２Ａの駆動方法の場合、期間Ｘの間で映像データと補正データとをデータライン５に出力するため、マルチプレクサ２２は期間Ｘの周期で映像データと補正データを切り替える。この場合、映像データを１フレーム保持する必要はないため、第１フレームメモリ１５と第２フレームメモリ１６は必要ない。図１２Ｂの駆動方法の場合、映像データは１／２フレーム期間内に書き込み終える必要があるため、第１、第２フレームメモリ１５、１６を用いて映像データを１フレーム保持し、２倍の速度で読み出す必要がある。マルチプレクサ２２は映像期間では映像データ処理部２０に処理された映像データを出力し、補正期間では補正データ処理部で処理された補正データを出力する。補正データ処理は、いずれも第１の実施の形態と同じであるため説明は省略する。本実施の形態の方法はアモルファスシリコンＴＦＴに限らず、比較的素子特性が安定している低温ポリシリコンＴＦＴを用いた図２に示される画素回路、ＣＲＴ（ＣａｔｈｏｄｅＲａｙＴｕｂｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）、ＳＥＤ（ＳｕｒｆａｃｅＣｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎＥｍｉｔｔｅｒＤｉｓｐｌａｙ）等の自発光型ディスプレイにも適用できることは言うまでもない。
【００８２】
（第３の実施形態）
補正データの代わりに、もしくはそれに加えて映像データを出力すれば、例えば６ビットのデータドライバを用いて、６４階調以上の階調を表示することも可能である。表示期間のみを用いた場合、６ビットのデータドライバでは６４階調までしか表示できないが、補正期間を拡張された映像期間として用いることでさらに６３階調加算した１２７階調表示が可能となる。
【００８３】
図１５に示されるように、６ビット以上のデータ（例えば７ビット）から構成される映像Ａを２分の１として映像Ａ／２に変換して表示期間に表示し、補正期間で残りの映像Ａ／２＋ｄＡを表示することで容易に実現できる。映像Ａ／２は６ビット表示であるため、映像データを２分の１としてもデータは失われない。
【００８４】
これを実現するにはフレームメモリを用いて１フレーム分の映像データを蓄積し、映像期間でメモリに蓄積された映像データを２分の１として出力し、補正期間でフレームメモリの同データを同様に２分の１とし、補正データと加算して出力すればよい。駆動方法は図１２Ａ及び図１２Ｂに示される先の実施形態と同様とすることができる。
【００８５】
本実施形態に示される方法によると、比較的輝度劣化が遅いデバイスを用いた場合、補正期間はほとんど発光しないため、この補正期間をより有効に用いることができる。
【００８６】
また、階調レベルを増加させるという点ではＬＣＤ（ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）等の非発光型ディスプレイにも適用できる。
【図面の簡単な説明】
【００８７】
【図１】第１の実施の形態におけるアクティブマトリクスパネル全体構成を示す図である。
【図２】第１の実施の形態における画素回路を示す図である。
【図３】デジタル駆動を説明するための概念図である。
【図４】ゲートドライバの構成を示す図である。
【図５】第１の実施の形態におけるイネーブルタイミングチャートである。
【図６Ａ】階調生成方法を説明する概念図である。
【図６Ｂ】階調生成方法を説明する概念図である。
【図７】コントローラ機能ブロックを示す図である。
【図８】第１の実施の形態における補正データ処理部の機能を説明する図である。
【図９】各画素を更新順カテゴリーに分けて履歴データを格納する処理方法を示す図である。
【図１０】第１の実施の形態における別の補正データ処理部の機能を説明する図である。
【図１１Ａ】焼き付き補正方法概念を示す図である。
【図１１Ｂ】焼き付き補正方法概念を示す図である。
【図１１Ｃ】焼き付き補正方法概念を示す図である。
【図１２Ａ】第２の実施の形態における駆動概念を示す図である。
【図１２Ｂ】第２の実施の形態における駆動概念を示す図である。
【図１３】第２の実施の形態におけるイネーブルタイミングチャートである。
【図１４Ａ】第２の実施の形態における画素回路を示す図である。
【図１４Ｂ】第２の実施の形態における画素回路を示す図である。
【図１５】第３の実施の形態における補正データ処理部の機能を説明する図である。
【符号の説明】
【００８８】
１アクティブマトリクス表示装置、２アクティブマトリクスアレイ、３データドライバ、４ゲートドライバ、５データライン、６ゲートライン、７画素回路、８コントローラ、９有機ＥＬ素子、１０駆動トランジスタ、１１ゲートトランジスタ、１２保持容量、１３シフトレジスタ、１４イネーブル回路、１５，１６，１７，１８フレームメモリ、１９不揮発性メモリ、２０映像データ処理部、２１補正データ処理部、２２マルチプレクサ。

【特許請求の範囲】
【請求項１】
電気光学素子と、ゲートラインに供給される選択信号とデータラインに供給されるデータ値に応じて前記電気光学素子の生成する光強度を制御する画素部と、をマトリクス上に配置した表示部と、
前記データラインにデータを供給するデータドライバと、
前記ゲートラインに選択信号を供給するゲートドライバと、
を備える表示装置であって、
外部から入力される映像信号に応じて各画素部に対する映像データを出力する映像データ処理部と、
各画素部に対する前記映像データ又は前記映像データの出力履歴に基づいて補正データを算出して出力する補正データ処理部と、
前記表示部における１フレームの表示期間を映像期間と補正期間とに分割して、前記映像期間には前記映像データを表示し、前記補正期間には前記補正データを表示すべくデータを切り替えて出力するマルチプレクサと、を含むコントローラを備えることを特徴とする表示装置。
【請求項２】
請求項１に記載の表示装置であって、
前記電気光学素子は発光素子であることを特徴とする表示装置。
【請求項３】
請求項１に記載の表示装置であって、
前記画素部は、発光素子と、前記データラインに供給されるデータ値に応じて前記発光素子の発光を制御する駆動トランジスタと、前記ゲートラインに供給される選択信号により、前記駆動トランジスタへの前記データラインのデータ値の供給を制御するゲートトランジスタとを各々含むことを特徴とする表示装置。
【請求項４】
請求項３に記載の表示装置であって、
前記データラインに供給されるデータは、
前記駆動トランジスタをオンするデータとオフするデータの２種のデータが供給されることを特徴とする表示装置。
【請求項５】
請求項３に記載の表示装置であって、
前記データラインに供給されるデータは、
前記駆動トランジスタの電流を複数生成するデータが供給されることを特徴とする表示装置。
【請求項６】
請求項１に記載の表示装置であって、
前記ゲートドライバは、
各ラインに少なくとも１つ備えられた選択データを転送するシフトレジスタと、
各ラインに少なくとも１つ備えられた前記選択データをイネーブルするイネーブル回路と、
前記イネーブル回路を制御するｎ（ｎは２以上の整数）本のイネーブル制御ラインと、を有し、
前記イネーブル回路はｎライン置きに同じイネーブル制御ラインに接続されることを特徴とする表示装置。
【請求項７】
請求項６に記載の表示装置であって、
前記ゲートドライバは、
ｎで割った余りが互いに異なるラインに選択データが入力され、ｎ本のイネーブル制御ラインの未だアクティブにされていないいずれか一つをアクティブにすることでゲートラインを選択し、
前記データドライバは、イネーブル制御ラインによって選択されるゲートラインの映像データを出力することを特徴とする表示装置。
【請求項８】
請求項１に記載の表示装置であって、
前記マルチプレクサは、
前記映像期間には、前記映像データ処理部から出力される映像データを出力し、前記補正期間には補正データを出力することを特徴とする表示装置。
【請求項９】
請求項６に記載の表示装置であって、
前記マルチプレクサは、
前記イネーブル制御ラインによって、前記映像データを書き込むために選択される期間には、前記映像データ処理部から出力される映像データを出力し、前記補正データを書き込むために選択される期間には、補正データを出力することを特徴とする表示装置。
【請求項１０】
請求項１に記載の表示装置であって、
前記マルチプレクサは、
前記映像期間には、前記映像データ処理部から出力される映像データの一部を表示すべく選択出力し、前記補正期間には、前記映像データの残り及び前記補正データ処理部から出力される補正データを表示すべく選択出力することを特徴とする表示装置。
【請求項１１】
請求項１に記載の表示装置であって、
前記マルチプレクサは、
前記補正期間には、前記補正データ処理部から出力される補正データの一部を表示すべく選択出力し、前記映像期間には、前記補正データの残り及び前記映像データ処理部から出力される映像データを表示すべく選択出力することを特徴とする表示装置。
【請求項１２】
請求項１に記載の表示装置であって、
前記補正データ処理部は、各画素部における発光強度の累積値を算出し、当該累積値に応じて各画素回路に対して前記補正データを算出することを特徴とする表示装置。
【請求項１３】
請求項１２に記載の表示装置であって、
前記補正データ処理部は、
揮発性メモリを備え、
各画素部を複数の更新順カテゴリーのいずれか１つに分類し、各画素部に対して算出された前記累積値を更新順カテゴリー毎に時系列的に分割して前記揮発性メモリに記憶させることを特徴とする表示装置。
【請求項１４】
請求項１２に記載の表示装置であって、
前記補正データ処理部は、
揮発性メモリ及び不揮発性メモリを備え、
前記揮発性メモリ内に保持されている各画素部に対して算出された前記累積値を、揮発性メモリと異なるタイミングで不揮発性メモリに更新することを特徴とする表示装置。
【請求項１５】
請求項１２に記載の表示装置であって、
前記補正データ処理部は、
揮発性メモリ及び不揮発性メモリを備え、
画素部の現在の発光強度及び当該画素部に対して算出された前記累積値から、当該画素部において、発光強度が高く、発光期間が長いと判断される場合に前記揮発性メモリ及び前記不揮発性メモリの少なくとも１つを更新することを特徴とする表示装置。
【請求項１６】
請求項１に記載の表示装置であって、
前記コントローラは、
前記表示部へ供給される電流値を測定する電流モニタを備え、
前記映像データ処理部では前記電流モニタの測定に応じて前記映像データを補正し、
前記補正データ処理部では前記電流モニタの測定に応じて前記補正データを補正することを特徴とする表示装置。
【請求項１７】
請求項２に記載の表示装置であって、
前記発光素子のアノードは前記駆動トランジスタのドレイン−ソース間を介して第１の電源ラインに接続され、前記発光素子のカソードは第２の電源ラインに接続され、前記駆動トランジスタのゲートは前記ゲートトランジスタのドレイン−ソース間を介して前記データラインに接続されると共にキャパシタを介して前記第１の電源ラインに接続され、前記ゲートトランジスタのゲートはゲートラインに接続されていることを特徴とする表示装置。
【請求項１８】
請求項２に記載の表示装置であって、
前記発光素子のアノードは第１の電源ラインに接続され、前記発光素子のカソードは前記駆動トランジスタのドレイン−ソース間を介して第２の電源ラインに接続され、前記駆動トランジスタのゲートは前記ゲートトランジスタのドレイン−ソース間を介して前記データラインに接続されると共にキャパシタを介して前記第１の電源ラインに接続され、前記ゲートトランジスタのゲートはゲートラインに接続されていることを特徴とする表示装置。

【図１】