記憶装置
【課題】記憶装置の置き換えの際の互換性の向上を図る。
【解決手段】記憶装置は、フラッシュメモリ５０へのデータの読み書きを制御するＳＳＤコントローラ３０と、ＳＡＴＡコネクタ１０と、ＵＳＢポート２０と、ＳＡＴＡコネクタ１０とＳＳＤコントローラ３０との間を結ぶ第１接続線と、ＵＳＢポート２０に接続され、ＵＳＢからＳＡＴＡに変換するためのブリッジチップ４０と、第１の接続線の中途の点と信号変換部との間を結ぶ第２の接続線と、前記中途の点に設けられ、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続状態（ＳＳＤコントローラ３０とブリッジチップ４０との間は非接続状態）となる第１のモードと、ＳＳＤコントローラ３０とブリッジチップ４０との間が接続状態（ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間は非接続状態）となる第２のモードとの切り替えを行うパッシブスイッチ７０とを備える。
【解決手段】記憶装置は、フラッシュメモリ５０へのデータの読み書きを制御するＳＳＤコントローラ３０と、ＳＡＴＡコネクタ１０と、ＵＳＢポート２０と、ＳＡＴＡコネクタ１０とＳＳＤコントローラ３０との間を結ぶ第１接続線と、ＵＳＢポート２０に接続され、ＵＳＢからＳＡＴＡに変換するためのブリッジチップ４０と、第１の接続線の中途の点と信号変換部との間を結ぶ第２の接続線と、前記中途の点に設けられ、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続状態（ＳＳＤコントローラ３０とブリッジチップ４０との間は非接続状態）となる第１のモードと、ＳＳＤコントローラ３０とブリッジチップ４０との間が接続状態（ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間は非接続状態）となる第２のモードとの切り替えを行うパッシブスイッチ７０とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを不揮発的に記憶可能なデータ記憶部を備える記憶装置に関する。
【背景技術】
【０００２】
近年、大容量のフラッシュメモリを備えた記憶装置が知られている。例えば、ＳＳＤ（Solid State Drive）と呼ばれる記憶装置である。ＳＳＤは、パーソナルコンピュータに内蔵されるハードディスクドライブと同じ接続インタフェース(例えばＳＡＴＡ)を備え、ハードディスクドライブの代替として利用できる。ＳＳＤは、上記接続インタフェースの他に、ＵＳＢ等の第２の接続インタフェースを備えるものが知られている。この第２の接続インタフェースを用いてパーソナルコンピュータのデータのバックアップを行い、その後、ハードディスクドライブをＳＳＤに取り替える。
【０００３】
上記２つの接続インタフェースを備えるＳＳＤでは、各接続インタフェースによる入出力信号をブリッジチップにより、制御部に橋渡しするのが通常である。ブリッジチップを備えたＳＳＤでは、パーソナルコンピュータ（情報機器）へ取り付ける際に、初期化シーケンスがブリッジチップを備える分だけ複雑になることから、置き換えの互換性不備を引き起こす虞があった。このような問題は、ＳＳＤに限らず、複数のインタフェースを接続可能な記憶装置全般に共通した問題であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３３３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような問題を考慮し、本発明が解決しようとする課題は、記憶装置の置き換えの際の互換性の向上を図ることである。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］ データを不揮発的に記憶可能なデータ記憶部を備える記憶装置において、
前記データ記憶部へのデータの読み書きを制御する制御部と、
第１の規格に則ったインタフェースが接続可能な第１の接続部と、
第２の規格に則ったインタフェースが接続可能な第２の接続部と、
前記第１の接続部と前記制御部との間を結ぶ第１の接続線と、
前記第２の接続部に接続され、前記第２の接続部における入出力信号を、前記第２の規格に則った信号から第１の規格に則った信号に変換するための信号変換部と、
前記第１の接続線の中途の点と前記信号変換部との間を結ぶ第２の接続線と、
前記中途の点に設けられ、前記制御部と前記第１の接続部との間が接続状態で、かつ前記制御部と前記信号変換部との間が非接続状態となる第１のモードと、前記制御部と前記第１の接続部との間が非接続状態で、かつ前記制御部と前記信号変換部との間が接続状態となる第２のモードとの切り替えを行うスイッチ部と
を備える記憶装置。
【０００８】
適用例１に係る記憶装置では、スイッチ部が第１のモードに切り替えられたときに、第１の接続部と制御部との間は、信号変換部を介することなく接続される。このため、記憶装置を第１の規格に則ったインタフェースを利用して電子機器に接続しようとした場合に、信号変換部を設けたにもかかわらず、初期化シーケンスが複雑となることがない。したがって、適用例１に係る記憶装置は、置き換えの際の互換性を向上することができる。
【０００９】
［適用例２］ 適用例１に記載の記憶装置であって、前記第１の接続部または前記第２の接続部を通じて接続されたインタフェースの種類を判別する判別部を備え、前記スイッチ部は、前記判別されたインタフェースの種類に応じて、前記第１のモードと前記第２のモードとの切り替えを行う構成である、記憶装置。
【００１０】
この構成であれば、第１の規格に則ったインタフェースが接続された場合には、第１の規格に則ったインタフェースが接続可能な第１の接続部と制御部との間を直接に接続し、第２の規格に則ったインタフェースが接続された場合には、第２の規格に則ったインタフェースが接続可能な第２の接続部と制御部との間を、信号変換部を介して接続することができる。したがって、変換が必要な第２の規格に則った信号だけを信号変換部に通すことができる。
【００１１】
［適用例３］ 適用例２に記載の記憶装置であって、前記判別部は、前記第１の接続部および前記第２の接続部が備える電源入力端子のうち、少なくとも一方の電源入力端子の電圧を検出することで、前記判別を行う、記憶装置。
【００１２】
この構成であれば、第１の接続部または第２の接続部に供給されている電源電圧を検出することで、接続されたインタフェースの種類を容易に判別することができる。
【００１３】
［適用例４］ 適用例１ないし３のいずれかに記載の記憶装置であって、前記第１のインタフェースは、ＳＡＴＡの接続インタフェースであり、前記第２のインタフェースは、ＵＳＢの接続インタフェースである、記憶装置。
【００１４】
この構成であれば、ＳＡＴＡ接続に加えてＵＳＢ接続において、記憶装置の接続が可能となる。
【００１５】
本発明は、上述した記憶装置としての構成のほか、記憶装置の制御方法や、記憶装置を制御するためのコンピュータプログラムとしても構成することができる。コンピュータプログラムは、コンピュータが読取可能な記録媒体に記録されていてもよい。記録媒体としては、例えば、磁気ディスクや光ディスク、メモリカード、ハードディスク等の種々の媒体を利用することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例としてのＳＳＤ１００とその周辺の概略構成を示す説明図である。
【図２】パッシブスイッチ７０の機能を説明するための説明図である。
【図３】ＳＥＬ、ＮＣ、ＮＯの相関を示す説明図である。
【図４】参考例としてのＳＳＤ３００の概略構成を示す説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を実施例に基づき説明する。
Ａ．実施例の構成：
図１は、本発明の一実施例としてのＳＳＤとその周辺の概略構成を示す説明図である。本実施例のＳＳＤ１００は、パーソナルコンピュータなどのホスト装置２００に接続されて使用される二次記憶装置であり、外部への接続部として、ＳＡＴＡコネクタ１０とＵＳＢポート２０とを備える。また、ＳＳＤ１００は、ＳＳＤコントローラ３０と、ＵＳＢ／ＳＡＴＡブリッジチップ４０と、複数のフラッシュメモリ５０と、を備えている。
【００１８】
ＳＡＴＡコネクタ１０は、ＳＡＴＡ規格に則ったインタフェースが接続可能な接続部である。ＳＳＤ１００は、ＳＡＴＡコネクタ１０を介して接続されたホスト装置２００との間で通信を行う。本明細書において、ＳＡＴＡ規格には、ｅＳＡＴＡ規格も含まれることとする。ＳＡＴＡコネクタ１０には、ホスト装置２００から電力の供給を受けるための電源入力端子も含まれている。この電源入力端子を介して、電圧５Ｖの電力が供給される（電流についての制限はなし）。
【００１９】
ＳＳＤコントローラ３０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備える小型マイクロコンピュータにより構成され、複数（本実施例では、８つ）のフラッシュメモリ５０へのデータの読み書きを制御する。フラッシュメモリ５０は、ＮＡＮＤ型のものであり、大容量のデータが記憶可能となっている。
【００２０】
なお、ＳＳＤコントローラ３０には、ＳＰＩフラッシュ３２が接続されている。ＳＰＩフラッシュ３２は、シリアル・ペリフェラル・インタフェース（ＳＰＩ）という方式でインタフェースされるフラッシュメモリである。ＳＰＩフラッシュ３２には、ＳＳＤコントローラ３０で用いられるファームウェアが記憶されている。ＳＳＤコントローラ３０は、ＳＰＩフラッシュ３２からファームウェアを読み出し、そのファームウェアをＲＡＭに一旦記憶し、ＣＰＵによりファームウェアを実行する。
【００２１】
ＳＳＤコントローラ３０には、４本（Ａ＋，Ａ−，Ｂ＋，Ｂ−）のデータ信号線（以下、「第１信号線」と呼ぶ）６０を介してＳＡＴＡコネクタ１０が接続されている。第１信号線６０の中途には、パッシブスイッチ７０が設けられている。換言すれば、第１信号線６０は、ＳＡＴＡコネクタ１０とパッシブスイッチ７０との間を結ぶ信号線部分６１と、パッシブスイッチ７０とＳＳＤコントローラ３０との間を結ぶ信号線部分６２とから構成されている。
【００２２】
ＳＡＴＡコネクタ１０にホスト装置２００から入力されたデータ信号は、パッシブスイッチ７０を介してＳＳＤコントローラ３０に送られる。パッシブスイッチ７０の機能については後述する。ＳＳＤコントローラ３０では、パッシブスイッチ７０側から送られてきたデータ信号に基づいて、複数のフラッシュメモリ５０へのデータの読み書きを行う。
【００２３】
ＵＳＢポート２０は、ＵＳＢ規格に則ったインタフェースが接続可能な接続部である。ＳＳＤ１００は、ＵＳＢポート２０を介して接続されたＵＳＢ機器（例えばホスト装置２００）との間で通信を行う。図示の例では、ＳＳＤ１００とホスト装置２００との間は、ＳＡＴＡのインタフェースで接続されているが、これに換えて、ＵＳＢポート２０を利用することで、ＵＳＢのインタフェースで接続することが可能となる。ＵＳＢポート２０には、前記ＵＳＢ機器から電力の供給を受けるための電源入力端子（ＶＢｕｓ）も含まれている。ＶＢｕｓを介して、電圧５Ｖ、最大電流５００ｍＡの電力が供給される。
【００２４】
ＵＳＢポート２０は、第２信号線８０を介してＵＳＢ／ＳＡＴＡブリッジチップ４０に接続されている。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備える小型マイクロコンピュータにより構成され、入力信号をＵＳＢ規格に則った信号からＳＡＴＡ規格に則った信号に変換する処理を行う。ＵＳＢポート２０から送られてきたデータ信号は、ＵＳＢ／ＳＡＴＡブリッジチップ４０によりＳＡＴＡ規格に則った信号に変換されて出力する。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、第３信号線８２を介してパッシブスイッチ７０に接続されている。
【００２５】
なお、ＵＳＢ／ＳＡＴＡブリッジチップ４０には、ＳＰＩフラッシュ４２が接続されている。ＳＰＩフラッシュ４２には、ＵＳＢ／ＳＡＴＡブリッジチップ４０で用いられるファームウェアが記憶されている。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、ＳＰＩフラッシ４２からファームウェアを読み出し、そのファームウェアをＲＡＭに一旦記憶し、ＣＰＵによりファームウェアを実行する。
【００２６】
図２は、パッシブスイッチ７０の機能を説明するための説明図である。パッシブスイッチ７０は、２つの２極／双投スイッチを備えた集積回路であり、下記の端子を備える。
【００２７】
ＣＯＭ１＋：アナログスイッチ１、正のコモン端子
ＣＯＭ１−：アナログスイッチ１、負のコモン端子
ＣＯＭ２＋：アナログスイッチ２、正のコモン端子
ＣＯＭ２−：アナログスイッチ２、負のコモン端子
ＮＣ１＋：アナログスイッチ１、正のノーマリクローズ端子
ＮＣ１−：アナログスイッチ１、負のノーマリクローズ端子
ＮＯ１＋：アナログスイッチ１、正のノーマリオープン端子
ＮＯ１−：アナログスイッチ１、負のノーマリオープン端子
ＮＣ２＋：アナログスイッチ２、正のノーマリクローズ端子
ＮＣ２−：アナログスイッチ２、負のノーマリクローズ端子
ＮＯ２＋：アナログスイッチ２、正のノーマリオープン端子
ＮＯ２−：アナログスイッチ２、負のノーマリオープン端子
ＳＥＬ：制御信号入力端子
Ｖ＋：正の電源電圧入力
ＧＮＤ：グラウンド
【００２８】
ＣＯＭ１＋、ＣＯＭ１−の端子にＳＳＤコントローラ３０のＡ＋，Ａ−のデータ信号線（６２の一部）が接続され、ＣＯＭ２＋、ＣＯＭ２−の端子にＳＳＤコントローラ３０のＢ＋，Ｂ−のデータ信号線（６２の一部）が接続される。ＮＣ１＋、ＮＣ１−の端子にＳＡＴＡコネクタ１０のＡ＋，Ａ−のデータ信号線（６１の一部）が接続され、ＮＣ２＋、ＮＣ２−の端子にＳＡＴＡコネクタ１０の他のＢ＋，Ｂ−のデータ信号線（６１の一部）が接続される。ＮＯ１＋、ＮＯ１−の端子にＵＳＢ／ＳＡＴＡブリッジチップ４０のＡ＋，Ａ−のデータ信号線（８２の一部）が接続され、ＮＯ２＋、ＮＯ２−の端子にＵＳＢ／ＳＡＴＡブリッジチップ４０の他のＢ＋，Ｂ−のデータ信号線（８２の一部）が接続される。ＳＥＬの端子には、信号線９２（図１）を介してインタフェース判別回路９０が接続されている。
【００２９】
インタフェース判別回路９０は、ＳＳＤ１００とホスト装置２００との間を接続するインタフェースの種類を判別するための回路であり、ＵＳＢポート２０のＶＢｕｓの端子と電源線９４を介して接続されている。インタフェース判別回路９０は、ＵＳＢの電源線９４を通じて所定の電圧値（例えば、３Ｖ）以上の電圧が入力された場合に、ＳＳＤ１００とホスト装置２００との間の接続インタフェースはＵＳＢであると判別し、前記所定の電圧値を下回る電圧が入力された場合に、前記接続インタフェースはＳＡＴＡであると判別する。この判別結果を示す信号が、信号線９２を介してパッシブスイッチ７０のＳＥＬ端子に送られる。例えば、ＳＡＴＡと判別されたときに値０が、ＵＳＢと判別されたときに値１が、ＳＥＬ端子に送られる。
【００３０】
図３は、ＳＥＬ、ＮＣ（ノーマリクローズ端子）、ＮＯ（ノーマリオープン端子）の相関を示す説明図である。図示の表ＴＢに示すように、ＳＥＬに接続インタフェースがＳＡＴＡであることを示す値０が入力された場合には、ＳＡＴＡコネクタ１０が接続されるＮＣがオン状態、ＵＳＢポート２０が接続されるＮＯがオフ状態となる。こうした状態を、以下「第１のモード」と呼ぶ。第１のモードでは、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続状態で、かつＳＳＤコントローラ３０とＵＳＢ／ＳＡＴＡブリッジチップ４０との間が非接続となる。
【００３１】
一方、ＳＥＬに接続インタフェースがＵＳＢであることを示す値１が入力された場合には、ＳＡＴＡコネクタ１０が接続されるＮＣがオフ状態、ＵＳＢポート２０が接続されるＮＯがオン状態となる。こうした状態を、以下、「第２のモード」と呼ぶ。第２のモードでは、ＳＳＤコントローラ３０とＵＳＢ／ＳＡＴＡブリッジチップ４０との間が接続状態で、かつＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が非接続となる。
【００３２】
以上のように構成されたＳＳＤ１００において、フラッシュメモリ５０が適用例１における「データ記憶部」に、ＳＳＤコントローラ３０が適用例１における「制御部」に、ＳＡＴＡコネクタ１０が適用例１における「第１の接続部」に、ＵＳＢポート２０が適用例１における「第２の接続部」に、第１信号線６０が適用例１における「第１の接続線」に、ＵＳＢ／ＳＡＴＡブリッジチップ４０が適用例１における「信号変換部」に、第３信号線８２が適用例１における「第２の接続線」に、パッシブスイッチ７０が適用例１における「スイッチ部」に、それぞれ相当する。
【００３３】
以上で説明した第１実施例のＳＳＤ１００によれば、ＳＳＤ１００とホスト装置２００との間の接続インタフェースがＵＳＢである場合には、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介して、ＵＳＢポート２０とＳＳＤコントローラ３０との間が接続される。これにより、ＵＳＢポート２０から入力されたデータをフラッシュメモリ５０へ書き込んだり、フラッシュメモリ５０に記憶されたデータをＵＳＢポート２０から読み出すことが可能となる。一方、ＳＳＤ１００とホスト装置２００との間の接続インタフェースがＳＡＴＡである場合には、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介することなく、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続される。これにより、ＳＡＴＡコネクタ１０から入力されたデータをフラッシュメモリ５０へ書き込んだり、フラッシュメモリ５０に記憶されたデータをＳＡＴＡコネクタ１０から読み出すことが可能となる。
【００３４】
前述したように、接続インタフェースがＳＡＴＡである場合には、パッシブスイッチ７０が第１のモードに切り替えられたときに、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間は、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介することなく接続される。このため、次に説明する参考例に比べて、パーソナルコンピュータへ取り付ける際の初期化シーケンスが簡単で済む。
【００３５】
Ｂ．比較のための参考例：
図４は、参考例としてのＳＳＤの概略構成を示す説明図である。図１に示した本発明の一実施例（以下、「本発明実施例」と呼ぶ）のＳＳＤ１００と、図３に示した参考例のＳＳＤ３００とで同一の構成要素には、同一の符号を付している。図４に示すように、参考例のＳＳＤ３００は、図１に示した本発明実施例のＳＳＤ１００と比較して、パッシブスイッチを備えないことが主に相違する。ＳＡＴＡコネクタ１０に接続されるデータ信号線３６０は、ＵＳＢ／ＳＡＴＡブリッジチップ４０に接続される。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、本発明実施例と同様に、ＵＳＢ規格に則った入力信号をＳＡＴＡ規格に則った入力信号に変換して出力するもので、この参考例では、ＳＡＴＡコネクタ１０から送られてきたＳＡＴＡ規格に則った入力信号をそのまま出力する処理も行なっている。
【００３６】
ＵＳＢ／ＳＡＴＡブリッジチップ４０の出力信号は、データ信号線３８２を介してＳＳＤコントローラ３０に送られる。この参考例では、パッシブスイッチを備えないことに伴って、インタフェース判別回路も備えない。
【００３７】
こうした構成の参考例のＳＳＤ３００では、ＳＡＴＡコネクタ１０から入力されたデータ信号、あるいはＵＳＢポート２０から入力されたデータ信号を、ＵＳＢ／ＳＡＴＡブリッジチップ４０により、ＳＡＴＡ規格に則った入力信号はそのまま、ＵＳＢ規格に則った入力信号はＳＡＴＡ規格に則った信号に変換して、ＳＳＤコントローラ３０に橋渡しすることができる。
【００３８】
しかしながら、ＳＡＴＡを利用してＳＳＤ３００をホスト装置２００へ取り付ける際には、ホスト装置２００とＵＳＢ／ＳＡＴＡブリッジチップ４０との間、およびＵＳＢ／ＳＡＴＡブリッジチップ４０とＳＳＤコントローラ３０との間で、逐一コマンドのやりとりを行っていく必要があり、初期化シーケンスが複雑になるという問題がある。
【００３９】
Ｃ．実施例の効果：
これに対して、図１に示した本発明実施例のＳＳＤ１００によれば、ＵＳＢ／ＳＡＴＡブリッジチップ４０を設けたにもかかわらず、ＳＳＡＴＡを利用してＳＤ１００をホスト装置２００に接続する際には、初期化シーケンスは、ホスト装置２００とＳＳＤコントローラ３０との間でコマンドのやりとりを行うだけで済むことから、初期化シーケンスが簡単に済む。したがって、本発明実施例のＳＳＤ１００によれば、初期化シーケンスが簡単に済むことから、置き換えの際の互換性を向上することができる。
【００４０】
また、本発明実施例のＳＳＤ１００によれば、ホスト装置２００から送られてくるデータ信号に、ＳＳＤコントローラ３０で対応していながらＳＡＴＡブリッジチップ４０で対応していないコマンドが含まれるような場合にも、問題なく対応できる。これに対して、参考例のＳＳＤ３００では、前記コマンドを含むデータ信号はＳＡＴＡブリッジチップ４０を介することから、互換性不備が発生した。したがって、この理由からも、本発明実施例のＳＳＤ１００は、置き換えの際の互換性がより高いことが判る。
【００４１】
Ｄ．変形例：
・変形例１：
前記実施例では、ＵＳＢポート２０の電源線９４だけがインタフェース判別回路９０に接続されているが、これに換えて、ＵＳＢポート２０の電源線９４と、ＳＡＴＡコネクタ１０の電源線とがインタフェース判別回路９０に接続される構成としてもよい。この場合、両電源線の電圧を検出することで、いずれのインタフェースであるかを検出することができる。また、ＳＡＴＡコネクタ１０の電源線だけがインタフェース判別回路９０に接続される構成として、ＳＡＴＡコネクタ１０を通じて電源が供給されていなければ、ＵＳＢポート２０を通じて電源が供給されていると判断することができるので、これによっても接続インタフェースの判別が可能となる。
【００４２】
・変形例２：
前記第２実施例では、接続インタフェースとしてＳＡＴＡとＵＳＢとを用いているが、接続インタフェースの種類はこれらに限られない。例えば、ＰＡＴＡやＩＥＥＥ１３９４、ＰｏＥ（Power over Ethernet(登録商標)）対応のＬＡＮインタフェースなど、ＳＳＤ等の記憶装置に給電可能な種々の接続インタフェースを適用することが可能である。
【００４３】
・変形例３：
前記実施例では、データ記憶部としてのフラッシュメモリ５０を、ＮＡＮＤ型のものとしていたが、これに換えて、ＦＲＡＭ、ＭＲＡＭ等としてもよい。また、前記実施例では、本発明をＳＳＤに適用することとしたが、本発明は、ハードディスクや光ディスク、磁気ディスク等を記録媒体とする記憶装置に対しても適用することが可能である。この場合、例えば、ハードディスクや光ディスク、磁気ディスク等の回転数を増減させることで、接続インタフェースに応じて消費電力を調整することが可能である。
【００４４】
・変形例４：
前記実施例において、ハードウェアによって実現した機能は、ソフトウェアによって実現するものとしてもよい。例えば、パッシブスイッチ７０および／またはインタフェース判別回路９０を、ＳＳＤコントローラ３０のＣＰＵにより実行されるソフトウェアよって実現する構成とすることもできる。
【００４５】
なお、前述した実施例および各変形例における構成要素の中の、独立請求項で記載された要素以外の要素は、付加的な要素であり、適宜省略可能である。また、本発明はこれらの実施例および各変形例になんら限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。
【符号の説明】
【００４６】
１０…ＳＡＴＡコネクタ
２０…ＵＳＢポート
３０…ＳＳＤコントローラ
３２…ＳＰＩフラッシュ
４０…ＵＳＢ／ＳＡＴＡブリッジチップ
４２…ＳＰＩフラッシュ
５０…フラッシュメモリ
６０…第１信号線
６１…信号線部分
６２…信号線部分
７０…パッシブスイッチ
８０…第２信号線
８２…第３信号線
９０…インタフェース判別回路
９２…信号線
９４…電源線
１００…ＳＳＤ
２００…ホスト装置
【技術分野】
【０００１】
本発明は、データを不揮発的に記憶可能なデータ記憶部を備える記憶装置に関する。
【背景技術】
【０００２】
近年、大容量のフラッシュメモリを備えた記憶装置が知られている。例えば、ＳＳＤ（Solid State Drive）と呼ばれる記憶装置である。ＳＳＤは、パーソナルコンピュータに内蔵されるハードディスクドライブと同じ接続インタフェース(例えばＳＡＴＡ)を備え、ハードディスクドライブの代替として利用できる。ＳＳＤは、上記接続インタフェースの他に、ＵＳＢ等の第２の接続インタフェースを備えるものが知られている。この第２の接続インタフェースを用いてパーソナルコンピュータのデータのバックアップを行い、その後、ハードディスクドライブをＳＳＤに取り替える。
【０００３】
上記２つの接続インタフェースを備えるＳＳＤでは、各接続インタフェースによる入出力信号をブリッジチップにより、制御部に橋渡しするのが通常である。ブリッジチップを備えたＳＳＤでは、パーソナルコンピュータ（情報機器）へ取り付ける際に、初期化シーケンスがブリッジチップを備える分だけ複雑になることから、置き換えの互換性不備を引き起こす虞があった。このような問題は、ＳＳＤに限らず、複数のインタフェースを接続可能な記憶装置全般に共通した問題であった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−３３３７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような問題を考慮し、本発明が解決しようとする課題は、記憶装置の置き換えの際の互換性の向上を図ることである。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
【０００７】
［適用例１］ データを不揮発的に記憶可能なデータ記憶部を備える記憶装置において、
前記データ記憶部へのデータの読み書きを制御する制御部と、
第１の規格に則ったインタフェースが接続可能な第１の接続部と、
第２の規格に則ったインタフェースが接続可能な第２の接続部と、
前記第１の接続部と前記制御部との間を結ぶ第１の接続線と、
前記第２の接続部に接続され、前記第２の接続部における入出力信号を、前記第２の規格に則った信号から第１の規格に則った信号に変換するための信号変換部と、
前記第１の接続線の中途の点と前記信号変換部との間を結ぶ第２の接続線と、
前記中途の点に設けられ、前記制御部と前記第１の接続部との間が接続状態で、かつ前記制御部と前記信号変換部との間が非接続状態となる第１のモードと、前記制御部と前記第１の接続部との間が非接続状態で、かつ前記制御部と前記信号変換部との間が接続状態となる第２のモードとの切り替えを行うスイッチ部と
を備える記憶装置。
【０００８】
適用例１に係る記憶装置では、スイッチ部が第１のモードに切り替えられたときに、第１の接続部と制御部との間は、信号変換部を介することなく接続される。このため、記憶装置を第１の規格に則ったインタフェースを利用して電子機器に接続しようとした場合に、信号変換部を設けたにもかかわらず、初期化シーケンスが複雑となることがない。したがって、適用例１に係る記憶装置は、置き換えの際の互換性を向上することができる。
【０００９】
［適用例２］ 適用例１に記載の記憶装置であって、前記第１の接続部または前記第２の接続部を通じて接続されたインタフェースの種類を判別する判別部を備え、前記スイッチ部は、前記判別されたインタフェースの種類に応じて、前記第１のモードと前記第２のモードとの切り替えを行う構成である、記憶装置。
【００１０】
この構成であれば、第１の規格に則ったインタフェースが接続された場合には、第１の規格に則ったインタフェースが接続可能な第１の接続部と制御部との間を直接に接続し、第２の規格に則ったインタフェースが接続された場合には、第２の規格に則ったインタフェースが接続可能な第２の接続部と制御部との間を、信号変換部を介して接続することができる。したがって、変換が必要な第２の規格に則った信号だけを信号変換部に通すことができる。
【００１１】
［適用例３］ 適用例２に記載の記憶装置であって、前記判別部は、前記第１の接続部および前記第２の接続部が備える電源入力端子のうち、少なくとも一方の電源入力端子の電圧を検出することで、前記判別を行う、記憶装置。
【００１２】
この構成であれば、第１の接続部または第２の接続部に供給されている電源電圧を検出することで、接続されたインタフェースの種類を容易に判別することができる。
【００１３】
［適用例４］ 適用例１ないし３のいずれかに記載の記憶装置であって、前記第１のインタフェースは、ＳＡＴＡの接続インタフェースであり、前記第２のインタフェースは、ＵＳＢの接続インタフェースである、記憶装置。
【００１４】
この構成であれば、ＳＡＴＡ接続に加えてＵＳＢ接続において、記憶装置の接続が可能となる。
【００１５】
本発明は、上述した記憶装置としての構成のほか、記憶装置の制御方法や、記憶装置を制御するためのコンピュータプログラムとしても構成することができる。コンピュータプログラムは、コンピュータが読取可能な記録媒体に記録されていてもよい。記録媒体としては、例えば、磁気ディスクや光ディスク、メモリカード、ハードディスク等の種々の媒体を利用することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施例としてのＳＳＤ１００とその周辺の概略構成を示す説明図である。
【図２】パッシブスイッチ７０の機能を説明するための説明図である。
【図３】ＳＥＬ、ＮＣ、ＮＯの相関を示す説明図である。
【図４】参考例としてのＳＳＤ３００の概略構成を示す説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を実施例に基づき説明する。
Ａ．実施例の構成：
図１は、本発明の一実施例としてのＳＳＤとその周辺の概略構成を示す説明図である。本実施例のＳＳＤ１００は、パーソナルコンピュータなどのホスト装置２００に接続されて使用される二次記憶装置であり、外部への接続部として、ＳＡＴＡコネクタ１０とＵＳＢポート２０とを備える。また、ＳＳＤ１００は、ＳＳＤコントローラ３０と、ＵＳＢ／ＳＡＴＡブリッジチップ４０と、複数のフラッシュメモリ５０と、を備えている。
【００１８】
ＳＡＴＡコネクタ１０は、ＳＡＴＡ規格に則ったインタフェースが接続可能な接続部である。ＳＳＤ１００は、ＳＡＴＡコネクタ１０を介して接続されたホスト装置２００との間で通信を行う。本明細書において、ＳＡＴＡ規格には、ｅＳＡＴＡ規格も含まれることとする。ＳＡＴＡコネクタ１０には、ホスト装置２００から電力の供給を受けるための電源入力端子も含まれている。この電源入力端子を介して、電圧５Ｖの電力が供給される（電流についての制限はなし）。
【００１９】
ＳＳＤコントローラ３０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備える小型マイクロコンピュータにより構成され、複数（本実施例では、８つ）のフラッシュメモリ５０へのデータの読み書きを制御する。フラッシュメモリ５０は、ＮＡＮＤ型のものであり、大容量のデータが記憶可能となっている。
【００２０】
なお、ＳＳＤコントローラ３０には、ＳＰＩフラッシュ３２が接続されている。ＳＰＩフラッシュ３２は、シリアル・ペリフェラル・インタフェース（ＳＰＩ）という方式でインタフェースされるフラッシュメモリである。ＳＰＩフラッシュ３２には、ＳＳＤコントローラ３０で用いられるファームウェアが記憶されている。ＳＳＤコントローラ３０は、ＳＰＩフラッシュ３２からファームウェアを読み出し、そのファームウェアをＲＡＭに一旦記憶し、ＣＰＵによりファームウェアを実行する。
【００２１】
ＳＳＤコントローラ３０には、４本（Ａ＋，Ａ−，Ｂ＋，Ｂ−）のデータ信号線（以下、「第１信号線」と呼ぶ）６０を介してＳＡＴＡコネクタ１０が接続されている。第１信号線６０の中途には、パッシブスイッチ７０が設けられている。換言すれば、第１信号線６０は、ＳＡＴＡコネクタ１０とパッシブスイッチ７０との間を結ぶ信号線部分６１と、パッシブスイッチ７０とＳＳＤコントローラ３０との間を結ぶ信号線部分６２とから構成されている。
【００２２】
ＳＡＴＡコネクタ１０にホスト装置２００から入力されたデータ信号は、パッシブスイッチ７０を介してＳＳＤコントローラ３０に送られる。パッシブスイッチ７０の機能については後述する。ＳＳＤコントローラ３０では、パッシブスイッチ７０側から送られてきたデータ信号に基づいて、複数のフラッシュメモリ５０へのデータの読み書きを行う。
【００２３】
ＵＳＢポート２０は、ＵＳＢ規格に則ったインタフェースが接続可能な接続部である。ＳＳＤ１００は、ＵＳＢポート２０を介して接続されたＵＳＢ機器（例えばホスト装置２００）との間で通信を行う。図示の例では、ＳＳＤ１００とホスト装置２００との間は、ＳＡＴＡのインタフェースで接続されているが、これに換えて、ＵＳＢポート２０を利用することで、ＵＳＢのインタフェースで接続することが可能となる。ＵＳＢポート２０には、前記ＵＳＢ機器から電力の供給を受けるための電源入力端子（ＶＢｕｓ）も含まれている。ＶＢｕｓを介して、電圧５Ｖ、最大電流５００ｍＡの電力が供給される。
【００２４】
ＵＳＢポート２０は、第２信号線８０を介してＵＳＢ／ＳＡＴＡブリッジチップ４０に接続されている。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備える小型マイクロコンピュータにより構成され、入力信号をＵＳＢ規格に則った信号からＳＡＴＡ規格に則った信号に変換する処理を行う。ＵＳＢポート２０から送られてきたデータ信号は、ＵＳＢ／ＳＡＴＡブリッジチップ４０によりＳＡＴＡ規格に則った信号に変換されて出力する。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、第３信号線８２を介してパッシブスイッチ７０に接続されている。
【００２５】
なお、ＵＳＢ／ＳＡＴＡブリッジチップ４０には、ＳＰＩフラッシュ４２が接続されている。ＳＰＩフラッシュ４２には、ＵＳＢ／ＳＡＴＡブリッジチップ４０で用いられるファームウェアが記憶されている。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、ＳＰＩフラッシ４２からファームウェアを読み出し、そのファームウェアをＲＡＭに一旦記憶し、ＣＰＵによりファームウェアを実行する。
【００２６】
図２は、パッシブスイッチ７０の機能を説明するための説明図である。パッシブスイッチ７０は、２つの２極／双投スイッチを備えた集積回路であり、下記の端子を備える。
【００２７】
ＣＯＭ１＋：アナログスイッチ１、正のコモン端子
ＣＯＭ１−：アナログスイッチ１、負のコモン端子
ＣＯＭ２＋：アナログスイッチ２、正のコモン端子
ＣＯＭ２−：アナログスイッチ２、負のコモン端子
ＮＣ１＋：アナログスイッチ１、正のノーマリクローズ端子
ＮＣ１−：アナログスイッチ１、負のノーマリクローズ端子
ＮＯ１＋：アナログスイッチ１、正のノーマリオープン端子
ＮＯ１−：アナログスイッチ１、負のノーマリオープン端子
ＮＣ２＋：アナログスイッチ２、正のノーマリクローズ端子
ＮＣ２−：アナログスイッチ２、負のノーマリクローズ端子
ＮＯ２＋：アナログスイッチ２、正のノーマリオープン端子
ＮＯ２−：アナログスイッチ２、負のノーマリオープン端子
ＳＥＬ：制御信号入力端子
Ｖ＋：正の電源電圧入力
ＧＮＤ：グラウンド
【００２８】
ＣＯＭ１＋、ＣＯＭ１−の端子にＳＳＤコントローラ３０のＡ＋，Ａ−のデータ信号線（６２の一部）が接続され、ＣＯＭ２＋、ＣＯＭ２−の端子にＳＳＤコントローラ３０のＢ＋，Ｂ−のデータ信号線（６２の一部）が接続される。ＮＣ１＋、ＮＣ１−の端子にＳＡＴＡコネクタ１０のＡ＋，Ａ−のデータ信号線（６１の一部）が接続され、ＮＣ２＋、ＮＣ２−の端子にＳＡＴＡコネクタ１０の他のＢ＋，Ｂ−のデータ信号線（６１の一部）が接続される。ＮＯ１＋、ＮＯ１−の端子にＵＳＢ／ＳＡＴＡブリッジチップ４０のＡ＋，Ａ−のデータ信号線（８２の一部）が接続され、ＮＯ２＋、ＮＯ２−の端子にＵＳＢ／ＳＡＴＡブリッジチップ４０の他のＢ＋，Ｂ−のデータ信号線（８２の一部）が接続される。ＳＥＬの端子には、信号線９２（図１）を介してインタフェース判別回路９０が接続されている。
【００２９】
インタフェース判別回路９０は、ＳＳＤ１００とホスト装置２００との間を接続するインタフェースの種類を判別するための回路であり、ＵＳＢポート２０のＶＢｕｓの端子と電源線９４を介して接続されている。インタフェース判別回路９０は、ＵＳＢの電源線９４を通じて所定の電圧値（例えば、３Ｖ）以上の電圧が入力された場合に、ＳＳＤ１００とホスト装置２００との間の接続インタフェースはＵＳＢであると判別し、前記所定の電圧値を下回る電圧が入力された場合に、前記接続インタフェースはＳＡＴＡであると判別する。この判別結果を示す信号が、信号線９２を介してパッシブスイッチ７０のＳＥＬ端子に送られる。例えば、ＳＡＴＡと判別されたときに値０が、ＵＳＢと判別されたときに値１が、ＳＥＬ端子に送られる。
【００３０】
図３は、ＳＥＬ、ＮＣ（ノーマリクローズ端子）、ＮＯ（ノーマリオープン端子）の相関を示す説明図である。図示の表ＴＢに示すように、ＳＥＬに接続インタフェースがＳＡＴＡであることを示す値０が入力された場合には、ＳＡＴＡコネクタ１０が接続されるＮＣがオン状態、ＵＳＢポート２０が接続されるＮＯがオフ状態となる。こうした状態を、以下「第１のモード」と呼ぶ。第１のモードでは、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続状態で、かつＳＳＤコントローラ３０とＵＳＢ／ＳＡＴＡブリッジチップ４０との間が非接続となる。
【００３１】
一方、ＳＥＬに接続インタフェースがＵＳＢであることを示す値１が入力された場合には、ＳＡＴＡコネクタ１０が接続されるＮＣがオフ状態、ＵＳＢポート２０が接続されるＮＯがオン状態となる。こうした状態を、以下、「第２のモード」と呼ぶ。第２のモードでは、ＳＳＤコントローラ３０とＵＳＢ／ＳＡＴＡブリッジチップ４０との間が接続状態で、かつＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が非接続となる。
【００３２】
以上のように構成されたＳＳＤ１００において、フラッシュメモリ５０が適用例１における「データ記憶部」に、ＳＳＤコントローラ３０が適用例１における「制御部」に、ＳＡＴＡコネクタ１０が適用例１における「第１の接続部」に、ＵＳＢポート２０が適用例１における「第２の接続部」に、第１信号線６０が適用例１における「第１の接続線」に、ＵＳＢ／ＳＡＴＡブリッジチップ４０が適用例１における「信号変換部」に、第３信号線８２が適用例１における「第２の接続線」に、パッシブスイッチ７０が適用例１における「スイッチ部」に、それぞれ相当する。
【００３３】
以上で説明した第１実施例のＳＳＤ１００によれば、ＳＳＤ１００とホスト装置２００との間の接続インタフェースがＵＳＢである場合には、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介して、ＵＳＢポート２０とＳＳＤコントローラ３０との間が接続される。これにより、ＵＳＢポート２０から入力されたデータをフラッシュメモリ５０へ書き込んだり、フラッシュメモリ５０に記憶されたデータをＵＳＢポート２０から読み出すことが可能となる。一方、ＳＳＤ１００とホスト装置２００との間の接続インタフェースがＳＡＴＡである場合には、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介することなく、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間が接続される。これにより、ＳＡＴＡコネクタ１０から入力されたデータをフラッシュメモリ５０へ書き込んだり、フラッシュメモリ５０に記憶されたデータをＳＡＴＡコネクタ１０から読み出すことが可能となる。
【００３４】
前述したように、接続インタフェースがＳＡＴＡである場合には、パッシブスイッチ７０が第１のモードに切り替えられたときに、ＳＳＤコントローラ３０とＳＡＴＡコネクタ１０との間は、ＵＳＢ／ＳＡＴＡブリッジチップ４０を介することなく接続される。このため、次に説明する参考例に比べて、パーソナルコンピュータへ取り付ける際の初期化シーケンスが簡単で済む。
【００３５】
Ｂ．比較のための参考例：
図４は、参考例としてのＳＳＤの概略構成を示す説明図である。図１に示した本発明の一実施例（以下、「本発明実施例」と呼ぶ）のＳＳＤ１００と、図３に示した参考例のＳＳＤ３００とで同一の構成要素には、同一の符号を付している。図４に示すように、参考例のＳＳＤ３００は、図１に示した本発明実施例のＳＳＤ１００と比較して、パッシブスイッチを備えないことが主に相違する。ＳＡＴＡコネクタ１０に接続されるデータ信号線３６０は、ＵＳＢ／ＳＡＴＡブリッジチップ４０に接続される。ＵＳＢ／ＳＡＴＡブリッジチップ４０は、本発明実施例と同様に、ＵＳＢ規格に則った入力信号をＳＡＴＡ規格に則った入力信号に変換して出力するもので、この参考例では、ＳＡＴＡコネクタ１０から送られてきたＳＡＴＡ規格に則った入力信号をそのまま出力する処理も行なっている。
【００３６】
ＵＳＢ／ＳＡＴＡブリッジチップ４０の出力信号は、データ信号線３８２を介してＳＳＤコントローラ３０に送られる。この参考例では、パッシブスイッチを備えないことに伴って、インタフェース判別回路も備えない。
【００３７】
こうした構成の参考例のＳＳＤ３００では、ＳＡＴＡコネクタ１０から入力されたデータ信号、あるいはＵＳＢポート２０から入力されたデータ信号を、ＵＳＢ／ＳＡＴＡブリッジチップ４０により、ＳＡＴＡ規格に則った入力信号はそのまま、ＵＳＢ規格に則った入力信号はＳＡＴＡ規格に則った信号に変換して、ＳＳＤコントローラ３０に橋渡しすることができる。
【００３８】
しかしながら、ＳＡＴＡを利用してＳＳＤ３００をホスト装置２００へ取り付ける際には、ホスト装置２００とＵＳＢ／ＳＡＴＡブリッジチップ４０との間、およびＵＳＢ／ＳＡＴＡブリッジチップ４０とＳＳＤコントローラ３０との間で、逐一コマンドのやりとりを行っていく必要があり、初期化シーケンスが複雑になるという問題がある。
【００３９】
Ｃ．実施例の効果：
これに対して、図１に示した本発明実施例のＳＳＤ１００によれば、ＵＳＢ／ＳＡＴＡブリッジチップ４０を設けたにもかかわらず、ＳＳＡＴＡを利用してＳＤ１００をホスト装置２００に接続する際には、初期化シーケンスは、ホスト装置２００とＳＳＤコントローラ３０との間でコマンドのやりとりを行うだけで済むことから、初期化シーケンスが簡単に済む。したがって、本発明実施例のＳＳＤ１００によれば、初期化シーケンスが簡単に済むことから、置き換えの際の互換性を向上することができる。
【００４０】
また、本発明実施例のＳＳＤ１００によれば、ホスト装置２００から送られてくるデータ信号に、ＳＳＤコントローラ３０で対応していながらＳＡＴＡブリッジチップ４０で対応していないコマンドが含まれるような場合にも、問題なく対応できる。これに対して、参考例のＳＳＤ３００では、前記コマンドを含むデータ信号はＳＡＴＡブリッジチップ４０を介することから、互換性不備が発生した。したがって、この理由からも、本発明実施例のＳＳＤ１００は、置き換えの際の互換性がより高いことが判る。
【００４１】
Ｄ．変形例：
・変形例１：
前記実施例では、ＵＳＢポート２０の電源線９４だけがインタフェース判別回路９０に接続されているが、これに換えて、ＵＳＢポート２０の電源線９４と、ＳＡＴＡコネクタ１０の電源線とがインタフェース判別回路９０に接続される構成としてもよい。この場合、両電源線の電圧を検出することで、いずれのインタフェースであるかを検出することができる。また、ＳＡＴＡコネクタ１０の電源線だけがインタフェース判別回路９０に接続される構成として、ＳＡＴＡコネクタ１０を通じて電源が供給されていなければ、ＵＳＢポート２０を通じて電源が供給されていると判断することができるので、これによっても接続インタフェースの判別が可能となる。
【００４２】
・変形例２：
前記第２実施例では、接続インタフェースとしてＳＡＴＡとＵＳＢとを用いているが、接続インタフェースの種類はこれらに限られない。例えば、ＰＡＴＡやＩＥＥＥ１３９４、ＰｏＥ（Power over Ethernet(登録商標)）対応のＬＡＮインタフェースなど、ＳＳＤ等の記憶装置に給電可能な種々の接続インタフェースを適用することが可能である。
【００４３】
・変形例３：
前記実施例では、データ記憶部としてのフラッシュメモリ５０を、ＮＡＮＤ型のものとしていたが、これに換えて、ＦＲＡＭ、ＭＲＡＭ等としてもよい。また、前記実施例では、本発明をＳＳＤに適用することとしたが、本発明は、ハードディスクや光ディスク、磁気ディスク等を記録媒体とする記憶装置に対しても適用することが可能である。この場合、例えば、ハードディスクや光ディスク、磁気ディスク等の回転数を増減させることで、接続インタフェースに応じて消費電力を調整することが可能である。
【００４４】
・変形例４：
前記実施例において、ハードウェアによって実現した機能は、ソフトウェアによって実現するものとしてもよい。例えば、パッシブスイッチ７０および／またはインタフェース判別回路９０を、ＳＳＤコントローラ３０のＣＰＵにより実行されるソフトウェアよって実現する構成とすることもできる。
【００４５】
なお、前述した実施例および各変形例における構成要素の中の、独立請求項で記載された要素以外の要素は、付加的な要素であり、適宜省略可能である。また、本発明はこれらの実施例および各変形例になんら限定されるものではなく、その要旨を逸脱しない範囲内において種々の態様での実施が可能である。
【符号の説明】
【００４６】
１０…ＳＡＴＡコネクタ
２０…ＵＳＢポート
３０…ＳＳＤコントローラ
３２…ＳＰＩフラッシュ
４０…ＵＳＢ／ＳＡＴＡブリッジチップ
４２…ＳＰＩフラッシュ
５０…フラッシュメモリ
６０…第１信号線
６１…信号線部分
６２…信号線部分
７０…パッシブスイッチ
８０…第２信号線
８２…第３信号線
９０…インタフェース判別回路
９２…信号線
９４…電源線
１００…ＳＳＤ
２００…ホスト装置
【特許請求の範囲】
【請求項１】
データを不揮発的に記憶可能なデータ記憶部を備える記憶装置において、
前記データ記憶部へのデータの読み書きを制御する制御部と、
第１の規格に則ったインタフェースが接続可能な第１の接続部と、
第２の規格に則ったインタフェースが接続可能な第２の接続部と、
前記第１の接続部と前記制御部との間を結ぶ第１の接続線と、
前記第２の接続部に接続され、前記第２の接続部における入出力信号を、前記第２の規格に則った信号から第１の規格に則った信号に変換するための信号変換部と、
前記第１の接続線の中途の点と前記信号変換部との間を結ぶ第２の接続線と、
前記中途の点に設けられ、前記制御部と前記第１の接続部との間が接続状態で、かつ前記制御部と前記信号変換部との間が非接続状態となる第１のモードと、前記制御部と前記第１の接続部との間が非接続状態で、かつ前記制御部と前記信号変換部との間が接続状態となる第２のモードとの切り替えを行うスイッチ部と
を備える記憶装置。
【請求項２】
請求項１に記載の記憶装置であって、
前記第１の接続部または前記第２の接続部を通じて接続されたインタフェースの種類を判別する判別部を備え、
前記スイッチ部は、
前記判別されたインタフェースの種類に応じて、前記第１のモードと前記第２のモードとの切り替えを行う構成である、記憶装置。
【請求項３】
請求項２に記載の記憶装置であって、
前記判別部は、前記第１の接続部および前記第２の接続部が備える電源入力端子のうち、少なくとも一方の電源入力端子の電圧を検出することで、前記判別を行う、記憶装置。
【請求項４】
請求項１ないし３のいずれかに記載の記憶装置であって、
前記第１のインタフェースは、ＳＡＴＡの接続インタフェースであり、
前記第２のインタフェースは、ＵＳＢの接続インタフェースである、記憶装置。
【請求項１】
データを不揮発的に記憶可能なデータ記憶部を備える記憶装置において、
前記データ記憶部へのデータの読み書きを制御する制御部と、
第１の規格に則ったインタフェースが接続可能な第１の接続部と、
第２の規格に則ったインタフェースが接続可能な第２の接続部と、
前記第１の接続部と前記制御部との間を結ぶ第１の接続線と、
前記第２の接続部に接続され、前記第２の接続部における入出力信号を、前記第２の規格に則った信号から第１の規格に則った信号に変換するための信号変換部と、
前記第１の接続線の中途の点と前記信号変換部との間を結ぶ第２の接続線と、
前記中途の点に設けられ、前記制御部と前記第１の接続部との間が接続状態で、かつ前記制御部と前記信号変換部との間が非接続状態となる第１のモードと、前記制御部と前記第１の接続部との間が非接続状態で、かつ前記制御部と前記信号変換部との間が接続状態となる第２のモードとの切り替えを行うスイッチ部と
を備える記憶装置。
【請求項２】
請求項１に記載の記憶装置であって、
前記第１の接続部または前記第２の接続部を通じて接続されたインタフェースの種類を判別する判別部を備え、
前記スイッチ部は、
前記判別されたインタフェースの種類に応じて、前記第１のモードと前記第２のモードとの切り替えを行う構成である、記憶装置。
【請求項３】
請求項２に記載の記憶装置であって、
前記判別部は、前記第１の接続部および前記第２の接続部が備える電源入力端子のうち、少なくとも一方の電源入力端子の電圧を検出することで、前記判別を行う、記憶装置。
【請求項４】
請求項１ないし３のいずれかに記載の記憶装置であって、
前記第１のインタフェースは、ＳＡＴＡの接続インタフェースであり、
前記第２のインタフェースは、ＵＳＢの接続インタフェースである、記憶装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−４３０２５（Ｐ２０１２−４３０２５Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８１２２２（Ｐ２０１０−１８１２２２）
【出願日】平成２２年８月１３日（２０１０．８．１３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（３９００４０１８７）株式会社バッファロー (378)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１３日（２０１０．８．１３）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＦＲＡＭ
【出願人】（３９００４０１８７）株式会社バッファロー (378)
【Ｆターム（参考）】
[ Back to top ]