試験機能を具備した電力用ディジタル保護リレー装置
【課題】特別な試験器をなくとも系統故障時の模擬による、リレー演算やシーケンスロジックの検証や総合動作試験が実施可能なディジタル保護リレーを提供する。
【解決手段】入力変換器３と、入力変換器３に接続されたアナログ入力部４と、アナログ入力部４にシステムバス２を介して接続されるリレー・シーケンス演算部５を有し、アナログ入力部４が、アナログフィルタ４１と、アナログフィルタ４１に接続されるＡ／Ｄ変換部４２と、Ａ／Ｄ変換部４２に接続されるディジタルフィルタ処理部４３と、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリ４５と、ディジタルフィルタ処理部４３の前段又は後段に設置される切替えスイッチ４４を備え、外部からの指令により切替えスイッチ４４を切替えてメモリ４５上のデータに従って、リレー演算やシーケンス処理，ロジック処理を行う試験機能を具備した。
【解決手段】入力変換器３と、入力変換器３に接続されたアナログ入力部４と、アナログ入力部４にシステムバス２を介して接続されるリレー・シーケンス演算部５を有し、アナログ入力部４が、アナログフィルタ４１と、アナログフィルタ４１に接続されるＡ／Ｄ変換部４２と、Ａ／Ｄ変換部４２に接続されるディジタルフィルタ処理部４３と、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリ４５と、ディジタルフィルタ処理部４３の前段又は後段に設置される切替えスイッチ４４を備え、外部からの指令により切替えスイッチ４４を切替えてメモリ４５上のデータに従って、リレー演算やシーケンス処理，ロジック処理を行う試験機能を具備した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験機能を具備した電力用ディジタル保護リレー装置に関する。
【背景技術】
【０００２】
電力系統に発生する短絡，地絡故障等の故障の除去は、電力系統を形成する送電線，変圧器，母線，発電機といった要素ごとに設置された保護リレー装置が、その守備範囲内に発生した故障に対して動作し、当該故障点を含む区間を遮断器により、残りの健全な電力系統から切り離しすることで行われている。
【０００３】
現在は、系統の電流，電圧情報をディジタル化し、ソフトウェア処理によって、系統故障を判別するアルゴリズムを実現したディジタル保護リレー装置が保護リレー装置の主流となっている。
【０００４】
ディジタル保護リレー装置の概略について述べると、特高向けのディジタル保護リレー装置では、電力系統の電流，電圧情報を電気角３０度や、高速なものでは３.７５度といった周期でサンプリングしてディジタル化し、このデータに対して、ディジタルフィルタ処理や故障検出を実現するためのアルゴリズム演算、いわゆる保護リレー演算を実施して、系統の故障を検出する。さらに、機器の状態や他装置の状態等の入力条件及び、いくつかのリレー演算結果の組み合わせにより構成されるシーケンスロジックを実施し、最終的な引き外し指令、いわゆるトリップ指令を出力する。
【０００５】
保護リレー装置の試験方法について述べると、保護リレーの故障検出機能であるリレー単体の特性試験については、静特性の検証と総合動作試験による検証がある。
【０００６】
静特性の検証については、無歪み試験器により整定値近傍の交流量を入力することで、特性の誤差管理や動作時間の測定を実施している。
【０００７】
一方、総合動作試験は、模擬送電線やディジタルシミュレータにより実施されている。例えば〔特許文献１〕には、系統定数を入力して系統解析プログラムによって系統現象を模擬することが記載されている。
【０００８】
このような試験は、保護対象設備の実故障を模擬し、装置の総合的な機能を確認する試験である。その目的から、総合動作試験の検証設備は、その規模が大きくなり、また、意図する試験ケースを実現するには、模擬送電線設備の調整等が必要であり、試験にかかる工数も大きくなる。
【０００９】
総合動作試験において実施されている、系統故障の模擬による検証は、リレー装置開発時や出荷試験時に実施するのが一般的であるが、リレー演算アルゴリズムの変更，シーケンスロジックの変更や改造を実施した際の総合動作試験の一環として実施される場合もある。また、実際に発生した複雑な系統故障に対して、リレー装置の動作の解析や再検証を実施するケースもあるが、この場合は、ディジタルシミュレータにより系統を模擬するか、系統故障時に記録した実際の系統側の電圧や電流等の波形データが利用できる場合は、この記録波形データに基づいて再現波形を作成する方法が考えられる。
【００１０】
〔特許文献１〕には、外部に計算機を設けて、系統入力等のアナログ入力信号を受信しディジタル信号に変換して記憶する信号蓄積部，テスト用のディジタル入力信号を蓄積する第２の信号蓄積部を備え、これらの信号をディジタル演算処理部に入力して試験を行うことが記載されている。
【００１１】
シミュレーションする場合は、系統モデルと現実の系統の差異がないようなモデルを作成する必要があり、所望の条件を実現するには系統のモデル作成に相当の労力を要する。系統故障時に記録されたデータが活用できる場合であっても、実際の記録波形をパソコン等で加工し、波形データをアンプ等に出力できる試験設備を用いて、波形を再現する必要があるなど、試験設備と波形データの加工等に労力を要している。
【００１２】
したがって、リレーアルゴリズムやシーケンスロジックの変更や改造時に、総合動作試験により、検証を行うためには、試験設備の準備のみならず、その検証条件の準備に相当の労力を払う必要があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−３１７５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述のように、系統故障時の過渡的な波形条件を模擬するには、ディジタルシミュレータや模擬送電線設備といった大規模な試験設備が必要な上、系統に見合った試験条件を調整する労力が必要であり、演算アルゴリズムやシーケンスロジックの検証には相当なコストを必要としている。このことは、リレー開発時のみならず、演算アルゴリズムやシーケンスロジックを改造した際も同様である。
【００１５】
さらに装置を実系統に設置後は、上述したように設備の問題と時間制約によって、現地における総合動作試験の実施には制限があった。
【００１６】
本発明の目的は、特別な試験器がなくとも系統故障時の模擬による、リレー演算やシーケンスロジックの検証や総合動作試験が実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１７】
本発明の他の目的は、特別な設備がなくとも、リレー装置の機能として、系統故障の模擬による総合動作試験機能を設け、リレーの演算やシーケンスロジックの総合動作による確認が容易に実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１８】
本発明のさらに他の目的は、リレーアルゴリズムの変更時やシーケンスロジックの変更時に、容易に短時間で検証が実施可能とする試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１９】
本発明のさらに他の目的は、実際の系統故障時の記録データの再現機能（プレイバック機能）を設けることで、複雑な系統故障に対する再現検証が容易に実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の試験機能を具備した電力用ディジタル保護リレー装置は、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリをディジタルリレー内部に設け、系統側から取り込みするアナログ入力量か、メモリに書き込みしてある波形データのいずれかを読出するように、外部から切替え可能な切替えスイッチを設けて、リレー装置の検証を実施する場合には、切替えスイッチを波形データのメモリ側に切替し、メモリに書き込まれている波形データを保護リレーのサンプリング周期で逐次読出し、この読出したデータに従って、リレーの演算を実施することで、模擬送電線等を利用して、系統故障を模擬した電流，電圧波形を外部から印加した場合と同様の効果が得られるようにしたものである。
【００２１】
切替えスイッチは、保護リレーのヒューマンインターフェイス部の試験設定等でソフト制御により切替える形態であっても、リレー装置に設けたハード的なスイッチにより切替える方式であっても良い。
【００２２】
また、波形データ書き込み用のメモリは、着脱可能な可搬型のメモリであっても、基板上に固定されたメモリであってもよい。
【００２３】
切替えスイッチは、アナログ量をディジタル量に変換するＡ／Ｄ変換器とマイクロプロセッサ等のリレー演算部の間に設けても、演算部で実施されるソフトウェア処理の途中、例えば、ディジタルフィルタ処理実施後の電流，電圧データをリレーアルゴリズムの演算部に受け渡しする処理部分等に、ソフトウェアで実装する形態であっても良い。
【００２４】
また、検証範囲をディジタルリレーを構成するアナログフィルタやＡ／Ｄ変換器等のハードウェアまで拡大する場合には、アナログフィルタの前段に、切替えスイッチを設け、メモリからの読出結果をディジタル・アナログ変換器（Ｄ／Ａ変換器）を通して、所定のレベルのアナログ信号に変換し、再度、フィルタ前段よりスイッチを介して取り込みする回路構成とする。この構成により、あらかじめ波形データメモリに書き込まれている系統故障時の波形データに対するリレー動作の確認が、アナログフィルタやＡ／Ｄ変換器等のハードウェアを含めて検証することが可能である。
【００２５】
また、波形データ書き込み用のメモリと外部とのインターフェイスを設けることで、実際の系統故障時に他装置で記録された波形データやシミュレーション等により取得した波形データを外部からメモリに書き込みすることで、容易にリレー応動の検証が可能である。尚、可搬型のメモリを適用している場合は、メモリの着脱により、データの移動が容易に実施可能である。
【発明の効果】
【００２６】
あらかじめ系統の内部故障や外部故障の代表的なケースをメモリに書き込みしておき、それらを切替えて演算結果を評価することで、リレー演算部のアルゴリズム変更時やシーケンスロジック変更時の評価が容易に実施可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例であるディジタル保護リレー装置の構成図である。
【図２】アナログ入力部におけるアナログ入力データの処理フロー図である。
【図３】本実施例の故障模擬機能を実装した保護リレーを実現するアナログ入力回路の構成例１の詳細を示すブロック図である。
【図４】アナログ入力回路の構成例２の詳細を示すブロック図である。
【図５】Ａ／Ｄ変換後のアナログデータを切替えるアナログ入力部の回路構成図である。
【図６】可搬型のメモリを採用したアナログ入力部の回路構成図である。
【図７】Ａ／Ｄ変換出力と波形データの切替えをハードウェアで実現したアナログ入力部の回路構成図である。
【図８】アナログフィルタの前段より故障模擬データを印加するアナログ入力部の回路構成図である。
【図９】データセーブメモリの例を示す図である。
【図１０】試験設定用ヒューマンインターフェイスの例を示す図である。
【図１１】模擬波形の例を示す図である。
【図１２】試験データ管理テーブルの例を示す図である。
【図１３】波形データメモリの配置例を示す図である。
【図１４】アナログ部処理フローの例を示す流れ図である。
【図１５】入力条件の模擬データのメモリ配置例を示す図である。
【図１６】入力条件の模擬データの例を示す図である。
【図１７】再現試験機能のヒューマンインターフェイスの例を示す図である。
【発明を実施するための形態】
【００２８】
本発明の一実施例を図１から図１７を用いて説明する。図１は、本実施例のディジタル保護リレー装置の構成図である。
【００２９】
本実施例のディジタル保護リレー装置１は、入力変換器３，入力変換器３に接続されたアナログ入力部４，アナログ入力部４にシステムバス２を介して接続されるリレー・シーケンス演算部５及びＩ／Ｏ部６を含んで構成される。
【００３０】
入力変換器３は、変圧器や遮断器といった電力機器に設置されるＰＴやＣＴを介して取り込んだ系統の電流や電圧を、アナログ入力部４で取扱いできる低圧の電圧信号に変換する変換器である。
【００３１】
アナログ入力部４は、アナログフィルタ４１，アナログフィルタ４１に接続されるＡ／Ｄ変換部４２，Ａ／Ｄ変換部４２に接続されるディジタルフィルタ処理部４３，ディジタルフィルタ処理部４３に接続される切替えスイッチ４４，切替えスイッチ４４に接続されるメモリ４５及びバスインターフェイス４６を含んで構成される。メモリ４５には、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みされている。
【００３２】
入力変換器３によって低電圧に変換された系統側のアナログ信号は、アナログフィルタ４１に取り込まれる。アナログフィルタ４１は、不要な周波数成分を除去する特性を持つ。アナログフィルタ４１の出力は、Ａ／Ｄ変換部４２に入力され、ディジタル化処理が実施される。ディジタルフィルタ処理部４３は、ハードウェアやマイクロプロセッサによるソフトウェア処理により実現されており、ディジタルフィルタ処理部４３では、次段のディジタルリレー演算に不要な周波数をカットしたり、必要な周波数の抽出を行う。この結果をバスインターフェイス４６およびシステムバス２を通して、リレー・シーケンス演算部５に受け渡しする。
【００３３】
リレー・シーケンス演算部５は、システムバスインターフェイス５１，システムバスインターフェイス５１に内部バス５４を介して接続される演算部５２及びメモリ５３を含んで構成される。なお、ディジタルフィルタ処理部４３にリレー・シーケンス演算部５を含んだ構成とすることもできる。
【００３４】
リレー・シーケンス演算部５はシステムバス２を介してディジタルデータを読出する。演算部５２は、アナログ入力部４の出力結果をシステムバスインターフェイス５１を介して読出し、リレー演算およびリレー演算結果に基づいたシーケンス演算を実施する。シーケンス演算に必要な外部状態の取り込みは、Ｉ／Ｏ部６を介して実施する。また、最終的なトリップ指令や表示出力もＩ／Ｏ部６を経由して実施する。
【００３５】
Ｉ／Ｏ部６は、システムバスインターフェイス６１，システムバスインターフェイス６１に内部バス６４を介して接続され、補助リレードライバおよび補助リレーから構成されるＤＯ部６２及びバッファやフォトカプラ等から構成されるＤＩ部６３を含んで構成される。なお、ＤＯ部６２とＤＩ部６３を分離し、個別に設けた構成であっても構わない。
【００３６】
ディジタルリレー内部のデータの処理の流れについて説明する。系統側の電圧や電流等のアナログ情報は、入力変換器３，アナログフィルタ４１，Ａ／Ｄ変換部４２，ディジタルフィルタ処理部４３，バスインターフェイス４６及びシステムバス２を経由して、リレー・シーケンス演算部５に受け渡され、演算結果に従って、Ｉ／Ｏ部６を制御する。
【００３７】
ディジタルリレーのアナログ入力部４におけるアナログ入力データの処理フローを図２に示す。アナログフィルタ４１で不要な周波数成分を除去し、その結果をＡ／Ｄ変換部４２でディジタル変換処理する。さらに、ディジタル変換されたデータに対して、ディジタルフィルタ処理部４３でディジタルフィルタ処理を実施し、この結果をバスインターフェイス４６のインターフェイス部を介して、さらに次段のリレー演算部へ受け渡しする。
【００３８】
本実施例では、試験用のアナログ波形データを書き込みしたメモリ４５をアナログ入力部４に設け、リレー演算に使用するアナログ入力データ取り込みの前段に、切替えスイッチ４４を設け、リレー運用時には、系統側からのアナログ取り込みデータを切替えスイッチ４４により選択し、リレー演算を実施し、リレー試験設定時には、切替えスイッチ４４を切替えし、メモリ４５側のデータを選択取り込みしてリレー演算を実施するようにしている。この回路構成により、試験条件により系統側のデータの代わりに波形データを読出し、運用時と同様に、リレー演算を実施させ、あたかも系統側から取り込みした如く、メモリ４５上のデータを取り込みし、リレー演算やシーケンス演算を実施させ、リレーの動作の検証を行うことができるようになっている。
【００３９】
図３は、本実施例の故障模擬機能を実装した保護リレーを実現するアナログ入力回路の構成例１の詳細を示すブロック図である。直列にアナログフィルタ４１，Ａ／Ｄ変換部４２，ディジタルフィルタ処理部４３を設けている。構成例１では、ディジタルフィルタ処理部４３とバスインターフェイス４６の間に切替えスイッチ４４を設け、試験用波形データ書き込み用のメモリ４５を設け、切替えスイッチ４４により、バスインターフェイス４６に受け渡しするデータをディジタルフィルタ処理部４３の出力か、試験用波形データのメモリ４５の内容かのいずれかを選択切替えできる構成としている。バスインターフェイス４６は、さらに次段のリレー演算部へデータを受け渡しする。なお、試験用波形データのメモリ４５には、あらかじめ試験用の波形データを書き込みしておく。
【００４０】
常時のリレー運用時は、切替えスイッチ４４は、ディジタルフィルタ処理部４３の結果を選択し、系統側から取り込まれたアナログデータを次段のリレー演算部へ受け渡しする処理となるので、図２で説明したアナログ入力部のアナログ入力データ処理フローが行われる。
【００４１】
一方、切替えスイッチ４４を試験用波形データのメモリ４５側に切替えた際には、リレーは試験モードとなり、系統側のアナログデータを取り込む代わりに、あらかじめ書き込みされている波形データを読出しし、その内容に基づいて、次段のリレー演算が実施されることになる。
【００４２】
図３では、切替えスイッチ４４をディジタルフィルタ処理部４３とリレー演算部とのインターフェイス部であるバスインターフェイス４６の間に設けたが、切替えスイッチ４４をディジタルフィルタ処理部４３の前段に設けても同様な機能が実現できる。
【００４３】
図４は、アナログ入力回路の構成例２の詳細を示すブロック図である。直列にアナログフィルタ４１、Ａ／Ｄ変換部４２を直列に設け、Ａ／Ｄ変換部４２の出力とディジタルフィルタ処理部４３の間に切替えスイッチ４４を設ける。切替えスイッチ４４は、構成例１と同様に、Ａ／Ｄ変換部４２の出力か、試験用波形データ書き込み用のメモリ４５の出力かのいずれかを選択切替し、次段のディジタルフィルタ処理部４３に受け渡しする回路構成となっている。
【００４４】
図５は、本実施例のアナログ入力部４を実現しうるハードウェア回路構成例を示す。図５に示す回路構成例は、基板上に固定的に実装されるメモリで実現した例である。直列に系統側情報を入力変換器から入力するアナログフィルタ４１，信号をＡ／Ｄ変換するＡ／Ｄ変換部４２が設けられ、アナログ入力部４の内部バス４８を介して、このバス上にＡ／Ｄ変換部４２，演算部１００，メモリ４５，バスインターフェイス４６，メモリ内容の読出や書き込み用のインターフェイス４９が設けられている。
【００４５】
図６は、本実施例のアナログ入力部４を実現しうる他のハードウェア回路の構成例を示す。図６に示す回路構成例は、可搬型のメモリ、いわゆるフラッシュメモリカードやＵＳＢメモリ等を利用した構成例である。直列に系統側情報を入力変換器から入力するアナログフィルタ４１，信号をＡ／Ｄ変換するＡ／Ｄ変換部４２が設けられ、アナログ入力部４の内部バス４８を介して、このバス上にＡ／Ｄ変換部４２，演算部１００，バスインターフェイス４６が設けられている。また、内部バス４８上に可搬型メモリ用のインターフェイス１０１とメモリ４５の物理使用に合わせたソケット１０２を設け、波形データ書き込み用のメモリ４５はソケット１０２を介して接続される。
【００４６】
なお、図５および図６の例では、切替えスイッチをソフトウェアで実現することを想定しているが、ハードウェアで構成した例を図７に示す。
【００４７】
図７では、Ａ／Ｄ変換部４２の出力と演算部１００の内部バス４８の間に切替えスイッチを実現するセレクタ１０３を設けている。本実施例では、セレクタ１０３は、波形データ書き込み用のメモリ４５とＡ／Ｄ変換部４２の出力のいずれかを選択し、演算部１００の内部バス４８へ出力する構成としている。メモリ４５の読出や書き込み用のインターフェイス４９は、本例では、独立した構成としているが、内部バス４８を経由してメモリ４５を読出する構成としても良い。
【００４８】
図５，図６，図７に示す例では、あらかじめメモリに書き込みした波形データにより、リレー演算のアルゴリズムやシーケンスロジックの検証を行うための構成を示したが、アナログフィルタやＡ／Ｄ変換器を含めたリレーシステムの健全性確認まで実施する場合の構成図を図８に示す。
【００４９】
本例では、アナログフィルタ４１の前段に切替えスイッチ１０６を設けている。切替えスイッチ１０６は、入力信号１０７または入力信号１０８のいずれかを設定により選択する回路となっている。本例では、入力信号１０７には系統のアナログ入力情報を取り込みする入力変換器の出力信号が接続されている。演算部１００の内部バス４８には、Ａ／Ｄ変換部４２の出力，波形データ書き込み用のメモリ４５，バスインターフェイス４６，メモリ読出，書き込み用のインターフェイス４９が接続されている。また、内部バス４８上に波形データからアナログ波形を生成するＤ／Ａ変換出力部１０５を設け、Ｄ／Ａ変換出力部１０５は、切替えスイッチ１０６の入力信号１０８と接続されている。
【００５０】
通常の運用時には、切替えスイッチ１０６は、系統側の入力信号１０７を選択し、系統側の入力情報にしたがい、リレー演算が実施される。一方、試験波形印加のモードでは、切替えスイッチ１０８は、入力信号１０８側に切替え、演算部１００は、あらかじめ試験用の波形が書き込まれている波形データのメモリ４５より、波形データを読出し、Ｄ／Ａ変換出力部１０５より出力する。演算部１００は、波形データのメモリ４５に書き込まれているデータのサンプリング周期に従って、データを読出し、Ｄ／Ａ変換出力部１０５へ出力指令を与える処理を繰り返す。
【００５１】
この処理によって、Ｄ／Ａ変換器１０５より、波形データが出力され、切替えスイッチ１０６を介して、再びアナログフィルタ４１，Ａ／Ｄ変換部４２，リレー演算部１００へ取り込まれ、リレー演算処理が実施される。この処理により、あらかじめ書き込まれている波形データによるアナログフィルタやＡ／Ｄ変換器を含めたリレーシステムの健全性の確認が実現できる。
【００５２】
図９は、メモリ４５に記録されているデータの構成例を示す図である。図９に示すように、記録データには、サンプリングした入力電気量が時系列に配置され、リレーの状態，遮断器の状態等が記録されている。
【００５３】
図１０に、保護リレー装置における試験設定の画面の例を示す。図１０に示すようなヒューマンインターフェイスを設け、総合動作模擬の項目７１が設定７２側に選ばれたことを条件に切替えスイッチ４４を系統側からメモリ４５側に切替えするものとする。
【００５４】
また、模擬ケース選択８０のように模擬選択の機能を設けることで、内部故障や外部故障等、あらかじめ決めておいた複数の故障ケースの模擬が可能となる。
【００５５】
図１０では、ケース１（７４）が選択された状態を示している。メモリ４５に準備される系統故障の波形データは模擬故障の時間的な長さが有限となるため、模擬開始のトリガ信号が必要となる。このトリガ信号は、ヒューマンインターフェイス上のスイッチであっても、ハード的なスイッチであっても、設定７２やケース１（７４）の選択された条件を兼用してもよい。
【００５６】
図１２に、試験データの管理用のデータテーブルを示す。試験データ１（９１）はケース１のデータを意味し、試験データ１から試験データＮについて、メモリ４５上のデータの開始アドレス９２，データのサンプル数９３、およびその他の管理情報９４が格納されている。
【００５７】
図１３に、実際の波形データをメモリに格納した例を示す。波形データ１（１２１）がケース１の波形データのエリアである。波形データは、規則的に時系列にデータをならべて配置してあれば良いが、この例では、メモリアドレス１３１から順に波形データを格納したケースを示している。
【００５８】
図１１に、模擬波形の例を示す。サンプリング点１４１から順にサンプリング点１４２，１４３，１４４と１サンプリング周期Δｔの時間を隔てて、波形の瞬時値を図１３に示すようにメモリに格納する。
【００５９】
この例では、サンプリング点１４１のデータをメモリアドレス１３１に格納し、サンプリング点１４２をメモリアドレス１３２に格納するといった具合に時系列的に配置，格納している。また、先頭のデータとなる１３１のメモリアドレスを図１２に示すデータテーブル中のデータ開始アドレス９２に格納しておく。
【００６０】
この構成により、選択された試験データケースに対応したデータ開始アドレスを読出すことで、波形データの先頭のメモリアドレスを取得できる。さらに、模擬波形を形成するデータのサンプル数を図１２に示す管理テーブル中の管理情報９４に保存しておくことで、故障模擬を実施する際に、読出し回数を指定することが可能である。
【００６１】
この構成により、模擬故障データの長さが一定でない複数の試験ケースを装備することが可能となる。また、ディジタルリレーのサンプリング周期と波形データのサンプリング周期が同一でない場合を考慮し、図１２に示す管理テーブルには、サンプリング周波数等を管理情報９４にもたせておき、リレーのサンプリング周期と波形データのサンプリング周期が合致しない場合は、波形データを間引いて使用することで多様なデータの活用も可能である。管理情報としては、ゲインやオフセットの補正等への使用も考えられる。
【００６２】
図１４は、本実施例の模擬故障機能を実現する処理フローチャートの例を示す。図１４では、図１に示すアナログ入力回路構成を実施する場合の処理フローチャートを代表して示し、ディジタルリレーで定周期、通常はサンプリング周期等で実施される一連の処理を示している。
【００６３】
ステップ１５１で、アナログデータの読出し処理を開始する。従来は、ステップ１５３からのＡ／Ｄ変換器のデータ読出処理になるが、本実施例では、ステップ１５２で、総合動作模擬試験のモードであるかどうかの判定を実施する。
【００６４】
この判定により、切替えスイッチの切替え有無の判断が行われ、通常の運用の場合には、ステップ１５３へ進み、Ａ／Ｄ変換器のデータ読出し，ステップ１６３のリレー演算，ステップ１６４のシーケンスロジック演算が行われ、サンプリング周期毎に実施されるリレー機能部の主たる処理が完了する。
【００６５】
総合動作模擬試験のモードが選択されている場合は、ステップ１５３のＡ／Ｄ変換器の読出し処理へは進まず、ステップ１５４で、模擬試験中か、開始前かの判定を実施する。
【００６６】
模擬試験を開始していない場合は、ステップ１５５で、試験開始のトリガを受け付けしたかを判定する。これは前述のようにヒューマンインターフェイスの設定や、外部からのスイッチ条件等で構成する。
【００６７】
トリガを受け付けしていない場合は、ステップ１６３のリレー演算処理へ進む。この場合は、リレー演算に使用する波形データが読出されていないので、リレーとしては無入力の状態になる。
【００６８】
トリガを受け付けした場合は、ステップ１５６で、図１０において選択されている試験ケースに従って、図１２に示す管理情報を取得する。ステップ１５７で、読出アドレスカウンタをこの情報に従ってセットし、ステップ１５８で、データを読出し、ステップ１５９で、リレー演算部へのデータ受け渡しを実施する。
【００６９】
ステップ１６０は読出回数の判定部分であり、試験データの管理情報において指定されるデータサンプル数まで順次読み出すための判定箇所である。選択されている試験ケースの波形データの最後まで達していない、つまりサンプル数だけ読出ししていない場合は、ステップ１６１で、読出アドレスを次のサンプルデータのアドレスを指定するように加算する。
【００７０】
図１３に示すケースでは、メモリアドレス１３１からメモリアドレス１３２，メモリアドレス１３３といった具合に１周期ごとに順番に読出する。ステップ１６１の読出アドレスの加算では、管理情報９４に従って、波形データのサンプリング周期とリレーの演算周期が合致していない場合は、読み飛ばしを実施するように加算値を調整することで、対応が可能である。逆にリレーの演算周期が波形データのサンプリング周期より大きい場合や、サンプリング周波数が整数倍になっていない場合等は、数学的な補間処理を実施することでも対応が可能である。
【００７１】
ステップ１６０で、波形データのサンプル数だけ読出し完了した場合は、ステップ１６２に進んで模擬試験の処理を終了し、次のトリガ受信待ちになる。
【００７２】
図７に示した例により記録されたデータによる再現試験は、図１７に示す試験設定画面において、記録データの選択と再現試験を実施するプレイバックモード２１１を設定して行う。上述した総合動作模擬試験の構成と大きく変わる点はなく、あらかじめ準備しておく故障模擬用の波形データメモリから読出す処理を、図９に示す記録データメモリからの読出しに変えて実現できる。
【００７３】
これまでの説明では、系統側のアナログ情報をメモリ上の波形データにて模擬する構成を述べたが、系統側の機器や他装置から取り込みするＯＮ／ＯＦＦ情報を模擬する方法について説明する。
【００７４】
図１６に、模擬対象の入力情報のタイムチャートを示す。本来、これらの情報は、入力回路を通して外部機器から取り込まれている。図１に示す構成では、ＤＩ部６３から取り込みされている。これらの入力情報は、シーケンスロジック演算を実施する演算部５２で使用される。メモリ４５上のデータでこれらの模擬する場合も波形データ同様に、これらの情報をメモリ４５に配置し、実際の入力回路からの取り込み情報から、メモリ４５からの読出し情報に切替えることで、外部条件を含めた模擬試験が可能である。
【００７５】
図１５に、メモリ４５上に図１６に示す模擬入力情報を実現するデータを記載した例を示す。図１６に示す例では、入力条件１９１〜１９４を含めた８点の入力条件を示している。サンプリング周期ごとに、これら８点の情報をデータ化して、メモリ上に準備し、各々サンプリング点２０１〜２０５に割り付けしている。このデータを波形データ同様にサンプリング周期で読出し、外部からの入力条件の代わりとしてシーケンスロジック演算に使用することで、外部条件を含めた模擬試験が実現できる。
【００７６】
ここでは、あらかじめ試験用としてメモリに書き込まれたデータを使うケースを説明したが、保護リレーの記録機能によってメモリに記録された故障時のデータを使うようにしてもよい。すなわち、ディジタルリレーには、リレー動作の解析用として、データ記録機能を具備しているものが知られているが、前記の切替えスイッチをデータ記録用のメモリと接続することで、系統故障時に記録したデータを直接読出しして、系統故障時のリレー動作の再現が容易に実現可能である。また、系統故障のデータを書き込みするメモリは、データ記録機能用のメモリと共用する構成であっても、メモリを個別に配置する構成であっても良い。
【００７７】
以上の構成により、系統故障の模擬機能や系統故障時のプレイバック機能を有したディジタル保護リレーを実現できる。
本実施例によれば、あらかじめ系統の内部故障や外部故障の代表的なケースをメモリに書き込みしておき、それらを切替えて演算結果を評価することで、リレー演算部のアルゴリズム変更時やシーケンスロジック変更時の評価が容易に実施可能である。
【００７８】
又、試運転時の試験において、容易に系統故障の模擬による総合動作の検証が可能であり、外部表示や他装置との接続等の確認や総合動作検証が容易に実施可能であり、現地における試験工数の削減に大いに貢献できる。
【００７９】
又、保護リレーに実装される波形再生用のメモリに、複雑な系統故障の際に別の保護リレーやオシロ記録装置によって保存されたデータを書き込みするだけで、容易にリレー応動の再現や検証が実現でき、試験設備の大幅な簡素化と再現試験や検証にかかる作業工数を大幅に短縮できる。
【００８０】
又、可搬型のメモリを用いることで、データ記録元の保護リレーから、試験に供する保護リレーへのデータの受け渡しが容易となり、試験効率の向上に寄与する。
【００８１】
又、保護リレーが備えている系統故障時の波形記録メモリの内容をリレー演算用のデータとして読出しし、リレー演算やシーケンスロジックを動作させる機能を設けることで、リレー動作の再現機能を実現できる。本機能は、複雑な系統事象発生時のリレー動作の再現機能を実現するものであり、リレー応動の解析のみならず、他装置の応動検証にも有効である。
【符号の説明】
【００８２】
４１ アナログフィルタ
４２ Ａ／Ｄ変換部
４３ ディジタルフィルタ処理部
４４ 切替えスイッチ
４５ メモリ
４６ バスインターフェイス
【技術分野】
【０００１】
本発明は、試験機能を具備した電力用ディジタル保護リレー装置に関する。
【背景技術】
【０００２】
電力系統に発生する短絡，地絡故障等の故障の除去は、電力系統を形成する送電線，変圧器，母線，発電機といった要素ごとに設置された保護リレー装置が、その守備範囲内に発生した故障に対して動作し、当該故障点を含む区間を遮断器により、残りの健全な電力系統から切り離しすることで行われている。
【０００３】
現在は、系統の電流，電圧情報をディジタル化し、ソフトウェア処理によって、系統故障を判別するアルゴリズムを実現したディジタル保護リレー装置が保護リレー装置の主流となっている。
【０００４】
ディジタル保護リレー装置の概略について述べると、特高向けのディジタル保護リレー装置では、電力系統の電流，電圧情報を電気角３０度や、高速なものでは３.７５度といった周期でサンプリングしてディジタル化し、このデータに対して、ディジタルフィルタ処理や故障検出を実現するためのアルゴリズム演算、いわゆる保護リレー演算を実施して、系統の故障を検出する。さらに、機器の状態や他装置の状態等の入力条件及び、いくつかのリレー演算結果の組み合わせにより構成されるシーケンスロジックを実施し、最終的な引き外し指令、いわゆるトリップ指令を出力する。
【０００５】
保護リレー装置の試験方法について述べると、保護リレーの故障検出機能であるリレー単体の特性試験については、静特性の検証と総合動作試験による検証がある。
【０００６】
静特性の検証については、無歪み試験器により整定値近傍の交流量を入力することで、特性の誤差管理や動作時間の測定を実施している。
【０００７】
一方、総合動作試験は、模擬送電線やディジタルシミュレータにより実施されている。例えば〔特許文献１〕には、系統定数を入力して系統解析プログラムによって系統現象を模擬することが記載されている。
【０００８】
このような試験は、保護対象設備の実故障を模擬し、装置の総合的な機能を確認する試験である。その目的から、総合動作試験の検証設備は、その規模が大きくなり、また、意図する試験ケースを実現するには、模擬送電線設備の調整等が必要であり、試験にかかる工数も大きくなる。
【０００９】
総合動作試験において実施されている、系統故障の模擬による検証は、リレー装置開発時や出荷試験時に実施するのが一般的であるが、リレー演算アルゴリズムの変更，シーケンスロジックの変更や改造を実施した際の総合動作試験の一環として実施される場合もある。また、実際に発生した複雑な系統故障に対して、リレー装置の動作の解析や再検証を実施するケースもあるが、この場合は、ディジタルシミュレータにより系統を模擬するか、系統故障時に記録した実際の系統側の電圧や電流等の波形データが利用できる場合は、この記録波形データに基づいて再現波形を作成する方法が考えられる。
【００１０】
〔特許文献１〕には、外部に計算機を設けて、系統入力等のアナログ入力信号を受信しディジタル信号に変換して記憶する信号蓄積部，テスト用のディジタル入力信号を蓄積する第２の信号蓄積部を備え、これらの信号をディジタル演算処理部に入力して試験を行うことが記載されている。
【００１１】
シミュレーションする場合は、系統モデルと現実の系統の差異がないようなモデルを作成する必要があり、所望の条件を実現するには系統のモデル作成に相当の労力を要する。系統故障時に記録されたデータが活用できる場合であっても、実際の記録波形をパソコン等で加工し、波形データをアンプ等に出力できる試験設備を用いて、波形を再現する必要があるなど、試験設備と波形データの加工等に労力を要している。
【００１２】
したがって、リレーアルゴリズムやシーケンスロジックの変更や改造時に、総合動作試験により、検証を行うためには、試験設備の準備のみならず、その検証条件の準備に相当の労力を払う必要があった。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平８−３１７５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
前述のように、系統故障時の過渡的な波形条件を模擬するには、ディジタルシミュレータや模擬送電線設備といった大規模な試験設備が必要な上、系統に見合った試験条件を調整する労力が必要であり、演算アルゴリズムやシーケンスロジックの検証には相当なコストを必要としている。このことは、リレー開発時のみならず、演算アルゴリズムやシーケンスロジックを改造した際も同様である。
【００１５】
さらに装置を実系統に設置後は、上述したように設備の問題と時間制約によって、現地における総合動作試験の実施には制限があった。
【００１６】
本発明の目的は、特別な試験器がなくとも系統故障時の模擬による、リレー演算やシーケンスロジックの検証や総合動作試験が実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１７】
本発明の他の目的は、特別な設備がなくとも、リレー装置の機能として、系統故障の模擬による総合動作試験機能を設け、リレーの演算やシーケンスロジックの総合動作による確認が容易に実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１８】
本発明のさらに他の目的は、リレーアルゴリズムの変更時やシーケンスロジックの変更時に、容易に短時間で検証が実施可能とする試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【００１９】
本発明のさらに他の目的は、実際の系統故障時の記録データの再現機能（プレイバック機能）を設けることで、複雑な系統故障に対する再現検証が容易に実施可能な試験機能を具備した電力用ディジタル保護リレー装置を提供することにある。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の試験機能を具備した電力用ディジタル保護リレー装置は、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリをディジタルリレー内部に設け、系統側から取り込みするアナログ入力量か、メモリに書き込みしてある波形データのいずれかを読出するように、外部から切替え可能な切替えスイッチを設けて、リレー装置の検証を実施する場合には、切替えスイッチを波形データのメモリ側に切替し、メモリに書き込まれている波形データを保護リレーのサンプリング周期で逐次読出し、この読出したデータに従って、リレーの演算を実施することで、模擬送電線等を利用して、系統故障を模擬した電流，電圧波形を外部から印加した場合と同様の効果が得られるようにしたものである。
【００２１】
切替えスイッチは、保護リレーのヒューマンインターフェイス部の試験設定等でソフト制御により切替える形態であっても、リレー装置に設けたハード的なスイッチにより切替える方式であっても良い。
【００２２】
また、波形データ書き込み用のメモリは、着脱可能な可搬型のメモリであっても、基板上に固定されたメモリであってもよい。
【００２３】
切替えスイッチは、アナログ量をディジタル量に変換するＡ／Ｄ変換器とマイクロプロセッサ等のリレー演算部の間に設けても、演算部で実施されるソフトウェア処理の途中、例えば、ディジタルフィルタ処理実施後の電流，電圧データをリレーアルゴリズムの演算部に受け渡しする処理部分等に、ソフトウェアで実装する形態であっても良い。
【００２４】
また、検証範囲をディジタルリレーを構成するアナログフィルタやＡ／Ｄ変換器等のハードウェアまで拡大する場合には、アナログフィルタの前段に、切替えスイッチを設け、メモリからの読出結果をディジタル・アナログ変換器（Ｄ／Ａ変換器）を通して、所定のレベルのアナログ信号に変換し、再度、フィルタ前段よりスイッチを介して取り込みする回路構成とする。この構成により、あらかじめ波形データメモリに書き込まれている系統故障時の波形データに対するリレー動作の確認が、アナログフィルタやＡ／Ｄ変換器等のハードウェアを含めて検証することが可能である。
【００２５】
また、波形データ書き込み用のメモリと外部とのインターフェイスを設けることで、実際の系統故障時に他装置で記録された波形データやシミュレーション等により取得した波形データを外部からメモリに書き込みすることで、容易にリレー応動の検証が可能である。尚、可搬型のメモリを適用している場合は、メモリの着脱により、データの移動が容易に実施可能である。
【発明の効果】
【００２６】
あらかじめ系統の内部故障や外部故障の代表的なケースをメモリに書き込みしておき、それらを切替えて演算結果を評価することで、リレー演算部のアルゴリズム変更時やシーケンスロジック変更時の評価が容易に実施可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施例であるディジタル保護リレー装置の構成図である。
【図２】アナログ入力部におけるアナログ入力データの処理フロー図である。
【図３】本実施例の故障模擬機能を実装した保護リレーを実現するアナログ入力回路の構成例１の詳細を示すブロック図である。
【図４】アナログ入力回路の構成例２の詳細を示すブロック図である。
【図５】Ａ／Ｄ変換後のアナログデータを切替えるアナログ入力部の回路構成図である。
【図６】可搬型のメモリを採用したアナログ入力部の回路構成図である。
【図７】Ａ／Ｄ変換出力と波形データの切替えをハードウェアで実現したアナログ入力部の回路構成図である。
【図８】アナログフィルタの前段より故障模擬データを印加するアナログ入力部の回路構成図である。
【図９】データセーブメモリの例を示す図である。
【図１０】試験設定用ヒューマンインターフェイスの例を示す図である。
【図１１】模擬波形の例を示す図である。
【図１２】試験データ管理テーブルの例を示す図である。
【図１３】波形データメモリの配置例を示す図である。
【図１４】アナログ部処理フローの例を示す流れ図である。
【図１５】入力条件の模擬データのメモリ配置例を示す図である。
【図１６】入力条件の模擬データの例を示す図である。
【図１７】再現試験機能のヒューマンインターフェイスの例を示す図である。
【発明を実施するための形態】
【００２８】
本発明の一実施例を図１から図１７を用いて説明する。図１は、本実施例のディジタル保護リレー装置の構成図である。
【００２９】
本実施例のディジタル保護リレー装置１は、入力変換器３，入力変換器３に接続されたアナログ入力部４，アナログ入力部４にシステムバス２を介して接続されるリレー・シーケンス演算部５及びＩ／Ｏ部６を含んで構成される。
【００３０】
入力変換器３は、変圧器や遮断器といった電力機器に設置されるＰＴやＣＴを介して取り込んだ系統の電流や電圧を、アナログ入力部４で取扱いできる低圧の電圧信号に変換する変換器である。
【００３１】
アナログ入力部４は、アナログフィルタ４１，アナログフィルタ４１に接続されるＡ／Ｄ変換部４２，Ａ／Ｄ変換部４２に接続されるディジタルフィルタ処理部４３，ディジタルフィルタ処理部４３に接続される切替えスイッチ４４，切替えスイッチ４４に接続されるメモリ４５及びバスインターフェイス４６を含んで構成される。メモリ４５には、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みされている。
【００３２】
入力変換器３によって低電圧に変換された系統側のアナログ信号は、アナログフィルタ４１に取り込まれる。アナログフィルタ４１は、不要な周波数成分を除去する特性を持つ。アナログフィルタ４１の出力は、Ａ／Ｄ変換部４２に入力され、ディジタル化処理が実施される。ディジタルフィルタ処理部４３は、ハードウェアやマイクロプロセッサによるソフトウェア処理により実現されており、ディジタルフィルタ処理部４３では、次段のディジタルリレー演算に不要な周波数をカットしたり、必要な周波数の抽出を行う。この結果をバスインターフェイス４６およびシステムバス２を通して、リレー・シーケンス演算部５に受け渡しする。
【００３３】
リレー・シーケンス演算部５は、システムバスインターフェイス５１，システムバスインターフェイス５１に内部バス５４を介して接続される演算部５２及びメモリ５３を含んで構成される。なお、ディジタルフィルタ処理部４３にリレー・シーケンス演算部５を含んだ構成とすることもできる。
【００３４】
リレー・シーケンス演算部５はシステムバス２を介してディジタルデータを読出する。演算部５２は、アナログ入力部４の出力結果をシステムバスインターフェイス５１を介して読出し、リレー演算およびリレー演算結果に基づいたシーケンス演算を実施する。シーケンス演算に必要な外部状態の取り込みは、Ｉ／Ｏ部６を介して実施する。また、最終的なトリップ指令や表示出力もＩ／Ｏ部６を経由して実施する。
【００３５】
Ｉ／Ｏ部６は、システムバスインターフェイス６１，システムバスインターフェイス６１に内部バス６４を介して接続され、補助リレードライバおよび補助リレーから構成されるＤＯ部６２及びバッファやフォトカプラ等から構成されるＤＩ部６３を含んで構成される。なお、ＤＯ部６２とＤＩ部６３を分離し、個別に設けた構成であっても構わない。
【００３６】
ディジタルリレー内部のデータの処理の流れについて説明する。系統側の電圧や電流等のアナログ情報は、入力変換器３，アナログフィルタ４１，Ａ／Ｄ変換部４２，ディジタルフィルタ処理部４３，バスインターフェイス４６及びシステムバス２を経由して、リレー・シーケンス演算部５に受け渡され、演算結果に従って、Ｉ／Ｏ部６を制御する。
【００３７】
ディジタルリレーのアナログ入力部４におけるアナログ入力データの処理フローを図２に示す。アナログフィルタ４１で不要な周波数成分を除去し、その結果をＡ／Ｄ変換部４２でディジタル変換処理する。さらに、ディジタル変換されたデータに対して、ディジタルフィルタ処理部４３でディジタルフィルタ処理を実施し、この結果をバスインターフェイス４６のインターフェイス部を介して、さらに次段のリレー演算部へ受け渡しする。
【００３８】
本実施例では、試験用のアナログ波形データを書き込みしたメモリ４５をアナログ入力部４に設け、リレー演算に使用するアナログ入力データ取り込みの前段に、切替えスイッチ４４を設け、リレー運用時には、系統側からのアナログ取り込みデータを切替えスイッチ４４により選択し、リレー演算を実施し、リレー試験設定時には、切替えスイッチ４４を切替えし、メモリ４５側のデータを選択取り込みしてリレー演算を実施するようにしている。この回路構成により、試験条件により系統側のデータの代わりに波形データを読出し、運用時と同様に、リレー演算を実施させ、あたかも系統側から取り込みした如く、メモリ４５上のデータを取り込みし、リレー演算やシーケンス演算を実施させ、リレーの動作の検証を行うことができるようになっている。
【００３９】
図３は、本実施例の故障模擬機能を実装した保護リレーを実現するアナログ入力回路の構成例１の詳細を示すブロック図である。直列にアナログフィルタ４１，Ａ／Ｄ変換部４２，ディジタルフィルタ処理部４３を設けている。構成例１では、ディジタルフィルタ処理部４３とバスインターフェイス４６の間に切替えスイッチ４４を設け、試験用波形データ書き込み用のメモリ４５を設け、切替えスイッチ４４により、バスインターフェイス４６に受け渡しするデータをディジタルフィルタ処理部４３の出力か、試験用波形データのメモリ４５の内容かのいずれかを選択切替えできる構成としている。バスインターフェイス４６は、さらに次段のリレー演算部へデータを受け渡しする。なお、試験用波形データのメモリ４５には、あらかじめ試験用の波形データを書き込みしておく。
【００４０】
常時のリレー運用時は、切替えスイッチ４４は、ディジタルフィルタ処理部４３の結果を選択し、系統側から取り込まれたアナログデータを次段のリレー演算部へ受け渡しする処理となるので、図２で説明したアナログ入力部のアナログ入力データ処理フローが行われる。
【００４１】
一方、切替えスイッチ４４を試験用波形データのメモリ４５側に切替えた際には、リレーは試験モードとなり、系統側のアナログデータを取り込む代わりに、あらかじめ書き込みされている波形データを読出しし、その内容に基づいて、次段のリレー演算が実施されることになる。
【００４２】
図３では、切替えスイッチ４４をディジタルフィルタ処理部４３とリレー演算部とのインターフェイス部であるバスインターフェイス４６の間に設けたが、切替えスイッチ４４をディジタルフィルタ処理部４３の前段に設けても同様な機能が実現できる。
【００４３】
図４は、アナログ入力回路の構成例２の詳細を示すブロック図である。直列にアナログフィルタ４１、Ａ／Ｄ変換部４２を直列に設け、Ａ／Ｄ変換部４２の出力とディジタルフィルタ処理部４３の間に切替えスイッチ４４を設ける。切替えスイッチ４４は、構成例１と同様に、Ａ／Ｄ変換部４２の出力か、試験用波形データ書き込み用のメモリ４５の出力かのいずれかを選択切替し、次段のディジタルフィルタ処理部４３に受け渡しする回路構成となっている。
【００４４】
図５は、本実施例のアナログ入力部４を実現しうるハードウェア回路構成例を示す。図５に示す回路構成例は、基板上に固定的に実装されるメモリで実現した例である。直列に系統側情報を入力変換器から入力するアナログフィルタ４１，信号をＡ／Ｄ変換するＡ／Ｄ変換部４２が設けられ、アナログ入力部４の内部バス４８を介して、このバス上にＡ／Ｄ変換部４２，演算部１００，メモリ４５，バスインターフェイス４６，メモリ内容の読出や書き込み用のインターフェイス４９が設けられている。
【００４５】
図６は、本実施例のアナログ入力部４を実現しうる他のハードウェア回路の構成例を示す。図６に示す回路構成例は、可搬型のメモリ、いわゆるフラッシュメモリカードやＵＳＢメモリ等を利用した構成例である。直列に系統側情報を入力変換器から入力するアナログフィルタ４１，信号をＡ／Ｄ変換するＡ／Ｄ変換部４２が設けられ、アナログ入力部４の内部バス４８を介して、このバス上にＡ／Ｄ変換部４２，演算部１００，バスインターフェイス４６が設けられている。また、内部バス４８上に可搬型メモリ用のインターフェイス１０１とメモリ４５の物理使用に合わせたソケット１０２を設け、波形データ書き込み用のメモリ４５はソケット１０２を介して接続される。
【００４６】
なお、図５および図６の例では、切替えスイッチをソフトウェアで実現することを想定しているが、ハードウェアで構成した例を図７に示す。
【００４７】
図７では、Ａ／Ｄ変換部４２の出力と演算部１００の内部バス４８の間に切替えスイッチを実現するセレクタ１０３を設けている。本実施例では、セレクタ１０３は、波形データ書き込み用のメモリ４５とＡ／Ｄ変換部４２の出力のいずれかを選択し、演算部１００の内部バス４８へ出力する構成としている。メモリ４５の読出や書き込み用のインターフェイス４９は、本例では、独立した構成としているが、内部バス４８を経由してメモリ４５を読出する構成としても良い。
【００４８】
図５，図６，図７に示す例では、あらかじめメモリに書き込みした波形データにより、リレー演算のアルゴリズムやシーケンスロジックの検証を行うための構成を示したが、アナログフィルタやＡ／Ｄ変換器を含めたリレーシステムの健全性確認まで実施する場合の構成図を図８に示す。
【００４９】
本例では、アナログフィルタ４１の前段に切替えスイッチ１０６を設けている。切替えスイッチ１０６は、入力信号１０７または入力信号１０８のいずれかを設定により選択する回路となっている。本例では、入力信号１０７には系統のアナログ入力情報を取り込みする入力変換器の出力信号が接続されている。演算部１００の内部バス４８には、Ａ／Ｄ変換部４２の出力，波形データ書き込み用のメモリ４５，バスインターフェイス４６，メモリ読出，書き込み用のインターフェイス４９が接続されている。また、内部バス４８上に波形データからアナログ波形を生成するＤ／Ａ変換出力部１０５を設け、Ｄ／Ａ変換出力部１０５は、切替えスイッチ１０６の入力信号１０８と接続されている。
【００５０】
通常の運用時には、切替えスイッチ１０６は、系統側の入力信号１０７を選択し、系統側の入力情報にしたがい、リレー演算が実施される。一方、試験波形印加のモードでは、切替えスイッチ１０８は、入力信号１０８側に切替え、演算部１００は、あらかじめ試験用の波形が書き込まれている波形データのメモリ４５より、波形データを読出し、Ｄ／Ａ変換出力部１０５より出力する。演算部１００は、波形データのメモリ４５に書き込まれているデータのサンプリング周期に従って、データを読出し、Ｄ／Ａ変換出力部１０５へ出力指令を与える処理を繰り返す。
【００５１】
この処理によって、Ｄ／Ａ変換器１０５より、波形データが出力され、切替えスイッチ１０６を介して、再びアナログフィルタ４１，Ａ／Ｄ変換部４２，リレー演算部１００へ取り込まれ、リレー演算処理が実施される。この処理により、あらかじめ書き込まれている波形データによるアナログフィルタやＡ／Ｄ変換器を含めたリレーシステムの健全性の確認が実現できる。
【００５２】
図９は、メモリ４５に記録されているデータの構成例を示す図である。図９に示すように、記録データには、サンプリングした入力電気量が時系列に配置され、リレーの状態，遮断器の状態等が記録されている。
【００５３】
図１０に、保護リレー装置における試験設定の画面の例を示す。図１０に示すようなヒューマンインターフェイスを設け、総合動作模擬の項目７１が設定７２側に選ばれたことを条件に切替えスイッチ４４を系統側からメモリ４５側に切替えするものとする。
【００５４】
また、模擬ケース選択８０のように模擬選択の機能を設けることで、内部故障や外部故障等、あらかじめ決めておいた複数の故障ケースの模擬が可能となる。
【００５５】
図１０では、ケース１（７４）が選択された状態を示している。メモリ４５に準備される系統故障の波形データは模擬故障の時間的な長さが有限となるため、模擬開始のトリガ信号が必要となる。このトリガ信号は、ヒューマンインターフェイス上のスイッチであっても、ハード的なスイッチであっても、設定７２やケース１（７４）の選択された条件を兼用してもよい。
【００５６】
図１２に、試験データの管理用のデータテーブルを示す。試験データ１（９１）はケース１のデータを意味し、試験データ１から試験データＮについて、メモリ４５上のデータの開始アドレス９２，データのサンプル数９３、およびその他の管理情報９４が格納されている。
【００５７】
図１３に、実際の波形データをメモリに格納した例を示す。波形データ１（１２１）がケース１の波形データのエリアである。波形データは、規則的に時系列にデータをならべて配置してあれば良いが、この例では、メモリアドレス１３１から順に波形データを格納したケースを示している。
【００５８】
図１１に、模擬波形の例を示す。サンプリング点１４１から順にサンプリング点１４２，１４３，１４４と１サンプリング周期Δｔの時間を隔てて、波形の瞬時値を図１３に示すようにメモリに格納する。
【００５９】
この例では、サンプリング点１４１のデータをメモリアドレス１３１に格納し、サンプリング点１４２をメモリアドレス１３２に格納するといった具合に時系列的に配置，格納している。また、先頭のデータとなる１３１のメモリアドレスを図１２に示すデータテーブル中のデータ開始アドレス９２に格納しておく。
【００６０】
この構成により、選択された試験データケースに対応したデータ開始アドレスを読出すことで、波形データの先頭のメモリアドレスを取得できる。さらに、模擬波形を形成するデータのサンプル数を図１２に示す管理テーブル中の管理情報９４に保存しておくことで、故障模擬を実施する際に、読出し回数を指定することが可能である。
【００６１】
この構成により、模擬故障データの長さが一定でない複数の試験ケースを装備することが可能となる。また、ディジタルリレーのサンプリング周期と波形データのサンプリング周期が同一でない場合を考慮し、図１２に示す管理テーブルには、サンプリング周波数等を管理情報９４にもたせておき、リレーのサンプリング周期と波形データのサンプリング周期が合致しない場合は、波形データを間引いて使用することで多様なデータの活用も可能である。管理情報としては、ゲインやオフセットの補正等への使用も考えられる。
【００６２】
図１４は、本実施例の模擬故障機能を実現する処理フローチャートの例を示す。図１４では、図１に示すアナログ入力回路構成を実施する場合の処理フローチャートを代表して示し、ディジタルリレーで定周期、通常はサンプリング周期等で実施される一連の処理を示している。
【００６３】
ステップ１５１で、アナログデータの読出し処理を開始する。従来は、ステップ１５３からのＡ／Ｄ変換器のデータ読出処理になるが、本実施例では、ステップ１５２で、総合動作模擬試験のモードであるかどうかの判定を実施する。
【００６４】
この判定により、切替えスイッチの切替え有無の判断が行われ、通常の運用の場合には、ステップ１５３へ進み、Ａ／Ｄ変換器のデータ読出し，ステップ１６３のリレー演算，ステップ１６４のシーケンスロジック演算が行われ、サンプリング周期毎に実施されるリレー機能部の主たる処理が完了する。
【００６５】
総合動作模擬試験のモードが選択されている場合は、ステップ１５３のＡ／Ｄ変換器の読出し処理へは進まず、ステップ１５４で、模擬試験中か、開始前かの判定を実施する。
【００６６】
模擬試験を開始していない場合は、ステップ１５５で、試験開始のトリガを受け付けしたかを判定する。これは前述のようにヒューマンインターフェイスの設定や、外部からのスイッチ条件等で構成する。
【００６７】
トリガを受け付けしていない場合は、ステップ１６３のリレー演算処理へ進む。この場合は、リレー演算に使用する波形データが読出されていないので、リレーとしては無入力の状態になる。
【００６８】
トリガを受け付けした場合は、ステップ１５６で、図１０において選択されている試験ケースに従って、図１２に示す管理情報を取得する。ステップ１５７で、読出アドレスカウンタをこの情報に従ってセットし、ステップ１５８で、データを読出し、ステップ１５９で、リレー演算部へのデータ受け渡しを実施する。
【００６９】
ステップ１６０は読出回数の判定部分であり、試験データの管理情報において指定されるデータサンプル数まで順次読み出すための判定箇所である。選択されている試験ケースの波形データの最後まで達していない、つまりサンプル数だけ読出ししていない場合は、ステップ１６１で、読出アドレスを次のサンプルデータのアドレスを指定するように加算する。
【００７０】
図１３に示すケースでは、メモリアドレス１３１からメモリアドレス１３２，メモリアドレス１３３といった具合に１周期ごとに順番に読出する。ステップ１６１の読出アドレスの加算では、管理情報９４に従って、波形データのサンプリング周期とリレーの演算周期が合致していない場合は、読み飛ばしを実施するように加算値を調整することで、対応が可能である。逆にリレーの演算周期が波形データのサンプリング周期より大きい場合や、サンプリング周波数が整数倍になっていない場合等は、数学的な補間処理を実施することでも対応が可能である。
【００７１】
ステップ１６０で、波形データのサンプル数だけ読出し完了した場合は、ステップ１６２に進んで模擬試験の処理を終了し、次のトリガ受信待ちになる。
【００７２】
図７に示した例により記録されたデータによる再現試験は、図１７に示す試験設定画面において、記録データの選択と再現試験を実施するプレイバックモード２１１を設定して行う。上述した総合動作模擬試験の構成と大きく変わる点はなく、あらかじめ準備しておく故障模擬用の波形データメモリから読出す処理を、図９に示す記録データメモリからの読出しに変えて実現できる。
【００７３】
これまでの説明では、系統側のアナログ情報をメモリ上の波形データにて模擬する構成を述べたが、系統側の機器や他装置から取り込みするＯＮ／ＯＦＦ情報を模擬する方法について説明する。
【００７４】
図１６に、模擬対象の入力情報のタイムチャートを示す。本来、これらの情報は、入力回路を通して外部機器から取り込まれている。図１に示す構成では、ＤＩ部６３から取り込みされている。これらの入力情報は、シーケンスロジック演算を実施する演算部５２で使用される。メモリ４５上のデータでこれらの模擬する場合も波形データ同様に、これらの情報をメモリ４５に配置し、実際の入力回路からの取り込み情報から、メモリ４５からの読出し情報に切替えることで、外部条件を含めた模擬試験が可能である。
【００７５】
図１５に、メモリ４５上に図１６に示す模擬入力情報を実現するデータを記載した例を示す。図１６に示す例では、入力条件１９１〜１９４を含めた８点の入力条件を示している。サンプリング周期ごとに、これら８点の情報をデータ化して、メモリ上に準備し、各々サンプリング点２０１〜２０５に割り付けしている。このデータを波形データ同様にサンプリング周期で読出し、外部からの入力条件の代わりとしてシーケンスロジック演算に使用することで、外部条件を含めた模擬試験が実現できる。
【００７６】
ここでは、あらかじめ試験用としてメモリに書き込まれたデータを使うケースを説明したが、保護リレーの記録機能によってメモリに記録された故障時のデータを使うようにしてもよい。すなわち、ディジタルリレーには、リレー動作の解析用として、データ記録機能を具備しているものが知られているが、前記の切替えスイッチをデータ記録用のメモリと接続することで、系統故障時に記録したデータを直接読出しして、系統故障時のリレー動作の再現が容易に実現可能である。また、系統故障のデータを書き込みするメモリは、データ記録機能用のメモリと共用する構成であっても、メモリを個別に配置する構成であっても良い。
【００７７】
以上の構成により、系統故障の模擬機能や系統故障時のプレイバック機能を有したディジタル保護リレーを実現できる。
本実施例によれば、あらかじめ系統の内部故障や外部故障の代表的なケースをメモリに書き込みしておき、それらを切替えて演算結果を評価することで、リレー演算部のアルゴリズム変更時やシーケンスロジック変更時の評価が容易に実施可能である。
【００７８】
又、試運転時の試験において、容易に系統故障の模擬による総合動作の検証が可能であり、外部表示や他装置との接続等の確認や総合動作検証が容易に実施可能であり、現地における試験工数の削減に大いに貢献できる。
【００７９】
又、保護リレーに実装される波形再生用のメモリに、複雑な系統故障の際に別の保護リレーやオシロ記録装置によって保存されたデータを書き込みするだけで、容易にリレー応動の再現や検証が実現でき、試験設備の大幅な簡素化と再現試験や検証にかかる作業工数を大幅に短縮できる。
【００８０】
又、可搬型のメモリを用いることで、データ記録元の保護リレーから、試験に供する保護リレーへのデータの受け渡しが容易となり、試験効率の向上に寄与する。
【００８１】
又、保護リレーが備えている系統故障時の波形記録メモリの内容をリレー演算用のデータとして読出しし、リレー演算やシーケンスロジックを動作させる機能を設けることで、リレー動作の再現機能を実現できる。本機能は、複雑な系統事象発生時のリレー動作の再現機能を実現するものであり、リレー応動の解析のみならず、他装置の応動検証にも有効である。
【符号の説明】
【００８２】
４１ アナログフィルタ
４２ Ａ／Ｄ変換部
４３ ディジタルフィルタ処理部
４４ 切替えスイッチ
４５ メモリ
４６ バスインターフェイス
【特許請求の範囲】
【請求項１】
入力変換器と、該入力変換器に接続されたアナログ入力部と、該アナログ入力部にシステムバスを介して接続されるリレー・シーケンス演算部を有し、前記アナログ入力部が、アナログフィルタと、該アナログフィルタに接続されるＡ／Ｄ変換部と、該Ａ／Ｄ変換部に接続されるディジタルフィルタ処理部と、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリと、前記ディジタルフィルタ処理部の前段又は後段に設置される切替えスイッチを備え、外部からの指令により前記切替えスイッチを切替えて前記メモリ上のデータに従って、リレー演算やシーケンス処理、ロジック処理を行う試験機能を具備した電力用ディジタル保護リレー装置。
【請求項２】
試験設定により、系統側から取り込みするアナログデータの代わりに、前記メモリ上にデータとして存在する波形データを読出して、保護リレー演算を実施する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項３】
試験設定により、外部から取り込みするＯＮ／ＯＦＦデータの代わりに、前記メモリ上にデータとして存在するＯＮ／ＯＦＦデータを読出しして、シーケンス処理を実施する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項４】
前記メモリが、ＵＳＢメモリやフラッシュメモリを含む着脱可能な可搬型メモリであって、該可搬型メモリを実装可能なインターフェイスを設けた請求項１に記載の保護リレー演算を実施する試験機能を具備した電力用ディジタル保護リレー装置。
【請求項５】
前記メモリに系統故障時のデータを記録し、試験設定により、系統側のデータの代わりに、前記記録したデータを読出し、その際のリレー応動を再現するプレイバック機能を有する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項６】
波形データのサンプリング周期が、リレー側のサンプリング周期と異なる場合であっても、データの間引き処理や補間を実施することによって、リレーの演算周期と整合をとり、リレー動作の検証を行う請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項１】
入力変換器と、該入力変換器に接続されたアナログ入力部と、該アナログ入力部にシステムバスを介して接続されるリレー・シーケンス演算部を有し、前記アナログ入力部が、アナログフィルタと、該アナログフィルタに接続されるＡ／Ｄ変換部と、該Ａ／Ｄ変換部に接続されるディジタルフィルタ処理部と、系統故障時の電圧波形や電流波形のデータ及び系統側の機器条件等の入力条件をあらかじめ書き込みしたメモリと、前記ディジタルフィルタ処理部の前段又は後段に設置される切替えスイッチを備え、外部からの指令により前記切替えスイッチを切替えて前記メモリ上のデータに従って、リレー演算やシーケンス処理、ロジック処理を行う試験機能を具備した電力用ディジタル保護リレー装置。
【請求項２】
試験設定により、系統側から取り込みするアナログデータの代わりに、前記メモリ上にデータとして存在する波形データを読出して、保護リレー演算を実施する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項３】
試験設定により、外部から取り込みするＯＮ／ＯＦＦデータの代わりに、前記メモリ上にデータとして存在するＯＮ／ＯＦＦデータを読出しして、シーケンス処理を実施する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項４】
前記メモリが、ＵＳＢメモリやフラッシュメモリを含む着脱可能な可搬型メモリであって、該可搬型メモリを実装可能なインターフェイスを設けた請求項１に記載の保護リレー演算を実施する試験機能を具備した電力用ディジタル保護リレー装置。
【請求項５】
前記メモリに系統故障時のデータを記録し、試験設定により、系統側のデータの代わりに、前記記録したデータを読出し、その際のリレー応動を再現するプレイバック機能を有する請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【請求項６】
波形データのサンプリング周期が、リレー側のサンプリング周期と異なる場合であっても、データの間引き処理や補間を実施することによって、リレーの演算周期と整合をとり、リレー動作の検証を行う請求項１に記載の試験機能を具備した電力用ディジタル保護リレー装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−１５５７７９（Ｐ２０１１−１５５７７９Ａ）
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願番号】特願２０１０−１６１３４（Ｐ２０１０−１６１３４）
【出願日】平成２２年１月２８日（２０１０．１．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願日】平成２２年１月２８日（２０１０．１．２８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]