送信装置
【課題】データの系列にかかわらずに送信信号の振幅を一定にすることができる小型かつ低コストの送信装置を提供することを課題とする。
【解決手段】データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、データ系列に応じたパルス幅になるようにパルスを生成するパルス生成部(102)と、前記パルスをフィルタリングするバンドパスフィルタ(103)と、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプ(104)とを有することを特徴とする送信装置が提供される。
【解決手段】データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、データ系列に応じたパルス幅になるようにパルスを生成するパルス生成部(102)と、前記パルスをフィルタリングするバンドパスフィルタ(103)と、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプ(104)とを有することを特徴とする送信装置が提供される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、送信装置に関する。
【背景技術】
【0002】
パルス無線通信システムにおける送信装置として、特開2006−303705号公報の送信装置が公開されている。この送信装置では、クロック信号を遅延し、XOR回路で生成した矩形波信号(パルス信号)を送信信号生成部に印加し、データ信号で変調して送信信号として出力する。送信信号生成部には、データ信号によりパルス信号をオン/オフするためのRFスイッチが用いられる。パルス無線通信システムの使用する周波数帯がマイクロ波帯程度であれば問題は小さいが、30GHzを超えるミリ波帯ともなると、RFスイッチに対して広帯域・高速スイッチ特性が求められる。ところが、広帯域・高速のRFスイッチは大変高価な上、サイズも大きいため、送信装置が大型化し製造コストも高くつくという問題がある。
【0003】
【特許文献1】特開2006−303705号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、データの系列にかかわらずに送信信号の振幅を一定にすることができる小型かつ低コストの送信装置を提供することである。
【課題を解決するための手段】
【0005】
本発明の送信装置は、データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、前記パルスをフィルタリングするバンドパスフィルタと、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプとを有することを特徴とする。
【0006】
また、本発明の送信装置は、データの信号に応じてパルスを生成するパルス生成部と、前記パルスをフィルタリングするバンドパスフィルタと、前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプとを有することを特徴とする。
【発明の効果】
【0007】
データの系列に応じてパルス幅又は増幅率を制御することにより、データの系列にかかわらずに送信信号の振幅を一定にすることができる。また、高帯域・高速のRFスイッチを用いないので、送信装置を小型かつ低コストにすることができる。
【発明を実施するための最良の形態】
【0008】
(参考技術)
図2(A)はパルス無線通信システムの構成例を示す図であり、図2(B)はバンドパスフィルタ103の通過帯域を示す図である。パルス無線通信システムは、ベースバンド信号生成器201、パルス発生器202、バンドパスフィルタ103、送信アンプ104、スイッチ205、アンテナ206、受信アンプ207、バンドパスフィルタ208、検波器209及びベースバンド信号再生器210を有する。ベースバンド信号生成器201、インパルス発生器202、バンドパスフィルタ103及び送信アンプ104は、送信装置を構成する。これに対し、ベースバンド信号再生器210、検波器209、バンドパスフィルタ208及び受信アンプ207は、受信装置を構成する。
【0009】
まず、送信装置について説明する。ベースバンド信号生成器201は、タイムスロット単位のデータを生成し、パルス発生器202に出力する。そのデータは、「1」ではハイレベルになり、「0」ではローレベルになる。インパルス発生器202は、データがハイレベルになると、パルス211(インパルス)を生成する。バンドパスフィルタ103は、パルス211に対して所定の通過帯域のみを通過させるためのフィルタリングを行い、波束212を出力する。
【0010】
図2(B)は、バンドパルフィルタ103の通過帯域222を示す。パルス特性221は、パルス211の周波数特性を示す。波束212は、パルス特性221のうちの通過帯域222の部分のみの周波数成分を有する。UWB(超広帯域無線:Ultra Wide Band)等では、使用可能な周波数帯域が制限されている。その周波数帯域の制限を満たすようにするために、バンドパスフィルタ103を用いる。
【0011】
送信アンプ104は、波束212を増幅し、スイッチ205及びアンテナ206を介して、送信信号213を無線送信する。送信信号213は、波束の有無により、「1」又は「0」を表す。
【0012】
次に、受信装置について説明する。受信アンプ207は、アンテナ206及びスイッチ205を介して、受信信号を受信し、増幅する。バンドパスフィルタ208は、受信アンプ207の出力信号に対して所定の通過帯域のみを通過させるためのフィルタリングを行う。検波器209は、バンドパスフィルタ208の出力信号を検波して出力する。ベースバンド信号再生器210は、検波器209の出力信号を入力し、受信データの再生を行う。
【0013】
インパルス方式による無線通信システムは、マイクロ波帯、準ミリ波帯、UWBをはじめとする超広帯域無線通信システムに利用可能である。インパルス方式は、狭帯域通信方式と比較して、発振器やミキサが不要でRF部の構成が簡素・低コストとなる特徴を有し、広帯域を利用できるミリ波帯においては10Gbpsを超える広帯域無線伝送の実現が期待される。
【0014】
図3(A)は図2(A)のパルス無線通信システム内の送信装置の他の構成例を示す図であり、図3(B)はその送信装置の動作例を示すタイミングチャートである。ノンリターンゼロ/リターンゼロ変換部101は、ベースバンド信号生成器201からデータA及びクロック信号Bを入力し、データAをノンリターンゼロ信号からリターンゼロ信号Cに変換する。パルス生成部311は、ノンリターンゼロ/リターンゼロ変換部101により変換されたリターンゼロ信号Cがハイレベルパルスになると、パルスDを生成する。バンドパスフィルタ103は、パルス生成部311により生成されたパルスDに対して所定の通過帯域のみを通過させるためのフィルタリングを行い、波束信号Eを出力する。送信アンプ104は、バンドパスフィルタ103の出力信号Eを増幅し、送信信号Fを出力する。
【0015】
図3(A)の送信装置は、RFスイッチを不要とする。パルス生成部311は、リターンゼロ信号Cを2系統に分岐して一方に遅延を施し、両者のオーバーラップ部分の論理積を抽出することにより、パルス信号Dを生成する。ところが、パルス生成部311の周波数帯域特性が不十分な場合、パルス生成部311が高周波数の信号Cに追従できず、単発データ301やゼロ連直後のデータ302では、信号E及びF内のパルス303及び304の振幅が不足し、送信レベルが低下する。すなわち、信号D内の連続パルスは、CR時定数に応じて徐々に振幅が大きくなる。その結果、S/Nがデータパターンに依存して変動し伝送性能が劣化する。
【0016】
パルス生成部311に十分な周波数帯域特性を持たせようとすると、消費電力や回路規模が大きくなったり、デバイス性能の限界に直面したりといった問題が生じる。光通信など有線通信では、劣化した単発データの信号レベルが規定値以上に達するように、十分な利得を有するリミット増幅器を用いて飽和動作させることで、こうした問題を回避できる。ところが、無線通信の場合、送信信号を飽和させると占有周波数帯域幅が狭まり、RFパルス幅がタイムスロット以上に広がるため符号間干渉が増大する。このため、リミット増幅器を使用する方法は使えない。
【0017】
(第1の実施形態)
図1は本発明の第1の実施形態による送信装置の構成例を示す図であり、図4はその送信回路の動作例を示すタイミングチャートである。この送信装置以外の部分は、図2(A)のパルス無線通信システムと同じである。送信装置は、1個の半導体チップ110上に、ノンリターンゼロ/リターンゼロ変換部101、パルス生成部102、バンドパスフィルタ103、送信アンプ104、ローレベル(ゼロ)検出部105、遅延器106及び積分器107が設けられる。なお、バンドパスフィルタ103及び送信アンプ104は、半導体チップ110の外に設けてもよい。ノンリターンゼロ/リターンゼロ変換部101、パルス生成部102、バンドパスフィルタ103及び送信アンプ104のうちの2以上が1個の半導体チップ110上に設けられることが好ましい。
【0018】
ノンリターンゼロ/リターンゼロ変換部101は、図2(A)のベースバンド信号生成器201からデータA及びクロック信号Bを入力し、データAをノンリターンゼロ信号からリターンゼロ信号Cに変換する。
【0019】
ローレベル(ゼロ)検出部105は、図2(A)のベースバンド信号生成器201からデータA及びクロック信号Bを入力し、ノンリターン信号のデータAのローレベルを検出してローレベル検出信号Gを出力する。ローレベル検出信号Gは、データAがローレベルのときにハイレベルになり、データAがハイレベルのときにローレベルになる。遅延器106は、クロック信号Bに同期して、ローレベル検出信号Gを遅延させ、信号Hを出力する。信号Hは、信号Gに対して、クロック信号Bの1/2クロック遅れている。
【0020】
積分器107は、信号Hを入力し、信号Hがハイレベルのとき(データAがローレベルのとき)には容量を積分して充電し、信号Hがローレベルのとき(データAがハイレベルのとき)には容量を放電させ、容量の電圧に基づく制御信号Iを出力する。積分器107は、データAが複数回(N回)連続してローレベルになると容量が飽和し、データAが1回ハイレベルになると容量が放電し尽くす。
【0021】
パルス生成部102は、リターンゼロ信号Cに応じて、制御信号Iに応じたパルス幅のパルスDを生成する。すなわち、パルス生成部102は、データAの系列に応じたパルス幅のパルスDを生成する。パルス生成部102は、データAが複数回連続してハイレベルになるときのパルス幅に比べて、データAがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御する。
【0022】
バンドパスフィルタ103は、パルスDに対して所定の通過帯域を通過するようにフィルタリングする。送信アンプ104は、フィルタリングされたパルスEを増幅して送信信号Fとして出力する。送信信号Fは、図2(A)のスイッチ205及びアンテナ206を介して、無線送信される。
【0023】
本実施形態は、パルス幅を調整可能なパルス生成部102を有し、積分器107の出力信号Iをパルス幅制御信号としてパルス生成部102のパルス幅制御端子に入力する。遅延器106は、ノンリターンゼロ/リターンゼロ変換部101での処理遅延時間を補償するために設置する。積分器107は、ローレベルが連続するほどパルス幅が大きくなるようなパルス幅制御信号Iを出力する。ただし、パルス幅制御信号Iは、ローレベル連続回数がN回に達すると飽和する。また、単発の「1」(ハイレベル)及び「1」連続部のうちの最初の「1」を除く部分では、パルス幅が標準値となるように制御信号Iを出力する。ゼロ連直後の「1」のデータでは、幅の広いパルス401及び402言い換えれば周波数帯域の比較的狭いパルス401及び402となるため、パルス生成部102の周波数帯域特性に余裕が生じ、パルス401及び402の振幅を十分に大きくすることができる。パルス401及び402は、図3(B)のパルス幅が狭くかつ振幅の減少したパルス301及び302と比較し、送信信号Fのレベル変動を抑制することができ、データAの系列にかかわらずに送信信号F内のパルス403及び404等の振幅を一定にすることができる。つまり、信号飽和による符号間干渉の問題を回避しつつ、S/Nを最大にすることが可能となる。
【0024】
次に、図1の送信装置内の各ユニットの構成例を図5〜図7に示す。本実施形態は、例えばInP HEMT(高電子移動度トランジスタ)を用いて構成される。
【0025】
図5は、図1のノンリターンゼロ/リターンゼロ変換部101の構成例を示す回路図である。ノンリターンゼロ/リターンゼロ変換部101は、論理積(AND)回路501を有する。論理積回路501は、データA及びクロック信号Bの論理積信号をリターンゼロ信号Cとして出力する。
【0026】
図6(A)は図1のパルス生成部102の構成例を示す回路図、図6(B)はパルス生成部102の動作例を示すタイミングチャート、図6(C)はパルス生成部102のパルス幅制御特性を示すグラフである。バッファ601は、リターンゼロ信号Cを増幅して出力する。遅延制御バッファ602は、制御信号CNT1に応じた遅延時間φ1で、バッファ601の出力信号を遅延し、信号A1を出力する。遅延制御バッファ603は、制御信号CNT2に応じた遅延時間φ2で、バッファ601の出力信号を遅延し、それを反転した信号A2を出力する。否定論理積(NAND)回路604は、信号A1及びA2の否定論理積信号A3を出力する。これにより、信号A3上において、短パルス611を生成することができる。バッファ605は、信号A3を増幅し、信号Dを出力する。なお、バッファ605は、信号A3を反転した信号Dを出力してもよい。
【0027】
図6(C)は、制御信号CNT2を0.6Vに固定し、制御信号CNT1を変化させたときのパルス611のパルス幅を示す。制御信号CNT1の電圧が高くなるほど、パルス幅が広くなる。図1の制御信号Iは、制御信号CNT1として遅延制御バッファ602に入力される。
【0028】
このパルス生成部102は、リターンゼロ信号Cを2系統に分岐し、遅延制御バッファ602および603を使ってわずかな遅延時間差φ1−φ2を作り出し、信号A1及びA2の論理積をとることでパルス信号Dを生成する。遅延制御バッファ602及び603は、制御信号CNT1及びCNT2により遅延時間φ1及びφ2を可変にすることができる。
【0029】
図7は、図1のゼロ検出部105、遅延器106及び積分器107の構成例を示す回路図である。図8は、図7のマスタ型Dフリップフロップフロップ回路701、スレーブ型Dフリップフロップ回路702及び703の構成例を示す回路図である。
【0030】
ゼロ検出部105は、マスタ−スレーブ型Dフリップフロップ回路であり、マスタ型Dフリップフロップ回路701及びスレーブ型Dフリップフロップ回路702を有する。遅延器106は、スレーブ型Dフリップフロップ回路703を有する。積分器107は、nチャネル電界効果トランジスタ704,705及び容量706を有する。
【0031】
データAは、相互に位相が反転した正差動信号Ap及び負差動信号Anを有する。クロック信号Bは、相互に位相が反転した正差動信号Bp及び負差動信号Bnを有する。
【0032】
フリップフロップ回路701〜703は、それぞれ、nチャネル電界効果トランジスタ801〜811、抵抗821〜824及びダイオード831〜833を有する。フリップフロップ回路701及び703は、トランジスタ805のゲートに正差動信号Bpが入力され、トランジスタ806のゲートに負差動信号Bnが入力される。これに対し、フリップフロップ回路702は、トランジスタ805のゲートに負差動信号Bnが入力され、トランジスタ806のゲートに正差動信号Bpが入力される。
【0033】
ゼロ検出部105は、クロック信号B(Bp)の立ち上がりエッジに同期して、データA(Ap)が「1」(ハイレベル)のときには「0」(ローレベル)、データA(Ap)が「0」のときには「1」を出力する。遅延器106は、差動回路として構成され、クロック信号B(Bp)の立ち下がりエッジに同期して、ゼロ検出部105の出力信号を半クロック分遅延させ、正差動信号Op及び負差動信号Onを出力する。正差動信号Op及び負差動信号Onは、相互に位相が反転した信号である。
【0034】
積分器107は、2つの電界効果トランジスタ704及び705を直列に接続し、その相互接続点に容量706を接続することで構成される。高電位側であるトランジスタ704のゲートには正差動信号Opが入力され、低電位側であるトランジスタ705のゲートには負差動信号Onが入力される。
【0035】
信号Opが「1」すなわちデータApが「0」の場合、トランジスタ704が導通し、トランジスタ705はカットオフする。そのため、容量706に電荷が蓄積され、積分器107の出力信号Iの電位は徐々に増加する。
【0036】
これに対し、信号Opが「0」すなわちデータApが「1」の場合、トランジスタ705が導通し、トランジスタ704はカットオフする。そのため、容量706に蓄えられていた電荷は、トランジスタ705を通してグラウンドに放出され、積分器107の出力信号Iの電位は減少する。
【0037】
データApの「0」の連続数がN回に達すると積分器107の出力信号Iは飽和する。ここで、積分器107を構成するトランジスタ704及び705に関する条件を考察する。データApの「0」の連続回数がN回になると出力信号Iが飽和し、データApが1回「1」になると全電荷を放電することから、トランジスタ704及び705のゲート幅(電流値)の比を1:Nとする必要がある。こうした構成をもつ送信装置の動作タイムチャートが図4に示されている。
【0038】
データAが「1」のとき、ノンリターンゼロ/リターンゼロ変換部101は、クロック信号Bの立ち上がりに同期して、ハイレベルの信号Cを発生する。同時に、ゼロ検出部105の出力信号Gが「0」となり、半クロック遅れて、積分器107の入力信号Hがローレベルに下がる。それにより、積分器107の出力信号Iは、ローレベルとなる。
【0039】
データAが「0」になると、ゼロ検出部105の出力信号Gは「1」となり、半クロック遅れて、積分器107の充電が始まる。その結果、パルス幅制御信号Iの信号レベルが上がる。この動作は、次にデータAが「1」になるまで持続する。
【0040】
やがてデータAが「1」になると、パルス生成部102は広いパルス幅のパルスを出力しようとする。広いパルス幅のパルスは、周波数帯域幅が狭いため、パルス生成部102が追随可能となり、十分な振幅をもつパルスが出力される。送信装置は、データAとして「1」が複数連続する場合、最初の「1」にはパルス幅が広くなるように作用するが、2個目以降の「1」は積分器107の出力信号Iがローレベルとなり、標準のパルス幅となる。
【0041】
(第2の実施形態)
図9は本発明の第2の実施形態による送信装置の構成例を示す図であり、図10はその送信回路の動作例を示すタイミングチャートである。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同じである。本実施形態(図9)は、第1の実施形態(図1)に対して、トラックアンドホールド回路901を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0042】
トラックアンドホールド回路901は、クロック信号Bに同期して、積分器107の出力信号Iをトラックアンドホールドし、制御信号Jを送信アンプ104に出力する。制御信号Jは、同一のタイムスロット内では同一レベルにホールドされる。パルス生成部102は、制御信号Iにかかわらず、固定のパルス幅のパルス信号Dを生成する。その結果、パルス信号Dにおいて、単発のパルス1001及び連続パルスのうちの最初のパルス1002の振幅が小さくなる。送信アンプ104は、制御信号Jに応じた増幅率で信号Eを増幅して送信信号Fを出力する。具体的には、送信アンプ104は、制御信号Jのレベルが高いときには大きい増幅率で、制御信号Jのレベルが低いときには小さい増幅率で増幅する。送信アンプ104は、データAが複数回連続してハイレベルになるときの増幅率に比べて、データAがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御する。これにより、送信信号Fは、データAの系列にかかわらずに、波束1003及び1004等の振幅を一定にすることができる。
【0043】
本実施形態は、積分器107の出力信号Iをトラックアンドホールド回路901を介して送信アンプ104の増幅率制御端子に入力する。パルス生成部102からの出力パルスDはゼロ連の影響でパルス1001及び1002の振幅が変動しているが、振幅の減少した部分では送信アンプ104の増幅率が大きくなる。この場合、同一のタイムスロット内で増幅率制御信号Jを一定に保つため、積分器107の後段にトラックアンドホールド回路901を設ける。
【0044】
図11は、図9のトラックアンドホールド回路901の構成例を示す回路図である。トラックアンドホールド回路901は、nチャネル電界効果トランジスタTr1〜Tr13、抵抗R1,R2、容量CHを有する。トランジスタTr3,Tr12及びTr13のゲートには、バイアス電圧が印加される。トランジスタTr8のゲートはハイレベルに固定され、トランジスタTr9のゲートはローレベルに固定される。積分器出力信号Iは、相互に位相が反転した正差動信号Ip及び負差動信号Inを有する。クロック信号Bは、相互に位相が反転した正差動信号Bp及び負差動信号Bnを有する。
【0045】
(第3の実施形態)
図12(A)は制御回路の構成例を示す回路図、図12(B)は制御回路の動作例を示すタイミングチャートである。この制御回路は、第1の実施形態(図1)及び第2の実施形態(図9)のゼロ検出部105、遅延器106及び積分器107に対応し、データA及びクロック信号Bを入力し、制御信号Iを出力する。第1の実施形態及び第2の実施形態のゼロ検出部105、遅延器106及び積分器107を図12(A)の制御回路に置き換えることができる。
【0046】
第1のフリップフロップ回路1201は、クロック信号Bに同期して、データAをラッチし、信号B1を出力する。第2のフリップフロップ回路1202は、クロック信号Bに同期して、データAをラッチして出力する。第3のフリップフロップ回路1203は、クロック信号Bに同期して、第2のフリップフロップ回路1202が出力するデータをラッチし、信号B2を出力する。信号B2は、信号B1に対して、クロック信号Bの1クロック分遅れた信号である。排他的論理和(XOR)回路1204は、信号B1及びB2の排他的論理和信号B3を出力する。バッファ1205は、排他的論理和信号B3を増幅し、信号Iを出力する。信号B3において、データAが単発のパルスのときにハイレベルパルス1211が生成され、データAが連続パルスのうちの先頭パルスのときにハイレベルパルス1212が生成される。これにより、第1の実施形態ではパルス幅が広くなり、第2の実施形態では増幅率が大きくなる。制御信号Iは、ハイレベル又はローレベルの2段階の制御信号である。
【0047】
第1及び第2の実施形態は積分器107等のアナログ回路を使用した例であるが、本実施形態は、アナログ回路を使用せず、デジタル回路のみで構成する例である。データAを2系統に分岐し、1段のDフリップフロップ回路1201と2段のDフリップフロップ回路1202,1203の系統により、1クロック分遅らせる。信号B1及びB2を排他的論理和回路1204に入力すると、データAが「1」単独部分、データAが「1」連続部の先頭部分で、出力信号B3がハイレベルとなって、それらの部分を検出することができる。第1の実施形態に適用する場合には、制御信号Iは、パルス生成部102のパルス幅制御端子に入力される。第2の実施形態に適用する場合には、制御信号Iは、トラックアンドホールド回路901を介して、送信アンプ104の増幅率制御端子に入力される。これにより、データAの「1」単独部分及びデータAの「1」連続部の先頭部分のみ、パルス幅又は増幅率を大きくすることができる。
【0048】
図13(A)及び(B)は、図1の送信回路に図12(A)の制御回路を適用した場合の効果を説明するためタイミングチャートである。
【0049】
図13(A)は、図6(A)の制御信号CNT1及びCNT2の電圧を固定した場合のシミュレーション結果を示す。制御信号CNT1は固定であり、制御信号CNT2は0.6V固定である。制御信号Iは、制御信号CNT1に対応し、図6(C)の0V固定に対応する。送信信号Fは、データAに応じて生成される。この場合、パルス生成部102が生成するパルスの幅は固定であるため、送信信号Fの振幅のばらつき1301は0.2Vになった。
【0050】
図13(B)は、本実施形態の図6(A)の制御信号CNT1として制御信号Iを入力した場合のシミュレーション結果を示す。制御信号CNT1は可変であり、制御信号CNT2は0.6V固定である。制御信号Iは、制御信号CNT1に対応し、図6(C)の0.03V及び0Vに対応する。0連直後の「1」及び1連続部のうちの先頭部では0.03Vになり、それ以外では0Vになる。送信信号Fは、データAに応じて生成される。この場合、パルス生成部102が生成するパルスの幅は可変であるため、送信信号Fの振幅のばらつき1302は0.02Vになり、図13(A)のばらつき1301の1/10に抑制された。
【0051】
図13(A)では0.2V(20%)のパルス振幅ばらつき1301が生じるのに対し、図13(B)の本実施形態では、わずか0.02V(2%)の振幅ばらつき1302に抑制できる。これにより、送信装置の信号対雑音比(S/N)を約2dB改善することができる。これは通信距離に換算して、25%長距離に電波を飛ばせることに相当する。以上の説明より、第1〜第3の実施形態は、消費電力、回路規模等に大きなインパクトを与えることなく、データパターン(特にゼロ連)に依存する出力レベル変動を抑制することができ、送信信号の高品質化が可能になる。
【0052】
(第4の実施形態)
図14は、本発明の第4の実施形態による送信装置の構成例を示す図である。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同じである。本実施形態(図14)は、第1の実施形態(図1)に対して、ゼロ検出部105、遅延器106及び積分器107を削除し、遅延器1401、データ比較器1402、RAM1403及びデジタル/アナログ変換器1404を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0053】
RAM1403は、データAの系列(パターン)と制御信号C2との対応関係を記憶するテーブルであり、上記のように「1」単独部分のデータ及び「1」連続部の先頭部のデータでは、制御信号C2が大きくなる。データ比較器1402は、RAM1403を参照し、データAの系列に対応する制御信号C2を出力する。デジタル/アナログ変換器1404は、制御信号C2をデジタルからアナログに変換し、アナログの制御信号Iをパルス生成部102に出力する。パルス生成部102は、制御信号Iに応じたパルス幅のパルスを生成する。これにより、送信信号Fの振幅ばらつきを防止することができる。
【0054】
遅延器1401は、パルス生成部102に入力される信号C及びIのタイミングを調整するため、データAを遅延したデータC1を出力する。ノンリターンゼロ/リターンゼロ変換部101は、データC1をノンリターンゼロ信号からリターンゼロ信号Cに変換する。
【0055】
以上のように、データ比較器1402は、入力データAのパターンを、予めRAM1403に登録したデータパターンと比較し、最適なパルス幅制御信号C2をデジタル信号として出力する。デジタル/アナログ変換器1404は、デジタル信号として入力されたパルス幅制御信号C2をアナログ値に変換し、制御信号Iをパルス生成部102に出力する。これにより、入力データAのパターンに応じて精度の高い制御信号Iを供給することが可能となる。
【0056】
なお、本実施形態は、第2の実施形態に適用することもできる。その場合、RAM1403は、データAの系列と増幅率制御信号C2との対応関係を記憶する。デジタル/アナログ変換器D/A変換器1404は、図9と同様に、増幅率制御信号Iを、トラックアンドホールド回路901を介して送信アンプ104に出力すればよい。
【0057】
(第5の実施形態)
図15は、本発明の第5の実施形態によるパルスレーダシステム内の送信装置の構成例を示す図である。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同様である。本実施形態(図15)は、第1の実施形態(図1)に対して、ゼロ検出部105、遅延器106及び積分器107を削除し、コード生成部1501、遅延器1502及びデジタル/アナログ変換器1404を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0058】
パルスレーダシステムは、送信信号を送信し、それに対する対象物の反射信号を受信し、送信時刻と受信時刻との差に応じて、パルスレーダシステムから対象物までの距離を測定することができる。その際、パルスレーダシステム内の送信装置は、自己の送信した送信信号の反射信号を基に距離を測定する必要があるため、送信信号内に自己識別用コードをデータとして含ませる。
【0059】
コード生成部1501は、例えばPN発生器であり、測距開始信号D1を入力すると、クロック信号Bに同期して、自己識別用コードを生成してデータAとしてノンリターンゼロ/リターンゼロ変換部101に出力する。また、コード生成部1501は、自己識別用コードのデータAに対応するパルス幅制御信号D2を出力する。遅延器1502は、ノンリターンゼロ/リターンゼロ変換部101の処理遅延時間を補償するため、制御信号D2を遅延し、制御信号D3を出力する。デジタル/アナログ変換器1404は、制御信号D3をデジタルからアナログに変換し、アナログの制御信号Iをパルス生成部102に出力する。パルス生成部102は、制御信号Iに応じたパルス幅のパルスを生成する。これにより、送信信号Fの振幅ばらつきを防止することができる。
【0060】
なお、本実施形態は、第2の実施形態に適用することもできる。その場合、コード生成部1501は、データAの系列に対応する増幅率制御信号D2を出力する。デジタル/アナログ変換器D/A変換器1404は、図9と同様に、増幅率制御信号Iを、トラックアンドホールド回路901を介して送信アンプ104に出力すればよい。
【0061】
以上のように、第1〜第5の実施形態の送信装置によれば、データの系列に応じてパルス幅又は増幅率を制御することにより、データの系列にかかわらずに送信信号の振幅を一定にすることができる。また、高帯域・高速のRFスイッチを用いないので、送信装置を小型かつ低コストにすることができる。
【0062】
また、消費電力・回路規模等に大きなインパクトを与えることなくS/Nを改善し、高い伝送品質を実現することができる。
【0063】
なお、上記の第1〜第5の実施形態では、InP HEMTを用いる例を説明したが、Si CMOS、バイポーラトランジスタでも同様の装置を構成できることは言うまでもない。
【0064】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0065】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0066】
(付記1)
データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
(付記2)
さらに、前記データがローレベルのときには容量を積分して充電し、前記データがハイレベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記3)
さらに、前記ノンリターン信号のデータのローレベルを検出してローレベル検出信号を出力するローレベル検出部と、
前記ローレベル検出信号を遅延させる遅延器を有し、
前記積分器は、前記遅延させられたローレベル検出信号を基に積分することを特徴とする付記2記載の送信装置。
(付記4)
前記積分器は、前記データが複数回連続してローレベルになると前記容量が飽和し、前記データが1回ハイレベルになると前記容量が放電し尽くすことを特徴とする付記2又は3記載の送信装置。
(付記5)
前記パルス生成部は、前記データが複数回連続してハイレベルになるときのパルス幅に比べて、前記データがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御することを特徴とする付記1〜4のいずれか1項に記載の送信装置。
(付記6)
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記パルス生成部は、前記排他的論理和信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記7)
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記8)
さらに、自己識別用コードを生成し、前記自己識別用コードを前記データとして出力するコード生成部を有することを特徴とする付記1記載の送信装置。
(付記9)
さらに、データをノンリターンゼロ信号からリターンゼロ信号に変換し、前記リターンゼロ信号をデータ信号として前記パルス生成部に出力するノンリターンゼロ/リターンゼロ変換部を有することを特徴とする付記1記載の送信装置。
(付記10)
データの信号に応じてパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
(付記11)
さらに、前記データがローレベルのときには容量を積分して充電し、前記データが第2の論理レベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記12)
さらに、前記積分器により出力される制御信号をトラックアンドホールドし、前記送信アンプに出力するトラックアンドホールド回路を有することを特徴とする付記11記載の送信装置。
(付記13)
さらに、前記ノンリターン信号のデータのローレベルを検出してローレベル検出信号を出力するローレベル検出部と、
前記ローレベル検出信号を遅延させる遅延器を有し、
前記積分器は、前記遅延させられたローレベル検出信号を基に積分することを特徴とする付記12記載の送信装置。
(付記14)
前記積分器は、前記データが複数回連続してローレベルになると前記容量が飽和し、前記データが1回ハイレベルになると前記容量が放電し尽くすことを特徴とする付記11〜13のいずれか1項に記載の送信装置。
(付記15)
前記送信アンプは、前記データが複数回連続してハイレベルになるときの増幅率に比べて、前記データがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御することを特徴とする付記10〜14のいずれか1項に記載の送信装置。
(付記16)
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記送信アンプは、前記排他的論理和信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記17)
さらに、前記排他的論理和回路により出力される排他的論理和信号をトラックアンドホールドし、前記送信アンプに出力するトラックアンドホールド回路を有することを特徴とする付記16記載の送信装置。
(付記18)
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記19)
さらに、自己識別用コードを生成し、前記自己識別用コードを前記データとして出力するコード生成部を有することを特徴とする付記10記載の送信装置。
(付記20)
さらに、データをノンリターンゼロ信号からリターンゼロ信号に変換し、前記リターンゼロ信号をデータ信号として前記パルス生成部に出力するノンリターンゼロ/リターンゼロ変換部を有することを特徴とする付記10記載の送信装置。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態による送信装置の構成例を示す図である。
【図2】図2(A)はインパルス無線通信システムの構成例を示す図であり、図2(B)はバンドパスフィルタの通過帯域を示す図である。
【図3】図3(A)はインパルス無線通信システム内の送信装置の他の構成例を示す図であり、図3(B)はその送信装置の動作例を示すタイミングチャートである。
【図4】本発明の第1の実施形態による送信回路の動作例を示すタイミングチャートである。
【図5】図1のノンリターンゼロ/リターンゼロ変換部の構成例を示す回路図である。
【図6】図6(A)は図1のパルス生成部の構成例を示す回路図、図6(B)はパルス生成部の動作例を示すタイミングチャート、図6(C)はパルス生成部のパルス幅制御特性を示すグラフである。
【図7】図1のゼロ検出部、遅延器及び積分器の構成例を示す回路図である。
【図8】図7のDフリップフロップフロップ回路の構成例を示す回路図である。
【図9】本発明の第2の実施形態による送信装置の構成例を示す図である。
【図10】本発明の第2の実施形態による送信回路の動作例を示すタイミングチャートである。
【図11】図9のトラックアンドホールド回路の構成例を示す回路図である。
【図12】図12(A)は制御回路の構成例を示す回路図、図12(B)は制御回路の動作例を示すタイミングチャートである。
【図13】図13(A)及び(B)は図1の送信回路に図12(A)の制御回路を適用した場合の効果を説明するためタイミングチャートである。
【図14】本発明の第4の実施形態による送信装置の構成例を示す図である。
【図15】本発明の第5の実施形態によるパルスレーダシステム内の送信装置の構成例を示す図である。
【符号の説明】
【0068】
101 ノンリターンゼロ/リターンゼロ変換部
102 パルス生成部
103 バンドパスフィルタ
104 送信アンプ
105 ローレベル(ゼロ)検出部
106 遅延器
107 積分器
【技術分野】
【0001】
本発明は、送信装置に関する。
【背景技術】
【0002】
パルス無線通信システムにおける送信装置として、特開2006−303705号公報の送信装置が公開されている。この送信装置では、クロック信号を遅延し、XOR回路で生成した矩形波信号(パルス信号)を送信信号生成部に印加し、データ信号で変調して送信信号として出力する。送信信号生成部には、データ信号によりパルス信号をオン/オフするためのRFスイッチが用いられる。パルス無線通信システムの使用する周波数帯がマイクロ波帯程度であれば問題は小さいが、30GHzを超えるミリ波帯ともなると、RFスイッチに対して広帯域・高速スイッチ特性が求められる。ところが、広帯域・高速のRFスイッチは大変高価な上、サイズも大きいため、送信装置が大型化し製造コストも高くつくという問題がある。
【0003】
【特許文献1】特開2006−303705号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
本発明の目的は、データの系列にかかわらずに送信信号の振幅を一定にすることができる小型かつ低コストの送信装置を提供することである。
【課題を解決するための手段】
【0005】
本発明の送信装置は、データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、前記パルスをフィルタリングするバンドパスフィルタと、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプとを有することを特徴とする。
【0006】
また、本発明の送信装置は、データの信号に応じてパルスを生成するパルス生成部と、前記パルスをフィルタリングするバンドパスフィルタと、前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプとを有することを特徴とする。
【発明の効果】
【0007】
データの系列に応じてパルス幅又は増幅率を制御することにより、データの系列にかかわらずに送信信号の振幅を一定にすることができる。また、高帯域・高速のRFスイッチを用いないので、送信装置を小型かつ低コストにすることができる。
【発明を実施するための最良の形態】
【0008】
(参考技術)
図2(A)はパルス無線通信システムの構成例を示す図であり、図2(B)はバンドパスフィルタ103の通過帯域を示す図である。パルス無線通信システムは、ベースバンド信号生成器201、パルス発生器202、バンドパスフィルタ103、送信アンプ104、スイッチ205、アンテナ206、受信アンプ207、バンドパスフィルタ208、検波器209及びベースバンド信号再生器210を有する。ベースバンド信号生成器201、インパルス発生器202、バンドパスフィルタ103及び送信アンプ104は、送信装置を構成する。これに対し、ベースバンド信号再生器210、検波器209、バンドパスフィルタ208及び受信アンプ207は、受信装置を構成する。
【0009】
まず、送信装置について説明する。ベースバンド信号生成器201は、タイムスロット単位のデータを生成し、パルス発生器202に出力する。そのデータは、「1」ではハイレベルになり、「0」ではローレベルになる。インパルス発生器202は、データがハイレベルになると、パルス211(インパルス)を生成する。バンドパスフィルタ103は、パルス211に対して所定の通過帯域のみを通過させるためのフィルタリングを行い、波束212を出力する。
【0010】
図2(B)は、バンドパルフィルタ103の通過帯域222を示す。パルス特性221は、パルス211の周波数特性を示す。波束212は、パルス特性221のうちの通過帯域222の部分のみの周波数成分を有する。UWB(超広帯域無線:Ultra Wide Band)等では、使用可能な周波数帯域が制限されている。その周波数帯域の制限を満たすようにするために、バンドパスフィルタ103を用いる。
【0011】
送信アンプ104は、波束212を増幅し、スイッチ205及びアンテナ206を介して、送信信号213を無線送信する。送信信号213は、波束の有無により、「1」又は「0」を表す。
【0012】
次に、受信装置について説明する。受信アンプ207は、アンテナ206及びスイッチ205を介して、受信信号を受信し、増幅する。バンドパスフィルタ208は、受信アンプ207の出力信号に対して所定の通過帯域のみを通過させるためのフィルタリングを行う。検波器209は、バンドパスフィルタ208の出力信号を検波して出力する。ベースバンド信号再生器210は、検波器209の出力信号を入力し、受信データの再生を行う。
【0013】
インパルス方式による無線通信システムは、マイクロ波帯、準ミリ波帯、UWBをはじめとする超広帯域無線通信システムに利用可能である。インパルス方式は、狭帯域通信方式と比較して、発振器やミキサが不要でRF部の構成が簡素・低コストとなる特徴を有し、広帯域を利用できるミリ波帯においては10Gbpsを超える広帯域無線伝送の実現が期待される。
【0014】
図3(A)は図2(A)のパルス無線通信システム内の送信装置の他の構成例を示す図であり、図3(B)はその送信装置の動作例を示すタイミングチャートである。ノンリターンゼロ/リターンゼロ変換部101は、ベースバンド信号生成器201からデータA及びクロック信号Bを入力し、データAをノンリターンゼロ信号からリターンゼロ信号Cに変換する。パルス生成部311は、ノンリターンゼロ/リターンゼロ変換部101により変換されたリターンゼロ信号Cがハイレベルパルスになると、パルスDを生成する。バンドパスフィルタ103は、パルス生成部311により生成されたパルスDに対して所定の通過帯域のみを通過させるためのフィルタリングを行い、波束信号Eを出力する。送信アンプ104は、バンドパスフィルタ103の出力信号Eを増幅し、送信信号Fを出力する。
【0015】
図3(A)の送信装置は、RFスイッチを不要とする。パルス生成部311は、リターンゼロ信号Cを2系統に分岐して一方に遅延を施し、両者のオーバーラップ部分の論理積を抽出することにより、パルス信号Dを生成する。ところが、パルス生成部311の周波数帯域特性が不十分な場合、パルス生成部311が高周波数の信号Cに追従できず、単発データ301やゼロ連直後のデータ302では、信号E及びF内のパルス303及び304の振幅が不足し、送信レベルが低下する。すなわち、信号D内の連続パルスは、CR時定数に応じて徐々に振幅が大きくなる。その結果、S/Nがデータパターンに依存して変動し伝送性能が劣化する。
【0016】
パルス生成部311に十分な周波数帯域特性を持たせようとすると、消費電力や回路規模が大きくなったり、デバイス性能の限界に直面したりといった問題が生じる。光通信など有線通信では、劣化した単発データの信号レベルが規定値以上に達するように、十分な利得を有するリミット増幅器を用いて飽和動作させることで、こうした問題を回避できる。ところが、無線通信の場合、送信信号を飽和させると占有周波数帯域幅が狭まり、RFパルス幅がタイムスロット以上に広がるため符号間干渉が増大する。このため、リミット増幅器を使用する方法は使えない。
【0017】
(第1の実施形態)
図1は本発明の第1の実施形態による送信装置の構成例を示す図であり、図4はその送信回路の動作例を示すタイミングチャートである。この送信装置以外の部分は、図2(A)のパルス無線通信システムと同じである。送信装置は、1個の半導体チップ110上に、ノンリターンゼロ/リターンゼロ変換部101、パルス生成部102、バンドパスフィルタ103、送信アンプ104、ローレベル(ゼロ)検出部105、遅延器106及び積分器107が設けられる。なお、バンドパスフィルタ103及び送信アンプ104は、半導体チップ110の外に設けてもよい。ノンリターンゼロ/リターンゼロ変換部101、パルス生成部102、バンドパスフィルタ103及び送信アンプ104のうちの2以上が1個の半導体チップ110上に設けられることが好ましい。
【0018】
ノンリターンゼロ/リターンゼロ変換部101は、図2(A)のベースバンド信号生成器201からデータA及びクロック信号Bを入力し、データAをノンリターンゼロ信号からリターンゼロ信号Cに変換する。
【0019】
ローレベル(ゼロ)検出部105は、図2(A)のベースバンド信号生成器201からデータA及びクロック信号Bを入力し、ノンリターン信号のデータAのローレベルを検出してローレベル検出信号Gを出力する。ローレベル検出信号Gは、データAがローレベルのときにハイレベルになり、データAがハイレベルのときにローレベルになる。遅延器106は、クロック信号Bに同期して、ローレベル検出信号Gを遅延させ、信号Hを出力する。信号Hは、信号Gに対して、クロック信号Bの1/2クロック遅れている。
【0020】
積分器107は、信号Hを入力し、信号Hがハイレベルのとき(データAがローレベルのとき)には容量を積分して充電し、信号Hがローレベルのとき(データAがハイレベルのとき)には容量を放電させ、容量の電圧に基づく制御信号Iを出力する。積分器107は、データAが複数回(N回)連続してローレベルになると容量が飽和し、データAが1回ハイレベルになると容量が放電し尽くす。
【0021】
パルス生成部102は、リターンゼロ信号Cに応じて、制御信号Iに応じたパルス幅のパルスDを生成する。すなわち、パルス生成部102は、データAの系列に応じたパルス幅のパルスDを生成する。パルス生成部102は、データAが複数回連続してハイレベルになるときのパルス幅に比べて、データAがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御する。
【0022】
バンドパスフィルタ103は、パルスDに対して所定の通過帯域を通過するようにフィルタリングする。送信アンプ104は、フィルタリングされたパルスEを増幅して送信信号Fとして出力する。送信信号Fは、図2(A)のスイッチ205及びアンテナ206を介して、無線送信される。
【0023】
本実施形態は、パルス幅を調整可能なパルス生成部102を有し、積分器107の出力信号Iをパルス幅制御信号としてパルス生成部102のパルス幅制御端子に入力する。遅延器106は、ノンリターンゼロ/リターンゼロ変換部101での処理遅延時間を補償するために設置する。積分器107は、ローレベルが連続するほどパルス幅が大きくなるようなパルス幅制御信号Iを出力する。ただし、パルス幅制御信号Iは、ローレベル連続回数がN回に達すると飽和する。また、単発の「1」(ハイレベル)及び「1」連続部のうちの最初の「1」を除く部分では、パルス幅が標準値となるように制御信号Iを出力する。ゼロ連直後の「1」のデータでは、幅の広いパルス401及び402言い換えれば周波数帯域の比較的狭いパルス401及び402となるため、パルス生成部102の周波数帯域特性に余裕が生じ、パルス401及び402の振幅を十分に大きくすることができる。パルス401及び402は、図3(B)のパルス幅が狭くかつ振幅の減少したパルス301及び302と比較し、送信信号Fのレベル変動を抑制することができ、データAの系列にかかわらずに送信信号F内のパルス403及び404等の振幅を一定にすることができる。つまり、信号飽和による符号間干渉の問題を回避しつつ、S/Nを最大にすることが可能となる。
【0024】
次に、図1の送信装置内の各ユニットの構成例を図5〜図7に示す。本実施形態は、例えばInP HEMT(高電子移動度トランジスタ)を用いて構成される。
【0025】
図5は、図1のノンリターンゼロ/リターンゼロ変換部101の構成例を示す回路図である。ノンリターンゼロ/リターンゼロ変換部101は、論理積(AND)回路501を有する。論理積回路501は、データA及びクロック信号Bの論理積信号をリターンゼロ信号Cとして出力する。
【0026】
図6(A)は図1のパルス生成部102の構成例を示す回路図、図6(B)はパルス生成部102の動作例を示すタイミングチャート、図6(C)はパルス生成部102のパルス幅制御特性を示すグラフである。バッファ601は、リターンゼロ信号Cを増幅して出力する。遅延制御バッファ602は、制御信号CNT1に応じた遅延時間φ1で、バッファ601の出力信号を遅延し、信号A1を出力する。遅延制御バッファ603は、制御信号CNT2に応じた遅延時間φ2で、バッファ601の出力信号を遅延し、それを反転した信号A2を出力する。否定論理積(NAND)回路604は、信号A1及びA2の否定論理積信号A3を出力する。これにより、信号A3上において、短パルス611を生成することができる。バッファ605は、信号A3を増幅し、信号Dを出力する。なお、バッファ605は、信号A3を反転した信号Dを出力してもよい。
【0027】
図6(C)は、制御信号CNT2を0.6Vに固定し、制御信号CNT1を変化させたときのパルス611のパルス幅を示す。制御信号CNT1の電圧が高くなるほど、パルス幅が広くなる。図1の制御信号Iは、制御信号CNT1として遅延制御バッファ602に入力される。
【0028】
このパルス生成部102は、リターンゼロ信号Cを2系統に分岐し、遅延制御バッファ602および603を使ってわずかな遅延時間差φ1−φ2を作り出し、信号A1及びA2の論理積をとることでパルス信号Dを生成する。遅延制御バッファ602及び603は、制御信号CNT1及びCNT2により遅延時間φ1及びφ2を可変にすることができる。
【0029】
図7は、図1のゼロ検出部105、遅延器106及び積分器107の構成例を示す回路図である。図8は、図7のマスタ型Dフリップフロップフロップ回路701、スレーブ型Dフリップフロップ回路702及び703の構成例を示す回路図である。
【0030】
ゼロ検出部105は、マスタ−スレーブ型Dフリップフロップ回路であり、マスタ型Dフリップフロップ回路701及びスレーブ型Dフリップフロップ回路702を有する。遅延器106は、スレーブ型Dフリップフロップ回路703を有する。積分器107は、nチャネル電界効果トランジスタ704,705及び容量706を有する。
【0031】
データAは、相互に位相が反転した正差動信号Ap及び負差動信号Anを有する。クロック信号Bは、相互に位相が反転した正差動信号Bp及び負差動信号Bnを有する。
【0032】
フリップフロップ回路701〜703は、それぞれ、nチャネル電界効果トランジスタ801〜811、抵抗821〜824及びダイオード831〜833を有する。フリップフロップ回路701及び703は、トランジスタ805のゲートに正差動信号Bpが入力され、トランジスタ806のゲートに負差動信号Bnが入力される。これに対し、フリップフロップ回路702は、トランジスタ805のゲートに負差動信号Bnが入力され、トランジスタ806のゲートに正差動信号Bpが入力される。
【0033】
ゼロ検出部105は、クロック信号B(Bp)の立ち上がりエッジに同期して、データA(Ap)が「1」(ハイレベル)のときには「0」(ローレベル)、データA(Ap)が「0」のときには「1」を出力する。遅延器106は、差動回路として構成され、クロック信号B(Bp)の立ち下がりエッジに同期して、ゼロ検出部105の出力信号を半クロック分遅延させ、正差動信号Op及び負差動信号Onを出力する。正差動信号Op及び負差動信号Onは、相互に位相が反転した信号である。
【0034】
積分器107は、2つの電界効果トランジスタ704及び705を直列に接続し、その相互接続点に容量706を接続することで構成される。高電位側であるトランジスタ704のゲートには正差動信号Opが入力され、低電位側であるトランジスタ705のゲートには負差動信号Onが入力される。
【0035】
信号Opが「1」すなわちデータApが「0」の場合、トランジスタ704が導通し、トランジスタ705はカットオフする。そのため、容量706に電荷が蓄積され、積分器107の出力信号Iの電位は徐々に増加する。
【0036】
これに対し、信号Opが「0」すなわちデータApが「1」の場合、トランジスタ705が導通し、トランジスタ704はカットオフする。そのため、容量706に蓄えられていた電荷は、トランジスタ705を通してグラウンドに放出され、積分器107の出力信号Iの電位は減少する。
【0037】
データApの「0」の連続数がN回に達すると積分器107の出力信号Iは飽和する。ここで、積分器107を構成するトランジスタ704及び705に関する条件を考察する。データApの「0」の連続回数がN回になると出力信号Iが飽和し、データApが1回「1」になると全電荷を放電することから、トランジスタ704及び705のゲート幅(電流値)の比を1:Nとする必要がある。こうした構成をもつ送信装置の動作タイムチャートが図4に示されている。
【0038】
データAが「1」のとき、ノンリターンゼロ/リターンゼロ変換部101は、クロック信号Bの立ち上がりに同期して、ハイレベルの信号Cを発生する。同時に、ゼロ検出部105の出力信号Gが「0」となり、半クロック遅れて、積分器107の入力信号Hがローレベルに下がる。それにより、積分器107の出力信号Iは、ローレベルとなる。
【0039】
データAが「0」になると、ゼロ検出部105の出力信号Gは「1」となり、半クロック遅れて、積分器107の充電が始まる。その結果、パルス幅制御信号Iの信号レベルが上がる。この動作は、次にデータAが「1」になるまで持続する。
【0040】
やがてデータAが「1」になると、パルス生成部102は広いパルス幅のパルスを出力しようとする。広いパルス幅のパルスは、周波数帯域幅が狭いため、パルス生成部102が追随可能となり、十分な振幅をもつパルスが出力される。送信装置は、データAとして「1」が複数連続する場合、最初の「1」にはパルス幅が広くなるように作用するが、2個目以降の「1」は積分器107の出力信号Iがローレベルとなり、標準のパルス幅となる。
【0041】
(第2の実施形態)
図9は本発明の第2の実施形態による送信装置の構成例を示す図であり、図10はその送信回路の動作例を示すタイミングチャートである。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同じである。本実施形態(図9)は、第1の実施形態(図1)に対して、トラックアンドホールド回路901を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0042】
トラックアンドホールド回路901は、クロック信号Bに同期して、積分器107の出力信号Iをトラックアンドホールドし、制御信号Jを送信アンプ104に出力する。制御信号Jは、同一のタイムスロット内では同一レベルにホールドされる。パルス生成部102は、制御信号Iにかかわらず、固定のパルス幅のパルス信号Dを生成する。その結果、パルス信号Dにおいて、単発のパルス1001及び連続パルスのうちの最初のパルス1002の振幅が小さくなる。送信アンプ104は、制御信号Jに応じた増幅率で信号Eを増幅して送信信号Fを出力する。具体的には、送信アンプ104は、制御信号Jのレベルが高いときには大きい増幅率で、制御信号Jのレベルが低いときには小さい増幅率で増幅する。送信アンプ104は、データAが複数回連続してハイレベルになるときの増幅率に比べて、データAがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御する。これにより、送信信号Fは、データAの系列にかかわらずに、波束1003及び1004等の振幅を一定にすることができる。
【0043】
本実施形態は、積分器107の出力信号Iをトラックアンドホールド回路901を介して送信アンプ104の増幅率制御端子に入力する。パルス生成部102からの出力パルスDはゼロ連の影響でパルス1001及び1002の振幅が変動しているが、振幅の減少した部分では送信アンプ104の増幅率が大きくなる。この場合、同一のタイムスロット内で増幅率制御信号Jを一定に保つため、積分器107の後段にトラックアンドホールド回路901を設ける。
【0044】
図11は、図9のトラックアンドホールド回路901の構成例を示す回路図である。トラックアンドホールド回路901は、nチャネル電界効果トランジスタTr1〜Tr13、抵抗R1,R2、容量CHを有する。トランジスタTr3,Tr12及びTr13のゲートには、バイアス電圧が印加される。トランジスタTr8のゲートはハイレベルに固定され、トランジスタTr9のゲートはローレベルに固定される。積分器出力信号Iは、相互に位相が反転した正差動信号Ip及び負差動信号Inを有する。クロック信号Bは、相互に位相が反転した正差動信号Bp及び負差動信号Bnを有する。
【0045】
(第3の実施形態)
図12(A)は制御回路の構成例を示す回路図、図12(B)は制御回路の動作例を示すタイミングチャートである。この制御回路は、第1の実施形態(図1)及び第2の実施形態(図9)のゼロ検出部105、遅延器106及び積分器107に対応し、データA及びクロック信号Bを入力し、制御信号Iを出力する。第1の実施形態及び第2の実施形態のゼロ検出部105、遅延器106及び積分器107を図12(A)の制御回路に置き換えることができる。
【0046】
第1のフリップフロップ回路1201は、クロック信号Bに同期して、データAをラッチし、信号B1を出力する。第2のフリップフロップ回路1202は、クロック信号Bに同期して、データAをラッチして出力する。第3のフリップフロップ回路1203は、クロック信号Bに同期して、第2のフリップフロップ回路1202が出力するデータをラッチし、信号B2を出力する。信号B2は、信号B1に対して、クロック信号Bの1クロック分遅れた信号である。排他的論理和(XOR)回路1204は、信号B1及びB2の排他的論理和信号B3を出力する。バッファ1205は、排他的論理和信号B3を増幅し、信号Iを出力する。信号B3において、データAが単発のパルスのときにハイレベルパルス1211が生成され、データAが連続パルスのうちの先頭パルスのときにハイレベルパルス1212が生成される。これにより、第1の実施形態ではパルス幅が広くなり、第2の実施形態では増幅率が大きくなる。制御信号Iは、ハイレベル又はローレベルの2段階の制御信号である。
【0047】
第1及び第2の実施形態は積分器107等のアナログ回路を使用した例であるが、本実施形態は、アナログ回路を使用せず、デジタル回路のみで構成する例である。データAを2系統に分岐し、1段のDフリップフロップ回路1201と2段のDフリップフロップ回路1202,1203の系統により、1クロック分遅らせる。信号B1及びB2を排他的論理和回路1204に入力すると、データAが「1」単独部分、データAが「1」連続部の先頭部分で、出力信号B3がハイレベルとなって、それらの部分を検出することができる。第1の実施形態に適用する場合には、制御信号Iは、パルス生成部102のパルス幅制御端子に入力される。第2の実施形態に適用する場合には、制御信号Iは、トラックアンドホールド回路901を介して、送信アンプ104の増幅率制御端子に入力される。これにより、データAの「1」単独部分及びデータAの「1」連続部の先頭部分のみ、パルス幅又は増幅率を大きくすることができる。
【0048】
図13(A)及び(B)は、図1の送信回路に図12(A)の制御回路を適用した場合の効果を説明するためタイミングチャートである。
【0049】
図13(A)は、図6(A)の制御信号CNT1及びCNT2の電圧を固定した場合のシミュレーション結果を示す。制御信号CNT1は固定であり、制御信号CNT2は0.6V固定である。制御信号Iは、制御信号CNT1に対応し、図6(C)の0V固定に対応する。送信信号Fは、データAに応じて生成される。この場合、パルス生成部102が生成するパルスの幅は固定であるため、送信信号Fの振幅のばらつき1301は0.2Vになった。
【0050】
図13(B)は、本実施形態の図6(A)の制御信号CNT1として制御信号Iを入力した場合のシミュレーション結果を示す。制御信号CNT1は可変であり、制御信号CNT2は0.6V固定である。制御信号Iは、制御信号CNT1に対応し、図6(C)の0.03V及び0Vに対応する。0連直後の「1」及び1連続部のうちの先頭部では0.03Vになり、それ以外では0Vになる。送信信号Fは、データAに応じて生成される。この場合、パルス生成部102が生成するパルスの幅は可変であるため、送信信号Fの振幅のばらつき1302は0.02Vになり、図13(A)のばらつき1301の1/10に抑制された。
【0051】
図13(A)では0.2V(20%)のパルス振幅ばらつき1301が生じるのに対し、図13(B)の本実施形態では、わずか0.02V(2%)の振幅ばらつき1302に抑制できる。これにより、送信装置の信号対雑音比(S/N)を約2dB改善することができる。これは通信距離に換算して、25%長距離に電波を飛ばせることに相当する。以上の説明より、第1〜第3の実施形態は、消費電力、回路規模等に大きなインパクトを与えることなく、データパターン(特にゼロ連)に依存する出力レベル変動を抑制することができ、送信信号の高品質化が可能になる。
【0052】
(第4の実施形態)
図14は、本発明の第4の実施形態による送信装置の構成例を示す図である。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同じである。本実施形態(図14)は、第1の実施形態(図1)に対して、ゼロ検出部105、遅延器106及び積分器107を削除し、遅延器1401、データ比較器1402、RAM1403及びデジタル/アナログ変換器1404を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0053】
RAM1403は、データAの系列(パターン)と制御信号C2との対応関係を記憶するテーブルであり、上記のように「1」単独部分のデータ及び「1」連続部の先頭部のデータでは、制御信号C2が大きくなる。データ比較器1402は、RAM1403を参照し、データAの系列に対応する制御信号C2を出力する。デジタル/アナログ変換器1404は、制御信号C2をデジタルからアナログに変換し、アナログの制御信号Iをパルス生成部102に出力する。パルス生成部102は、制御信号Iに応じたパルス幅のパルスを生成する。これにより、送信信号Fの振幅ばらつきを防止することができる。
【0054】
遅延器1401は、パルス生成部102に入力される信号C及びIのタイミングを調整するため、データAを遅延したデータC1を出力する。ノンリターンゼロ/リターンゼロ変換部101は、データC1をノンリターンゼロ信号からリターンゼロ信号Cに変換する。
【0055】
以上のように、データ比較器1402は、入力データAのパターンを、予めRAM1403に登録したデータパターンと比較し、最適なパルス幅制御信号C2をデジタル信号として出力する。デジタル/アナログ変換器1404は、デジタル信号として入力されたパルス幅制御信号C2をアナログ値に変換し、制御信号Iをパルス生成部102に出力する。これにより、入力データAのパターンに応じて精度の高い制御信号Iを供給することが可能となる。
【0056】
なお、本実施形態は、第2の実施形態に適用することもできる。その場合、RAM1403は、データAの系列と増幅率制御信号C2との対応関係を記憶する。デジタル/アナログ変換器D/A変換器1404は、図9と同様に、増幅率制御信号Iを、トラックアンドホールド回路901を介して送信アンプ104に出力すればよい。
【0057】
(第5の実施形態)
図15は、本発明の第5の実施形態によるパルスレーダシステム内の送信装置の構成例を示す図である。この送信装置以外の部分は、図2(A)のインパルス無線通信システムと同様である。本実施形態(図15)は、第1の実施形態(図1)に対して、ゼロ検出部105、遅延器106及び積分器107を削除し、コード生成部1501、遅延器1502及びデジタル/アナログ変換器1404を追加したものである。以下、本実施形態が第1の実施形態と異なる点を説明する。
【0058】
パルスレーダシステムは、送信信号を送信し、それに対する対象物の反射信号を受信し、送信時刻と受信時刻との差に応じて、パルスレーダシステムから対象物までの距離を測定することができる。その際、パルスレーダシステム内の送信装置は、自己の送信した送信信号の反射信号を基に距離を測定する必要があるため、送信信号内に自己識別用コードをデータとして含ませる。
【0059】
コード生成部1501は、例えばPN発生器であり、測距開始信号D1を入力すると、クロック信号Bに同期して、自己識別用コードを生成してデータAとしてノンリターンゼロ/リターンゼロ変換部101に出力する。また、コード生成部1501は、自己識別用コードのデータAに対応するパルス幅制御信号D2を出力する。遅延器1502は、ノンリターンゼロ/リターンゼロ変換部101の処理遅延時間を補償するため、制御信号D2を遅延し、制御信号D3を出力する。デジタル/アナログ変換器1404は、制御信号D3をデジタルからアナログに変換し、アナログの制御信号Iをパルス生成部102に出力する。パルス生成部102は、制御信号Iに応じたパルス幅のパルスを生成する。これにより、送信信号Fの振幅ばらつきを防止することができる。
【0060】
なお、本実施形態は、第2の実施形態に適用することもできる。その場合、コード生成部1501は、データAの系列に対応する増幅率制御信号D2を出力する。デジタル/アナログ変換器D/A変換器1404は、図9と同様に、増幅率制御信号Iを、トラックアンドホールド回路901を介して送信アンプ104に出力すればよい。
【0061】
以上のように、第1〜第5の実施形態の送信装置によれば、データの系列に応じてパルス幅又は増幅率を制御することにより、データの系列にかかわらずに送信信号の振幅を一定にすることができる。また、高帯域・高速のRFスイッチを用いないので、送信装置を小型かつ低コストにすることができる。
【0062】
また、消費電力・回路規模等に大きなインパクトを与えることなくS/Nを改善し、高い伝送品質を実現することができる。
【0063】
なお、上記の第1〜第5の実施形態では、InP HEMTを用いる例を説明したが、Si CMOS、バイポーラトランジスタでも同様の装置を構成できることは言うまでもない。
【0064】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【0065】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【0066】
(付記1)
データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
(付記2)
さらに、前記データがローレベルのときには容量を積分して充電し、前記データがハイレベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記3)
さらに、前記ノンリターン信号のデータのローレベルを検出してローレベル検出信号を出力するローレベル検出部と、
前記ローレベル検出信号を遅延させる遅延器を有し、
前記積分器は、前記遅延させられたローレベル検出信号を基に積分することを特徴とする付記2記載の送信装置。
(付記4)
前記積分器は、前記データが複数回連続してローレベルになると前記容量が飽和し、前記データが1回ハイレベルになると前記容量が放電し尽くすことを特徴とする付記2又は3記載の送信装置。
(付記5)
前記パルス生成部は、前記データが複数回連続してハイレベルになるときのパルス幅に比べて、前記データがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御することを特徴とする付記1〜4のいずれか1項に記載の送信装置。
(付記6)
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記パルス生成部は、前記排他的論理和信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記7)
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする付記1記載の送信装置。
(付記8)
さらに、自己識別用コードを生成し、前記自己識別用コードを前記データとして出力するコード生成部を有することを特徴とする付記1記載の送信装置。
(付記9)
さらに、データをノンリターンゼロ信号からリターンゼロ信号に変換し、前記リターンゼロ信号をデータ信号として前記パルス生成部に出力するノンリターンゼロ/リターンゼロ変換部を有することを特徴とする付記1記載の送信装置。
(付記10)
データの信号に応じてパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
(付記11)
さらに、前記データがローレベルのときには容量を積分して充電し、前記データが第2の論理レベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記12)
さらに、前記積分器により出力される制御信号をトラックアンドホールドし、前記送信アンプに出力するトラックアンドホールド回路を有することを特徴とする付記11記載の送信装置。
(付記13)
さらに、前記ノンリターン信号のデータのローレベルを検出してローレベル検出信号を出力するローレベル検出部と、
前記ローレベル検出信号を遅延させる遅延器を有し、
前記積分器は、前記遅延させられたローレベル検出信号を基に積分することを特徴とする付記12記載の送信装置。
(付記14)
前記積分器は、前記データが複数回連続してローレベルになると前記容量が飽和し、前記データが1回ハイレベルになると前記容量が放電し尽くすことを特徴とする付記11〜13のいずれか1項に記載の送信装置。
(付記15)
前記送信アンプは、前記データが複数回連続してハイレベルになるときの増幅率に比べて、前記データがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御することを特徴とする付記10〜14のいずれか1項に記載の送信装置。
(付記16)
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記送信アンプは、前記排他的論理和信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記17)
さらに、前記排他的論理和回路により出力される排他的論理和信号をトラックアンドホールドし、前記送信アンプに出力するトラックアンドホールド回路を有することを特徴とする付記16記載の送信装置。
(付記18)
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする付記10記載の送信装置。
(付記19)
さらに、自己識別用コードを生成し、前記自己識別用コードを前記データとして出力するコード生成部を有することを特徴とする付記10記載の送信装置。
(付記20)
さらに、データをノンリターンゼロ信号からリターンゼロ信号に変換し、前記リターンゼロ信号をデータ信号として前記パルス生成部に出力するノンリターンゼロ/リターンゼロ変換部を有することを特徴とする付記10記載の送信装置。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態による送信装置の構成例を示す図である。
【図2】図2(A)はインパルス無線通信システムの構成例を示す図であり、図2(B)はバンドパスフィルタの通過帯域を示す図である。
【図3】図3(A)はインパルス無線通信システム内の送信装置の他の構成例を示す図であり、図3(B)はその送信装置の動作例を示すタイミングチャートである。
【図4】本発明の第1の実施形態による送信回路の動作例を示すタイミングチャートである。
【図5】図1のノンリターンゼロ/リターンゼロ変換部の構成例を示す回路図である。
【図6】図6(A)は図1のパルス生成部の構成例を示す回路図、図6(B)はパルス生成部の動作例を示すタイミングチャート、図6(C)はパルス生成部のパルス幅制御特性を示すグラフである。
【図7】図1のゼロ検出部、遅延器及び積分器の構成例を示す回路図である。
【図8】図7のDフリップフロップフロップ回路の構成例を示す回路図である。
【図9】本発明の第2の実施形態による送信装置の構成例を示す図である。
【図10】本発明の第2の実施形態による送信回路の動作例を示すタイミングチャートである。
【図11】図9のトラックアンドホールド回路の構成例を示す回路図である。
【図12】図12(A)は制御回路の構成例を示す回路図、図12(B)は制御回路の動作例を示すタイミングチャートである。
【図13】図13(A)及び(B)は図1の送信回路に図12(A)の制御回路を適用した場合の効果を説明するためタイミングチャートである。
【図14】本発明の第4の実施形態による送信装置の構成例を示す図である。
【図15】本発明の第5の実施形態によるパルスレーダシステム内の送信装置の構成例を示す図である。
【符号の説明】
【0068】
101 ノンリターンゼロ/リターンゼロ変換部
102 パルス生成部
103 バンドパスフィルタ
104 送信アンプ
105 ローレベル(ゼロ)検出部
106 遅延器
107 積分器
【特許請求の範囲】
【請求項1】
データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
【請求項2】
さらに、前記データがローレベルのときには容量を積分して充電し、前記データがハイレベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項3】
前記パルス生成部は、前記データが複数回連続してハイレベルになるときのパルス幅に比べて、前記データがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御することを特徴とする請求項1又は2記載の送信装置。
【請求項4】
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記パルス生成部は、前記排他的論理和信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項5】
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項6】
データの信号に応じてパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
【請求項7】
さらに、前記データがローレベルのときには容量を積分して充電し、前記データが第2の論理レベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【請求項8】
前記送信アンプは、前記データが複数回連続してハイレベルになるときの増幅率に比べて、前記データがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御することを特徴とする請求項6又は7記載の送信装置。
【請求項9】
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記送信アンプは、前記排他的論理和信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【請求項10】
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【請求項1】
データの信号と前記データの信号を遅延させた信号を用いてパルスを生成し、そのパルスのそれぞれが、前記データの系列に応じたパルス幅になるようにパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
【請求項2】
さらに、前記データがローレベルのときには容量を積分して充電し、前記データがハイレベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項3】
前記パルス生成部は、前記データが複数回連続してハイレベルになるときのパルス幅に比べて、前記データがローレベルからハイレベルに変化するときのパルス幅が広くなるようにパルス幅を制御することを特徴とする請求項1又は2記載の送信装置。
【請求項4】
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記パルス生成部は、前記排他的論理和信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項5】
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記パルス生成部は、前記制御信号に応じたパルス幅のパルスを生成することを特徴とする請求項1記載の送信装置。
【請求項6】
データの信号に応じてパルスを生成するパルス生成部と、
前記パルスをフィルタリングするバンドパスフィルタと、
前記データの系列に応じた増幅率で、前記フィルタリングされたパルスを増幅して送信信号として出力する送信アンプと
を有することを特徴とする送信装置。
【請求項7】
さらに、前記データがローレベルのときには容量を積分して充電し、前記データが第2の論理レベルのときには前記容量を放電させ、前記容量の電圧に基づく制御信号を出力する積分器を有し、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【請求項8】
前記送信アンプは、前記データが複数回連続してハイレベルになるときの増幅率に比べて、前記データがローレベルからハイレベルに変化するときの増幅率が大きくなるように増幅率を制御することを特徴とする請求項6又は7記載の送信装置。
【請求項9】
さらに、前記データをラッチする第1のフリップフロップ回路と、
前記データをラッチする第2のフリップフロップ回路と、
前記第2のフリップフロップ回路が出力するデータをラッチする第3のフリップフロップ回路と、
前記第1及び第3のフリップフロップ回路の出力信号の排他的論理和信号を出力する排他的論理和回路とを有し、
前記送信アンプは、前記排他的論理和信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【請求項10】
さらに、前記データの系列と制御信号との対応関係を記憶するテーブルと、
前記送信アンプは、前記制御信号に応じた増幅率で増幅することを特徴とする請求項6記載の送信装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【公開番号】特開2010−98481(P2010−98481A)
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願番号】特願2008−266818(P2008−266818)
【出願日】平成20年10月15日(2008.10.15)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「10Gbps無線伝送システムの研究開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成22年4月30日(2010.4.30)
【国際特許分類】
【出願日】平成20年10月15日(2008.10.15)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度、総務省、「基幹用ミリ波帯無線伝送システムの実現のための基盤技術の研究開発」のうち、「10Gbps無線伝送システムの研究開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]