電子回路、その駆動方法、電気光学装置および電子機器
【課題】 駆動トランジスタのゲートの電位の変動を抑制する。
【解決手段】 駆動トランジスタＴdrは、そのゲートの電位に応じた駆動電流Ｉelを生成する。電気光学素子１１は、駆動電流Ｉelに応じた輝度にて発光する。トランジスタＴr1は、駆動トランジスタＴdrのゲートとドレインとの導通および非導通を切り替える。容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2とを有する。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。トランジスタＴr2は、データ電位ＶD[j]が供給されるデータ線１４と第１電極Ｌ1との間に介挿される。トランジスタＴr3は、略一定の電位ＶSTが供給される給電線１７と第１電極Ｌ1との間に介挿される。トランジスタＴr3は、トランジスタＴr2がオン状態にあるときにオフ状態となり、トランジスタＴr2がオフ状態にあるときにオン状態となる。
【解決手段】 駆動トランジスタＴdrは、そのゲートの電位に応じた駆動電流Ｉelを生成する。電気光学素子１１は、駆動電流Ｉelに応じた輝度にて発光する。トランジスタＴr1は、駆動トランジスタＴdrのゲートとドレインとの導通および非導通を切り替える。容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2とを有する。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。トランジスタＴr2は、データ電位ＶD[j]が供給されるデータ線１４と第１電極Ｌ1との間に介挿される。トランジスタＴr3は、略一定の電位ＶSTが供給される給電線１７と第１電極Ｌ1との間に介挿される。トランジスタＴr3は、トランジスタＴr2がオン状態にあるときにオフ状態となり、トランジスタＴr2がオフ状態にあるときにオン状態となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(ElectroLuminescent)材料からなる発光素子など各種の電気光学素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）によって制御する構成が従来から提案されている。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の個体差に起因して各電気光学素子の階調にバラツキが発生するという問題がある。この階調のバラツキを抑制するために、例えば特許文献１ないし特許文献３には、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。
【０００３】
図１３は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。同図に示されるように、駆動トランジスタＴdrのゲートとドレインとの間にはトランジスタＴr1が介挿される。また、駆動トランジスタＴdrのゲートには容量素子Ｃ0の一方の電極Ｌ2が接続される。保持容量Ｃ1は、駆動トランジスタＴdrのゲートとソースとの間に介挿された容量である。一方、トランジスタＴr2は、有機発光ダイオード素子（以下「ＯＬＥＤ素子」という）１１０に指定された輝度に応じた電位（以下「データ電位」という）ＶDが供給されるデータ線１４と容量素子Ｃ0の他方の電極Ｌ1との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子である。
【０００４】
以上の構成において、第１に、信号Ｓ2によってトランジスタＴr1をオン状態に遷移させる。こうして駆動トランジスタＴdrがダイオード接続されると、駆動トランジスタＴdrのゲートの電位は「ＶEL−Ｖth」に収束する（Ｖthは駆動トランジスタＴdrの閾値電圧）。第２に、トランジスタＴr1をオフ状態としたうえで、信号Ｓ1によってトランジスタＴr2をオン状態として容量素子Ｃ0の電極Ｌ1とデータ線１４とを導通させる。この動作によって、駆動トランジスタＴdrのゲートの電位は、電極Ｌ1における電位の変化分を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割したレベル（すなわちデータ電位ＶDに応じたレベル）だけ変化する。第３に、トランジスタＴr2をオフ状態としたうえで、信号Ｓ3によってトランジスタＴelをオン状態とする。この結果、閾値電圧Ｖthに依存しない駆動電流Ｉelが駆動トランジスタＴdrおよびトランジスタＴelを経由してＯＬＥＤ素子１１０に供給される。特許文献２や特許文献３に開示された構成においても、駆動トランジスタＴdrの閾値電圧Ｖthを補償するための基本的な原理は同様である。
【特許文献１】米国特許第６，２２９，５０６号公報（FIG.2）
【特許文献２】特開２００４−１３３２４０号公報（図２および図３）
【特許文献３】特開２００４−２４６２０４号公報（図５および図６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１ないし特許文献３の何れに開示された構成においても、ＯＬＥＤ素子１１０が実際に発光する期間（以下「発光期間」という）では、トランジスタＴr2がオフ状態に遷移することによって容量素子Ｃ0の電極Ｌ1は電気的なフローティング状態となる。したがって、発光期間においては容量素子Ｃ0の電圧が変動し易い。例えば、トランジスタＴr2のスイッチングに起因したノイズによって電極Ｌ1の電位が変動する場合がある。このように発光期間において容量素子Ｃ0の電圧が変動すると、駆動トランジスタＴdrのゲートの電位やこの電位に応じた駆動電流Ｉelが変動するから、ＯＬＥＤ素子１１０の輝度のバラツキ（クロストークなどの表示ムラ）が発生する。
【０００６】
一方、容量素子Ｃ0や保持容量Ｃ1の容量値を増大させれば、電極Ｌ1の電位の変動が駆動トランジスタＴdrのゲートの電位に与える影響を低減することも一応は可能である。しかしながら、この場合には、容量の増大によって画素回路Ｐ0の規模が肥大化するという問題があるから、画素の精細化が高度に要求される現状では現実的な方策となり得ない。本発明は、このような事情に鑑みてなされたものであり、駆動トランジスタのゲートの電位の変動を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００７】
この課題を解決するために、本発明に係る電子回路（例えば表示装置に利用される画素回路）は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子（例えば図２に示されるトランジスタＴr1）と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、電気光学素子の階調に応じたデータ電位が供給されるデータ線と第１電極との間に介挿されてオン状態およびオフ状態の何れかとなる第２スイッチング素子（例えば図２に示されるトランジスタＴr2）と、定電位（例えば実施形態における電位ＶST）が供給される給電線と第１電極との間に介挿された第３スイッチング素子（例えば図２に示されるトランジスタＴr3）であって、第２スイッチング素子がオン状態にあるときにオフ状態となり第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子とを具備する。
【０００８】
この構成においては、第１スイッチング素子を介して駆動トランジスタをダイオード接続することによって、駆動トランジスタの閾値電圧に依存しない駆動電流が生成される。また、第２スイッチング素子がオン状態（導通状態）になることによって駆動トランジスタのゲートがデータ電位に応じた電位に設定される一方、第２スイッチング素子がオフ状態（非導通状態）になると第３スイッチング素子がオン状態となって容量素子の第１電極が定電位に維持される。したがって、電子回路に設置される容量の増大を回避しながら駆動トランジスタのゲートの電位の変動を防止することができる。
【０００９】
本発明における「電気光学素子」とは、これに供給された電流（駆動電流）に応じた階調となる電気光学素子（いわゆる電流駆動型の素子）である。この電気光学素子の典型例は、駆動電流に応じた輝度に発光する発光素子（例えばＯＬＥＤ素子）であるが、本発明が適用される範囲はこれに限定されない。また、給電線の電位は恒常的に略一定である必要はない。すなわち、少なくとも第３スイッチング素子がオン状態となる期間において略一定の電位を維持すれば足り、その他の期間においては略一定であってもよいし変動していてもよい。なお、給電線の電位について「略一定」とは、厳格な意味で一定の電位に維持される場合のほか、本発明の趣旨に照らして実質的に一定と把握できる電位に維持される場合も含む。すなわち、第３スイッチング素子がオン状態となる期間において給電線の電位が第１の電位から第２の電位までの範囲で変動するとしても、給電線の電位が第１の電位であるときの電気光学素子の階調と第２の電位であるときの電気光学素子の階調との相違が電子回路の実用に際して問題とならない程度であれば（例えば電気光学装置を表示装置として採用した場合に、給電線の電位に応じた電気光学素子の階調の相違が利用者に知覚され得ない程度であれば）、第１の電位から第２の電位までの範囲に属する電位は「略一定」であると言える。
【００１０】
本発明の具体的な態様においては、第１スイッチング素子が第１期間（例えば図３の補償期間Ｐb）にてオン状態とされ、第１期間の経過後の第２期間（例えば図３の書込期間ＰWRT）において第２スイッチング素子がオン状態とされるとともに第３スイッチング素子がオフ状態とされ、第２期間の経過後の第３期間（例えば図３の発光期間ＰEL）において第２スイッチング素子がオフ状態とされるとともに第３スイッチング素子がオン状態とされる。すなわち、この態様の容量素子は、第２期間において駆動トランジスタのゲートをデータ電位に応じた電位に変動させる手段（カップリング容量）として作用するとともに、第３期間において駆動トランジスタのゲートを定電位に維持する手段（保持容量）として作用する。
【００１１】
本発明の具体的な態様において、第２スイッチング素子と第３スイッチング素子とは逆導電型のトランジスタとされ、第２スイッチング素子のゲートと第３スイッチング素子のゲートとには共通の信号が供給される。この態様によれば、第２スイッチング素子を制御するための配線と第３スイッチング素子を制御するための配線とを共用することができるから、電子回路の構成が簡素化されるという利点がある。
【００１２】
本発明の望ましい態様においては、第１電極と第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子（例えば図２に示されるトランジスタＴr4）がさらに配置される。この態様によれば、第４スイッチング素子をオン状態とすることによって容量素子の電荷が放電（リセット）されるから、電気光学素子を高い精度で所期の階調に制御することができる。より具体的には、第１スイッチング素子がオン状態とされる前に第４スイッチング素子がオン状態とされて容量素子の放電が実行される。
【００１３】
本発明は、以上に説明した各態様の電子回路を備えた電気光学装置としても特定される。すなわち、この電気光学装置は、各々がデータ線に接続された複数の電子回路と、各データ線にデータ電位を供給するデータ線駆動回路と、複数の電子回路の各々を順次に選択する走査線駆動回路とを具備する装置であって、電子回路は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、データ線と第１電極との間に介挿された第２スイッチング素子と、定電位が供給される給電線と第１電極との間に介挿された第３スイッチング素子とを備え、走査線駆動回路は、各電子回路の選択前の補償期間において第１スイッチング素子をオン状態とする（すなわち駆動トランジスタのゲートとドレインとを導通させる）一方、複数の電子回路のうち選択した電子回路の第２スイッチング素子をオン状態とするとともに第３スイッチング素子をオフ状態とする一方、非選択の電子回路の第２スイッチング素子をオフ状態とするとともに第３スイッチング素子をオン状態とする。この構成によれば、走査線駆動回路によって選択された電子回路の第２スイッチング素子がオン状態とされ第３スイッチング素子がオフ状態とされる一方、非選択の電子回路の第２スイッチング素子がオフ状態とされ第３スイッチング素子がオン状態とされるから、本発明の電子回路と同様の作用および効果が奏される。
【００１４】
本発明に係る電気光学装置の望ましい態様においては、複数の電子回路を所定数（図１の構成ではｎ個）ごとに区分したグループ（各行）に対応する走査線が設けられ、走査線駆動回路は、各走査線に対して走査信号を出力し、各グループに属する電子回路の各々における第２スイッチング素子と第３スイッチング素子とは、逆導電型のトランジスタであり、当該グループに対応する走査線に対して共通に接続される。この構成によれば、各電子回路の第２スイッチング素子と第３スイッチング素子とが共通の信号によって制御されるから、別個の配線で供給される信号によって第２スイッチング素子および第３スイッチング素子が制御される構成と比較して構成が簡素化される。
【００１５】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することができる。
【００１６】
また、本発明は、電子回路を駆動するための方法としても特定される。すなわち、この駆動方法は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する電子回路を駆動する方法であって、第１期間（例えば図３や図５に図示された補償期間Ｐa）において、駆動トランジスタのゲートとドレインとを導通させ、第１期間の経過後の第２期間（例えば図３や図６に図示された書込期間ＰWRT）において、電気光学素子の階調に応じたデータ電位が供給されるデータ線と第１電極とを導通させ、第２期間の経過後の第３期間（たとえば図３や図７に図示された発光期間ＰEL）において、データ線と第１電極とを非導通とするとともに、定電位が供給される給電線と第１電極とを導通させる。この方法によれば、第３期間における第１電極の電位の変動が防止されるから、同期間における駆動トランジスタのゲートの電位の変動を抑制することができる。
【００１７】
なお、本発明に係る駆動方法の望ましい態様では、第１期間に先立って（例えば図３や図４に図示されたリセット期間Ｐaにおいて）、第１電極と第２電極とを導通させる。この態様によれば、第１期間に先立って容量素子の電荷がリセット（放電）されるから、その後の第１期間や第２期間において、駆動トランジスタのゲートの電位を高い精度で所期値に設定することが可能となる。
【発明を実施するための最良の形態】
【００１８】
＜Ａ：電気光学装置の構成＞
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電気光学装置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐを駆動する走査線駆動回路２２およびデータ線駆動回路２４と、電気光学装置Ｄで利用される各電圧を生成する電圧生成回路２７とを有する。なお、図１においては走査線駆動回路２２とデータ線駆動回路２４と電圧生成回路２７とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図１に図示されたひとつの走査線駆動回路２２（あるいはデータ線駆動回路２４や電圧生成回路２７）が複数のＩＣチップに区分された態様で電気光学装置Ｄに実装されてもよい。
【００１９】
図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１４と、各データ線１４に対をなしてＹ方向に延在するｎ本の給電線１７とが形成される（ｍおよびｎは自然数）。各画素回路Ｐは、データ線１４および給電線１７の対と制御線１２との交差に対応する位置に配置される。したがって、これらの画素回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する。
【００２０】
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するための回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が選択した１行分（ｎ個）の画素回路Ｐの各々に対応するデータ電位ＶD[1]ないしＶD[n]を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力されるデータ電位ＶD[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
【００２１】
電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位側の電位（以下「接地電位」という）Ｇndと、略一定の電位ＶSTとを生成する。電位ＶSTは、総ての給電線１７に対して共通に出力されて各画素回路Ｐに給電される。
【００２２】
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも同様の構成である。
【００２３】
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇndが供給される接地線との間に介挿された電気光学素子１１を含む。電気光学素子１１は、これに供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の発光素子であり、典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子である。
【００２４】
図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２は、実際には４本の配線（走査線１２１・第１制御線１２３・第２制御線１２５・発光制御線１２７）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。例えば、第ｉ行目の走査線１２１には、同行の画素回路Ｐを選択するための走査信号ＧWRT[i]が供給される。また、第１制御線１２３にはリセット信号ＧRES[i]が供給され、第２制御線１２５には初期化信号ＧINT[i]が供給される。さらに、発光制御線１２７には、電気光学素子１１が実際に発光する期間（後述する発光期間ＰEL）を規定する発光制御信号ＧEL[i]が供給される。なお、各信号の具体的な波形やこれに応じた画素回路Ｐの動作については後述する。
【００２５】
図２に示されるように、電源線から電気光学素子１１の陽極に至る経路にはｐチャネル型の駆動トランジスタＴdrとｎチャネル型の発光制御トランジスタＴelとが介挿される。駆動トランジスタＴdrは、ゲートの電位ＶGに応じた駆動電流Ｉelを生成するための手段であり、そのソースが電源線に接続されるとともにドレインが発光制御トランジスタＴelのドレインに接続される。発光制御トランジスタＴelは、駆動電流Ｉelが実際に電気光学素子１１に供給される期間を規定するための手段であり、そのソースが電気光学素子１１の陽極に接続されるとともにゲートが発光制御線１２７に接続される。したがって、発光制御信号ＧEL[i]がローレベルを維持する期間においては発光制御トランジスタＴelがオフ状態となって電気光学素子１１に対する駆動電流Ｉelの供給が遮断される一方、発光制御信号ＧEL[i]がハイレベルに遷移すると発光制御トランジスタＴelがオン状態となって電気光学素子１１に駆動電流Ｉelが供給される。なお、発光制御トランジスタＴelは駆動トランジスタＴdrと電源線との間に介挿されてもよい。
【００２６】
駆動トランジスタＴdrのゲートとドレインとの間にはｎチャネル型のトランジスタＴr1が介挿される。このトランジスタＴr1のゲートは第２制御線１２５に接続される。したがって、初期化信号ＧINT[i]がハイレベルに遷移するとトランジスタＴr1がオン状態となって駆動トランジスタＴdrがダイオード接続され、初期化信号ＧINT[i]がローレベルに遷移するとトランジスタＴr1がオフ状態となって駆動トランジスタＴdrのダイオード接続は解除される。
【００２７】
図２に示される容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2との間の電圧を保持する容量である。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃ0の第１電極Ｌ1とデータ線１４との間にはｎチャネル型のトランジスタＴr2が介挿され、第１電極Ｌ1と給電線１７との間にはｐチャネル型（すなわちトランジスタＴr2とは逆導電型）のトランジスタＴr3が介挿される。トランジスタＴr2は第１電極Ｌ1とデータ線１４との導通および非導通を切り替えるスイッチング素子であり、トランジスタＴr3は第１電極Ｌ1と給電線１７との導通および非導通を切り替えるスイッチング素子である。トランジスタＴr2のゲートとトランジスタＴr3のゲートとは走査線１２１に対して共通に接続される。したがって、トランジスタＴr2とトランジスタＴr3とは相補的に動作する。すなわち、走査信号ＧWRT[i]がハイレベルであればトランジスタＴr2がオン状態となってトランジスタＴr3がオフ状態となり、走査信号ＧWRT[i]がローレベルであればトランジスタＴr2がオフ状態となってトランジスタＴr3がオン状態となる。
【００２８】
図２に示されるｎチャネル型のトランジスタＴr4は、容量素子Ｃ0の第１電極Ｌ1と第２電極Ｌ2との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子である。さらに詳述すると、トランジスタＴr4は、一端がトランジスタＴr3を介して第１電極Ｌ1に接続されるとともに、他端がトランジスタＴr1を介して第２電極Ｌ2に接続される。このトランジスタＴr4のゲートは第１制御線１２３に接続される。したがって、トランジスタＴr1とトランジスタＴr3とがオン状態を維持する期間において、リセット信号ＧRES[i]がハイレベルに遷移するとトランジスタＴr4がオン状態となって第１電極Ｌ1と第２電極Ｌ2とが短絡する。
【００２９】
次に、図３を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明する。図３に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[i]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の各画素回路Ｐの選択を意味する。以下では走査信号ＧWRT[1]ないしＧWRT[m]の各々がハイレベルとなる期間（すなわち水平走査期間）を「書込期間ＰWRT」と表記する。なお、図３においては走査信号ＧWRT[i]の立ち下がりとその次行の走査信号ＧWRT[i+1]の立ち上がりとを同時とした場合が例示されているが、走査信号ＧWRT[i]の立ち下がりから所定の時間が経過したタイミングで走査信号ＧWRT[i+1]が立ち上がる構成（つまり、各行の書込期間ＰWRTに間隔が設けられた構成）としてもよい。
【００３０】
初期化信号ＧINT[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの直前の期間（以下「初期化期間」という）ＰINTにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。図３に示されるように、初期化期間ＰINTはリセット期間Ｐaとその直後の補償期間Ｐbとに区分される。リセット期間Ｐaは、その開始の時点で容量素子Ｃ0に残存している電荷を放電（リセット）するための期間であり、補償期間Ｐbは、駆動トランジスタＴdrのゲートの電位ＶGをその閾値電圧Ｖthに応じた電位に設定するための期間である。リセット信号ＧRES[i]は、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTのリセット期間Ｐaにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。
【００３１】
発光制御信号ＧEL[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの経過後から、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTの開始前までの期間（以下「発光期間」という）ＰELにてハイレベルとなり、それ以外の期間（すなわち初期化期間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルとなる信号である。
【００３２】
＜Ｂ：電気光学装置の動作＞
次に、図４ないし図７を参照しながら画素回路Ｐの具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、リセット期間Ｐaと補償期間Ｐbと書込期間ＰWRTと発光期間ＰELとに区分して説明する。
【００３３】
（ａ）リセット期間Ｐa（初期化期間ＰINT）
リセット期間Ｐaにおいては、図３に示されるように、初期化信号ＧINT[i]およびリセット信号ＧRES[i]がハイレベルを維持するとともに走査信号ＧWRT[i]および発光制御信号ＧEL[i]がローレベルを維持する。したがって、図４に示されるように、トランジスタＴr1とＴr3とＴr4とはオン状態に遷移し、トランジスタＴr2と発光制御トランジスタＴelとはオフ状態を維持する。この状態においては、容量素子Ｃ0の第１電極Ｌ1と第２電極Ｌ2とがトランジスタＴr3とＴr4とＴr1とを介して導通するから、リセット期間Ｐaの開始の直前の時点で容量素子Ｃ0に蓄積されていた電荷は完全に除去される。この容量素子Ｃ0の電荷のリセットによって、リセット期間Ｐaの開始の時点における容量素子Ｃ0の状態（容量素子Ｃ0に残存している電荷）に拘わらず、その後の補償期間Ｐbや書込期間ＰWRTでは駆動トランジスタＴdrのゲートの電位ＶDを高い精度で所期値に設定することが可能となる。また、このリセット期間Ｐaにおいて駆動トランジスタＴdrのゲートはトランジスタＴr1およびＴr4を介して給電線１７に導通するから、このゲートの電位ＶGは電圧生成回路２７が生成した電位ＶSTに略等しくなる。本実施形態における電位ＶSTは、電源電位ＶELと駆動トランジスタＴdrの閾値電圧Ｖthの差分値（ＶEL−Ｖth）以下のレベルである。本実施形態における駆動トランジスタＴdrはｐチャネル型であるから、ゲートに対する電位ＶSTの供給によって駆動トランジスタＴdrはオン状態となる。つまり、電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときに駆動トランジスタＴdrをオン状態とする電位であるということもできる。
【００３４】
（ｂ）補償期間Ｐb（初期化期間ＰINT）
補償期間Ｐbにおいては、図３に示されるように、リセット信号ＧRES[i]がローレベルに遷移する一方、その他の信号はリセット期間Ｐaと同じレベルを維持する。この状態においては、図５に示されるように、図４の状況からトランジスタＴr4がオフ状態に変化する。したがって、トランジスタＴr3を介して給電線１７に接続された第１電極Ｌ1の電位が電位ＶSTに維持されたまま、第２電極Ｌ2の電位（すなわち駆動トランジスタＴdrのゲートの電位ＶG）が、リセット期間Ｐaで設定された電位ＶSTから電源電位ＶELと閾値電圧Ｖthの差分値（ＶEL−Ｖth）まで引き上げられる。
【００３５】
（ｃ）書込期間ＰWRT
書込期間ＰWRTにおいては、図３に示されるように、走査信号ＧWRT[i]がハイレベルに遷移し、初期化信号ＧINT[i]とリセット信号ＧRES[i]と発光制御信号ＧEL[i]とはローレベルを維持する。したがって、図６に示されるように、トランジスタＴr1・Ｔr3およびＴr4と発光制御トランジスタＴelとはオフ状態を維持する一方、トランジスタＴr2がオン状態に遷移してデータ線１４と第１電極Ｌ1とが導通する。したがって、第１電極Ｌ1の電位は、補償期間Ｐbで供給されていた電位ＶSTから電気光学素子１１の階調に応じたデータ電位ＶD[j]に変化する。
【００３６】
図６に示されるように、書込期間ＰWRTにおいて、トランジスタＴr1はオフ状態にあり、また、駆動トランジスタＴdrのゲートのインピーダンスは充分に高い。したがって、第１電極Ｌ1が補償期間Ｐbにおける電位ＶSTからデータ電位ＶD[j]まで変化量ΔＶ（＝ＶST−ＶD[j]）だけ変動すると、第２電極Ｌ2の電位（駆動トランジスタＴdrのゲートの電位ＶG）は容量カップリングによってその直前の電位（ＶEL−Ｖth）から変動する。このときの第２電極Ｌ2の電位の変動量は、容量素子Ｃ0とその他の寄生容量（例えば駆動トランジスタＴdrのゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。より具体的には、容量素子Ｃ0の容量値を「Ｃ」とし寄生容量の容量値を「Ｃs」とすると、第２電極Ｌ2の電位の変化分は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書込期間ＰWRTにおいて駆動トランジスタＴdrのゲートの電位ＶGは以下の式(1)で表現されるレベルに安定する。
ＶG＝ＶEL−Ｖth−ｋ・ΔＶ ……(1)
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
【００３７】
（ｄ）発光期間ＰEL
発光期間ＰELにおいては、図３に示されるように、初期化信号ＧINT[i]とリセット信号ＧRES[i]とがローレベルを維持するから、トランジスタＴr1およびＴr4はオフ状態を維持する。また、走査信号ＧWRT[i]は発光期間ＰELにおいてローレベルを維持するから、図７に示されるように、トランジスタＴr2がオフ状態に遷移するとともにトランジスタＴr3がオン状態に遷移する。したがって、容量素子Ｃ0の第１電極Ｌ1は、オフ状態となったトランジスタＴr2によってデータ線１４から電気的に絶縁されると同時に、オン状態となったトランジスタＴr3を介して給電線１７に接続される。この結果、発光期間ＰELにおいて第１電極Ｌ1の電位は電位ＶSTに固定され、これによって駆動トランジスタＴdrのゲートの電位ＶG（第２電極Ｌ2の電位）は略一定に維持される。つまり、本実施形態における容量素子Ｃ0は、第１電極Ｌ1がデータ線１４に接続される書込期間ＰWRTにおいては駆動トランジスタＴdrのゲートを所期の電位（式(1)によって表現される電位）に設定するカップリング容量として機能するとともに、第１電極Ｌ1が給電線１７に接続される発光期間ＰELにおいては駆動トランジスタＴdrのゲートを定電位に維持する保持容量として機能する。
【００３８】
また、発光期間ＰELにおいては発光制御信号ＧEL[i]がハイレベルを維持するから、図７に示されるように、発光制御トランジスタＴelがオン状態となって駆動電流Ｉelの経路が形成される。したがって、駆動トランジスタＴdrのゲートの電位ＶGに応じた駆動電流Ｉelが電源線から駆動トランジスタＴdrおよび発光制御トランジスタＴelを経由して電気光学素子１１に供給される。この駆動電流Ｉelの供給によって電気光学素子１１はデータ電位ＶD[j]に応じた輝度に発光する。
【００３９】
いま、駆動トランジスタＴdrが飽和領域で動作する場合を想定すると、駆動電流Ｉelは以下の式(2)によって表現される。ただし、「β」は駆動トランジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２
＝（β／２）（ＶG−ＶEL−Ｖth）２ ……(2)
式(1)の代入によって式(2)は以下のように変形される。
Ｉel＝（β／２）｛（ＶEL−Ｖth−ｋ・ΔＶ）−ＶEL−Ｖth｝２
＝（β／２）（ｋ・ΔＶ）２
つまり、電気光学素子１１に供給される駆動電流Ｉelは、データ電位ＶD[j]と電位ＶSTとの差分値ΔＶ（＝ＶST−ＶD[j]）のみによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、画素回路Ｐごとの閾値電圧Ｖthのバラツキに起因した輝度のムラは抑制される。
【００４０】
図１３に示した画素回路Ｐ0においては、発光期間ＰELで容量素子Ｃ0の電極Ｌ1がフローティング状態となるためにその電位が変動し易い。これに対し、本実施形態においては、容量素子Ｃ0の第１電極Ｌ1が発光期間ＰELにおいて電位ＶSTに維持されるから、駆動トランジスタＴdrのゲートの電位ＶGは発光期間ＰELの全体にわたって略一定に維持される。したがって、駆動電流Ｉelの変動を防止して電気光学素子１１を高い精度で所期の輝度に発光させることができる。換言すると、容量素子Ｃ0に充分な容量値を確保しなくても駆動トランジスタＴdrのゲートの電位ＶGを略一定に維持することができるから、電位ＶGを維持するために充分な容量値の容量素子Ｃ0が必要となる図１３の構成と比較して、容量素子Ｃ0の容量値を低減することができる。また、図１３の構成においては電位ＶGを確保するために容量素子Ｃ0とは別個の保持容量Ｃ1が必要となるのに対し、本実施形態においては少ない容量でもゲートの電位ＶGを維持することができるから、図２に示されるように図１３の保持容量Ｃ1を省略することが可能である。以上のように画素回路Ｐに要求される容量が低減されるから、本実施形態には画素回路Ｐの規模が縮小されるという利点がある。
【００４１】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４２】
（１）変形例１
以上の実施形態においては、トランジスタＴr2とトランジスタＴr3とが逆導電型のトランジスタとされた構成を例示したが、トランジスタＴr2とトランジスタＴr3とを相補的に動作させるための構成はこれに限定されない。例えば、図８に示されるように、トランジスタＴr2とトランジスタＴr3とを同じ導電型（ここではｎチャネル型）のトランジスタとしてもよい。この構成においては、トランジスタＴr2のゲートが第１走査線１２１ａに接続されるとともにトランジスタＴr3のゲートが第２走査線１２１ｂに接続される。そして、第１走査線１２１ａには図３に例示した走査信号ＧWRT[i]と同波形の第１走査信号ＧWRTa[i]が供給され、第２走査線１２１ｂには第１走査信号ＧWRTa[i]の論理レベルを反転した第２走査信号ＧWRTb[i]が供給される。この構成においても図４ないし図７に示した動作が実行される。もっとも、図２のようにトランジスタＴr2とトランジスタＴr3とが逆導電型とされた構成においては、各々を共通の走査線１２１によって制御することができるから、図８の態様と比較して構成が簡素化されるという利点がある。
【００４３】
（２）変形例２
図２に示されるトランジスタＴr4や発光制御トランジスタＴelは適宜に省略される。図９は、図２に図示されたトランジスタＴr4と発光制御トランジスタＴelとを省略した画素回路Ｐの構成を示す回路図である。この構成のもと、初期化期間ＰINTにおいては、走査信号ＧWRT[i]がローレベルとなり初期化信号ＧINT[i]がハイレベルとなる。したがって、トランジスタＴr3がオン状態に遷移することによって第１電極Ｌ1が電位ＶSTに維持されたまま、トランジスタＴr1を介してダイオード接続された駆動トランジスタＴdrのゲートは閾値電圧Ｖthに応じた電位ＶG（＝ＶEL−Ｖth）に収束する。
【００４４】
続く書込期間ＰWRTにおいては、ローレベルの初期化信号ＧINT[i]によってトランジスタＴr1がオフ状態とされる。さらに、走査信号ＧWRT[i]がハイレベルに遷移することによってトランジスタＴr2がオン状態となるから、第１実施形態と同様の原理によって駆動トランジスタＴdrのゲートはデータ電位ＶD[i]に応じた電位ＶG（式(1)）に設定される。
【００４５】
さらに、発光期間ＰELにおいては、走査信号ＧWRT[i]および初期化信号ＧINT[i]の双方がローレベルを維持する。このローレベルの走査信号ＧWRT[i]によってトランジスタＴr3がオン状態となるから、第１電極Ｌ1の電位は電位ＶSTに固定される。したがって、駆動トランジスタＴdrのゲートの電位ＶGの変動は防止される。以上のように、図９の構成においても第１電極Ｌ1のフローティング状態は回避されるから、第１実施形態と同様に、画素回路Ｐの規模の肥大化を抑制しながら駆動トランジスタＴdrのゲートの電位の変動を抑制することができる。
【００４６】
（３）変形例３
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、図２における駆動トランジスタＴdrはｎチャネル型であってもよい。この場合においても、給電線１７に供給される電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときにこの駆動トランジスタＴdrをオン状態とする電位に設定される。なお、駆動トランジスタＴdrがｎチャネル型である構成においてトランジスタＴd1は駆動トランジスタＴdrのゲートと電源線（電位ＶEL）の間に介挿される。また、ＯＬＥＤ素子は電気光学素子１１の一例に過ぎない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な発光素子を本発明における電気光学素子として採用することができる。本発明における電気光学素子は、電流の供給によって階調（典型的には輝度）が変化する素子であれば足り、その具体的な構造の如何は不問である。
【００４７】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１０は、以上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置Ｄは電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００４８】
図１１に、実施形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
【００４９】
図１２に、実施形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置Ｄに表示される。
【００５０】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１０から図１２に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する画素回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】画素回路の構成を示す回路図である。
【図３】各信号の波形を示すタイミングチャートである。
【図４】リセット期間における画素回路の動作を説明するための回路図である。
【図５】補償期間における画素回路の動作を説明するための回路図である。
【図６】書込期間における画素回路の動作を説明するための回路図である。
【図７】発光期間における画素回路の動作を説明するための回路図である。
【図８】変形例に係る画素回路の構成を示す回路図である。
【図９】変形例に係る画素回路の構成を示す回路図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】従来の画素回路の構成を示す回路図である。
【符号の説明】
【００５２】
Ｄ……電気光学装置、Ｐ……画素回路、１０……画素アレイ部、１１……電気光学素子、１２……制御線、１２１……走査線、１２３……第１制御線１２３、１２５……第２制御線１２５、１２７……発光制御線１２７、１４……データ線、１７……給電線、２２……走査線駆動回路、２４……データ線駆動回路、２７……電圧生成回路、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4……トランジスタ、ＧWRT[i]……走査信号、ＧRES[i]……リセット信号、ＧINT[i]……初期化信号、ＧEL[i]……発光制御信号、ＰINT……初期化期間、Ｐa……リセット期間、Ｐb……補償期間、ＰWRT……書込期間、ＰEL……発光期間。
【技術分野】
【０００１】
本発明は、有機ＥＬ(ElectroLuminescent)材料からなる発光素子など各種の電気光学素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の電気光学素子は電流の供給によって階調（典型的には輝度）が変化する。この電流（以下「駆動電流」という）をトランジスタ（以下「駆動トランジスタ」という）によって制御する構成が従来から提案されている。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の個体差に起因して各電気光学素子の階調にバラツキが発生するという問題がある。この階調のバラツキを抑制するために、例えば特許文献１ないし特許文献３には、駆動トランジスタの閾値電圧の相違を補償する構成が開示されている。
【０００３】
図１３は、特許文献１に開示された画素回路Ｐ0の構成を示す回路図である。同図に示されるように、駆動トランジスタＴdrのゲートとドレインとの間にはトランジスタＴr1が介挿される。また、駆動トランジスタＴdrのゲートには容量素子Ｃ0の一方の電極Ｌ2が接続される。保持容量Ｃ1は、駆動トランジスタＴdrのゲートとソースとの間に介挿された容量である。一方、トランジスタＴr2は、有機発光ダイオード素子（以下「ＯＬＥＤ素子」という）１１０に指定された輝度に応じた電位（以下「データ電位」という）ＶDが供給されるデータ線１４と容量素子Ｃ0の他方の電極Ｌ1との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子である。
【０００４】
以上の構成において、第１に、信号Ｓ2によってトランジスタＴr1をオン状態に遷移させる。こうして駆動トランジスタＴdrがダイオード接続されると、駆動トランジスタＴdrのゲートの電位は「ＶEL−Ｖth」に収束する（Ｖthは駆動トランジスタＴdrの閾値電圧）。第２に、トランジスタＴr1をオフ状態としたうえで、信号Ｓ1によってトランジスタＴr2をオン状態として容量素子Ｃ0の電極Ｌ1とデータ線１４とを導通させる。この動作によって、駆動トランジスタＴdrのゲートの電位は、電極Ｌ1における電位の変化分を容量素子Ｃ0と保持容量Ｃ1との容量比に応じて分割したレベル（すなわちデータ電位ＶDに応じたレベル）だけ変化する。第３に、トランジスタＴr2をオフ状態としたうえで、信号Ｓ3によってトランジスタＴelをオン状態とする。この結果、閾値電圧Ｖthに依存しない駆動電流Ｉelが駆動トランジスタＴdrおよびトランジスタＴelを経由してＯＬＥＤ素子１１０に供給される。特許文献２や特許文献３に開示された構成においても、駆動トランジスタＴdrの閾値電圧Ｖthを補償するための基本的な原理は同様である。
【特許文献１】米国特許第６，２２９，５０６号公報（FIG.2）
【特許文献２】特開２００４−１３３２４０号公報（図２および図３）
【特許文献３】特開２００４−２４６２０４号公報（図５および図６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１ないし特許文献３の何れに開示された構成においても、ＯＬＥＤ素子１１０が実際に発光する期間（以下「発光期間」という）では、トランジスタＴr2がオフ状態に遷移することによって容量素子Ｃ0の電極Ｌ1は電気的なフローティング状態となる。したがって、発光期間においては容量素子Ｃ0の電圧が変動し易い。例えば、トランジスタＴr2のスイッチングに起因したノイズによって電極Ｌ1の電位が変動する場合がある。このように発光期間において容量素子Ｃ0の電圧が変動すると、駆動トランジスタＴdrのゲートの電位やこの電位に応じた駆動電流Ｉelが変動するから、ＯＬＥＤ素子１１０の輝度のバラツキ（クロストークなどの表示ムラ）が発生する。
【０００６】
一方、容量素子Ｃ0や保持容量Ｃ1の容量値を増大させれば、電極Ｌ1の電位の変動が駆動トランジスタＴdrのゲートの電位に与える影響を低減することも一応は可能である。しかしながら、この場合には、容量の増大によって画素回路Ｐ0の規模が肥大化するという問題があるから、画素の精細化が高度に要求される現状では現実的な方策となり得ない。本発明は、このような事情に鑑みてなされたものであり、駆動トランジスタのゲートの電位の変動を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００７】
この課題を解決するために、本発明に係る電子回路（例えば表示装置に利用される画素回路）は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子（例えば図２に示されるトランジスタＴr1）と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、電気光学素子の階調に応じたデータ電位が供給されるデータ線と第１電極との間に介挿されてオン状態およびオフ状態の何れかとなる第２スイッチング素子（例えば図２に示されるトランジスタＴr2）と、定電位（例えば実施形態における電位ＶST）が供給される給電線と第１電極との間に介挿された第３スイッチング素子（例えば図２に示されるトランジスタＴr3）であって、第２スイッチング素子がオン状態にあるときにオフ状態となり第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子とを具備する。
【０００８】
この構成においては、第１スイッチング素子を介して駆動トランジスタをダイオード接続することによって、駆動トランジスタの閾値電圧に依存しない駆動電流が生成される。また、第２スイッチング素子がオン状態（導通状態）になることによって駆動トランジスタのゲートがデータ電位に応じた電位に設定される一方、第２スイッチング素子がオフ状態（非導通状態）になると第３スイッチング素子がオン状態となって容量素子の第１電極が定電位に維持される。したがって、電子回路に設置される容量の増大を回避しながら駆動トランジスタのゲートの電位の変動を防止することができる。
【０００９】
本発明における「電気光学素子」とは、これに供給された電流（駆動電流）に応じた階調となる電気光学素子（いわゆる電流駆動型の素子）である。この電気光学素子の典型例は、駆動電流に応じた輝度に発光する発光素子（例えばＯＬＥＤ素子）であるが、本発明が適用される範囲はこれに限定されない。また、給電線の電位は恒常的に略一定である必要はない。すなわち、少なくとも第３スイッチング素子がオン状態となる期間において略一定の電位を維持すれば足り、その他の期間においては略一定であってもよいし変動していてもよい。なお、給電線の電位について「略一定」とは、厳格な意味で一定の電位に維持される場合のほか、本発明の趣旨に照らして実質的に一定と把握できる電位に維持される場合も含む。すなわち、第３スイッチング素子がオン状態となる期間において給電線の電位が第１の電位から第２の電位までの範囲で変動するとしても、給電線の電位が第１の電位であるときの電気光学素子の階調と第２の電位であるときの電気光学素子の階調との相違が電子回路の実用に際して問題とならない程度であれば（例えば電気光学装置を表示装置として採用した場合に、給電線の電位に応じた電気光学素子の階調の相違が利用者に知覚され得ない程度であれば）、第１の電位から第２の電位までの範囲に属する電位は「略一定」であると言える。
【００１０】
本発明の具体的な態様においては、第１スイッチング素子が第１期間（例えば図３の補償期間Ｐb）にてオン状態とされ、第１期間の経過後の第２期間（例えば図３の書込期間ＰWRT）において第２スイッチング素子がオン状態とされるとともに第３スイッチング素子がオフ状態とされ、第２期間の経過後の第３期間（例えば図３の発光期間ＰEL）において第２スイッチング素子がオフ状態とされるとともに第３スイッチング素子がオン状態とされる。すなわち、この態様の容量素子は、第２期間において駆動トランジスタのゲートをデータ電位に応じた電位に変動させる手段（カップリング容量）として作用するとともに、第３期間において駆動トランジスタのゲートを定電位に維持する手段（保持容量）として作用する。
【００１１】
本発明の具体的な態様において、第２スイッチング素子と第３スイッチング素子とは逆導電型のトランジスタとされ、第２スイッチング素子のゲートと第３スイッチング素子のゲートとには共通の信号が供給される。この態様によれば、第２スイッチング素子を制御するための配線と第３スイッチング素子を制御するための配線とを共用することができるから、電子回路の構成が簡素化されるという利点がある。
【００１２】
本発明の望ましい態様においては、第１電極と第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子（例えば図２に示されるトランジスタＴr4）がさらに配置される。この態様によれば、第４スイッチング素子をオン状態とすることによって容量素子の電荷が放電（リセット）されるから、電気光学素子を高い精度で所期の階調に制御することができる。より具体的には、第１スイッチング素子がオン状態とされる前に第４スイッチング素子がオン状態とされて容量素子の放電が実行される。
【００１３】
本発明は、以上に説明した各態様の電子回路を備えた電気光学装置としても特定される。すなわち、この電気光学装置は、各々がデータ線に接続された複数の電子回路と、各データ線にデータ電位を供給するデータ線駆動回路と、複数の電子回路の各々を順次に選択する走査線駆動回路とを具備する装置であって、電子回路は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、データ線と第１電極との間に介挿された第２スイッチング素子と、定電位が供給される給電線と第１電極との間に介挿された第３スイッチング素子とを備え、走査線駆動回路は、各電子回路の選択前の補償期間において第１スイッチング素子をオン状態とする（すなわち駆動トランジスタのゲートとドレインとを導通させる）一方、複数の電子回路のうち選択した電子回路の第２スイッチング素子をオン状態とするとともに第３スイッチング素子をオフ状態とする一方、非選択の電子回路の第２スイッチング素子をオフ状態とするとともに第３スイッチング素子をオン状態とする。この構成によれば、走査線駆動回路によって選択された電子回路の第２スイッチング素子がオン状態とされ第３スイッチング素子がオフ状態とされる一方、非選択の電子回路の第２スイッチング素子がオフ状態とされ第３スイッチング素子がオン状態とされるから、本発明の電子回路と同様の作用および効果が奏される。
【００１４】
本発明に係る電気光学装置の望ましい態様においては、複数の電子回路を所定数（図１の構成ではｎ個）ごとに区分したグループ（各行）に対応する走査線が設けられ、走査線駆動回路は、各走査線に対して走査信号を出力し、各グループに属する電子回路の各々における第２スイッチング素子と第３スイッチング素子とは、逆導電型のトランジスタであり、当該グループに対応する走査線に対して共通に接続される。この構成によれば、各電子回路の第２スイッチング素子と第３スイッチング素子とが共通の信号によって制御されるから、別個の配線で供給される信号によって第２スイッチング素子および第３スイッチング素子が制御される構成と比較して構成が簡素化される。
【００１５】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成する構成の画像形成装置（印刷装置）においては、像担持体を露光する手段（いわゆる露光ヘッド）として本発明の電気光学装置を採用することができる。
【００１６】
また、本発明は、電子回路を駆動するための方法としても特定される。すなわち、この駆動方法は、ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する電子回路を駆動する方法であって、第１期間（例えば図３や図５に図示された補償期間Ｐa）において、駆動トランジスタのゲートとドレインとを導通させ、第１期間の経過後の第２期間（例えば図３や図６に図示された書込期間ＰWRT）において、電気光学素子の階調に応じたデータ電位が供給されるデータ線と第１電極とを導通させ、第２期間の経過後の第３期間（たとえば図３や図７に図示された発光期間ＰEL）において、データ線と第１電極とを非導通とするとともに、定電位が供給される給電線と第１電極とを導通させる。この方法によれば、第３期間における第１電極の電位の変動が防止されるから、同期間における駆動トランジスタのゲートの電位の変動を抑制することができる。
【００１７】
なお、本発明に係る駆動方法の望ましい態様では、第１期間に先立って（例えば図３や図４に図示されたリセット期間Ｐaにおいて）、第１電極と第２電極とを導通させる。この態様によれば、第１期間に先立って容量素子の電荷がリセット（放電）されるから、その後の第１期間や第２期間において、駆動トランジスタのゲートの電位を高い精度で所期値に設定することが可能となる。
【発明を実施するための最良の形態】
【００１８】
＜Ａ：電気光学装置の構成＞
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。この電気光学装置Ｄは、画像を表示するための手段として各種の電子機器に採用される装置であり、複数の画素回路Ｐが面状に配列された画素アレイ部１０と、各画素回路Ｐを駆動する走査線駆動回路２２およびデータ線駆動回路２４と、電気光学装置Ｄで利用される各電圧を生成する電圧生成回路２７とを有する。なお、図１においては走査線駆動回路２２とデータ線駆動回路２４と電圧生成回路２７とが別個の回路として図示されているが、これらの回路の一部または全部が単一の回路とされた構成も採用される。また、図１に図示されたひとつの走査線駆動回路２２（あるいはデータ線駆動回路２４や電圧生成回路２７）が複数のＩＣチップに区分された態様で電気光学装置Ｄに実装されてもよい。
【００１９】
図１に示されるように、画素アレイ部１０には、Ｘ方向に延在するｍ本の制御線１２と、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線１４と、各データ線１４に対をなしてＹ方向に延在するｎ本の給電線１７とが形成される（ｍおよびｎは自然数）。各画素回路Ｐは、データ線１４および給電線１７の対と制御線１２との交差に対応する位置に配置される。したがって、これらの画素回路Ｐは、縦ｍ行×横ｎ列のマトリクス状に配列する。
【００２０】
走査線駆動回路２２は、複数の画素回路Ｐを水平走査期間ごとに行単位で選択するための回路である。一方、データ線駆動回路２４は、各水平走査期間で走査線駆動回路２２が選択した１行分（ｎ個）の画素回路Ｐの各々に対応するデータ電位ＶD[1]ないしＶD[n]を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）が選択される水平走査期間において第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に出力されるデータ電位ＶD[j]は、第ｉ行の第ｊ列目に位置する画素回路Ｐに対して指定された階調に対応する電位となる。
【００２１】
電圧生成回路２７は、電源の高位側の電位（以下「電源電位」という）ＶELおよび低位側の電位（以下「接地電位」という）Ｇndと、略一定の電位ＶSTとを生成する。電位ＶSTは、総ての給電線１７に対して共通に出力されて各画素回路Ｐに給電される。
【００２２】
次に、図２を参照して、各画素回路Ｐの構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの画素回路Ｐのみが図示されているが、その他の画素回路Ｐも同様の構成である。
【００２３】
同図に示されるように、画素回路Ｐは、電源電位ＶELが供給される電源線と接地電位Ｇndが供給される接地線との間に介挿された電気光学素子１１を含む。電気光学素子１１は、これに供給される駆動電流Ｉelに応じた輝度に発光する電流駆動型の発光素子であり、典型的には、有機ＥＬ材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子である。
【００２４】
図２に示されるように、図１において便宜的に１本の配線として図示された制御線１２は、実際には４本の配線（走査線１２１・第１制御線１２３・第２制御線１２５・発光制御線１２７）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。例えば、第ｉ行目の走査線１２１には、同行の画素回路Ｐを選択するための走査信号ＧWRT[i]が供給される。また、第１制御線１２３にはリセット信号ＧRES[i]が供給され、第２制御線１２５には初期化信号ＧINT[i]が供給される。さらに、発光制御線１２７には、電気光学素子１１が実際に発光する期間（後述する発光期間ＰEL）を規定する発光制御信号ＧEL[i]が供給される。なお、各信号の具体的な波形やこれに応じた画素回路Ｐの動作については後述する。
【００２５】
図２に示されるように、電源線から電気光学素子１１の陽極に至る経路にはｐチャネル型の駆動トランジスタＴdrとｎチャネル型の発光制御トランジスタＴelとが介挿される。駆動トランジスタＴdrは、ゲートの電位ＶGに応じた駆動電流Ｉelを生成するための手段であり、そのソースが電源線に接続されるとともにドレインが発光制御トランジスタＴelのドレインに接続される。発光制御トランジスタＴelは、駆動電流Ｉelが実際に電気光学素子１１に供給される期間を規定するための手段であり、そのソースが電気光学素子１１の陽極に接続されるとともにゲートが発光制御線１２７に接続される。したがって、発光制御信号ＧEL[i]がローレベルを維持する期間においては発光制御トランジスタＴelがオフ状態となって電気光学素子１１に対する駆動電流Ｉelの供給が遮断される一方、発光制御信号ＧEL[i]がハイレベルに遷移すると発光制御トランジスタＴelがオン状態となって電気光学素子１１に駆動電流Ｉelが供給される。なお、発光制御トランジスタＴelは駆動トランジスタＴdrと電源線との間に介挿されてもよい。
【００２６】
駆動トランジスタＴdrのゲートとドレインとの間にはｎチャネル型のトランジスタＴr1が介挿される。このトランジスタＴr1のゲートは第２制御線１２５に接続される。したがって、初期化信号ＧINT[i]がハイレベルに遷移するとトランジスタＴr1がオン状態となって駆動トランジスタＴdrがダイオード接続され、初期化信号ＧINT[i]がローレベルに遷移するとトランジスタＴr1がオフ状態となって駆動トランジスタＴdrのダイオード接続は解除される。
【００２７】
図２に示される容量素子Ｃ0は、第１電極Ｌ1と第２電極Ｌ2との間の電圧を保持する容量である。第２電極Ｌ2は駆動トランジスタＴdrのゲートに接続される。容量素子Ｃ0の第１電極Ｌ1とデータ線１４との間にはｎチャネル型のトランジスタＴr2が介挿され、第１電極Ｌ1と給電線１７との間にはｐチャネル型（すなわちトランジスタＴr2とは逆導電型）のトランジスタＴr3が介挿される。トランジスタＴr2は第１電極Ｌ1とデータ線１４との導通および非導通を切り替えるスイッチング素子であり、トランジスタＴr3は第１電極Ｌ1と給電線１７との導通および非導通を切り替えるスイッチング素子である。トランジスタＴr2のゲートとトランジスタＴr3のゲートとは走査線１２１に対して共通に接続される。したがって、トランジスタＴr2とトランジスタＴr3とは相補的に動作する。すなわち、走査信号ＧWRT[i]がハイレベルであればトランジスタＴr2がオン状態となってトランジスタＴr3がオフ状態となり、走査信号ＧWRT[i]がローレベルであればトランジスタＴr2がオフ状態となってトランジスタＴr3がオン状態となる。
【００２８】
図２に示されるｎチャネル型のトランジスタＴr4は、容量素子Ｃ0の第１電極Ｌ1と第２電極Ｌ2との間に介挿されて両者の導通および非導通を切り替えるスイッチング素子である。さらに詳述すると、トランジスタＴr4は、一端がトランジスタＴr3を介して第１電極Ｌ1に接続されるとともに、他端がトランジスタＴr1を介して第２電極Ｌ2に接続される。このトランジスタＴr4のゲートは第１制御線１２３に接続される。したがって、トランジスタＴr1とトランジスタＴr3とがオン状態を維持する期間において、リセット信号ＧRES[i]がハイレベルに遷移するとトランジスタＴr4がオン状態となって第１電極Ｌ1と第２電極Ｌ2とが短絡する。
【００２９】
次に、図３を参照して、走査線駆動回路２２が生成する各信号の具体的な波形を説明する。図３に示されるように、走査信号ＧWRT[1]ないしＧWRT[m]は、水平走査期間（１Ｈ）ごとに順番にハイレベルとなる。すなわち、走査信号ＧWRT[i]は、垂直走査期間（１Ｖ）のうち第ｉ番目の水平走査期間においてハイレベルを維持するとともにそれ以外の期間においてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの移行は第ｉ行の各画素回路Ｐの選択を意味する。以下では走査信号ＧWRT[1]ないしＧWRT[m]の各々がハイレベルとなる期間（すなわち水平走査期間）を「書込期間ＰWRT」と表記する。なお、図３においては走査信号ＧWRT[i]の立ち下がりとその次行の走査信号ＧWRT[i+1]の立ち上がりとを同時とした場合が例示されているが、走査信号ＧWRT[i]の立ち下がりから所定の時間が経過したタイミングで走査信号ＧWRT[i+1]が立ち上がる構成（つまり、各行の書込期間ＰWRTに間隔が設けられた構成）としてもよい。
【００３０】
初期化信号ＧINT[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの直前の期間（以下「初期化期間」という）ＰINTにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。図３に示されるように、初期化期間ＰINTはリセット期間Ｐaとその直後の補償期間Ｐbとに区分される。リセット期間Ｐaは、その開始の時点で容量素子Ｃ0に残存している電荷を放電（リセット）するための期間であり、補償期間Ｐbは、駆動トランジスタＴdrのゲートの電位ＶGをその閾値電圧Ｖthに応じた電位に設定するための期間である。リセット信号ＧRES[i]は、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTのリセット期間Ｐaにおいてハイレベルとなり、その他の期間においてローレベルを維持する信号である。
【００３１】
発光制御信号ＧEL[i]は、走査信号ＧWRT[i]がハイレベルとなる書込期間ＰWRTの経過後から、初期化信号ＧINT[i]がハイレベルとなる初期化期間ＰINTの開始前までの期間（以下「発光期間」という）ＰELにてハイレベルとなり、それ以外の期間（すなわち初期化期間ＰINTと書込期間ＰWRTとを含む期間）にてローレベルとなる信号である。
【００３２】
＜Ｂ：電気光学装置の動作＞
次に、図４ないし図７を参照しながら画素回路Ｐの具体的な動作を説明する。以下では、第ｉ行に属する第ｊ列目の画素回路Ｐの動作を、リセット期間Ｐaと補償期間Ｐbと書込期間ＰWRTと発光期間ＰELとに区分して説明する。
【００３３】
（ａ）リセット期間Ｐa（初期化期間ＰINT）
リセット期間Ｐaにおいては、図３に示されるように、初期化信号ＧINT[i]およびリセット信号ＧRES[i]がハイレベルを維持するとともに走査信号ＧWRT[i]および発光制御信号ＧEL[i]がローレベルを維持する。したがって、図４に示されるように、トランジスタＴr1とＴr3とＴr4とはオン状態に遷移し、トランジスタＴr2と発光制御トランジスタＴelとはオフ状態を維持する。この状態においては、容量素子Ｃ0の第１電極Ｌ1と第２電極Ｌ2とがトランジスタＴr3とＴr4とＴr1とを介して導通するから、リセット期間Ｐaの開始の直前の時点で容量素子Ｃ0に蓄積されていた電荷は完全に除去される。この容量素子Ｃ0の電荷のリセットによって、リセット期間Ｐaの開始の時点における容量素子Ｃ0の状態（容量素子Ｃ0に残存している電荷）に拘わらず、その後の補償期間Ｐbや書込期間ＰWRTでは駆動トランジスタＴdrのゲートの電位ＶDを高い精度で所期値に設定することが可能となる。また、このリセット期間Ｐaにおいて駆動トランジスタＴdrのゲートはトランジスタＴr1およびＴr4を介して給電線１７に導通するから、このゲートの電位ＶGは電圧生成回路２７が生成した電位ＶSTに略等しくなる。本実施形態における電位ＶSTは、電源電位ＶELと駆動トランジスタＴdrの閾値電圧Ｖthの差分値（ＶEL−Ｖth）以下のレベルである。本実施形態における駆動トランジスタＴdrはｐチャネル型であるから、ゲートに対する電位ＶSTの供給によって駆動トランジスタＴdrはオン状態となる。つまり、電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときに駆動トランジスタＴdrをオン状態とする電位であるということもできる。
【００３４】
（ｂ）補償期間Ｐb（初期化期間ＰINT）
補償期間Ｐbにおいては、図３に示されるように、リセット信号ＧRES[i]がローレベルに遷移する一方、その他の信号はリセット期間Ｐaと同じレベルを維持する。この状態においては、図５に示されるように、図４の状況からトランジスタＴr4がオフ状態に変化する。したがって、トランジスタＴr3を介して給電線１７に接続された第１電極Ｌ1の電位が電位ＶSTに維持されたまま、第２電極Ｌ2の電位（すなわち駆動トランジスタＴdrのゲートの電位ＶG）が、リセット期間Ｐaで設定された電位ＶSTから電源電位ＶELと閾値電圧Ｖthの差分値（ＶEL−Ｖth）まで引き上げられる。
【００３５】
（ｃ）書込期間ＰWRT
書込期間ＰWRTにおいては、図３に示されるように、走査信号ＧWRT[i]がハイレベルに遷移し、初期化信号ＧINT[i]とリセット信号ＧRES[i]と発光制御信号ＧEL[i]とはローレベルを維持する。したがって、図６に示されるように、トランジスタＴr1・Ｔr3およびＴr4と発光制御トランジスタＴelとはオフ状態を維持する一方、トランジスタＴr2がオン状態に遷移してデータ線１４と第１電極Ｌ1とが導通する。したがって、第１電極Ｌ1の電位は、補償期間Ｐbで供給されていた電位ＶSTから電気光学素子１１の階調に応じたデータ電位ＶD[j]に変化する。
【００３６】
図６に示されるように、書込期間ＰWRTにおいて、トランジスタＴr1はオフ状態にあり、また、駆動トランジスタＴdrのゲートのインピーダンスは充分に高い。したがって、第１電極Ｌ1が補償期間Ｐbにおける電位ＶSTからデータ電位ＶD[j]まで変化量ΔＶ（＝ＶST−ＶD[j]）だけ変動すると、第２電極Ｌ2の電位（駆動トランジスタＴdrのゲートの電位ＶG）は容量カップリングによってその直前の電位（ＶEL−Ｖth）から変動する。このときの第２電極Ｌ2の電位の変動量は、容量素子Ｃ0とその他の寄生容量（例えば駆動トランジスタＴdrのゲート容量やその他の配線に寄生する容量）との容量比に応じて定まる。より具体的には、容量素子Ｃ0の容量値を「Ｃ」とし寄生容量の容量値を「Ｃs」とすると、第２電極Ｌ2の電位の変化分は「ΔＶ・Ｃ／（Ｃ＋Ｃs）」と表現される。したがって、書込期間ＰWRTにおいて駆動トランジスタＴdrのゲートの電位ＶGは以下の式(1)で表現されるレベルに安定する。
ＶG＝ＶEL−Ｖth−ｋ・ΔＶ ……(1)
ただし、ｋ＝Ｃ／（Ｃ＋Ｃs）
【００３７】
（ｄ）発光期間ＰEL
発光期間ＰELにおいては、図３に示されるように、初期化信号ＧINT[i]とリセット信号ＧRES[i]とがローレベルを維持するから、トランジスタＴr1およびＴr4はオフ状態を維持する。また、走査信号ＧWRT[i]は発光期間ＰELにおいてローレベルを維持するから、図７に示されるように、トランジスタＴr2がオフ状態に遷移するとともにトランジスタＴr3がオン状態に遷移する。したがって、容量素子Ｃ0の第１電極Ｌ1は、オフ状態となったトランジスタＴr2によってデータ線１４から電気的に絶縁されると同時に、オン状態となったトランジスタＴr3を介して給電線１７に接続される。この結果、発光期間ＰELにおいて第１電極Ｌ1の電位は電位ＶSTに固定され、これによって駆動トランジスタＴdrのゲートの電位ＶG（第２電極Ｌ2の電位）は略一定に維持される。つまり、本実施形態における容量素子Ｃ0は、第１電極Ｌ1がデータ線１４に接続される書込期間ＰWRTにおいては駆動トランジスタＴdrのゲートを所期の電位（式(1)によって表現される電位）に設定するカップリング容量として機能するとともに、第１電極Ｌ1が給電線１７に接続される発光期間ＰELにおいては駆動トランジスタＴdrのゲートを定電位に維持する保持容量として機能する。
【００３８】
また、発光期間ＰELにおいては発光制御信号ＧEL[i]がハイレベルを維持するから、図７に示されるように、発光制御トランジスタＴelがオン状態となって駆動電流Ｉelの経路が形成される。したがって、駆動トランジスタＴdrのゲートの電位ＶGに応じた駆動電流Ｉelが電源線から駆動トランジスタＴdrおよび発光制御トランジスタＴelを経由して電気光学素子１１に供給される。この駆動電流Ｉelの供給によって電気光学素子１１はデータ電位ＶD[j]に応じた輝度に発光する。
【００３９】
いま、駆動トランジスタＴdrが飽和領域で動作する場合を想定すると、駆動電流Ｉelは以下の式(2)によって表現される。ただし、「β」は駆動トランジスタＴdrの利得係数であり、「Ｖgs」は駆動トランジスタＴdrのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２
＝（β／２）（ＶG−ＶEL−Ｖth）２ ……(2)
式(1)の代入によって式(2)は以下のように変形される。
Ｉel＝（β／２）｛（ＶEL−Ｖth−ｋ・ΔＶ）−ＶEL−Ｖth｝２
＝（β／２）（ｋ・ΔＶ）２
つまり、電気光学素子１１に供給される駆動電流Ｉelは、データ電位ＶD[j]と電位ＶSTとの差分値ΔＶ（＝ＶST−ＶD[j]）のみによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、画素回路Ｐごとの閾値電圧Ｖthのバラツキに起因した輝度のムラは抑制される。
【００４０】
図１３に示した画素回路Ｐ0においては、発光期間ＰELで容量素子Ｃ0の電極Ｌ1がフローティング状態となるためにその電位が変動し易い。これに対し、本実施形態においては、容量素子Ｃ0の第１電極Ｌ1が発光期間ＰELにおいて電位ＶSTに維持されるから、駆動トランジスタＴdrのゲートの電位ＶGは発光期間ＰELの全体にわたって略一定に維持される。したがって、駆動電流Ｉelの変動を防止して電気光学素子１１を高い精度で所期の輝度に発光させることができる。換言すると、容量素子Ｃ0に充分な容量値を確保しなくても駆動トランジスタＴdrのゲートの電位ＶGを略一定に維持することができるから、電位ＶGを維持するために充分な容量値の容量素子Ｃ0が必要となる図１３の構成と比較して、容量素子Ｃ0の容量値を低減することができる。また、図１３の構成においては電位ＶGを確保するために容量素子Ｃ0とは別個の保持容量Ｃ1が必要となるのに対し、本実施形態においては少ない容量でもゲートの電位ＶGを維持することができるから、図２に示されるように図１３の保持容量Ｃ1を省略することが可能である。以上のように画素回路Ｐに要求される容量が低減されるから、本実施形態には画素回路Ｐの規模が縮小されるという利点がある。
【００４１】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４２】
（１）変形例１
以上の実施形態においては、トランジスタＴr2とトランジスタＴr3とが逆導電型のトランジスタとされた構成を例示したが、トランジスタＴr2とトランジスタＴr3とを相補的に動作させるための構成はこれに限定されない。例えば、図８に示されるように、トランジスタＴr2とトランジスタＴr3とを同じ導電型（ここではｎチャネル型）のトランジスタとしてもよい。この構成においては、トランジスタＴr2のゲートが第１走査線１２１ａに接続されるとともにトランジスタＴr3のゲートが第２走査線１２１ｂに接続される。そして、第１走査線１２１ａには図３に例示した走査信号ＧWRT[i]と同波形の第１走査信号ＧWRTa[i]が供給され、第２走査線１２１ｂには第１走査信号ＧWRTa[i]の論理レベルを反転した第２走査信号ＧWRTb[i]が供給される。この構成においても図４ないし図７に示した動作が実行される。もっとも、図２のようにトランジスタＴr2とトランジスタＴr3とが逆導電型とされた構成においては、各々を共通の走査線１２１によって制御することができるから、図８の態様と比較して構成が簡素化されるという利点がある。
【００４３】
（２）変形例２
図２に示されるトランジスタＴr4や発光制御トランジスタＴelは適宜に省略される。図９は、図２に図示されたトランジスタＴr4と発光制御トランジスタＴelとを省略した画素回路Ｐの構成を示す回路図である。この構成のもと、初期化期間ＰINTにおいては、走査信号ＧWRT[i]がローレベルとなり初期化信号ＧINT[i]がハイレベルとなる。したがって、トランジスタＴr3がオン状態に遷移することによって第１電極Ｌ1が電位ＶSTに維持されたまま、トランジスタＴr1を介してダイオード接続された駆動トランジスタＴdrのゲートは閾値電圧Ｖthに応じた電位ＶG（＝ＶEL−Ｖth）に収束する。
【００４４】
続く書込期間ＰWRTにおいては、ローレベルの初期化信号ＧINT[i]によってトランジスタＴr1がオフ状態とされる。さらに、走査信号ＧWRT[i]がハイレベルに遷移することによってトランジスタＴr2がオン状態となるから、第１実施形態と同様の原理によって駆動トランジスタＴdrのゲートはデータ電位ＶD[i]に応じた電位ＶG（式(1)）に設定される。
【００４５】
さらに、発光期間ＰELにおいては、走査信号ＧWRT[i]および初期化信号ＧINT[i]の双方がローレベルを維持する。このローレベルの走査信号ＧWRT[i]によってトランジスタＴr3がオン状態となるから、第１電極Ｌ1の電位は電位ＶSTに固定される。したがって、駆動トランジスタＴdrのゲートの電位ＶGの変動は防止される。以上のように、図９の構成においても第１電極Ｌ1のフローティング状態は回避されるから、第１実施形態と同様に、画素回路Ｐの規模の肥大化を抑制しながら駆動トランジスタＴdrのゲートの電位の変動を抑制することができる。
【００４６】
（３）変形例３
画素回路Ｐを構成する各トランジスタの導電型は適宜に変更される。例えば、図２における駆動トランジスタＴdrはｎチャネル型であってもよい。この場合においても、給電線１７に供給される電位ＶSTは、駆動トランジスタＴdrのゲートに供給されたときにこの駆動トランジスタＴdrをオン状態とする電位に設定される。なお、駆動トランジスタＴdrがｎチャネル型である構成においてトランジスタＴd1は駆動トランジスタＴdrのゲートと電源線（電位ＶEL）の間に介挿される。また、ＯＬＥＤ素子は電気光学素子１１の一例に過ぎない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子といった様々な発光素子を本発明における電気光学素子として採用することができる。本発明における電気光学素子は、電流の供給によって階調（典型的には輝度）が変化する素子であれば足り、その具体的な構造の如何は不問である。
【００４７】
＜Ｄ：応用例＞
次に、本発明に係る電気光学装置Ｄを利用した電子機器について説明する。図１０は、以上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置Ｄは電気光学素子１１にＯＬＥＤ素子を使用しているので、視野角が広く見易い画面を表示できる。
【００４８】
図１１に、実施形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
【００４９】
図１２に、実施形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置Ｄに表示される。
【００５０】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１０から図１２に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電気光学装置は利用される。本発明にいう電子回路とは、各実施形態のように表示装置の画素を構成する画素回路のほか、画像形成装置における露光の単位となる回路をも含む概念である。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】画素回路の構成を示す回路図である。
【図３】各信号の波形を示すタイミングチャートである。
【図４】リセット期間における画素回路の動作を説明するための回路図である。
【図５】補償期間における画素回路の動作を説明するための回路図である。
【図６】書込期間における画素回路の動作を説明するための回路図である。
【図７】発光期間における画素回路の動作を説明するための回路図である。
【図８】変形例に係る画素回路の構成を示す回路図である。
【図９】変形例に係る画素回路の構成を示す回路図である。
【図１０】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】従来の画素回路の構成を示す回路図である。
【符号の説明】
【００５２】
Ｄ……電気光学装置、Ｐ……画素回路、１０……画素アレイ部、１１……電気光学素子、１２……制御線、１２１……走査線、１２３……第１制御線１２３、１２５……第２制御線１２５、１２７……発光制御線１２７、１４……データ線、１７……給電線、２２……走査線駆動回路、２４……データ線駆動回路、２７……電圧生成回路、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4……トランジスタ、ＧWRT[i]……走査信号、ＧRES[i]……リセット信号、ＧINT[i]……初期化信号、ＧEL[i]……発光制御信号、ＰINT……初期化期間、Ｐa……リセット期間、Ｐb……補償期間、ＰWRT……書込期間、ＰEL……発光期間。
【特許請求の範囲】
【請求項１】
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第１電極との間に介挿されてオン状態およびオフ状態の何れかとなる第２スイッチング素子と、
定電位が供給される給電線と前記第１電極との間に介挿された第３スイッチング素子であって、前記第２スイッチング素子がオン状態にあるときにオフ状態となり前記第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子と
を具備する電子回路。
【請求項２】
前記第２スイッチング素子と前記第３スイッチング素子とは逆導電型のトランジスタであり、
前記第２スイッチング素子のゲートと前記第３スイッチング素子のゲートとには共通の信号が供給される
請求項１に記載の電子回路。
【請求項３】
前記第１電極と前記第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子を具備する
請求項１または請求項２に記載の電子回路。
【請求項４】
各々がデータ線に接続された複数の電子回路と、前記各データ線にデータ電位を供給するデータ線駆動回路と、前記複数の電子回路の各々を順次に選択する走査線駆動回路とを具備する電気光学装置であって、
前記電子回路は、
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記データ線と前記第１電極との間に介挿された第２スイッチング素子と、
定電位が供給される給電線と前記第１電極との間に介挿された第３スイッチング素子と
を備え、
前記走査線駆動回路は、
各電子回路の選択前の補償期間において第１スイッチング素子をオン状態とする一方、
前記複数の電子回路のうち選択した電子回路の第２スイッチング素子をオン状態とするとともに第３スイッチング素子をオフ状態とする一方、非選択の電子回路の第２スイッチング素子をオフ状態とするとともに第３スイッチング素子をオン状態とする
電気光学装置。
【請求項５】
前記複数の電子回路を所定数ごとに区分したグループに対応する走査線を具備し、
前記走査線駆動回路は、前記各走査線に対して走査信号を出力し、
前記各グループに属する電子回路の各々における第２スイッチング素子と第３スイッチング素子とは、逆導電型のトランジスタであり、当該グループに対応する走査線に対して共通に接続される
請求項４に記載の電気光学装置。
【請求項６】
請求項４または請求項５に記載の電気光学装置を具備する電子機器。
【請求項７】
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する電子回路を駆動する方法であって、
第１期間において、前記駆動トランジスタのゲートとドレインとを導通させ、
前記第１期間の経過後の第２期間において、前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第１電極とを導通させ、
前記第２期間の経過後の第３期間において、前記データ線と前記第１電極とを非導通とするとともに、定電位が供給される給電線と前記第１電極とを導通させる
電子回路の駆動方法。
【請求項８】
前記第１期間に先立って、前記第１電極と前記第２電極とを導通させる
請求項７に記載の電子回路の駆動方法。
【請求項１】
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第１電極との間に介挿されてオン状態およびオフ状態の何れかとなる第２スイッチング素子と、
定電位が供給される給電線と前記第１電極との間に介挿された第３スイッチング素子であって、前記第２スイッチング素子がオン状態にあるときにオフ状態となり前記第２スイッチング素子がオフ状態にあるときにオン状態となる第３スイッチング素子と
を具備する電子回路。
【請求項２】
前記第２スイッチング素子と前記第３スイッチング素子とは逆導電型のトランジスタであり、
前記第２スイッチング素子のゲートと前記第３スイッチング素子のゲートとには共通の信号が供給される
請求項１に記載の電子回路。
【請求項３】
前記第１電極と前記第２電極との間に介挿されて両者の導通および非導通を切り替える第４スイッチング素子を具備する
請求項１または請求項２に記載の電子回路。
【請求項４】
各々がデータ線に接続された複数の電子回路と、前記各データ線にデータ電位を供給するデータ線駆動回路と、前記複数の電子回路の各々を順次に選択する走査線駆動回路とを具備する電気光学装置であって、
前記電子回路は、
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、
前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、
前記駆動トランジスタのゲートとドレインとの導通および非導通を切り替える第１スイッチング素子と、
第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子と、
前記データ線と前記第１電極との間に介挿された第２スイッチング素子と、
定電位が供給される給電線と前記第１電極との間に介挿された第３スイッチング素子と
を備え、
前記走査線駆動回路は、
各電子回路の選択前の補償期間において第１スイッチング素子をオン状態とする一方、
前記複数の電子回路のうち選択した電子回路の第２スイッチング素子をオン状態とするとともに第３スイッチング素子をオフ状態とする一方、非選択の電子回路の第２スイッチング素子をオフ状態とするとともに第３スイッチング素子をオン状態とする
電気光学装置。
【請求項５】
前記複数の電子回路を所定数ごとに区分したグループに対応する走査線を具備し、
前記走査線駆動回路は、前記各走査線に対して走査信号を出力し、
前記各グループに属する電子回路の各々における第２スイッチング素子と第３スイッチング素子とは、逆導電型のトランジスタであり、当該グループに対応する走査線に対して共通に接続される
請求項４に記載の電気光学装置。
【請求項６】
請求項４または請求項５に記載の電気光学装置を具備する電子機器。
【請求項７】
ゲートの電位に応じた駆動電流を生成する駆動トランジスタと、前記駆動トランジスタが生成する駆動電流に応じた階調となる電気光学素子と、第１電極と前記駆動トランジスタのゲートに接続された第２電極とを有する容量素子とを具備する電子回路を駆動する方法であって、
第１期間において、前記駆動トランジスタのゲートとドレインとを導通させ、
前記第１期間の経過後の第２期間において、前記電気光学素子の階調に応じたデータ電位が供給されるデータ線と前記第１電極とを導通させ、
前記第２期間の経過後の第３期間において、前記データ線と前記第１電極とを非導通とするとともに、定電位が供給される給電線と前記第１電極とを導通させる
電子回路の駆動方法。
【請求項８】
前記第１期間に先立って、前記第１電極と前記第２電極とを導通させる
請求項７に記載の電子回路の駆動方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００６−３４９７９４（Ｐ２００６−３４９７９４Ａ）
【公開日】平成１８年１２月２８日（２００６．１２．２８）
【国際特許分類】
【出願番号】特願２００５−１７３２７１（Ｐ２００５−１７３２７１）
【出願日】平成１７年６月１４日（２００５．６．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年１２月２８日（２００６．１２．２８）
【国際特許分類】
【出願日】平成１７年６月１４日（２００５．６．１４）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]