電子回路及び電子装置
【課題】高周波領域で信号の絶対値検出が可能な電子回路及び電子装置等を提供すること。
【解決手段】電子回路は、第１の入力信号が入力される第１の増幅回路１０１と、第２の入力信号が入力される第２の増幅回路１０２と、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される第１のドレイン接地増幅用トランジスター１０３と、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される第２のドレイン接地増幅用トランジスター１０４と、出力ノード１０８と第２の電源ノード１０７との間に設けられる共通の負荷素子１０６と、出力ノード１０８から第１の増幅回路１０１の入力に負帰還する第１の負帰還経路１１５と、出力ノード１０８から第２の増幅回路１０２の入力に負帰還する第２の負帰還経路１１３とを含む。
【解決手段】電子回路は、第１の入力信号が入力される第１の増幅回路１０１と、第２の入力信号が入力される第２の増幅回路１０２と、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される第１のドレイン接地増幅用トランジスター１０３と、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される第２のドレイン接地増幅用トランジスター１０４と、出力ノード１０８と第２の電源ノード１０７との間に設けられる共通の負荷素子１０６と、出力ノード１０８から第１の増幅回路１０１の入力に負帰還する第１の負帰還経路１１５と、出力ノード１０８から第２の増幅回路１０２の入力に負帰還する第２の負帰還経路１１３とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路及び電子装置、特にＵＷＢ（Ultra Wide Band）信号を受信する電子回路及び電子装置等に関する。
【背景技術】
【０００２】
受信された信号の包絡線を検出しベースバンド信号を復調する回路は、古くから使用されており様々な回路が考え出されている。包絡線は、尖頭値を結んだものであり、交流成分の絶対値を平滑化して得られる。また、信号を二乗し平滑化して包絡線検出に替える方法も古くからあり、「二乗検波」などと呼ばれている。例えば、特許文献１には、信号の二乗値を得る二乗検出回路とそれを使った振幅検波の方法が示されている。
【０００３】
また、ＵＷＢ信号、特に搬送波を用いないＩＲ（Impulse Radio）によるＵＷＢ通信（以下「ＵＷＢ−ＩＲ」通信と言う）においても、包絡線検出を使った受信機があり、例えば、特許文献２または特許文献３においてその有効性が示されている。これらの特許文献２，３では整流回路と積分回路が用いられているが、これは信号の交流成分の絶対値を平滑化して包絡線を求めるものである。以下、変調された搬送波（経時的に振幅が変化する高周波の信号）の包絡線を検出する作用を、「包絡線検出」と呼ぶことにする。また、ＵＷＢ−ＩＲ受信機において、二乗検波を用いた例は見当たらない。
【０００４】
しかしながら、従来の特許文献１の二乗検出回路は、バイポーラトランジスターを使うものであり、大規模な回路の集積化に適するＭＯＳトランジスターを用いるものでない。また、二乗特性は、コレクタ電流に比較して信号の電流変化が十分小さい小信号が入力された場合のみに近似的に得られるのであって、大きな信号では誤差が伴う。大きな信号を扱おうとすると、必然的に消費電力が大きくなる。さらに、回路の動作速度はあまり速くなく、ＵＷＢ−ＩＲ通信の信号のように素子の性能限界程度に高い周波数の信号を扱う場合には適さない。また、周波数変換によって信号の周波数を落としてから包絡線検出を行うことも可能であるが、この場合には高い精度の位相同期が必要となる。位相同期が無いと、送受信間の搬送波周波数の誤差が信号の包絡線にビートとなって加算され、周波数変換によって復調することができないという課題がある。
【０００５】
また、一般に受信装置では、受信の条件により受信される信号のレベルは一定でない。受信信号レベルに変動があると、二乗値による信号検出はその変動を助長する。すなわち、二乗検出では、受信信号のレベルの二乗に比例する出力信号を扱うため、その受信信号レベルが低い時は極端に性能が悪くなる。信号の包絡線を信号の二乗値によって検出するよりも、その絶対値によって検出するほうが有利である。
【０００６】
また、上記特許文献２，３は、信号の絶対値によってＵＷＢ信号を検出する例である。しかし、上記特許文献２，３のいずれにおいても、ＵＷＢ−ＩＲ通信についての原理的な提案が開示されているに留まり、現実の実施に当たって克服しなければならない数々の課題や、それらの課題に対する解決策についてはなんら開示されていない。
【０００７】
従来の技術では、ＵＷＢ−ＩＲ通信に適用される高周波信号（急峻で瞬時的なパルス）に対して有効に機能する包絡線検出回路を実現できないという問題がある。
【０００８】
上記特許文献２には、演算増幅回路とＰＮ接合ダイオードによる包絡線検出回路とを使った回路例が例示されている。しかしながら、ＰＮ接合ダイオードを使用した回路では、ＣＭＯＳ半導体プロセスによりワンチップ化することが困難であり、さらに、ＵＷＢ−ＩＲ通信に用いられるような極めて細いパルスを全波整流してその包絡線を検出することは現実には不可能に近い。
【０００９】
ＵＷＢ−ＩＲ通信では、素子性能の限界に及ぶ高周波が用いられるのに対し、演算増幅回路の動作可能最高速度は素子性能の限界周波数の数分の一程度であり、動作速度が絶対的に不足するためである。さらに、従来の全波整流回路では、入力信号が受信機で受信される信号レベルに対して十分に大きくないと良好に動作しない。また、従来の全波整流回路では、アンテナから得られる受信信号を前置した低雑音増幅回路で増幅して得られる波高値が数ｍＶ程度の信号を良好に検出することは不可能に近い。このため、前置した低雑音増幅回路の増幅度を上げるなどの対策が必要であるが、これも周波数が高いことやシステムの複雑さや消費電力の増大等々の困難を伴う。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平４−１７０８０７号公報
【特許文献２】特開２００４−３２００８３号公報
【特許文献３】特開２００５−２５２７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の幾つかの態様によれば、高周波領域で信号の絶対値検出が可能な電子回路及び電子装置等を提供することができる。
【課題を解決するための手段】
【００１２】
本発明の一態様は、第１の入力信号が入力される第１の増幅回路と、第２の入力信号が入力される第２の増幅回路と、第１の電源ノードと出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、前記出力ノードと第２の電源ノードとの間に設けられる共通の負荷素子と、前記出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、前記出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含むことを特徴とする電子回路に関係する。
【００１３】
本発明の一態様によれば、共通の負荷素子を駆動する２つのドレイン接地増幅回路それぞれに前置して増幅回路があり、これらの増幅回路は、それぞれドレイン接地増幅回路が駆動する共通の負荷素子から負帰還される構成になっている。２つのドレイン接地増幅回路が共通の負荷素子を駆動する場合、その負荷は、両者のドレイン接地増幅回路の入力レベルを比較しどちらか一方の入力値によって駆動される。すなわち、ドレイン接地増幅回路がＮチャネルトランジスターによって構成される場合、出力はどちらか一方の高い電圧レベルの入力信号によって駆動され、Ｐチャネルトランジスターの場合は低い電圧レベルの入力信号によって駆動される。すなわち入力信号レベルの高い方、または低い方が選択的に増幅される。これによって、入力信号として互いに逆極性の信号を入力すると、出力にはその信号レベルの絶対値が出力されることになり、全波整流が可能となる。さらに、ドレイン接地増幅回路と負帰還経路によって十分な直線性と周波数特性を得ることができる。また、ＰＮ接合ダイオードを用いないので、通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。回路構成も極めてシンプルであり、ＭＯＳトランジスターの限界周波数程度の高周波高速動作が可能であり、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な信号の絶対値を検出する回路（絶対値検出回路）が実現できる。
【００１４】
また本発明の一態様では、前記第１の増幅回路の出力信号と前記第２の増幅回路の出力信号とを合成する合成回路を含んでもよい。
【００１５】
このようにすれば、ドレイン接地増幅回路が共通の負荷素子を駆動することによって、入力信号レベルの高い方、または低い方のどちらか一方が増幅され出力される。従って、その選択から外れた側の負帰還経路は遮断されることになり、増幅回路は大振幅の信号を出力することになる。上記電子回路によれば、第１の増幅回路及び第２の増幅回路の出力を合成する合成回路によって、負帰還経路が遮断された側の増幅回路の出力を取り出し利用することができる。これによって、入力信号の（ドレイン接地増幅回路が出力しない側の）大きな方、または小さな方のどちらか一方を増幅回路が（帰還なしで）増幅した大レベルの信号を利用することができる。
【００１６】
また本発明の一態様では、前記合成回路は、前記第１の増幅回路の出力信号の電圧値と前記第２の増幅回路の出力信号の電圧値とを加算する加算回路であってもよい。
【００１７】
このようにすれば、簡単な加算回路によって合成回路を構成できる。負帰還経路が遮断された側の信号レベルに対して、負帰還経路が繋がっている側の信号レベルを加算して出力することができる。さらに、加算回路の設計は自由度が大きく多彩な性能を得ることができる。
【００１８】
また本発明の一態様では、前記合成回路は、前記第１の増幅回路及び前記第２の増幅回路のうちの、前記負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力してもよい。
【００１９】
このようにすれば、増幅回路出力を合成する回路は帰還量が少ない側、すなわち増幅度の高い方の増幅回路出力を選択し出力する。これによって出力レベルの大きい信号を利用することができる。
【００２０】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路は、差動増幅回路であってもよい。
【００２１】
このようにすれば、ドレイン接地増幅回路に前置する増幅回路として差動型の増幅回路を使用するので、回路のオフセットなどの変動を最小に抑えることができ、また多彩な負帰還経路の選択を可能とし、直線性、周波数特性、利得などの回路要求仕様を満たすための設計を容易にすることができる。
【００２２】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路は、インバーター回路であってもよい。
【００２３】
このようにすれば、ドレイン接地増幅回路に前置する増幅回路としてＣＭＯＳインバーター回路等を使用することができるので、回路構成がきわめて簡単になる。しかも、周波数特性などの合わせ込みが容易であり、多くの場合十分な性能を得ることができる。
【００２４】
また本発明の一態様では、前記第１の入力信号及び前記第２の入力信号は、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号であってもよい。
【００２５】
このようにすれば、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号（平衡型の信号）が入力され、電子回路はこの信号のレベルを比較しどちらか一方の高い方（ドレイン接地増幅回路にＮチャネルトランジスターを用いた場合）または低い方（ドレイン接地増幅回路にＰチャネルトランジスターを用いた場合）を出力するので、その信号レベルの絶対値の検出を行うことができる。
【００２６】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路の各々の出力信号の振幅値を制限するクランプ回路を含んでもよい。
【００２７】
このようにすれば、第１、第２の増幅回路が大振幅の信号を出力することがなくなるから、回路の周波数特性、特に大信号入力時のスルーレート特性を大きく改善することができる。
【００２８】
また本発明の一態様では、前記負帰還制御は、前記第１の負帰還経路及び前記第２の負帰還経路に設けられた非線形素子を介して行われてもよい。
【００２９】
このようにすれば、負帰還経路に非線形素子を含むことによって、回路の直線性を故意に歪ませることができる。これによって、絶対値の検出のみでなく、絶対値の二乗値の検出や、回路に自動利得制御の機能を持たせることが可能となる。
【００３０】
本発明の他の態様は、上記いずれかに記載の電子回路を含む電子装置に関係する。
【００３１】
本発明の他の態様によれば、上記電子回路によって簡単に信号の絶対値を検出することができから、簡単かつ低消費電力の電子装置を実現できる。
【００３２】
また本発明の他の態様では、受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部を含んでもよい。
【００３３】
このようにすれば、上記電子回路によって簡単に信号の絶対値を検出することができるから、特にＵＷＢ信号が担うパルスを検出する受信装置で簡単かつ低消費電力の電子装置を実現できる。特に、二乗検波を用いる場合と比較しても、受信信号レベルが低い時でも良好な受信特性を得ることができる。
【００３４】
本発明の他の態様は、受信信号が入力される低雑音増幅回路と、前記低雑音増幅回路の出力信号を構成する第１の入力信号及び第２の入力信号が入力される請求項１乃至９のいずれかに記載の電子回路である絶対値検出回路と、前記絶対値検出回路の出力が入力される低域通過濾波器と、前記低域通過濾波器の出力が入力される信号処理部とを含むことを特徴とする電子装置に関係する。
【００３５】
本発明の他の態様によれば、上記電子回路によって簡単に信号の絶対値を検出することができる。これによって、絶対値検波を用いる受信装置などの簡単かつ低消費電力の電子装置を実現できる。特に、二乗検波を用いる場合と比較しても、受信信号レベルが低い時でも良好な受信特性を得ることができる。
【００３６】
また本発明の他の態様では、前記低雑音増幅回路には、前記受信信号としてＵＷＢ（Ultra Wide Band）信号が入力され、前記信号処理部は、前記ＵＷＢ信号からパルス信号を検出してもよい。
【００３７】
このようにすれば、ＵＷＢ信号が担うパルスを検出する受信装置であって、簡単かつ低消費電力の電子装置を実現できる。
【００３８】
本発明の他の態様は、互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、前記第１の低域通過濾波信号の信号レベルの絶対値を出力する第１の絶対値検出回路と、前記第２の低域通過濾波信号の信号レベルの絶対値を出力する第２の絶対値検出回路と、前記第１の絶対値検出回路が出力する第１の絶対値出力信号と前記第２の絶対値検出回路が出力する第２の絶対値出力信号とを加算して出力する加算回路と、前記加算回路が出力する加算出力信号の信号レベルを判別する判別回路とを含むことを特徴とする電子装置に関係する。
【００３９】
本発明の他の態様によれば、互いに直交する、すなわち互いに９０度の位相差を持つ２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。
【００４０】
また本発明の他の態様では、前記第１の絶対値検出回路は、前記第１の低域通過濾波信号を構成する第１の入力信号が入力される第１の増幅回路と、前記第１の低域通過濾波信号を構成する第２の入力信号が入力される第２の増幅回路と、第１の電源ノードと第１の出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記第１の出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、前記第１の出力ノードと第２の電源ノードとの間に設けられる第１の共通の負荷素子と、前記第１の出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、前記第１の出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含み、前記第２の絶対値検出回路は、前記第２の低域通過濾波信号を構成する第３の入力信号が入力される第３の増幅回路と、前記第２の低域通過濾波信号を構成する第４の入力信号が入力される第４の増幅回路と、前記第１の電源ノードと第２の出力ノードとの間に設けられ、前記第３の増幅回路の出力によってゲートが制御される第３のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記第２の出力ノードとの間に設けられ、前記第４の増幅回路の出力によってゲートが制御される第４のドレイン接地増幅用トランジスターと、前記第２の出力ノードと前記第２の電源ノードとの間に設けられる第２の共通の負荷素子と、前記第２の出力ノードから前記第３の増幅回路の入力に負帰還する第３の負帰還経路と、前記第２の出力ノードから前記第４の増幅回路の入力に負帰還する第４の負帰還経路とを含んでもよい。
【００４１】
このようにすれば、互いに直交する、すなわち互いに９０度の位相差を持つ２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記電子回路では、相関値の二乗和によらず絶対値の和を直接容易に得ることが出来る。二乗和でなく絶対値の和を代用するので、受信信号レベルが小さい時でも良好な受信特性が得られる受信装置を簡易に構成できる。
【図面の簡単な説明】
【００４２】
【図１】図１（Ａ）、図１（Ｂ）は電子回路の第１の構成例及びその波形図。
【図２】増幅回路の詳細な構成例。
【図３】図３（Ａ）、図３（Ｂ）は電子回路の第２の構成例及びその波形図。
【図４】図４（Ａ）、図４（Ｂ）は電子回路の第３の構成例及びその波形図。
【図５】電子回路の第４の構成例。
【図６】電子回路の第４の構成例の波形図。
【図７】受信装置の第１の構成例。
【図８】受信装置の第１の構成例の波形図。
【図９】受信装置の第２の構成例。
【図１０】受信装置の第２の構成例の波形図。
【発明を実施するための形態】
【００４３】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４４】
１．電子回路の第１の構成例
先ず、本実施形態の電子回路の第１の構成例について、図１（Ａ）、図１（Ｂ）及び図２を参照して説明する。図１（Ａ）は、本実施形態の電子回路の第１の構成例を示す回路図であり、図１（Ｂ）は、本構成例の動作を示す波形図である。図２は、本実施形態の電子回路の増幅回路の詳細な構成例を示す回路図である。
【００４５】
なお、本実施形態の電子回路は図１（Ａ）、図１（Ｂ）及び図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４６】
図１（Ａ）に示すように、電子回路１は、第１の入力信号が入力される第１の増幅回路１０１と、第２の入力信号が入力される第２の増幅回路１０２と、第１のドレイン接地増幅回路１１６を構成するＮＭＯＳトランジスター（第１のドレイン接地増幅用トランジスター）１０３及び抵抗（広義には共通の負荷素子）１０６と、第２のドレイン接地増幅回路１１７を構成するＮＭＯＳトランジスター（第２のドレイン接地増幅用トランジスター）１０４及び抵抗１０６と、第１の負帰還経路である配線１１５と、第２の負帰還経路である配線１１３とを含む。
【００４７】
第１のドレイン接地増幅用トランジスター１０３は、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される。第２のドレイン接地増幅用トランジスター１０４は、第１の電源ノード（ＶＤＤ）１０５と出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される。
【００４８】
抵抗（共通の負荷素子）１０６は、出力ノード１０８と第２の電源ノード（ＶＳＳ）１０７との間に設けられ、第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７において共通の負荷素子として使われている。すなわち第１，第２のドレイン接地増幅回路の出力は並列に接続されている。
【００４９】
第１，第２のドレイン接地増幅回路１１６，１１７の出力である出力ノード１０８からの出力信号は、配線（第１、第２の負帰還経路）１１５，１１３を介して第１の増幅回路１０１及び第２の増幅回路１０２へ負帰還される。
【００５０】
第１の増幅回路１０１は、＋端子が入力端子１０９と接続され、−端子が配線１１５と接続され、出力端子が配線１１１を介してＮＭＯＳトランジスター１０３のゲートに接続されている。第２の増幅回路１０２は、＋端子が入力端子１１０と接続され、−端子が配線１１３と接続され、出力端子が配線１１２を介してＮＭＯＳトランジスター１０４のゲートに接続されている。
【００５１】
ＮＭＯＳトランジスター１０３は、ドレインが電源電圧線（広義には第１の電源ノード）１０５に接続され、ソースが出力ノード１０８に接続されている。ＮＭＯＳトランジスター１０４は、ドレインが電源電圧線１０５に接続され、ソースが出力ノード１０８に接続されている。抵抗１０６は、出力ノード１０８と接地電位線（広義には第２の電源ノード）１０７との間に接続されている。出力ノード１０８は、配線１１３，１１５と出力端子１１４に接続されている。
【００５２】
電子回路１は、ＮＭＯＳトランジスター１０３，１０４で構成されているので、入力端子１０９，１１０に入力される２つの入力信号のレベルを比較し、レベルの大きい方を取り出す回路であり、２つの入力信号の絶対値を取り出す絶対値回路として機能する。ＮＭＯＳトランジスター１０３，１０４をＰＭＯＳトランジスターで構成すれば、逆に、２つの入力信号のレベルを比較し、レベルの小さい方を取り出す回路となる。また、ＮＭＯＳトランジスター１０３，１０４の代わりに接合型の電界効果型トランジスターあるいはバイポーラトランジスターを用いることもできる。
【００５３】
入力端子１０９に入力された第１の入力信号は、第１の増幅回路１０１によって増幅されＮＭＯＳトランジスター１０３のゲートに入力される。また入力端子１１０に入力された第２の入力信号は、第２の増幅回路１０２によって増幅されＮＭＯＳトランジスター１０４のゲートに入力される。第１の増幅回路１０１および第２の増幅回路１０２は、共通の抵抗１０６からそれぞれ配線１１５、または配線１１３を通じて共通の抵抗１０６の電圧（出力ノード１０８の電圧）が入力側に負帰還されている。
【００５４】
第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７が共通の負荷となる抵抗１０６を駆動する場合は、本第１の構成例のようにＮＭＯＳトランジスター１０３，１０４を用いる場合、２つの入力信号の電圧のうち電圧の高い側の信号が増幅されて抵抗１０６に現れる。従って、増幅回路１０１，１０２のうち高い電圧を出力した方には負帰還ループが形成され、低い電圧を出力した方には負帰還ループが形成されず電圧はさらに低くなるので、ＮＭＯＳトランジスター１０３，１０４のうち負帰還ループが形成されない側は完全にオフすることになる。
【００５５】
入力端子１０９，１１０に入力する第１、第２の入力信号が、所定の基準レベルに対して信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号である場合には、入力信号の正の極性、または負の極性の信号だけが出力端子１１４に現れることになる。信号レベルの絶対値が等しく互いに逆極性の信号は平衡型の信号として多用されているので、このような信号は従来の技術によって容易に発生することができる。また、図１（Ａ）に示すように第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７がＮＭＯＳトランジスター１０３，１０４で構成されている場合、この平衡型の入力信号の正の側のみが切り替わって出力される両波整流となる。
【００５６】
ここで、図１（Ｂ）の波形図に基づき、電子回路１の動作を説明する。図１（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図１（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子１０９，１１０に入力する第１、第２の入力信号ａ，ｂは、図１（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。共通の抵抗１０６を駆動する第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７は、第１、第２の増幅回路１０１，１０２のうち高い電圧を出力した方の電圧を出力する。
【００５７】
従って、第１の増幅回路１０１の出力信号ｃまたは第２の増幅回路１０２の出力信号ｄのうち高い電圧を出力した方は、帰還量１００％の負帰還ループが構成され、図１（Ｂ）に示すように増幅度１となるようにＮＭＯＳトランジスター１０３，１０４のゲートに電圧を供給する。すなわち、正の極性の入力信号ａが入力された第１の増幅回路１０１の出力信号ｃは、入力信号ａの電圧よりＮＭＯＳトランジスター１０３，１０４の閾値電圧Ｖｔだけ高い電圧で出力される。一方、負の極性の入力信号ｂが入力された第２の増幅回路１０２の出力信号ｄは、負帰還ループが構成されないので第２の増幅回路１０２の飽和電圧Ｖｓが出力される。出力端子１１４から出力される出力信号ｅは、図１（Ｂ）に示すように第１の増幅回路１０１の入力信号ａまたは第２の増幅回路１０２の入力信号ｂのうち正極側の電圧となる。
【００５８】
図２は、図１（Ａ）に示した第１、第２の増幅回路１０１，１０２の詳細な構成例を示す回路図である。本構成例の第１、第２の増幅回路１０１，１０２は、差動増幅回路である。
【００５９】
ＮＭＯＳトランジスター２０３，２０４は、差動対を構成し、入力端子１０９が差動の非反転の入力端子となり、入力端子２０７が差動の反転の入力端子となる。ＮＭＯＳトランジスター２０２は、ＮＭＯＳトランジスター２０３，２０４の差動対のソース電流を一定にする電流源として動作し、入力端子２０１に与えられるバイアス電圧によってその電流値が決定される。ＰＭＯＳトランジスター２０５，２０６は、差動対の負荷であり、増幅された差動信号が単一の出力に変換され、出力端子２０８から出力される。
【００６０】
第１の増幅回路１０１の出力端子２０８は、ＮＭＯＳトランジスター１０３のゲートに接続され、ＮＭＯＳトランジスター１０３は共通の抵抗１０６を駆動する。抵抗１０６から出力される信号は、第１の増幅回路１０１の入力端子２０７及び第２の増幅回路１０２の入力端子２０７に入力され負帰還経路が形成される。第１、第２の増幅回路１０１，１０２の出力のうちで高い電圧を出力する側には１００％の負帰還がかかることになり、出力端子１１４には歪みのない増幅信号が出力される。
【００６１】
以上に述べた電子回路の第１の構成例によれば、以下の効果が得られる。
【００６２】
本実施形態の電子回路１は、ＰＮ接合ダイオードを使用することなく、すべての素子をＣＭＯＳ半導体集積回路プロセスで容易に構成することができる。しかも、出力される信号は負帰還ループが構成されている側の信号であり、広帯域でかつ歪みの少ない全波整流が可能である。また、図２のような構成によれば、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みのない精密な全波整流回路が実現できる。
【００６３】
２．電子回路の第２の構成例
次に、電子回路の第２の構成例について説明する。第１の構成例においては、第１、第２の増幅回路１０１，１０２として差動増幅回路を用いる例を示した。差動型の増幅回路１０１，１０２は、他にも様々な帰還のかけ方がありそれぞれ特徴がある。
【００６４】
図３（Ａ）は、電子回路の第２の構成例であって、帰還量を減らして増幅回路に電圧利得を持たせた回路である。電子回路３において、第１、第２の増幅回路１０１，１０２は、それぞれ、共通の抵抗（広義には共通の負荷素子）１０６を駆動する電圧を抵抗３０２，３０１または抵抗３０３，３０４で分圧し、それぞれ第１、第２の増幅回路１０１，１０２の−端子に負帰還させている。ここで、抵抗３０１，３０４の抵抗値をＲ１、抵抗３０２，３０３の抵抗値をＲ２とする。このような帰還をかけると、出力端子１１４には、入力端子１０９，１１０に入力された入力信号のうちで電位の高い側の信号の（１＋Ｒ２／Ｒ１）倍の信号が現れる。
【００６５】
本構成例は、第１、第２の増幅回路１０１，１０２の各々の出力信号の振幅値を制限するクランプ回路を含む。すなわち、ＮＭＯＳトランジスター３０５，３０６は、第１、第２の増幅回路１０１，１０２に他方より低い電圧が入力された場合（負帰還ループが構成されない場合）、出力振幅が大きくなりすぎないようにクランプするクランプ回路を構成する。これによって第１、第２の増幅回路１０１，１０２のスルーレート特性が改善され、より高速な動作が可能となる。
【００６６】
図３（Ｂ）は、第２の構成例の動作を説明する波形図である。図３（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図３（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子１０９，１１０に入力する第１、第２の入力信号ａ，ｂは、図３（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。
【００６７】
上述したように、本構成例では帰還量を減らして第１、第２の増幅回路１０１，１０２に電圧利得を持たせているから、第１、第２の入力信号ａ，ｂのうちの電圧レベルの高い方の信号の（１＋Ｒ２／Ｒ１）倍の出力信号ｅが得られる。
【００６８】
さらに本構成例ではクランプ回路を含んでいるから、第１、第２の増幅回路１０１，１０２の出力信号ｃ，ｄの電圧レベルは、図３（Ｂ）に示すように、Ｖｄ−Ｖｔ（Ｖｄは電源電圧、Ｖｔはトランジスター３０５，３０６の閾値電圧）より低くならない。これによって第１、第２の増幅回路１０１，１０２のスルーレート特性が改善され、より高速な動作が可能となる。
【００６９】
３．電子回路の第３の構成例
図４（Ａ）は、電子回路の第３の構成例であって、増幅回路を反転増幅回路として作動させる回路である。電子回路４では、第１、第２の入力信号は入力端子４０３，４０４から入力され、これらの信号のうちで電位の低い側がゲイン（−Ｒ２／Ｒ１）倍で反転増幅され、出力端子１１４に現れる（抵抗３０１，３０４の抵抗値をＲ１、抵抗３０２，３０３の抵抗値をＲ２とする）。図３（Ａ）の場合に比べて、この回路の入力インピーダンスはＲ１となり、低い入力インピーダンスの回路が必要な場合に有効である。
【００７０】
ＮＭＯＳトランジスター４０５，４０６は、第１、第２の増幅回路１０１，１０２に負帰還経路が構成されない場合にスルーレート特性を改善するためのクランプ回路である。抵抗３０２，３０３による負帰還ループが構成されない場合、ＮＭＯＳトランジスター４０５，４０６によって負帰還ループを構成する。
【００７１】
従って、第１、第２の増幅回路１０１，１０２は、入力端子４０３，４０４に入力された信号のうちで電位の高い側の電圧の平方根に比例した電圧を（反転し）出力する。
【００７２】
本構成例では、電子回路は第１、第２の増幅回路１０１，１０２の各々の出力信号を合成する合成回路４１１を含む。合成回路４１１は、第１の増幅回路１０１の出力信号の電圧値と第２の増幅回路１０２の出力信号の電圧値とを加算する加算回路である。また、合成回路４１１は、第１、第２の増幅回路１０１，１０２のうちの、負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力する。
【００７３】
具体的には、出力電圧の低い方の出力信号を、共通の抵抗４０７を駆動する２つのＰＭＯＳトランジスター４０８，４０９を用いたドレイン接地増幅回路（広義には合成回路）４１１によって取り出せば、出力端子１１４から取り出される全波整流信号に対して反対側の全波整流信号の平方根に比例した電圧を出力端子４１０から取り出すことができる。出力端子４１０から取り出された信号は、入力信号の絶対値の平方根に比例するので、入力信号レベルが大きくなっても飽和特性が緩やかで大きなダイナミックレンジの回路を構成することが可能となる。すなわち、整流回路に加えて自動利得調整の機能を持たせることが可能となる。
【００７４】
図４（Ｂ）は第３の構成例の動作を説明する波形図である。図４（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図４（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子４０３，４０４に入力する第１、第２の入力信号ａ，ｂは、図４（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。
【００７５】
図４（Ｂ）に示すように、第１、第２の入力信号ａ，ｂのうちの電圧レベルの低い方の信号がゲイン（−Ｒ２／Ｒ１）倍で反転増幅され、出力信号ｅとして出力端子１１４から出力される。また、第１、第２の増幅回路１０１，１０２の出力信号ｃ，ｄの電圧レベルが低い方の信号が、合成回路４１１により合成されて、出力信号ｆとして出力端子４１０から出力される。
【００７６】
自動利得調整の機能が不要な場合や十分なスルーレート特性が確保できる場合は、ＮＭＯＳトランジスター４０５，４０６を省略することも可能である。この場合は、増幅回路１０１，１０２のオープン・ループ・ゲイン倍、すなわち非常に大きな利得で増幅された絶対値信号を出力端子４１０より取り出すことができる。
【００７７】
また、ＮＭＯＳトランジスター４０５，４０６を除去し、さらにＰＭＯＳトランジスター４０８，４０９をＮＭＯＳトランジスターに置き換えることによって、出力端子４１０より直接ロジックレベルの出力信号を取り出すことができる。
【００７８】
また、第１、第２の負帰還経路に設けられた抵抗３０２，３０３、または抵抗３０１，３０４を非線形素子（例えばドレインとゲートを接続した電界効果型トランジスター）に置き換えて、出力端子１１４から出力される絶対値信号に非線形の特性を持たせることも可能である。
【００７９】
以上に述べた電子回路の第３の構成例によれば、以下の効果が得られる。
【００８０】
本構成例では、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みのない精密な全波整流回路が実現できる。
【００８１】
４．電子回路の第４の構成例
次に、電子回路の第４の構成例について説明する。図５は、電子回路の第４の構成例を示す回路図である。本構成例では、図１（Ａ）の第１、第２の増幅回路１０１，１０２として最も簡単なＣＭＯＳインバーターを用いた例を提示する。電子回路５の第１、第２の増幅回路５１１，５１２において、ＰＭＯＳトランジスター５０１とＮＭＯＳトランジスター５０２は、ＣＭＯＳインバーターを構成している。ＮＭＯＳトランジスター５０４は、共通の抵抗（広義には共通の負荷素子）１０６から第１、第２の増幅回路５１１，５１２の入力に帰還するための負帰還ループを構成する。ＰＭＯＳトランジスター５０３は、ＮＭＯＳトランジスター５０４に微少電流を流すための電流バイアス源であり、ＰＭＯＳトランジスター５０３のゲートには、入力端子５０８から所定のバイアス電圧が印加される。
【００８２】
静止時、すなわち入力端子１０９，１１０の入力電圧変化がない時、ＰＭＯＳトランジスター５０３によるバイアス電流は、ＮＭＯＳトランジスター５０４を流れ共通の抵抗１０６に流入する。この時、抵抗１０６にはＮＭＯＳトランジスター１０３，１０４からの電流と、第１、第２の増幅回路５１１，５１２からのバイアス電流とが流入する。ＰＭＯＳトランジスター５０３によるバイアス電流が微少であるとすると、静止時には出力ノード１０８とノード５０６の電位差は、ＮＭＯＳトランジスター５０４の閾値電圧にほぼ等しい。また、ＮＭＯＳトランジスター５０４による負帰還の働きによって、出力ノード１０８と第１、第２の増幅回路５１１，５１２の出力の配線５０７の電位差も、ＮＭＯＳトランジスター１０３，１０４の閾値電圧にほぼ等しくなる。これによって、第１、第２の増幅回路５１１，５１２の動作点は、ゲインの大きな最適な電圧に設定される。
【００８３】
第１、第２の増幅回路５１１，５１２の入力端子１０９，１１０には、信号レベルの絶対値が等しく逆極性の信号を入力するものとする。
【００８４】
第１の増幅回路５１１の入力端子１０９に正極の信号が入力された場合、キャパシター５０５を通してノード５０６に伝えられ、第１の増幅回路５１１によって反転増幅されることにより、第１の増幅回路５１１の出力のノード５０７の電位が下がる。この時、第２の増幅回路５１２の入力端子１１０に負極の信号が入力されるので、第２の増幅回路５１２の出力のノード５０７の電位が上がる。その結果、ＮＭＯＳトランジスター１０４のゲート電圧はＮＭＯＳトランジスター１０３のゲート電圧よりも高くなり、共通の抵抗１０６には主としてＮＭＯＳトランジスター１０４による電流が流入する。
【００８５】
この時、第１の増幅回路５１１のノード５０７とノード５０６との電位差は、ＮＭＯＳトランジスター５０４の閾値電圧よりも低くなるので、増幅回路５１１のＮＭＯＳトランジスター５０４はオフとなり、増幅回路５１１の負帰還ループは遮断される。これによって、増幅回路５１１の出力のノード５０７の電位はさらに低くなるので、ＮＭＯＳトランジスター１０３は遮断され、ＮＭＯＳトランジスター１０３を通じて共通の抵抗１０６に流入する電流はゼロとなる。すなわち、増幅回路５１１の入力端子１０９に正極の信号が入力された場合、これと逆符号の信号が入力される増幅回路５１２の出力信号によってＮＭＯＳトランジスター１０４が駆動され、共通の抵抗１０６にはＮＭＯＳトランジスター１０４による電流が流入する。
【００８６】
逆に、第１の増幅回路５１１の入力端子１０９に負極の信号が入力された場合、キャパシター５０５を通してノード５０６に伝えられ、第１の増幅回路５１１によって反転増幅されることにより、第１の増幅回路５１１の出力のノード５０７の電位が上がる。この時、第２の増幅回路５１２の入力端子１１０に正極の信号が入力されるので、第２の増幅回路５１２の出力のノード５０７の電位が下がる。その結果、ＮＭＯＳトランジスター１０３のゲート電圧はＮＭＯＳトランジスター１０４のゲート電圧よりも高くなり、共通の抵抗１０６には主としてＮＭＯＳトランジスター１０３による電流が流入する。
【００８７】
この時、第２の増幅回路５１２のノード５０７とノード５０６との電位差は、ＮＭＯＳトランジスター５０４の閾値電圧よりも低くなるので、第２の増幅回路５１２のＮＭＯＳトランジスター５０４はオフとなり、第２の増幅回路５１２の負帰還ループは遮断される。これによって、第２の増幅回路５１２の出力のノード５０７の電位はさらに低くなるので、ＮＭＯＳトランジスター１０４は遮断され、ＮＭＯＳトランジスター１０４を通じて共通の抵抗１０６に流入する電流はゼロとなる。すなわち、第１の増幅回路５１１の入力端子１０９に負極の信号が入力された場合、第１の増幅回路５１１の出力信号によってＮＭＯＳトランジスター１０３が駆動され、共通の抵抗１０６にはＮＭＯＳトランジスター１０３による電流が流入する。
【００８８】
すなわち、第１、第２の増幅回路５１１，５１２の各々の入力端子１０９，１１０に入力された信号の電圧のうちで低い方（負極）が、ＣＭＯＳインバーターで構成された第１、第２の増幅回路５１１，５１２の電圧増幅度によって反転増幅され出力端子１１４に出力されるので、両波整流すなわち絶対値検出を行うことができる。
【００８９】
図６は第４の構成例の動作を説明する波形図である。図６において、実線は第１の増幅回路５０１に関する信号を示し、破線は第２の増幅回路５０２に関する信号を表す。信号ａ，ｂは、それぞれ第１、第２の増幅回路５１１，５１２のノード５０６における信号を示す。信号ｃ，ｄはそれぞれ第１、第２の増幅回路５１１，５１２の出力信号を示す。信号ｅは出力ノード１０８（出力端子１１４）における信号を示す。
【００９０】
上述したように、第１、第２の増幅回路５１１，５１２の出力信号ｃ，ｄと出力ノード１０８における信号ｅとの電圧差は、ＮＭＯＳトランジスター１０３，１０４の閾値電圧Ｖｔにほぼ等しくなる。また、出力信号ｅは、入力端子１０９，１１０に入力された信号のうちの電圧レベルが低い方（負極側）が反転増幅されたものである。
【００９１】
上記構成によれば、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みが少なく、また増幅ゲインを有する絶対値検出（全波整流）回路が実現できる。ＣＭＯＳインバーターによる増幅回路は、構造も簡単である上に高速動作が可能であり、従来の整流回路に比較し非常に高速で歪みの少ない回路を実現できる。
【００９２】
５．電子装置の第１の構成例
次に、本実施形態の電子回路を含む電子装置（受信装置）の第１の構成例について、図７及び図８を参照して説明する。図７は、受信装置の第１の構成例を示す回路図である。図８は、本構成例の動作を示す波形図である。
【００９３】
図７に示すように、受信装置６は、アンテナ６０１と、受信信号が入力される低雑音増幅回路（ＬＮＡ：Low Noise Amplifier）６０２と、図１（Ａ）〜図６で示した電子回路である絶対値検出回路６０３と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）６０４と、受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部である判別回路６０５とを含む。
【００９４】
アンテナ６０１によって受信された受信信号ａ（図７）は、ＬＮＡ６０２によって増幅され、さらに信号レベルの絶対値が等しく互いに逆極性の２つの平衡信号（差動信号）に変換される。この信号は、バラン（ＢＡＬＵＮ：平衡−不平衡変換器）および差動式の増幅回路によって容易に実現することができる。
【００９５】
絶対値検出回路６０３は、ＬＮＡ６０２の出力信号を構成する第１の入力信号及び第２の入力信号（平衡信号）を全波整流し、全波整流信号ｂ（図８）を出力する。ここで絶対値検出回路６０３の具体的な例として上述した電子回路が使用できる。ＬＰＦ６０４は、全波整流信号ｂの高周波成分を除去し、ＬＰＦ信号ｃ（図８）を出力する。ＬＰＦ６０４は、積分回路を用いてもよい。判別回路６０５は、ＬＰＦ信号ｃの電圧レベルの判定（二値化処理）を行い、二値化信号ｄ（図８）を出力端子６０６から出力し、パルスの有無を検出できる。
【００９６】
ＵＷＢ−ＩＲ通信では、送信する情報のビット１／０に応じて、パルスを送る／送らないを制御するようにすれば、ＯＯＫ（On-Off-Keying）と呼ばれる変調方式となる。また、送信ビット情報に応じてパルスの位置を制御すれば、ＰＰＭ（Pulse Position Modulation：パルス位置変調）と呼ばれる変調方式となる。受信装置６の構成では、送信されたパルスの有無、または位置を検出できるのでＵＷＢ−ＩＲの復調ができる。
【００９７】
判別回路６０５は、また受信装置６全体の制御も受け持つ。すなわち、ＵＷＢ信号を受信するタイミングを見計らってＬＮＡ６０２、絶対値検出回路６０３、ＬＰＦ６０４の起動を制御信号６０７で行う。ＵＷＢ−ＩＲ通信では、信号が間欠的であり、信号が存在しない時にＬＮＡ６０２、絶対値検出回路６０３、ＬＰＦ６０４を不活性とすることにより、受信装置６の低電力化を図ることができる。
【００９８】
電子装置の第１の構成例によれば、同期検波における同期捕捉、同期追跡のような複雑な手続きなしで簡単な構成によってＵＷＢ−ＩＲ受信装置を構成できる。これによって装置の低消費電力化、低価格化を図ることが可能となる。
【００９９】
６．電子装置の第２の構成例
次に、電子装置（受信装置）の第２の構成例について、図９及び図１０を参照して説明する。図９は、電子装置（受信装置）の第２の構成例を示す回路図である。図１０は、本構成例の動作を示す波形図である。
【０１００】
図９に示すように、受信装置８は、アンテナ８０１と、ＬＮＡ８０２と、第１、第２のミキサー（乗算器）８０３，８０４と、第１、第２のＬＰＦ（低域通過濾波器）８０５，８０６と、電子回路である第１、第２の絶対値検出回路８０９，８１０と、テンプレート信号発生回路（広義にはテンプレート信号発生部）８０８と、加算回路８０７と、判別回路８１１とを含む。
【０１０１】
アンテナ８０１によって受信されたＵＷＢ信号ａは、ＬＮＡ８０２によって増幅され、さらに信号レベルの絶対値が等しく互いに逆極性の２つの平衡信号（差動信号）に変換される。平衡信号は、バラン（ＢＡＬＵＮ：平衡−不平衡変換器）および差動型の増幅回路によって容易に実現することができる。
【０１０２】
第１、第２のミキサー（乗算器）８０３，８０４は、平衡信号（受信信号）とテンプレート信号発生回路８０８によって発生される第１、第２の信号（テンプレート信号）とをそれぞれ乗算した第１、第２の乗算信号ｂ，ｃを出力する。テンプレート信号発生回路８０８は、互いに直交する、すなわち互いに９０度の位相差を持つ第１、第２の信号（テンプレート信号）を発生する。受信装置８におけるテンプレート信号は、送信装置（図示なし）によって送信されるＵＷＢ信号とわずかな誤差があるのが普通である。このわずかな誤差を位相固定ループ等の手段によって矯正しなければ、第１、第２のミキサー（乗算器）８０３，８０４によって乗算された第１、第２の乗算信号ｂ，ｃは、図１０のようにその信号出力レベルが送受信間のテンプレート信号の誤差を周期として極性が正、負にわたって変動する。テンプレート信号発生回路８０８の発生する第１、第２の信号（テンプレート信号）が直交、すなわちその位相差が９０度の時は、第１、第２のミキサー（乗算器）８０３，８０４が出力する第１、第２の乗算信号ｂ，ｃ（の高域部を除いた部分）の一方が最大、または最小のとき他の一方は０となる。
【０１０３】
第１、第２のミキサー（乗算器）８０３，８０４が出力する第１、第２の乗算信号ｂ，ｃは、それぞれＬＰＦ８０５，８０６により高域部を除去した第１、第２のＬＰＦ信号（低域通過濾波信号）ｄ，ｅとなる。テンプレート信号発生回路８０８の発生する第１、第２の信号（テンプレート信号）の位相差が９０度の時は、これらの信号の一方が最大、または最小のとき他の一方は０となる。
【０１０４】
これら２つのＬＰＦ信号ｄ，ｅの二乗和を取ると振幅一定の復調データが得られるが、本構成例では以下の構成を取る。すなわち、二乗和ではなく全波整流によって信号の絶対値を得て、それらを加算する。絶対値の加算では、得られる信号は振幅一定とならないが、多くの場合において二値化の処理を行うので問題とならない。二乗和を計算する場合は、二乗という処理が入るため、信号が小さい時には出力される信号が極端に小さくなってしまう欠点があり、本構成例の方が有利である。
【０１０５】
上記に従い、ＬＰＦ８０５，８０６が出力する第１、第２のＬＰＦ信号ｄ，ｅは、第１、第２の絶対値検出回路８０９，８１０によって絶対値検出された後、加算回路８０７で加算した加算信号ｆとなり、加算信号ｆは、判別回路８１１によって電圧レベルを判別（すなわち二値化処理）され、復調データｇとして出力端子８１２より出力される。ここで第１、第２の絶対値検出回路８０９，８１０として、上述した本実施形態の電子回路（図１（Ａ）〜図６）を用いることができる。
【０１０６】
第１の絶対値検出回路８０９は、例えば図１（Ａ）で示すように、第１の低域通過濾波信号を構成する第１、第２の入力信号がそれぞれ入力される第１、第２の増幅回路１０１，１０２とを含む。さらに、第１の電源ノードと第１の出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される第１のドレイン接地増幅用トランジスター１０３を含む。さらに、第１の電源ノード１０５と第１の出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される第２のドレイン接地増幅用トランジスター１０４を含む。さらに、第１の出力ノード１０８と第２の電源ノードとの間に設けられる第１の共通の負荷素子１０６とを含む。さらに第１の出力ノード１０８から第１の増幅回路１０１の入力に負帰還する第１の負帰還経路１１５と、第１の出力ノード１０８から第２の増幅回路１０２の入力に負帰還する第２の負帰還経路１１３とを含む。
【０１０７】
第２の絶対値検出回路８１０は、上記の第１の絶対値検出回路８０９と同一の構成の電子回路を用いることができる。すなわち、第３、第４の増幅回路と、第３、第４のドレイン接地増幅用トランジスターと、第２の共通の負荷素子と、第３、第４の負帰還経路とを含む。図示していないが、第３、第４の増幅回路はそれぞれ上記の第１、第２の増幅回路１０１，１０２と対応し、第３、第４のドレイン接地増幅用トランジスターはそれぞれ上記の第１、第２のドレイン接地増幅用トランジスター１０３，１０４と対応する。また、第２の共通の負荷素子は上記の第１の共通の負荷素子１０６と対応し、第３、第４の負帰還経路はそれぞれ上記の第１、第２の負帰還経路１１５，１１３に対応する。
【０１０８】
判別回路８１１は、また受信装置８全体の制御も受け持つ。すなわち、ＵＷＢ信号を受信するタイミングを見計らってテンプレート信号発生回路８０８の起動を制御信号ｈ（図１０に図示せず）で行い、またＬＮＡ８０２を制御信号ｋ（図１０に図示せず）で活性化する。ＵＷＢ−ＩＲ通信では、信号が間欠的であり、信号が存在しない時にＬＮＡ８０２を不活性とすることにより、受信装置８の低電力化を図ることができる。
【０１０９】
なお、上記の第１、第２の乗算信号ｂ，ｃ及び第１、第２のＬＰＦ信号（低域通過濾波信号）ｄ，ｅは、それぞれ所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号（平衡型の信号）で構成される。
【０１１０】
上述した電子装置の第２の構成例によれば、第１の構成例に比較して絶対値検出回路に入力される信号の周波数成分が低いので、絶対値検出回路を構成することがさらに容易である。特に、素子の限界程度に高い周波数を用いるＵＷＢ信号の復調においても、絶対値検出回路を構成することが容易である。
【０１１１】
本構成例によるＵＷＢ−ＩＲ通信の受信装置８では、ＯＯＫやＰＰＭによるＵＷＢ信号の復調ができる。テンプレート信号発生回路８０８は、特に送受信間のテンプレート信号の誤差を補正する必要がないので、その受信に際しての手続きや構成をより簡略化できる。
【０１１２】
以上述べたように、本実施形態による電子回路を用いることにより、受信装置８の構造を著しく簡略化することができる。
【０１１３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また電子回路、電子装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１１４】
１，３，４，５…電子回路、６，８…受信装置、１０１，１０２…第１、第２の増幅回路、１０３，１０４…ＮＭＯＳトランジスター、１０５…第１の電源ノード、１０６…共通の負荷素子、１０７…第２の電源ノード、１０８…出力ノード、１０９，１１０…入力端子、１１１，１１２…配線、１１５，１１３…第１、第２の負帰還経路、１１４…出力端子、１１６，１１７…ドレイン接地増幅回路、２０１…入力端子、２０２，２０３，２０４…ＮＭＯＳトランジスター、２０５，２０６…ＰＭＯＳトランジスター、２０７…入力端子、２０８…出力端子、３０１〜３０４…抵抗、３０５，３０６…ＮＭＯＳトランジスター、４０３，４０４…入力端子、４０５，４０６…ＮＭＯＳトランジスター、４０７…抵抗、４０８，４０９…ＰＭＯＳトランジスター、４１０…出力端子、４１１…合成回路、５０１…ＰＭＯＳトランジスター、５０２…ＮＭＯＳトランジスター、５０３…ＰＭＯＳトランジスター、５０４…ＮＭＯＳトランジスター、５０５…キャパシター、５０６，５０７…ノード、５０８…入力端子、５１１，５１２…第１、第２の増幅回路、６０１…アンテナ、６０２…ＬＮＡ、６０３…絶対値検出回路、６０４…ＬＰＦ、６０５…判別回路、６０６…出力端子、８０１…アンテナ、８０２…ＬＮＡ、８０３，８０４…ミキサー、８０５，８０６…ＬＰＦ、８０７…加算回路、８０８…テンプレート信号発生回路、８０９，８１０…第１、第２の絶対値検出回路、８１１…判別回路、８１２…出力端子
【技術分野】
【０００１】
本発明は、電子回路及び電子装置、特にＵＷＢ（Ultra Wide Band）信号を受信する電子回路及び電子装置等に関する。
【背景技術】
【０００２】
受信された信号の包絡線を検出しベースバンド信号を復調する回路は、古くから使用されており様々な回路が考え出されている。包絡線は、尖頭値を結んだものであり、交流成分の絶対値を平滑化して得られる。また、信号を二乗し平滑化して包絡線検出に替える方法も古くからあり、「二乗検波」などと呼ばれている。例えば、特許文献１には、信号の二乗値を得る二乗検出回路とそれを使った振幅検波の方法が示されている。
【０００３】
また、ＵＷＢ信号、特に搬送波を用いないＩＲ（Impulse Radio）によるＵＷＢ通信（以下「ＵＷＢ−ＩＲ」通信と言う）においても、包絡線検出を使った受信機があり、例えば、特許文献２または特許文献３においてその有効性が示されている。これらの特許文献２，３では整流回路と積分回路が用いられているが、これは信号の交流成分の絶対値を平滑化して包絡線を求めるものである。以下、変調された搬送波（経時的に振幅が変化する高周波の信号）の包絡線を検出する作用を、「包絡線検出」と呼ぶことにする。また、ＵＷＢ−ＩＲ受信機において、二乗検波を用いた例は見当たらない。
【０００４】
しかしながら、従来の特許文献１の二乗検出回路は、バイポーラトランジスターを使うものであり、大規模な回路の集積化に適するＭＯＳトランジスターを用いるものでない。また、二乗特性は、コレクタ電流に比較して信号の電流変化が十分小さい小信号が入力された場合のみに近似的に得られるのであって、大きな信号では誤差が伴う。大きな信号を扱おうとすると、必然的に消費電力が大きくなる。さらに、回路の動作速度はあまり速くなく、ＵＷＢ−ＩＲ通信の信号のように素子の性能限界程度に高い周波数の信号を扱う場合には適さない。また、周波数変換によって信号の周波数を落としてから包絡線検出を行うことも可能であるが、この場合には高い精度の位相同期が必要となる。位相同期が無いと、送受信間の搬送波周波数の誤差が信号の包絡線にビートとなって加算され、周波数変換によって復調することができないという課題がある。
【０００５】
また、一般に受信装置では、受信の条件により受信される信号のレベルは一定でない。受信信号レベルに変動があると、二乗値による信号検出はその変動を助長する。すなわち、二乗検出では、受信信号のレベルの二乗に比例する出力信号を扱うため、その受信信号レベルが低い時は極端に性能が悪くなる。信号の包絡線を信号の二乗値によって検出するよりも、その絶対値によって検出するほうが有利である。
【０００６】
また、上記特許文献２，３は、信号の絶対値によってＵＷＢ信号を検出する例である。しかし、上記特許文献２，３のいずれにおいても、ＵＷＢ−ＩＲ通信についての原理的な提案が開示されているに留まり、現実の実施に当たって克服しなければならない数々の課題や、それらの課題に対する解決策についてはなんら開示されていない。
【０００７】
従来の技術では、ＵＷＢ−ＩＲ通信に適用される高周波信号（急峻で瞬時的なパルス）に対して有効に機能する包絡線検出回路を実現できないという問題がある。
【０００８】
上記特許文献２には、演算増幅回路とＰＮ接合ダイオードによる包絡線検出回路とを使った回路例が例示されている。しかしながら、ＰＮ接合ダイオードを使用した回路では、ＣＭＯＳ半導体プロセスによりワンチップ化することが困難であり、さらに、ＵＷＢ−ＩＲ通信に用いられるような極めて細いパルスを全波整流してその包絡線を検出することは現実には不可能に近い。
【０００９】
ＵＷＢ−ＩＲ通信では、素子性能の限界に及ぶ高周波が用いられるのに対し、演算増幅回路の動作可能最高速度は素子性能の限界周波数の数分の一程度であり、動作速度が絶対的に不足するためである。さらに、従来の全波整流回路では、入力信号が受信機で受信される信号レベルに対して十分に大きくないと良好に動作しない。また、従来の全波整流回路では、アンテナから得られる受信信号を前置した低雑音増幅回路で増幅して得られる波高値が数ｍＶ程度の信号を良好に検出することは不可能に近い。このため、前置した低雑音増幅回路の増幅度を上げるなどの対策が必要であるが、これも周波数が高いことやシステムの複雑さや消費電力の増大等々の困難を伴う。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平４−１７０８０７号公報
【特許文献２】特開２００４−３２００８３号公報
【特許文献３】特開２００５−２５２７４０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の幾つかの態様によれば、高周波領域で信号の絶対値検出が可能な電子回路及び電子装置等を提供することができる。
【課題を解決するための手段】
【００１２】
本発明の一態様は、第１の入力信号が入力される第１の増幅回路と、第２の入力信号が入力される第２の増幅回路と、第１の電源ノードと出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、前記出力ノードと第２の電源ノードとの間に設けられる共通の負荷素子と、前記出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、前記出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含むことを特徴とする電子回路に関係する。
【００１３】
本発明の一態様によれば、共通の負荷素子を駆動する２つのドレイン接地増幅回路それぞれに前置して増幅回路があり、これらの増幅回路は、それぞれドレイン接地増幅回路が駆動する共通の負荷素子から負帰還される構成になっている。２つのドレイン接地増幅回路が共通の負荷素子を駆動する場合、その負荷は、両者のドレイン接地増幅回路の入力レベルを比較しどちらか一方の入力値によって駆動される。すなわち、ドレイン接地増幅回路がＮチャネルトランジスターによって構成される場合、出力はどちらか一方の高い電圧レベルの入力信号によって駆動され、Ｐチャネルトランジスターの場合は低い電圧レベルの入力信号によって駆動される。すなわち入力信号レベルの高い方、または低い方が選択的に増幅される。これによって、入力信号として互いに逆極性の信号を入力すると、出力にはその信号レベルの絶対値が出力されることになり、全波整流が可能となる。さらに、ドレイン接地増幅回路と負帰還経路によって十分な直線性と周波数特性を得ることができる。また、ＰＮ接合ダイオードを用いないので、通常のＣＭＯＳ半導体プロセスによるオンチップ化が可能である。回路構成も極めてシンプルであり、ＭＯＳトランジスターの限界周波数程度の高周波高速動作が可能であり、ＵＷＢ−ＩＲ通信などの高速動作が必要なシステムへの応用が可能となる。これによって、システム一体化が容易な信号の絶対値を検出する回路（絶対値検出回路）が実現できる。
【００１４】
また本発明の一態様では、前記第１の増幅回路の出力信号と前記第２の増幅回路の出力信号とを合成する合成回路を含んでもよい。
【００１５】
このようにすれば、ドレイン接地増幅回路が共通の負荷素子を駆動することによって、入力信号レベルの高い方、または低い方のどちらか一方が増幅され出力される。従って、その選択から外れた側の負帰還経路は遮断されることになり、増幅回路は大振幅の信号を出力することになる。上記電子回路によれば、第１の増幅回路及び第２の増幅回路の出力を合成する合成回路によって、負帰還経路が遮断された側の増幅回路の出力を取り出し利用することができる。これによって、入力信号の（ドレイン接地増幅回路が出力しない側の）大きな方、または小さな方のどちらか一方を増幅回路が（帰還なしで）増幅した大レベルの信号を利用することができる。
【００１６】
また本発明の一態様では、前記合成回路は、前記第１の増幅回路の出力信号の電圧値と前記第２の増幅回路の出力信号の電圧値とを加算する加算回路であってもよい。
【００１７】
このようにすれば、簡単な加算回路によって合成回路を構成できる。負帰還経路が遮断された側の信号レベルに対して、負帰還経路が繋がっている側の信号レベルを加算して出力することができる。さらに、加算回路の設計は自由度が大きく多彩な性能を得ることができる。
【００１８】
また本発明の一態様では、前記合成回路は、前記第１の増幅回路及び前記第２の増幅回路のうちの、前記負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力してもよい。
【００１９】
このようにすれば、増幅回路出力を合成する回路は帰還量が少ない側、すなわち増幅度の高い方の増幅回路出力を選択し出力する。これによって出力レベルの大きい信号を利用することができる。
【００２０】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路は、差動増幅回路であってもよい。
【００２１】
このようにすれば、ドレイン接地増幅回路に前置する増幅回路として差動型の増幅回路を使用するので、回路のオフセットなどの変動を最小に抑えることができ、また多彩な負帰還経路の選択を可能とし、直線性、周波数特性、利得などの回路要求仕様を満たすための設計を容易にすることができる。
【００２２】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路は、インバーター回路であってもよい。
【００２３】
このようにすれば、ドレイン接地増幅回路に前置する増幅回路としてＣＭＯＳインバーター回路等を使用することができるので、回路構成がきわめて簡単になる。しかも、周波数特性などの合わせ込みが容易であり、多くの場合十分な性能を得ることができる。
【００２４】
また本発明の一態様では、前記第１の入力信号及び前記第２の入力信号は、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号であってもよい。
【００２５】
このようにすれば、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号（平衡型の信号）が入力され、電子回路はこの信号のレベルを比較しどちらか一方の高い方（ドレイン接地増幅回路にＮチャネルトランジスターを用いた場合）または低い方（ドレイン接地増幅回路にＰチャネルトランジスターを用いた場合）を出力するので、その信号レベルの絶対値の検出を行うことができる。
【００２６】
また本発明の一態様では、前記第１の増幅回路及び前記第２の増幅回路の各々の出力信号の振幅値を制限するクランプ回路を含んでもよい。
【００２７】
このようにすれば、第１、第２の増幅回路が大振幅の信号を出力することがなくなるから、回路の周波数特性、特に大信号入力時のスルーレート特性を大きく改善することができる。
【００２８】
また本発明の一態様では、前記負帰還制御は、前記第１の負帰還経路及び前記第２の負帰還経路に設けられた非線形素子を介して行われてもよい。
【００２９】
このようにすれば、負帰還経路に非線形素子を含むことによって、回路の直線性を故意に歪ませることができる。これによって、絶対値の検出のみでなく、絶対値の二乗値の検出や、回路に自動利得制御の機能を持たせることが可能となる。
【００３０】
本発明の他の態様は、上記いずれかに記載の電子回路を含む電子装置に関係する。
【００３１】
本発明の他の態様によれば、上記電子回路によって簡単に信号の絶対値を検出することができから、簡単かつ低消費電力の電子装置を実現できる。
【００３２】
また本発明の他の態様では、受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部を含んでもよい。
【００３３】
このようにすれば、上記電子回路によって簡単に信号の絶対値を検出することができるから、特にＵＷＢ信号が担うパルスを検出する受信装置で簡単かつ低消費電力の電子装置を実現できる。特に、二乗検波を用いる場合と比較しても、受信信号レベルが低い時でも良好な受信特性を得ることができる。
【００３４】
本発明の他の態様は、受信信号が入力される低雑音増幅回路と、前記低雑音増幅回路の出力信号を構成する第１の入力信号及び第２の入力信号が入力される請求項１乃至９のいずれかに記載の電子回路である絶対値検出回路と、前記絶対値検出回路の出力が入力される低域通過濾波器と、前記低域通過濾波器の出力が入力される信号処理部とを含むことを特徴とする電子装置に関係する。
【００３５】
本発明の他の態様によれば、上記電子回路によって簡単に信号の絶対値を検出することができる。これによって、絶対値検波を用いる受信装置などの簡単かつ低消費電力の電子装置を実現できる。特に、二乗検波を用いる場合と比較しても、受信信号レベルが低い時でも良好な受信特性を得ることができる。
【００３６】
また本発明の他の態様では、前記低雑音増幅回路には、前記受信信号としてＵＷＢ（Ultra Wide Band）信号が入力され、前記信号処理部は、前記ＵＷＢ信号からパルス信号を検出してもよい。
【００３７】
このようにすれば、ＵＷＢ信号が担うパルスを検出する受信装置であって、簡単かつ低消費電力の電子装置を実現できる。
【００３８】
本発明の他の態様は、互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、前記第１の低域通過濾波信号の信号レベルの絶対値を出力する第１の絶対値検出回路と、前記第２の低域通過濾波信号の信号レベルの絶対値を出力する第２の絶対値検出回路と、前記第１の絶対値検出回路が出力する第１の絶対値出力信号と前記第２の絶対値検出回路が出力する第２の絶対値出力信号とを加算して出力する加算回路と、前記加算回路が出力する加算出力信号の信号レベルを判別する判別回路とを含むことを特徴とする電子装置に関係する。
【００３９】
本発明の他の態様によれば、互いに直交する、すなわち互いに９０度の位相差を持つ２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。
【００４０】
また本発明の他の態様では、前記第１の絶対値検出回路は、前記第１の低域通過濾波信号を構成する第１の入力信号が入力される第１の増幅回路と、前記第１の低域通過濾波信号を構成する第２の入力信号が入力される第２の増幅回路と、第１の電源ノードと第１の出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記第１の出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、前記第１の出力ノードと第２の電源ノードとの間に設けられる第１の共通の負荷素子と、前記第１の出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、前記第１の出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含み、前記第２の絶対値検出回路は、前記第２の低域通過濾波信号を構成する第３の入力信号が入力される第３の増幅回路と、前記第２の低域通過濾波信号を構成する第４の入力信号が入力される第４の増幅回路と、前記第１の電源ノードと第２の出力ノードとの間に設けられ、前記第３の増幅回路の出力によってゲートが制御される第３のドレイン接地増幅用トランジスターと、前記第１の電源ノードと前記第２の出力ノードとの間に設けられ、前記第４の増幅回路の出力によってゲートが制御される第４のドレイン接地増幅用トランジスターと、前記第２の出力ノードと前記第２の電源ノードとの間に設けられる第２の共通の負荷素子と、前記第２の出力ノードから前記第３の増幅回路の入力に負帰還する第３の負帰還経路と、前記第２の出力ノードから前記第４の増幅回路の入力に負帰還する第４の負帰還経路とを含んでもよい。
【００４１】
このようにすれば、互いに直交する、すなわち互いに９０度の位相差を持つ２つのテンプレート信号（第１の信号及び第２の信号）と受信信号を乗算し、高周波成分を取り除き高域を遮断することによって、それぞれのテンプレートと受信信号の相関値が得られる。これらの相関値の二乗の和は、受信信号の絶対値の二乗となるので、受信信号の絶対値を知ることができる。この場合、受信信号の搬送波との正確な同期は必要でない。上記電子回路では、相関値の二乗和によらず絶対値の和を直接容易に得ることが出来る。二乗和でなく絶対値の和を代用するので、受信信号レベルが小さい時でも良好な受信特性が得られる受信装置を簡易に構成できる。
【図面の簡単な説明】
【００４２】
【図１】図１（Ａ）、図１（Ｂ）は電子回路の第１の構成例及びその波形図。
【図２】増幅回路の詳細な構成例。
【図３】図３（Ａ）、図３（Ｂ）は電子回路の第２の構成例及びその波形図。
【図４】図４（Ａ）、図４（Ｂ）は電子回路の第３の構成例及びその波形図。
【図５】電子回路の第４の構成例。
【図６】電子回路の第４の構成例の波形図。
【図７】受信装置の第１の構成例。
【図８】受信装置の第１の構成例の波形図。
【図９】受信装置の第２の構成例。
【図１０】受信装置の第２の構成例の波形図。
【発明を実施するための形態】
【００４３】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４４】
１．電子回路の第１の構成例
先ず、本実施形態の電子回路の第１の構成例について、図１（Ａ）、図１（Ｂ）及び図２を参照して説明する。図１（Ａ）は、本実施形態の電子回路の第１の構成例を示す回路図であり、図１（Ｂ）は、本構成例の動作を示す波形図である。図２は、本実施形態の電子回路の増幅回路の詳細な構成例を示す回路図である。
【００４５】
なお、本実施形態の電子回路は図１（Ａ）、図１（Ｂ）及び図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００４６】
図１（Ａ）に示すように、電子回路１は、第１の入力信号が入力される第１の増幅回路１０１と、第２の入力信号が入力される第２の増幅回路１０２と、第１のドレイン接地増幅回路１１６を構成するＮＭＯＳトランジスター（第１のドレイン接地増幅用トランジスター）１０３及び抵抗（広義には共通の負荷素子）１０６と、第２のドレイン接地増幅回路１１７を構成するＮＭＯＳトランジスター（第２のドレイン接地増幅用トランジスター）１０４及び抵抗１０６と、第１の負帰還経路である配線１１５と、第２の負帰還経路である配線１１３とを含む。
【００４７】
第１のドレイン接地増幅用トランジスター１０３は、第１の電源ノード１０５と出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される。第２のドレイン接地増幅用トランジスター１０４は、第１の電源ノード（ＶＤＤ）１０５と出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される。
【００４８】
抵抗（共通の負荷素子）１０６は、出力ノード１０８と第２の電源ノード（ＶＳＳ）１０７との間に設けられ、第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７において共通の負荷素子として使われている。すなわち第１，第２のドレイン接地増幅回路の出力は並列に接続されている。
【００４９】
第１，第２のドレイン接地増幅回路１１６，１１７の出力である出力ノード１０８からの出力信号は、配線（第１、第２の負帰還経路）１１５，１１３を介して第１の増幅回路１０１及び第２の増幅回路１０２へ負帰還される。
【００５０】
第１の増幅回路１０１は、＋端子が入力端子１０９と接続され、−端子が配線１１５と接続され、出力端子が配線１１１を介してＮＭＯＳトランジスター１０３のゲートに接続されている。第２の増幅回路１０２は、＋端子が入力端子１１０と接続され、−端子が配線１１３と接続され、出力端子が配線１１２を介してＮＭＯＳトランジスター１０４のゲートに接続されている。
【００５１】
ＮＭＯＳトランジスター１０３は、ドレインが電源電圧線（広義には第１の電源ノード）１０５に接続され、ソースが出力ノード１０８に接続されている。ＮＭＯＳトランジスター１０４は、ドレインが電源電圧線１０５に接続され、ソースが出力ノード１０８に接続されている。抵抗１０６は、出力ノード１０８と接地電位線（広義には第２の電源ノード）１０７との間に接続されている。出力ノード１０８は、配線１１３，１１５と出力端子１１４に接続されている。
【００５２】
電子回路１は、ＮＭＯＳトランジスター１０３，１０４で構成されているので、入力端子１０９，１１０に入力される２つの入力信号のレベルを比較し、レベルの大きい方を取り出す回路であり、２つの入力信号の絶対値を取り出す絶対値回路として機能する。ＮＭＯＳトランジスター１０３，１０４をＰＭＯＳトランジスターで構成すれば、逆に、２つの入力信号のレベルを比較し、レベルの小さい方を取り出す回路となる。また、ＮＭＯＳトランジスター１０３，１０４の代わりに接合型の電界効果型トランジスターあるいはバイポーラトランジスターを用いることもできる。
【００５３】
入力端子１０９に入力された第１の入力信号は、第１の増幅回路１０１によって増幅されＮＭＯＳトランジスター１０３のゲートに入力される。また入力端子１１０に入力された第２の入力信号は、第２の増幅回路１０２によって増幅されＮＭＯＳトランジスター１０４のゲートに入力される。第１の増幅回路１０１および第２の増幅回路１０２は、共通の抵抗１０６からそれぞれ配線１１５、または配線１１３を通じて共通の抵抗１０６の電圧（出力ノード１０８の電圧）が入力側に負帰還されている。
【００５４】
第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７が共通の負荷となる抵抗１０６を駆動する場合は、本第１の構成例のようにＮＭＯＳトランジスター１０３，１０４を用いる場合、２つの入力信号の電圧のうち電圧の高い側の信号が増幅されて抵抗１０６に現れる。従って、増幅回路１０１，１０２のうち高い電圧を出力した方には負帰還ループが形成され、低い電圧を出力した方には負帰還ループが形成されず電圧はさらに低くなるので、ＮＭＯＳトランジスター１０３，１０４のうち負帰還ループが形成されない側は完全にオフすることになる。
【００５５】
入力端子１０９，１１０に入力する第１、第２の入力信号が、所定の基準レベルに対して信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号である場合には、入力信号の正の極性、または負の極性の信号だけが出力端子１１４に現れることになる。信号レベルの絶対値が等しく互いに逆極性の信号は平衡型の信号として多用されているので、このような信号は従来の技術によって容易に発生することができる。また、図１（Ａ）に示すように第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７がＮＭＯＳトランジスター１０３，１０４で構成されている場合、この平衡型の入力信号の正の側のみが切り替わって出力される両波整流となる。
【００５６】
ここで、図１（Ｂ）の波形図に基づき、電子回路１の動作を説明する。図１（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図１（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子１０９，１１０に入力する第１、第２の入力信号ａ，ｂは、図１（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。共通の抵抗１０６を駆動する第１のドレイン接地増幅回路１１６及び第２のドレイン接地増幅回路１１７は、第１、第２の増幅回路１０１，１０２のうち高い電圧を出力した方の電圧を出力する。
【００５７】
従って、第１の増幅回路１０１の出力信号ｃまたは第２の増幅回路１０２の出力信号ｄのうち高い電圧を出力した方は、帰還量１００％の負帰還ループが構成され、図１（Ｂ）に示すように増幅度１となるようにＮＭＯＳトランジスター１０３，１０４のゲートに電圧を供給する。すなわち、正の極性の入力信号ａが入力された第１の増幅回路１０１の出力信号ｃは、入力信号ａの電圧よりＮＭＯＳトランジスター１０３，１０４の閾値電圧Ｖｔだけ高い電圧で出力される。一方、負の極性の入力信号ｂが入力された第２の増幅回路１０２の出力信号ｄは、負帰還ループが構成されないので第２の増幅回路１０２の飽和電圧Ｖｓが出力される。出力端子１１４から出力される出力信号ｅは、図１（Ｂ）に示すように第１の増幅回路１０１の入力信号ａまたは第２の増幅回路１０２の入力信号ｂのうち正極側の電圧となる。
【００５８】
図２は、図１（Ａ）に示した第１、第２の増幅回路１０１，１０２の詳細な構成例を示す回路図である。本構成例の第１、第２の増幅回路１０１，１０２は、差動増幅回路である。
【００５９】
ＮＭＯＳトランジスター２０３，２０４は、差動対を構成し、入力端子１０９が差動の非反転の入力端子となり、入力端子２０７が差動の反転の入力端子となる。ＮＭＯＳトランジスター２０２は、ＮＭＯＳトランジスター２０３，２０４の差動対のソース電流を一定にする電流源として動作し、入力端子２０１に与えられるバイアス電圧によってその電流値が決定される。ＰＭＯＳトランジスター２０５，２０６は、差動対の負荷であり、増幅された差動信号が単一の出力に変換され、出力端子２０８から出力される。
【００６０】
第１の増幅回路１０１の出力端子２０８は、ＮＭＯＳトランジスター１０３のゲートに接続され、ＮＭＯＳトランジスター１０３は共通の抵抗１０６を駆動する。抵抗１０６から出力される信号は、第１の増幅回路１０１の入力端子２０７及び第２の増幅回路１０２の入力端子２０７に入力され負帰還経路が形成される。第１、第２の増幅回路１０１，１０２の出力のうちで高い電圧を出力する側には１００％の負帰還がかかることになり、出力端子１１４には歪みのない増幅信号が出力される。
【００６１】
以上に述べた電子回路の第１の構成例によれば、以下の効果が得られる。
【００６２】
本実施形態の電子回路１は、ＰＮ接合ダイオードを使用することなく、すべての素子をＣＭＯＳ半導体集積回路プロセスで容易に構成することができる。しかも、出力される信号は負帰還ループが構成されている側の信号であり、広帯域でかつ歪みの少ない全波整流が可能である。また、図２のような構成によれば、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みのない精密な全波整流回路が実現できる。
【００６３】
２．電子回路の第２の構成例
次に、電子回路の第２の構成例について説明する。第１の構成例においては、第１、第２の増幅回路１０１，１０２として差動増幅回路を用いる例を示した。差動型の増幅回路１０１，１０２は、他にも様々な帰還のかけ方がありそれぞれ特徴がある。
【００６４】
図３（Ａ）は、電子回路の第２の構成例であって、帰還量を減らして増幅回路に電圧利得を持たせた回路である。電子回路３において、第１、第２の増幅回路１０１，１０２は、それぞれ、共通の抵抗（広義には共通の負荷素子）１０６を駆動する電圧を抵抗３０２，３０１または抵抗３０３，３０４で分圧し、それぞれ第１、第２の増幅回路１０１，１０２の−端子に負帰還させている。ここで、抵抗３０１，３０４の抵抗値をＲ１、抵抗３０２，３０３の抵抗値をＲ２とする。このような帰還をかけると、出力端子１１４には、入力端子１０９，１１０に入力された入力信号のうちで電位の高い側の信号の（１＋Ｒ２／Ｒ１）倍の信号が現れる。
【００６５】
本構成例は、第１、第２の増幅回路１０１，１０２の各々の出力信号の振幅値を制限するクランプ回路を含む。すなわち、ＮＭＯＳトランジスター３０５，３０６は、第１、第２の増幅回路１０１，１０２に他方より低い電圧が入力された場合（負帰還ループが構成されない場合）、出力振幅が大きくなりすぎないようにクランプするクランプ回路を構成する。これによって第１、第２の増幅回路１０１，１０２のスルーレート特性が改善され、より高速な動作が可能となる。
【００６６】
図３（Ｂ）は、第２の構成例の動作を説明する波形図である。図３（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図３（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子１０９，１１０に入力する第１、第２の入力信号ａ，ｂは、図３（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。
【００６７】
上述したように、本構成例では帰還量を減らして第１、第２の増幅回路１０１，１０２に電圧利得を持たせているから、第１、第２の入力信号ａ，ｂのうちの電圧レベルの高い方の信号の（１＋Ｒ２／Ｒ１）倍の出力信号ｅが得られる。
【００６８】
さらに本構成例ではクランプ回路を含んでいるから、第１、第２の増幅回路１０１，１０２の出力信号ｃ，ｄの電圧レベルは、図３（Ｂ）に示すように、Ｖｄ−Ｖｔ（Ｖｄは電源電圧、Ｖｔはトランジスター３０５，３０６の閾値電圧）より低くならない。これによって第１、第２の増幅回路１０１，１０２のスルーレート特性が改善され、より高速な動作が可能となる。
【００６９】
３．電子回路の第３の構成例
図４（Ａ）は、電子回路の第３の構成例であって、増幅回路を反転増幅回路として作動させる回路である。電子回路４では、第１、第２の入力信号は入力端子４０３，４０４から入力され、これらの信号のうちで電位の低い側がゲイン（−Ｒ２／Ｒ１）倍で反転増幅され、出力端子１１４に現れる（抵抗３０１，３０４の抵抗値をＲ１、抵抗３０２，３０３の抵抗値をＲ２とする）。図３（Ａ）の場合に比べて、この回路の入力インピーダンスはＲ１となり、低い入力インピーダンスの回路が必要な場合に有効である。
【００７０】
ＮＭＯＳトランジスター４０５，４０６は、第１、第２の増幅回路１０１，１０２に負帰還経路が構成されない場合にスルーレート特性を改善するためのクランプ回路である。抵抗３０２，３０３による負帰還ループが構成されない場合、ＮＭＯＳトランジスター４０５，４０６によって負帰還ループを構成する。
【００７１】
従って、第１、第２の増幅回路１０１，１０２は、入力端子４０３，４０４に入力された信号のうちで電位の高い側の電圧の平方根に比例した電圧を（反転し）出力する。
【００７２】
本構成例では、電子回路は第１、第２の増幅回路１０１，１０２の各々の出力信号を合成する合成回路４１１を含む。合成回路４１１は、第１の増幅回路１０１の出力信号の電圧値と第２の増幅回路１０２の出力信号の電圧値とを加算する加算回路である。また、合成回路４１１は、第１、第２の増幅回路１０１，１０２のうちの、負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力する。
【００７３】
具体的には、出力電圧の低い方の出力信号を、共通の抵抗４０７を駆動する２つのＰＭＯＳトランジスター４０８，４０９を用いたドレイン接地増幅回路（広義には合成回路）４１１によって取り出せば、出力端子１１４から取り出される全波整流信号に対して反対側の全波整流信号の平方根に比例した電圧を出力端子４１０から取り出すことができる。出力端子４１０から取り出された信号は、入力信号の絶対値の平方根に比例するので、入力信号レベルが大きくなっても飽和特性が緩やかで大きなダイナミックレンジの回路を構成することが可能となる。すなわち、整流回路に加えて自動利得調整の機能を持たせることが可能となる。
【００７４】
図４（Ｂ）は第３の構成例の動作を説明する波形図である。図４（Ｂ）の波形図は、第１、第２の増幅回路１０１，１０２として理想的な演算増幅回路を用いた場合を示している。図４（Ｂ）において、実線は第１の増幅回路１０１に関する信号を示し、破線は第２の増幅回路１０２に関する信号を表す。入力端子４０３，４０４に入力する第１、第２の入力信号ａ，ｂは、図４（Ｂ）に示すように基準レベルＶｏを中心として信号レベルの絶対値が等しく極性が逆の信号（平衡型の信号）である。
【００７５】
図４（Ｂ）に示すように、第１、第２の入力信号ａ，ｂのうちの電圧レベルの低い方の信号がゲイン（−Ｒ２／Ｒ１）倍で反転増幅され、出力信号ｅとして出力端子１１４から出力される。また、第１、第２の増幅回路１０１，１０２の出力信号ｃ，ｄの電圧レベルが低い方の信号が、合成回路４１１により合成されて、出力信号ｆとして出力端子４１０から出力される。
【００７６】
自動利得調整の機能が不要な場合や十分なスルーレート特性が確保できる場合は、ＮＭＯＳトランジスター４０５，４０６を省略することも可能である。この場合は、増幅回路１０１，１０２のオープン・ループ・ゲイン倍、すなわち非常に大きな利得で増幅された絶対値信号を出力端子４１０より取り出すことができる。
【００７７】
また、ＮＭＯＳトランジスター４０５，４０６を除去し、さらにＰＭＯＳトランジスター４０８，４０９をＮＭＯＳトランジスターに置き換えることによって、出力端子４１０より直接ロジックレベルの出力信号を取り出すことができる。
【００７８】
また、第１、第２の負帰還経路に設けられた抵抗３０２，３０３、または抵抗３０１，３０４を非線形素子（例えばドレインとゲートを接続した電界効果型トランジスター）に置き換えて、出力端子１１４から出力される絶対値信号に非線形の特性を持たせることも可能である。
【００７９】
以上に述べた電子回路の第３の構成例によれば、以下の効果が得られる。
【００８０】
本構成例では、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みのない精密な全波整流回路が実現できる。
【００８１】
４．電子回路の第４の構成例
次に、電子回路の第４の構成例について説明する。図５は、電子回路の第４の構成例を示す回路図である。本構成例では、図１（Ａ）の第１、第２の増幅回路１０１，１０２として最も簡単なＣＭＯＳインバーターを用いた例を提示する。電子回路５の第１、第２の増幅回路５１１，５１２において、ＰＭＯＳトランジスター５０１とＮＭＯＳトランジスター５０２は、ＣＭＯＳインバーターを構成している。ＮＭＯＳトランジスター５０４は、共通の抵抗（広義には共通の負荷素子）１０６から第１、第２の増幅回路５１１，５１２の入力に帰還するための負帰還ループを構成する。ＰＭＯＳトランジスター５０３は、ＮＭＯＳトランジスター５０４に微少電流を流すための電流バイアス源であり、ＰＭＯＳトランジスター５０３のゲートには、入力端子５０８から所定のバイアス電圧が印加される。
【００８２】
静止時、すなわち入力端子１０９，１１０の入力電圧変化がない時、ＰＭＯＳトランジスター５０３によるバイアス電流は、ＮＭＯＳトランジスター５０４を流れ共通の抵抗１０６に流入する。この時、抵抗１０６にはＮＭＯＳトランジスター１０３，１０４からの電流と、第１、第２の増幅回路５１１，５１２からのバイアス電流とが流入する。ＰＭＯＳトランジスター５０３によるバイアス電流が微少であるとすると、静止時には出力ノード１０８とノード５０６の電位差は、ＮＭＯＳトランジスター５０４の閾値電圧にほぼ等しい。また、ＮＭＯＳトランジスター５０４による負帰還の働きによって、出力ノード１０８と第１、第２の増幅回路５１１，５１２の出力の配線５０７の電位差も、ＮＭＯＳトランジスター１０３，１０４の閾値電圧にほぼ等しくなる。これによって、第１、第２の増幅回路５１１，５１２の動作点は、ゲインの大きな最適な電圧に設定される。
【００８３】
第１、第２の増幅回路５１１，５１２の入力端子１０９，１１０には、信号レベルの絶対値が等しく逆極性の信号を入力するものとする。
【００８４】
第１の増幅回路５１１の入力端子１０９に正極の信号が入力された場合、キャパシター５０５を通してノード５０６に伝えられ、第１の増幅回路５１１によって反転増幅されることにより、第１の増幅回路５１１の出力のノード５０７の電位が下がる。この時、第２の増幅回路５１２の入力端子１１０に負極の信号が入力されるので、第２の増幅回路５１２の出力のノード５０７の電位が上がる。その結果、ＮＭＯＳトランジスター１０４のゲート電圧はＮＭＯＳトランジスター１０３のゲート電圧よりも高くなり、共通の抵抗１０６には主としてＮＭＯＳトランジスター１０４による電流が流入する。
【００８５】
この時、第１の増幅回路５１１のノード５０７とノード５０６との電位差は、ＮＭＯＳトランジスター５０４の閾値電圧よりも低くなるので、増幅回路５１１のＮＭＯＳトランジスター５０４はオフとなり、増幅回路５１１の負帰還ループは遮断される。これによって、増幅回路５１１の出力のノード５０７の電位はさらに低くなるので、ＮＭＯＳトランジスター１０３は遮断され、ＮＭＯＳトランジスター１０３を通じて共通の抵抗１０６に流入する電流はゼロとなる。すなわち、増幅回路５１１の入力端子１０９に正極の信号が入力された場合、これと逆符号の信号が入力される増幅回路５１２の出力信号によってＮＭＯＳトランジスター１０４が駆動され、共通の抵抗１０６にはＮＭＯＳトランジスター１０４による電流が流入する。
【００８６】
逆に、第１の増幅回路５１１の入力端子１０９に負極の信号が入力された場合、キャパシター５０５を通してノード５０６に伝えられ、第１の増幅回路５１１によって反転増幅されることにより、第１の増幅回路５１１の出力のノード５０７の電位が上がる。この時、第２の増幅回路５１２の入力端子１１０に正極の信号が入力されるので、第２の増幅回路５１２の出力のノード５０７の電位が下がる。その結果、ＮＭＯＳトランジスター１０３のゲート電圧はＮＭＯＳトランジスター１０４のゲート電圧よりも高くなり、共通の抵抗１０６には主としてＮＭＯＳトランジスター１０３による電流が流入する。
【００８７】
この時、第２の増幅回路５１２のノード５０７とノード５０６との電位差は、ＮＭＯＳトランジスター５０４の閾値電圧よりも低くなるので、第２の増幅回路５１２のＮＭＯＳトランジスター５０４はオフとなり、第２の増幅回路５１２の負帰還ループは遮断される。これによって、第２の増幅回路５１２の出力のノード５０７の電位はさらに低くなるので、ＮＭＯＳトランジスター１０４は遮断され、ＮＭＯＳトランジスター１０４を通じて共通の抵抗１０６に流入する電流はゼロとなる。すなわち、第１の増幅回路５１１の入力端子１０９に負極の信号が入力された場合、第１の増幅回路５１１の出力信号によってＮＭＯＳトランジスター１０３が駆動され、共通の抵抗１０６にはＮＭＯＳトランジスター１０３による電流が流入する。
【００８８】
すなわち、第１、第２の増幅回路５１１，５１２の各々の入力端子１０９，１１０に入力された信号の電圧のうちで低い方（負極）が、ＣＭＯＳインバーターで構成された第１、第２の増幅回路５１１，５１２の電圧増幅度によって反転増幅され出力端子１１４に出力されるので、両波整流すなわち絶対値検出を行うことができる。
【００８９】
図６は第４の構成例の動作を説明する波形図である。図６において、実線は第１の増幅回路５０１に関する信号を示し、破線は第２の増幅回路５０２に関する信号を表す。信号ａ，ｂは、それぞれ第１、第２の増幅回路５１１，５１２のノード５０６における信号を示す。信号ｃ，ｄはそれぞれ第１、第２の増幅回路５１１，５１２の出力信号を示す。信号ｅは出力ノード１０８（出力端子１１４）における信号を示す。
【００９０】
上述したように、第１、第２の増幅回路５１１，５１２の出力信号ｃ，ｄと出力ノード１０８における信号ｅとの電圧差は、ＮＭＯＳトランジスター１０３，１０４の閾値電圧Ｖｔにほぼ等しくなる。また、出力信号ｅは、入力端子１０９，１１０に入力された信号のうちの電圧レベルが低い方（負極側）が反転増幅されたものである。
【００９１】
上記構成によれば、ＰＮ接合ダイオードを用いることなく電界効果型トランジスターのみで歪みが少なく、また増幅ゲインを有する絶対値検出（全波整流）回路が実現できる。ＣＭＯＳインバーターによる増幅回路は、構造も簡単である上に高速動作が可能であり、従来の整流回路に比較し非常に高速で歪みの少ない回路を実現できる。
【００９２】
５．電子装置の第１の構成例
次に、本実施形態の電子回路を含む電子装置（受信装置）の第１の構成例について、図７及び図８を参照して説明する。図７は、受信装置の第１の構成例を示す回路図である。図８は、本構成例の動作を示す波形図である。
【００９３】
図７に示すように、受信装置６は、アンテナ６０１と、受信信号が入力される低雑音増幅回路（ＬＮＡ：Low Noise Amplifier）６０２と、図１（Ａ）〜図６で示した電子回路である絶対値検出回路６０３と、低域通過濾波器（ＬＰＦ：Low-Pass Filter）６０４と、受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部である判別回路６０５とを含む。
【００９４】
アンテナ６０１によって受信された受信信号ａ（図７）は、ＬＮＡ６０２によって増幅され、さらに信号レベルの絶対値が等しく互いに逆極性の２つの平衡信号（差動信号）に変換される。この信号は、バラン（ＢＡＬＵＮ：平衡−不平衡変換器）および差動式の増幅回路によって容易に実現することができる。
【００９５】
絶対値検出回路６０３は、ＬＮＡ６０２の出力信号を構成する第１の入力信号及び第２の入力信号（平衡信号）を全波整流し、全波整流信号ｂ（図８）を出力する。ここで絶対値検出回路６０３の具体的な例として上述した電子回路が使用できる。ＬＰＦ６０４は、全波整流信号ｂの高周波成分を除去し、ＬＰＦ信号ｃ（図８）を出力する。ＬＰＦ６０４は、積分回路を用いてもよい。判別回路６０５は、ＬＰＦ信号ｃの電圧レベルの判定（二値化処理）を行い、二値化信号ｄ（図８）を出力端子６０６から出力し、パルスの有無を検出できる。
【００９６】
ＵＷＢ−ＩＲ通信では、送信する情報のビット１／０に応じて、パルスを送る／送らないを制御するようにすれば、ＯＯＫ（On-Off-Keying）と呼ばれる変調方式となる。また、送信ビット情報に応じてパルスの位置を制御すれば、ＰＰＭ（Pulse Position Modulation：パルス位置変調）と呼ばれる変調方式となる。受信装置６の構成では、送信されたパルスの有無、または位置を検出できるのでＵＷＢ−ＩＲの復調ができる。
【００９７】
判別回路６０５は、また受信装置６全体の制御も受け持つ。すなわち、ＵＷＢ信号を受信するタイミングを見計らってＬＮＡ６０２、絶対値検出回路６０３、ＬＰＦ６０４の起動を制御信号６０７で行う。ＵＷＢ−ＩＲ通信では、信号が間欠的であり、信号が存在しない時にＬＮＡ６０２、絶対値検出回路６０３、ＬＰＦ６０４を不活性とすることにより、受信装置６の低電力化を図ることができる。
【００９８】
電子装置の第１の構成例によれば、同期検波における同期捕捉、同期追跡のような複雑な手続きなしで簡単な構成によってＵＷＢ−ＩＲ受信装置を構成できる。これによって装置の低消費電力化、低価格化を図ることが可能となる。
【００９９】
６．電子装置の第２の構成例
次に、電子装置（受信装置）の第２の構成例について、図９及び図１０を参照して説明する。図９は、電子装置（受信装置）の第２の構成例を示す回路図である。図１０は、本構成例の動作を示す波形図である。
【０１００】
図９に示すように、受信装置８は、アンテナ８０１と、ＬＮＡ８０２と、第１、第２のミキサー（乗算器）８０３，８０４と、第１、第２のＬＰＦ（低域通過濾波器）８０５，８０６と、電子回路である第１、第２の絶対値検出回路８０９，８１０と、テンプレート信号発生回路（広義にはテンプレート信号発生部）８０８と、加算回路８０７と、判別回路８１１とを含む。
【０１０１】
アンテナ８０１によって受信されたＵＷＢ信号ａは、ＬＮＡ８０２によって増幅され、さらに信号レベルの絶対値が等しく互いに逆極性の２つの平衡信号（差動信号）に変換される。平衡信号は、バラン（ＢＡＬＵＮ：平衡−不平衡変換器）および差動型の増幅回路によって容易に実現することができる。
【０１０２】
第１、第２のミキサー（乗算器）８０３，８０４は、平衡信号（受信信号）とテンプレート信号発生回路８０８によって発生される第１、第２の信号（テンプレート信号）とをそれぞれ乗算した第１、第２の乗算信号ｂ，ｃを出力する。テンプレート信号発生回路８０８は、互いに直交する、すなわち互いに９０度の位相差を持つ第１、第２の信号（テンプレート信号）を発生する。受信装置８におけるテンプレート信号は、送信装置（図示なし）によって送信されるＵＷＢ信号とわずかな誤差があるのが普通である。このわずかな誤差を位相固定ループ等の手段によって矯正しなければ、第１、第２のミキサー（乗算器）８０３，８０４によって乗算された第１、第２の乗算信号ｂ，ｃは、図１０のようにその信号出力レベルが送受信間のテンプレート信号の誤差を周期として極性が正、負にわたって変動する。テンプレート信号発生回路８０８の発生する第１、第２の信号（テンプレート信号）が直交、すなわちその位相差が９０度の時は、第１、第２のミキサー（乗算器）８０３，８０４が出力する第１、第２の乗算信号ｂ，ｃ（の高域部を除いた部分）の一方が最大、または最小のとき他の一方は０となる。
【０１０３】
第１、第２のミキサー（乗算器）８０３，８０４が出力する第１、第２の乗算信号ｂ，ｃは、それぞれＬＰＦ８０５，８０６により高域部を除去した第１、第２のＬＰＦ信号（低域通過濾波信号）ｄ，ｅとなる。テンプレート信号発生回路８０８の発生する第１、第２の信号（テンプレート信号）の位相差が９０度の時は、これらの信号の一方が最大、または最小のとき他の一方は０となる。
【０１０４】
これら２つのＬＰＦ信号ｄ，ｅの二乗和を取ると振幅一定の復調データが得られるが、本構成例では以下の構成を取る。すなわち、二乗和ではなく全波整流によって信号の絶対値を得て、それらを加算する。絶対値の加算では、得られる信号は振幅一定とならないが、多くの場合において二値化の処理を行うので問題とならない。二乗和を計算する場合は、二乗という処理が入るため、信号が小さい時には出力される信号が極端に小さくなってしまう欠点があり、本構成例の方が有利である。
【０１０５】
上記に従い、ＬＰＦ８０５，８０６が出力する第１、第２のＬＰＦ信号ｄ，ｅは、第１、第２の絶対値検出回路８０９，８１０によって絶対値検出された後、加算回路８０７で加算した加算信号ｆとなり、加算信号ｆは、判別回路８１１によって電圧レベルを判別（すなわち二値化処理）され、復調データｇとして出力端子８１２より出力される。ここで第１、第２の絶対値検出回路８０９，８１０として、上述した本実施形態の電子回路（図１（Ａ）〜図６）を用いることができる。
【０１０６】
第１の絶対値検出回路８０９は、例えば図１（Ａ）で示すように、第１の低域通過濾波信号を構成する第１、第２の入力信号がそれぞれ入力される第１、第２の増幅回路１０１，１０２とを含む。さらに、第１の電源ノードと第１の出力ノード１０８との間に設けられ、第１の増幅回路１０１の出力によってゲートが制御される第１のドレイン接地増幅用トランジスター１０３を含む。さらに、第１の電源ノード１０５と第１の出力ノード１０８との間に設けられ、第２の増幅回路１０２の出力によってゲートが制御される第２のドレイン接地増幅用トランジスター１０４を含む。さらに、第１の出力ノード１０８と第２の電源ノードとの間に設けられる第１の共通の負荷素子１０６とを含む。さらに第１の出力ノード１０８から第１の増幅回路１０１の入力に負帰還する第１の負帰還経路１１５と、第１の出力ノード１０８から第２の増幅回路１０２の入力に負帰還する第２の負帰還経路１１３とを含む。
【０１０７】
第２の絶対値検出回路８１０は、上記の第１の絶対値検出回路８０９と同一の構成の電子回路を用いることができる。すなわち、第３、第４の増幅回路と、第３、第４のドレイン接地増幅用トランジスターと、第２の共通の負荷素子と、第３、第４の負帰還経路とを含む。図示していないが、第３、第４の増幅回路はそれぞれ上記の第１、第２の増幅回路１０１，１０２と対応し、第３、第４のドレイン接地増幅用トランジスターはそれぞれ上記の第１、第２のドレイン接地増幅用トランジスター１０３，１０４と対応する。また、第２の共通の負荷素子は上記の第１の共通の負荷素子１０６と対応し、第３、第４の負帰還経路はそれぞれ上記の第１、第２の負帰還経路１１５，１１３に対応する。
【０１０８】
判別回路８１１は、また受信装置８全体の制御も受け持つ。すなわち、ＵＷＢ信号を受信するタイミングを見計らってテンプレート信号発生回路８０８の起動を制御信号ｈ（図１０に図示せず）で行い、またＬＮＡ８０２を制御信号ｋ（図１０に図示せず）で活性化する。ＵＷＢ−ＩＲ通信では、信号が間欠的であり、信号が存在しない時にＬＮＡ８０２を不活性とすることにより、受信装置８の低電力化を図ることができる。
【０１０９】
なお、上記の第１、第２の乗算信号ｂ，ｃ及び第１、第２のＬＰＦ信号（低域通過濾波信号）ｄ，ｅは、それぞれ所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号（平衡型の信号）で構成される。
【０１１０】
上述した電子装置の第２の構成例によれば、第１の構成例に比較して絶対値検出回路に入力される信号の周波数成分が低いので、絶対値検出回路を構成することがさらに容易である。特に、素子の限界程度に高い周波数を用いるＵＷＢ信号の復調においても、絶対値検出回路を構成することが容易である。
【０１１１】
本構成例によるＵＷＢ−ＩＲ通信の受信装置８では、ＯＯＫやＰＰＭによるＵＷＢ信号の復調ができる。テンプレート信号発生回路８０８は、特に送受信間のテンプレート信号の誤差を補正する必要がないので、その受信に際しての手続きや構成をより簡略化できる。
【０１１２】
以上述べたように、本実施形態による電子回路を用いることにより、受信装置８の構造を著しく簡略化することができる。
【０１１３】
なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また電子回路、電子装置の構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１１４】
１，３，４，５…電子回路、６，８…受信装置、１０１，１０２…第１、第２の増幅回路、１０３，１０４…ＮＭＯＳトランジスター、１０５…第１の電源ノード、１０６…共通の負荷素子、１０７…第２の電源ノード、１０８…出力ノード、１０９，１１０…入力端子、１１１，１１２…配線、１１５，１１３…第１、第２の負帰還経路、１１４…出力端子、１１６，１１７…ドレイン接地増幅回路、２０１…入力端子、２０２，２０３，２０４…ＮＭＯＳトランジスター、２０５，２０６…ＰＭＯＳトランジスター、２０７…入力端子、２０８…出力端子、３０１〜３０４…抵抗、３０５，３０６…ＮＭＯＳトランジスター、４０３，４０４…入力端子、４０５，４０６…ＮＭＯＳトランジスター、４０７…抵抗、４０８，４０９…ＰＭＯＳトランジスター、４１０…出力端子、４１１…合成回路、５０１…ＰＭＯＳトランジスター、５０２…ＮＭＯＳトランジスター、５０３…ＰＭＯＳトランジスター、５０４…ＮＭＯＳトランジスター、５０５…キャパシター、５０６，５０７…ノード、５０８…入力端子、５１１，５１２…第１、第２の増幅回路、６０１…アンテナ、６０２…ＬＮＡ、６０３…絶対値検出回路、６０４…ＬＰＦ、６０５…判別回路、６０６…出力端子、８０１…アンテナ、８０２…ＬＮＡ、８０３，８０４…ミキサー、８０５，８０６…ＬＰＦ、８０７…加算回路、８０８…テンプレート信号発生回路、８０９，８１０…第１、第２の絶対値検出回路、８１１…判別回路、８１２…出力端子
【特許請求の範囲】
【請求項１】
第１の入力信号が入力される第１の増幅回路と、
第２の入力信号が入力される第２の増幅回路と、
第１の電源ノードと出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、
前記出力ノードと第２の電源ノードとの間に設けられる共通の負荷素子と、
前記出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、
前記出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含むことを特徴とする電子回路。
【請求項２】
請求項１において、
前記第１の増幅回路の出力信号と前記第２の増幅回路の出力信号とを合成する合成回路を含むことを特徴とする電子回路。
【請求項３】
請求項２において、
前記合成回路は、前記第１の増幅回路の出力信号の電圧値と前記第２の増幅回路の出力信号の電圧値とを加算する加算回路であることを特徴とする電子回路。
【請求項４】
請求項２において、
前記合成回路は、前記第１の増幅回路及び前記第２の増幅回路のうちの、前記負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力することを特徴とする電子回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路は、差動増幅回路であることを特徴とする電子回路。
【請求項６】
請求項１乃至４のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路は、インバーター回路であることを特徴とする電子回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１の入力信号及び前記第２の入力信号は、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号であることを特徴とする電子回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路の各々の出力信号の振幅値を制限するクランプ回路を含むことを特徴とする電子回路。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記負帰還制御は、前記第１の負帰還経路及び前記第２の負帰還経路に設けられた非線形素子を介して行われることを特徴とする電子回路。
【請求項１０】
請求項１乃至９のいずれかに記載の電子回路を含むことを特徴とする電子装置。
【請求項１１】
請求項１０において、
受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部を含むことを特徴とする電子装置。
【請求項１２】
受信信号が入力される低雑音増幅回路と、
前記低雑音増幅回路の出力信号を構成する第１の入力信号及び第２の入力信号が入力される請求項１乃至９のいずれかに記載の電子回路である絶対値検出回路と、
前記絶対値検出回路の出力が入力される低域通過濾波器と、
前記低域通過濾波器の出力が入力される信号処理部とを含むことを特徴とする電子装置。
【請求項１３】
請求項１２において、
前記低雑音増幅回路には、前記受信信号としてＵＷＢ（Ultra Wide Band）信号が入力され、
前記信号処理部は、
前記ＵＷＢ信号からパルス信号を検出することを特徴とする電子装置。
【請求項１４】
互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、
前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、
前記第１の低域通過濾波信号の信号レベルの絶対値を出力する第１の絶対値検出回路と、
前記第２の低域通過濾波信号の信号レベルの絶対値を出力する第２の絶対値検出回路と、
前記第１の絶対値検出回路が出力する第１の絶対値出力信号と前記第２の絶対値検出回路が出力する第２の絶対値出力信号とを加算して出力する加算回路と、
前記加算回路が出力する加算出力信号の信号レベルを判別する判別回路とを含むことを特徴とする電子装置。
【請求項１５】
請求項１４において、
前記第１の絶対値検出回路は、
前記第１の低域通過濾波信号を構成する第１の入力信号が入力される第１の増幅回路と、
前記第１の低域通過濾波信号を構成する第２の入力信号が入力される第２の増幅回路と、
第１の電源ノードと第１の出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記第１の出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、
前記第１の出力ノードと第２の電源ノードとの間に設けられる第１の共通の負荷素子と、
前記第１の出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、
前記第１の出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含み、
前記第２の絶対値検出回路は、
前記第２の低域通過濾波信号を構成する第３の入力信号が入力される第３の増幅回路と、
前記第２の低域通過濾波信号を構成する第４の入力信号が入力される第４の増幅回路と、
前記第１の電源ノードと第２の出力ノードとの間に設けられ、前記第３の増幅回路の出力によってゲートが制御される第３のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記第２の出力ノードとの間に設けられ、前記第４の増幅回路の出力によってゲートが制御される第４のドレイン接地増幅用トランジスターと、
前記第２の出力ノードと前記第２の電源ノードとの間に設けられる第２の共通の負荷素子と、
前記第２の出力ノードから前記第３の増幅回路の入力に負帰還する第３の負帰還経路と、
前記第２の出力ノードから前記第４の増幅回路の入力に負帰還する第４の負帰還経路とを含むことを特徴とする電子装置。
【請求項１】
第１の入力信号が入力される第１の増幅回路と、
第２の入力信号が入力される第２の増幅回路と、
第１の電源ノードと出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、
前記出力ノードと第２の電源ノードとの間に設けられる共通の負荷素子と、
前記出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、
前記出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含むことを特徴とする電子回路。
【請求項２】
請求項１において、
前記第１の増幅回路の出力信号と前記第２の増幅回路の出力信号とを合成する合成回路を含むことを特徴とする電子回路。
【請求項３】
請求項２において、
前記合成回路は、前記第１の増幅回路の出力信号の電圧値と前記第２の増幅回路の出力信号の電圧値とを加算する加算回路であることを特徴とする電子回路。
【請求項４】
請求項２において、
前記合成回路は、前記第１の増幅回路及び前記第２の増幅回路のうちの、前記負帰還制御によって帰還される帰還量が少ない方の増幅回路の出力信号の電圧値に対応する電圧値を出力することを特徴とする電子回路。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路は、差動増幅回路であることを特徴とする電子回路。
【請求項６】
請求項１乃至４のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路は、インバーター回路であることを特徴とする電子回路。
【請求項７】
請求項１乃至６のいずれかにおいて、
前記第１の入力信号及び前記第２の入力信号は、所定の電位を基準として信号レベルの絶対値が等しく、かつ所定の電位を基準とした信号レベルの極性が互いに逆極性の信号であることを特徴とする電子回路。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記第１の増幅回路及び前記第２の増幅回路の各々の出力信号の振幅値を制限するクランプ回路を含むことを特徴とする電子回路。
【請求項９】
請求項１乃至８のいずれかにおいて、
前記負帰還制御は、前記第１の負帰還経路及び前記第２の負帰還経路に設けられた非線形素子を介して行われることを特徴とする電子回路。
【請求項１０】
請求項１乃至９のいずれかに記載の電子回路を含むことを特徴とする電子装置。
【請求項１１】
請求項１０において、
受信したＵＷＢ（Ultra Wide Band）信号からパルス信号を検出する信号処理部を含むことを特徴とする電子装置。
【請求項１２】
受信信号が入力される低雑音増幅回路と、
前記低雑音増幅回路の出力信号を構成する第１の入力信号及び第２の入力信号が入力される請求項１乃至９のいずれかに記載の電子回路である絶対値検出回路と、
前記絶対値検出回路の出力が入力される低域通過濾波器と、
前記低域通過濾波器の出力が入力される信号処理部とを含むことを特徴とする電子装置。
【請求項１３】
請求項１２において、
前記低雑音増幅回路には、前記受信信号としてＵＷＢ（Ultra Wide Band）信号が入力され、
前記信号処理部は、
前記ＵＷＢ信号からパルス信号を検出することを特徴とする電子装置。
【請求項１４】
互いに直交する第１の信号及び第２の信号を発生するテンプレート信号発生部と、
前記第１の信号と受信信号とを乗算した第１の乗算信号を出力する第１の乗算器と、
前記第２の信号と前記受信信号とを乗算した第２の乗算信号を出力する第２の乗算器と、
前記第１の乗算信号から高周波成分を取り除いた第１の低域通過濾波信号を出力する第１の低域通過濾波器と、
前記第２の乗算信号から高周波成分を取り除いた第２の低域通過濾波信号を出力する第２の低域通過濾波器と、
前記第１の低域通過濾波信号の信号レベルの絶対値を出力する第１の絶対値検出回路と、
前記第２の低域通過濾波信号の信号レベルの絶対値を出力する第２の絶対値検出回路と、
前記第１の絶対値検出回路が出力する第１の絶対値出力信号と前記第２の絶対値検出回路が出力する第２の絶対値出力信号とを加算して出力する加算回路と、
前記加算回路が出力する加算出力信号の信号レベルを判別する判別回路とを含むことを特徴とする電子装置。
【請求項１５】
請求項１４において、
前記第１の絶対値検出回路は、
前記第１の低域通過濾波信号を構成する第１の入力信号が入力される第１の増幅回路と、
前記第１の低域通過濾波信号を構成する第２の入力信号が入力される第２の増幅回路と、
第１の電源ノードと第１の出力ノードとの間に設けられ、前記第１の増幅回路の出力によってゲートが制御される第１のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記第１の出力ノードとの間に設けられ、前記第２の増幅回路の出力によってゲートが制御される第２のドレイン接地増幅用トランジスターと、
前記第１の出力ノードと第２の電源ノードとの間に設けられる第１の共通の負荷素子と、
前記第１の出力ノードから前記第１の増幅回路の入力に負帰還する第１の負帰還経路と、
前記第１の出力ノードから前記第２の増幅回路の入力に負帰還する第２の負帰還経路とを含み、
前記第２の絶対値検出回路は、
前記第２の低域通過濾波信号を構成する第３の入力信号が入力される第３の増幅回路と、
前記第２の低域通過濾波信号を構成する第４の入力信号が入力される第４の増幅回路と、
前記第１の電源ノードと第２の出力ノードとの間に設けられ、前記第３の増幅回路の出力によってゲートが制御される第３のドレイン接地増幅用トランジスターと、
前記第１の電源ノードと前記第２の出力ノードとの間に設けられ、前記第４の増幅回路の出力によってゲートが制御される第４のドレイン接地増幅用トランジスターと、
前記第２の出力ノードと前記第２の電源ノードとの間に設けられる第２の共通の負荷素子と、
前記第２の出力ノードから前記第３の増幅回路の入力に負帰還する第３の負帰還経路と、
前記第２の出力ノードから前記第４の増幅回路の入力に負帰還する第４の負帰還経路とを含むことを特徴とする電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−２９６５７０（Ｐ２００９−２９６５７０Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００９−６６７４２（Ｐ２００９−６６７４２）
【出願日】平成２１年３月１８日（２００９．３．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２１年３月１８日（２００９．３．１８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]