【課題】クロックエンベデッドシリアルデータ伝送を可能にするとともに、簡易な構成で符号化または復号化することを可能にする。
【解決手段】本発明に係る符号化方法は、入力されるデータ列の上位４ビットまたは下位４ビットにおいて同じビット値が連続するか否か判定し（Ｓ２０１、Ｓ２０３）、連続しないと判定された場合、隣接ビットと異なるビット値である反転ビットを中間ビットに有する符号列ＣＷ１へ、データ列を変換し（Ｓ２０９）、連続すると判定された場合、隣接ビットと同じビット値である連続ビットを中間ビットに有するとともに、反転ビットを上位ビット列または下位ビット列に有する符号列ＣＷ２，ＣＷ３へ、前記データ列を変換するものである（Ｓ２０２、Ｓ２０４）。 （もっと読む）

【課題】メーターＥＣＵと車両後端に配置した通信ＥＣＵとの間で直流電源の供給と信号の送受信を単一回路上で行なうことで車両後端に配置された複数のランプを操作する。
【解決手段】車両内通信システムは、インストルメントパネルに配置され、直流電源を供給するメーターＥＣＵ（親機）１と、車両後端部に配置される通信ＥＣＵ（子機）２と、メーターＥＣＵ（親機）１および通信ＥＣＵ（子機）２間を接続する単一の伝送路Ｌとを備える。メーターＥＣＵ（親機）１は、スイッチの信号に応じて直流電源（バッテリー３）の電圧をパルス状列の電圧に変換する手段を備える。通信ＥＣＵ（子機）２は、パルス状列の電圧を監視する手段を備える。 （もっと読む）

【課題】電気自動車、モータドライバのような分野では、高電圧領域と低電圧領域とが採用されており、安全性の理由から、それぞれの電圧領域を互いに分離（絶縁）させ、高電圧から高感度回路を保護する。
【解決手段】デジタルデータ信号の周波数とは異なる周波数を有するキャリア信号を用いてこのデジタルデータ信号を通信する通信回路は、第１の組のキャパシタと、第２の組のキャパシタと、第１の回路と、第２の回路とを有する。第１の回路は、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合データ信号を発生させ、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合反転データ信号を発生させ、混合データ信号を第１の組のキャパシタに供給し、混合反転データ信号を第２の組のキャパシタに供給する。第２回路は、混合信号からデータ信号を再生させる。 （もっと読む）

【課題】UHS-IIモードと従来のモードのいずれかで信号を伝送するための、簡素かつ効率的な回路および方法。
【解決手段】インターフェース回路は、メモリカードとホストデバイスとの間の通信を実現する。インターフェース回路は、ピンの第1のセットと、ピンの第2のセットと、制御ユニットとを含む。制御ユニットは、ピンの第1のセットを介して第1のモードで信号の第1のセットを伝送する場合、ピンの第1のセットを有効にしてピンの第2のセットを無効にし、ピンの第2のセットを介して第2のモードで信号の第2のセットを伝送する場合、ピンの第1のセットを無効にしてピンの第2のセットを有効にする。制御ユニットは、ピンの第2のセットのクロックピンを介して、第2のモードで、差動シグナリングによって、信号の第2のセットのクロック信号を伝送する。第2のモードでの信号伝送は、第1のモードでの信号伝送よりも高速である。 （もっと読む）

【課題】認証機能を有するパック電池に接続される信号線を削減することが可能な信号授受方法、ビット列の伝送方法及びパック電池を提供する。
【解決手段】１及び０の夫々を伝送するパルスの幅が２００μｓ及び１００μｓとされる伝送符号形式によって制御部から認証ＩＣに伝送すべき第１ビット列（図３Ｂ参照）を、ＮＲＺ形式によって伝送されるべき第２ビット列（図３Ｃ参照）に変換し、変換した第２ビット列のＭＳＢと、該第２ビット列が格納されたレジスタのＭＳＢとが一致するようにしておく。そして、ＮＲＺ形式によって１及び０を伝送するパルス幅の計時を繰り返し、計時の開始毎に、レジスタのＭＳＢに格納されているビットの値を、認証ＩＣに出力される信号の伝送レベルに対応させた後に、レジスタを１ビット分左シフトさせる。 （もっと読む）

【課題】バイフェーズ符号化データの復号化方法を提供する。
【解決手段】本発明のバイフェーズ符号化データの復号化方法は、バイフェーズ符号化データ中の立下りエッジ変換を検出することによって、隣り合う２つの立下りエッジ変換の間の時間差値及び前１ビットの論理値に基づき、相応する復号化を行い、時間差値が1個ビット周期であり且つ前１ビットが論理１である時、現在のビットが論理１であると判定し、時間差値が1個のビット周期であり且つ前１ビットが論理０である時、現在のビットが論理０であると判定し、時間差値が1.5個のビット周期であり且つ前１ビットが論理１である時、現在及び後１ビットが何れも論理０であり、時間差値が1.5個のビット周期であり且つ前１ビットが論理０である時、現在のビットが論理１であると判定し、時間差値が2個のビット周期であり且つ前１ビットが論理１である時、現在及び後１ビットがそれぞれ論理０及び1であると判定する。 （もっと読む）

【課題】共通バスに接続された複数の電子機器の動作確認が短時間でできる安価なバスシステムを提供する。
【解決手段】車両ネットワークシステム１の下位ネットワークＮ２では、共通データ信号線４３ａに、電子機器３３〜３６と、中継コネクタユニット２２と、が接続されている。各電子機器３３〜３６は、中継コネクタユニット２２からの動作確認命令信号を受信したとき、共通データ信号線４３ａから所定時間にわたり電流を引き込む。各電子機器は、それぞれ同一の基準引込量の電流を引き込むように構成されている。中継コネクタユニット２２は、各電子機器に対して動作確認命令信号を同報送信したのち、共通データ信号線４３ａから引き込まれる電流量を測定して、この電流量及び基準引込量から電子機器の応答数を算出し、この応答数及び電子機器の接続数に基づいて、各電子機器が正常に動作しているか否かを判定する。 （もっと読む）

【課題】比較的安価な構成でリンギング現象を効果的に抑制可能な通信システムを得る。
【解決手段】幹線２０の分岐点Ｎ１及びＮ３からそれぞれ放射状に６本の支線２１、分岐点Ｎ２から図中上下に２本の支線２２、合計１４本の支線２１及び２２が接続される。なお、１２本の支線２１はそれぞれ第１の長さで設けられ、２本の支線２２は上記第１の長さより長い第２の長さで設けられる。１４本の支線２１の端部に１４個の非終端ＥＣＵであるＥＣＵ２〜ＥＣＵ１５が接続される。ＥＣＵ２〜７及び１０〜１５はそれぞれ抵抗値１８００Ωの抵抗Ｒ２を有している。さらに、ＥＣＵ８及び９はそれぞれ抵抗値６００Ωの抵抗Ｒ３を有している。これら抵抗Ｒ２及び抵抗Ｒ３はリンギング現象抑制用の補助抵抗として機能する。 （もっと読む）

【課題】 伝送線路による信号伝送を行う伝送システムであって小型化が実現可能な信号伝送システムを実現する。
【解決手段】 誘電体層（１ａ）上の同一面内に配置された信号用号導体（２ｐ１、２ｎ１）と誘電体層（１ａ）を挟んで対向して配置された信号用導体（２ｐ２、２ｎ２）とを備えた伝送線路（２０１）において、誘電体層（１ａ）を挟んで対向する信号用導体同士が異なる極性同士の電圧となるよう差動信号源（３）から差動信号を伝送線路に出力し、上記４つの信号用導体により差動信号を伝送線路（２０１）を同一方向に信号伝送させることにより、伝送される差動信号により誘電体層（１ａ）の中央部に電気壁と等価とみなせる電界分布を形成させる。 （もっと読む）

【課題】簡素な構成で複数のデータを確実に伝達できる情報伝達装置を提供する。
【解決手段】送信回路は、１つの信号ラインを介して信号長が基準時間の２倍であり所定のパルス期間を有するとともに基準時間より長い連続したパルス休止期間を有するヘッダパルス信号を送信する。その後、信号長が基準時間でありデータに応じたパルス期間を有するとともにパルス期間の前後にパルス休止期間を有するデータパルス信号を複数連続して送信する。マイクロコンピュータは、１つの信号ラインを介して送信回路の送信したパルス信号を受信し、受信したパルス信号からパルス休止時間に基づいてヘッダパルス信号を認識し、ヘッダパルス信号以降のパルス信号のパルス期間に基づいて複数のデータを求める。１つの信号ラインを介して複数のデータを送受信できる。従来のように、データ毎に回路を複数設ける必要がない。そのため、簡素な構成で複数のデータを確実に伝達できる。 （もっと読む）

【課題】第１デバイスと第２デバイスの間で１本の信号線だけを用いて双方向のシリアル通信を行うことができ、第２デバイスにて第１デバイスから送信された情報の誤りを検出できる通信方法、通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１から第２デバイス１２に第１の通信フォーマットで情報をクロックと共に送信する第１モードと、第２デバイスから第１デバイスに第２の通信フォーマットで情報を送信する第２モードを有し、第１の通信フォーマットは、スタートビットに続いて、複数のデータビット及び複数の反転データビットと、複数のデータビットから生成したチェックビット及び反転チェックビットを有し、第２の通信フォーマットは、スタートビットに続いて、複数のデータビットと、複数のデータビットから生成したチェックビットを有する。 （もっと読む）

【課題】１本の信号線を用いて双方向のシリアル通信を行う通信システム及びそのデバイスを提供することを目的とする。
【解決手段】第１デバイス１１と第２デバイス１２間を１本の信号線で接続し、互いにレベルの異なる第１レベルと第２レベル、及び前記第１レベルと第２レベルの中間レベルを用いてシリアル通信を行う通信システムであって、第１デバイスは、第１レベルと中間レベルを繰り返すことで第２デバイスにクロックを送信し、第２デバイスは、受信したクロックの中間レベルの期間に第２レベルを出力するか否かで第１デバイスに情報を送信し、第１デバイスは、第２デバイスが情報を送信していない場合に、クロックの中間レベルの期間に第２レベルを出力するか否かで前記第２デバイス１２に情報を送信する。 （もっと読む）

【課題】ＴＤＭデータをパケット化し伝送するネットワークシステムにおいて、パケットネットワーク上で発生する遅延変動を吸収するために、伝送装置内に具備した遅延変動吸収バッファにユーザデータを格納している時間を最適化し、エンド・ツー・エンドでの遅延時間によるリソースの過剰消費を抑止する。
【解決手段】伝送装置1は、TDMネットワーク7から受信したTDMフレームをパケット化してパケットネットワーク8へ送信し、また、パケットネットワーク8から受信したパケット信号をTDM化して前記TDMネットワークへ送信するものであり、パケットネットワーク上の伝送遅延時間を測定する手段106〜108、113と、測定した遅延時間から遅延変動時間を算出する手段109と、算出した遅延変動時間に基づいて、パケットネットワーク8から受信した信号をTDM化してTDMネットワークに送信するまでの時間を制御する手段112とを備える。 （もっと読む）

【課題】出力するシリアルデータのビット位置を容易に特定することが可能な送信回路を得ること。
【解決手段】本発明にかかる送信回路は、シリアルクロックと当該シリアルクロックに同期したシリアルデータとを出力する送信回路１ａであって、シリアルデータのビット位置を特定するためのパルス信号を、所定の間隔で生成し出力するシリアルデータ計数部３ａ、を備え、その回数を数えることにより、シリアルデータのビット位置を容易に特定可能な構成とした。 （もっと読む）

【課題】一対の信号線からなる差動信号線に接続された送受信部が差動信号線を介して送信側又は受信側の何れに接続された場合にも通信を行うことが可能な送受信装置、及びそれを備えた信号伝送装置を提供する。
【解決手段】送受信装置１は、第１の信号線２１及び第２の信号線２２からなる差動信号線２０を介して送信側又は受信側に接続され、送信側に接続されたときは第１の信号線２１によって信号を受信し、受信側に接続されたときは第２の信号線２２によって信号を送信する送受信部１０と、送受信部１０によって送信又は受信される信号を処理する信号処理部１４とを備える。 （もっと読む）

【課題】１０ＧＨｚ程度の超広帯域を簡易な構成で利用可能とすることで、短距離高速通信を低価格で実現可能とする超広帯域無線通信装置を提供する。
【解決手段】 クロック１５３ａをクロック１５２ａより所定時間だけ遅らせることで、入出力処理部１５３は入出力処理部１５２より所定時間だけ遅れて動作するようにしている。バイアス手段１５４は、入出力処理部１５３からトリガ信号２２が入力されると、これに一定のバイアスを付加している。コンパレータ１５５は、入出力処理部１５２からトリガ信号２１を入力するとともに、バイアス手段１５４からバイアスが付加されたトリガ信号２２を入力し、トリガ信号２１がトリガ信号２２よりも大きいときだけ、所定の出力を行うよう構成されている。 （もっと読む）

【課題】既存のケーブルを使用してネットワークを同期させる。
【解決手段】ローカルエリアネットワーク１０２の第１のエンドシステム１０４のマスタ物理インタフェースデバイス１３１のメッセージ送信機１３４およびメッセージ受信機１３８に通信で結合された同期用送信機１１２と、ローカルエリアネットワークの第２のエンドシステム１０）のスレーブデバイス１３２のメッセージ送信機１３６およびメッセージ受信機１４０に通信で結合された同期用受信機１１８とを含み、同期用送信機は、第１の差動ツイストペア接続１０８および第２の差動ツイストペア接続１１０を使用して、同期用受信機にタイミングメッセージを送信するように構成され、同期用送信機は、第１の差動ツイストペア接続および第２の差動ツイストペア接続を使用して、同期用受信機に同期用パルスを送信する。 （もっと読む）

【課題】 単一導体上のデータの非同期通信のための方法と装置を提供する。
【解決手段】 本発明は、集積回路チップ内部または集積回路チップ間、例えば小型積層チップ内に存在する複雑な集積システムにおけるデータの非同期通信に関する。本発明によると、送信は単一交換導体上で行われる。データは、送信データ項目の第１の値を表す第１のレベル（０）、送信データ項目の第２の値を表す第２のレベル（Ｖｄｄ）、および非活性レベルを表す第３のレベル（Ｖｍｅｄ）の少なくとも３つのレベルの電位の形式でこの導体Ｃ_ｅｃｈ上に送信される。確認応答信号がデータと同じ交換導体上に送信される。この信号は好ましくは、受信器により交換導体を非活性電位レベルに強制設定する形式で、受信器により生成され、送信器はこの強制設定を検出する。 （もっと読む）

【課題】送信機、受信機の双方において新たな入力端子を設ける必要がないデータ伝送システムを提供すること。
【解決手段】本発明に係るメモリ制御回路は、それぞれが第１及び第２の入力端子を備え、各前記第１の入力端子に外部メモリから受信したデータ信号が入力される複数のコンパレータと、前記外部メモリから受信した差動ストローブ信号の正相及び逆相の双方から、各前記第２の入力端子に入力される複数の基準電圧を生成する基準電圧発生回路と、を備えるものである。 （もっと読む）

【課題】ビット幅の広いデジタル演算を必要とせずに、小さい回路面積及び消費電力で適応等化処理を実現できる受信回路を提供する。
【解決手段】受信回路は、等化係数に応じた等化処理を受信信号に施して等化された信号を出力する等化回路と、等化された信号と第１閾値との大小関係に応じた０及び１の信号値を有する第１の信号を求め、等化された信号と第２閾値との大小関係に応じた０及び１の信号値を有する第２の信号を求め、第１の信号中に現れる所定の０及び１のパターンの出現回数と第２の信号中に現れる所定の０及び１のパターンの出現回数との差分を計算する誤差計算回路と、差分に応じて等化係数を調整する適応等化制御回路とを含む。 （もっと読む）