電子機器用回路
【課題】 解決しようとする問題点はシステムの消費電力削減とシステムの安定的な制御が両立しない問題となってしまっていたことである。
【解決手段】 計時機能と表示駆動機能を含む電子機器用回路を第１と第２の２つの半導体チップで構成しており、該第１の半導体チップチップが、発振回路と、該発振回路の発振出力信号を分周する分周回路と、該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路とを有する制御回路部と、該分周信号出力を前記半導体チップの第２のチップに送る手段とを有し、前記第２の半導体チップチップが、前記論理周波数調整回路により調整された分周信号を入力してカウントし計時を実施する計時部と、該計時部のデータを入力し、表示手段へ該データの内容を表示する表示駆動手段を有する表示駆動部とを有した。
【解決手段】 計時機能と表示駆動機能を含む電子機器用回路を第１と第２の２つの半導体チップで構成しており、該第１の半導体チップチップが、発振回路と、該発振回路の発振出力信号を分周する分周回路と、該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路とを有する制御回路部と、該分周信号出力を前記半導体チップの第２のチップに送る手段とを有し、前記第２の半導体チップチップが、前記論理周波数調整回路により調整された分周信号を入力してカウントし計時を実施する計時部と、該計時部のデータを入力し、表示手段へ該データの内容を表示する表示駆動手段を有する表示駆動部とを有した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器、特に腕時計のような計時機能を有する電子機器に関する。
【背景技術】
【０００２】
時計用マイクロコンピューター（以下マイコンと略記する）は、液晶（以下液晶及び液晶表示装置をＬＣＤと略記する）ドライバーも組み込んだ１チップマイコンで製品を構成することが主流となっている。
【０００３】
しかし、時計の表示仕様の複雑化により、たとえ腕時計のような携帯用電子機器においても、マイコンＩＣとＬＣＤドライバーＩＣの２チップ構成にしたほうが効率的な場合も多い。(例えば特許文献２第１図参照)
このような２チップ構成において、今までのシステム構成をがらりと変え、ＬＣＤドライバーＩＣに発振回路や計時用カウンタを持たせ、通常の歩進や表示などのルーチン作業をＬＣＤドライバーに行わせてマイコンは停止を継続し、例えば、1分毎にマイコンを起動してより複雑な動作(時以上への桁上げ処理など)をマイコンに行わせることで、システム的に低消費電力化を図ることが考えられた。(例えば特許文献1第9図参照)
特許文献１のシステム構成は非常に優れた低消費電力システムであるが、いくつか欠点も存在する。
【０００４】
その欠点について、図７を用いて説明する。
【０００５】
図７は特許文献１の第９図をその思想を変えない程度にモディファイした、従来の計時機能を有する電子機器用の電子回路のブロック図で、電子回路が発振回路ＯＳＣ１２０を有するＬＣＤ駆動用ＩＣ１１２と中央演算ユニットＣＰＵ１３０を有するマイクロコンピュータＩＣ１１０との２チップで構成されている。
【０００６】
図７において、発振器ＯＳＣ１２０が基準信号を出力し、該基準信号を分周器ＤＩＶ１３２が分周し、計時に必要な信号を、時刻計時を行う時刻カウンタＴＫ１３４，クロノ計時を行うクロノカウンタＣＣ１３６，タイマー（加算、逆算は不問）計時を行うタイマーカウンタＴＭ１３８を有する計時部１３３に送る。液晶駆動部１３９はＬＣＤデコーダ１４０，ＬＣＤドライバー１４２を有し、計時ブロック１３３の計時情報やマイクロコンピュータＩＣ１１０から送られてくる情報に従ってＬＣＤの駆動信号を作成し、ＬＣＤ１４４は該駆動信号によって駆動されて表示を行う。
【０００７】
また発振器ＯＳＣ１２０の基準信号はバッファ１２４を介してＣＰＵ１３０を有するマイコンチップ１１０に送られる。該送られた基準信号はマイコンチップ１１０内のクロックジェネレータＣＧ１１８を介してＣＰＵ１３０に送られる。クロックジェネレータＣＧ１１８ではマイコンチップ１１０内の各部を制御するための基準信号が作られる。
【０００８】
マイコンチップ１１０内には割り込み信号を受け付けるＩＮＴ１２６が設けられており、例えば計時部１３３からの割り込み信号を受け付けてＣＰＵ１３０に割り込み信号を送っている。この機能により、通常の時刻計時などのルーチン作業はＬＣＤ駆動用ＩＣ１１２により行われてマイクロコンピュータＩＣ１１０は停止を継続し、例えば1分毎にマイコンチップ１１０を起動して、マイコンチップ１１０は例えば時以上への桁上げ処理などのより複雑な動作を分担することで、低消費電力化を図ることが可能となっている。
【０００９】
マイコンチップ１１０はまたＲＡＭ１１６，ＲＯＭ１１４を有してＣＰＵ１３０が演算
の必要に応じて使用し、出力ポート１２８を有してマイコンチップ１１０の情報を液晶駆動部１３９に送ってＬＣＤ１４４に表示させている。
【特許文献１】特開昭５５−１４２２７２号公報（第９図）
【特許文献２】特開昭５８−１４８９９２号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このようなシステムの欠点の第１はマイコンへチップ１１０へのクロック供給で、発振回路１２０を液晶駆動部１３９側のチップ１１２に持たせているため、液晶駆動部１３９側のチップ１１２からマイコンチップ１１０にクロックを供給する必要があることである。このため、比較的周波数が高い発振回路１２０の出力をディジタル化した上でバッファ１２４を介してマイコンに送る必要があるので、このバッファ１２４の部分で電力を消費してしまう。また発振回路１２０の出力である比較的周波数が高いクロック信号を引き回すので、寄生容量の充放電でも消費電力が上がってしまい、ノイズ耐性的にも問題が生じる。
【００１１】
欠点の第２は発振回路の論理周波数調整（ディジタル周波数調整と呼ばれているので以下Ｄｆと略記する）を実施するＤｆ回路の採用が難しいことである。
【００１２】
発振回路の消費電力を下げるためには、周波数調整において、アナログ的な発振回路の容量値調整ではなく、Ｄｆを採用する必要がある。
【００１３】
容量値調整の場合、発振回路の容量を変化させることにより周波数を調整するために、発振状態保持のために発振回路の消費電力を下げることが出来ない。これに対し、Ｄｆでは、発振回路自体により周波数調整を行わないので、発振回路の消費電力を発振動作が維持可能なギリギリの状態まで下げることが可能である。
【００１４】
しかしながら、Ｄｆは分周回路１３２の分周比を変化させて周波数調整を行う、具体的には、分周回路１３２を構成するフリップフロップを適宜セット・リセットすることで周波数調整を行う。そのため、分周信号は必ずしも均一なクロックではないため、マイコンの駆動を司る源信としては使用出来ない。
【００１５】
即ち、このシステムでは、Ｄｆを採用すると発振回路１２０の出力をそのままマイコンのシステムクロックに使用しなければならず、源信より低い周波数の信号をマイコンのシステムクロックに使用するにはＤｆを採用できないため、低消費電力化には限界があった。
本発明は、この課題を解決し、より一層の低消費電力を図った表示システムを提供することに有る。
【課題を解決するための手段】
【００１６】
本発明による電子機器は、発振回路と、該発振回路の発振出力信号を分周する分周回路と、
該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路と、
該論理周波数調整回路により調整された分周信号を出力する分周信号出力部と、
を有する制御回路部と、
前記論理周波数調整回路により調整された前記分周回路の出力する分周信号を入力してカウントし計時を実施する計時カウンタと、
該計時カウンタのデータを入力し、表示手段へ該データの内容を表示する表示駆動手段と、
を有する表示駆動部と、を有することを特徴とする。
【００１７】
このように構成することで、以下のような効果を得ることが出来る。
（１）論理周波数調整を使用することで、発振回路の低消費電力化が可能。
（２）計時用基準信号、表示用基準信号として低周波の信号を出力するので、低消費電力化が可能で基準信号出力によるノイズの低減も可能。
（３）計時用基準信号と表示用基準信号を兼用できるので、クロックを送信する信号線を削減でき、より一層の低消費電力化、ノイズの低減が可能。
【００１８】
また本発明による電子機器は、前記論理周波数調整回路は、複数のトグル型フリップフロップを有し、該論理周波数調整は所定の該トグル型フリップフロップを所定周期で強制セットもしくはリセットすることで実施され、かつ該所定の該トグル型フリップフロップを少なくとも２つの第１と第２のグループに分け、該第１のグループのフリップフロップと該第２のグループのフリップフロップとを別々の異なるタイミングで強制セットもしくはリセットしたことを特徴とする。
【００１９】
このように構成することで、安定した表示制御を確保し表示品質の低下を防ぐことが可能となる。
【００２０】
また本発明による電子機器は、発振停止検出回路を設け、前記表示駆動部は、該発振停止検出回路の出力信号に応答して、前記表示駆動部の初期化を実施することを特徴とする。
【００２１】
また本発明による電子機器は、前記制御回路部が前記表示駆動手段を停止させる停止信号を出力すると共に、前記表示駆動手段の駆動時よりも長周期の分周信号を前記表示駆動部に出力することを特徴とする。
【００２２】
このようにすることで、一層の低消費電力化が可能となる。
【発明の効果】
【００２３】
本発明によれば消費電力が小さく安定的な制御が可能な計時機能付き電子機器が実現出来る。
【発明を実施するための最良の形態】
【００２４】
以下実施例に基づいて本発明の説明を行う。
【実施例１】
【００２５】
以下実施例に基づいて本発明の説明を行う。
【００２６】
図１は本発明による、腕時計のような、計時機能を有する電子機器のブロック図で、電子機器の回路が発振回路ＯＳＣ１６とＣＰＵ４０を有するマイコンチップ１０と液晶駆動部４４を有するＬＣＤドライバーチップ２４（以下、ＬＣＤチップ２４と省略する）との２つで構成されている。
【００２７】
まず、マイコンチップ１０の構成について説明する。
【００２８】
図１において、チップ１０内の発振回路ＯＳＣ１６が基準信号ＣＸを出力し、該基準信号ＣＸを分周回路ＤＩＶ１８が分周する。
【００２９】
Ｄｆ回路２０は、分周回路ＤＩＶ１８の分周比を調整することで、計時に係わる信号の
周波数調整を行う。具体的には、決まった周期（通常、５秒や１０秒の単位）で分周回路ＤＩＶ１８を構成するフリップフロップ（以下、ＦＦ）のセットリセットを実施する。具体例は、後述する。
【００３０】
分周回路ＤＩＶ１８からは、Ｄｆ回路２０により論理周波数調整された信号ＣＫがＬＣＤチップ２４に出力される。通常は、図示するようにバッファ２２を介して出力される。
【００３１】
一般的に、Ｄｆにより周波数調整で使用される、言い換えると、Ｄｆ回路２０によりセットリセットの処理がなされる分周回路ＤＩＶ１８のＦＦは、発振回路ＯＳＣ１６の基準信号ＣＸの入力側から７段目までのＦＦが使用されることが多いので、２５６Ｈｚの周波数の信号が出力される。
【００３２】
ＣＫはＬＣＤチップ２４において、計時用基準信号として使用されると共に、液晶表示駆動の基準信号としても使用される。
【００３３】
選択手段９０は、分周回路１８から出力される論理周波数調整された複数のタイミング信号を選択しＣＫとして出力する。詳細の動きは後述する。
【００３４】
ＣＧ１９はクロックジェネレータであり、発振回路ＯＳＣ１６の基準信号ＣＸを受けて、マイコンの各種制御クロックを作成する。
【００３５】
マイコンチップ１０内には割り込み信号を受け付ける割り込み制御回路ＩＮＴ４２が設けられており、例えば後述する計時部３２からの割り込み信号を受け付けてＣＰＵ４０に割り込み信号を送っている。この機能により、普段はマイコンチップ１０を停止させ、例えば1分毎にマイコンチップ１０を起動することにより、低消費電力化を図ることが可能となっている。マイコンチップ１０は例えば時以上への桁上げ処理などのより複雑な動作を分担している。
【００３６】
また計時部３２でイベントが発生した場合、割り込み制御回路ＩＮＴ４２を介してマイコンチップ１０にその旨を伝えるようにしている。
【００３７】
さらにイベントの内容が複数ある場合はＩＮＴ４２を介する２チップ間の通信によってどのイベントが発生しているのかわかるようにしている。
【００３８】
マイコンチップ１０はまたＲＡＭ３６，ＲＯＭ１４を有してＣＰＵ４０が必要に応じて使用し、出力ポート３８を有してマイコンチップ１０の情報を後述する液晶駆動部４４に送ってＬＣＤ５０に表示させている
液晶駆動部４４を有するＬＣＤチップ２４は主に計時部３２と液晶駆動部４４とを有し、計時部３２はＴＫ３０，ＣＣ２８，ＴＭ２６を有して例えば時の桁未満の時計動作、タイマー動作等を行う。バッファ２２を介して送られてきた信号ＣＫがＬＣＤチップ２４の基本クロック信号となる。
【００３９】
ＴＫ３０，ＣＣ２８，ＴＭ２６の構成は従来例の図７と同様なので説明は省略する。
【００４０】
前記したイベントとは、例えば、時刻、クロノ、タイマーが秒、分や時の桁に桁上げした、クロノ、タイマーがカウントアップしたなどの内容である。チップ２４はこれらのイベントの発生時に、前述のような情報を示すイベント情報信号ＩＶを、出力ポート６０を介しマイコンチップ１０の割り込み制御回路４２に出力する。マイコンチップ１０は、イベント情報信号ＩＶを元に各種処理（桁上げ表示、カレンダー処理、タイマーカウントアップ音出力など）を実行する。なお、処理に際し計時データが必要な場合は、ＬＣＤチッ
プ２４からＴＫ３０，ＣＣ２８，ＴＭ２６の内容を、出力ポート６０を介してマイコンチップ１０に出力し、マイコンチップ１０は入力ポート３５を通介してデータを入力する。
【００４１】
液晶駆動部４４はＬＣＤデコーダ４６，ＬＣＤドライバー４８を有し、計時部３２の計時情報やマイコンチップ１０から送られてくる情報に従ってＬＣＤの駆動信号を作成し、ＬＣＤ５０は該駆動信号によって駆動されて表示を行う。
【００４２】
マイコンチップ１０から送られてくる情報は入力ポート５５を介して入力される。入力情報としては、ＬＣＤ５０にて表示すべきデータの他、計時に関するデータ、さらには、ＬＣＤチップ２４内の制御信号（後述するＰＳＴなど）なども入力される。
【００４３】
制御信号作成回路ＣＧ３４は、分周回路ＤＩＶ１８から出力された信号ＣＫをバッファ５７を介して入力し、液晶駆動部４４で使用する各種制御信号を出力する。
【００４４】
バッファ５７には、後述する節電状態において“Ｈ”となり、それ以外の状態で“Ｌ”となる信号ＰＳＴが入力され、“Ｌ”の時は単純バッファとして機能し、“Ｈ”の時にはその出力が“Ｌ”か“Ｈ”に固定される。詳細は後述する。
【００４５】
ＬＣＤチップ２４はまた、前記分周信号ＣＫの入力の有無を検出する発振停止検出回路１２を有し、該発振停止検出回路の出力信号により、前記表示駆動部の初期化を行っている。
【００４６】
例えば、発電機能付き時計において電池電圧が低下し、充電されて回路の駆動か可能になった場合、マイコンチップ１０、液晶駆動部４４は各々初期状態が安定しない。
【００４７】
仮にマイコンチップ１０のみに発振停止検出機能があり、初期化できたとしても液晶駆動部４４はマイコンチップ１０の初期化が出来るまで不安定な状態になり、液晶駆動部４４で大電流を消費し、再度、電池電圧が低下し、何時まで経っても時計としての機能復帰が出来ない状態になる可能性がある。
このため、発振停止検出回路１２によりチップ２４にシステムリセットを掛けることで、チップ２４の誤動作による不具合を最低限に抑えることが出来る。
【００４８】
図２は制御信号を作成するＣＧ３４の例を示した図である。
【００４９】
上述の如く、チップ２４はＤｆ調整された２５６Ｈｚの信号ＣＫを入力し、計時と表示の両方の基準信号として使用している。
【００５０】
計時用の基準信号としては２５６Ｈｚ程度でも充分な細かさであるが、表示の制御を行うためにはもっと幅の狭いクロック信号も必要となる。これを作成するのがＣＧ３４である。
【００５１】
図２（ａ）において、５２，５４，５６は直列に接続されたそれぞれ比較的遅延時間の大きなバッファで、５２の入力端子に図２（ｂ）に示した、例えば分周回路ＤＩＶ１８の分周信号信号であるＤＬ０（前出ＣＫ）が印加されると、バッファ５２，５４，５６の出力は図２（ｂ）に示すＤＬ１，ＤＬ２、ＤＬ３のようになる。これらのバッファ５２，５４，５６はいわば遅延時間の逓倍回路として機能している。これらの信号を論理回路的に処理することで、Ｄ１，Ｄ２に示すような、お互いのエッジが接しない信号が得られ、例えばこのような信号を液晶駆動部４４で駆動制御用信号として用いている。
【００５２】
バッファ５２，５４，５６の遅延時間については、ＣＫの周期よりは小さく、かつ、充
分信頼性のあるクロック幅となるように適宜決定することとなる。
【００５３】
図３は分周回路１８とＤｆ回路２０の実施回路例である。
【００５４】
図３において、分周回路１８はセットリセット付きトグル型ＦＦ（以下、ＳＲ−ＦＦ）であるＦＦ１からＦＦ７よりなる前段分周段７３と、トグル型ＦＦ８個からなる後段分周段７０からなる。前段分周段７３は発振回路からの基準回路ＣＸ（３２７６８Ｈｚ）を分周して２５６Ｈｚの中間周波数を作成し、後段分周段７０は２５６Ｈｚの中間周波数を分周して１Ｈｚを含む各種タイミング信号を出力する。
【００５５】
ＣＫとして使用されるのは、論理周波数調整がなされた信号である２５６Ｈｚ以降の信号が使用される。
【００５６】
Ｄｆ回路２０は、Ｄｆタイミング回路７１とＤｆ用記憶回路７２とＡＮＤゲート７５１〜７５７から構成される。
【００５７】
Ｄｆタイミング回路７１は、後段分周段７０が出力する各種タイミング信号ｔｄを受け、Ｄｆを実行するタイミング信号ｔ１，ｔ２（実行タイミングで“１”）を作成する。
【００５８】
Ｄｆ用記憶回路７２は、ＦＦ１〜ＦＦ７に対し、Ｄｆタイミングにおいてセットリセット（以下、ＳＲ）を実行する（“１”）か否か（“０”）を記憶し、ＡＮＤゲート７５１〜７５７に出力する回路である。一般に知られているように、周波数調整量は個々の時計用回路により異なる（水晶振動子や発振回路定数のバラツキに起因する）ので、各時計毎に調整が必要になり、従って各時計に対応する値をＤｆ用記憶回路７２に記憶させる必要がある。メモリとしては不揮発性メモリなどの電気的メモリやＤＩＰスイッチなどの機械的メモリが使用可能であり、適宜選択可能である。
【００５９】
ＡＮＤゲート７５１〜７５７は、タイミング信号ｔ１，ｔ２とＤｆ用記憶回路７２の出力する信号を受け、Ｄｆタイミングにて、タイミング信号ｔ１，ｔ２とＤｆ用記憶回路７２の出力信号が同時に“１”になった時に“１”を出力し、ＦＦ１〜ＦＦ７をＳＲする。
【００６０】
ところで、本実施例では、Ｄｆを実行するタイミング信号をｔ１とｔ２の２つに分けて実行しているが、この理由について説明する。
【００６１】
簡単のため、この実施例では、論理周波数調整はＦＦ１〜ＦＦ７をセットすることで実施するものとする。これは、調整しない場合、常に遅れる方向に周波数がずれる水晶振動子を使うことで可能となる。
【００６２】
また、極端な例ではあるが、非常に遅れる水晶振動子が付けられたため、ＦＦ１〜ＦＦ７全てをセットする必要があるものとする。
【００６３】
図４の（ａ）は、Ｄｆが実施されない場合のＣＫ（２５６Ｈｚ）である。Ｄｆタイミング信号が１系統ｔのみだった場合の、ＤｆタイミングでのＣＫの様子を図４の（ｂ）に示す。ＤｆタイミングにおいてＦＦ１〜ＦＦ７の全てがセットされるため、極端にＣＫが狭められ、波形が歪むのがわかる。
このような状態ではCKの幅が一時的狭くなる為、図２に示した制御信号作成回路で作成するＤ１、Ｄ２信号が作成できない可能性が有り、ＬＣＤチップ２４の表示制御が不安定になる可能性がある。さらには、ＬＣＤの駆動信号が歪んでしまうため、ＬＣＤ表示の見栄えに直接影響を与える可能性がある。
【００６４】
これに対し、Ｄｆタイミングをｔ１とｔ２の２つに分けて実行した場合の例を図４の（ｃ）に示す。ＣＫの歪がかなり緩和されるのがわかる。これにより、図２に示した制御信号作成回路の安定動作も補償され、また、ＬＣＤ表示の見栄えの影響も抑えることが出来る。
【００６５】
なお、本実施例では２系統に分けてＳＲを実施していたが、もちろん、それ以上に細かく分けても良い。極端な例では、全てのＦＦについてそのＤｆタイミングを分けても良い。こうすることで、より確実で見栄えの良い表示制御が実現できる。
【００６６】
図５は分周回路１８とＤｆ回路２０の他の実施例である。
【００６７】
図５の実施例が図３の実施例と異なるのはＦＦ７の出力がＳＲ機能のないＦＦ７で１／２分周されて２５６Ｈｚ信号として出力されていることである。
【００６８】
このように構成すると図４（ｃ）にはｆ調タイミング付近に存在した細い信号も１／２分周されることにより、その幅の縮まりも大幅に緩和されるので、信号転送途上の事故の確率も低下し、システムをより安定化出来る。（図４（ｄ）参照）
【実施例２】
【００６９】
図６は本発明の第２実施例の一部分を示したブロック図である。
【００７０】
図６の構成で、分周回路１８の出力を分周回路１８中のＦＦ出力から複数出力して選択手段９０に入力し、選択手段９０は選択信号ＳＥＬにより前記複数のＦＦ出力を切り替え出力するように構成されている。選択信号ＳＥＬは、各種処理過程で必要に応じＣＰＵ４０が出力する。
【００７１】
ここでは、簡単のため選択手段９０に入力されるＦＦ出力は２５６Ｈｚと１Ｈｚとし、ＳＥＬが“Ｈ”の時に１Ｈｚ、“Ｌ”の時に２５６Ｈｚを出力するものとする。
【００７２】
また、バッファ２２には停止信号ＳＴが入力されており、ＳＴが“Ｌ”の場合は上記２５６Ｈｚ、もしくは１Ｈｚの信号が出力されるが、ＳＴが“Ｈ”の場合は、入力信号Ｄｆｏｕｔの如何にかかわらず、バッファ２２の出力は“Ｌ”か“Ｈ”に固定される。
【００７３】
実施例１ではＬＣＤチップ２４に入力されるＣＫは２５６Ｈｚの信号であった。これは、ＣＫが計時用の基準信号であると同時に表示用の基準信号として兼用されているためである。
【００７４】
しかしながら、例えば、ＬＣＤを表示しない節電状態に有る場合には、表示用の基準信号は不要であり、ＣＫは計時用のクロックとしての機能のみを果たせば良い。
【００７５】
そこで、ＬＣＤの駆動を停止し、かつ、クロノやタイマーなどの細かい精度の計時を実施していない場合には、ＣＫは２５６Ｈｚから１Ｈｚに切り替えることで、より低消費電力のシステムとすることができる。
【００７６】
以下、図８を用いて、各状態におけるＬＣＤ表示、ＳＥＬ，ＳＴ，ＰＳＴ，ＣＫ各信号の変化とクロックジェネレータＣＧ３４の状態変化を説明する。
【００７７】
図８（ａ）は、通常状態におけるＬＣＤ表示、ＳＥＬ，ＳＴ，ＰＳＴ，ＣＫ各信号を示す。ＬＣＤ表示の上段は、左より計時時刻の時、分、秒を示し、上段は、左より、月、日、曜を示す。図８（ａ）では、４月２９日（日曜日）２１時５９分３５秒を表示している
。
【００７８】
図８（ａ）に示す通常状態では、ＣＫが計時用の基準信号であると同時に表示用の基準信号としても使用する必要がある。従って、ＣＫより２５６Ｈｚが出力されるように、ＳＥＬに“Ｌ”、ＳＴに“Ｈ”が出力される。また、クロックジェネレータＣＧ３４が動作可能なようにＰＳＴには“Ｌ”が供給され、クロックジェネレータＣＧ３４は供給された２５６Ｈｚ信号により図２で説明したような信号を作成し、ＬＣＤチップ２４は表示動作を実行する。
【００７９】
次に、何らかの理由で節電状態（以下、ＰＳ）に入った状態を図８（ｂ）に示す。
【００８０】
ＰＳとしては、ユーザーが任意に時計の表示を停止させるような仕様も考えられるし、また、
太陽電池などの発電手段で２次電池を充電するソーラー時計が暗い環境下で発電不可能となり、かつ、液晶の視認も難しい時に自動で節電状態に入るようにしても良い。
【００８１】
図８（ｂ）に示すように、ＰＳに入ると、ＣＰＵ４０は、それまで“Ｌ”だったＳＥＬを“Ｈ”に変化させ、ＣＫを２５６Ｈｚから１Ｈｚに切り替える。ＣＫは計時用基準信号としてのみ使用される。これにより、バッファ２２での消費電力やＴＫ３０などの計時部３２でのカウント時の消費電力を低減できるので、節電状態でより一層の低消費電力化が可能となる。
【００８２】
また、入力ポート５５を介して節電状態であることを認識することでＰＳＴは“Ｈ”となって、バッファ５７の出力は“Ｌ”か“Ｈ”の電位に固定され、クロックジェネレータＣＧ３４は動作を停止する。これにより、ＬＣＤチップ２４のさらなる低消費電力化が可能である。
【００８３】
なお、バッファ５７の出力を“Ｌ”か“Ｈ”の電位に固定するのは、クロックジェネレータＣＧ３４がオープン状態となり、動作が不安定になったり、リークが発生することを防ぐためである。
【００８４】
なお、ＰＳ時のＣＫとしては１Ｈｚを例に挙げたが、もちろん、これに限定されない。もし、ＰＳが長期にわたって解除されないことがわかっているような場合には、例えば、１分、１時間、果ては、１日や１月ごとのクロックでも良い。このようにすれば、更なる節電が可能である。
【００８５】
さらに、本システムを電波修正時計に適用した場合の有効性について説明する。
【００８６】
標準電波の受信状態を図８（ｃ）に示す。
【００８７】
標準電波を受信し時刻を修正する電波修正時計の場合、受信中にＬＣＤを駆動することは電磁気ノイズを発生させるため好ましくない。ＬＣＤ駆動時の電磁気ノイズは、ＬＣＤ自体から発生するのみではなく、ＬＣＤドライバーへの供給クロックやＬＣＤドライバーの出力など、回路基板から発生するものも大きな影響を与える。従って、電波修正時計において電波受信中はＬＣＤ表示を停止させることが好ましい。停止により時刻情報を表示できないが、電波状態が良ければ数分間の停止で済むので、受信時刻をユーザーが就寝している深夜に設定していれば大きな問題とはならない。
【００８８】
このような電波修正時計において本システムを導入する場合、停止時にはＬＣＤチップ２４へのクロック信号ＣＫの供給を停止することで実現できる。これにより、受信中は、
ＬＣＤチップ２４は動作を停止するので、ＬＣＤ５０、ＬＣＤドライバー４８から出力されるノイズはもちろん、ＣＫ自体によるノイズ発生も抑えることが出来る。具体的には、ＣＰＵ４０はバッファ２２に対し“Ｈ”状態の停止信号ＳＴを出力し、バッファ２２の出力を一定出力に固定する。
【００８９】
ＣＫ停止中はＬＣＤチップ２４の入力側のフローティングを防ぐため、オープン状態では無く“Ｈ”もしくは“Ｌ”の固定電位が出力される。
【００９０】
なお、ＣＫの停止によりＬＣＤチップ２４での時刻計時が継続できなくなるが、受信開始前にＬＣＤチップ２４からマイコンチップ１０に時刻データ（時刻カウンタＴＫ３０の内容）を送信しておき、受信終了後に受信成功いかんにかかわらずマイコンチップ１０より時刻をＬＣＤチップ２４に再度送信し、その時刻データを基に時刻表示を行い、計時を継続すれば、問題無い。
【００９１】
なお、この場合、受信に成功すれば標準電波より取得した時刻が、失敗した場合はチップ２４より送信した時点の時刻に受信に要した時刻を補正してＬＣＤチップ２４に出力される。
【００９２】
なお、ＣＫを停止することにより発振停止検出回路１２によるシステムリセットがかかってしまい、保持データを消失する恐れがあるため、この実施形態では、発振停止検出回路１２によるシステムリセットを禁止しておくことが好ましい。この場合、ＬＣＤチップ２４のシステムリセットは、マイコンチップ１０からの制御信号により行うこととなる。
【００９３】
発振停止検出回路１２によるシステムリセットを禁止しておけば、時刻カウンタＴＫ３０のデータは保持されるので、先ほどの受信失敗の場合には、受信に要した時間をマイコンチップ１０より受信し、保持している時刻カウンタＴＫ３０のデータに加算することで、ＬＣＤチップ２４による計時再開が可能となる。
【００９４】
図8（ｃ）の電波受信状態においては、もとのバッファ２２においてその出力が停止しているので、ＰＳＴの状態については不問である。普通には、図８（ｂ）と同じ“Ｈ”状態が維持される。
【００９５】
図８（ｄ）は受信終了時の状態であり、上記の如くマイコンチップ１０より時刻データを得た後、１Ｈｚクロックにより時刻計時を再開する。
【００９６】
この状態では、まだＰＳが継続しているので、ＰＳＴは“Ｈ”が出力され、クロックジェネレータＣＧ３４は動作停止を継続する。
【００９７】
図８（ｅ）はＰＳ解除時の状態を示したものである。ＳＥＬ，ＳＴ、ＰＳＴとも“Ｌ”が選択され、ＣＫとして２５６Ｈｚが出力され、クロックジェネレータＣＧ３４は動作を再開し、ＬＣＤ表示が再開される。
【００９８】
もちろん、実施形態としては図８の流れに限定されない。
【００９９】
例えば、ＰＳ状態に入らない場合は、（ａ）→（ｃ）→（ｅ）の流れになり、ＣＫは２５６Ｈｚ（通常）と電位固定（受信中）の状態の変化となり、受信中のみＬＣＤ表示は全消灯となる。
【０１００】
逆に、ＰＳ中に受信しない場合は、（ａ）→（ｂ）→（ｅ）の流れになり、ＣＫは２５６Ｈｚ（通常）と１Ｈｚ（ＰＳ中）の状態の変化となり、ＰＳ中のみＬＣＤ表示は全消灯
となる。
【０１０１】
以上説明したように、本発明によればシステムの消費電力削減とシステムの安定的な制御の双方が実現出来る。
【図面の簡単な説明】
【０１０２】
【図１】本発明による電子機器の第１の実施例を示すブロック図である。
【図２】制御信号を作成する回路の例を示した図である。
【図３】論理周波数調整回路の第１の実施例回路である。
【図４】図３の実施例における波形図である。
【図５】論理周波数調整回路の第２の実施例回路である。
【図６】本発明の第２実施例の一部分を示したブロック図である。
【図７】従来の計時機能を有する電子機器用の電子回路のブロック図である。
【図８】本実施例の時計の各状態における制御信号や回路の動作状態をまとめた図である。
【符号の説明】
【０１０３】
１０ 第１の半導体チップチップ
１２ 発振停止検出回路
１６ 発振回路
１８ 分周回路
２０ 論理周波数調整回路
２２ 分周信号出力を第２のチップに送る手段
２４ 第２の半導体チップチップ
３２ 計時部
４４ 液晶駆動部
【技術分野】
【０００１】
本発明は、電子機器、特に腕時計のような計時機能を有する電子機器に関する。
【背景技術】
【０００２】
時計用マイクロコンピューター（以下マイコンと略記する）は、液晶（以下液晶及び液晶表示装置をＬＣＤと略記する）ドライバーも組み込んだ１チップマイコンで製品を構成することが主流となっている。
【０００３】
しかし、時計の表示仕様の複雑化により、たとえ腕時計のような携帯用電子機器においても、マイコンＩＣとＬＣＤドライバーＩＣの２チップ構成にしたほうが効率的な場合も多い。(例えば特許文献２第１図参照)
このような２チップ構成において、今までのシステム構成をがらりと変え、ＬＣＤドライバーＩＣに発振回路や計時用カウンタを持たせ、通常の歩進や表示などのルーチン作業をＬＣＤドライバーに行わせてマイコンは停止を継続し、例えば、1分毎にマイコンを起動してより複雑な動作(時以上への桁上げ処理など)をマイコンに行わせることで、システム的に低消費電力化を図ることが考えられた。(例えば特許文献1第9図参照)
特許文献１のシステム構成は非常に優れた低消費電力システムであるが、いくつか欠点も存在する。
【０００４】
その欠点について、図７を用いて説明する。
【０００５】
図７は特許文献１の第９図をその思想を変えない程度にモディファイした、従来の計時機能を有する電子機器用の電子回路のブロック図で、電子回路が発振回路ＯＳＣ１２０を有するＬＣＤ駆動用ＩＣ１１２と中央演算ユニットＣＰＵ１３０を有するマイクロコンピュータＩＣ１１０との２チップで構成されている。
【０００６】
図７において、発振器ＯＳＣ１２０が基準信号を出力し、該基準信号を分周器ＤＩＶ１３２が分周し、計時に必要な信号を、時刻計時を行う時刻カウンタＴＫ１３４，クロノ計時を行うクロノカウンタＣＣ１３６，タイマー（加算、逆算は不問）計時を行うタイマーカウンタＴＭ１３８を有する計時部１３３に送る。液晶駆動部１３９はＬＣＤデコーダ１４０，ＬＣＤドライバー１４２を有し、計時ブロック１３３の計時情報やマイクロコンピュータＩＣ１１０から送られてくる情報に従ってＬＣＤの駆動信号を作成し、ＬＣＤ１４４は該駆動信号によって駆動されて表示を行う。
【０００７】
また発振器ＯＳＣ１２０の基準信号はバッファ１２４を介してＣＰＵ１３０を有するマイコンチップ１１０に送られる。該送られた基準信号はマイコンチップ１１０内のクロックジェネレータＣＧ１１８を介してＣＰＵ１３０に送られる。クロックジェネレータＣＧ１１８ではマイコンチップ１１０内の各部を制御するための基準信号が作られる。
【０００８】
マイコンチップ１１０内には割り込み信号を受け付けるＩＮＴ１２６が設けられており、例えば計時部１３３からの割り込み信号を受け付けてＣＰＵ１３０に割り込み信号を送っている。この機能により、通常の時刻計時などのルーチン作業はＬＣＤ駆動用ＩＣ１１２により行われてマイクロコンピュータＩＣ１１０は停止を継続し、例えば1分毎にマイコンチップ１１０を起動して、マイコンチップ１１０は例えば時以上への桁上げ処理などのより複雑な動作を分担することで、低消費電力化を図ることが可能となっている。
【０００９】
マイコンチップ１１０はまたＲＡＭ１１６，ＲＯＭ１１４を有してＣＰＵ１３０が演算
の必要に応じて使用し、出力ポート１２８を有してマイコンチップ１１０の情報を液晶駆動部１３９に送ってＬＣＤ１４４に表示させている。
【特許文献１】特開昭５５−１４２２７２号公報（第９図）
【特許文献２】特開昭５８−１４８９９２号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このようなシステムの欠点の第１はマイコンへチップ１１０へのクロック供給で、発振回路１２０を液晶駆動部１３９側のチップ１１２に持たせているため、液晶駆動部１３９側のチップ１１２からマイコンチップ１１０にクロックを供給する必要があることである。このため、比較的周波数が高い発振回路１２０の出力をディジタル化した上でバッファ１２４を介してマイコンに送る必要があるので、このバッファ１２４の部分で電力を消費してしまう。また発振回路１２０の出力である比較的周波数が高いクロック信号を引き回すので、寄生容量の充放電でも消費電力が上がってしまい、ノイズ耐性的にも問題が生じる。
【００１１】
欠点の第２は発振回路の論理周波数調整（ディジタル周波数調整と呼ばれているので以下Ｄｆと略記する）を実施するＤｆ回路の採用が難しいことである。
【００１２】
発振回路の消費電力を下げるためには、周波数調整において、アナログ的な発振回路の容量値調整ではなく、Ｄｆを採用する必要がある。
【００１３】
容量値調整の場合、発振回路の容量を変化させることにより周波数を調整するために、発振状態保持のために発振回路の消費電力を下げることが出来ない。これに対し、Ｄｆでは、発振回路自体により周波数調整を行わないので、発振回路の消費電力を発振動作が維持可能なギリギリの状態まで下げることが可能である。
【００１４】
しかしながら、Ｄｆは分周回路１３２の分周比を変化させて周波数調整を行う、具体的には、分周回路１３２を構成するフリップフロップを適宜セット・リセットすることで周波数調整を行う。そのため、分周信号は必ずしも均一なクロックではないため、マイコンの駆動を司る源信としては使用出来ない。
【００１５】
即ち、このシステムでは、Ｄｆを採用すると発振回路１２０の出力をそのままマイコンのシステムクロックに使用しなければならず、源信より低い周波数の信号をマイコンのシステムクロックに使用するにはＤｆを採用できないため、低消費電力化には限界があった。
本発明は、この課題を解決し、より一層の低消費電力を図った表示システムを提供することに有る。
【課題を解決するための手段】
【００１６】
本発明による電子機器は、発振回路と、該発振回路の発振出力信号を分周する分周回路と、
該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路と、
該論理周波数調整回路により調整された分周信号を出力する分周信号出力部と、
を有する制御回路部と、
前記論理周波数調整回路により調整された前記分周回路の出力する分周信号を入力してカウントし計時を実施する計時カウンタと、
該計時カウンタのデータを入力し、表示手段へ該データの内容を表示する表示駆動手段と、
を有する表示駆動部と、を有することを特徴とする。
【００１７】
このように構成することで、以下のような効果を得ることが出来る。
（１）論理周波数調整を使用することで、発振回路の低消費電力化が可能。
（２）計時用基準信号、表示用基準信号として低周波の信号を出力するので、低消費電力化が可能で基準信号出力によるノイズの低減も可能。
（３）計時用基準信号と表示用基準信号を兼用できるので、クロックを送信する信号線を削減でき、より一層の低消費電力化、ノイズの低減が可能。
【００１８】
また本発明による電子機器は、前記論理周波数調整回路は、複数のトグル型フリップフロップを有し、該論理周波数調整は所定の該トグル型フリップフロップを所定周期で強制セットもしくはリセットすることで実施され、かつ該所定の該トグル型フリップフロップを少なくとも２つの第１と第２のグループに分け、該第１のグループのフリップフロップと該第２のグループのフリップフロップとを別々の異なるタイミングで強制セットもしくはリセットしたことを特徴とする。
【００１９】
このように構成することで、安定した表示制御を確保し表示品質の低下を防ぐことが可能となる。
【００２０】
また本発明による電子機器は、発振停止検出回路を設け、前記表示駆動部は、該発振停止検出回路の出力信号に応答して、前記表示駆動部の初期化を実施することを特徴とする。
【００２１】
また本発明による電子機器は、前記制御回路部が前記表示駆動手段を停止させる停止信号を出力すると共に、前記表示駆動手段の駆動時よりも長周期の分周信号を前記表示駆動部に出力することを特徴とする。
【００２２】
このようにすることで、一層の低消費電力化が可能となる。
【発明の効果】
【００２３】
本発明によれば消費電力が小さく安定的な制御が可能な計時機能付き電子機器が実現出来る。
【発明を実施するための最良の形態】
【００２４】
以下実施例に基づいて本発明の説明を行う。
【実施例１】
【００２５】
以下実施例に基づいて本発明の説明を行う。
【００２６】
図１は本発明による、腕時計のような、計時機能を有する電子機器のブロック図で、電子機器の回路が発振回路ＯＳＣ１６とＣＰＵ４０を有するマイコンチップ１０と液晶駆動部４４を有するＬＣＤドライバーチップ２４（以下、ＬＣＤチップ２４と省略する）との２つで構成されている。
【００２７】
まず、マイコンチップ１０の構成について説明する。
【００２８】
図１において、チップ１０内の発振回路ＯＳＣ１６が基準信号ＣＸを出力し、該基準信号ＣＸを分周回路ＤＩＶ１８が分周する。
【００２９】
Ｄｆ回路２０は、分周回路ＤＩＶ１８の分周比を調整することで、計時に係わる信号の
周波数調整を行う。具体的には、決まった周期（通常、５秒や１０秒の単位）で分周回路ＤＩＶ１８を構成するフリップフロップ（以下、ＦＦ）のセットリセットを実施する。具体例は、後述する。
【００３０】
分周回路ＤＩＶ１８からは、Ｄｆ回路２０により論理周波数調整された信号ＣＫがＬＣＤチップ２４に出力される。通常は、図示するようにバッファ２２を介して出力される。
【００３１】
一般的に、Ｄｆにより周波数調整で使用される、言い換えると、Ｄｆ回路２０によりセットリセットの処理がなされる分周回路ＤＩＶ１８のＦＦは、発振回路ＯＳＣ１６の基準信号ＣＸの入力側から７段目までのＦＦが使用されることが多いので、２５６Ｈｚの周波数の信号が出力される。
【００３２】
ＣＫはＬＣＤチップ２４において、計時用基準信号として使用されると共に、液晶表示駆動の基準信号としても使用される。
【００３３】
選択手段９０は、分周回路１８から出力される論理周波数調整された複数のタイミング信号を選択しＣＫとして出力する。詳細の動きは後述する。
【００３４】
ＣＧ１９はクロックジェネレータであり、発振回路ＯＳＣ１６の基準信号ＣＸを受けて、マイコンの各種制御クロックを作成する。
【００３５】
マイコンチップ１０内には割り込み信号を受け付ける割り込み制御回路ＩＮＴ４２が設けられており、例えば後述する計時部３２からの割り込み信号を受け付けてＣＰＵ４０に割り込み信号を送っている。この機能により、普段はマイコンチップ１０を停止させ、例えば1分毎にマイコンチップ１０を起動することにより、低消費電力化を図ることが可能となっている。マイコンチップ１０は例えば時以上への桁上げ処理などのより複雑な動作を分担している。
【００３６】
また計時部３２でイベントが発生した場合、割り込み制御回路ＩＮＴ４２を介してマイコンチップ１０にその旨を伝えるようにしている。
【００３７】
さらにイベントの内容が複数ある場合はＩＮＴ４２を介する２チップ間の通信によってどのイベントが発生しているのかわかるようにしている。
【００３８】
マイコンチップ１０はまたＲＡＭ３６，ＲＯＭ１４を有してＣＰＵ４０が必要に応じて使用し、出力ポート３８を有してマイコンチップ１０の情報を後述する液晶駆動部４４に送ってＬＣＤ５０に表示させている
液晶駆動部４４を有するＬＣＤチップ２４は主に計時部３２と液晶駆動部４４とを有し、計時部３２はＴＫ３０，ＣＣ２８，ＴＭ２６を有して例えば時の桁未満の時計動作、タイマー動作等を行う。バッファ２２を介して送られてきた信号ＣＫがＬＣＤチップ２４の基本クロック信号となる。
【００３９】
ＴＫ３０，ＣＣ２８，ＴＭ２６の構成は従来例の図７と同様なので説明は省略する。
【００４０】
前記したイベントとは、例えば、時刻、クロノ、タイマーが秒、分や時の桁に桁上げした、クロノ、タイマーがカウントアップしたなどの内容である。チップ２４はこれらのイベントの発生時に、前述のような情報を示すイベント情報信号ＩＶを、出力ポート６０を介しマイコンチップ１０の割り込み制御回路４２に出力する。マイコンチップ１０は、イベント情報信号ＩＶを元に各種処理（桁上げ表示、カレンダー処理、タイマーカウントアップ音出力など）を実行する。なお、処理に際し計時データが必要な場合は、ＬＣＤチッ
プ２４からＴＫ３０，ＣＣ２８，ＴＭ２６の内容を、出力ポート６０を介してマイコンチップ１０に出力し、マイコンチップ１０は入力ポート３５を通介してデータを入力する。
【００４１】
液晶駆動部４４はＬＣＤデコーダ４６，ＬＣＤドライバー４８を有し、計時部３２の計時情報やマイコンチップ１０から送られてくる情報に従ってＬＣＤの駆動信号を作成し、ＬＣＤ５０は該駆動信号によって駆動されて表示を行う。
【００４２】
マイコンチップ１０から送られてくる情報は入力ポート５５を介して入力される。入力情報としては、ＬＣＤ５０にて表示すべきデータの他、計時に関するデータ、さらには、ＬＣＤチップ２４内の制御信号（後述するＰＳＴなど）なども入力される。
【００４３】
制御信号作成回路ＣＧ３４は、分周回路ＤＩＶ１８から出力された信号ＣＫをバッファ５７を介して入力し、液晶駆動部４４で使用する各種制御信号を出力する。
【００４４】
バッファ５７には、後述する節電状態において“Ｈ”となり、それ以外の状態で“Ｌ”となる信号ＰＳＴが入力され、“Ｌ”の時は単純バッファとして機能し、“Ｈ”の時にはその出力が“Ｌ”か“Ｈ”に固定される。詳細は後述する。
【００４５】
ＬＣＤチップ２４はまた、前記分周信号ＣＫの入力の有無を検出する発振停止検出回路１２を有し、該発振停止検出回路の出力信号により、前記表示駆動部の初期化を行っている。
【００４６】
例えば、発電機能付き時計において電池電圧が低下し、充電されて回路の駆動か可能になった場合、マイコンチップ１０、液晶駆動部４４は各々初期状態が安定しない。
【００４７】
仮にマイコンチップ１０のみに発振停止検出機能があり、初期化できたとしても液晶駆動部４４はマイコンチップ１０の初期化が出来るまで不安定な状態になり、液晶駆動部４４で大電流を消費し、再度、電池電圧が低下し、何時まで経っても時計としての機能復帰が出来ない状態になる可能性がある。
このため、発振停止検出回路１２によりチップ２４にシステムリセットを掛けることで、チップ２４の誤動作による不具合を最低限に抑えることが出来る。
【００４８】
図２は制御信号を作成するＣＧ３４の例を示した図である。
【００４９】
上述の如く、チップ２４はＤｆ調整された２５６Ｈｚの信号ＣＫを入力し、計時と表示の両方の基準信号として使用している。
【００５０】
計時用の基準信号としては２５６Ｈｚ程度でも充分な細かさであるが、表示の制御を行うためにはもっと幅の狭いクロック信号も必要となる。これを作成するのがＣＧ３４である。
【００５１】
図２（ａ）において、５２，５４，５６は直列に接続されたそれぞれ比較的遅延時間の大きなバッファで、５２の入力端子に図２（ｂ）に示した、例えば分周回路ＤＩＶ１８の分周信号信号であるＤＬ０（前出ＣＫ）が印加されると、バッファ５２，５４，５６の出力は図２（ｂ）に示すＤＬ１，ＤＬ２、ＤＬ３のようになる。これらのバッファ５２，５４，５６はいわば遅延時間の逓倍回路として機能している。これらの信号を論理回路的に処理することで、Ｄ１，Ｄ２に示すような、お互いのエッジが接しない信号が得られ、例えばこのような信号を液晶駆動部４４で駆動制御用信号として用いている。
【００５２】
バッファ５２，５４，５６の遅延時間については、ＣＫの周期よりは小さく、かつ、充
分信頼性のあるクロック幅となるように適宜決定することとなる。
【００５３】
図３は分周回路１８とＤｆ回路２０の実施回路例である。
【００５４】
図３において、分周回路１８はセットリセット付きトグル型ＦＦ（以下、ＳＲ−ＦＦ）であるＦＦ１からＦＦ７よりなる前段分周段７３と、トグル型ＦＦ８個からなる後段分周段７０からなる。前段分周段７３は発振回路からの基準回路ＣＸ（３２７６８Ｈｚ）を分周して２５６Ｈｚの中間周波数を作成し、後段分周段７０は２５６Ｈｚの中間周波数を分周して１Ｈｚを含む各種タイミング信号を出力する。
【００５５】
ＣＫとして使用されるのは、論理周波数調整がなされた信号である２５６Ｈｚ以降の信号が使用される。
【００５６】
Ｄｆ回路２０は、Ｄｆタイミング回路７１とＤｆ用記憶回路７２とＡＮＤゲート７５１〜７５７から構成される。
【００５７】
Ｄｆタイミング回路７１は、後段分周段７０が出力する各種タイミング信号ｔｄを受け、Ｄｆを実行するタイミング信号ｔ１，ｔ２（実行タイミングで“１”）を作成する。
【００５８】
Ｄｆ用記憶回路７２は、ＦＦ１〜ＦＦ７に対し、Ｄｆタイミングにおいてセットリセット（以下、ＳＲ）を実行する（“１”）か否か（“０”）を記憶し、ＡＮＤゲート７５１〜７５７に出力する回路である。一般に知られているように、周波数調整量は個々の時計用回路により異なる（水晶振動子や発振回路定数のバラツキに起因する）ので、各時計毎に調整が必要になり、従って各時計に対応する値をＤｆ用記憶回路７２に記憶させる必要がある。メモリとしては不揮発性メモリなどの電気的メモリやＤＩＰスイッチなどの機械的メモリが使用可能であり、適宜選択可能である。
【００５９】
ＡＮＤゲート７５１〜７５７は、タイミング信号ｔ１，ｔ２とＤｆ用記憶回路７２の出力する信号を受け、Ｄｆタイミングにて、タイミング信号ｔ１，ｔ２とＤｆ用記憶回路７２の出力信号が同時に“１”になった時に“１”を出力し、ＦＦ１〜ＦＦ７をＳＲする。
【００６０】
ところで、本実施例では、Ｄｆを実行するタイミング信号をｔ１とｔ２の２つに分けて実行しているが、この理由について説明する。
【００６１】
簡単のため、この実施例では、論理周波数調整はＦＦ１〜ＦＦ７をセットすることで実施するものとする。これは、調整しない場合、常に遅れる方向に周波数がずれる水晶振動子を使うことで可能となる。
【００６２】
また、極端な例ではあるが、非常に遅れる水晶振動子が付けられたため、ＦＦ１〜ＦＦ７全てをセットする必要があるものとする。
【００６３】
図４の（ａ）は、Ｄｆが実施されない場合のＣＫ（２５６Ｈｚ）である。Ｄｆタイミング信号が１系統ｔのみだった場合の、ＤｆタイミングでのＣＫの様子を図４の（ｂ）に示す。ＤｆタイミングにおいてＦＦ１〜ＦＦ７の全てがセットされるため、極端にＣＫが狭められ、波形が歪むのがわかる。
このような状態ではCKの幅が一時的狭くなる為、図２に示した制御信号作成回路で作成するＤ１、Ｄ２信号が作成できない可能性が有り、ＬＣＤチップ２４の表示制御が不安定になる可能性がある。さらには、ＬＣＤの駆動信号が歪んでしまうため、ＬＣＤ表示の見栄えに直接影響を与える可能性がある。
【００６４】
これに対し、Ｄｆタイミングをｔ１とｔ２の２つに分けて実行した場合の例を図４の（ｃ）に示す。ＣＫの歪がかなり緩和されるのがわかる。これにより、図２に示した制御信号作成回路の安定動作も補償され、また、ＬＣＤ表示の見栄えの影響も抑えることが出来る。
【００６５】
なお、本実施例では２系統に分けてＳＲを実施していたが、もちろん、それ以上に細かく分けても良い。極端な例では、全てのＦＦについてそのＤｆタイミングを分けても良い。こうすることで、より確実で見栄えの良い表示制御が実現できる。
【００６６】
図５は分周回路１８とＤｆ回路２０の他の実施例である。
【００６７】
図５の実施例が図３の実施例と異なるのはＦＦ７の出力がＳＲ機能のないＦＦ７で１／２分周されて２５６Ｈｚ信号として出力されていることである。
【００６８】
このように構成すると図４（ｃ）にはｆ調タイミング付近に存在した細い信号も１／２分周されることにより、その幅の縮まりも大幅に緩和されるので、信号転送途上の事故の確率も低下し、システムをより安定化出来る。（図４（ｄ）参照）
【実施例２】
【００６９】
図６は本発明の第２実施例の一部分を示したブロック図である。
【００７０】
図６の構成で、分周回路１８の出力を分周回路１８中のＦＦ出力から複数出力して選択手段９０に入力し、選択手段９０は選択信号ＳＥＬにより前記複数のＦＦ出力を切り替え出力するように構成されている。選択信号ＳＥＬは、各種処理過程で必要に応じＣＰＵ４０が出力する。
【００７１】
ここでは、簡単のため選択手段９０に入力されるＦＦ出力は２５６Ｈｚと１Ｈｚとし、ＳＥＬが“Ｈ”の時に１Ｈｚ、“Ｌ”の時に２５６Ｈｚを出力するものとする。
【００７２】
また、バッファ２２には停止信号ＳＴが入力されており、ＳＴが“Ｌ”の場合は上記２５６Ｈｚ、もしくは１Ｈｚの信号が出力されるが、ＳＴが“Ｈ”の場合は、入力信号Ｄｆｏｕｔの如何にかかわらず、バッファ２２の出力は“Ｌ”か“Ｈ”に固定される。
【００７３】
実施例１ではＬＣＤチップ２４に入力されるＣＫは２５６Ｈｚの信号であった。これは、ＣＫが計時用の基準信号であると同時に表示用の基準信号として兼用されているためである。
【００７４】
しかしながら、例えば、ＬＣＤを表示しない節電状態に有る場合には、表示用の基準信号は不要であり、ＣＫは計時用のクロックとしての機能のみを果たせば良い。
【００７５】
そこで、ＬＣＤの駆動を停止し、かつ、クロノやタイマーなどの細かい精度の計時を実施していない場合には、ＣＫは２５６Ｈｚから１Ｈｚに切り替えることで、より低消費電力のシステムとすることができる。
【００７６】
以下、図８を用いて、各状態におけるＬＣＤ表示、ＳＥＬ，ＳＴ，ＰＳＴ，ＣＫ各信号の変化とクロックジェネレータＣＧ３４の状態変化を説明する。
【００７７】
図８（ａ）は、通常状態におけるＬＣＤ表示、ＳＥＬ，ＳＴ，ＰＳＴ，ＣＫ各信号を示す。ＬＣＤ表示の上段は、左より計時時刻の時、分、秒を示し、上段は、左より、月、日、曜を示す。図８（ａ）では、４月２９日（日曜日）２１時５９分３５秒を表示している
。
【００７８】
図８（ａ）に示す通常状態では、ＣＫが計時用の基準信号であると同時に表示用の基準信号としても使用する必要がある。従って、ＣＫより２５６Ｈｚが出力されるように、ＳＥＬに“Ｌ”、ＳＴに“Ｈ”が出力される。また、クロックジェネレータＣＧ３４が動作可能なようにＰＳＴには“Ｌ”が供給され、クロックジェネレータＣＧ３４は供給された２５６Ｈｚ信号により図２で説明したような信号を作成し、ＬＣＤチップ２４は表示動作を実行する。
【００７９】
次に、何らかの理由で節電状態（以下、ＰＳ）に入った状態を図８（ｂ）に示す。
【００８０】
ＰＳとしては、ユーザーが任意に時計の表示を停止させるような仕様も考えられるし、また、
太陽電池などの発電手段で２次電池を充電するソーラー時計が暗い環境下で発電不可能となり、かつ、液晶の視認も難しい時に自動で節電状態に入るようにしても良い。
【００８１】
図８（ｂ）に示すように、ＰＳに入ると、ＣＰＵ４０は、それまで“Ｌ”だったＳＥＬを“Ｈ”に変化させ、ＣＫを２５６Ｈｚから１Ｈｚに切り替える。ＣＫは計時用基準信号としてのみ使用される。これにより、バッファ２２での消費電力やＴＫ３０などの計時部３２でのカウント時の消費電力を低減できるので、節電状態でより一層の低消費電力化が可能となる。
【００８２】
また、入力ポート５５を介して節電状態であることを認識することでＰＳＴは“Ｈ”となって、バッファ５７の出力は“Ｌ”か“Ｈ”の電位に固定され、クロックジェネレータＣＧ３４は動作を停止する。これにより、ＬＣＤチップ２４のさらなる低消費電力化が可能である。
【００８３】
なお、バッファ５７の出力を“Ｌ”か“Ｈ”の電位に固定するのは、クロックジェネレータＣＧ３４がオープン状態となり、動作が不安定になったり、リークが発生することを防ぐためである。
【００８４】
なお、ＰＳ時のＣＫとしては１Ｈｚを例に挙げたが、もちろん、これに限定されない。もし、ＰＳが長期にわたって解除されないことがわかっているような場合には、例えば、１分、１時間、果ては、１日や１月ごとのクロックでも良い。このようにすれば、更なる節電が可能である。
【００８５】
さらに、本システムを電波修正時計に適用した場合の有効性について説明する。
【００８６】
標準電波の受信状態を図８（ｃ）に示す。
【００８７】
標準電波を受信し時刻を修正する電波修正時計の場合、受信中にＬＣＤを駆動することは電磁気ノイズを発生させるため好ましくない。ＬＣＤ駆動時の電磁気ノイズは、ＬＣＤ自体から発生するのみではなく、ＬＣＤドライバーへの供給クロックやＬＣＤドライバーの出力など、回路基板から発生するものも大きな影響を与える。従って、電波修正時計において電波受信中はＬＣＤ表示を停止させることが好ましい。停止により時刻情報を表示できないが、電波状態が良ければ数分間の停止で済むので、受信時刻をユーザーが就寝している深夜に設定していれば大きな問題とはならない。
【００８８】
このような電波修正時計において本システムを導入する場合、停止時にはＬＣＤチップ２４へのクロック信号ＣＫの供給を停止することで実現できる。これにより、受信中は、
ＬＣＤチップ２４は動作を停止するので、ＬＣＤ５０、ＬＣＤドライバー４８から出力されるノイズはもちろん、ＣＫ自体によるノイズ発生も抑えることが出来る。具体的には、ＣＰＵ４０はバッファ２２に対し“Ｈ”状態の停止信号ＳＴを出力し、バッファ２２の出力を一定出力に固定する。
【００８９】
ＣＫ停止中はＬＣＤチップ２４の入力側のフローティングを防ぐため、オープン状態では無く“Ｈ”もしくは“Ｌ”の固定電位が出力される。
【００９０】
なお、ＣＫの停止によりＬＣＤチップ２４での時刻計時が継続できなくなるが、受信開始前にＬＣＤチップ２４からマイコンチップ１０に時刻データ（時刻カウンタＴＫ３０の内容）を送信しておき、受信終了後に受信成功いかんにかかわらずマイコンチップ１０より時刻をＬＣＤチップ２４に再度送信し、その時刻データを基に時刻表示を行い、計時を継続すれば、問題無い。
【００９１】
なお、この場合、受信に成功すれば標準電波より取得した時刻が、失敗した場合はチップ２４より送信した時点の時刻に受信に要した時刻を補正してＬＣＤチップ２４に出力される。
【００９２】
なお、ＣＫを停止することにより発振停止検出回路１２によるシステムリセットがかかってしまい、保持データを消失する恐れがあるため、この実施形態では、発振停止検出回路１２によるシステムリセットを禁止しておくことが好ましい。この場合、ＬＣＤチップ２４のシステムリセットは、マイコンチップ１０からの制御信号により行うこととなる。
【００９３】
発振停止検出回路１２によるシステムリセットを禁止しておけば、時刻カウンタＴＫ３０のデータは保持されるので、先ほどの受信失敗の場合には、受信に要した時間をマイコンチップ１０より受信し、保持している時刻カウンタＴＫ３０のデータに加算することで、ＬＣＤチップ２４による計時再開が可能となる。
【００９４】
図8（ｃ）の電波受信状態においては、もとのバッファ２２においてその出力が停止しているので、ＰＳＴの状態については不問である。普通には、図８（ｂ）と同じ“Ｈ”状態が維持される。
【００９５】
図８（ｄ）は受信終了時の状態であり、上記の如くマイコンチップ１０より時刻データを得た後、１Ｈｚクロックにより時刻計時を再開する。
【００９６】
この状態では、まだＰＳが継続しているので、ＰＳＴは“Ｈ”が出力され、クロックジェネレータＣＧ３４は動作停止を継続する。
【００９７】
図８（ｅ）はＰＳ解除時の状態を示したものである。ＳＥＬ，ＳＴ、ＰＳＴとも“Ｌ”が選択され、ＣＫとして２５６Ｈｚが出力され、クロックジェネレータＣＧ３４は動作を再開し、ＬＣＤ表示が再開される。
【００９８】
もちろん、実施形態としては図８の流れに限定されない。
【００９９】
例えば、ＰＳ状態に入らない場合は、（ａ）→（ｃ）→（ｅ）の流れになり、ＣＫは２５６Ｈｚ（通常）と電位固定（受信中）の状態の変化となり、受信中のみＬＣＤ表示は全消灯となる。
【０１００】
逆に、ＰＳ中に受信しない場合は、（ａ）→（ｂ）→（ｅ）の流れになり、ＣＫは２５６Ｈｚ（通常）と１Ｈｚ（ＰＳ中）の状態の変化となり、ＰＳ中のみＬＣＤ表示は全消灯
となる。
【０１０１】
以上説明したように、本発明によればシステムの消費電力削減とシステムの安定的な制御の双方が実現出来る。
【図面の簡単な説明】
【０１０２】
【図１】本発明による電子機器の第１の実施例を示すブロック図である。
【図２】制御信号を作成する回路の例を示した図である。
【図３】論理周波数調整回路の第１の実施例回路である。
【図４】図３の実施例における波形図である。
【図５】論理周波数調整回路の第２の実施例回路である。
【図６】本発明の第２実施例の一部分を示したブロック図である。
【図７】従来の計時機能を有する電子機器用の電子回路のブロック図である。
【図８】本実施例の時計の各状態における制御信号や回路の動作状態をまとめた図である。
【符号の説明】
【０１０３】
１０ 第１の半導体チップチップ
１２ 発振停止検出回路
１６ 発振回路
１８ 分周回路
２０ 論理周波数調整回路
２２ 分周信号出力を第２のチップに送る手段
２４ 第２の半導体チップチップ
３２ 計時部
４４ 液晶駆動部
【特許請求の範囲】
【請求項１】
発振回路と、該発振回路の発振出力信号を分周する分周回路と、
該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路と、
該論理周波数調整回路により調整された分周信号を出力する分周信号出力部と、
を有する制御回路部と、
前記論理周波数調整回路により調整された前記分周回路の出力する分周信号を入力してカウントし計時を実施する計時カウンタと、
該計時カウンタのデータを入力し、表示手段へ該データの内容を表示する表示駆動手段と、
を有する表示駆動部と、
を有することを特徴とする電子機器用回路。
【請求項２】
前記表示駆動部は、前記分周信号を入力して前記表示駆動手段の駆動制御用信号を作成する駆動信号作成回路を有する
ことを特徴とする請求項1に記載の電子機器用回路。
【請求項３】
前記駆動信号作成回路は、前記分周信号を逓倍して前記駆動制御用信号を作成する
ことを特徴とする請求項２に記載の電子機器用回路。
【請求項４】
前記論理周波数調整回路は、複数のトグル型フリップフロップを有し、
該論理周波数調整は所定の該トグル型フリップフロップを所定周期で強制セットもしくはリセットすることで実施され、
かつ該所定の該トグル型フリップフロップを少なくとも２つの第１と第２のグループに分け、該第１のグループのフリップフロップと該第２のグループのフリップフロップとを別々の異なるタイミングで強制セットもしくはリセットしたこと
を特徴とする請求項１もしくは３のいずれか１つに記載の電子機器用回路。
【請求項５】
前記制御回路部は
前記表示駆動手段と前記駆動信号作成回路を停止させる停止信号を出力すると共に、
前記表示駆動手段の駆動時よりも長周期の分周信号を前記表示駆動部に出力するように制御する
ことを特徴とする請求項１から４のいずれか１つに記載の電子機器用回路。
【請求項６】
前記制御回路部は、分周信号出力部からの出力を停止可能に構成されている
ことを特徴とする請求項１から５のいずれか１つに記載の電子機器用回路。
【請求項７】
前記表示駆動部は、前記分周信号の入力の有無を検出する発振停止検出回路を有し、
該発振停止検出回路の出力信号により、前記表示駆動部の初期化を実施する
ことを特徴とする請求項１から５のいずれか１つに記載の電子機器用回路。
【請求項８】
前記制御回路部は、前記表示駆動部に対して表示用データを出力する表示データ出力部と、
前記表示駆動部に対する制御信号を出力する表示制御信号出力部を有し、
前記表示駆動手段は、前記表示データ出力部の出力する表示用データと、
表示制御信号出力部の出力する制御信号を入力し、
前記表示手段へ該データの内容を表示する
ことを特徴とする請求項１から７のいずれか１つに記載の電子機器用回路。
【請求項９】
前記表示駆動部は、内部でのイベント発生時に制御回路部に対しイベント発生とその発生理由を伝える信号を出力する
ことを特徴とする請求項１から８のいずれか１つに記載の電子機器用回路。
【請求項１０】
前記駆動制御部と前記表示駆動部は個別の半導体装置として形成される
ことを特徴とする請求項１から９のいずれか１つに記載の電子機器用回路。
【請求項１】
発振回路と、該発振回路の発振出力信号を分周する分周回路と、
該分周回路の分周比を制御することで発振回路の論理周波数調整を実施する論理周波数調整回路と、
該論理周波数調整回路により調整された分周信号を出力する分周信号出力部と、
を有する制御回路部と、
前記論理周波数調整回路により調整された前記分周回路の出力する分周信号を入力してカウントし計時を実施する計時カウンタと、
該計時カウンタのデータを入力し、表示手段へ該データの内容を表示する表示駆動手段と、
を有する表示駆動部と、
を有することを特徴とする電子機器用回路。
【請求項２】
前記表示駆動部は、前記分周信号を入力して前記表示駆動手段の駆動制御用信号を作成する駆動信号作成回路を有する
ことを特徴とする請求項1に記載の電子機器用回路。
【請求項３】
前記駆動信号作成回路は、前記分周信号を逓倍して前記駆動制御用信号を作成する
ことを特徴とする請求項２に記載の電子機器用回路。
【請求項４】
前記論理周波数調整回路は、複数のトグル型フリップフロップを有し、
該論理周波数調整は所定の該トグル型フリップフロップを所定周期で強制セットもしくはリセットすることで実施され、
かつ該所定の該トグル型フリップフロップを少なくとも２つの第１と第２のグループに分け、該第１のグループのフリップフロップと該第２のグループのフリップフロップとを別々の異なるタイミングで強制セットもしくはリセットしたこと
を特徴とする請求項１もしくは３のいずれか１つに記載の電子機器用回路。
【請求項５】
前記制御回路部は
前記表示駆動手段と前記駆動信号作成回路を停止させる停止信号を出力すると共に、
前記表示駆動手段の駆動時よりも長周期の分周信号を前記表示駆動部に出力するように制御する
ことを特徴とする請求項１から４のいずれか１つに記載の電子機器用回路。
【請求項６】
前記制御回路部は、分周信号出力部からの出力を停止可能に構成されている
ことを特徴とする請求項１から５のいずれか１つに記載の電子機器用回路。
【請求項７】
前記表示駆動部は、前記分周信号の入力の有無を検出する発振停止検出回路を有し、
該発振停止検出回路の出力信号により、前記表示駆動部の初期化を実施する
ことを特徴とする請求項１から５のいずれか１つに記載の電子機器用回路。
【請求項８】
前記制御回路部は、前記表示駆動部に対して表示用データを出力する表示データ出力部と、
前記表示駆動部に対する制御信号を出力する表示制御信号出力部を有し、
前記表示駆動手段は、前記表示データ出力部の出力する表示用データと、
表示制御信号出力部の出力する制御信号を入力し、
前記表示手段へ該データの内容を表示する
ことを特徴とする請求項１から７のいずれか１つに記載の電子機器用回路。
【請求項９】
前記表示駆動部は、内部でのイベント発生時に制御回路部に対しイベント発生とその発生理由を伝える信号を出力する
ことを特徴とする請求項１から８のいずれか１つに記載の電子機器用回路。
【請求項１０】
前記駆動制御部と前記表示駆動部は個別の半導体装置として形成される
ことを特徴とする請求項１から９のいずれか１つに記載の電子機器用回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−２２４４８１（Ｐ２００８−２２４４８１Ａ）
【公開日】平成２０年９月２５日（２００８．９．２５）
【国際特許分類】
【出願番号】特願２００７−６４６６１（Ｐ２００７−６４６６１）
【出願日】平成１９年３月１４日（２００７．３．１４）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
【公開日】平成２０年９月２５日（２００８．９．２５）
【国際特許分類】
【出願日】平成１９年３月１４日（２００７．３．１４）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【Ｆターム（参考）】
[ Back to top ]