電子機器
【課題】直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断する。
【解決手段】信号出力部２００の出力する直流信号を信号受取部３００へ伝送するラインＬであって近傍金属との間にウィスカにて短絡される可能性のあるラインＬを備える電子機器において、ラインＬとの接続点Ａに当該電子機器の駆動電圧と逆極性の高電圧（負電圧）を印加する高電圧発生回路３０と、信号出力部２００にカソードを向けつつ接続点Ａにアノードを向けて接続点Ａと信号出力部２００との間に介挿されたダイオード１１と、接続点Ａにカソードを向けつつ信号受取部３００にアノードを向けて接続点Ａと信号受取部３００との間に介挿されたダイオード２１と、を備えている。
【解決手段】信号出力部２００の出力する直流信号を信号受取部３００へ伝送するラインＬであって近傍金属との間にウィスカにて短絡される可能性のあるラインＬを備える電子機器において、ラインＬとの接続点Ａに当該電子機器の駆動電圧と逆極性の高電圧（負電圧）を印加する高電圧発生回路３０と、信号出力部２００にカソードを向けつつ接続点Ａにアノードを向けて接続点Ａと信号出力部２００との間に介挿されたダイオード１１と、接続点Ａにカソードを向けつつ信号受取部３００にアノードを向けて接続点Ａと信号受取部３００との間に介挿されたダイオード２１と、を備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子機器に関し、特に、信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器に関する。
【背景技術】
【０００２】
従来、電気回路において発生したウィスカが回路を短絡させる不具合が知られている。ウィスカは、特に、所定の金属で作成された電極などに対して腐食防止や挿抜の耐久性確保のために他金属のメッキを施した箇所等、異種金属が接触する箇所において発生しやすい。ウィスカを除去する技術として下記特許文献１〜３が開示されている。
【０００３】
特許文献１には、並列配置された３つの基板接触子とそれぞれ接触する３つのコネクタ本体の接触子とを備えた電子機器において、中央の基板接触子を１（Ｈ、ＶＤＤ）としつつ両端の基板接触子を０（Ｌ、ＧＮＤ）とすることにより、中央の基板接触子と両端の基板接触子との間に数ｍＡの電流を数十ｍＳの時間流して３つの基板接触子の間に発生するウィスカを溶断する技術が開示されている。
【０００４】
特許文献２に開示されている電子機器においては、フレキシブルケーブルの両コネクタの外側であって当該コネクタの各端子に繋がる各ラインに常閉スイッチを設けるとともに、各ラインを電源とグランドとに交互に接続するラインを設けて、これらラインには常開スイッチを設けたてある。当該電子機器においては、組み立てから所定時間（例えば１０００時間）経過すると、常開スイッチを閉成するとともに常閉スイッチを開成することにより、フレキシブルケーブルのコネクタ間に発生するウィスカを溶断する。
【０００５】
特許文献３に開示されているガス絶縁開閉装置においては、シール付き貫通部の絶縁物とを挟んで絶縁されたガス絶縁容器と対抗した配置される検電電極との間に形成されるコンデンサーの静電容量を利用して検電機能が実現されているところ、このコンデンサーに所定の共振周波数で共振電流を流すことにより、当該コンデンサーを短絡するウィスカを溶断している。
【０００６】
その他、特許文献４，５には、ヒューズや溶断性抵抗を用いて回路を保護する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１３４５９０号公報
【特許文献２】特開２００７−３３５１２８号公報
【特許文献３】特開２００８−７２７９９号公報
【特許文献４】特開平１１−１１１１２２号公報
【特許文献５】特開平８−２５１８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１の技術では、ＣＰＵのＩＯ端子から出力される電圧を利用してウィスカ発生箇所に電圧をかけている。しかしながら、ＣＰＵのＩＯ端子から出力される電圧はウィスカを焼き切るには不十分であり、特許文献１の技術ではウィスカを溶断している。また上述した特許文献２の技術では、ウィスカ発生箇所に対する電圧の印加を切替えるためのスイッチ回路が大量に必要となり、コストや回路規模の面で実用的ではなかった。また、特許文献３の技術は、ウィスカを溶断するために交流を用いており、直流信号の伝送ラインに利用するものではない。
【０００９】
本発明は、上記課題に鑑みてなされたもので、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の態様の１つは、信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第１ダイオードと、前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第２ダイオードと、を備える構成とされる。
【００１１】
なお、上述した電子機器は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
【発明の効果】
【００１２】
本発明によれば、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器を提供することができる。
請求項２にかかる発明によれば、信号受取部がトランジスタ等のアナログ回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。
請求項３にかかる発明によれば、信号受取部がＩＣ等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。
請求項４にかかる発明によれば、信号出力部がＩＣ等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号出力部から効果的に電気的に切断することが可能となる。
請求項５にかかる発明によれば、伝送ラインが複数あるＦＦＣ等において効果的にウィスカを除去することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明にかかるウィスカ自動除去回路の原理を説明する図である。
【図２】第１の構成例を説明する要部回路図である。
【図３】第２の構成例を説明する要部回路図である。
【図４】第３の構成例を説明する要部回路図である。
【発明を実施するための形態】
【００１４】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）本発明の原理：
（２）第１の構成例：
（３）第２の構成例：
（４）第３の構成例
（５）変形例：
【００１５】
（１）本発明の原理：
図１は、本発明にかかるウィスカ自動除去回路の原理を説明する図である。同図に示すウィスカ自動除去回路は上述したウィスカが発生する様々な装置に搭載可能であり、いわゆる電子機器に搭載可能である。
ウィスカは、信号線や電圧線やコネクタ等のライン上において、金を除く異種金属と接触する部位であって隣接するラインとのピッチが０．５ｍｍ以下となる部位に発生しやすい。むろん、隣接ラインとの間隔が０．５ｍｍ以上であってもウィスカは発生しうるが、一般的にはウィスカがピン間を短絡させる成長時間が製品寿命より長くなるため、実用上は考慮する必要はない。ただし、ウィスカが０．５ｍｍ以上に成長する時間よりも製品寿命の方が長い場合は、当然に本発明の適用対象となる。
【００１６】
図１において、ウィスカ自動除去回路１００は、第１のスイッチ部１０と、第２のスイッチ部２０と、高電圧発生回路３０と、を備えている。ウィスカ自動除去回路１００は、信号出力部２００から信号受取部３００へＤＣ（直流）信号を伝送するラインＬ上に設けられている。ラインＬには、ウィスカが発生する可能性がある対象部位ＴＰや、高電圧発生回路３０の接続される接続点Ａが含まれている。
【００１７】
第１のスイッチ部１０は、対象部位ＴＰや接続点Ａよりも信号出力部２００寄りの位置にてラインＬ上に介挿され、当該介挿部位において対象部位ＴＰや接続点Ａと信号出力部２００とを電気的に切断することができる。第２のスイッチ部２０は、対象部位ＴＰや接続点Ａよりも信号受取部３００寄りの位置にてラインＬ上に介挿され、当該介挿部位において対象部位ＴＰや接続点Ａと信号受取部３００とを電気的に切断することができる。
【００１８】
高電圧発生回路３０は、正または負の高電圧を発生する回路であり、接続点Ａに対してハイインピーダンスな状態とハイインピーダンスでない状態とを切換え可能であり、ハイインピーダンスな状態では接続点Ａから電気的に切断される。
【００１９】
信号出力部２００は、何らかの直流信号を出力する部位であればよく、アナログ回路であってもＩＣ（集積回路）等のデジタル回路であってもよい。また、信号受取部３００は、何らかの直流信号を入力される部位であればよく、アナログ回路であってもＩＣ（集積回路）等のデジタル回路であってもよい。なお、後述する第１，第２の構成例においては信号出力部２００や信号受取部３００がＩＣである場合を例に取り、後述する第３の構成例においては信号出力部２００や信号受取部３００がトランジスタである場合を例に取ってそれぞれ説明している。
【００２０】
以上のように構成されたウィスカ自動除去回路１００においては、定期的に第１のスイッチ部１０と第２のスイッチ部２０がラインＬを電気的に切断するとともに高電圧発生回路３０が接続点Ａに対して接続される。すると、対象部位ＴＰは高電圧発生回路３０によって高電圧となり、当該高電圧に応じた電位差が対象部位ＴＰとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位ＴＰと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れてウィスカが除去される。
【００２１】
ウィスカの自動除去は、隣接ラインとの間に成長するウィスカが１本だけライン間を接続するまでの時間よりも短い周期で実行され、例えば、隣接ラインとの間隔が０．５ｍｍの場合は２４時間に１回程度の頻度でウィスカの自動除去を行う。また、１回あたりのウィスカ自動除去は、隣接ラインとの間に成長する１本のウィスカを焼き切ることが可能な時間とされ、高電圧発生回路３０の電圧やウィスカの材質次第ではあるが、例えば、高電圧発生回路３０が２５０Ｖを出力する場合は３０秒間行えば、ほぼ確実に１本のウィスカを焼き切ることができる。
【００２２】
（２）第１の構成例：
次に、上述した本発明の具体的な構成例について説明する。図２は、第１の構成例を説明する要部回路図である。同図において、信号出力部２００と信号受取部３００はＩＣにて構成され、信号出力部２００は０Ｖ以上の直流電圧信号を信号受取部３００へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部２００と信号受取部３００に影響する恐れがある。そこで、本第１の構成例にかかる高電圧発生回路３０は、負の高電圧を発生するようになっている。
【００２３】
同図において、第１のスイッチ部１０は、ダイオード１１、プルアップ抵抗１２、スイッチ部１３、を備えている。ダイオード１１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗１２は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。スイッチ部１３は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬのグランドに対する接続を切替えることができる。なお、本第１の構成例において、ダイオード１１が第１ダイオードを構成し、プルアップ抵抗１２が第３抵抗を構成し、スイッチ部１３がスイッチ部を構成する。
【００２４】
同図において、第２のスイッチ部２０は、ダイオード２１、プルアップ抵抗２２、ダイオード２３、プルダウン抵抗２４、を備えている。ダイオード２１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗２２は、ダイオード２１と信号受取部３００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。ダイオード２３は、アノードを信号出力部２００に向けつつカソードを信号受取部３００に向けて、プルアップ抵抗２２のラインＬに対する接続箇所と信号受取部３００との間でラインＬ上に介挿されている。プルダウン抵抗２４は、ダイオード２３と信号受取部３００との間でラインＬに接続され、ラインＬをグランドにプルダウンしている。なお、本第１の構成例において、ダイオード２１が第２ダイオードを構成し、プルアップ抵抗２２が第１抵抗を構成し、ダイオード２３が第３ダイオードを構成し、プルダウン抵抗２４が第２抵抗を構成する。
【００２５】
図２のように構成されたウィスカ自動除去回路１００においては、高電圧発生回路３０が電気的に接続点Ａに接続されると、対象部位ＴＰは高電圧発生回路３０によって負の高電圧となり、当該負の高電圧に応じた電位差が、対象部位ＴＰとの間でウィスカの発生が懸念されるラインＬに隣接する金属との間に生ずる。このとき、対象部位ＴＰと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００２６】
また、高電圧発生回路３０が電気的に接続点Ａに接続されたときに、第１のスイッチ部１０と第２のスイッチ部２０の作用により、図２のＢ点やＣ点における電位はグランド（０Ｖ）となる。このように、第１のスイッチ部１０と第２のスイッチ部２０は、負の高電圧を印加する接続点Ａを信号出力部２００や信号受取部３００から電気的に切断し、信号出力部２００や信号受取部３００に負の高電圧が印加されないようにしている。よって、ＣＭＯＳ等のようにマイナスの電圧に耐性の無い素子を信号出力部２００や信号受取部３００が含んで構成されていても当該素子をを負の高電圧から保護することができる。
【００２７】
なお、上述した第１のスイッチ部１０の備えるプルアップ抵抗１２やスイッチ部１３は、信号出力部２００の内部に備えられてもよい。信号出力部２００をＩＣにて構成すると、ラインＬと接続されるポートの内部にプルアップ抵抗を備えたり、ラインＬと接続されるポートの内部的にグランドに落とす機能を備えていたりする場合があるからである。同様に、第２のスイッチ部２０の備えるプルアップ抵抗２２やダイオード２３やプルダウン抵抗２４は、信号受取部３００の内部に備えられてもよい。信号受取部３００をＩＣにて構成すると、ラインＬと接続されるポートの内部にプルアップ抵抗を備えたり、ラインＬと接続されるポートの内部的にグランドに落とす機能を備えていたり、整流素子を有していたりする場合があるからである。
【００２８】
以上説明したように、第１の構成例においては、信号出力部２００の出力する直流信号を信号受取部３００へ伝送する伝送ラインＬであって近傍金属との間にウィスカにて短絡される可能性のある伝送ラインＬを備える電子機器において、伝送ラインＬとの接続点Ａに当該電子機器の駆動電圧と逆極性の高電圧（負電圧）を印加する高電圧発生回路３０と、信号出力部２００にカソードを向けつつ接続点Ａにアノードを向けて接続点Ａと信号出力部２００との間に介挿されたダイオード１１と、接続点Ａにカソードを向けつつ信号受取部３００にアノードを向けて接続点Ａと信号受取部３００との間に介挿されたダイオード２１と、を備えている。よって、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能となる。
【００２９】
（３）第２の構成例：
図３は、第２の構成例を説明する要部回路図である。第２の構成例は、並列する複数ラインのそれぞれに第１の構成例にかかるウィスカ自動除去回路を適用したものとなっている。ここでは、互いに平行配置される複数ラインとしてＦＦＣ（フレキシブルフラットケーブル）を例に取ってある。ただし、説明を簡略化するためにＦＦＣのライン数を４本としてある。
【００３０】
図３においては、電子機器は、ＦＦＣ４００にて接続される部位を有し、ＦＦＣ４００は順に並ぶラインＬａ，Ｌｂ，Ｌｃ，Ｌｄを備えている。また、信号出力部２００として、信号出力部２００ａ，２００ｂ，２００ｃ，２００ｄを備え、信号受取部３００として、信号受取部３００ａ，３００ｂ，３００ｃ，３００ｄを備えている。信号出力部２００ａと信号受取部３００ａはラインＬａにて接続され、信号出力部２００ｂと信号受取部３００ｂはラインＬｂにて接続され、信号出力部２００ｃと信号受取部３００ｃはラインＬｃにて接続され、信号出力部２００ｄと信号受取部３００ｄはラインＬｄにて接続されている。
【００３１】
また、ウィスカ自動除去回路１００として、ウィスカ自動除去回路１００ａ〜１００ｄを備えており、ラインＬａ上にはウィスカ自動除去回路１００ａが設けられ、ラインＬｂ上にはウィスカ自動除去回路１００ｂが設けられ、ラインＬｃ上にはウィスカ自動除去回路１００ｃが設けられ、ラインＬｄ上にはウィスカ自動除去回路１００ｄが設けられている。各ウィスカ自動除去回路１００ａ〜１００ｄは、図２に示すウィスカ自動除去回路１００の第１のスイッチ部１０と同様の第１のスイッチ部１０ａ〜１０ｄや第２のスイッチ部２０と同様の第２のスイッチ部２０ａ〜２０ｄをそれぞれ備えている。
【００３２】
また、ウィスカ自動除去回路１００は、高電圧発生回路３０ａ，３０ｂを備えており、高電圧発生回路３０ａ，３０ｂはウィスカ自動除去回路１００ａ〜１００ｄに対して負の高電圧を供給可能となっている。なお、本第２の構成例において、高電圧発生回路３０ａは第１高電圧発生回路を構成し、高電圧発生回路３０ａの発生する電圧が第１の負の高電圧を構成し、高電圧発生回路３０ｂは第２高電圧発生回路を構成し、高電圧発生回路３０ｂの発生する電圧が第２の負の高電圧を構成する。
【００３３】
ここで、高電圧発生回路３０ａはウィスカ自動除去回路１００ｂ，１００ｄに高電圧を供給し、高電圧発生回路３０ａはウィスカ自動除去回路１００ａ，１００ｃに高電圧を供給している。すなわち、高電圧発生回路３０ａと高電圧発生回路３０ａは、ラインＬａ，Ｌｂ，Ｌｃ，Ｌｄに対し、交互に高電圧を供給するようになっている。また、高電圧発生回路３０ａと高電圧発生回路３０ｂとでは供給する高電圧が異なっており、例えば、高電圧発生回路３０ａは−２００Ｖを供給し、高電圧発生回路３０ｂは−１００Ｖを供給するようになっている。従って、高電圧発生回路がウィスカ自動除去回路に対して高電圧を供給したときに、隣接するライン間に高い電位差が発生するようになっている。
【００３４】
ここで、ＦＦＣ４００は、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間を接続しており、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間に高電圧発生回路３０ａ，３０ｂから高電圧が供給されると、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄが、ＦＦＣ４００を信号出力部２００や信号受取部３００から、電気的に切断する。なお、当然ながらＦＦＣ４４０の途中に高電圧発生回路３０ａ，３０ｂを接続することはできないため、高電圧発生回路３０ａ，３０ｂを各ラインに接続する接続点Ａａ，Ａｂ，Ａｃ，Ａｄは、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間においてＦＦＣ４００の部位を除いた箇所となる。
【００３５】
以上のように構成されたウィスカ自動除去回路１００によれば、高電圧発生回路３０ａ，３０ｂが電気的に接続点Ａａ，Ａｂ，Ａｃ，Ａｄに接続されると、各ラインの対象部位ＴＰは高電圧発生回路３０ａ，３０ｂによって負の高電圧となり、当該負の高電圧に応じた隣接ラインとの間に発生する電位差が、対象部位ＴＰとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位ＴＰと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００３６】
また、高電圧発生回路３０ａ，３０ｂが電気的に各ラインに接続されたときに、第１のスイッチ部１０ａ〜１０ｄや第２のスイッチ部２０ａ〜２０ｄの作用により、信号出力部２００や信号受取部３００に負の高電圧が印加されないようにしている。よって、信号出力部２００や信号受取部３００に含まれる可能性のあるＣＭＯＳ等のマイナスの電圧に耐性の無い素子を保護することができる。
【００３７】
（４）第３の構成例：
図４は、第３の構成例を説明する要部回路図である。同図において、信号出力部２００はＩＣにて構成され、信号受取部３００はトランジスタにて構成され、信号出力部２００は０Ｖ以上の直流電圧信号を信号受取部３００へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部２００や信号受取部３００に影響する恐れがある。そこで、本第３の構成例にかかる高電圧発生回路３０は、負の高電圧を発生するようになっている。
【００３８】
同図において、第１のスイッチ部１０は、ダイオード１１、プルアップ抵抗１２、スイッチ部１３、を備えている。ダイオード１１は、カソードを信号出力部２００に向けつつアノードを信号出力部２００に向けてラインＬ上に介挿されている。プルアップ抵抗１２は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。スイッチ部１３は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬのグランドに対する接続を切替えることができる。なお、本第３の構成例において、ダイオード１１が第１ダイオードを構成し、プルアップ抵抗１２が第３抵抗を構成し、スイッチ部１３がスイッチ部を構成する。
【００３９】
同図において、第２のスイッチ部２０は、ダイオード２１、プルアップ抵抗２２、を備えている。ダイオード２１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗２２は、ダイオード２１と信号受取部３００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。なお、本第１の構成例において、ダイオード２１が第２ダイオードを構成し、プルアップ抵抗２２が第１抵抗を構成する。
【００４０】
図４のように構成されたウィスカ自動除去回路１００においては、高電圧発生回路３０が電気的に接続点Ａに接続されると、対象部位ＴＰは高電圧発生回路３０によって負の高電圧となり、当該負の高電圧に応じた電位差が対象部位ＴＰとの間でウィスカの発生が懸念されるラインＬに隣接する金属との間に生ずる。このとき、対象部位ＴＰと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００４１】
また、高電圧発生回路３０が電気的に接続点Ａに接続されたときに、第１のスイッチ部１０の作用により、図４のＢ点における電位はグランド（０Ｖ）となる。このように、第１のスイッチ部１０は、負の高電圧を印加する接続点Ａを信号出力部２００から電気的に切断し、信号出力部２００に負の高電圧が印加されないようにしている。よって、ＣＭＯＳ等のようにマイナスの電圧に耐性の無い素子を信号出力部２００や信号受取部３００が含んで構成されていても当該素子を負の高電圧から保護することができる。一方、図４のＣ点における電位は負の高電圧となるが、信号出力部アナログ素子であるトランジスタには影響が無い。
【００４２】
なお、本第３構成例においても、上述した第１のスイッチ部１０の備えるプルアップ抵抗１２やスイッチ部１３は、信号出力部２００の内部に備えられてもよいし、第２のスイッチ部２０の備えるプルアップ抵抗２２やダイオード２３やプルダウン抵抗２４は、信号受取部３００の内部に備えられてもよい。
【００４３】
（５）変形例：
なお、上述した第１の構成例や第２の構成例においては、電子機器においてウィスカの除去対象部位を駆動する電源が正の場合を例に取り説明を行ったが、ウィスカの除去対象部位を駆動する電源が負の場合にも本発明は適用可能である。この場合、ダイオードの接続方向は上述した各構成例の逆となり、プルアップしていた箇所は負の定電圧に対してプルダウンされる。
【００４４】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００４５】
１０…第１のスイッチ部、１１…ダイオード、１２…プルアップ抵抗、１３…スイッチ部、２０…第２のスイッチ部、２１…ダイオード、２２…プルアップ抵抗、２３…ダイオード、２４…プルダウン抵抗、３０…高電圧発生回路、３０ａ…高電圧発生回路、３０ｂ…高電圧発生回路、１００…ウィスカ自動除去回路、１００ａ〜１００ｄ…ウィスカ自動除去回路、２００…信号出力部、３００…信号受取部、Ｌ…ライン、ＴＰ…対象部位
【技術分野】
【０００１】
本発明は電子機器に関し、特に、信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器に関する。
【背景技術】
【０００２】
従来、電気回路において発生したウィスカが回路を短絡させる不具合が知られている。ウィスカは、特に、所定の金属で作成された電極などに対して腐食防止や挿抜の耐久性確保のために他金属のメッキを施した箇所等、異種金属が接触する箇所において発生しやすい。ウィスカを除去する技術として下記特許文献１〜３が開示されている。
【０００３】
特許文献１には、並列配置された３つの基板接触子とそれぞれ接触する３つのコネクタ本体の接触子とを備えた電子機器において、中央の基板接触子を１（Ｈ、ＶＤＤ）としつつ両端の基板接触子を０（Ｌ、ＧＮＤ）とすることにより、中央の基板接触子と両端の基板接触子との間に数ｍＡの電流を数十ｍＳの時間流して３つの基板接触子の間に発生するウィスカを溶断する技術が開示されている。
【０００４】
特許文献２に開示されている電子機器においては、フレキシブルケーブルの両コネクタの外側であって当該コネクタの各端子に繋がる各ラインに常閉スイッチを設けるとともに、各ラインを電源とグランドとに交互に接続するラインを設けて、これらラインには常開スイッチを設けたてある。当該電子機器においては、組み立てから所定時間（例えば１０００時間）経過すると、常開スイッチを閉成するとともに常閉スイッチを開成することにより、フレキシブルケーブルのコネクタ間に発生するウィスカを溶断する。
【０００５】
特許文献３に開示されているガス絶縁開閉装置においては、シール付き貫通部の絶縁物とを挟んで絶縁されたガス絶縁容器と対抗した配置される検電電極との間に形成されるコンデンサーの静電容量を利用して検電機能が実現されているところ、このコンデンサーに所定の共振周波数で共振電流を流すことにより、当該コンデンサーを短絡するウィスカを溶断している。
【０００６】
その他、特許文献４，５には、ヒューズや溶断性抵抗を用いて回路を保護する技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１３４５９０号公報
【特許文献２】特開２００７−３３５１２８号公報
【特許文献３】特開２００８−７２７９９号公報
【特許文献４】特開平１１−１１１１２２号公報
【特許文献５】特開平８−２５１８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述した特許文献１の技術では、ＣＰＵのＩＯ端子から出力される電圧を利用してウィスカ発生箇所に電圧をかけている。しかしながら、ＣＰＵのＩＯ端子から出力される電圧はウィスカを焼き切るには不十分であり、特許文献１の技術ではウィスカを溶断している。また上述した特許文献２の技術では、ウィスカ発生箇所に対する電圧の印加を切替えるためのスイッチ回路が大量に必要となり、コストや回路規模の面で実用的ではなかった。また、特許文献３の技術は、ウィスカを溶断するために交流を用いており、直流信号の伝送ラインに利用するものではない。
【０００９】
本発明は、上記課題に鑑みてなされたもので、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の態様の１つは、信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第１ダイオードと、前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第２ダイオードと、を備える構成とされる。
【００１１】
なお、上述した電子機器は、他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。
【発明の効果】
【００１２】
本発明によれば、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能な電子機器を提供することができる。
請求項２にかかる発明によれば、信号受取部がトランジスタ等のアナログ回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。
請求項３にかかる発明によれば、信号受取部がＩＣ等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号受取部から効果的に電気的に切断することが可能となる。
請求項４にかかる発明によれば、信号出力部がＩＣ等のデジタル回路の場合に、ウィスカ発生箇所を簡易な回路構成で信号出力部から効果的に電気的に切断することが可能となる。
請求項５にかかる発明によれば、伝送ラインが複数あるＦＦＣ等において効果的にウィスカを除去することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明にかかるウィスカ自動除去回路の原理を説明する図である。
【図２】第１の構成例を説明する要部回路図である。
【図３】第２の構成例を説明する要部回路図である。
【図４】第３の構成例を説明する要部回路図である。
【発明を実施するための形態】
【００１４】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）本発明の原理：
（２）第１の構成例：
（３）第２の構成例：
（４）第３の構成例
（５）変形例：
【００１５】
（１）本発明の原理：
図１は、本発明にかかるウィスカ自動除去回路の原理を説明する図である。同図に示すウィスカ自動除去回路は上述したウィスカが発生する様々な装置に搭載可能であり、いわゆる電子機器に搭載可能である。
ウィスカは、信号線や電圧線やコネクタ等のライン上において、金を除く異種金属と接触する部位であって隣接するラインとのピッチが０．５ｍｍ以下となる部位に発生しやすい。むろん、隣接ラインとの間隔が０．５ｍｍ以上であってもウィスカは発生しうるが、一般的にはウィスカがピン間を短絡させる成長時間が製品寿命より長くなるため、実用上は考慮する必要はない。ただし、ウィスカが０．５ｍｍ以上に成長する時間よりも製品寿命の方が長い場合は、当然に本発明の適用対象となる。
【００１６】
図１において、ウィスカ自動除去回路１００は、第１のスイッチ部１０と、第２のスイッチ部２０と、高電圧発生回路３０と、を備えている。ウィスカ自動除去回路１００は、信号出力部２００から信号受取部３００へＤＣ（直流）信号を伝送するラインＬ上に設けられている。ラインＬには、ウィスカが発生する可能性がある対象部位ＴＰや、高電圧発生回路３０の接続される接続点Ａが含まれている。
【００１７】
第１のスイッチ部１０は、対象部位ＴＰや接続点Ａよりも信号出力部２００寄りの位置にてラインＬ上に介挿され、当該介挿部位において対象部位ＴＰや接続点Ａと信号出力部２００とを電気的に切断することができる。第２のスイッチ部２０は、対象部位ＴＰや接続点Ａよりも信号受取部３００寄りの位置にてラインＬ上に介挿され、当該介挿部位において対象部位ＴＰや接続点Ａと信号受取部３００とを電気的に切断することができる。
【００１８】
高電圧発生回路３０は、正または負の高電圧を発生する回路であり、接続点Ａに対してハイインピーダンスな状態とハイインピーダンスでない状態とを切換え可能であり、ハイインピーダンスな状態では接続点Ａから電気的に切断される。
【００１９】
信号出力部２００は、何らかの直流信号を出力する部位であればよく、アナログ回路であってもＩＣ（集積回路）等のデジタル回路であってもよい。また、信号受取部３００は、何らかの直流信号を入力される部位であればよく、アナログ回路であってもＩＣ（集積回路）等のデジタル回路であってもよい。なお、後述する第１，第２の構成例においては信号出力部２００や信号受取部３００がＩＣである場合を例に取り、後述する第３の構成例においては信号出力部２００や信号受取部３００がトランジスタである場合を例に取ってそれぞれ説明している。
【００２０】
以上のように構成されたウィスカ自動除去回路１００においては、定期的に第１のスイッチ部１０と第２のスイッチ部２０がラインＬを電気的に切断するとともに高電圧発生回路３０が接続点Ａに対して接続される。すると、対象部位ＴＰは高電圧発生回路３０によって高電圧となり、当該高電圧に応じた電位差が対象部位ＴＰとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位ＴＰと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れてウィスカが除去される。
【００２１】
ウィスカの自動除去は、隣接ラインとの間に成長するウィスカが１本だけライン間を接続するまでの時間よりも短い周期で実行され、例えば、隣接ラインとの間隔が０．５ｍｍの場合は２４時間に１回程度の頻度でウィスカの自動除去を行う。また、１回あたりのウィスカ自動除去は、隣接ラインとの間に成長する１本のウィスカを焼き切ることが可能な時間とされ、高電圧発生回路３０の電圧やウィスカの材質次第ではあるが、例えば、高電圧発生回路３０が２５０Ｖを出力する場合は３０秒間行えば、ほぼ確実に１本のウィスカを焼き切ることができる。
【００２２】
（２）第１の構成例：
次に、上述した本発明の具体的な構成例について説明する。図２は、第１の構成例を説明する要部回路図である。同図において、信号出力部２００と信号受取部３００はＩＣにて構成され、信号出力部２００は０Ｖ以上の直流電圧信号を信号受取部３００へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部２００と信号受取部３００に影響する恐れがある。そこで、本第１の構成例にかかる高電圧発生回路３０は、負の高電圧を発生するようになっている。
【００２３】
同図において、第１のスイッチ部１０は、ダイオード１１、プルアップ抵抗１２、スイッチ部１３、を備えている。ダイオード１１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗１２は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。スイッチ部１３は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬのグランドに対する接続を切替えることができる。なお、本第１の構成例において、ダイオード１１が第１ダイオードを構成し、プルアップ抵抗１２が第３抵抗を構成し、スイッチ部１３がスイッチ部を構成する。
【００２４】
同図において、第２のスイッチ部２０は、ダイオード２１、プルアップ抵抗２２、ダイオード２３、プルダウン抵抗２４、を備えている。ダイオード２１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗２２は、ダイオード２１と信号受取部３００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。ダイオード２３は、アノードを信号出力部２００に向けつつカソードを信号受取部３００に向けて、プルアップ抵抗２２のラインＬに対する接続箇所と信号受取部３００との間でラインＬ上に介挿されている。プルダウン抵抗２４は、ダイオード２３と信号受取部３００との間でラインＬに接続され、ラインＬをグランドにプルダウンしている。なお、本第１の構成例において、ダイオード２１が第２ダイオードを構成し、プルアップ抵抗２２が第１抵抗を構成し、ダイオード２３が第３ダイオードを構成し、プルダウン抵抗２４が第２抵抗を構成する。
【００２５】
図２のように構成されたウィスカ自動除去回路１００においては、高電圧発生回路３０が電気的に接続点Ａに接続されると、対象部位ＴＰは高電圧発生回路３０によって負の高電圧となり、当該負の高電圧に応じた電位差が、対象部位ＴＰとの間でウィスカの発生が懸念されるラインＬに隣接する金属との間に生ずる。このとき、対象部位ＴＰと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００２６】
また、高電圧発生回路３０が電気的に接続点Ａに接続されたときに、第１のスイッチ部１０と第２のスイッチ部２０の作用により、図２のＢ点やＣ点における電位はグランド（０Ｖ）となる。このように、第１のスイッチ部１０と第２のスイッチ部２０は、負の高電圧を印加する接続点Ａを信号出力部２００や信号受取部３００から電気的に切断し、信号出力部２００や信号受取部３００に負の高電圧が印加されないようにしている。よって、ＣＭＯＳ等のようにマイナスの電圧に耐性の無い素子を信号出力部２００や信号受取部３００が含んで構成されていても当該素子をを負の高電圧から保護することができる。
【００２７】
なお、上述した第１のスイッチ部１０の備えるプルアップ抵抗１２やスイッチ部１３は、信号出力部２００の内部に備えられてもよい。信号出力部２００をＩＣにて構成すると、ラインＬと接続されるポートの内部にプルアップ抵抗を備えたり、ラインＬと接続されるポートの内部的にグランドに落とす機能を備えていたりする場合があるからである。同様に、第２のスイッチ部２０の備えるプルアップ抵抗２２やダイオード２３やプルダウン抵抗２４は、信号受取部３００の内部に備えられてもよい。信号受取部３００をＩＣにて構成すると、ラインＬと接続されるポートの内部にプルアップ抵抗を備えたり、ラインＬと接続されるポートの内部的にグランドに落とす機能を備えていたり、整流素子を有していたりする場合があるからである。
【００２８】
以上説明したように、第１の構成例においては、信号出力部２００の出力する直流信号を信号受取部３００へ伝送する伝送ラインＬであって近傍金属との間にウィスカにて短絡される可能性のある伝送ラインＬを備える電子機器において、伝送ラインＬとの接続点Ａに当該電子機器の駆動電圧と逆極性の高電圧（負電圧）を印加する高電圧発生回路３０と、信号出力部２００にカソードを向けつつ接続点Ａにアノードを向けて接続点Ａと信号出力部２００との間に介挿されたダイオード１１と、接続点Ａにカソードを向けつつ信号受取部３００にアノードを向けて接続点Ａと信号受取部３００との間に介挿されたダイオード２１と、を備えている。よって、直流信号の伝送ラインに発生するウィスカについて、当該ウィスカを焼き切るのに十分な高電圧をウィスカ発生箇所に印加しつつ、ウィスカ発生箇所を簡易な回路構成で信号の入出力部から電気的に切断することが可能となる。
【００２９】
（３）第２の構成例：
図３は、第２の構成例を説明する要部回路図である。第２の構成例は、並列する複数ラインのそれぞれに第１の構成例にかかるウィスカ自動除去回路を適用したものとなっている。ここでは、互いに平行配置される複数ラインとしてＦＦＣ（フレキシブルフラットケーブル）を例に取ってある。ただし、説明を簡略化するためにＦＦＣのライン数を４本としてある。
【００３０】
図３においては、電子機器は、ＦＦＣ４００にて接続される部位を有し、ＦＦＣ４００は順に並ぶラインＬａ，Ｌｂ，Ｌｃ，Ｌｄを備えている。また、信号出力部２００として、信号出力部２００ａ，２００ｂ，２００ｃ，２００ｄを備え、信号受取部３００として、信号受取部３００ａ，３００ｂ，３００ｃ，３００ｄを備えている。信号出力部２００ａと信号受取部３００ａはラインＬａにて接続され、信号出力部２００ｂと信号受取部３００ｂはラインＬｂにて接続され、信号出力部２００ｃと信号受取部３００ｃはラインＬｃにて接続され、信号出力部２００ｄと信号受取部３００ｄはラインＬｄにて接続されている。
【００３１】
また、ウィスカ自動除去回路１００として、ウィスカ自動除去回路１００ａ〜１００ｄを備えており、ラインＬａ上にはウィスカ自動除去回路１００ａが設けられ、ラインＬｂ上にはウィスカ自動除去回路１００ｂが設けられ、ラインＬｃ上にはウィスカ自動除去回路１００ｃが設けられ、ラインＬｄ上にはウィスカ自動除去回路１００ｄが設けられている。各ウィスカ自動除去回路１００ａ〜１００ｄは、図２に示すウィスカ自動除去回路１００の第１のスイッチ部１０と同様の第１のスイッチ部１０ａ〜１０ｄや第２のスイッチ部２０と同様の第２のスイッチ部２０ａ〜２０ｄをそれぞれ備えている。
【００３２】
また、ウィスカ自動除去回路１００は、高電圧発生回路３０ａ，３０ｂを備えており、高電圧発生回路３０ａ，３０ｂはウィスカ自動除去回路１００ａ〜１００ｄに対して負の高電圧を供給可能となっている。なお、本第２の構成例において、高電圧発生回路３０ａは第１高電圧発生回路を構成し、高電圧発生回路３０ａの発生する電圧が第１の負の高電圧を構成し、高電圧発生回路３０ｂは第２高電圧発生回路を構成し、高電圧発生回路３０ｂの発生する電圧が第２の負の高電圧を構成する。
【００３３】
ここで、高電圧発生回路３０ａはウィスカ自動除去回路１００ｂ，１００ｄに高電圧を供給し、高電圧発生回路３０ａはウィスカ自動除去回路１００ａ，１００ｃに高電圧を供給している。すなわち、高電圧発生回路３０ａと高電圧発生回路３０ａは、ラインＬａ，Ｌｂ，Ｌｃ，Ｌｄに対し、交互に高電圧を供給するようになっている。また、高電圧発生回路３０ａと高電圧発生回路３０ｂとでは供給する高電圧が異なっており、例えば、高電圧発生回路３０ａは−２００Ｖを供給し、高電圧発生回路３０ｂは−１００Ｖを供給するようになっている。従って、高電圧発生回路がウィスカ自動除去回路に対して高電圧を供給したときに、隣接するライン間に高い電位差が発生するようになっている。
【００３４】
ここで、ＦＦＣ４００は、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間を接続しており、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間に高電圧発生回路３０ａ，３０ｂから高電圧が供給されると、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄが、ＦＦＣ４００を信号出力部２００や信号受取部３００から、電気的に切断する。なお、当然ながらＦＦＣ４４０の途中に高電圧発生回路３０ａ，３０ｂを接続することはできないため、高電圧発生回路３０ａ，３０ｂを各ラインに接続する接続点Ａａ，Ａｂ，Ａｃ，Ａｄは、第１のスイッチ部１０ａ〜１０ｄと第２のスイッチ部２０ａ〜２０ｄとの間においてＦＦＣ４００の部位を除いた箇所となる。
【００３５】
以上のように構成されたウィスカ自動除去回路１００によれば、高電圧発生回路３０ａ，３０ｂが電気的に接続点Ａａ，Ａｂ，Ａｃ，Ａｄに接続されると、各ラインの対象部位ＴＰは高電圧発生回路３０ａ，３０ｂによって負の高電圧となり、当該負の高電圧に応じた隣接ラインとの間に発生する電位差が、対象部位ＴＰとの間でウィスカの発生が懸念される隣接ラインとの間に生ずる。このとき、対象部位ＴＰと隣接ラインとがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００３６】
また、高電圧発生回路３０ａ，３０ｂが電気的に各ラインに接続されたときに、第１のスイッチ部１０ａ〜１０ｄや第２のスイッチ部２０ａ〜２０ｄの作用により、信号出力部２００や信号受取部３００に負の高電圧が印加されないようにしている。よって、信号出力部２００や信号受取部３００に含まれる可能性のあるＣＭＯＳ等のマイナスの電圧に耐性の無い素子を保護することができる。
【００３７】
（４）第３の構成例：
図４は、第３の構成例を説明する要部回路図である。同図において、信号出力部２００はＩＣにて構成され、信号受取部３００はトランジスタにて構成され、信号出力部２００は０Ｖ以上の直流電圧信号を信号受取部３００へ入力する。ここで、ウィスカの除去に正の高電圧を利用すると、信号出力部２００や信号受取部３００に影響する恐れがある。そこで、本第３の構成例にかかる高電圧発生回路３０は、負の高電圧を発生するようになっている。
【００３８】
同図において、第１のスイッチ部１０は、ダイオード１１、プルアップ抵抗１２、スイッチ部１３、を備えている。ダイオード１１は、カソードを信号出力部２００に向けつつアノードを信号出力部２００に向けてラインＬ上に介挿されている。プルアップ抵抗１２は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。スイッチ部１３は、ダイオード１１と信号出力部２００との間でラインＬに接続され、ラインＬのグランドに対する接続を切替えることができる。なお、本第３の構成例において、ダイオード１１が第１ダイオードを構成し、プルアップ抵抗１２が第３抵抗を構成し、スイッチ部１３がスイッチ部を構成する。
【００３９】
同図において、第２のスイッチ部２０は、ダイオード２１、プルアップ抵抗２２、を備えている。ダイオード２１は、カソードを信号出力部２００に向けつつアノードを信号受取部３００に向けてラインＬ上に介挿されている。プルアップ抵抗２２は、ダイオード２１と信号受取部３００との間でラインＬに接続され、ラインＬを所定の正の定電圧にプルアップしている。なお、本第１の構成例において、ダイオード２１が第２ダイオードを構成し、プルアップ抵抗２２が第１抵抗を構成する。
【００４０】
図４のように構成されたウィスカ自動除去回路１００においては、高電圧発生回路３０が電気的に接続点Ａに接続されると、対象部位ＴＰは高電圧発生回路３０によって負の高電圧となり、当該負の高電圧に応じた電位差が対象部位ＴＰとの間でウィスカの発生が懸念されるラインＬに隣接する金属との間に生ずる。このとき、対象部位ＴＰと隣接する金属とがウィスカによって接続されていれば、当該ウィスカに電流が流れて、ウィスカを焼き切ることができる。
【００４１】
また、高電圧発生回路３０が電気的に接続点Ａに接続されたときに、第１のスイッチ部１０の作用により、図４のＢ点における電位はグランド（０Ｖ）となる。このように、第１のスイッチ部１０は、負の高電圧を印加する接続点Ａを信号出力部２００から電気的に切断し、信号出力部２００に負の高電圧が印加されないようにしている。よって、ＣＭＯＳ等のようにマイナスの電圧に耐性の無い素子を信号出力部２００や信号受取部３００が含んで構成されていても当該素子を負の高電圧から保護することができる。一方、図４のＣ点における電位は負の高電圧となるが、信号出力部アナログ素子であるトランジスタには影響が無い。
【００４２】
なお、本第３構成例においても、上述した第１のスイッチ部１０の備えるプルアップ抵抗１２やスイッチ部１３は、信号出力部２００の内部に備えられてもよいし、第２のスイッチ部２０の備えるプルアップ抵抗２２やダイオード２３やプルダウン抵抗２４は、信号受取部３００の内部に備えられてもよい。
【００４３】
（５）変形例：
なお、上述した第１の構成例や第２の構成例においては、電子機器においてウィスカの除去対象部位を駆動する電源が正の場合を例に取り説明を行ったが、ウィスカの除去対象部位を駆動する電源が負の場合にも本発明は適用可能である。この場合、ダイオードの接続方向は上述した各構成例の逆となり、プルアップしていた箇所は負の定電圧に対してプルダウンされる。
【００４４】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【符号の説明】
【００４５】
１０…第１のスイッチ部、１１…ダイオード、１２…プルアップ抵抗、１３…スイッチ部、２０…第２のスイッチ部、２１…ダイオード、２２…プルアップ抵抗、２３…ダイオード、２４…プルダウン抵抗、３０…高電圧発生回路、３０ａ…高電圧発生回路、３０ｂ…高電圧発生回路、１００…ウィスカ自動除去回路、１００ａ〜１００ｄ…ウィスカ自動除去回路、２００…信号出力部、３００…信号受取部、Ｌ…ライン、ＴＰ…対象部位
【特許請求の範囲】
【請求項１】
信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、
前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、
前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第１ダイオードと、
前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第２ダイオードと、
を備えることを特徴とする電子機器。
【請求項２】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、アノードを前記第２ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおける前記第２ダイオードと前記信号受取部との間に介挿された第３ダイオードと、前記第２ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第１抵抗と、を更に備えることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、アノードを前記第２ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおいて前記第２ダイオードと前記信号受取部との間に介挿された第３ダイオードと、前記第２ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第１抵抗と、前記第３ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインをグランドにプルダウンする第２抵抗と、を更に備えることを特徴とする請求項１に記載の電子機器。
【請求項４】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、前記第１ダイオードと前記信号出力部との間で前記伝送ラインに接続されて前記伝送ラインをプルアップする第３抵抗と、前記第１ダイオードと前記信号出力部との間で前記伝送ラインに接続されてグランドに対する前記伝送ラインの接続を切替えるスイッチ部と、を更に備えることを特徴とする請求項１〜請求項３の何れか１項に記載の電子機器。
【請求項５】
前記伝送ラインを複数備え、
当該複数の伝送ラインは互いに平行に配置され、隣接する伝送ラインとの間をウィスカにて短絡される可能性があり、
前記高電圧発生回路は、第１の負の高電圧を発生する第１高電圧発生回路と、前記第１の負の高電圧とは異なる第２の負の高電圧を発生する第２高電圧発生回路と、を備え、
前記第１高電圧発生回路は、前記複数の伝送ラインの一部に接続されており、当該接続点に前記第１の負の高電圧を印加し、
前記第２高電圧発生回路は、前記複数の伝送ラインの前記第１高電圧発生回路とは異なる一部に接続されており、当該接続点に前記第２の負の高電圧を印加し、
前記第１高電圧発生回路が接続される伝送ラインと前記第２高電圧発生回路が接続される伝送ラインとは互いに隣接していることを特徴とする請求項１〜請求項４の何れか１項に記載の電子機器。
【請求項１】
信号出力部の出力する直流信号を信号受取部へ伝送する伝送ラインであって近傍金属との間をウィスカにて短絡される可能性のある伝送ラインを備える電子機器において、
前記伝送ラインとの接続点に当該電子機器の駆動電圧と逆極性の高電圧を印加する高電圧発生回路と、
前記信号出力部にカソードを向けつつ前記接続点にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号出力部との間に介挿された第１ダイオードと、
前記接続点にカソードを向けつつ前記信号受取部にアノードを向けて前記伝送ラインにおいて前記接続点と前記信号受取部との間に介挿された第２ダイオードと、
を備えることを特徴とする電子機器。
【請求項２】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、アノードを前記第２ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおける前記第２ダイオードと前記信号受取部との間に介挿された第３ダイオードと、前記第２ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第１抵抗と、を更に備えることを特徴とする請求項１に記載の電子機器。
【請求項３】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、アノードを前記第２ダイオードに向けつつカソードを前記信号受取部に向けて前記伝送ラインにおいて前記第２ダイオードと前記信号受取部との間に介挿された第３ダイオードと、前記第２ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインを所定の正の定電圧にプルアップする第１抵抗と、前記第３ダイオードと前記信号受取部との間で前記伝送ラインに接続されて前記伝送ラインをグランドにプルダウンする第２抵抗と、を更に備えることを特徴とする請求項１に記載の電子機器。
【請求項４】
前記高電圧発生回路は前記接続点に負の高電圧を印加する回路であり、
前記電子機器は、前記第１ダイオードと前記信号出力部との間で前記伝送ラインに接続されて前記伝送ラインをプルアップする第３抵抗と、前記第１ダイオードと前記信号出力部との間で前記伝送ラインに接続されてグランドに対する前記伝送ラインの接続を切替えるスイッチ部と、を更に備えることを特徴とする請求項１〜請求項３の何れか１項に記載の電子機器。
【請求項５】
前記伝送ラインを複数備え、
当該複数の伝送ラインは互いに平行に配置され、隣接する伝送ラインとの間をウィスカにて短絡される可能性があり、
前記高電圧発生回路は、第１の負の高電圧を発生する第１高電圧発生回路と、前記第１の負の高電圧とは異なる第２の負の高電圧を発生する第２高電圧発生回路と、を備え、
前記第１高電圧発生回路は、前記複数の伝送ラインの一部に接続されており、当該接続点に前記第１の負の高電圧を印加し、
前記第２高電圧発生回路は、前記複数の伝送ラインの前記第１高電圧発生回路とは異なる一部に接続されており、当該接続点に前記第２の負の高電圧を印加し、
前記第１高電圧発生回路が接続される伝送ラインと前記第２高電圧発生回路が接続される伝送ラインとは互いに隣接していることを特徴とする請求項１〜請求項４の何れか１項に記載の電子機器。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−２３０８５４（Ｐ２０１２−２３０８５４Ａ）
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願番号】特願２０１１−９９３２３（Ｐ２０１１−９９３２３）
【出願日】平成２３年４月２７日（２０１１．４．２７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２４年１１月２２日（２０１２．１１．２２）
【国際特許分類】
【出願日】平成２３年４月２７日（２０１１．４．２７）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]