電子源の製造装置、電子源の製造方法、電子源、及び、画像表示装置
【課題】均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供する。
【解決手段】本発明の電子源の製造装置は、マトリクス配線された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、を有することを特徴とする。
【解決手段】本発明の電子源の製造装置は、マトリクス配線された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子源の製造装置、電子源の製造方法、電子源、及び、画像表示装置に関する。
【背景技術】
【0002】
従来、電子放出素子として、熱陰極素子と冷陰極素子の2種類が知られている。冷陰極素子としては、例えば、電界放出型素子、金属/絶縁層/金属型放出素子、表面伝導型放出素子などが知られている。
【0003】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。表面伝導型放出素子として、SnO2薄膜を用いた素子がエリンソン等により報告されている(非特許文献1)。また、表面伝導型放出素子として、Au薄膜、In2O3/SnO2薄膜、カーボン薄膜などを用いた素子が報告されている(非特許文献2,3)。
【0004】
表面伝導型放出素子の素子構成の典型的な例について、図2を用いて説明する。図2は、非特許文献2で報告されている素子の平面図である。図2において、301は基板、302はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜302は図2に示すようにH字形の平面形状を有する。導電性薄膜302に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部303が形成される。図中の間隔Lは0.5〜1[mm]、Wは0.1[mm]とされている。なお、図示の便宜から、電子放出部303を導電性薄膜302の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【0005】
上述の表面伝導型放出素子においては、導電性薄膜302に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部303を形成するのが一般的である。通電フォーミングとは、導電性薄膜302の両端に一定の直流電圧、もしくは、非常にゆっくりとしたレート(例えば1V/分程度)で昇圧する直流電圧を印加する処理である。これにより、導電性薄膜302を局所的に破壊、変形、もしくは、変質させ、電気的に高抵抗な状態の電子放出部303が形成される。なお、局所的に破壊、変形、もしくは、変質した導電性薄膜302(電子放出部303)の一部には、亀裂が発生する。通電フォーミング後、導電性薄膜302に所定の電圧を印加すると、その亀裂付近から電子が放出される。
【0006】
上述の表面伝導型放出素子は、構造が単純なため、容易に製造することができる。そのため、大面積にわたり多数の素子を形成することができる。そこで、例えば特許文献1に開示されているように、多数の素子を配列して駆動するための方法が研究されている。
【0007】
また、表面伝導型放出素子において、例えば、画像表示装置、画像記録装置などの画像形成装置、荷電源等への応用が研究されている。
【0008】
特に、画像表示装置への応用としては、例えば特許文献2や特許文献3に開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、自発光型であるためバックライトを必要としない点や、視野角が広い点において液晶表示装置よりも優れている。
【0009】
発明者らは、従来、例えば図3に示す電気的な配線方法によるマルチ電子源の製造を試みてきた。すなわち、表面伝導型放出素子を二次元的に多数配列し、これらの素子を図3に示すようにマトリクス状に配線したマルチ電子源(マトリクス型マルチ電子源)の製造を試みてきた。
【0010】
図3において、201は表面伝導型放出素子を模式的に示したもの、202は行配線(行方向の配線)、203は列配線(列方向の配線)である。行配線202および列配線203は、実際には有限の電気抵抗を有する。図3において、それらの抵抗は行配線抵抗204および列配線抵抗205として示されている。図3の例では、表面伝導型放出素子は、マトリクス状の配線の交差部に位置する。上述(図3)のような配線方法を、単純マトリクス配線と呼ぶ。206、207は行配線および列配線の一端に設けられた端子である。
【0011】
なお、図示の便宜上、6×6のマトリクスを示しているが、マトリクスの規模はむろんこれに限ったわけではない。例えば、画像表示装置用のマルチ電子源の場合には、マトリクスの規模は、所望の画像表示を行うのに必要な素子数に応じて決定すればよい(必要な数の素子を配列させ、マトリクス状に配線すればよい)。
【0012】
表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の表面伝導型放出素子から電子を放出させるため、行配線202および列配線203に所定の電圧を印加する。例えば、マトリクス中の任意の行の表面伝導型放出素子を駆動するには、選択する行の行配線202に選択電圧Vsを印加し、同時に非選択の行の行配線202に非選択電圧Vnsを印加する。これと同期して列配線203に電子を放出させるための電圧(駆動電圧Ve)を印加する。この方法によれば、選択された行の表面伝導型放出素子には、Ve−Vsの電圧が印加され、また非選択の行の表面伝導型放出素子にはVe−Vnsの電圧が印加される(行配線抵抗204および列配線抵抗205による電圧降下は無視する)。Ve、Vs、Vnsの大きさを適宜設定すれば、選択された行の表面伝導型放出素子だけから所望の強度の電子を放出させることができる。列配線の各々に異なる駆動電圧Veを印加すれば、選択された行における素子の各々から、異なる強度の電子を放出させることができる。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Veを印加する時間の長さを変えれば、電子が放出される時間の長さを変えることができる。
【0013】
そのため、表面伝導型放出素子を単純マトリクス配線したマルチ電子源には様々な用途が期待されている。例えば、画像情報に応じた電圧信号を適宜印加すれば、画像表示装置用の電子源として応用できるものと期待される。
【0014】
一方、発明者らは表面伝導型放出素子の特性を改善するための研究を鋭意行った。その結果、製造工程において通電活性化処理を行うことが効果的であることを見いだした。
【0015】
既に述べたように、表面伝導型放出素子の電子放出部を形成する際には、導電性薄膜に電流を流して導電性薄膜を局所的に破壊、変形、もしくは、変質させて亀裂を形成する処理(通電フォーミング処理)を行うのが一般的である。この後、さらに通電活性化処理を行うことにより電子放出特性を大幅に改善することができる。
【0016】
通電活性化処理とは、通電フォーミング処理により形成された電子放出部に所定の条件で通電を行う(活性化電流を流す)ことにより、電子放出部の近傍に炭素もしくは炭素化合物を堆積させる処理のことである。例えば、所定の分圧の有機物を有する10−4Torr以上10−5Torr以下(全圧;1.33×10−2Pa以上1.33×10−3
Pa以下)の真空雰囲気中において、電圧パルスを定期的に印加する。それにより、電子放出部の近傍に炭素化合物を500Å以下の膜厚で堆積させる。炭素化合物は、例えば、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれか、もしくはその混合物である。但し、この条件はほんの一例であって、表面伝導型放出素子の材質や形状により適宜変更されるべきであることは言うまでもない。
【0017】
このような処理を行うことにより、通電フォーミング直後と比較して、同じ印加電圧における放出電流を100倍以上増加させることができる。したがって、上述の多数の表面伝導型放出素子を単純マトリクス配線したマルチ電子源を製造する際においても、各素子に通電処理(通電活性化処理)を行うことが望ましい。なお、通電活性化処理の後に、真空雰囲気中の有機物の分圧を低減させることが望ましい。
【0018】
また、表面伝導型放出素子を応用した各種画像表示パネルにおいては当然のことながら高品位・高精細な画像を表示可能であることが望まれる。それらは、例えば、単純マトリクス配線された多数の表面伝導型電子放出素子を用いることにより実現される。具体的には、数百〜数千もの行配線および列配線に接続された非常に多くの素子が必要となる。さらに、実際に高品位・高精細な各種画像形成パネルを作製するためには多数の表面伝導型放出素子(表面伝導型放出素子の素子特性)を均一に作製する必要がある。
【0019】
以下、通電フォーミングによる高抵抗化処理に続いて実施される通電活性化処理を各素子に対して均一に行う方法について詳細に説明する。
【0020】
従来、複数の表面伝導型放出素子を基板上にマトリクス状に配置(マトリクス配置)した電子源の通電活性化処理を行う方法として、特許文献4や、特許文献5に開示されている方法が用いられていた。具体的には、マトリクス配線のある行(または列)を選択し、選択した行(または列)配線側から電圧を印加する。そして、電圧を印加する行(または列)配線上の配線抵抗による電圧降下を緩和するための電圧を、選択した行(または列)配線と直交する列(または行)配線側から印加する。これにより、マトリクス配線上の多数の表面伝導型放出素子にほぼ均一な電圧(活性化電圧)を印加することがきる。即ち、通電活性化処理を各素子に対して均一に行うことができる。なお、特許文献4には、通電活性化処理を同時に行う配線の本数が一本(単ライン)の場合について開示されている。特許文献5には、通電活性化を同時に行う配線の本数が複数の場合について開示されている。また、行配線抵抗、列配線抵抗による電圧降下をそれぞれ補償する電圧を印加する方法は、特許文献6に開示されている。
【0021】
以下、多数の表面伝導型放出素子に通電活性化処理を施す方法として、行列状にマトリクス配線された表面伝導型放出素子を複数のグループに分割し、グループ単位に順次電圧を印加する方法について説明する。具体的には、図3に示すようなM行N列の表面伝導型放出素子に対して、1行を単位として1行ずつ順次電圧を印加する方法について説明する。
【0022】
まず、図4を用いて通電活性化装置の構成について説明する。図4は、従来の通電活性化装置の構成を示す図である。図4において、101は表面伝導型放出素子が配置された基板である。基板101には、複数の表面伝導型放出素子がマトリクス状に配置、配線されており、既にフォーミング処理が完了しているものとする。基板101は不図示の気密容器に封入される。この気密容器は不図示の真空排気装置に接続されて、内部を10−4〜10−5Torr程度に真空排気される。行配線端子206および列配線端子207には外部の電気回路が接続される。図4の例においては、行配線に順次電圧を印加し、行配線単位で活性化を行うものとする。電圧が印加される行配線を活性化ラインと定義する。
【0023】
図4において、102はメインコントローラである。メインコントローラ102は、電圧降下量算出部116から通知される電圧降下量に基づいて、行配線電圧印加部103、ライン選択回路104、及び、列配線電圧印加部106に対して指示を行う。具体的には、行配線電圧印加部103には通電活性化を行う行配線に対して印加する電圧を指示する。ライン選択回路104には通電活性化すべきラインの番号を指示する。列配線電圧印加部106に対しては各列配線に印加すべき電圧を指示する。なお、それらの指示は互いに同期して行われる。
【0024】
図3において、ある時点では、全ての列配線端子207と、特定の行配線端子208だけが通電され、それ以外の行配線端子206は電気的に絶縁される。そのため、例えば、図3に示す黒色の放出素子のみに対して通電活性化を行うことができる。
【0025】
図4において103は、行配線に対して適宜電圧を印加する行配線電圧印加部である。104は、メインコントローラの指示に従って活性化ラインを選択するライン選択回路である。106は、行配線電圧印加部103と同様に列配線に対して適宜電圧を印加する列配線電圧印加部である。107は、行配線電圧印加部103と列配線電圧印加部106に対して電力を供給する電源である。
【0026】
105は、選択した行配線に電圧が印加された際、その行における各放出素子に流れる電流を計測する電流検出回路である。電流検出回路105は、検出用抵抗Rmon(不図示)と、その抵抗の両端の電圧を計測する計測アンプ(不図示)で構成されている。これにより電流Idを検出し、電流Idを活性化電流値112として電圧降下量算出部116に出力する。即ち、電流検出回路105では、選択された行における各放出素子に流れる電流の総和が計測される。なお、検出用抵抗Rmonの抵抗値は、電流Idが流れて発生する電圧降下により、表面伝導型放出素子への印加電圧が影響を受けないように十分小さな値とする。
【0027】
117は、基板101を支持するステージ(支持体)である。ステージ117は、冷却水循環装置109から供給される冷却水110を内部に循環させることにより、基板101で発生する熱を外部に放出する機能を有する。121は、活性化電流値から基板の発熱量を算出する発熱量計測部である。発熱量計測部121はステージ温度コントローラ108に対して発熱量123を通知する。ステージ温度コントローラ108は、発熱量計測部121から通知された発熱量に基づいて、冷却水循環装置109に水温122を通知する。冷却水循環装置109は、ステージ温度コントローラ108から通知された水温122に基づいて冷却水110をステージ内に循環させる。
【0028】
116は、配線抵抗と電流検出回路105から通知される活性化電流値から電圧降下量を算出してメインコントローラ102に通知する電圧降下量算出部である。
【0029】
次に、配線抵抗による電圧降下の補償方法について詳細に説明する。通電活性化処理は、表面伝導型素子に対して所定の電圧(活性化電圧Eac)を印加することによりなされる。具体的には、配線抵抗の値が無視できる程度に小さければ、配線の両端の電圧差がEacになるようにすればよい。例えば、列配線端子Dy207には0Vの電圧を、行配線端子Dx206には−Eacの電圧を印加すればよい。しかし、一つの配線には数Ωから数百Ωの電気抵抗があり、活性化電流は例えば2mA程度であるため、配線抵抗による電圧降下は無視できない。また活性化電流の大きさは活性化の進行によって変化するため、電圧降下を補償するための電圧の大きさもそれに応じて変化させる必要がある。
【0030】
図5は、図3に対して電流検出回路105とライン選択回路104が接続されており、k行目が通電活性化されることを説明した模式図である。図5において電圧降下量を補償
するために、行配線側端子206には、活性化電圧Eacに列配線203上の電圧降下補償量dVyを加算した電圧を印加する。また、列配線側端子207には選択されている行配線202上の電圧降下を補償する電圧dVxを印加する。行配線端子206には、図4における行配線電圧印加部103がライン選択回路104と電流検出回路105を介して電圧を印加する。列配線端子207には列配線電圧印加部106が電圧を印加する。
【0031】
図6は、行配線に印加する電圧(行配線印加電圧)を例示したものである。図6は、例えば、図3におけるk行目の表面伝導型放出素子(図3中、黒色で示す)に印加する行配線印加電圧を例示したものである。列配線端子207から電流が流れると、電圧は列配線抵抗205によって降下する。それを補償するために行配線に印加する電圧dVyは、列配線の端子207から遠ざかるほど低くすればよい。
【0032】
図7は同様に列配線に印加する電圧(列配線印加電圧)を例示したものである。列配線端子207から電流が流れると、電圧は行配線抵抗204によって降下する。それを補償するために列配線に印加する電圧dVxは、行配線の端子206から遠ざかるほど高くすればよい。
【0033】
より具体的な印加電圧について詳細に説明する。まず、行配線印加電圧について説明する。上述したように、通電活性化中のライン毎の活性化電流は図4の電流検出回路105で随時計測することができる。図7において各素子に流れる電流I1〜INは常にほぼ等しいため、ライン上の各素子の活性化はほぼ一様に進行する。その電流値は電流検出回路105で検出される電流値Idを用いて、
I1=I2=・・・・=IN=Iave=Id/N (式1)
と表せる。また、各素子に流れる電流が列配線203を通過するときに生じる電圧降下量は通電活性化する行がk行目の場合、
dVy(k)=ry(1,k)×Iave (式2)
と表すことができる。なお、ry(1,k)は列配線の抵抗値(列配線側の端子207からk行目までの列配線の抵抗値)であり、
ry(1,k)=ry0+ry1+ry2+・・・・・+ryk (式3)
と表せる。
【0034】
式2で表される電圧降下量は列配線によらず一定であるので、行配線に印加する電圧を調整することによってこの電圧降下量dVy(k)を補償することができる。具体的には、行配線端子206にはdVy(k)にEacを加算した値を印加すればよい。即ち、行配線端子206には、
Dx(k)=−(Eac+dVy(k)) (式4)
を印加すればよい。なお、k=1,2,・・・Mである。
【0035】
図6は以上を模式的に示した図である。行配線印加電圧701が行配線番号に対して直線的に変化するのは、ある時点における列配線の配線抵抗および各素子の活性化電流が一様であるためである。
【0036】
次に、列配線印加電圧について説明する。列配線印加電圧は、行配線に活性化電流が流れることによる電圧降下を補償する必要がある。即ち、列配線端子207にはこの電圧降下補償量を印加すればよい。図5を用いて詳細に説明する。1列目で考えると、rx0とrx1にIaveのN個分の電流が流れることから電圧降下補償量dVx(1)すなわち列配線への印加電圧Dy(1)は、
Dy(1)=dVx(1)=(rx0+rx1)×Iave×N (式5)
と表せる。2列目の電圧降下量dVx(2)は同様に、rx2にIave×(N−1)の電流が流れるため、その電圧降下をdVx(1)に加算すればよい。即ち、2列目の電圧降下量は、
Dy(2)=dVx(2)
=dVx(1)+rx2×Iave×(N−1) (式6)
と表せる。即ち、j列目の電圧降下量は、
Dy(j)=dVx(j)
=dVx(j−1)+rxj×Iave×(N−j+1) (式7)
と表せる。但し、j=1,2,3,・・・,Nであり、j=1のとき、dVx(0)=0である。
【0037】
このように算出された列配線毎の印加電圧は、図7に示すように(列配線印加電圧702)、列番号の増加に伴って漸増する。
【0038】
図8〜10を用いて、列配線印加電圧と行配線印加電圧の時間的な変化について説明する。通電活性化は全ての素子が目標となる電流値(目標電流値)になるように行うものとする。目標電流値は必要とする電子放出量などから予め決定される。以下、基板101上の各素子の素子電流(活性化電流)が最終的に2mAになるように電流検出回路105出力をモニタしながら、通電活性化処理を行った場合について説明する。
【0039】
通電活性化処理を行う際、素子の電気特性は図8に示すような変化をする。すなわち、活性化の開始時には素子電流はほとんど流れず、通電と共に素子電流が増大し、かつ飽和する。図8において、時刻t1では活性化処理の初期段階で素子電流が小さく、時刻t2〜t3の間では素子電流は飽和している。このような場合、電圧降下の大きさは活性化電流に応じて変化する。そのため、行配線印加電圧は図9のように、列配線印加電圧は図10にように変化させる。このようにすることにより、行配線および列配線による電圧降下を補償して各素子に対してほぼ均一の活性化電圧を印加することができる。ひいては、表面伝導型放出素子の電子放出特性の均一性を改善することができる。
【0040】
【特許文献1】特開昭64−31332号公報
【特許文献2】米国特許第5066883号明細書
【特許文献3】特開平2−257551号公報
【特許文献4】特開2000−306500号公報
【特許文献5】特開2000−311593号公報
【特許文献6】特開2003−36782号公報
【非特許文献1】G.Dittmer:“Thin Solid Films”,9,317(1972)
【非特許文献2】M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Conf.”,519(1975)
【非特許文献3】荒木久他:真空、第26巻、第1号、22(1983)
【発明の開示】
【発明が解決しようとする課題】
【0041】
しかしながら、上述した方法を用いても電子放出特性のばらつきを完全に解消することは困難であった。発明者等は以下のような理由によりこのばらつきが発生することを見出した。上述した方法では、通電活性化処理中の配線抵抗(rx0〜rxN,ry0〜ryM)の大きさは、常に一定と仮定されているが、配線抵抗の温度は実際には処理中に発生する熱による基板の表面温度の変化に伴って変化している。具体的には、配線抵抗の温度が高温になると配線抵抗は大きくなり、同じ電流値であっても電圧降下量は大きくなる。逆に、配線抵抗の温度が低温になると配線抵抗は小さくなり、同じ電流値であっても電圧降下量は小さくなる。上述した方法では、このことが考慮されていないため、電子放出特性のばらつきが生じてしまうのである。具体的には、配線抵抗の温度が高温の場合に、列配線端子および行配線端子から離れた素子ほど電圧が印加されなくなる。逆に、配線抵抗の温度が低温の場合に、行配線端子および列配線端子から離れた素子ほど大き過ぎる電圧が印加されてしまう。
【0042】
例えば、配線に銀(Ag)を使用した場合を考える。行配線全体の抵抗値は10Ω程度と小さいが、仮に、通電処理において各素子に流れる電流が2mA、列配線が5760本あったとすると、一本の行配線には平均して5.7Aという大きな電流が流れることになる。仮に、基板表面温度が10℃高くなると、銀の比抵抗は4%程度上昇する。即ち、10Ωの抵抗は0.4Ω程度大きくなり、電圧降下の大きさは基板の端付近で約2V(=5.7A×0.4Ω)にもなる。そのため素子特性の均一性に影響を与えることとなる。
【0043】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【0044】
本発明の電子源の製造装置は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする。
【0045】
本発明の電子源の製造方法は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする。
【0046】
本発明の電子源は、
上記電子源の製造装置を用いて製造されたことを特徴とする。
【0047】
本発明の画像表示装置は、
上記電子源の製造装置を用いて製造された電子源を有することを特徴とする。
【発明の効果】
【0048】
本発明によれば、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【0049】
以下に本発明に好適ないくつかの実施例について説明する。なお、以下の実施例に示す電子源の製造装置は、基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子を有する電子源の製造方法である。特に、そのような複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置である。
【0050】
<実施例1>
図1は、本発明の実施例1に係る通電活性化装置の構成を示す図である。本実施例に係る通電活性化装置は、図4に示す従来の通電活性化装置と比較して、温度センサ111、基板表面温度計測部113、配線抵抗算出部114、基準温度・基準配線抵抗記憶部115を更に有する。
【0051】
温度センサ111は、基板の表面温度(基板表面温度)を検知するセンサである。温度センサ111としては、例えば、接触式の温度計(例えば、抵抗温度計など)や非接触式の温度計(例えば、放射温度計など)などを用いればよい。非接触式の温度計の場合には、温度センサ111は不図示の真空容器内に配置してもよいし、真空容器外に配置してもよい。温度センサ111を真空容器外に配置する場合には、気密容器に所望の波長の光を透過するビューポートを設け、それを透過した光を検知すればよい。本実施例では、気密容器にビューポートを設け、基板と対向する位置に温度センサ111として非接触式の温度計を設けるものとする。
【0052】
基板表面温度計測部113は、温度センサ111の出力値を元に基板表面温度を計測する計測部である。本実施例では、非接触式の温度計の出力値を元に基板表面温度を計測する。
【0053】
配線抵抗算出部114は、行配線と列配線の配線抵抗値を算出する算出部である。具体的には、通電活性化処理中に行配線と列配線の配線抵抗値を算出する。それらの配線抵抗値は、基準温度・基準配線抵抗記憶部115に記憶された基準温度と基準配線抵抗値(基準温度のときの行配線と列配線の配線抵抗値)、および、基板表面温度計測部113から通知される基板表面温度に基づいて算出される。算出方法の詳細については以下で説明する。なお、本実施例では、通電活性化中にそれらの配線抵抗値を随時算出して更新するも
のとする。
【0054】
基準温度・基準配線抵抗記憶部115は、上述したように、基準温度と基準配線抵抗値を記憶する記憶部である。基準温度・基準配線抵抗記憶部115としては、不揮発性メモリやハードディスクなど既存の技術を適用すればよい。
【0055】
なお、本実施例では、ステージ温度コントローラ108は、基板の表面温度を一定に保つために、基板表面温度に応じて冷却水循環装置109に対して水温を指示するものとする。
【0056】
本実施例に係る通電活性化装置の構成について、図11を用いて詳細に説明する。図11において、101は表面伝導型放出素子が配置された基板である。412は基板101上において素子および配線が設けられた領域(素子・配線領域)である。この素子・配線領域412は真空容器408とO−リング409とで外部の雰囲気から遮断されている。真空容器で覆われた領域(空間)は、真空ポンプ404とバルブ406を制御することにより真空雰囲気にすることができる。また真空容器408には有機ガス供給装置405が接続されており、通電活性化のためのガスを供給することができる。基板101は支持体403に設けられた静電チャック402によって吸着されることで固定されている。支持体403の内部には水冷配管410があり、その中を冷却水110が通過することで、素子・配線領域412で発生した熱401が外部へ運び出され、基板101は冷却される。413はビューポートであり、温度センサ111は、真空容器408に設けられたビューポート413を通じて素子・配線領域412から放射される光を検知する(基板表面の温度を検知する)。ビューポートは、放射される光を減衰させないような素材(例えば、フッ化バリウムの結晶など)で作られている。414は通電活性化処理のための電力を供給する電流プローブである。なお、図1におけるステージ117はこの静電チャック402、支持体403を簡略化して書いたものである。
【0057】
以下、行配線と列配線の間に印加する電圧の設定方法について詳細に説明する(なお、本実施例では、行配線電圧印加部と列配線電圧印加部とを併せたものが電圧印加手段に相当する)。本実施例では行配線の配線抵抗値(rx)および列配線の配線抵抗値(ry)を、それぞれ、次式のように定義する。
rx=rxb(1+α×(Trp−T0)) (式8)
ry=ryb(1+α×(Trp−T0)) (式9)
ここで、rxbは行配線の基準配線抵抗値、rybは列配線の基準配線抵抗値、T0は基準温度、Trpは現在の基板表面温度、αは温度変化に対する電気抵抗値の変化率である。なお、αは配線に用いる材料によって決定する定数である。
【0058】
配線抵抗値算出後は式1〜7と同様に電圧降下量の算出を行えばよい。具体的には、配線抵抗rx1〜rxNの抵抗値として、それぞれ、式8の配線抵抗値を用い、配線抵抗ry1〜ryMの抵抗値として、それぞれ、式9の配線抵抗値を用いればよい。それにより、すべての素子に均一な活性化電圧Eacを印加することができる。
【0059】
本実施例では、配線抵抗算出部が、基準温度・基準配線抵抗記憶部115に格納された基準温度及び基準配線抵抗値のデータ、および、基板表面温度に基づいて配線抵抗値を算出する。電圧降下量算出部が、算出された配線抵抗値と電流検出回路105からの活性化電流値112(活性化電流の値)とに基づいて配線抵抗による電圧降下量を算出する。そして、メインコントローラが、算出された電圧降下量に基づいて行配線と列配線との間に印加する電圧の値を制御する。これにより、配線抵抗による電圧降下が補償され、活性化
中の各素子の特性を補償することができる。
【0060】
活性化中の各素子の特性を補償する電圧値を出力するまでの様子について、図1及び図12〜16を用いて説明する。図12は、図8と同様、通電活性化処理中における素子電流の時間的変化を示す図である。図13はそのときの素子および配線抵抗から発生する熱量を模式的に示した図である。即ち、図13は、活性化電流が上昇するにしたがって発熱量が増大する様子を示す図である。図14はそのときの基板表面温度を示す図である。なお、本実施例では、上述したように、冷却水循環装置109で流される水温は基板表面温度に基づいて制御されるが、このような構成を採用しても基板表面温度を一定に保つことは困難である。具体的には、基板表面温度を一定に保つためには、発熱、ステージや基板および冷却水の熱容量、冷却水循環装置の廃熱能力などを考慮しなくてはならないため、困難となる。例えば、基板表面温度は、図14のように変動する。時刻t2,t3のように素子電流が同じであっても(図12)、基板表面温度が異なる(図14)のが一般的である。本実施例では、上述した方法により、図15,16に示すように電圧補償の大きさを状況に応じて異ならせることを可能とした。例えば、時刻t2の時の基板表面温度T2が、時刻t3の時の基板表面温度T3より高い場合、配線抵抗の電圧降下補償の大きさを、時刻t3よりも時刻t2のほうがより大きくなるように制御することができる。以上説明したような方法で、活性化時に生じる電圧降下を補償することができ、全ての素子の電子放出特性を均一化することができた。
【0061】
<実施例2>
以下、本発明の実施例2に係る表面伝導型放出素子の通電活性化装置について図17を用いて説明する。本実施例では、温度センサとして接触式の温度計を用いた場合について説明する。
【0062】
図17において111は基板表面温度を検知する温度センサである。温度センサは基板表面上ではあるが通電活性化処理に影響を及ぼさず、素子・配線領域のごく近傍にあって素子・基板領域の温度が十分に検知できる位置(素子領域(素子が位置する領域)の周縁部)に設ければよい。適切な力で基板に押し付けられる構成であれば(温度センサが基板に密着するような構成であれば)、温度センサは真空容器408に固定してもよい。なお、行配線と列配線の間に印加する電圧の設定方法は、実施例1と同様のため、説明を省略する。このような構成においても、実施例1と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0063】
<実施例3>
以下、本発明の実施例3に係る表面伝導型放出素子の通電活性化装置について説明する。実施例1では、基板の表面温度を検知するための温度センサとして、放射温度計を基板と対向する位置に設けた場合について説明したが、本実施例では、温度センサがステージ内(支持体中)に複数設けられている場合について説明する。その場合における基板表面温度の計測方法ついて図18を用いて説明する。
【0064】
図18において111a、111bは温度センサである。これらの温度センサは、基板表面の素子・配線領域412で発生した熱401の移動する方向(支持体内における熱の移動方向)に沿って配置されている。以下、温度センサ111aにより計測された温度をTa、温度センサ111bにより計測された温度をTbとして説明する。
【0065】
熱流束Q[W/cm2]の大きさは、次式で示すように、二つの温度センサの温度差に比例する。
Ta−Tb∝Q (式10)
この比例関係において、比例係数ρ1は温度センサ間の距離とその間の物質の物性(熱伝導率)から求めることができる。従って、式10は次式のように書くことができる。
Q=ρ1×(Ta−Tb) (式11)
【0066】
同様に、基板の発熱量Qは、温度センサ111aの温度Taと基板表面温度Trpの温度差に比例する(式12)。なお、上述した熱流束Qと発熱量Qは同じものであるが、発熱は基板表面で生じているため、センサ間とセンサ−基板間とで用語を使い分けている。
Trp−Ta∝Q (式12)
この比例関係において、比例係数ρ2は上述したρ1と同様に求めることができる。従って、式12は次式のように書くことができる。
Q= ρ2×(Trp−Ta) (式13)
【0067】
以上、式12と式13より、基板表面温度Trpは
Trp=(Ta−Tb)×(ρ1/ρ2)+Ta (式14)
と表すことができる。
【0068】
本実施例では、複数の温度センサの出力値に基づいて基板表面温度が算出される。具体的には、式14を用いて基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、実施例1,2と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0069】
<実施例4>
以下、本発明の実施例4に係る表面伝導型放出素子の通電活性化装置について説明する。実施例3では、基板の表面温度を検知するための温度センサが、支持体中に複数設けられている場合について説明したが、本実施例では、ステージ中の1つセンサと基板の発熱量とを用いて基板表面温度を算出する方法について説明する。なお、本実施例では、基板の発熱量を活性化電流の値に基づいて算出する場合について説明する。
【0070】
以下、本実施例における基板表面温度の計測方法について図19〜21を用いて説明する。図19に示すように、温度センサ111は基板表面の素子・配線領域412で発生した熱が通過する位置に設けられている。熱流束の大きさ、すなわち、単位面積・時間当たりの発熱量Qは、ある素子領域における配線抵抗と素子からの発熱を合計することで算出できる。そのことを、図20を用いて詳細に説明する。
【0071】
図20において、a,bは、それぞれ、素子の行方向、列方向の幅である。即ち、素子の面積はa×bと表すことができる。rxは行配線の1素子あたり抵抗値、ryは列配線の1素子あたり抵抗値、Ixはrxを流れる電流値、Iyはryを流れる電流値である。Ifは素子201を流れる電流値(活性化電流の値)、Eacは素子の両端にかかる電圧値(活性化電圧の値)、sは素子に電圧が印加されている実質的な時間の比率である。こ
のとき、単位面積・時間あたり発熱量は、
Q=s×(Ix2×rx+Iy2×ry+If×Eac)/(a×b) (式15)
と表すことができる。
【0072】
なお、行配線単位で通電活性化処理を行う場合、Ixの大きさは画素の位置によって変化するが、センサ111を通過する熱401を発生させる領域の電流量で置き換えてもよい。
【0073】
また、基板表面温度Trpと図19におけるセンサ温度Tstの温度差は、次式で示すように、発熱量Qに比例する。
Trp−Tst∝Q (式16)
この比例関係における比例係数ρ[K/(W/cm2)]は、実施例3で述べたように求めることができるので、式16は次式のように書くことができる。
Trp−Tst=ρ×Q (式17)
Trp=Tst+ρ×Q (式18)
式18に式15を代入することにより、基板表面温度を算出することができる。
【0074】
上述したような基板表面温度の算出は、図21で示すように、基板表面温度計測部113において、温度センサ111から送られる温度データと、電流検出回路105から送られる活性化電流値112とに基づいて算出できる。
【0075】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0076】
<実施例5>
以下、本発明の実施例5に係る表面伝導型放出素子の通電活性化装置について説明する。上記実施例では、行配線抵抗rx1〜rxN(列配線抵抗ry1〜ryM)を、それぞれ、行(列)に寄らず同じ値として用いたが、ライン単位の通電活性化処理を行う場合、素子毎の活性化電流は行毎にわずかに異なる。本実施例では、そのような活性化電流の違いを考慮した通電活性化処理について説明する。
【0077】
上述したように、各行配線に流れる電流は電流検出回路105で計測できる。本実施例では、電流検出回路105で計測した電流値(具体的には、各素子に流れる活性化電流の値)基づいて各行配線における取り出し配線領域(例えば、行配線のうちrx1から行配線端子までの部分に対応する領域)の基板表面温度を算出する。そして、算出された基板表面温度に基づいて、行配線毎に配線抵抗値、電圧降下量の算出を行う。それにより、算出される電圧降下量の精度を高めることができる。これを図3、図22を用いて詳細に説明する。図22は、図3における取り出し配線領域801を明示的に示した図である。以下、図22のk行目における電圧降下量の算出方法について説明する。
【0078】
図22において、取り出し配線の抵抗値をrx0とする。この抵抗による発熱Qは、次
式のように表すことができる。
Q(k)=s×(rx0(k)×Id(k)2)/(c×d) (式18)
ここで、c、dはそれぞれ一行あたりの取り出し配線領域802の行方向、列方向の幅であり、sは電圧が実質的に印加されている時間的な比率である。なお、一行あたりの取り出し配線領域802は、cとdが行毎に等しければどのように定めてもよい。式18においてk=1,2,・・・・Mである。また、取り出し配線の下部の温度は行配線によらず一定の値T0(基準温度)とすることができる。従って、各行の取り出し配線抵抗の温度は、
Tk=T0+ρ3×Q(k) (式19)
と表せる。ステージ表面には熱伝導率の高い材料(例えば、AlSiCやTi)の層が形成されており、取り出し配線下部の温度とは、取り出し配線が設けられた位置におけるその層の温度のことである。また、式19においてk=1,2,・・・・Mである。
【0079】
この配線抵抗の温度から、k行目の取り出し配線部の抵抗値rx0(k)は
rx0(k)=rx0b(1+α×(Tk−T0)) (式20)
と表せる(取り出し配線抵抗値算出手段)。ここで、T0は基準温度、rx0bは基準温度のときの取り出し配線抵抗値、Tkは現在の配線抵抗の温度である。なお、式20においてk=1,2,・・・・Mである。
【0080】
本実施例では、取り出し配線部の抵抗値rx0として、上述の方法により算出される抵抗値を用いる(他の抵抗は実施例1と同様とする)。これにより、行毎に活性化電流を異ならせることができるため、活性化時に生じる電圧降下量をより精度よく算出することができる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0081】
<実施例6>
以下、本発明の実施例6に係る表面伝導型放出素子の通電活性化装置について図23,24を用いて説明する。本実施例では、行配線の配線抵抗値を配線抵抗算出部とは独立に算出する(配線抵抗算出部による算出方法とは異なる方法で算出する)。そして、算出された行配線の配線抵抗値に基づいて基板表面温度を算出する。
【0082】
図23は表面伝導型放出素子を模式的に示したものである。図23において、202は行配線である。図3では、行配線202の一端にのみ端子が設けられているが、図23では行配線は、その両端に端子(一方を端子206、他方を端子208とする)を有している。
【0083】
図24は、本実施例に係る通電活性化装置の構成を示す図である。図24に示すように、本実施例に係る通電活性化装置は、図1で示した通電活性化装置と比較して、行配線の他方の端子208側にライン選択回路118と行配線電圧印加部119を更に有し、列配線の端子側に列配線選択回路120を更に有する。ライン選択回路118、行配線電圧印加部119、及び、列配線選択回路120は、それぞれ、メインコントローラ102に接続されている。
【0084】
この2つの行配線電圧印加部103,119を行配線の両端に接続することにより、行
配線には、その両端から異なった電圧を印加することができる(行配線の両端の間に電圧が印加することができる)。異なった電圧を印加したときに(行配線の両端の間に電圧を印加したときに)行配線に流れる電流量を電流検出回路105で計測することで、通電活性化中の配線抵抗の値を計測することができる。このとき、列配線は列配線選択回路により列配線電圧印加部106と電気的に遮断されるため、計測するための電流は列配線回路には流入しない。以下、行配線の配線抵抗値、及び、基板表面温度の算出方法について説明する。なお、基板表面温度を算出した後の処理は実施例1と同様のため、説明は省略する。
【0085】
行配線電圧印加部103の電圧をV1、行配線電圧印加部119の電圧をV2、電流検出回路105で検出した電流をIとすると、行配線の配線抵抗値rxallは次式のように表すことができる。即ち、列配線とは電気的に遮断された状態において、行配線に所定の電圧を印加した際に、該行配線に流れる電流の値から該行配線の配線抵抗値を算出することができる(行配線抵抗値算出手段)。なお、当該行配線の配線抵抗値の算出は、例えば、電圧降下量算出部により行われる。
rxall=(V1−V2)/I (式21)
【0086】
また、基準温度をT0、基板表面温度をTrp、温度変化に対する電気抵抗値の変化率をα、行配線の基準抵抗をrxallbとすると、行配線の抵抗値rxallは次式のように表すことができる。
rxall=rxallb(1+α×(Trp−T0)) (式22)
【0087】
式21,22より、基板表面温度は次式のように表すことができる。即ち、式21で算出された配線抵抗値に基づいて基板表面温度を算出することができる。
Trp=(rxall/rxallb−1)/α+T0 (式23)
このTrpを用いて行配線および列配線の抵抗値を補正することができる。
【0088】
このように、一旦、Trpを計算して配線抵抗値を求めることもできるが、行配線に関しては式21により行配線の配線抵抗値が算出可能に構成されているため、式21で算出された配線抵抗値を電圧降下量の算出に使用してもよい。
【0089】
また、図24ではライン選択回路118および行配線電圧印加部119を真空容器の外側に設けているが、簡易的に真空容器内に計測用の端子(それらを接続するための端子)を固定しておいてもよい。そうすることにより必要なときにライン選択回路118および行配線電圧印加部119を設けることができ、特定のあるいは全ての行配線の端子の間で行配線抵抗を計測することができる。
【0090】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0091】
<応用例>
次に、本実施形態に係る電子源の製造装置で製造された電子源を用いた画像表示装置の一例について説明する。
【0092】
本実施形態に係る電子源の製造装置で製造された電子源は、例えば、単純マトリクス配線により、個別の素子を選択し、独立に駆動可能とすることができる。本実施形態に係る電子源を用いて構成した画像表示装置について、図25を用いて説明する。図25は、画像表示装置の表示パネルの一例を示す模式図である。
【0093】
図25に示すように、画像表示装置は、X方向の容器外端子601、Y方向の容器外端子602、電子源基体613、リアプレート611、フェースプレート606、及び、支持枠612を備える。なお、電子源基体613は電子放出素子615を複数有しており、リアプレート611は、電子源基体613を固定するためのものである。フェースプレート606はガラス基体603の内面に画像形成部材(電子の照射によって発光する発光部材)である蛍光体としての蛍光膜604とメタルバック605等が形成されたものである。リアプレート611、フェースプレート606はフリットガラス等を用いて支持枠612に接続されている。外囲器617は、例えば大気中あるいは、窒素中で、400〜500℃の温度範囲で10分以上焼成することで、封着して構成される。
【0094】
上記画像表示装置は、各電子放出素子615に、容器外端子Dox1〜Doxm、Doy1〜Doynを介して電圧を印加する。各電子放出素子615は、当該印加された電圧に応じて電子を放出する。
【0095】
高圧端子614を介してメタルバック605、あるいは透明電極(不図示)に高圧を印加することで、当該放出された電子は加速する。
【0096】
加速された電子は、蛍光膜604に衝突し、発光が生じて画像が形成される。
【0097】
本実施形態に係る画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【0098】
以上述べたように、本実施形態に係る電子源の製造装置(製造方法)によれば、単純マトリクス配線された電子放出素子(表面伝導型放出素子)に通電活性化処理を行う際に、基板表面温度が変動した場合でも電圧降下補償を正確に行うことができる。即ち、いずれの素子にも均一な電圧を印加することができる。
【0099】
これにより、多数の表面伝導型放出素子を単純マトリクス配線上に構成した、マルチ電子源における表面伝導型放出素子を均一に作製することが可能となる。それにより、表面伝導型放出素子を例えば画像形成装置の電子源に用いた場合には、均一な輝度あるいは濃度の画像を得ることができる。
【図面の簡単な説明】
【0100】
【図1】図1は、実施例1に係る通電活性化装置の構成を示す図である。
【図2】図2は、表面伝導型放出素子の素子構成の典型的な例を示す平面図である。
【図3】図3は、通電活性化装置における配線方法の一例を示す図である。
【図4】図4は、従来の通電活性化装置の構成を示す図である。
【図5】図5は、電圧降下の補償方法を説明するための図である。
【図6】図6は、行配線側の印加電圧の一例を示す図である。
【図7】図7は、列配線側の印加電圧の一例を示す図である。
【図8】図8は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図9】図9は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図10】図10は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図11】図11は、実施例1に係る通電活性化装置の構成を示す図である。
【図12】図12は、通電活性化中における素子電流の時間的変化を示す図である。
【図13】図13は、通電活性化中における素子および配線抵抗から発生する熱量を模式的に示した図である。
【図14】図14は、通電活性化中における基板表面温度を示す図である。
【図15】図15は、実施例1における行配線設定電圧の一例を示す図である。
【図16】図16は、実施例1における列配線設定電圧の一例を示す図である。
【図17】図17は、実施例2に係る通電活性化装置の構成を示す図である。
【図18】図18は、実施例3に係る通電活性化装置の構成を示す図である。
【図19】図19は、実施例4に係る通電活性化装置の構成を示す図である。
【図20】図20は、発熱量の算出方法を説明するための図である。
【図21】図21は、実施例4に係る通電活性化装置の構成を示す図である。
【図22】図22は、取り出し配線領域を明示的に示した図である。
【図23】図23は、実施例6に係る通電活性化装置における配線方法の一例を示す図である。
【図24】図24は、実施例6に係る通電活性化装置の構成を示す図である。
【図25】図25は、画像表示装置の構成を示す模式図である。
【符号の説明】
【0101】
101 基板
102 メインコントローラ
103,119 行配線電圧印加部
104,118 ライン選択回路
105 電流検出回路
106 列配線電圧印加部
107 電源
【技術分野】
【0001】
本発明は、電子源の製造装置、電子源の製造方法、電子源、及び、画像表示装置に関する。
【背景技術】
【0002】
従来、電子放出素子として、熱陰極素子と冷陰極素子の2種類が知られている。冷陰極素子としては、例えば、電界放出型素子、金属/絶縁層/金属型放出素子、表面伝導型放出素子などが知られている。
【0003】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。表面伝導型放出素子として、SnO2薄膜を用いた素子がエリンソン等により報告されている(非特許文献1)。また、表面伝導型放出素子として、Au薄膜、In2O3/SnO2薄膜、カーボン薄膜などを用いた素子が報告されている(非特許文献2,3)。
【0004】
表面伝導型放出素子の素子構成の典型的な例について、図2を用いて説明する。図2は、非特許文献2で報告されている素子の平面図である。図2において、301は基板、302はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜302は図2に示すようにH字形の平面形状を有する。導電性薄膜302に後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部303が形成される。図中の間隔Lは0.5〜1[mm]、Wは0.1[mm]とされている。なお、図示の便宜から、電子放出部303を導電性薄膜302の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【0005】
上述の表面伝導型放出素子においては、導電性薄膜302に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部303を形成するのが一般的である。通電フォーミングとは、導電性薄膜302の両端に一定の直流電圧、もしくは、非常にゆっくりとしたレート(例えば1V/分程度)で昇圧する直流電圧を印加する処理である。これにより、導電性薄膜302を局所的に破壊、変形、もしくは、変質させ、電気的に高抵抗な状態の電子放出部303が形成される。なお、局所的に破壊、変形、もしくは、変質した導電性薄膜302(電子放出部303)の一部には、亀裂が発生する。通電フォーミング後、導電性薄膜302に所定の電圧を印加すると、その亀裂付近から電子が放出される。
【0006】
上述の表面伝導型放出素子は、構造が単純なため、容易に製造することができる。そのため、大面積にわたり多数の素子を形成することができる。そこで、例えば特許文献1に開示されているように、多数の素子を配列して駆動するための方法が研究されている。
【0007】
また、表面伝導型放出素子において、例えば、画像表示装置、画像記録装置などの画像形成装置、荷電源等への応用が研究されている。
【0008】
特に、画像表示装置への応用としては、例えば特許文献2や特許文献3に開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、自発光型であるためバックライトを必要としない点や、視野角が広い点において液晶表示装置よりも優れている。
【0009】
発明者らは、従来、例えば図3に示す電気的な配線方法によるマルチ電子源の製造を試みてきた。すなわち、表面伝導型放出素子を二次元的に多数配列し、これらの素子を図3に示すようにマトリクス状に配線したマルチ電子源(マトリクス型マルチ電子源)の製造を試みてきた。
【0010】
図3において、201は表面伝導型放出素子を模式的に示したもの、202は行配線(行方向の配線)、203は列配線(列方向の配線)である。行配線202および列配線203は、実際には有限の電気抵抗を有する。図3において、それらの抵抗は行配線抵抗204および列配線抵抗205として示されている。図3の例では、表面伝導型放出素子は、マトリクス状の配線の交差部に位置する。上述(図3)のような配線方法を、単純マトリクス配線と呼ぶ。206、207は行配線および列配線の一端に設けられた端子である。
【0011】
なお、図示の便宜上、6×6のマトリクスを示しているが、マトリクスの規模はむろんこれに限ったわけではない。例えば、画像表示装置用のマルチ電子源の場合には、マトリクスの規模は、所望の画像表示を行うのに必要な素子数に応じて決定すればよい(必要な数の素子を配列させ、マトリクス状に配線すればよい)。
【0012】
表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の表面伝導型放出素子から電子を放出させるため、行配線202および列配線203に所定の電圧を印加する。例えば、マトリクス中の任意の行の表面伝導型放出素子を駆動するには、選択する行の行配線202に選択電圧Vsを印加し、同時に非選択の行の行配線202に非選択電圧Vnsを印加する。これと同期して列配線203に電子を放出させるための電圧(駆動電圧Ve)を印加する。この方法によれば、選択された行の表面伝導型放出素子には、Ve−Vsの電圧が印加され、また非選択の行の表面伝導型放出素子にはVe−Vnsの電圧が印加される(行配線抵抗204および列配線抵抗205による電圧降下は無視する)。Ve、Vs、Vnsの大きさを適宜設定すれば、選択された行の表面伝導型放出素子だけから所望の強度の電子を放出させることができる。列配線の各々に異なる駆動電圧Veを印加すれば、選択された行における素子の各々から、異なる強度の電子を放出させることができる。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Veを印加する時間の長さを変えれば、電子が放出される時間の長さを変えることができる。
【0013】
そのため、表面伝導型放出素子を単純マトリクス配線したマルチ電子源には様々な用途が期待されている。例えば、画像情報に応じた電圧信号を適宜印加すれば、画像表示装置用の電子源として応用できるものと期待される。
【0014】
一方、発明者らは表面伝導型放出素子の特性を改善するための研究を鋭意行った。その結果、製造工程において通電活性化処理を行うことが効果的であることを見いだした。
【0015】
既に述べたように、表面伝導型放出素子の電子放出部を形成する際には、導電性薄膜に電流を流して導電性薄膜を局所的に破壊、変形、もしくは、変質させて亀裂を形成する処理(通電フォーミング処理)を行うのが一般的である。この後、さらに通電活性化処理を行うことにより電子放出特性を大幅に改善することができる。
【0016】
通電活性化処理とは、通電フォーミング処理により形成された電子放出部に所定の条件で通電を行う(活性化電流を流す)ことにより、電子放出部の近傍に炭素もしくは炭素化合物を堆積させる処理のことである。例えば、所定の分圧の有機物を有する10−4Torr以上10−5Torr以下(全圧;1.33×10−2Pa以上1.33×10−3
Pa以下)の真空雰囲気中において、電圧パルスを定期的に印加する。それにより、電子放出部の近傍に炭素化合物を500Å以下の膜厚で堆積させる。炭素化合物は、例えば、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれか、もしくはその混合物である。但し、この条件はほんの一例であって、表面伝導型放出素子の材質や形状により適宜変更されるべきであることは言うまでもない。
【0017】
このような処理を行うことにより、通電フォーミング直後と比較して、同じ印加電圧における放出電流を100倍以上増加させることができる。したがって、上述の多数の表面伝導型放出素子を単純マトリクス配線したマルチ電子源を製造する際においても、各素子に通電処理(通電活性化処理)を行うことが望ましい。なお、通電活性化処理の後に、真空雰囲気中の有機物の分圧を低減させることが望ましい。
【0018】
また、表面伝導型放出素子を応用した各種画像表示パネルにおいては当然のことながら高品位・高精細な画像を表示可能であることが望まれる。それらは、例えば、単純マトリクス配線された多数の表面伝導型電子放出素子を用いることにより実現される。具体的には、数百〜数千もの行配線および列配線に接続された非常に多くの素子が必要となる。さらに、実際に高品位・高精細な各種画像形成パネルを作製するためには多数の表面伝導型放出素子(表面伝導型放出素子の素子特性)を均一に作製する必要がある。
【0019】
以下、通電フォーミングによる高抵抗化処理に続いて実施される通電活性化処理を各素子に対して均一に行う方法について詳細に説明する。
【0020】
従来、複数の表面伝導型放出素子を基板上にマトリクス状に配置(マトリクス配置)した電子源の通電活性化処理を行う方法として、特許文献4や、特許文献5に開示されている方法が用いられていた。具体的には、マトリクス配線のある行(または列)を選択し、選択した行(または列)配線側から電圧を印加する。そして、電圧を印加する行(または列)配線上の配線抵抗による電圧降下を緩和するための電圧を、選択した行(または列)配線と直交する列(または行)配線側から印加する。これにより、マトリクス配線上の多数の表面伝導型放出素子にほぼ均一な電圧(活性化電圧)を印加することがきる。即ち、通電活性化処理を各素子に対して均一に行うことができる。なお、特許文献4には、通電活性化処理を同時に行う配線の本数が一本(単ライン)の場合について開示されている。特許文献5には、通電活性化を同時に行う配線の本数が複数の場合について開示されている。また、行配線抵抗、列配線抵抗による電圧降下をそれぞれ補償する電圧を印加する方法は、特許文献6に開示されている。
【0021】
以下、多数の表面伝導型放出素子に通電活性化処理を施す方法として、行列状にマトリクス配線された表面伝導型放出素子を複数のグループに分割し、グループ単位に順次電圧を印加する方法について説明する。具体的には、図3に示すようなM行N列の表面伝導型放出素子に対して、1行を単位として1行ずつ順次電圧を印加する方法について説明する。
【0022】
まず、図4を用いて通電活性化装置の構成について説明する。図4は、従来の通電活性化装置の構成を示す図である。図4において、101は表面伝導型放出素子が配置された基板である。基板101には、複数の表面伝導型放出素子がマトリクス状に配置、配線されており、既にフォーミング処理が完了しているものとする。基板101は不図示の気密容器に封入される。この気密容器は不図示の真空排気装置に接続されて、内部を10−4〜10−5Torr程度に真空排気される。行配線端子206および列配線端子207には外部の電気回路が接続される。図4の例においては、行配線に順次電圧を印加し、行配線単位で活性化を行うものとする。電圧が印加される行配線を活性化ラインと定義する。
【0023】
図4において、102はメインコントローラである。メインコントローラ102は、電圧降下量算出部116から通知される電圧降下量に基づいて、行配線電圧印加部103、ライン選択回路104、及び、列配線電圧印加部106に対して指示を行う。具体的には、行配線電圧印加部103には通電活性化を行う行配線に対して印加する電圧を指示する。ライン選択回路104には通電活性化すべきラインの番号を指示する。列配線電圧印加部106に対しては各列配線に印加すべき電圧を指示する。なお、それらの指示は互いに同期して行われる。
【0024】
図3において、ある時点では、全ての列配線端子207と、特定の行配線端子208だけが通電され、それ以外の行配線端子206は電気的に絶縁される。そのため、例えば、図3に示す黒色の放出素子のみに対して通電活性化を行うことができる。
【0025】
図4において103は、行配線に対して適宜電圧を印加する行配線電圧印加部である。104は、メインコントローラの指示に従って活性化ラインを選択するライン選択回路である。106は、行配線電圧印加部103と同様に列配線に対して適宜電圧を印加する列配線電圧印加部である。107は、行配線電圧印加部103と列配線電圧印加部106に対して電力を供給する電源である。
【0026】
105は、選択した行配線に電圧が印加された際、その行における各放出素子に流れる電流を計測する電流検出回路である。電流検出回路105は、検出用抵抗Rmon(不図示)と、その抵抗の両端の電圧を計測する計測アンプ(不図示)で構成されている。これにより電流Idを検出し、電流Idを活性化電流値112として電圧降下量算出部116に出力する。即ち、電流検出回路105では、選択された行における各放出素子に流れる電流の総和が計測される。なお、検出用抵抗Rmonの抵抗値は、電流Idが流れて発生する電圧降下により、表面伝導型放出素子への印加電圧が影響を受けないように十分小さな値とする。
【0027】
117は、基板101を支持するステージ(支持体)である。ステージ117は、冷却水循環装置109から供給される冷却水110を内部に循環させることにより、基板101で発生する熱を外部に放出する機能を有する。121は、活性化電流値から基板の発熱量を算出する発熱量計測部である。発熱量計測部121はステージ温度コントローラ108に対して発熱量123を通知する。ステージ温度コントローラ108は、発熱量計測部121から通知された発熱量に基づいて、冷却水循環装置109に水温122を通知する。冷却水循環装置109は、ステージ温度コントローラ108から通知された水温122に基づいて冷却水110をステージ内に循環させる。
【0028】
116は、配線抵抗と電流検出回路105から通知される活性化電流値から電圧降下量を算出してメインコントローラ102に通知する電圧降下量算出部である。
【0029】
次に、配線抵抗による電圧降下の補償方法について詳細に説明する。通電活性化処理は、表面伝導型素子に対して所定の電圧(活性化電圧Eac)を印加することによりなされる。具体的には、配線抵抗の値が無視できる程度に小さければ、配線の両端の電圧差がEacになるようにすればよい。例えば、列配線端子Dy207には0Vの電圧を、行配線端子Dx206には−Eacの電圧を印加すればよい。しかし、一つの配線には数Ωから数百Ωの電気抵抗があり、活性化電流は例えば2mA程度であるため、配線抵抗による電圧降下は無視できない。また活性化電流の大きさは活性化の進行によって変化するため、電圧降下を補償するための電圧の大きさもそれに応じて変化させる必要がある。
【0030】
図5は、図3に対して電流検出回路105とライン選択回路104が接続されており、k行目が通電活性化されることを説明した模式図である。図5において電圧降下量を補償
するために、行配線側端子206には、活性化電圧Eacに列配線203上の電圧降下補償量dVyを加算した電圧を印加する。また、列配線側端子207には選択されている行配線202上の電圧降下を補償する電圧dVxを印加する。行配線端子206には、図4における行配線電圧印加部103がライン選択回路104と電流検出回路105を介して電圧を印加する。列配線端子207には列配線電圧印加部106が電圧を印加する。
【0031】
図6は、行配線に印加する電圧(行配線印加電圧)を例示したものである。図6は、例えば、図3におけるk行目の表面伝導型放出素子(図3中、黒色で示す)に印加する行配線印加電圧を例示したものである。列配線端子207から電流が流れると、電圧は列配線抵抗205によって降下する。それを補償するために行配線に印加する電圧dVyは、列配線の端子207から遠ざかるほど低くすればよい。
【0032】
図7は同様に列配線に印加する電圧(列配線印加電圧)を例示したものである。列配線端子207から電流が流れると、電圧は行配線抵抗204によって降下する。それを補償するために列配線に印加する電圧dVxは、行配線の端子206から遠ざかるほど高くすればよい。
【0033】
より具体的な印加電圧について詳細に説明する。まず、行配線印加電圧について説明する。上述したように、通電活性化中のライン毎の活性化電流は図4の電流検出回路105で随時計測することができる。図7において各素子に流れる電流I1〜INは常にほぼ等しいため、ライン上の各素子の活性化はほぼ一様に進行する。その電流値は電流検出回路105で検出される電流値Idを用いて、
I1=I2=・・・・=IN=Iave=Id/N (式1)
と表せる。また、各素子に流れる電流が列配線203を通過するときに生じる電圧降下量は通電活性化する行がk行目の場合、
dVy(k)=ry(1,k)×Iave (式2)
と表すことができる。なお、ry(1,k)は列配線の抵抗値(列配線側の端子207からk行目までの列配線の抵抗値)であり、
ry(1,k)=ry0+ry1+ry2+・・・・・+ryk (式3)
と表せる。
【0034】
式2で表される電圧降下量は列配線によらず一定であるので、行配線に印加する電圧を調整することによってこの電圧降下量dVy(k)を補償することができる。具体的には、行配線端子206にはdVy(k)にEacを加算した値を印加すればよい。即ち、行配線端子206には、
Dx(k)=−(Eac+dVy(k)) (式4)
を印加すればよい。なお、k=1,2,・・・Mである。
【0035】
図6は以上を模式的に示した図である。行配線印加電圧701が行配線番号に対して直線的に変化するのは、ある時点における列配線の配線抵抗および各素子の活性化電流が一様であるためである。
【0036】
次に、列配線印加電圧について説明する。列配線印加電圧は、行配線に活性化電流が流れることによる電圧降下を補償する必要がある。即ち、列配線端子207にはこの電圧降下補償量を印加すればよい。図5を用いて詳細に説明する。1列目で考えると、rx0とrx1にIaveのN個分の電流が流れることから電圧降下補償量dVx(1)すなわち列配線への印加電圧Dy(1)は、
Dy(1)=dVx(1)=(rx0+rx1)×Iave×N (式5)
と表せる。2列目の電圧降下量dVx(2)は同様に、rx2にIave×(N−1)の電流が流れるため、その電圧降下をdVx(1)に加算すればよい。即ち、2列目の電圧降下量は、
Dy(2)=dVx(2)
=dVx(1)+rx2×Iave×(N−1) (式6)
と表せる。即ち、j列目の電圧降下量は、
Dy(j)=dVx(j)
=dVx(j−1)+rxj×Iave×(N−j+1) (式7)
と表せる。但し、j=1,2,3,・・・,Nであり、j=1のとき、dVx(0)=0である。
【0037】
このように算出された列配線毎の印加電圧は、図7に示すように(列配線印加電圧702)、列番号の増加に伴って漸増する。
【0038】
図8〜10を用いて、列配線印加電圧と行配線印加電圧の時間的な変化について説明する。通電活性化は全ての素子が目標となる電流値(目標電流値)になるように行うものとする。目標電流値は必要とする電子放出量などから予め決定される。以下、基板101上の各素子の素子電流(活性化電流)が最終的に2mAになるように電流検出回路105出力をモニタしながら、通電活性化処理を行った場合について説明する。
【0039】
通電活性化処理を行う際、素子の電気特性は図8に示すような変化をする。すなわち、活性化の開始時には素子電流はほとんど流れず、通電と共に素子電流が増大し、かつ飽和する。図8において、時刻t1では活性化処理の初期段階で素子電流が小さく、時刻t2〜t3の間では素子電流は飽和している。このような場合、電圧降下の大きさは活性化電流に応じて変化する。そのため、行配線印加電圧は図9のように、列配線印加電圧は図10にように変化させる。このようにすることにより、行配線および列配線による電圧降下を補償して各素子に対してほぼ均一の活性化電圧を印加することができる。ひいては、表面伝導型放出素子の電子放出特性の均一性を改善することができる。
【0040】
【特許文献1】特開昭64−31332号公報
【特許文献2】米国特許第5066883号明細書
【特許文献3】特開平2−257551号公報
【特許文献4】特開2000−306500号公報
【特許文献5】特開2000−311593号公報
【特許文献6】特開2003−36782号公報
【非特許文献1】G.Dittmer:“Thin Solid Films”,9,317(1972)
【非特許文献2】M.Hartwell and C.G.Fonstad:“IEEE Trans.ED Conf.”,519(1975)
【非特許文献3】荒木久他:真空、第26巻、第1号、22(1983)
【発明の開示】
【発明が解決しようとする課題】
【0041】
しかしながら、上述した方法を用いても電子放出特性のばらつきを完全に解消することは困難であった。発明者等は以下のような理由によりこのばらつきが発生することを見出した。上述した方法では、通電活性化処理中の配線抵抗(rx0〜rxN,ry0〜ryM)の大きさは、常に一定と仮定されているが、配線抵抗の温度は実際には処理中に発生する熱による基板の表面温度の変化に伴って変化している。具体的には、配線抵抗の温度が高温になると配線抵抗は大きくなり、同じ電流値であっても電圧降下量は大きくなる。逆に、配線抵抗の温度が低温になると配線抵抗は小さくなり、同じ電流値であっても電圧降下量は小さくなる。上述した方法では、このことが考慮されていないため、電子放出特性のばらつきが生じてしまうのである。具体的には、配線抵抗の温度が高温の場合に、列配線端子および行配線端子から離れた素子ほど電圧が印加されなくなる。逆に、配線抵抗の温度が低温の場合に、行配線端子および列配線端子から離れた素子ほど大き過ぎる電圧が印加されてしまう。
【0042】
例えば、配線に銀(Ag)を使用した場合を考える。行配線全体の抵抗値は10Ω程度と小さいが、仮に、通電処理において各素子に流れる電流が2mA、列配線が5760本あったとすると、一本の行配線には平均して5.7Aという大きな電流が流れることになる。仮に、基板表面温度が10℃高くなると、銀の比抵抗は4%程度上昇する。即ち、10Ωの抵抗は0.4Ω程度大きくなり、電圧降下の大きさは基板の端付近で約2V(=5.7A×0.4Ω)にもなる。そのため素子特性の均一性に影響を与えることとなる。
【0043】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【0044】
本発明の電子源の製造装置は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする。
【0045】
本発明の電子源の製造方法は、
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする。
【0046】
本発明の電子源は、
上記電子源の製造装置を用いて製造されたことを特徴とする。
【0047】
本発明の画像表示装置は、
上記電子源の製造装置を用いて製造された電子源を有することを特徴とする。
【発明の効果】
【0048】
本発明によれば、均一な電子放出特性を得られるような電子源の製造装置およびその製造方法と、それによって製造された電子源およびその電子源を用いた画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【0049】
以下に本発明に好適ないくつかの実施例について説明する。なお、以下の実施例に示す電子源の製造装置は、基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子を有する電子源の製造方法である。特に、そのような複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置である。
【0050】
<実施例1>
図1は、本発明の実施例1に係る通電活性化装置の構成を示す図である。本実施例に係る通電活性化装置は、図4に示す従来の通電活性化装置と比較して、温度センサ111、基板表面温度計測部113、配線抵抗算出部114、基準温度・基準配線抵抗記憶部115を更に有する。
【0051】
温度センサ111は、基板の表面温度(基板表面温度)を検知するセンサである。温度センサ111としては、例えば、接触式の温度計(例えば、抵抗温度計など)や非接触式の温度計(例えば、放射温度計など)などを用いればよい。非接触式の温度計の場合には、温度センサ111は不図示の真空容器内に配置してもよいし、真空容器外に配置してもよい。温度センサ111を真空容器外に配置する場合には、気密容器に所望の波長の光を透過するビューポートを設け、それを透過した光を検知すればよい。本実施例では、気密容器にビューポートを設け、基板と対向する位置に温度センサ111として非接触式の温度計を設けるものとする。
【0052】
基板表面温度計測部113は、温度センサ111の出力値を元に基板表面温度を計測する計測部である。本実施例では、非接触式の温度計の出力値を元に基板表面温度を計測する。
【0053】
配線抵抗算出部114は、行配線と列配線の配線抵抗値を算出する算出部である。具体的には、通電活性化処理中に行配線と列配線の配線抵抗値を算出する。それらの配線抵抗値は、基準温度・基準配線抵抗記憶部115に記憶された基準温度と基準配線抵抗値(基準温度のときの行配線と列配線の配線抵抗値)、および、基板表面温度計測部113から通知される基板表面温度に基づいて算出される。算出方法の詳細については以下で説明する。なお、本実施例では、通電活性化中にそれらの配線抵抗値を随時算出して更新するも
のとする。
【0054】
基準温度・基準配線抵抗記憶部115は、上述したように、基準温度と基準配線抵抗値を記憶する記憶部である。基準温度・基準配線抵抗記憶部115としては、不揮発性メモリやハードディスクなど既存の技術を適用すればよい。
【0055】
なお、本実施例では、ステージ温度コントローラ108は、基板の表面温度を一定に保つために、基板表面温度に応じて冷却水循環装置109に対して水温を指示するものとする。
【0056】
本実施例に係る通電活性化装置の構成について、図11を用いて詳細に説明する。図11において、101は表面伝導型放出素子が配置された基板である。412は基板101上において素子および配線が設けられた領域(素子・配線領域)である。この素子・配線領域412は真空容器408とO−リング409とで外部の雰囲気から遮断されている。真空容器で覆われた領域(空間)は、真空ポンプ404とバルブ406を制御することにより真空雰囲気にすることができる。また真空容器408には有機ガス供給装置405が接続されており、通電活性化のためのガスを供給することができる。基板101は支持体403に設けられた静電チャック402によって吸着されることで固定されている。支持体403の内部には水冷配管410があり、その中を冷却水110が通過することで、素子・配線領域412で発生した熱401が外部へ運び出され、基板101は冷却される。413はビューポートであり、温度センサ111は、真空容器408に設けられたビューポート413を通じて素子・配線領域412から放射される光を検知する(基板表面の温度を検知する)。ビューポートは、放射される光を減衰させないような素材(例えば、フッ化バリウムの結晶など)で作られている。414は通電活性化処理のための電力を供給する電流プローブである。なお、図1におけるステージ117はこの静電チャック402、支持体403を簡略化して書いたものである。
【0057】
以下、行配線と列配線の間に印加する電圧の設定方法について詳細に説明する(なお、本実施例では、行配線電圧印加部と列配線電圧印加部とを併せたものが電圧印加手段に相当する)。本実施例では行配線の配線抵抗値(rx)および列配線の配線抵抗値(ry)を、それぞれ、次式のように定義する。
rx=rxb(1+α×(Trp−T0)) (式8)
ry=ryb(1+α×(Trp−T0)) (式9)
ここで、rxbは行配線の基準配線抵抗値、rybは列配線の基準配線抵抗値、T0は基準温度、Trpは現在の基板表面温度、αは温度変化に対する電気抵抗値の変化率である。なお、αは配線に用いる材料によって決定する定数である。
【0058】
配線抵抗値算出後は式1〜7と同様に電圧降下量の算出を行えばよい。具体的には、配線抵抗rx1〜rxNの抵抗値として、それぞれ、式8の配線抵抗値を用い、配線抵抗ry1〜ryMの抵抗値として、それぞれ、式9の配線抵抗値を用いればよい。それにより、すべての素子に均一な活性化電圧Eacを印加することができる。
【0059】
本実施例では、配線抵抗算出部が、基準温度・基準配線抵抗記憶部115に格納された基準温度及び基準配線抵抗値のデータ、および、基板表面温度に基づいて配線抵抗値を算出する。電圧降下量算出部が、算出された配線抵抗値と電流検出回路105からの活性化電流値112(活性化電流の値)とに基づいて配線抵抗による電圧降下量を算出する。そして、メインコントローラが、算出された電圧降下量に基づいて行配線と列配線との間に印加する電圧の値を制御する。これにより、配線抵抗による電圧降下が補償され、活性化
中の各素子の特性を補償することができる。
【0060】
活性化中の各素子の特性を補償する電圧値を出力するまでの様子について、図1及び図12〜16を用いて説明する。図12は、図8と同様、通電活性化処理中における素子電流の時間的変化を示す図である。図13はそのときの素子および配線抵抗から発生する熱量を模式的に示した図である。即ち、図13は、活性化電流が上昇するにしたがって発熱量が増大する様子を示す図である。図14はそのときの基板表面温度を示す図である。なお、本実施例では、上述したように、冷却水循環装置109で流される水温は基板表面温度に基づいて制御されるが、このような構成を採用しても基板表面温度を一定に保つことは困難である。具体的には、基板表面温度を一定に保つためには、発熱、ステージや基板および冷却水の熱容量、冷却水循環装置の廃熱能力などを考慮しなくてはならないため、困難となる。例えば、基板表面温度は、図14のように変動する。時刻t2,t3のように素子電流が同じであっても(図12)、基板表面温度が異なる(図14)のが一般的である。本実施例では、上述した方法により、図15,16に示すように電圧補償の大きさを状況に応じて異ならせることを可能とした。例えば、時刻t2の時の基板表面温度T2が、時刻t3の時の基板表面温度T3より高い場合、配線抵抗の電圧降下補償の大きさを、時刻t3よりも時刻t2のほうがより大きくなるように制御することができる。以上説明したような方法で、活性化時に生じる電圧降下を補償することができ、全ての素子の電子放出特性を均一化することができた。
【0061】
<実施例2>
以下、本発明の実施例2に係る表面伝導型放出素子の通電活性化装置について図17を用いて説明する。本実施例では、温度センサとして接触式の温度計を用いた場合について説明する。
【0062】
図17において111は基板表面温度を検知する温度センサである。温度センサは基板表面上ではあるが通電活性化処理に影響を及ぼさず、素子・配線領域のごく近傍にあって素子・基板領域の温度が十分に検知できる位置(素子領域(素子が位置する領域)の周縁部)に設ければよい。適切な力で基板に押し付けられる構成であれば(温度センサが基板に密着するような構成であれば)、温度センサは真空容器408に固定してもよい。なお、行配線と列配線の間に印加する電圧の設定方法は、実施例1と同様のため、説明を省略する。このような構成においても、実施例1と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0063】
<実施例3>
以下、本発明の実施例3に係る表面伝導型放出素子の通電活性化装置について説明する。実施例1では、基板の表面温度を検知するための温度センサとして、放射温度計を基板と対向する位置に設けた場合について説明したが、本実施例では、温度センサがステージ内(支持体中)に複数設けられている場合について説明する。その場合における基板表面温度の計測方法ついて図18を用いて説明する。
【0064】
図18において111a、111bは温度センサである。これらの温度センサは、基板表面の素子・配線領域412で発生した熱401の移動する方向(支持体内における熱の移動方向)に沿って配置されている。以下、温度センサ111aにより計測された温度をTa、温度センサ111bにより計測された温度をTbとして説明する。
【0065】
熱流束Q[W/cm2]の大きさは、次式で示すように、二つの温度センサの温度差に比例する。
Ta−Tb∝Q (式10)
この比例関係において、比例係数ρ1は温度センサ間の距離とその間の物質の物性(熱伝導率)から求めることができる。従って、式10は次式のように書くことができる。
Q=ρ1×(Ta−Tb) (式11)
【0066】
同様に、基板の発熱量Qは、温度センサ111aの温度Taと基板表面温度Trpの温度差に比例する(式12)。なお、上述した熱流束Qと発熱量Qは同じものであるが、発熱は基板表面で生じているため、センサ間とセンサ−基板間とで用語を使い分けている。
Trp−Ta∝Q (式12)
この比例関係において、比例係数ρ2は上述したρ1と同様に求めることができる。従って、式12は次式のように書くことができる。
Q= ρ2×(Trp−Ta) (式13)
【0067】
以上、式12と式13より、基板表面温度Trpは
Trp=(Ta−Tb)×(ρ1/ρ2)+Ta (式14)
と表すことができる。
【0068】
本実施例では、複数の温度センサの出力値に基づいて基板表面温度が算出される。具体的には、式14を用いて基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、実施例1,2と同様に、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0069】
<実施例4>
以下、本発明の実施例4に係る表面伝導型放出素子の通電活性化装置について説明する。実施例3では、基板の表面温度を検知するための温度センサが、支持体中に複数設けられている場合について説明したが、本実施例では、ステージ中の1つセンサと基板の発熱量とを用いて基板表面温度を算出する方法について説明する。なお、本実施例では、基板の発熱量を活性化電流の値に基づいて算出する場合について説明する。
【0070】
以下、本実施例における基板表面温度の計測方法について図19〜21を用いて説明する。図19に示すように、温度センサ111は基板表面の素子・配線領域412で発生した熱が通過する位置に設けられている。熱流束の大きさ、すなわち、単位面積・時間当たりの発熱量Qは、ある素子領域における配線抵抗と素子からの発熱を合計することで算出できる。そのことを、図20を用いて詳細に説明する。
【0071】
図20において、a,bは、それぞれ、素子の行方向、列方向の幅である。即ち、素子の面積はa×bと表すことができる。rxは行配線の1素子あたり抵抗値、ryは列配線の1素子あたり抵抗値、Ixはrxを流れる電流値、Iyはryを流れる電流値である。Ifは素子201を流れる電流値(活性化電流の値)、Eacは素子の両端にかかる電圧値(活性化電圧の値)、sは素子に電圧が印加されている実質的な時間の比率である。こ
のとき、単位面積・時間あたり発熱量は、
Q=s×(Ix2×rx+Iy2×ry+If×Eac)/(a×b) (式15)
と表すことができる。
【0072】
なお、行配線単位で通電活性化処理を行う場合、Ixの大きさは画素の位置によって変化するが、センサ111を通過する熱401を発生させる領域の電流量で置き換えてもよい。
【0073】
また、基板表面温度Trpと図19におけるセンサ温度Tstの温度差は、次式で示すように、発熱量Qに比例する。
Trp−Tst∝Q (式16)
この比例関係における比例係数ρ[K/(W/cm2)]は、実施例3で述べたように求めることができるので、式16は次式のように書くことができる。
Trp−Tst=ρ×Q (式17)
Trp=Tst+ρ×Q (式18)
式18に式15を代入することにより、基板表面温度を算出することができる。
【0074】
上述したような基板表面温度の算出は、図21で示すように、基板表面温度計測部113において、温度センサ111から送られる温度データと、電流検出回路105から送られる活性化電流値112とに基づいて算出できる。
【0075】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0076】
<実施例5>
以下、本発明の実施例5に係る表面伝導型放出素子の通電活性化装置について説明する。上記実施例では、行配線抵抗rx1〜rxN(列配線抵抗ry1〜ryM)を、それぞれ、行(列)に寄らず同じ値として用いたが、ライン単位の通電活性化処理を行う場合、素子毎の活性化電流は行毎にわずかに異なる。本実施例では、そのような活性化電流の違いを考慮した通電活性化処理について説明する。
【0077】
上述したように、各行配線に流れる電流は電流検出回路105で計測できる。本実施例では、電流検出回路105で計測した電流値(具体的には、各素子に流れる活性化電流の値)基づいて各行配線における取り出し配線領域(例えば、行配線のうちrx1から行配線端子までの部分に対応する領域)の基板表面温度を算出する。そして、算出された基板表面温度に基づいて、行配線毎に配線抵抗値、電圧降下量の算出を行う。それにより、算出される電圧降下量の精度を高めることができる。これを図3、図22を用いて詳細に説明する。図22は、図3における取り出し配線領域801を明示的に示した図である。以下、図22のk行目における電圧降下量の算出方法について説明する。
【0078】
図22において、取り出し配線の抵抗値をrx0とする。この抵抗による発熱Qは、次
式のように表すことができる。
Q(k)=s×(rx0(k)×Id(k)2)/(c×d) (式18)
ここで、c、dはそれぞれ一行あたりの取り出し配線領域802の行方向、列方向の幅であり、sは電圧が実質的に印加されている時間的な比率である。なお、一行あたりの取り出し配線領域802は、cとdが行毎に等しければどのように定めてもよい。式18においてk=1,2,・・・・Mである。また、取り出し配線の下部の温度は行配線によらず一定の値T0(基準温度)とすることができる。従って、各行の取り出し配線抵抗の温度は、
Tk=T0+ρ3×Q(k) (式19)
と表せる。ステージ表面には熱伝導率の高い材料(例えば、AlSiCやTi)の層が形成されており、取り出し配線下部の温度とは、取り出し配線が設けられた位置におけるその層の温度のことである。また、式19においてk=1,2,・・・・Mである。
【0079】
この配線抵抗の温度から、k行目の取り出し配線部の抵抗値rx0(k)は
rx0(k)=rx0b(1+α×(Tk−T0)) (式20)
と表せる(取り出し配線抵抗値算出手段)。ここで、T0は基準温度、rx0bは基準温度のときの取り出し配線抵抗値、Tkは現在の配線抵抗の温度である。なお、式20においてk=1,2,・・・・Mである。
【0080】
本実施例では、取り出し配線部の抵抗値rx0として、上述の方法により算出される抵抗値を用いる(他の抵抗は実施例1と同様とする)。これにより、行毎に活性化電流を異ならせることができるため、活性化時に生じる電圧降下量をより精度よく算出することができる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0081】
<実施例6>
以下、本発明の実施例6に係る表面伝導型放出素子の通電活性化装置について図23,24を用いて説明する。本実施例では、行配線の配線抵抗値を配線抵抗算出部とは独立に算出する(配線抵抗算出部による算出方法とは異なる方法で算出する)。そして、算出された行配線の配線抵抗値に基づいて基板表面温度を算出する。
【0082】
図23は表面伝導型放出素子を模式的に示したものである。図23において、202は行配線である。図3では、行配線202の一端にのみ端子が設けられているが、図23では行配線は、その両端に端子(一方を端子206、他方を端子208とする)を有している。
【0083】
図24は、本実施例に係る通電活性化装置の構成を示す図である。図24に示すように、本実施例に係る通電活性化装置は、図1で示した通電活性化装置と比較して、行配線の他方の端子208側にライン選択回路118と行配線電圧印加部119を更に有し、列配線の端子側に列配線選択回路120を更に有する。ライン選択回路118、行配線電圧印加部119、及び、列配線選択回路120は、それぞれ、メインコントローラ102に接続されている。
【0084】
この2つの行配線電圧印加部103,119を行配線の両端に接続することにより、行
配線には、その両端から異なった電圧を印加することができる(行配線の両端の間に電圧が印加することができる)。異なった電圧を印加したときに(行配線の両端の間に電圧を印加したときに)行配線に流れる電流量を電流検出回路105で計測することで、通電活性化中の配線抵抗の値を計測することができる。このとき、列配線は列配線選択回路により列配線電圧印加部106と電気的に遮断されるため、計測するための電流は列配線回路には流入しない。以下、行配線の配線抵抗値、及び、基板表面温度の算出方法について説明する。なお、基板表面温度を算出した後の処理は実施例1と同様のため、説明は省略する。
【0085】
行配線電圧印加部103の電圧をV1、行配線電圧印加部119の電圧をV2、電流検出回路105で検出した電流をIとすると、行配線の配線抵抗値rxallは次式のように表すことができる。即ち、列配線とは電気的に遮断された状態において、行配線に所定の電圧を印加した際に、該行配線に流れる電流の値から該行配線の配線抵抗値を算出することができる(行配線抵抗値算出手段)。なお、当該行配線の配線抵抗値の算出は、例えば、電圧降下量算出部により行われる。
rxall=(V1−V2)/I (式21)
【0086】
また、基準温度をT0、基板表面温度をTrp、温度変化に対する電気抵抗値の変化率をα、行配線の基準抵抗をrxallbとすると、行配線の抵抗値rxallは次式のように表すことができる。
rxall=rxallb(1+α×(Trp−T0)) (式22)
【0087】
式21,22より、基板表面温度は次式のように表すことができる。即ち、式21で算出された配線抵抗値に基づいて基板表面温度を算出することができる。
Trp=(rxall/rxallb−1)/α+T0 (式23)
このTrpを用いて行配線および列配線の抵抗値を補正することができる。
【0088】
このように、一旦、Trpを計算して配線抵抗値を求めることもできるが、行配線に関しては式21により行配線の配線抵抗値が算出可能に構成されているため、式21で算出された配線抵抗値を電圧降下量の算出に使用してもよい。
【0089】
また、図24ではライン選択回路118および行配線電圧印加部119を真空容器の外側に設けているが、簡易的に真空容器内に計測用の端子(それらを接続するための端子)を固定しておいてもよい。そうすることにより必要なときにライン選択回路118および行配線電圧印加部119を設けることができ、特定のあるいは全ての行配線の端子の間で行配線抵抗を計測することができる。
【0090】
本実施例では、上述した方法で基板表面温度が算出される。そして、実施例1と同様に、算出された基板表面温度を用いて配線抵抗値及び電圧降下量が算出され、通電活性化処理が行われる。本実施例に係る通電活性化装置で通電活性化処理を行った結果、通電活性化処理中に生じる電圧降下を補償することができ、全ての素子の電子放出特性が均一化された。
【0091】
<応用例>
次に、本実施形態に係る電子源の製造装置で製造された電子源を用いた画像表示装置の一例について説明する。
【0092】
本実施形態に係る電子源の製造装置で製造された電子源は、例えば、単純マトリクス配線により、個別の素子を選択し、独立に駆動可能とすることができる。本実施形態に係る電子源を用いて構成した画像表示装置について、図25を用いて説明する。図25は、画像表示装置の表示パネルの一例を示す模式図である。
【0093】
図25に示すように、画像表示装置は、X方向の容器外端子601、Y方向の容器外端子602、電子源基体613、リアプレート611、フェースプレート606、及び、支持枠612を備える。なお、電子源基体613は電子放出素子615を複数有しており、リアプレート611は、電子源基体613を固定するためのものである。フェースプレート606はガラス基体603の内面に画像形成部材(電子の照射によって発光する発光部材)である蛍光体としての蛍光膜604とメタルバック605等が形成されたものである。リアプレート611、フェースプレート606はフリットガラス等を用いて支持枠612に接続されている。外囲器617は、例えば大気中あるいは、窒素中で、400〜500℃の温度範囲で10分以上焼成することで、封着して構成される。
【0094】
上記画像表示装置は、各電子放出素子615に、容器外端子Dox1〜Doxm、Doy1〜Doynを介して電圧を印加する。各電子放出素子615は、当該印加された電圧に応じて電子を放出する。
【0095】
高圧端子614を介してメタルバック605、あるいは透明電極(不図示)に高圧を印加することで、当該放出された電子は加速する。
【0096】
加速された電子は、蛍光膜604に衝突し、発光が生じて画像が形成される。
【0097】
本実施形態に係る画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【0098】
以上述べたように、本実施形態に係る電子源の製造装置(製造方法)によれば、単純マトリクス配線された電子放出素子(表面伝導型放出素子)に通電活性化処理を行う際に、基板表面温度が変動した場合でも電圧降下補償を正確に行うことができる。即ち、いずれの素子にも均一な電圧を印加することができる。
【0099】
これにより、多数の表面伝導型放出素子を単純マトリクス配線上に構成した、マルチ電子源における表面伝導型放出素子を均一に作製することが可能となる。それにより、表面伝導型放出素子を例えば画像形成装置の電子源に用いた場合には、均一な輝度あるいは濃度の画像を得ることができる。
【図面の簡単な説明】
【0100】
【図1】図1は、実施例1に係る通電活性化装置の構成を示す図である。
【図2】図2は、表面伝導型放出素子の素子構成の典型的な例を示す平面図である。
【図3】図3は、通電活性化装置における配線方法の一例を示す図である。
【図4】図4は、従来の通電活性化装置の構成を示す図である。
【図5】図5は、電圧降下の補償方法を説明するための図である。
【図6】図6は、行配線側の印加電圧の一例を示す図である。
【図7】図7は、列配線側の印加電圧の一例を示す図である。
【図8】図8は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図9】図9は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図10】図10は、列配線印加電圧と行配線印加電圧の時間的な変化について説明するための図である。
【図11】図11は、実施例1に係る通電活性化装置の構成を示す図である。
【図12】図12は、通電活性化中における素子電流の時間的変化を示す図である。
【図13】図13は、通電活性化中における素子および配線抵抗から発生する熱量を模式的に示した図である。
【図14】図14は、通電活性化中における基板表面温度を示す図である。
【図15】図15は、実施例1における行配線設定電圧の一例を示す図である。
【図16】図16は、実施例1における列配線設定電圧の一例を示す図である。
【図17】図17は、実施例2に係る通電活性化装置の構成を示す図である。
【図18】図18は、実施例3に係る通電活性化装置の構成を示す図である。
【図19】図19は、実施例4に係る通電活性化装置の構成を示す図である。
【図20】図20は、発熱量の算出方法を説明するための図である。
【図21】図21は、実施例4に係る通電活性化装置の構成を示す図である。
【図22】図22は、取り出し配線領域を明示的に示した図である。
【図23】図23は、実施例6に係る通電活性化装置における配線方法の一例を示す図である。
【図24】図24は、実施例6に係る通電活性化装置の構成を示す図である。
【図25】図25は、画像表示装置の構成を示す模式図である。
【符号の説明】
【0101】
101 基板
102 メインコントローラ
103,119 行配線電圧印加部
104,118 ライン選択回路
105 電流検出回路
106 列配線電圧印加部
107 電源
【特許請求の範囲】
【請求項1】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする電子源の製造装置。
【請求項2】
前記配線抵抗値算出手段は、前記基板の表面温度に基づいて行配線と列配線の配線抵抗値を算出する
ことを特徴とする請求項1に記載の電子源の製造装置。
【請求項3】
前記基板の表面温度は、非接触式の温度計により計測された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項4】
前記基板の表面温度は、素子領域の周縁部に設けられた接触式の温度計により計測された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項5】
基板を支持する支持体と、
前記支持体中に設けられた複数の温度センサと、
を更に備え、
前記基板の表面温度は、前記複数の温度センサの出力値に基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項6】
前記複数の温度センサは、前記支持体内における熱の移動方向に沿って配置されていることを特徴とする請求項5に記載の電子源の製造装置。
【請求項7】
基板を支持する支持体と、
前記支持体中に設けられた温度センサと、
を更に備え、
前記表面温度は、前記温度センサの出力値と前記基板の発熱量とに基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項8】
前記基板の発熱量は、前記活性化電流の値に基づいて算出される
ことを特徴とする請求項7に記載の電子源の製造装置。
【請求項9】
前記行配線毎に前記行配線の取り出し部分の配線抵抗値を算出する取り出し配線抵抗値算出手段を更に備え、
前記電圧降下量算出手段は、前記配線抵抗値算出手段で算出された行配線の配線抵抗値及び前記取り出し配線抵抗値算出手段で算出された配線抵抗値に基づいて、前記行配線の
配線抵抗による電圧降下量を算出し、前記配線抵抗値算出手段で算出された列配線の配線抵抗値に基づいて、前記列配線の配線抵抗による電圧降下量を算出する
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項10】
前記行配線の取り出し部分の配線抵抗値は、前記活性化電流の値に基づいて算出されることを特徴とする請求項9に記載の電子源の製造装置。
【請求項11】
前記行配線は、その両端に端子を有しており、
前記行配線の両端の間に電圧を印加したときに該行配線に流れる電流の値から、該行配線の配線抵抗値を算出する行配線抵抗値算出手段を更に備え、
前記基板の表面温度は、前記行配線抵抗値算出手段で算出された配線抵抗値に基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項12】
前記各行配線には、その両端の端子から電圧が印加される
ことを特徴とする請求項11に記載の電子源の製造装置。
【請求項13】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする電子源の製造方法。
【請求項14】
請求項1〜12のいずれか一つに記載の電子源の製造装置を用いて製造されたことを特徴とする電子源。
【請求項15】
請求項1〜12のいずれか一つに記載の電子源の製造装置を用いて製造された電子源を有することを特徴とする画像表示装置。
【請求項1】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造装置であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加する電圧印加手段と、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出する配線抵抗値算出手段と、
前記配線抵抗値算出手段で算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出する電圧降下量算出手段と、
前記電圧降下量算出手段で算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御する制御手段と、
を有することを特徴とする電子源の製造装置。
【請求項2】
前記配線抵抗値算出手段は、前記基板の表面温度に基づいて行配線と列配線の配線抵抗値を算出する
ことを特徴とする請求項1に記載の電子源の製造装置。
【請求項3】
前記基板の表面温度は、非接触式の温度計により計測された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項4】
前記基板の表面温度は、素子領域の周縁部に設けられた接触式の温度計により計測された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項5】
基板を支持する支持体と、
前記支持体中に設けられた複数の温度センサと、
を更に備え、
前記基板の表面温度は、前記複数の温度センサの出力値に基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項6】
前記複数の温度センサは、前記支持体内における熱の移動方向に沿って配置されていることを特徴とする請求項5に記載の電子源の製造装置。
【請求項7】
基板を支持する支持体と、
前記支持体中に設けられた温度センサと、
を更に備え、
前記表面温度は、前記温度センサの出力値と前記基板の発熱量とに基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項8】
前記基板の発熱量は、前記活性化電流の値に基づいて算出される
ことを特徴とする請求項7に記載の電子源の製造装置。
【請求項9】
前記行配線毎に前記行配線の取り出し部分の配線抵抗値を算出する取り出し配線抵抗値算出手段を更に備え、
前記電圧降下量算出手段は、前記配線抵抗値算出手段で算出された行配線の配線抵抗値及び前記取り出し配線抵抗値算出手段で算出された配線抵抗値に基づいて、前記行配線の
配線抵抗による電圧降下量を算出し、前記配線抵抗値算出手段で算出された列配線の配線抵抗値に基づいて、前記列配線の配線抵抗による電圧降下量を算出する
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項10】
前記行配線の取り出し部分の配線抵抗値は、前記活性化電流の値に基づいて算出されることを特徴とする請求項9に記載の電子源の製造装置。
【請求項11】
前記行配線は、その両端に端子を有しており、
前記行配線の両端の間に電圧を印加したときに該行配線に流れる電流の値から、該行配線の配線抵抗値を算出する行配線抵抗値算出手段を更に備え、
前記基板の表面温度は、前記行配線抵抗値算出手段で算出された配線抵抗値に基づいて算出された温度である
ことを特徴とする請求項2に記載の電子源の製造装置。
【請求項12】
前記各行配線には、その両端の端子から電圧が印加される
ことを特徴とする請求項11に記載の電子源の製造装置。
【請求項13】
基板上に設けられた複数の行配線と複数の列配線との間に接続され、且つ、マトリクス配置された複数の電子放出素子のそれぞれに対し、活性化電流を流す通電活性化処理を施すことによって各電子放出素子を活性化する電子源の製造方法であって、
各電子放出素子に活性化電流を流すために、行配線と列配線との間に電圧を印加するステップと、
前記通電活性化処理中に行配線と列配線の配線抵抗値を算出するステップと、
前記算出された配線抵抗値に基づいて、配線抵抗による電圧降下量を算出するステップと、
前記算出された電圧降下量に基づいて、前記行配線と列配線との間に印加する電圧の値を制御するステップと、
を有することを特徴とする電子源の製造方法。
【請求項14】
請求項1〜12のいずれか一つに記載の電子源の製造装置を用いて製造されたことを特徴とする電子源。
【請求項15】
請求項1〜12のいずれか一つに記載の電子源の製造装置を用いて製造された電子源を有することを特徴とする画像表示装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【公開番号】特開2009−289531(P2009−289531A)
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願番号】特願2008−139267(P2008−139267)
【出願日】平成20年5月28日(2008.5.28)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
【公開日】平成21年12月10日(2009.12.10)
【国際特許分類】
【出願日】平成20年5月28日(2008.5.28)
【出願人】(000001007)キヤノン株式会社 (59,756)
【Fターム(参考)】
[ Back to top ]