電子装置及び電子機器
【課題】 簡易な回路構成でトランジスタの閾値電圧のばらつきを抑制することができる電子装置及び電子機器を提供する。
【解決手段】 走査信号を走査線に供給する走査線駆動回路１３、データ電流をデータ線に出力するデータ線駆動回路１４、及び走査線駆動回路１３及びデータ線駆動回路に制御信号を供給する信号生成回路１１のうち全部又は一部をICチップにより構成した。
【解決手段】 走査信号を走査線に供給する走査線駆動回路１３、データ電流をデータ線に出力するデータ線駆動回路１４、及び走査線駆動回路１３及びデータ線駆動回路に制御信号を供給する信号生成回路１１のうち全部又は一部をICチップにより構成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置び電子機器に関するものである。
【背景技術】
【０００２】
近年、有機ＥＬ素子は低電力で駆動することができる自発光素子であるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現することができると期待されている。
【０００３】
例えば、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子等を備えた電気光学装置の駆動方式の一つに、アクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の電気光学装置は、その表示パネル部に複数の画素回路がマトリクス状に配置されており、それら各画素回路は、電気光学素子と、その電気光学素子に駆動電力を供給するための駆動用トランジスタとを備えている。
【０００４】
前記駆動用トランジスタは、画素回路毎にその閾値電圧などの特性にばらつきがあるため、同じ階調に対応するデータ信号が供給されても電気光学素子の輝度が各画素毎に異なってしまう場合がある。特に、前記駆動用トランジスタとして薄膜トランジスタを用いた場合は、その閾値電圧のばらつきが顕著となる。従って、画素回路には、この駆動用トランジスタの特性ばらつきを抑制するためのトランジスタが設けられている（特許文献１）。
【０００５】
【特許文献１】特開２００１−１４７６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、画素回路毎に前記駆動用トランジスタの特性ばらつきを抑制するためのトランジスタを設けると歩留まりが低下することに加えて、その分だけ画素回路の開口率が低減する。例えば、有機ＥＬ素子の場合、開口率が低減すると、相対的に開口率が低減した分だけ大きな電流を供給することが必要となるため電力消費量が大きくなり、且つ、有機ＥＬ素子の寿命が短くなる。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的の一つは、簡易な回路構成でトランジスタの閾値電圧のばらつきを抑制することができる電子装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る第１の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第２の駆動回路はＩＣチップにより構成されていることを特徴とする。
【０００９】
本発明に係る第１の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、前記第２の駆動回路はＩＣチップにより構成されていることを特徴とする。
【００１０】
本発明に係る第３の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はＩＣチップにより構成されていることを特徴とする。
【００１１】
本発明の第４の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路及び前記信号生成回路のうち少なくとも一部はＩＣチップにより構成されていることを特徴とする。
【００１２】
本発明の第５の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、前記第２の駆動回路は半導体集積回路装置によって構成されていることを特徴とする。
【００１３】
本発明の第６の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続された第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなＩＣチップにより構成されていることを特徴とする。
【００１４】
上記の電子装置において、少なくとも前記第２のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていることが好ましい。
【００１５】
上記の電子装置において、前記データ電流は前記第２のトランジスタを第１の期間に通過し、前記第１の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であることが好ましい。
【００１６】
上記の電子装置において、前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあることが好ましい。
【００１７】
上記の電子装置において、前記複数の単位回路の各々は、さらに前記第１のトランジスタの第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタを有してもよい。
【００１８】
上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであってもよい。
【００１９】
上記電子装置において、前記第１のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応するようすることが好ましい。
【００２０】
上記の電子装置において、さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第２の信号線に交差するようにしてもよい。
【００２１】
上記の電子装置において、前記電子素子は電気光学素子であり、前記複数の第１の信号線は複数の走査線であり、前記複数の第２の信号線は複数のデータ線であってもよい。
【００２２】
本発明における電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の端子に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電子素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、を含む単位回路を複数有し、前記第６の端子は複数の電位に設定可能であるか、または、所定電位に電気的に接続可能であるとともに前記所定電位から電気的に切断されることが可能となっている。
【００２３】
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。
【００２４】
本発明における電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の端子に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電子素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、を含む単位回路を複数有し、前記第６の端子は電位制御線に接続され、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路を備えている。
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。
【００２５】
この電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００２６】
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて使用するトランジスタを１つ削減させることできる。
【００２７】
この電子回路において、前記第１の制御用端子には容量素子が接続されていてもよい。
【００２８】
これによれば、電子素子に流れる電流レベルを容量素子に蓄積された電荷量に応じて制御することができる。
【００２９】
この電子回路において、前記制御回路は、第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記電位制御線を介して前記第６の端子に接続されるとともに、前記第１０の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。
【００３０】
これによれば、制御回路を容易に構成することができる。
【００３１】
この電子回路において、前記電子素子は電流駆動素子であってもよい。
【００３２】
これによれば、電流駆動素子を備えた単位回路を構成するトランジスタの数を削減することができる。
【００３３】
本発明の電子回路は、電子素子と、第１の端子と第２の端子と制御用端子とを備え、前記第１の端子が前記電子素子の一端に接続され、前記電子素子に供給する電流レベルを導通状態によって制御する第１のトランジスタと、前記第１のトランジスタに接続された第２のトランジスタと、前記電子素子の他端に接続された制御回路であって、前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は前記電子素子に流れないようにし、前記第２のトランジスタがオフされた状態において、前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流を流すように制御する制御回路とを含む。
【００３４】
これによれば、単位回路を構成するトランジスタの数を削減することができる。
【００３５】
この電子回路において、前記制御用端子に接続され、前記第１の電流経路に流れる電流の電流レベルに応じた電荷量を保持する容量素子をさらに含んでもよい。
【００３６】
これによれば、単位回路を構成するトランジスタの数を削減することができる。
【００３７】
本発明の電子回路の駆動方法は、電子素子と、第１の端子と第２の端子と制御用端子とを備え、前記第１の端子が前記電子素子に接続された第１のトランジスタと、前記制御用端子に接続された容量素子と、前記第１の端子に接続された第２のトランジスタとを含む電子回路の駆動方法であって、前記電子素子の他端の電位を同電子素子に電流が流れないような電位に設定するとともに、少なくとも前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流を供給して、前記第１の電流経路を通過する電流の電流レベルに応じた電荷量を前記容量素子に蓄積するステップと、前記電子素子の他端の電位を同電子素子に電流が流れるような電位に設定するとともに、前記電子素子に前記電荷量に応じた電流レベルの電流を供給するステップとを含む。
【００３８】
これによれば、単位回路を構成するトランジスタの数を削減することができる電子回路を駆動させることができる。
【００３９】
本発明に係る他の電子装置は、複数の第１の信号線と、複数の第２の線と、複数の単位回路と、を備えた電子装置であって、前記複数の単位回路の各々は、第１の電極と第２の電極とを備え、前記第１の電極と前記第２の電極の間に流れる電流の電流レベルに応じて駆動する電子素子と、前記第１の電極に接続され、前記電流レベルを導通状態によって制御する第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記第１の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子とを含み、少なくとも前記第２のトランジスタがオン状態である期間は、前記第２の電極の電位は前記電子素子に電流が流れないように設定されるか、あるいは、前記第２の電極は電源電位から電気的に切り離される。
【００４０】
これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電子装置を提供することができる。
【００４１】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、複数の電源線と、を含む電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備え、前記第２の端子が前記複数の電源線のうちの１つの電源線に接続された第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の端子に接続され、前記第４の端子が前記複数のデータ線のうちの１つデータ線に接続され、前記第２の制御用端子が前記複数の走査線のうち１つ走査線に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電気光学素子と、第７の端子と第８の端子とを備え、前記第７の端子が前記第１の制御用端子に接続された容量素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、前記第６の端子と共に前記複数の単位回路の他の単位回路の前記第６の端子と接続された電位制御線と、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路とを備えた。
【００４２】
これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電気光学装置を提供することができる。このことによって、画素回路の開口率を向上させることができるので、電気光学装置の消費電力を小さくすることができるとともに、電気光学素子に供給する電流を小さくすることができるので、電気光学素子の寿命を長くすることができる。
【００４３】
この電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００４４】
これによれば、従来のものと比較して使用するトランジスタの数を１つ削減した単位回路を複数備えた電気光学装置を提供することができる。
【００４５】
この電気光学装置において、前記制御回路は、第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記電位制御線を介して前記第６の端子に接続されるとともに、前記第１０の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。
【００４６】
これによれば、制御回路を容易に構成することができる。
【００４７】
この電気光学装置において、前記電気光学素子は発光層が有機材料で構成されたＥＬ素子であってもよい。
【００４８】
これによれば、有機ＥＬ素子を備えた電気光学装置を構成する単位回路のトランジスタの数を削減することできる。
【００４９】
この電気光学装置において、前記複数の走査線のうち一つの走査線に沿って、同色の電気光学素子が配置されるようにしてもよい。
【００５０】
これによれば、従来のものと比べて使用するトランジスタが少ないフルカラー表示が可能な電気光学装置を提供することができる。
【００５１】
本発明の電気光学装置の駆動方法は、複数のデータ線と、複数の走査線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、第１の電極と第２の電極との間の電位差に応じて光学機能を発現する電気光学素子と、第１の端子と第２の端子と第１の制御用端子とを備え、前記第１の端子が前記第１の電極に接続された第１のトランジスタと、前記第１の制御用端子に接続された容量素子と、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の端子に接続され、前記第４の端子が前記複数のデータ線のうちの１つデータ線に接続され、前記第２の制御用端子が前記複数の走査線のうち１つ走査線に接続された第２のトランジスタと、を備えている電気光学装置の駆動方法であって、前記第２の電極の電位は、前記電気光学素子が光学機能を発現しない電位に設定するとともに、前記第２の制御用端子に前記複数の走査線のうちの一つの走査線を介して走査信号を供給して前記第２のトランジスタをオン状態にして、前記一つのデータ線から前記第２のトランジスタを介して前記第１のトランジスタに電流として供給されるデータ信号を供給し、前記データ信号に応じた電荷量を前記容量素子に蓄積する第１のステップと、前記走査線を介して前記第２の制御用端子に走査信号を供給して前記第２のトランジスタをオフ状態にするとともに、前記第２の電極の電位を前記電気光学素子が光学機能を発現する電位に設定して、前記容量素子に蓄積された前記電荷量に応じて設定された前記第１のトランジスタの導通状態に応じた電圧レベルの電圧または電流レベルの電流を前記第１の電極を介して前記電気光学素子に供給する第２のステップとを含む。
【００５２】
これによれば、単位回路を構成するトランジスタの数を削減することができる電気光学装置を駆動させることができる。
【００５３】
この電気光学装置の駆動方法において、前記複数の単位回路の各々は、前記第１の端子と前記第１の制御用端子との電気的接続及び電気的切断を制御する第３のトランジスタをさらに含み、前記第１のステップを行っている期間の少なくとも一部の期間において、前記第１の端子と前記第１の制御用端子とを前記第３のトランジスタをオン状態にすることにより電気的に接続し、前記第２のステップを行っている期間の少なくとも一部の期間において、前記第１の端子と前記第１の制御用端子とを前記第３のトランジスタをオフ状態とすることにより電気的に切り離すようにしてもよい。
【００５４】
これによれば、第１のステップにて、容量素子にデータ信号に相対した電荷量を保持させるとともに、第２のステップにて、前記容量素子に保持された電荷量に応じた電流を電気光学素子に供給することができる。
【００５５】
この電気光学装置の駆動方法において、前記電気光学素子は、有機ＥＬ素子であってもよい。
【００５６】
これによれば、使用するトランジスタの数を従来ものと比べて削減した単位回路を備えた電気光学装置において、その単位回路に設けられた電気光学素子が有機ＥＬ素子である電気光学装置を駆動させることができる。
【００５７】
本発明の電子機器は、上記の電子回路を実装した。
【００５８】
これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電子回路において、その単位回路を構成するトランジスタを従来のものと比べて１個削減した電子回路を備えた電子機器を提供することができる。
【００５９】
本発明の電子機器は、上記の電気光学装置を実装した。
【００６０】
これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電気光学装置において、その単位回路を構成するトランジスタを従来のものと比べて１個削減した電気光学装置を備えた電子機器を提供することができる。このことにより、電子回路に対するトランジスタの占有面積を低減させることができるので、開口率の高い電気光学装置を実現することができる。従って、電子機器の消費電力をより低くすることができるとともに、電子機器の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００６１】
[第１実施形態]
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。
【００６２】
図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、電子回路としての表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。図３は画素回路の回路図である。図４は、画素回路の駆動方法を説明するためのタイミングチャートである。
【００６３】
有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００６４】
信号生成回路１１は、図示しない外部装置からの画像データに基づいて表示パネル部１２に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。又、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００６５】
表示パネル部１２は、図２に示すように、列方向に沿って延設されたＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延設されたＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配置された複数の単位回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿って延設されたデータ線Ｘｍと、行方向に沿って延設された走査線Ｙｎとの間にそれぞれ接続されることによりマトリクス状に配設されている。又、各画素回路２０は、走査線Ｙｎに平行して延設された電源線ＶＬｄ及び電位制御線Ｌｏに接続されている。
【００６６】
電源線ＶＬｄは表示パネル部１２の右端側に配設された画素回路２０の列方向に沿って延設された第１の電圧供給線Ｌａに接続されている。第１の電圧供給線Ｌａは駆動電圧Ｖｄｄを供給する図示しない電源部に接続されている。従って、各画素回路２０は、第１の電圧供給線Ｌａ及び電源線ＶＬｄを介して駆動電圧Ｖｄｄが供給されるようになっている。
【００６７】
電位制御線Ｌｏは制御回路ＴＳに接続されている。制御回路ＴＳは、表示パネル部１２の右端側に配設された画素回路２０の列方向に沿って延設された第２の電圧供給線Ｌｂに接続されている。第２の電圧供給線Ｌｂは陰極電圧Ｖｏを供給する図示しない前記電源部に接続されている。また、制御回路ＴＳは、電源線制御線Ｆを介して制御回路ＴＳを制御するための後記する電源線制御信号ＳＣｎを供給する電源線制御回路１５に接続されている。駆動電圧Ｖｄｄは陰極電圧Ｖｏより大きくなるように予め設定されている。
【００６８】
画素回路２０は、図２に示すように、発光層が有機材料で構成された有機ＥＬ素子２１を有する。尚、各画素回路２０内に配置形成される後記するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００６９】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、表示パネル部１２に配設されたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号ＳＹ１，ＳＹ２，・・・，ＳＹｎを出力する。
【００７０】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、それぞれ表示パネル部１２に配設された対応するデータ線Ｘｍと接続されている。データ線駆動回路１４は、信号生成回路１１から出力される前記データ制御信号に基づいて、データ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをそれぞれ生成する。そして、データ線駆動回路１４は、その生成されたデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをデータ線Ｘｍを介して各画素回路２０に出力する。そして、画素回路２０は、それぞれデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭに応じて同画素回路２０の内部状態が設定されると、このデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭの電流レベルに応じて有機ＥＬ素子２１に供給する駆動電流Ｉｅｌを制御するようになっている。
【００７１】
電源線制御回路１５は、上述のように、制御回路ＴＳと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、電位制御線Ｌｏと第１の電圧供給線Ｌａとの電気的接続の状態（オン状態）または電気的切断の状態（オフ状態）を決定する電源線制御信号ＳＣｎを生成する。また、電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、電位制御線Ｌｏと第２の電圧供給線Ｌｂとの電気的接続の状態（オン状態）または電気的切断の状態（オフ状態）を決定する電源線制御信号ＳＣｎを生成する。
【００７２】
詳しくは、電源線制御信号ＳＣｎは、電位制御線Ｌｏと第１の電圧供給線Ｌａとが電気的接続の状態（オン状態）のとき、電位制御線Ｌｏと第２の電圧供給線Ｌｂとを電気的切断の状態（オフ状態）にし、電位制御線Ｌｏと第１の電圧供給線Ｌａとが電気的切断の状態（オフ状態）のとき、電位制御線Ｌｏと第２の電圧供給線Ｌｂとを電気的接続の状態（オン状態）にする信号である。
【００７３】
そして、制御回路ＴＳは、電源線制御信号ＳＣｎに応じて、電位制御線Ｌｏを介して画素回路２０に駆動電圧Ｖｄｄまたは陰極電圧Ｖｏを供給するようになっている。
【００７４】
このように構成された有機ＥＬディスプレイ１０の画素回路２０について図３に従って以下に説明する。尚、説明の便宜上、走査線Ｙｎとデータ線Ｘｍとの間に配設された画素回路２０について説明する。
【００７５】
図３に示すように、画素回路２０は、３個のトランジスタと１つの容量素子と有機ＥＬ素子２１とから構成されている。詳述すると、画素回路２０は、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１、第２のスイッチング用トランジスタＱｓ２及び保持用キャパシタＣｏを備えている。駆動用トランジスタＱｄの導電型はｐ型（ｐチャネル）である。又、第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２の導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００７６】
駆動用トランジスタＱｄは、そのソースが電源線ＶＬｄに接続されている。駆動用トランジスタＱｄのドレインは、第１のスイッチング用トランジスタＱｓ１のソースと、有機ＥＬ素子２１の第１の電極Ｅ１とにそれぞれ接続されている。
【００７７】
また、駆動用トランジスタＱｄのゲートとドレインとの間には第２のスイッチング用トランジスタＱｓ２が接続されている。駆動用トランジスタＱｄのゲートには、保持用キャパシタＣｏの第１電極Ｄ１が接続されている。保持用キャパシタＣｏの第２電極Ｄ２は電源線ＶＬｄに接続されている。
【００７８】
第１のスイッチング用トランジスタＱｓ１は、そのドレインがデータ線Ｘｍに接続されている。第１のスイッチング用トランジスタＱｓ１のゲートは第２のスイッチング用トランジスタＱｓ２のゲートともに走査線Ｙｎ接続されている。有機ＥＬ素子２１の第２の電極Ｅ２は、電位制御線Ｌｏに接続されている。
【００７９】
このように構成された画素回路２０に接続された電位制御線Ｌｏには、制御回路ＴＳが接続されている。制御回路ＴＳは、表示パネル部１２にマトリクス状に配設された画素回路２０のうち、最も右側の列方向に沿って配設された画素回路２０と、第１及び第２の電圧供給線Ｌａ，Ｌｂとの間に配置形成されている。
【００８０】
制御回路ＴＳは、陰極電圧用トランジスタＱｏと駆動電圧用トランジスタＱＤＤＤとから構成されている。陰極電圧用トランジスタＱｏは、その導電型がｎ型（ｎチャネル）であって、駆動電圧用トランジスタＱＤＤは、その導電型がｐ型（ｐチャネル）である。
【００８１】
そして、陰極電圧用トランジスタＱｏは、そのソースが駆動電圧用トランジスタＱＤＤのドレインに接続されるとともに、電位制御線Ｌｏに接続されている。陰極電圧用トランジスタＱｏのドレインは陰極電圧Ｖｏを供給する第２の電圧供給線Ｌｂに接続されている。駆動電圧用トランジスタＱＤＤのソースは駆動電圧Ｖｄｄを供給する第１の電圧供給線Ｌａに接続されている。また、陰極電圧用トランジスタＱｏ及び駆動電圧用トランジスタＱＤＤの各ゲートは互いに接続されるとともに電源線制御線Ｆに接続されている。そして、陰極電圧用トランジスタＱｏ及び駆動電圧用トランジスタＱＤＤの各ゲートには電源線制御回路１５にて生成される電源線制御信号ＳＣｎが供給されるようになっている。
【００８２】
つまり、制御回路ＴＳは、表示パネル部１２の行方向に配設された画素回路２０に対して共有されるようになっている。
【００８３】
尚、特許請求の範囲に記載された第１のトランジスタ、第２のトランジスタ及び第３のトランジスタは、例えば、この実施形態においては、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２にそれぞれ対応している。また、特許請求の範囲に記載された第１の端子及び第２の端子は、例えば、この実施形態においては、駆動用トランジスタＱｄのドレイン及び駆動用トランジスタＱｄのソースにそれぞれ対応している。更に、特許請求の範囲に記載された第１のトランジスタの第１の制御用端子又は制御用端子は、例えば、この実施形態においては、駆動用トランジスタＱｄのゲートに対応している。
【００８４】
特許請求の範囲に記載された第３の端子、第４の端子及び第２の制御用端子は、例えば、この実施形態においては、第１のスイッチング用トランジスタＱｓ１のドレイン、第１のスイッチング用トランジスタＱｓ１のソース及び第１のスイッチング用トランジスタＱｓ１のゲートにそれぞれ対応している。また、特許請求の範囲に記載された第５の端子及び第６の端子は、例えば、この実施形態においては、有機ＥＬ素子２１の第１の電極Ｅ１及び第２の電極Ｅ２にそれぞれ対応している。更に、特許請求の範囲に記載された第４のトランジスタは、例えば、この実施形態においては、陰極電圧用トランジスタＱｏあるいは駆動電圧用トランジスタＱＤＤに対応している。
【００８５】
このように構成された有機ＥＬディスプレイ１０において、電源線制御信号ＳＣｎに応じて駆動電圧用トランジスタＱＤＤが電気的接続の状態（オン状態）となると、電位制御線Ｌｏを介して有機ＥＬ素子２１の第２の電極Ｅ２に駆動電圧Ｖｄｄが供給されて、有機ＥＬ素子２１の第２の電極Ｅ２がＨ状態となる。
この第２の電極Ｅ２に供給される駆動電圧Ｖｄｄが、有機ＥＬ素子２１の光学機能を発現させない電位として作用する。
【００８６】
このとき、有機ＥＬ素子２１の第１の電極Ｅ１には駆動電圧Ｖｄｄが供給されているので、有機ＥＬ素子２１には電流が流れない状態となる。従って、有機ＥＬ素子２１は発光しない。
【００８７】
また、電源線制御信号ＳＣｎに応じて陰極電圧用トランジスタＱｏが電気的接続の状態（オン状態）となると、電位制御線Ｌｏを介して有機ＥＬ素子２１の第２の電極Ｅ２に陰極電圧が供給される。陰極電圧Ｖｏは駆動電圧Ｖｄｄより小さくなるように設定されているので、有機ＥＬ素子には順方向バイアスが供給されることとなる。その結果、有機ＥＬ素子２１には、駆動用トランジスタＱｄにて生成された駆動電流Ｉｅｌが供給されることとなる。そして、有機ＥＬ素子２１はその輝度が駆動電流Ｉｅｌの電流レベルに応じて決定されることとなる。
【００８８】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０の駆動方法について図４に従って説明する。図４において、駆動周期Ｔｃは、有機ＥＬ素子２１の輝度が１回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。Ｔ１はデータ書き込み期間であって、Ｔ２は発光期間である。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから構成されている。
【００８９】
まず、画素回路２０において、走査線駆動回路１３から走査線Ｙｎを介して第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をデータ書き込み期間Ｔ１にてそれぞれオン状態にする走査信号ＳＹｎが供給される。このとき、電源線制御回路１５からは、電源線制御線Ｆを介して陰極電圧用トランジスタＱｏのゲートに陰極電圧用トランジスタＱｏをオフ状態にする電源線制御信号ＳＣｎが供給される。
【００９０】
すると、第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がオン状態になる。この結果、データ電流ＩｄａｔａＭが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を経由して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。このとき、駆動用トランジスタＱｄは、飽和領域にて動作するように予め設定されているので、駆動用トランジスタＱｄの閾値電圧、移動度といった特性ばらつきが補償される。
【００９１】
また、このとき、電源線制御回路１５から駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが制御回路ＴＳに供給されることで、駆動電圧用トランジスタＱＤＤがオン状態になる。その結果、有機ＥＬ素子２１の第２の電極Ｅ２には駆動電圧Ｖｄｄが供給されている。
【００９２】
従って、有機ＥＬ素子２１の第２の電極Ｅ２は、図４に示すように、駆動電圧Ｖｄｄとなっているので、有機ＥＬ素子２１は非順バイアス状態あるいは逆バイアス状態となる。このため、有機ＥＬ素子２１は発光しない。
【００９３】
続いて、データ書き込み期間Ｔ１の終了後、発光期間Ｔ２において、走査線駆動回路１３から走査線Ｙｎを介して第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２をそれぞれオフ状態にする走査信号ＳＹｎが供給される。すると、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２がそれぞれオフ状態になる。
【００９４】
また、このとき、電源線制御回路１５から陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが制御回路ＴＳに供給されることで、陰極電圧用トランジスタＱｏがオン状態になる。その結果、有機ＥＬ素子２１の第２の電極Ｅ２には陰極電圧Ｖｏが供給されて、有機ＥＬ素子２１の第２の電極Ｅ２がＬ状態となる。
【００９５】
つまり、有機ＥＬ素子２１の第２の電極Ｅ２は、図４に示すように、陰極電圧Ｖｏとなり、第２の電極Ｅ２の電位は第１の電極Ｅ１より低くなるので、有機ＥＬ素子２１には順バイアスが供給された状態となる。
【００９６】
その結果、データ書き込み期間Ｔ１にて保持用キャパシタＣｏに保持された電圧Ｖｏに応じた大きさの駆動電流Ｉｅｌが有機ＥＬ素子２１に流れる。従って、有機ＥＬ素子２１は、その輝度階調がデータ電流ＩｄａｔａＭに応じて精度良く制御されることとなる。
【００９７】
上述のように、画素回路２０は、その内部に形成されるトランジスタの個数を従来のものと比べて１つ削減しつつ有機ＥＬ素子２１の輝度階調をデータ電流ＩｄａｔａＭに応じて精度良く制御することができる。従って、画素回路２０は、有機ＥＬディスプレイ１０の製造における歩留まりや開口率を向上させることができる。
【００９８】
上述の実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００９９】
（１）本実施形態では、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１、第２のスイッチング用トランジスタＱｓ２、保持用キャパシタＣｏ及び有機ＥＬ素子２１で画素回路２０を構成した。
有機ＥＬ素子２１の第２の電極Ｅ２と電位制御線Ｌｏを介して接続され、第２の電極Ｅ２の電位を駆動電圧Ｖｄｄまたは陰極電圧Ｖｏに設定する制御回路ＴＳを複数の画素回路２０に対して共通に設けた。
【０１００】
これにより、画素回路２０は、駆動用トランジスタＱｄの閾値電圧や移動度等のばらつきを補償しつつ、その内部に形成されるトランジスタの個数を従来の画素回路と比べて１つ少なくすることができる。その結果、画素回路２０は、有機ＥＬ素子２１の輝度階調を精度良く制御することができることに加えてトランジスタの製造における歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を提供することができる。
[第２実施形態]
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、上述の第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【０１０１】
図５は、有機ＥＬディスプレイ１０の表示パネル部１２ａ及びデータ線駆動回路１４の内部構成を示すブロック回路図である。本実施形態において、表示パネル部１２ａは、赤色の光を放射する有機ＥＬ素子２１を有した赤用画素回路２０Ｒと、緑色の光を放射する有機ＥＬ素子２１を有した緑用画素回路２０Ｇと、青色の光を放射する有機ＥＬ素子２１を有した青用画素回路２０Ｂとで構成される。各赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの回路構成は、それぞれ、第１実施形態で説明した画素回路２０の回路構成と等しい。
【０１０２】
詳述すると、表示パネル部１２ａは、同色の画素回路２０Ｒ，２０Ｇ，２０Ｂが走査線Ｙｎの延設方向に沿って配置されている。又、赤用画素回路２０Ｒを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する赤用駆動電圧ＶｄｄＲを供給する赤用の第１の電圧供給線ＬａＲに接続されている。また、緑用画素回路２０Ｇを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する緑用駆動電圧ＶｄｄＧを供給する緑用の第１の電圧供給線ＬａＧに接続されている。また、青用画素回路２０Ｂを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する青用駆動電圧ＶｄｄＢを供給する青用の第１の電圧供給線ＬａＢに接続されている。
【０１０３】
尚、赤、緑及び青用駆動電圧ＶｄｄＲ，ＶｄｄＧ，ＶｄｄＢはそれぞれ、赤色の画素回路２０Ｒを構成する駆動用トランジスタＱｄの駆動電圧、緑色の画素回路２０Ｇを構成する駆動用トランジスタＱｄの駆動電圧及び青色の画素回路２０Ｂを構成する駆動用トランジスタＱｄの駆動電圧である。
【０１０４】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０Ｒ，２０Ｇ，２０Ｂの駆動方法について説明する。
【０１０５】
まず、走査線駆動回路１３から第１の走査線Ｙ１を介して赤用画素回路２０Ｒの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１０６】
この結果、第１の走査線Ｙ１の延設方向に配置された赤用画素回路２０Ｒ内の、第１の走査線Ｙ１が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに赤用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。
【０１０７】
この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１０８】
続いて、走査線駆動回路１３から第１の走査線Ｙ１を介して赤用画素回路２０Ｒの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１０９】
この結果、赤用画素回路２０Ｒ内の、第１の走査線Ｙ１が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに赤用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、赤用有機ＥＬ素子２１には順方向バイアスが供給されることとなるため、赤用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、赤用有機ＥＬ素子２１の発光が開始する。
【０１１０】
続いて、走査線駆動回路１３から第２の走査線Ｙ２を介して緑用画素回路２０Ｇの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１１】
この結果、第２の走査線Ｙ２の延設方向に配置された緑用画素回路２０Ｇ内の、第２の走査線Ｙ２が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに緑用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１１２】
続いて、走査線駆動回路１３から第２の走査線Ｙ２を介して緑用画素回路２０Ｇの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第２の走査信号ＳＹ２が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１３】
この結果、緑用画素回路２０Ｇ内の、第２の走査線Ｙ２が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに緑用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、緑用有機ＥＬ素子２１には順バイアスが供給されることとなるため、緑用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、緑用有機ＥＬ素子２１の発光が開始する。
【０１１４】
更に、走査線駆動回路１３から第３の走査線Ｙ３を介して青用画素回路２０Ｂの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第３の走査信号ＳＹ３が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１５】
この結果、第３の走査線Ｙ３の延設方向に配置された青用画素回路２０Ｂ内の、第３の走査線Ｙ３が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに青用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１１６】
続いて、走査線駆動回路１３から第３の走査線Ｙ３を介して青用画素回路２０Ｂの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第３の走査信号が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１７】
この結果、青用画素回路２０Ｇ内の、第３の走査線Ｙ３が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに青用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、青用有機ＥＬ素子２１には順方向バイアスが供給されることとなるため、青用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、青用有機ＥＬ素子２１の発光が開始する。
【０１１８】
従って、有機ＥＬディスプレイ１０においても前記第１実施形態と同様な効果を得ることができる。
[第３実施形態]
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１１９】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ７０を提供することができる。
【０１２０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【０１２１】
○上記実施形態では、有機ＥＬ素子２１がその光学機能を発現しないようにするために、有機ＥＬ素子２１の第２の電極Ｅ２に供給する電位は、駆動電圧Ｖｄｄであったが、これに限定されるものではなく、有機ＥＬ素子２１がその光学機能を発現しない電位であればよい。また、第２の電極Ｅ２をフローティングとしてもよい。
【０１２２】
○上記実施形態では、１本の第１の電圧供給線Ｌａに対して複数の電源線ＶＬｄと複数の電位制御線Ｌｏとを接続した。これを、第１の電圧供給線Ｌａを複数設け、複数の電源線ＶＬｄに接続する第１の電圧供給線Ｌａと複数の電位制御線Ｌｏに接続する第１の電圧供給線Ｌａと分けて使用する。このようにすることによって、保持用キャパシタＣｏの第２電極Ｄ２の電位が電源線制御信号ＳＣｎに伴う変動が軽減され、上記実施形態の効果に加えて有機ＥＬ素子２１の輝度を安定して制御することができる。
【０１２３】
○上記実施形態では、１つの制御回路ＴＳを１本の走査線Ｙｎに沿って設けられた複数の画素回路２０で共有するようにした。これを、１本のデータ線Ｘｍ（あるいは、ある程度まとめた数のデータ線）に沿って設けられた複数の画素回路２０で１つの制御回路ＴＳを共有するようにしてもよい。このとき、制御回路ＴＳを構成する駆動電圧用トランジスタＱＤＤをオン状態とした状態で、データ線Ｘｍに沿って設けられた画素回路２０にデータ電流Ｉｄａｔａを供給し、その後、制御回路ＴＳを構成する陰極電圧用トランジスタＱｏをオン状態として、その画素回路２０の有機ＥＬ素子２１を一斉に発光させるようにする。
【０１２４】
あるいは、制御回路ＴＳを複数の走査線に対して設けられた複数の画素回路２０で共有化してもよい。
【０１２５】
このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１２６】
○上記実施形態では、駆動電圧用トランジスタＱＤＤのソースを駆動電圧Ｖｄｄを供給する第１の電圧供給線に接続した。そして、有機ＥＬ素子２１の光学機能を発現させない場合は、有機ＥＬ素子２１の第２の電極Ｅ２に第１の電圧供給線を介して駆動電圧Ｖｄｄを供給することで有機ＥＬ素子２１の第２の電極Ｅ２の電位を第１の電極Ｅ１と同じ電位にし、その結果、有機ＥＬ素子２１に駆動電流Ｉｅｌが流れないようにした。
【０１２７】
これを、駆動電圧用トランジスタＱＤＤのソースを駆動電圧Ｖｄｄ以上の電圧を供給する電圧供給線に接続する。そして、有機ＥＬ素子２１の光学機能を発現させないようにする場合は、有機ＥＬ素子２１の第２の電極Ｅ２に電圧供給線を介して駆動電圧Ｖｄｄ以上の電位を供給することで有機ＥＬ素子２１の第２の電極Ｅ２の電位を第１の電極Ｅ１より高くして有機ＥＬ素子２１に駆動電流Ｉｅｌが流れないようにしてもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。
【０１２８】
○上記実施形態では、画素回路２０の駆動用トランジスタＱｄの導電型をｐ型（ｐチャネル）とした。又、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２のそれぞれの導電型をｎ型（ｎチャネル）になるように設定した。そして、駆動用トランジスタＱｄのドレインを有機ＥＬ素子の陽極に接続し、有機ＥＬ素子の第２の電極Ｅ２を電位制御線Ｌｏに接続した。
【０１２９】
これを、駆動用トランジスタＱｄをｎ型とし、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２のそれぞれの導電型をｐ型（ｐチャネル）になるように設定してもよい。
【０１３０】
このとき、上述のように配置された駆動用トランジスタＱｄのソースを有機ＥＬ素子の陰極に接続し、有機ＥＬ素子の陽極を有機ＥＬ素子の陰極を電位制御線Ｌｏに接続するようにしてもよい。このように画素回路２０を構成することで、画素回路２０をそれぞれトップエミッション方式の電気光学装置の画素回路に適用させることができる。
【０１３１】
○上記実施形態では、第１のスイッチング用トランジスタＱｓ１のゲートを第２のスイッチング用トランジスタＱｓ２のゲートと接続するとともに走査線Ｙｎに接続されるようにした。これを、第１のスイッチング用トランジスタＱｓ１のゲートと第２のスイッチング用トランジスタＱｓ２のゲートとを独立した走査線にそれぞれ接続させるようにしてもよい。
【０１３２】
○上記実施形態では、駆動電圧用トランジスタＱＤＤと陰極電圧用トランジスタＱｏとで制御回路ＴＳを構成した。これを、駆動電圧用トランジスタＱＤＤ及び陰極電圧用トランジスタＱｏの代わりに低電位と高電位との間で切換え可能なスイッチで制御回路ＴＳを構成してもよい。
【０１３３】
又、駆動電圧用トランジスタＱＤＤ及び陰極電圧用トランジスタＱｏの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１３４】
○上記の実施形態では、データの書き込み時に電子素子である有機ＥＬ素子２１に非順バイアスあるいは逆バイアスを印加したが、例えば、有機ＥＬ素子２１を長寿命化するためにデータの書き込み時以外にも非順バイアスあるいは逆バイアスを印加する期間を設定することも可能である。
【０１３５】
○上記実施形態では、第１及び第２の電圧供給線Ｌａ，Ｌｂを表示パネル部１２の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部１２の左端側に設けてもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１３６】
○上記実施形態では、単位回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶装置に具体化してもよい。
【０１３７】
○上記実施形態では、画素回路２０の電流駆動素子として有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【産業上の利用可能性】
【０１３８】
本発明の電気光学装置は、高開口率を必要とする表示装置に特に好適である。
【図面の簡単な説明】
【０１３９】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。
【図６】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
【０１４０】
Ｃｏ 容量素子としての保持用キャパシタ
Ｑｓ１ 第２のトランジスタとしての第１のスイッチング用トランジスタ
Ｑｓ２ 第３のトランジスタとしての第２のスイッチング用トランジスタ
Ｑｄ 第１のトランジスタとしての駆動用トランジスタ
Ｑｏ 第４のトランジスタとしての陰極電圧用トランジスタ
Ｌｏ 電位制御線
ＴＳ 制御回路
Ｘｍ データ線
Ｙｎ 走査線
１０ 電気光学装置としての有機ＥＬディスプレイ
２０ 単位回路としての画素回路
２１ 電子素子、電気光学素子又は電流駆動素子としての有機ＥＬ素子
７０ 電子機器としてのパーソナルコンピュータ
【技術分野】
【０００１】
本発明は、電子装置び電子機器に関するものである。
【背景技術】
【０００２】
近年、有機ＥＬ素子は低電力で駆動することができる自発光素子であるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現することができると期待されている。
【０００３】
例えば、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子等を備えた電気光学装置の駆動方式の一つに、アクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の電気光学装置は、その表示パネル部に複数の画素回路がマトリクス状に配置されており、それら各画素回路は、電気光学素子と、その電気光学素子に駆動電力を供給するための駆動用トランジスタとを備えている。
【０００４】
前記駆動用トランジスタは、画素回路毎にその閾値電圧などの特性にばらつきがあるため、同じ階調に対応するデータ信号が供給されても電気光学素子の輝度が各画素毎に異なってしまう場合がある。特に、前記駆動用トランジスタとして薄膜トランジスタを用いた場合は、その閾値電圧のばらつきが顕著となる。従って、画素回路には、この駆動用トランジスタの特性ばらつきを抑制するためのトランジスタが設けられている（特許文献１）。
【０００５】
【特許文献１】特開２００１−１４７６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、画素回路毎に前記駆動用トランジスタの特性ばらつきを抑制するためのトランジスタを設けると歩留まりが低下することに加えて、その分だけ画素回路の開口率が低減する。例えば、有機ＥＬ素子の場合、開口率が低減すると、相対的に開口率が低減した分だけ大きな電流を供給することが必要となるため電力消費量が大きくなり、且つ、有機ＥＬ素子の寿命が短くなる。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的の一つは、簡易な回路構成でトランジスタの閾値電圧のばらつきを抑制することができる電子装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る第１の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第２の駆動回路はＩＣチップにより構成されていることを特徴とする。
【０００９】
本発明に係る第１の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、前記第２の駆動回路はＩＣチップにより構成されていることを特徴とする。
【００１０】
本発明に係る第３の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はＩＣチップにより構成されていることを特徴とする。
【００１１】
本発明の第４の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路及び前記信号生成回路のうち少なくとも一部はＩＣチップにより構成されていることを特徴とする。
【００１２】
本発明の第５の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、前記第２の駆動回路は半導体集積回路装置によって構成されていることを特徴とする。
【００１３】
本発明の第６の電子装置は、複数の第１の信号線と、複数の第２の信号線と、複数の電源線と、複数の単位回路と、前記複数の第１の信号線を駆動する第１の駆動回路と、前記複数の第２の信号線を駆動する第２の駆動回路と、前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、前記複数の単位回路の各々は、電子素子と、前記電子素子に接続された第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなＩＣチップにより構成されていることを特徴とする。
【００１４】
上記の電子装置において、少なくとも前記第２のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていることが好ましい。
【００１５】
上記の電子装置において、前記データ電流は前記第２のトランジスタを第１の期間に通過し、前記第１の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であることが好ましい。
【００１６】
上記の電子装置において、前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあることが好ましい。
【００１７】
上記の電子装置において、前記複数の単位回路の各々は、さらに前記第１のトランジスタの第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタを有してもよい。
【００１８】
上記の電子装置において、前記複数の単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであってもよい。
【００１９】
上記電子装置において、前記第１のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応するようすることが好ましい。
【００２０】
上記の電子装置において、さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第２の信号線に交差するようにしてもよい。
【００２１】
上記の電子装置において、前記電子素子は電気光学素子であり、前記複数の第１の信号線は複数の走査線であり、前記複数の第２の信号線は複数のデータ線であってもよい。
【００２２】
本発明における電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の端子に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電子素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、を含む単位回路を複数有し、前記第６の端子は複数の電位に設定可能であるか、または、所定電位に電気的に接続可能であるとともに前記所定電位から電気的に切断されることが可能となっている。
【００２３】
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。
【００２４】
本発明における電子回路は、第１の端子と第２の端子と第１の制御用端子とを備えた第１のトランジスタと、第３の端子と第４の端子とを備え、前記第３の端子が前記第１の端子に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電子素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、を含む単位回路を複数有し、前記第６の端子は電位制御線に接続され、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路を備えている。
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて削減させることできる。
【００２５】
この電子回路において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００２６】
これによれば、単位回路を構成するトランジスタの数を従来のものと比べて使用するトランジスタを１つ削減させることできる。
【００２７】
この電子回路において、前記第１の制御用端子には容量素子が接続されていてもよい。
【００２８】
これによれば、電子素子に流れる電流レベルを容量素子に蓄積された電荷量に応じて制御することができる。
【００２９】
この電子回路において、前記制御回路は、第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記電位制御線を介して前記第６の端子に接続されるとともに、前記第１０の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。
【００３０】
これによれば、制御回路を容易に構成することができる。
【００３１】
この電子回路において、前記電子素子は電流駆動素子であってもよい。
【００３２】
これによれば、電流駆動素子を備えた単位回路を構成するトランジスタの数を削減することができる。
【００３３】
本発明の電子回路は、電子素子と、第１の端子と第２の端子と制御用端子とを備え、前記第１の端子が前記電子素子の一端に接続され、前記電子素子に供給する電流レベルを導通状態によって制御する第１のトランジスタと、前記第１のトランジスタに接続された第２のトランジスタと、前記電子素子の他端に接続された制御回路であって、前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は前記電子素子に流れないようにし、前記第２のトランジスタがオフされた状態において、前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流を流すように制御する制御回路とを含む。
【００３４】
これによれば、単位回路を構成するトランジスタの数を削減することができる。
【００３５】
この電子回路において、前記制御用端子に接続され、前記第１の電流経路に流れる電流の電流レベルに応じた電荷量を保持する容量素子をさらに含んでもよい。
【００３６】
これによれば、単位回路を構成するトランジスタの数を削減することができる。
【００３７】
本発明の電子回路の駆動方法は、電子素子と、第１の端子と第２の端子と制御用端子とを備え、前記第１の端子が前記電子素子に接続された第１のトランジスタと、前記制御用端子に接続された容量素子と、前記第１の端子に接続された第２のトランジスタとを含む電子回路の駆動方法であって、前記電子素子の他端の電位を同電子素子に電流が流れないような電位に設定するとともに、少なくとも前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流を供給して、前記第１の電流経路を通過する電流の電流レベルに応じた電荷量を前記容量素子に蓄積するステップと、前記電子素子の他端の電位を同電子素子に電流が流れるような電位に設定するとともに、前記電子素子に前記電荷量に応じた電流レベルの電流を供給するステップとを含む。
【００３８】
これによれば、単位回路を構成するトランジスタの数を削減することができる電子回路を駆動させることができる。
【００３９】
本発明に係る他の電子装置は、複数の第１の信号線と、複数の第２の線と、複数の単位回路と、を備えた電子装置であって、前記複数の単位回路の各々は、第１の電極と第２の電極とを備え、前記第１の電極と前記第２の電極の間に流れる電流の電流レベルに応じて駆動する電子素子と、前記第１の電極に接続され、前記電流レベルを導通状態によって制御する第１のトランジスタと、前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、前記第１の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子とを含み、少なくとも前記第２のトランジスタがオン状態である期間は、前記第２の電極の電位は前記電子素子に電流が流れないように設定されるか、あるいは、前記第２の電極は電源電位から電気的に切り離される。
【００４０】
これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電子装置を提供することができる。
【００４１】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、複数の電源線と、を含む電気光学装置であって、前記複数の単位回路の各々は、第１の端子と第２の端子と第１の制御用端子とを備え、前記第２の端子が前記複数の電源線のうちの１つの電源線に接続された第１のトランジスタと、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の端子に接続され、前記第４の端子が前記複数のデータ線のうちの１つデータ線に接続され、前記第２の制御用端子が前記複数の走査線のうち１つ走査線に接続された第２のトランジスタと、第５の端子と第６の端子とを備え、前記第５の端子が前記第１の端子に接続された電気光学素子と、第７の端子と第８の端子とを備え、前記第７の端子が前記第１の制御用端子に接続された容量素子と、前記第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタと、前記第６の端子と共に前記複数の単位回路の他の単位回路の前記第６の端子と接続された電位制御線と、前記電位制御線を複数の電位に設定する、あるいは、前記電位制御線と所定電位との電気的接続及び電気的切断を制御する制御回路とを備えた。
【００４２】
これによれば、従来のものと比較して使用するトランジスタの数を削減した単位回路を複数備えた電気光学装置を提供することができる。このことによって、画素回路の開口率を向上させることができるので、電気光学装置の消費電力を小さくすることができるとともに、電気光学素子に供給する電流を小さくすることができるので、電気光学素子の寿命を長くすることができる。
【００４３】
この電気光学装置において、前記単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであることが好ましい。
【００４４】
これによれば、従来のものと比較して使用するトランジスタの数を１つ削減した単位回路を複数備えた電気光学装置を提供することができる。
【００４５】
この電気光学装置において、前記制御回路は、第９の端子と第１０の端子とを備えた第４のトランジスタであり、前記第９の端子は前記電位制御線を介して前記第６の端子に接続されるとともに、前記第１０の端子は前記複数の電位、または、前記所定電位を供給する供給線に接続されていてもよい。
【００４６】
これによれば、制御回路を容易に構成することができる。
【００４７】
この電気光学装置において、前記電気光学素子は発光層が有機材料で構成されたＥＬ素子であってもよい。
【００４８】
これによれば、有機ＥＬ素子を備えた電気光学装置を構成する単位回路のトランジスタの数を削減することできる。
【００４９】
この電気光学装置において、前記複数の走査線のうち一つの走査線に沿って、同色の電気光学素子が配置されるようにしてもよい。
【００５０】
これによれば、従来のものと比べて使用するトランジスタが少ないフルカラー表示が可能な電気光学装置を提供することができる。
【００５１】
本発明の電気光学装置の駆動方法は、複数のデータ線と、複数の走査線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、第１の電極と第２の電極との間の電位差に応じて光学機能を発現する電気光学素子と、第１の端子と第２の端子と第１の制御用端子とを備え、前記第１の端子が前記第１の電極に接続された第１のトランジスタと、前記第１の制御用端子に接続された容量素子と、第３の端子と第４の端子と第２の制御用端子とを備え、前記第３の端子が前記第１の端子に接続され、前記第４の端子が前記複数のデータ線のうちの１つデータ線に接続され、前記第２の制御用端子が前記複数の走査線のうち１つ走査線に接続された第２のトランジスタと、を備えている電気光学装置の駆動方法であって、前記第２の電極の電位は、前記電気光学素子が光学機能を発現しない電位に設定するとともに、前記第２の制御用端子に前記複数の走査線のうちの一つの走査線を介して走査信号を供給して前記第２のトランジスタをオン状態にして、前記一つのデータ線から前記第２のトランジスタを介して前記第１のトランジスタに電流として供給されるデータ信号を供給し、前記データ信号に応じた電荷量を前記容量素子に蓄積する第１のステップと、前記走査線を介して前記第２の制御用端子に走査信号を供給して前記第２のトランジスタをオフ状態にするとともに、前記第２の電極の電位を前記電気光学素子が光学機能を発現する電位に設定して、前記容量素子に蓄積された前記電荷量に応じて設定された前記第１のトランジスタの導通状態に応じた電圧レベルの電圧または電流レベルの電流を前記第１の電極を介して前記電気光学素子に供給する第２のステップとを含む。
【００５２】
これによれば、単位回路を構成するトランジスタの数を削減することができる電気光学装置を駆動させることができる。
【００５３】
この電気光学装置の駆動方法において、前記複数の単位回路の各々は、前記第１の端子と前記第１の制御用端子との電気的接続及び電気的切断を制御する第３のトランジスタをさらに含み、前記第１のステップを行っている期間の少なくとも一部の期間において、前記第１の端子と前記第１の制御用端子とを前記第３のトランジスタをオン状態にすることにより電気的に接続し、前記第２のステップを行っている期間の少なくとも一部の期間において、前記第１の端子と前記第１の制御用端子とを前記第３のトランジスタをオフ状態とすることにより電気的に切り離すようにしてもよい。
【００５４】
これによれば、第１のステップにて、容量素子にデータ信号に相対した電荷量を保持させるとともに、第２のステップにて、前記容量素子に保持された電荷量に応じた電流を電気光学素子に供給することができる。
【００５５】
この電気光学装置の駆動方法において、前記電気光学素子は、有機ＥＬ素子であってもよい。
【００５６】
これによれば、使用するトランジスタの数を従来ものと比べて削減した単位回路を備えた電気光学装置において、その単位回路に設けられた電気光学素子が有機ＥＬ素子である電気光学装置を駆動させることができる。
【００５７】
本発明の電子機器は、上記の電子回路を実装した。
【００５８】
これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電子回路において、その単位回路を構成するトランジスタを従来のものと比べて１個削減した電子回路を備えた電子機器を提供することができる。
【００５９】
本発明の電子機器は、上記の電気光学装置を実装した。
【００６０】
これによれば、外部から供給されるデータ信号に応じた電流を電子素子に供給する単位回路を備えた電気光学装置において、その単位回路を構成するトランジスタを従来のものと比べて１個削減した電気光学装置を備えた電子機器を提供することができる。このことにより、電子回路に対するトランジスタの占有面積を低減させることができるので、開口率の高い電気光学装置を実現することができる。従って、電子機器の消費電力をより低くすることができるとともに、電子機器の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００６１】
[第１実施形態]
以下、本発明を具体化した第１実施形態を図１〜４に従って説明する。
【００６２】
図１は、電気光学装置としての有機ＥＬディスプレイの回路構成を示すブロック回路図である。図２は、電子回路としての表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。図３は画素回路の回路図である。図４は、画素回路の駆動方法を説明するためのタイミングチャートである。
【００６３】
有機ＥＬディスプレイ１０は、信号生成回路１１、表示パネル部１２、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５を備えている。有機ＥＬディスプレイ１０の信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、信号生成回路１１、走査線駆動回路１３、データ線駆動回路１４及び電源線制御回路１５の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００６４】
信号生成回路１１は、図示しない外部装置からの画像データに基づいて表示パネル部１２に画像を表示させるための走査制御信号及びデータ制御信号を作成する。そして、信号生成回路１１は、走査制御信号を走査線駆動回路１３に出力するとともに、データ制御信号をデータ線駆動回路１４に出力する。又、信号生成回路１１は、電源線制御回路１５に対してタイミング制御信号を出力する。
【００６５】
表示パネル部１２は、図２に示すように、列方向に沿って延設されたＭ本のデータ線Ｘｍ（ｍ＝１〜Ｍ；ｍは整数）と、行方向に沿って延設されたＮ本の走査線Ｙｎ（ｎ＝１〜Ｎ；ｎは整数）との交差部に対応する位置に配置された複数の単位回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿って延設されたデータ線Ｘｍと、行方向に沿って延設された走査線Ｙｎとの間にそれぞれ接続されることによりマトリクス状に配設されている。又、各画素回路２０は、走査線Ｙｎに平行して延設された電源線ＶＬｄ及び電位制御線Ｌｏに接続されている。
【００６６】
電源線ＶＬｄは表示パネル部１２の右端側に配設された画素回路２０の列方向に沿って延設された第１の電圧供給線Ｌａに接続されている。第１の電圧供給線Ｌａは駆動電圧Ｖｄｄを供給する図示しない電源部に接続されている。従って、各画素回路２０は、第１の電圧供給線Ｌａ及び電源線ＶＬｄを介して駆動電圧Ｖｄｄが供給されるようになっている。
【００６７】
電位制御線Ｌｏは制御回路ＴＳに接続されている。制御回路ＴＳは、表示パネル部１２の右端側に配設された画素回路２０の列方向に沿って延設された第２の電圧供給線Ｌｂに接続されている。第２の電圧供給線Ｌｂは陰極電圧Ｖｏを供給する図示しない前記電源部に接続されている。また、制御回路ＴＳは、電源線制御線Ｆを介して制御回路ＴＳを制御するための後記する電源線制御信号ＳＣｎを供給する電源線制御回路１５に接続されている。駆動電圧Ｖｄｄは陰極電圧Ｖｏより大きくなるように予め設定されている。
【００６８】
画素回路２０は、図２に示すように、発光層が有機材料で構成された有機ＥＬ素子２１を有する。尚、各画素回路２０内に配置形成される後記するトランジスタは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。
【００６９】
走査線駆動回路１３は、信号生成回路１１から出力される走査制御信号に基づいて、表示パネル部１２に配設されたＮ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に走査信号ＳＹ１，ＳＹ２，・・・，ＳＹｎを出力する。
【００７０】
データ線駆動回路１４は、図２に示すように、複数の単一ラインドライバ２３を備えている。各単一ラインドライバ２３は、それぞれ表示パネル部１２に配設された対応するデータ線Ｘｍと接続されている。データ線駆動回路１４は、信号生成回路１１から出力される前記データ制御信号に基づいて、データ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをそれぞれ生成する。そして、データ線駆動回路１４は、その生成されたデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭをデータ線Ｘｍを介して各画素回路２０に出力する。そして、画素回路２０は、それぞれデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭに応じて同画素回路２０の内部状態が設定されると、このデータ電流Ｉｄａｔａ１、Ｉｄａｔａ２、・・・、ＩｄａｔａＭの電流レベルに応じて有機ＥＬ素子２１に供給する駆動電流Ｉｅｌを制御するようになっている。
【００７１】
電源線制御回路１５は、上述のように、制御回路ＴＳと電源線制御線Ｆを介して接続されている。電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、電位制御線Ｌｏと第１の電圧供給線Ｌａとの電気的接続の状態（オン状態）または電気的切断の状態（オフ状態）を決定する電源線制御信号ＳＣｎを生成する。また、電源線制御回路１５は、信号生成回路１１から出力されるタイミング制御信号に基づいて、電位制御線Ｌｏと第２の電圧供給線Ｌｂとの電気的接続の状態（オン状態）または電気的切断の状態（オフ状態）を決定する電源線制御信号ＳＣｎを生成する。
【００７２】
詳しくは、電源線制御信号ＳＣｎは、電位制御線Ｌｏと第１の電圧供給線Ｌａとが電気的接続の状態（オン状態）のとき、電位制御線Ｌｏと第２の電圧供給線Ｌｂとを電気的切断の状態（オフ状態）にし、電位制御線Ｌｏと第１の電圧供給線Ｌａとが電気的切断の状態（オフ状態）のとき、電位制御線Ｌｏと第２の電圧供給線Ｌｂとを電気的接続の状態（オン状態）にする信号である。
【００７３】
そして、制御回路ＴＳは、電源線制御信号ＳＣｎに応じて、電位制御線Ｌｏを介して画素回路２０に駆動電圧Ｖｄｄまたは陰極電圧Ｖｏを供給するようになっている。
【００７４】
このように構成された有機ＥＬディスプレイ１０の画素回路２０について図３に従って以下に説明する。尚、説明の便宜上、走査線Ｙｎとデータ線Ｘｍとの間に配設された画素回路２０について説明する。
【００７５】
図３に示すように、画素回路２０は、３個のトランジスタと１つの容量素子と有機ＥＬ素子２１とから構成されている。詳述すると、画素回路２０は、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１、第２のスイッチング用トランジスタＱｓ２及び保持用キャパシタＣｏを備えている。駆動用トランジスタＱｄの導電型はｐ型（ｐチャネル）である。又、第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２の導電型は、それぞれ、ｎ型（ｎチャネル）である。
【００７６】
駆動用トランジスタＱｄは、そのソースが電源線ＶＬｄに接続されている。駆動用トランジスタＱｄのドレインは、第１のスイッチング用トランジスタＱｓ１のソースと、有機ＥＬ素子２１の第１の電極Ｅ１とにそれぞれ接続されている。
【００７７】
また、駆動用トランジスタＱｄのゲートとドレインとの間には第２のスイッチング用トランジスタＱｓ２が接続されている。駆動用トランジスタＱｄのゲートには、保持用キャパシタＣｏの第１電極Ｄ１が接続されている。保持用キャパシタＣｏの第２電極Ｄ２は電源線ＶＬｄに接続されている。
【００７８】
第１のスイッチング用トランジスタＱｓ１は、そのドレインがデータ線Ｘｍに接続されている。第１のスイッチング用トランジスタＱｓ１のゲートは第２のスイッチング用トランジスタＱｓ２のゲートともに走査線Ｙｎ接続されている。有機ＥＬ素子２１の第２の電極Ｅ２は、電位制御線Ｌｏに接続されている。
【００７９】
このように構成された画素回路２０に接続された電位制御線Ｌｏには、制御回路ＴＳが接続されている。制御回路ＴＳは、表示パネル部１２にマトリクス状に配設された画素回路２０のうち、最も右側の列方向に沿って配設された画素回路２０と、第１及び第２の電圧供給線Ｌａ，Ｌｂとの間に配置形成されている。
【００８０】
制御回路ＴＳは、陰極電圧用トランジスタＱｏと駆動電圧用トランジスタＱＤＤＤとから構成されている。陰極電圧用トランジスタＱｏは、その導電型がｎ型（ｎチャネル）であって、駆動電圧用トランジスタＱＤＤは、その導電型がｐ型（ｐチャネル）である。
【００８１】
そして、陰極電圧用トランジスタＱｏは、そのソースが駆動電圧用トランジスタＱＤＤのドレインに接続されるとともに、電位制御線Ｌｏに接続されている。陰極電圧用トランジスタＱｏのドレインは陰極電圧Ｖｏを供給する第２の電圧供給線Ｌｂに接続されている。駆動電圧用トランジスタＱＤＤのソースは駆動電圧Ｖｄｄを供給する第１の電圧供給線Ｌａに接続されている。また、陰極電圧用トランジスタＱｏ及び駆動電圧用トランジスタＱＤＤの各ゲートは互いに接続されるとともに電源線制御線Ｆに接続されている。そして、陰極電圧用トランジスタＱｏ及び駆動電圧用トランジスタＱＤＤの各ゲートには電源線制御回路１５にて生成される電源線制御信号ＳＣｎが供給されるようになっている。
【００８２】
つまり、制御回路ＴＳは、表示パネル部１２の行方向に配設された画素回路２０に対して共有されるようになっている。
【００８３】
尚、特許請求の範囲に記載された第１のトランジスタ、第２のトランジスタ及び第３のトランジスタは、例えば、この実施形態においては、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２にそれぞれ対応している。また、特許請求の範囲に記載された第１の端子及び第２の端子は、例えば、この実施形態においては、駆動用トランジスタＱｄのドレイン及び駆動用トランジスタＱｄのソースにそれぞれ対応している。更に、特許請求の範囲に記載された第１のトランジスタの第１の制御用端子又は制御用端子は、例えば、この実施形態においては、駆動用トランジスタＱｄのゲートに対応している。
【００８４】
特許請求の範囲に記載された第３の端子、第４の端子及び第２の制御用端子は、例えば、この実施形態においては、第１のスイッチング用トランジスタＱｓ１のドレイン、第１のスイッチング用トランジスタＱｓ１のソース及び第１のスイッチング用トランジスタＱｓ１のゲートにそれぞれ対応している。また、特許請求の範囲に記載された第５の端子及び第６の端子は、例えば、この実施形態においては、有機ＥＬ素子２１の第１の電極Ｅ１及び第２の電極Ｅ２にそれぞれ対応している。更に、特許請求の範囲に記載された第４のトランジスタは、例えば、この実施形態においては、陰極電圧用トランジスタＱｏあるいは駆動電圧用トランジスタＱＤＤに対応している。
【００８５】
このように構成された有機ＥＬディスプレイ１０において、電源線制御信号ＳＣｎに応じて駆動電圧用トランジスタＱＤＤが電気的接続の状態（オン状態）となると、電位制御線Ｌｏを介して有機ＥＬ素子２１の第２の電極Ｅ２に駆動電圧Ｖｄｄが供給されて、有機ＥＬ素子２１の第２の電極Ｅ２がＨ状態となる。
この第２の電極Ｅ２に供給される駆動電圧Ｖｄｄが、有機ＥＬ素子２１の光学機能を発現させない電位として作用する。
【００８６】
このとき、有機ＥＬ素子２１の第１の電極Ｅ１には駆動電圧Ｖｄｄが供給されているので、有機ＥＬ素子２１には電流が流れない状態となる。従って、有機ＥＬ素子２１は発光しない。
【００８７】
また、電源線制御信号ＳＣｎに応じて陰極電圧用トランジスタＱｏが電気的接続の状態（オン状態）となると、電位制御線Ｌｏを介して有機ＥＬ素子２１の第２の電極Ｅ２に陰極電圧が供給される。陰極電圧Ｖｏは駆動電圧Ｖｄｄより小さくなるように設定されているので、有機ＥＬ素子には順方向バイアスが供給されることとなる。その結果、有機ＥＬ素子２１には、駆動用トランジスタＱｄにて生成された駆動電流Ｉｅｌが供給されることとなる。そして、有機ＥＬ素子２１はその輝度が駆動電流Ｉｅｌの電流レベルに応じて決定されることとなる。
【００８８】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０の駆動方法について図４に従って説明する。図４において、駆動周期Ｔｃは、有機ＥＬ素子２１の輝度が１回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。Ｔ１はデータ書き込み期間であって、Ｔ２は発光期間である。駆動周期Ｔｃは、データ書き込み期間Ｔ１と発光期間Ｔ２とから構成されている。
【００８９】
まず、画素回路２０において、走査線駆動回路１３から走査線Ｙｎを介して第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をデータ書き込み期間Ｔ１にてそれぞれオン状態にする走査信号ＳＹｎが供給される。このとき、電源線制御回路１５からは、電源線制御線Ｆを介して陰極電圧用トランジスタＱｏのゲートに陰極電圧用トランジスタＱｏをオフ状態にする電源線制御信号ＳＣｎが供給される。
【００９０】
すると、第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がオン状態になる。この結果、データ電流ＩｄａｔａＭが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を経由して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。このとき、駆動用トランジスタＱｄは、飽和領域にて動作するように予め設定されているので、駆動用トランジスタＱｄの閾値電圧、移動度といった特性ばらつきが補償される。
【００９１】
また、このとき、電源線制御回路１５から駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが制御回路ＴＳに供給されることで、駆動電圧用トランジスタＱＤＤがオン状態になる。その結果、有機ＥＬ素子２１の第２の電極Ｅ２には駆動電圧Ｖｄｄが供給されている。
【００９２】
従って、有機ＥＬ素子２１の第２の電極Ｅ２は、図４に示すように、駆動電圧Ｖｄｄとなっているので、有機ＥＬ素子２１は非順バイアス状態あるいは逆バイアス状態となる。このため、有機ＥＬ素子２１は発光しない。
【００９３】
続いて、データ書き込み期間Ｔ１の終了後、発光期間Ｔ２において、走査線駆動回路１３から走査線Ｙｎを介して第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２をそれぞれオフ状態にする走査信号ＳＹｎが供給される。すると、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２がそれぞれオフ状態になる。
【００９４】
また、このとき、電源線制御回路１５から陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが制御回路ＴＳに供給されることで、陰極電圧用トランジスタＱｏがオン状態になる。その結果、有機ＥＬ素子２１の第２の電極Ｅ２には陰極電圧Ｖｏが供給されて、有機ＥＬ素子２１の第２の電極Ｅ２がＬ状態となる。
【００９５】
つまり、有機ＥＬ素子２１の第２の電極Ｅ２は、図４に示すように、陰極電圧Ｖｏとなり、第２の電極Ｅ２の電位は第１の電極Ｅ１より低くなるので、有機ＥＬ素子２１には順バイアスが供給された状態となる。
【００９６】
その結果、データ書き込み期間Ｔ１にて保持用キャパシタＣｏに保持された電圧Ｖｏに応じた大きさの駆動電流Ｉｅｌが有機ＥＬ素子２１に流れる。従って、有機ＥＬ素子２１は、その輝度階調がデータ電流ＩｄａｔａＭに応じて精度良く制御されることとなる。
【００９７】
上述のように、画素回路２０は、その内部に形成されるトランジスタの個数を従来のものと比べて１つ削減しつつ有機ＥＬ素子２１の輝度階調をデータ電流ＩｄａｔａＭに応じて精度良く制御することができる。従って、画素回路２０は、有機ＥＬディスプレイ１０の製造における歩留まりや開口率を向上させることができる。
【００９８】
上述の実施形態の電子回路及び電気光学装置によれば、以下のような特徴を得ることができる。
【００９９】
（１）本実施形態では、駆動用トランジスタＱｄ、第１のスイッチング用トランジスタＱｓ１、第２のスイッチング用トランジスタＱｓ２、保持用キャパシタＣｏ及び有機ＥＬ素子２１で画素回路２０を構成した。
有機ＥＬ素子２１の第２の電極Ｅ２と電位制御線Ｌｏを介して接続され、第２の電極Ｅ２の電位を駆動電圧Ｖｄｄまたは陰極電圧Ｖｏに設定する制御回路ＴＳを複数の画素回路２０に対して共通に設けた。
【０１００】
これにより、画素回路２０は、駆動用トランジスタＱｄの閾値電圧や移動度等のばらつきを補償しつつ、その内部に形成されるトランジスタの個数を従来の画素回路と比べて１つ少なくすることができる。その結果、画素回路２０は、有機ＥＬ素子２１の輝度階調を精度良く制御することができることに加えてトランジスタの製造における歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を提供することができる。
[第２実施形態]
次に、本発明を具体化した第２実施形態を図５に従って説明する。尚、本実施形態において、上述の第１実施形態と同じ構成部材については符号を等しくして、その詳細な説明を省略する。
【０１０１】
図５は、有機ＥＬディスプレイ１０の表示パネル部１２ａ及びデータ線駆動回路１４の内部構成を示すブロック回路図である。本実施形態において、表示パネル部１２ａは、赤色の光を放射する有機ＥＬ素子２１を有した赤用画素回路２０Ｒと、緑色の光を放射する有機ＥＬ素子２１を有した緑用画素回路２０Ｇと、青色の光を放射する有機ＥＬ素子２１を有した青用画素回路２０Ｂとで構成される。各赤、緑及び青用画素回路２０Ｒ，２０Ｇ，２０Ｂの回路構成は、それぞれ、第１実施形態で説明した画素回路２０の回路構成と等しい。
【０１０２】
詳述すると、表示パネル部１２ａは、同色の画素回路２０Ｒ，２０Ｇ，２０Ｂが走査線Ｙｎの延設方向に沿って配置されている。又、赤用画素回路２０Ｒを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する赤用駆動電圧ＶｄｄＲを供給する赤用の第１の電圧供給線ＬａＲに接続されている。また、緑用画素回路２０Ｇを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する緑用駆動電圧ＶｄｄＧを供給する緑用の第１の電圧供給線ＬａＧに接続されている。また、青用画素回路２０Ｂを構成する駆動用トランジスタＱｄ及び保持用キャパシタＣｏは、それぞれ、電源線ＶＬｄを介して対応する青用駆動電圧ＶｄｄＢを供給する青用の第１の電圧供給線ＬａＢに接続されている。
【０１０３】
尚、赤、緑及び青用駆動電圧ＶｄｄＲ，ＶｄｄＧ，ＶｄｄＢはそれぞれ、赤色の画素回路２０Ｒを構成する駆動用トランジスタＱｄの駆動電圧、緑色の画素回路２０Ｇを構成する駆動用トランジスタＱｄの駆動電圧及び青色の画素回路２０Ｂを構成する駆動用トランジスタＱｄの駆動電圧である。
【０１０４】
次に、上述のように構成された有機ＥＬディスプレイ１０の画素回路２０Ｒ，２０Ｇ，２０Ｂの駆動方法について説明する。
【０１０５】
まず、走査線駆動回路１３から第１の走査線Ｙ１を介して赤用画素回路２０Ｒの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１０６】
この結果、第１の走査線Ｙ１の延設方向に配置された赤用画素回路２０Ｒ内の、第１の走査線Ｙ１が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに赤用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。
【０１０７】
この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１０８】
続いて、走査線駆動回路１３から第１の走査線Ｙ１を介して赤用画素回路２０Ｒの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１０９】
この結果、赤用画素回路２０Ｒ内の、第１の走査線Ｙ１が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに赤用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、赤用有機ＥＬ素子２１には順方向バイアスが供給されることとなるため、赤用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、赤用有機ＥＬ素子２１の発光が開始する。
【０１１０】
続いて、走査線駆動回路１３から第２の走査線Ｙ２を介して緑用画素回路２０Ｇの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第１の走査信号ＳＹ１が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１１】
この結果、第２の走査線Ｙ２の延設方向に配置された緑用画素回路２０Ｇ内の、第２の走査線Ｙ２が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに緑用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１１２】
続いて、走査線駆動回路１３から第２の走査線Ｙ２を介して緑用画素回路２０Ｇの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第２の走査信号ＳＹ２が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１３】
この結果、緑用画素回路２０Ｇ内の、第２の走査線Ｙ２が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに緑用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、緑用有機ＥＬ素子２１には順バイアスが供給されることとなるため、緑用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、緑用有機ＥＬ素子２１の発光が開始する。
【０１１４】
更に、走査線駆動回路１３から第３の走査線Ｙ３を介して青用画素回路２０Ｂの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオン状態にする第３の走査信号ＳＹ３が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して陰極電圧用トランジスタＱｏをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１５】
この結果、第３の走査線Ｙ３の延設方向に配置された青用画素回路２０Ｂ内の、第３の走査線Ｙ３が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオン状態となるとともに青用有機ＥＬ素子２１の第２の電極Ｅ２の電位は駆動電圧Ｖｄｄとなる。この状態で、データ線Ｘｍからデータ電流Ｉｄａｔａが第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２を介して保持用キャパシタＣｏに供給される。その結果、保持用キャパシタＣｏにはデータ電流ＩｄａｔａＭの電流レベルに応じた電荷量に対応した電圧Ｖｏが保持されることとなる。
【０１１６】
続いて、走査線駆動回路１３から第３の走査線Ｙ３を介して青用画素回路２０Ｂの第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２をそれぞれオフ状態にする第３の走査信号が供給される。また、電源線制御回路１５から電位制御線Ｌｏを介して駆動電圧用トランジスタＱＤＤをオン状態にする電源線制御信号ＳＣｎが供給される。
【０１１７】
この結果、青用画素回路２０Ｇ内の、第３の走査線Ｙ３が接続された第１及び第２のスイッチング用トランジスタＱｓ１，Ｑｓ２がそれぞれオフ状態となるとともに青用有機ＥＬ素子２１の第２の電極Ｅ２の電位は陰極電圧Ｖｏとなる。従って、青用有機ＥＬ素子２１には順方向バイアスが供給されることとなるため、青用有機ＥＬ素子２１には駆動電流Ｉｅｌが供給され、青用有機ＥＬ素子２１の発光が開始する。
【０１１８】
従って、有機ＥＬディスプレイ１０においても前記第１実施形態と同様な効果を得ることができる。
[第３実施形態]
次に、第１及び第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１１９】
図６は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図６において、パーソナルコンピュータ７０は、キーボード７１を備えた本体部７２と、有機ＥＬディスプレイ１０を用いた表示ユニット７３とを備えている。
この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット７３は前記第１実施形態と同様な効果を発揮する。この結果、有機ＥＬ素子２１の輝度階調を精度良く制御することができるとともに歩留まりや開口率を向上させることができる有機ＥＬディスプレイ１０を備えたモバイル型パーソナルコンピュータ７０を提供することができる。
【０１２０】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【０１２１】
○上記実施形態では、有機ＥＬ素子２１がその光学機能を発現しないようにするために、有機ＥＬ素子２１の第２の電極Ｅ２に供給する電位は、駆動電圧Ｖｄｄであったが、これに限定されるものではなく、有機ＥＬ素子２１がその光学機能を発現しない電位であればよい。また、第２の電極Ｅ２をフローティングとしてもよい。
【０１２２】
○上記実施形態では、１本の第１の電圧供給線Ｌａに対して複数の電源線ＶＬｄと複数の電位制御線Ｌｏとを接続した。これを、第１の電圧供給線Ｌａを複数設け、複数の電源線ＶＬｄに接続する第１の電圧供給線Ｌａと複数の電位制御線Ｌｏに接続する第１の電圧供給線Ｌａと分けて使用する。このようにすることによって、保持用キャパシタＣｏの第２電極Ｄ２の電位が電源線制御信号ＳＣｎに伴う変動が軽減され、上記実施形態の効果に加えて有機ＥＬ素子２１の輝度を安定して制御することができる。
【０１２３】
○上記実施形態では、１つの制御回路ＴＳを１本の走査線Ｙｎに沿って設けられた複数の画素回路２０で共有するようにした。これを、１本のデータ線Ｘｍ（あるいは、ある程度まとめた数のデータ線）に沿って設けられた複数の画素回路２０で１つの制御回路ＴＳを共有するようにしてもよい。このとき、制御回路ＴＳを構成する駆動電圧用トランジスタＱＤＤをオン状態とした状態で、データ線Ｘｍに沿って設けられた画素回路２０にデータ電流Ｉｄａｔａを供給し、その後、制御回路ＴＳを構成する陰極電圧用トランジスタＱｏをオン状態として、その画素回路２０の有機ＥＬ素子２１を一斉に発光させるようにする。
【０１２４】
あるいは、制御回路ＴＳを複数の走査線に対して設けられた複数の画素回路２０で共有化してもよい。
【０１２５】
このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１２６】
○上記実施形態では、駆動電圧用トランジスタＱＤＤのソースを駆動電圧Ｖｄｄを供給する第１の電圧供給線に接続した。そして、有機ＥＬ素子２１の光学機能を発現させない場合は、有機ＥＬ素子２１の第２の電極Ｅ２に第１の電圧供給線を介して駆動電圧Ｖｄｄを供給することで有機ＥＬ素子２１の第２の電極Ｅ２の電位を第１の電極Ｅ１と同じ電位にし、その結果、有機ＥＬ素子２１に駆動電流Ｉｅｌが流れないようにした。
【０１２７】
これを、駆動電圧用トランジスタＱＤＤのソースを駆動電圧Ｖｄｄ以上の電圧を供給する電圧供給線に接続する。そして、有機ＥＬ素子２１の光学機能を発現させないようにする場合は、有機ＥＬ素子２１の第２の電極Ｅ２に電圧供給線を介して駆動電圧Ｖｄｄ以上の電位を供給することで有機ＥＬ素子２１の第２の電極Ｅ２の電位を第１の電極Ｅ１より高くして有機ＥＬ素子２１に駆動電流Ｉｅｌが流れないようにしてもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。
【０１２８】
○上記実施形態では、画素回路２０の駆動用トランジスタＱｄの導電型をｐ型（ｐチャネル）とした。又、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２のそれぞれの導電型をｎ型（ｎチャネル）になるように設定した。そして、駆動用トランジスタＱｄのドレインを有機ＥＬ素子の陽極に接続し、有機ＥＬ素子の第２の電極Ｅ２を電位制御線Ｌｏに接続した。
【０１２９】
これを、駆動用トランジスタＱｄをｎ型とし、第１のスイッチング用トランジスタＱｓ１及び第２のスイッチング用トランジスタＱｓ２のそれぞれの導電型をｐ型（ｐチャネル）になるように設定してもよい。
【０１３０】
このとき、上述のように配置された駆動用トランジスタＱｄのソースを有機ＥＬ素子の陰極に接続し、有機ＥＬ素子の陽極を有機ＥＬ素子の陰極を電位制御線Ｌｏに接続するようにしてもよい。このように画素回路２０を構成することで、画素回路２０をそれぞれトップエミッション方式の電気光学装置の画素回路に適用させることができる。
【０１３１】
○上記実施形態では、第１のスイッチング用トランジスタＱｓ１のゲートを第２のスイッチング用トランジスタＱｓ２のゲートと接続するとともに走査線Ｙｎに接続されるようにした。これを、第１のスイッチング用トランジスタＱｓ１のゲートと第２のスイッチング用トランジスタＱｓ２のゲートとを独立した走査線にそれぞれ接続させるようにしてもよい。
【０１３２】
○上記実施形態では、駆動電圧用トランジスタＱＤＤと陰極電圧用トランジスタＱｏとで制御回路ＴＳを構成した。これを、駆動電圧用トランジスタＱＤＤ及び陰極電圧用トランジスタＱｏの代わりに低電位と高電位との間で切換え可能なスイッチで制御回路ＴＳを構成してもよい。
【０１３３】
又、駆動電圧用トランジスタＱＤＤ及び陰極電圧用トランジスタＱｏの駆動能力を向上させるためにバッファ回路あるいはソースフォロワ回路を含むボルテージフォロワ回路を使用してもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１３４】
○上記の実施形態では、データの書き込み時に電子素子である有機ＥＬ素子２１に非順バイアスあるいは逆バイアスを印加したが、例えば、有機ＥＬ素子２１を長寿命化するためにデータの書き込み時以外にも非順バイアスあるいは逆バイアスを印加する期間を設定することも可能である。
【０１３５】
○上記実施形態では、第１及び第２の電圧供給線Ｌａ，Ｌｂを表示パネル部１２の右端側に設けたが、これに限定されることはなく、例えば、表示パネル部１２の左端側に設けてもよい。このようにすることによって、上記実施形態と同様の効果を得ることができる。
【０１３６】
○上記実施形態では、単位回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の電気光学素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶装置に具体化してもよい。
【０１３７】
○上記実施形態では、画素回路２０の電流駆動素子として有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
【産業上の利用可能性】
【０１３８】
本発明の電気光学装置は、高開口率を必要とする表示装置に特に好適である。
【図面の簡単な説明】
【０１３９】
【図１】本実施形態の有機ＥＬディスプレイの回路構成を示すブロック回路図である。
【図２】第１実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。
【図３】第１実施形態の画素回路の回路図である。
【図４】第１実施形態の画素回路の駆動方法を説明するためのタイミングチャートである。
【図５】第２実施形態の表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。
【図６】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。
【符号の説明】
【０１４０】
Ｃｏ 容量素子としての保持用キャパシタ
Ｑｓ１ 第２のトランジスタとしての第１のスイッチング用トランジスタ
Ｑｓ２ 第３のトランジスタとしての第２のスイッチング用トランジスタ
Ｑｄ 第１のトランジスタとしての駆動用トランジスタ
Ｑｏ 第４のトランジスタとしての陰極電圧用トランジスタ
Ｌｏ 電位制御線
ＴＳ 制御回路
Ｘｍ データ線
Ｙｎ 走査線
１０ 電気光学装置としての有機ＥＬディスプレイ
２０ 単位回路としての画素回路
２１ 電子素子、電気光学素子又は電流駆動素子としての有機ＥＬ素子
７０ 電子機器としてのパーソナルコンピュータ
【特許請求の範囲】
【請求項１】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第２の駆動回路はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項２】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、
前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、
前記第２の駆動回路はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項３】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項４】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路及び前記信号生成回路のうち少なくとも一部はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項５】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、
前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、
前記第２の駆動回路は半導体集積回路装置によって構成されていること、
を特徴とする電子装置。
【請求項６】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続された第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項７】
請求項１乃至６のいずれかに記載の電子装置において、
少なくとも前記第２のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていること、
を特徴とする電子装置。
【請求項８】
請求項２に記載の電子装置において、
前記データ電流は前記第２のトランジスタを第１の期間に通過し、前記第１の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であること、
を特徴とする電子装置。
【請求項９】
請求項１乃至８のいずれかに記載の電子装置において、
前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、
前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあること、
を特徴とする電子装置。
【請求項１０】
請求項１乃至９のいずれかに記載の電子装置において、
前記複数の単位回路の各々は、さらに前記第１のトランジスタの第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタを有すること、
を特徴とする電子装置。
【請求項１１】
請求項１０に記載の電子装置において、
前記複数の単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであること、
を特徴とする電子装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の電子装置において、
前記第１のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応すること、
を特徴とする電子装置。
【請求項１３】
請求項１乃至１１のいずれかに記載の電子装置において、
さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第２の信号線に交差すること、
を特徴とする電子装置。
【請求項１４】
請求項１乃至１３のいずれかに記載の電子装置において、
前記電子素子は電気光学素子であり、
前記複数の第１の信号線は複数の走査線であり、
前記複数の第２の信号線は複数のデータ線であること、
を特徴とする電子装置。
【請求項１５】
請求項１乃至１４のいずれかに記載の電子装置を含む電子機器。
【請求項１】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第２の駆動回路はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項２】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、
前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、
前記第２の駆動回路はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項３】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項４】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路及び前記信号生成回路のうち少なくとも一部はＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項５】
複数の第１の信号線と、
複数の第２の信号線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続され、第１の制御用端子を備えた第１のトランジスタと、
前記第１のトランジスタに接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、を含み、
前記第１の制御用端子の電圧が、前記第２のトランジスタを通過するデータ電流により設定され、
前記第２の駆動回路は半導体集積回路装置によって構成されていること、
を特徴とする電子装置。
【請求項６】
複数の第１の信号線と、
複数の第２の信号線と、
複数の電源線と、
複数の単位回路と、
前記複数の第１の信号線を駆動する第１の駆動回路と、
前記複数の第２の信号線を駆動する第２の駆動回路と、
前記第１の駆動回路を制御する第１の制御信号を生成し、前記第２の駆動回路を制御する第２の制御信号を生成する信号生成回路と、
前記複数の電源線を制御する制御信号を生成する電源線制御回路と、を含み、
前記複数の単位回路の各々は、
電子素子と、
前記電子素子に接続された第１のトランジスタと、
前記第１のトランジスタと接続するとともに、前記複数の第１の信号線のうち１つの第１の信号線から供給される制御信号に応じてオン状態となることにより、前記複数の第２の信号線のうち一つの第２の信号線と前記第１のトランジスタとを電気的に接続する第２のトランジスタと、
前記一つの第２の信号線から供給される電流信号に応じた電荷量を保持し、前記第１のトランジスタの導通状態を決定する容量素子と、を備え、
前記第１の駆動回路、前記第２の駆動回路、前記信号生成回路及び前記電源線制御回路のうち少なくとも一部はプログラマブルなＩＣチップにより構成されていること、
を特徴とする電子装置。
【請求項７】
請求項１乃至６のいずれかに記載の電子装置において、
少なくとも前記第２のトランジスタがオン状態である期間は、前記電子素子は非順バイアス又は逆バイアス状態とされていること、
を特徴とする電子装置。
【請求項８】
請求項２に記載の電子装置において、
前記データ電流は前記第２のトランジスタを第１の期間に通過し、前記第１の期間は前記電子素子は非順バイアス状態又は逆バイアス状態であること、
を特徴とする電子装置。
【請求項９】
請求項１乃至８のいずれかに記載の電子装置において、
前記第１のトランジスタ及び前記第２のトランジスタを含む第１の電流経路に電流が流れる期間は、前記電子素子は非順バイアス状態又は逆バイアス状態であり、
前記第１のトランジスタ及び前記電子素子を含む第２の電流経路に電流が流れる期間は、前記電子素子は順バイアス状態にあること、
を特徴とする電子装置。
【請求項１０】
請求項１乃至９のいずれかに記載の電子装置において、
前記複数の単位回路の各々は、さらに前記第１のトランジスタの第１の端子と前記第１の制御用端子との電気的接続を制御する第３のトランジスタを有すること、
を特徴とする電子装置。
【請求項１１】
請求項１０に記載の電子装置において、
前記複数の単位回路の各々に含まれるトランジスタは、前記第１のトランジスタ、前記第２のトランジスタ及び前記第３のトランジスタのみであること、
を特徴とする電子装置。
【請求項１２】
請求項１乃至１１のいずれかに記載の電子装置において、
前記第１のトランジスタの導通状態は、前記電子素子に供給される電流の電流レベルに対応すること、
を特徴とする電子装置。
【請求項１３】
請求項１乃至１１のいずれかに記載の電子装置において、
さらに複数の電源線を含んでおり、前記複数の電源線は前記複数の第２の信号線に交差すること、
を特徴とする電子装置。
【請求項１４】
請求項１乃至１３のいずれかに記載の電子装置において、
前記電子素子は電気光学素子であり、
前記複数の第１の信号線は複数の走査線であり、
前記複数の第２の信号線は複数のデータ線であること、
を特徴とする電子装置。
【請求項１５】
請求項１乃至１４のいずれかに記載の電子装置を含む電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−７２３８５（Ｐ２００６−７２３８５Ａ）
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願番号】特願２００５−３１８０８３（Ｐ２００５−３１８０８３）
【出願日】平成１７年１１月１日（２００５．１１．１）
【分割の表示】特願２００３−３１５５９３（Ｐ２００３−３１５５９３）の分割
【原出願日】平成１５年９月８日（２００３．９．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年３月１６日（２００６．３．１６）
【国際特許分類】
【出願日】平成１７年１１月１日（２００５．１１．１）
【分割の表示】特願２００３−３１５５９３（Ｐ２００３−３１５５９３）の分割
【原出願日】平成１５年９月８日（２００３．９．８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]