電源回路
【課題】バッテリから供給される電圧が低下した場合であっても、ＭＰＵ等の負荷部の負荷状態に応じた電力を継続的に出力することのできる電源回路の提供。
【解決手段】Ｎ型のＦＥＴ４１を備える電源回路１００であって、電力をドレイン４１ｄに供給する駆動ライン３２及びＭＰＵ７０に電力を出力する出力ライン３３間の電位差によって電力を充電するコンデンサ６１と、バッテリから供給される電力及びコンデンサ６１に充電された電力によって、ゲート４１ｇにソース４１ｓよりも高電位の電圧を印加することによりＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にするドライバ４３と、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる降圧部６４と、出力ラインにおいてＭＰＵ７０から降圧部６４に向かう電流の流れを規制するダイオード６７と、を備える。
【解決手段】Ｎ型のＦＥＴ４１を備える電源回路１００であって、電力をドレイン４１ｄに供給する駆動ライン３２及びＭＰＵ７０に電力を出力する出力ライン３３間の電位差によって電力を充電するコンデンサ６１と、バッテリから供給される電力及びコンデンサ６１に充電された電力によって、ゲート４１ｇにソース４１ｓよりも高電位の電圧を印加することによりＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にするドライバ４３と、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる降圧部６４と、出力ラインにおいてＭＰＵ７０から降圧部６４に向かう電流の流れを規制するダイオード６７と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部の電源部から供給される電力を負荷部に出力する電源回路に関する。
【背景技術】
【０００２】
従来、電界効果トランジスタを備え、当該電界効果トランジスタのドレイン及びソース間における通電のオン状態及びオフ状態の切り換えによって、負荷部の負荷状態に応じた電力を出力する電源回路が知られている。例えば、特許文献１には、ＰチャンネルＭＯＳ型電界効果トランジスタ（ＰＷＭ用ＦＥＴ）と、ＰＷＭ用ＦＥＴのドレイン及びソース間の通電をオン状態にする駆動手段としての制御用トランジスタと、を備えるＤＣ−ＤＣコンバータが開示されている。特許文献１のＤＣ−ＤＣコンバータでは、ソースよりも低電位の電圧が制御用トランジスタによってゲートに印加されることにより、ＰＷＭ用ＦＥＴは、電源部からソースに供給される電力をドレインから負荷部に出力する。ＰＷＭ用ＦＥＴの通電のオン状態及びオフ状態の比率、所謂オン・デューティ比が変更されることにより、ＤＣ−ＤＣコンバータは、負荷部の負荷状態に応じた電力をドレインから出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０３−２４８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
さて、特許文献１のようなＰＷＭ用ＦＥＴに換えて、Ｐ型電界効果トランジスタよりも低コスト且つ小型であるＮ型電界効果トランジスタを備える電源回路も、一般に広く知られている。Ｎ型電界効果トランジスタを備える電源回路は、Ｎ型電界効果トランジスタのドレインに供給される電力をソースから負荷部に出力する。このＮ型電界効果トランジスタでは、ゲートにソースよりも高電位の電圧が印加されることにより、ドレイン及びソース間の通電は、オン状態になる。
【０００５】
このように、Ｎ型電界効果トランジスタを備える電源回路は、外部からの電力をゲートに供給する駆動ラインに一方の端部が接続されると共に、ソースから負荷部に電力を出力する出力ラインとに他方の端部が接続されるコンデンサを備えている場合がある。Ｎ型電界効果トランジスタの通電がオフ状態のとき、負荷部によって電力の消費される出力ラインの電圧は、駆動ラインの電圧よりも降下する。故に、コンデンサは、駆動ライン及び出力ライン間の電位差によって電力を充電できる。制御用トランジスタ等の駆動手段は、外部から供給される電力及びコンデンサに充電された電力によって、ソースよりも高電位の電圧をゲートに印加する。以上により、Ｎ型電界効果トランジスタの通電は、オン状態になる。
【０００６】
しかし、負荷部の負荷状態が軽い場合、負荷部によって消費される電力量は少ない。故に、Ｎ型電界効果トランジスタの通電がオフ状態であっても、出力ラインの電圧は、降下し難い。このときさらに、外部のバッテリ等の電源部から供給される電力の電圧が、何らかの要因で低下することがある。すると、駆動ライン及び出力ライン間の電位差が確保されなくなるので、コンデンサは、電力を充電できない。これにより、駆動手段は、Ｎ型電界効果トランジスタのゲートに、ソースよりも高電位の電圧を印加させられなくなるので、ドレイン及びソース間の通電をオン状態にできない。以上により、電源回路は、ソースから負荷部に電力を継続的に出力することができなくなってしまう。
【０００７】
本発明は、上記問題点に鑑みてなされてものであって、その目的は、負荷部の負荷状態が軽い状態下において電源部の電圧が低下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力することのできる電源回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の発明では、外部の電源部からドレインに供給される電力をソースから負荷部に出力するＮ型の電界効果トランジスタを備え、ドレイン及びソース間における通電のオン状態及びオフ状態の切り換えによって、負荷部の負荷状態に応じた電力をソースから出力する電源回路であって、電源部からの電力をＮ型電界効果トランジスタのゲートに供給する駆動ラインと、ソースから負荷部に電力を出力する出力ラインと、駆動ラインに一方の端部が接続されると共に、出力ラインに他方の端部が接続され、駆動ライン及び出力ライン間の電位差によって電力を充電する充電手段と、駆動ラインに設けられ、電源部から供給される電力及び充電手段に充電された電力によって、ゲートにソースよりも高電位の電圧を印加することにより、当該Ｎ型電界効果トランジスタのドレイン及びソース間の通電をオン状態にする駆動手段と、出力ラインに接続され、Ｎ型電界効果トランジスタの通電がオフ状態のときに、出力ラインの電圧を降下させる降圧手段と、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられ、負荷部から降圧手段に向かう電流の流れを規制する電流規制手段と、を備える。
【０００９】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のときに、ソースから負荷部に電力を出力する出力ラインに接続された降圧手段は、当該出力ラインにおいて降圧手段及び充電手段の接続される部分の電圧を降下させる。故に、負荷部の負荷状態が軽く、且つ外部の電源部から供給される電力の電圧降下に伴ってＮ型電界効果トランジスタのゲートに電力を供給する駆動ラインの電圧が降下した場合でも、駆動ライン及び出力ライン間の電位差は、確保され得る。よって、充電手段は、駆動ライン及び出力ライン間の電位差によって電力を充電できる。以上により、駆動ラインに設けられる駆動手段は、外部から供給される電力に充電手段に充電された電力を加えることにより、Ｎ型電界効果トランジスタのゲートにソースよりも高電位の電圧を印加させて、ドレイン及びソース間の通電をオン状態にできる。
【００１０】
加えて、出力ラインの電圧を降圧手段が降下させているときでも、負荷部から降圧手段に向かう電流の流れは、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられる電流規制手段によって、規制される。故に、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力ラインを通じて出力された電力は、出力ラインにおいて降圧手段の降圧作用によって電圧の降下させられる部分に戻されること無く、負荷部に確実に供給され得る。
【００１１】
したがって、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、電源回路は、当該負荷部の負荷状態に応じた電力を継続的に出力することができる。
【００１２】
請求項２に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられる電気抵抗部と、を有することを特徴とする。
【００１３】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のとき、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。
【００１４】
さらに、接地ラインに設けられる電気抵抗部によって、接地ラインを接続したことに起因する出力ラインの短絡は、防がれ得る。故に、Ｎ型電界効果トランジスタの通電がオン状態のときには、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧手段を備える電源回路は、簡素な構成でありながら、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力できる。
【００１５】
請求項３に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、Ｎ型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ部をオン状態にする降圧スイッチ制御部と、を有することを特徴とする。
【００１６】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオン状態にする。すると、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。
【００１７】
さらに、Ｎ型電界効果トランジスタの通電がオン状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオフ状態にすることにより、接地ラインを非導通にする。故に、Ｎ型電界効果トランジスタの通電がオン状態のときには、電力は、接地ラインに出力されることなく、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧スイッチ部及び降圧スイッチ制御部を降圧手段に有する電源回路は、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００１８】
請求項４に記載の発明では、電流規制手段は、出力ラインに設けられ、ソースから負荷部に向かう電流の流れを許容すると共に、出力ラインにおいて降圧手段の接続される部分に負荷部から向かう電流の流れを規制するダイオード、を有することを特徴とする。
【００１９】
この発明によれば、Ｎ型電界効果トランジスタの通電がオン状態のとき、ソースから負荷部に向かう電流の流れを、ダイオードは許容する。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、Ｎ型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。故に、電流は、負荷部から、出力ラインにおいて降圧手段の接続される部分に向かって流れようとする。しかし、出力ラインにおいて負荷部から降圧手段に向かう電流の流れは、ダイオードによって規制される。
【００２０】
以上により、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に確実に供給され得る。したがって、電流規制手段にダイオードを有する電源回路は、簡素な構成を維持しつつ、負荷部の負荷状態に応じた電力をソースから継続的に出力することができる。
【００２１】
請求項５に記載の発明では、電流規制手段は、出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、Ｎ型電界効果トランジスタの通電がオフ状態のときに、規制スイッチ部をオフ状態にすることにより、負荷部から降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、を有することを特徴とする。
【００２２】
この発明によれば、Ｎ型電界効果トランジスタの通電がオン状態のとき、規制スイッチ制御部は、規制スイッチ部をオン状態にする。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、Ｎ型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。このとき、規制スイッチ制御部が規制スイッチ部をオフ状態にすることにより、出力ラインにおいて降圧手段の接続される部分に向かおうとする電流の流れは、規制スイッチ部によって規制される。
【００２３】
以上により、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に供給され得る。したがって、規制スイッチ部及び規制スイッチ制御部を電流規制手段に有する電源回路は、負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００２４】
請求項６に記載の発明では、駆動手段は、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、Ｎ型電界効果トランジスタのドレイン及びソース間の通電をオン状態にすることを特徴とする。
【００２５】
上述したように、負荷部が軽い負荷状態であって負荷部によって消費される電力量が少ない場合には、出力ラインの電圧の降下は、緩やかになる。故に、この発明のように、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、ドレイン及びソース間の通電を駆動手段によってオン状態にすれば、出力ラインの電圧は所定の範囲内に維持され得る。以上のような作動を駆動手段に繰り返させることによって、電源回路は、負荷部の軽い負荷状態に応じた電力を継続的に出力する。
【００２６】
以上のような電源回路の出力ラインに降圧手段が接続された場合でも、降圧手段は、出力ラインの電圧を降下させ、駆動ライン及び出力ライン間の電位差を確保する作用を発揮できる。故に、駆動ラインに供給される電力の電圧が降下した場合でも、駆動手段は、充電手段に充電された電力に、駆動ラインを通じて電源部から供給される電力を加えて、ドレイン及びソース間の通電を確実にオン状態にできるようになる。したがって、閾値を下回ることにより通電をオン状態にする駆動手段と、出力ラインの電圧を降下させる降圧手段とを組み合わせることにより、負荷部の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路が実現される。
【図面の簡単な説明】
【００２７】
【図１】本発明の第一実施形態による電源回路を備えたコンビネーションメータの構成を概略的に示す図である。
【図２】本発明の第一実施形態による電源回路の構成を示す回路図である。
【図３】電源回路がパルス幅変調制御によって表示制御用ＭＰＵに電力を出力しているときの電圧の変動を示す図であって、（ａ）は、駆動ラインにおいてコンデンサの駆動ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｂ）は、出力ラインにおいてコンデンサの出力ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｃ）は、平滑回路と表示制御用ＭＰＵとの間における出力ラインの電圧の変動を示す図である。
【図４】電源回路がヒステリシス制御によって表示制御用ＭＰＵに電力を出力しているときの電圧の変動を示す図であって、（ａ）は、駆動ラインにおいてコンデンサの駆動ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｂ）は、出力ラインにおいてコンデンサの出力ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｃ）は、平滑回路と表示制御用ＭＰＵとの間における出力ラインの電圧の変動を示す図である。
【図５】電源回路に降圧部が設けられることによる効果を説明するための図である。
【図６】本発明の第二実施形態による電源回路の構成を示す回路図であって、図２の変形例を示す図である。
【図７】本発明の第二実施形態による電源回路の作動を示す図であって、（ａ）は、ＦＥＴのオン状態及びオフ状態の切り換えを示す図であり、（ｂ）は、降圧スイッチのオン状態及びオフ状態の切り換えを示す図であり、（ｃ）は、規制スイッチのオン状態及びオフ状態の切り換えを示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
【００２９】
（第一実施形態）
図１は、本発明の第一実施形態による電源回路１００を備えたコンビネーションメータ１０の構成を概略的に示す図である。コンビネーションメータ１０は、上述した電源回路１００、及び電源回路１００と出力ライン３３によって接続されている表示制御用のマイクロプロセッサ（ＭＰＵ：Micro-Processing Unit）７０を備えている。
【００３０】
電源回路１００は、電源ライン３１を通じて電源入力部２０に接続されている。電源入力部２０には、例えば車両に搭載されたバッテリ等、コンビネーションメータの外部の電源部から、電力が供給される。電源回路１００は、電源入力部２０及び電源ライン３１を通じて供給される電力を用いて、表示制御用ＭＰＵ７０の負荷状態に応じた電力を生成する。電源回路１００は、生成した電力を出力ライン３３を通じて表示制御用ＭＰＵ７０に出力する。
【００３１】
表示用制御ＭＰＵ７０は、電源回路１００から供給される電力を消費する負荷部である。表示制御用ＭＰＵ７０は、車両に搭載された種々の制御装置から出力された車両情報を、車内の通信ネットワークを通じて取得する。そして、表示制御用ＭＰＵ７０は、コンビネーションメータ１０の表示にかかわる種々の演算を実行し、取得した車両情報を、車両の使用者に向けて表示させる。
【００３２】
図２は、電源回路１００の構成を示す回路図である。電源回路１００は、スイッチング電源ＩＣ４０、コンデンサ６１、及び平滑回路５０を備えている。スイッチング電源ＩＣ４０は、電界効果トランジスタ（ＦＥＴ：Field effect transistor）４１、ドライバ４３、Low Drop Out（ＬＤＯ）レギュレータ４５、及びドライバ制御部４７を有している。
【００３３】
ＦＥＴ４１は、Ｎ型のMetal-Oxide-Semiconductor（ＭＯＳ）ＦＥＴである。ＦＥＴ４１は、電源回路１００から出力される電力を、パルス幅変調制御するためのスイッチング素子として作動する。ＦＥＴ４１は、ドレイン４１ｄ、ソース４１ｓ、及びゲート４１ｇを有する。ドレイン４１ｄは、電源ライン３１に接続されている。ドレイン４１ｄには、電源ライン３１を通じて、バッテリ等の電力が供給される。ソース４１ｓは、出力ライン３３に接続されている。出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に、電力が供給される。ゲート４１ｇは、スイッチング電源ＩＣ４０内において電源ライン３１と分岐された駆動ライン３２と接続されている。ゲート４１ｇには、駆動ライン３２を通じて、バッテリ等の電力が供給される。ＦＥＴ４１は、ゲート４１ｇにソース４１ｓよりも高電位の電圧が印加されることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にする。
【００３４】
ドライバ４３は、駆動ライン３２に設けられている。ドライバ４３は、ドライバ制御部４７と接続されている。ドライバ４３は、ドライバ制御部４７からの指令に基づいて、ＦＥＴ４１のゲート４１ｇに電圧を印加することによって、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電のオン状態及びオフ状態を切り換える。具体的に、ドライバ４３によって、ゲート４１ｇにソース４１ｓよりも高電位の電圧が印加されることにより、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電は、オン状態になる。
【００３５】
ＬＤＯレギュレータ４５は、駆動ライン３２において、電源ライン３１と接続されている端部と、ドライバ４３との間に設けられている。ＬＤＯレギュレータ４５は、電源入力部２０及び電源ライン３１を通じて供給される電力の電圧を予め設定された所定の電圧に変圧させて、ドライバ４３に供給する。
【００３６】
ドライバ制御部４７は、監視ライン３４を通じて、出力ライン３３に接続されている。監視ライン３４は、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３に接続されている。ドライバ制御部４７は、監視ライン３４を通じて、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３の電圧を検知することにより、表示制御用ＭＰＵ７０の負荷状態を監視する。ドライバ制御部４７は、表示制御用ＭＰＵ７０の負荷状態に応じて、ＦＥＴ４１の通電がオン状態の時間とオフ状態の時間との比、所謂オン・デューティ比を決定する。ドライバ制御部４７は、決定したオン・デューティ比に基づいて、ドライバ４３によるＦＥＴ４１の通電のオン状態及びオフ状態の切り換えを制御する。
【００３７】
コンデンサ６１は、所定の静電容量を備え、電荷の蓄積及び放出が可能な受電素子である。コンデンサ６１は、両端部の電位差に応じた電荷を蓄積することにより、電力を充電することができる。コンデンサ６１の両端部のうち、一方の端部は、駆動ライン接続部６１ａである。駆動ライン接続部６１ａは、駆動ライン３２においてＬＤＯレギュレータ４５とドライバ４３との間の部分に接続されている。コンデンサ６１の両端部のうち、他方の端部は、出力ライン接続部６１ｂである。出力ライン接続部６１ｂは、出力ライン３３においてスイッチング電源ＩＣ４０と平滑回路５０との間に接続されている。以上の接続により、コンデンサ６１は、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電する。
【００３８】
平滑回路５０は、出力ライン３３に設けられている。平滑回路５０は、スイッチング電源ＩＣ４０から出力される電力の矩形派状である電圧の変動を、整流及び平滑化する。平滑回路５０は、インダクタ５１、ダイオード５３、及びコンデンサ５５を有している。インダクタ５１は、出力ライン３３に設けられている。ダイオード５３は、出力ライン３３においてインダクタ５１のスイッチング電源ＩＣ４０側の部分と、グラウンドとを接続する配線に設けられている。コンデンサ５５は、出力ライン３３においてインダクタ５１の表示制御用ＭＰＵ７０側の部分と、グラウンドとを接続する配線に設けられている。これらインダクタ５１、ダイオード５３、及びコンデンサ５５の協働によって、平滑回路５０は、スイッチング電源ＩＣ４０から出力される電力の電圧を、予め規定された電圧（５ボルト程度）に降下させつつ、安定化させて、表示制御用ＭＰＵ７０に出力する。
【００３９】
ここまで説明した電源回路１００は、表示制御用ＭＰＵ７０の負荷状態に応じて、電力を出力するための動作を変更する。これにより、電源回路１００から表示制御用ＭＰＵ７０に出力される電力において、表示制御用ＭＰＵ７０の動作可能な電圧（例えば、４．５ボルト以上 図５参照）が維持される。具体的には、表示制御用ＭＰＵ７０が高い負荷状態にある場合、電源回路１００は、通常負荷モードにて動作を行うことにより、表示制御用ＭＰＵ７０に電力を出力する。この通常負荷モード時において、電源回路１００から表示制御用ＭＰＵ７０に供給される電流は、数十ミリアンペアから数アンペア程度である。通常負荷モードにて電源回路１００が動作するのは、車両のアクセサリー（ＡＣＣ）電源が運転者等の操作によってオン状態にされたときである。
【００４０】
一方、表示制御用ＭＰＵ７０が軽い負荷状態にある場合、電源回路１００は、軽負荷モードにて動作を行うことにより、表示制御用ＭＰＵ７０に電力を出力する。この軽負荷モード時においては、電源回路１００から表示制御用ＭＰＵ７０に供給される電流は、数十マイクロアンペアから数百マイクロアンペア程度である。軽負荷モードにて電源回路１００が動作するのは、車両のＡＣＣ電源が運転者等の操作によってオフ状態にされたときである。
【００４１】
まず、通常負荷モードにおける電源回路１００の動作を、図２及び図３に基づいて説明する。図３（ａ）に示されるのは、図２のポイントＡにおける電圧の変化である。また、図３（ｂ）に示されるのは、図２のポイントＢにおける電圧の変化であり、図３（ｃ）に示されるのは、図２のポイントＣにおける電圧の変化である。通常負荷モードでは、電源回路１００は、表示制御用ＭＰＵ７０に供給する電力量を、パルス幅変調制御によって調整する。そのために、ドライバ制御部４７は、表示制御用ＭＰＵ７０の負荷状態を監視して、ＦＥＴ４１のオン・デューティ比を決定する。
【００４２】
パルス幅変調制御の実施時において、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電がオフ状態のとき（図３ Ｔ１参照）に、コンデンサ６１は、電力を充電する。このＦＥＴ４１の通電がオフ状態のとき、表示制御用ＭＰＵ７０によって電力の消費される出力ライン３３の電圧（ポイントＢ，図３（ｂ）参照）は、駆動ライン接続部６１ａのポイントＡの電圧（図３（ａ）参照）よりも降下する。故に、コンデンサ６１は、駆動ライン接続部６１ａと出力ライン接続部６１ｂとの間に電位差によって、電力を充電できる。ドライバ４３は、ドライバ制御部４７からの指令に基づいて、駆動ライン３２を通じて供給される電力及びコンデンサ６１に充電された電力によって、ソース４１ｓよりも高電位の電圧をゲート４１ｇに印加することにより、ＦＥＴ４１の通電をオン状態にする。また、ドライバ４３は、ドライバ制御部４７からの指令に基づいて、ゲート４１ｇへの電圧の印加を停止することにより、ＦＥＴ４１の通電をオフ状態にする。以上の作動が繰り返されることにより、出力ライン３３において平滑回路５０及び表示制御用ＭＰＵ７０間の部分（ポイントＣ）の電圧は、予め設定された値の近傍に維持され得る（図３（ｃ）参照）。
【００４３】
次に、軽負荷モードにおける電源回路１００の動作を、図２及び図４に基づいて説明する。図４（ａ）に示されるのは、図２のポイントＡにおける電圧の変化である。また、図４（ｂ）に示されるのは、図２のポイントＢにおける電圧の変化であり、図４（ｃ）に示されるのは、図２のポイントＣにおける電圧の変化である。
【００４４】
軽負荷モードでは、電源回路１００は、表示制御用ＭＰＵ７０に供給する電力量を、ヒステリシス制御によって調整する。そのために、ドライバ制御部４７は、監視ライン３４を通じて、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３の電圧を検知する。ドライバ制御部４７は、監視ライン３４を通じて検知する出力ライン３３の電圧が予め設定された下限の閾値を下回ることにより、ドライバ４３を制御して、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にする。これにより、出力ライン３３の電圧は回復する。ドライバ制御部４７は、監視ライン３４を通じて検知する出力ライン３３の電圧が予め設定された上限の閾値まで回復したことに基づいて、ドライバ４３を制御し、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオフ状態にする。以上の作動が繰り返されることにより、表示制御用ＭＰＵ７０の軽い負荷状態に応じた電力が、継続的に出力される。したがって、出力ライン３３において平滑回路５０及び表示制御用ＭＰＵ７０間の部分（ポイントＣ）の電圧は、予め規定された値の近傍に維持され得る（図４（ｃ）参照）。
【００４５】
尚、ドライバ制御部４７は、ＦＥＴ４１の通電がオン状態にされた後、予め規定された時間が経過すると、ドライバ４３を制御して、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオフ状態にしてもよい。また、ドライバ制御部４７によって検知される出力ライン３３の電圧の変化は、ごく僅かであるため、図４（ｃ）には示されない。
【００４６】
以上のようなヒステリシス制御の実施時においても、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電がオフ状態のときに、コンデンサ６１は、電力を充電する必要がある。しかし、軽負荷モードでの動作時には、表示制御用ＭＰＵ７０の電力消費が少ないことにより、出力ライン３３の電圧は、降下し難い。故に、例えば、ＦＥＴ４１の通電のオン状態及びオフ状態の切り換えによって出力ライン３３に生じる電圧の振動が、コンデンサ６１の充電時に利用される。通電がオフ状態にされた後に、出力ライン３３の電圧（ポイントＢ，図４（ｂ）参照）は、降下して、駆動ライン接続部６１ａのポイントＡの電圧（図４（ａ）参照）を一時的に下回る。この出力ライン３３の電圧が一時的に降下した時間（図４ Ｔ２参照）に、コンデンサ６１は、駆動ライン３２との間の電圧差によって、電力を充電する。これにより、ドライバ４３は、ドライバ制御部４７の指令に基づいて、ＦＥＴ４１の通電をオン状態にできるようになる。
【００４７】
（特徴部分）
次に、電源回路１００の特徴部分について説明する。電源回路１００は、降圧部６４及びダイオード６７をさらに備えている。
【００４８】
降圧部６４は、接地ライン６３及び抵抗器６５を有している。接地ライン６３の両端部のうち、一方の端部は、出力ライン接続部６３ａである。出力ライン接続部６３ａは、出力ライン３３においてスイッチング電源ＩＣ４０と平滑回路５０との間の部分に接続されている。接地ライン６３の両端部のうち、他方の端部は、接地部６３ｂである。接地部６３ｂは、グラウンドに接続されている。抵抗器６５は、所定の電気抵抗値を有する受動素子であって、接地ライン６３に設けられている。以上の降圧部６４は、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる作用を発揮する。
【００４９】
ダイオード６７は、出力ライン３３において、接地ライン６３及びコンデンサ６１の接続されている部分よりも、平滑回路５０及び表示制御用ＭＰＵ７０側に設けられている。ダイオード６７は、ＦＥＴ４１のソース４１ｓから表示制御用ＭＰＵ７０に向かう電流の流れを許容する。一方で、ダイオード６７は、出力ライン３３において接地ライン６３の接続される部分に、表示制御用ＭＰＵ７０から向かう電流の流れを規制する。以上により、出力ライン３３の電圧が降圧部６４によって降下させられたときに、ダイオード６７は、平滑回路５０からＦＥＴ４１に向かう電流の逆流を抑制する。
【００５０】
上述した降圧部６４を備えない電源回路において、電源入力部２０から供給される電力の電圧が低下した場合、図５に示されるように、表示制御用ＭＰＵ７０への電力の出力は、中断される。以下にその理由を説明する。
【００５１】
表示制御用ＭＰＵ７０によって消費される電力量の少ない低負荷時では、ＦＥＴ４１の通電がオフ状態であっても、出力ライン３３の電圧は、降下し難い。このときさらに、バッテリ等から電源入力部２０に供給される電力の電圧が、何らかの要因で低下すると、駆動ライン３２に供給される電圧も降下する。これにより、ＬＤＯレギュレータ４５は、ドライバ４３に電力を出力できなくなる。以上により、駆動ライン３２と出力ライン３３間の電位差は、確保されなくなる。故に、コンデンサ６１が電力を充電できなくなるので、ドライバ４３は、ＦＥＴ４１の通電をオン状態にできない。したがって、電源回路１００は、ソース４１ｓから表示制御用ＭＰＵ７０に電力を出力することができなくなってしまうのである。
【００５２】
これに対して、降圧部６４を備える第一実施形態の電源回路１００では、ＦＥＴ４１の通電がオフ状態のときに、降圧部６４は、出力ライン３３においてコンデンサ６１の出力ライン接続部６１ｂが接続されている部分の電圧を降下させる。このような降圧部６４の降圧作用によって、表示制御用ＭＰＵ７０の負荷状態が軽く且つ電源入力部２０に供給される電力の電圧降下に伴って駆動ライン３２の電圧が降下した場合でも、駆動ライン３２と出力ライン３３との間の電位差は、確保され得る。故に、ＦＥＴ４１の通電がオフ状態のときに、コンデンサ６１は、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電できる。ドライバ４３は、ＬＤＯレギュレータ４５から供給される電力に、コンデンサ６１に充電された電力を加えることにより、ＦＥＴ４１のゲート４１ｇにソース４１ｓよりも高電位の電圧を印加させて、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００５３】
加えて、出力ライン３３の電圧を降圧部６４が降下させているときでも、表示制御用ＭＰＵ７０から接地ライン６３に向かう電流の流れは、ダイオード６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力ライン３３を通じて出力された電力は、降圧部６４の作用によって電圧の降下させられた部分に戻されること無く、表示制御用ＭＰＵ７０に供給され得る。
【００５４】
したがって、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において電源入力部２０を通じて供給される電力の電圧が降下した場合であっても、電源回路１００は、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる（図５参照）。
【００５５】
加えて第一実施形態では、ＦＥＴ４１の通電がオフ状態のとき、出力ライン３３に接続される接地ライン６３の出力ライン接続部６３ａから、接地部６３ｂに電流が流れる。故に、駆動ライン３２に供給される電力の電圧が降下した場合でも、降圧部６４は、出力ライン３３の電圧を確実に降下させることにより、出力ライン３３及び駆動ライン３２間に電位差を生じさせられる。以上によって、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力を、駆動ライン３２を通じて供給される電力に加えることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００５６】
また、接地ライン６３に設けられる抵抗器６５によって、接地ライン６３を接続したことに起因する出力ライン３３の短絡は、防がれ得る。故に、ＦＥＴ４１の通電がオン状態のときには、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。
【００５７】
また第一実施形態では、ＦＥＴ４１の通電がオン状態のとき、ソース４１ｓから表示制御用ＭＰＵ７０に向かう電流の流れを、ダイオード６７は許容する。故に、ＦＥＴ４１の通電がオン状態のとき、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。一方で、出力ライン３３において表示制御用ＭＰＵ７０から接地ライン６３に向かう電流の流れは、ダイオード６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力された電力は、通電がオフ状態のときに降圧部６４に戻されてしまうことなく、表示制御用ＭＰＵ７０に確実に供給され得る。
【００５８】
これらのように、降圧部６４によって出力ライン３３の電圧を降下させると共に、ダイオード６７によって電流の逆流を規制する電源回路１００は、簡素な構成を維持しつつ、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる。
【００５９】
さらに第一実施形態では、ヒステリシス制御によって出力される電力が制御されている場合において、降圧部６４は、出力ライン３３の電圧を降下させ、駆動ライン３２及び出力ライン３３間の電位差を確保する作用を発揮する。これにより、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力に、駆動ライン３２を通じてバッテリ等から供給される電力を加えて、ＦＥＴ４１の通電を確実にオン状態にできるようになる。以上のように、ヒステリシス制御を行うドライバ４３と、出力ライン３３の電圧を降下させる降圧部６４とを組み合わせることにより、表示制御用ＭＰＵ７０の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路１００が実現される。
【００６０】
尚、第一実施形態において、バッテリが特許請求の範囲に記載の「電源部」に相当し、ＦＥＴ４１が特許請求の範囲に記載の「Ｎ型の電界効果トランジスタ」に相当し、ドライバ４３が特許請求の範囲に記載の「駆動手段」に相当し、コンデンサ６１が特許請求の範囲に記載の「充電手段」に相当し、駆動ライン接続部６１ａが特許請求の範囲に記載の駆動手段の「一方の端部」に相当し、出力ライン接続部６１ｂが特許請求の範囲に記載の駆動手段の「他方の端部」に相当し、降圧部６４が特許請求の範囲に記載の「降圧手段」に相当し、抵抗器６５が特許請求の範囲に記載の「電気抵抗部」に相当し、出力ライン接続部６３ａが特許請求の範囲に記載の接地ラインの「一方の端部」に相当し、接地部６３ｂが特許請求の範囲に記載の接地ラインの「他方の端部」に相当し、ダイオード６７が特許請求の範囲に記載の「電流規制手段」に相当し、表示制御用ＭＰＵ７０が特許請求の範囲に記載の「負荷部」に相当する。
【００６１】
（第二実施形態）
図６及び図７に示される本発明の第二実施形態は、第一実施形態の変形例である。第二実施形態による電源回路２００は、第一実施形態の抵抗器６５（図２参照）に換えて降圧スイッチ２６５を有している。加えて、電源回路２００は、第一実施形態のダイオード６７（図２参照）に換えて規制スイッチ２６７を有している。さらに、電源回路２００は、降圧スイッチ２６５及び規制スイッチ２６７を制御するスイッチ制御部２６９を有している。以下、図６に基づいて、第二実施形態による電源回路２００について詳細に説明する。
【００６２】
第二実施形態の降圧部２６４は、第一実施形態の接地ライン６３（図２参照）と実質的に同一の接地ライン２６３、及び上述した降圧スイッチ２６５及びスイッチ制御部２６９等によって構成されている。
【００６３】
降圧スイッチ２６５は、接地ライン２６３に設けられ、当該接地ライン２６３の導通のオン状態及びオフ状態を切り換える。降圧スイッチ２６５は、例えばＮＰＮ接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ２６５のコレクタは、出力ライン接続部２６３ａを通じて出力ライン３３に接続されている。降圧スイッチ２６５のベースは、スイッチ制御部２６９に接続されている。降圧スイッチ２６５のエミッタは、接地部２６３ｂを通じてグラウンドに接続されている。
【００６４】
スイッチ制御部２６９は、駆動信号検知ライン２３５を通じて、ドライバ４３及びＦＥＴ４１のゲート４１ｇ間の駆動ライン３２に接続されている。スイッチ制御部２６９は、駆動信号検知ライン２３５を通じて、ＦＥＴ４１の通電のオン状態及びオフ状態を検知する。スイッチ制御部２６９が降圧スイッチ２６５のベースに電流を印加することにより、降圧スイッチ２６５のコレクタ及びエミッタ間は通電状態になる。
【００６５】
規制スイッチ２６７は、出力ライン３３に設けられ、当該出力ライン３３の導通のオン状態及びオフ状態を切り換える。規制スイッチ２６７は、例えばＮＰＮ接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ規制スイッチ２６７のコレクタは、出力ライン３３を通じてスイッチング電源ＩＣ４０と接続されている。規制スイッチ２６７のベースは、スイッチ制御部２６９に接続されている。規制スイッチ２６７のエミッタは、出力ライン３３を通じて平滑回路５０に接続されている。
【００６６】
図７に示されるように、スイッチ制御部２６９は、ＦＥＴ４１の通電がオフ状態のとき（図７ Ｔ３参照）に、降圧スイッチ２６５がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する（図７（ｂ）参照）。以上により、降圧部２６４は、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる作用を発揮する。一方で、スイッチ制御部２６９は、ＦＥＴ４１の通電がオン状態のとき（図７ Ｔ４参照）、ベースへの電流の印加を停止することで、降圧スイッチ２６５をオフ状態にする。
【００６７】
加えて、スイッチ制御部２６９は、ＦＥＴ４１の通電がオン状態のとき（図７ Ｔ３参照）に、規制スイッチ２６７がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する（図７（ｃ）参照）。一方で、スイッチ制御部２６９は、ＦＥＴ４１の通電がオフ状態のとき（図７ Ｔ４参照）、ベースへの電流の印加を停止することにより、規制スイッチ２６７をオフ状態にする。以上により、規制スイッチ２６７及びスイッチ制御部２６９は、表示制御用ＭＰＵ７０及び平滑回路５０から降圧部２６４に向かう電流の流れを規制する作用を、協働で発揮する。
【００６８】
ここまで説明した第二実施形態でも、ＦＥＴ４１の通電がオフ状態のときに、降圧部２６４は、出力ライン３３においてコンデンサ６１の出力ライン接続部６１ｂが接続されている部分の電圧を降下させる。このような降圧部２６４の降圧作用によって、表示制御用ＭＰＵ７０の負荷状態が軽く且つ電源入力部２０に供給される電力の電圧降下に伴って駆動ライン３２の電圧が降下した場合でも、駆動ライン３２と出力ライン３３との間の電位差は、確保され得る。故に、コンデンサ６１は、ＦＥＴ４１の通電がオフ状態のときに、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電できる。以上により、ドライバ４３は、ＬＤＯレギュレータ４５から供給される電力に、コンデンサ６１に充電された電力を加えることにより、ＦＥＴ４１のゲート４１ｇにソース４１ｓよりも高電位の電圧を印加させて、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００６９】
加えて、出力ライン３３の電圧を降圧部２６４が降下させているときでも、表示制御用ＭＰＵ７０から接地ライン２６３に向かう電流の流れは、規制スイッチ２６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力ライン３３を通じて出力された電力は、降圧部２６４の降圧作用によって電圧の降下させられた部分に戻されること無く、表示制御用ＭＰＵ７０に確実に供給され得る。したがって、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において電源入力部２０を通じて供給される電力の電圧が降下した場合であっても、電源回路２００は、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる。
【００７０】
加えて第二実施形態では、ＦＥＴ４１の通電がオフ状態のときに、スイッチ制御部２６９が降圧スイッチ２６５をオン状態にすることにより、出力ライン３３に接続される出力ライン接続部２６３ａから、接地部２６３ｂに電流が流れる。故に、駆動ライン３２に供給される電力の電圧が降下した場合でも、降圧部２６４は、出力ライン３３の電圧を確実に降下させることにより、出力ライン３３及び駆動ライン３２間に電位差を生じさせられる。以上によって、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力を、駆動ライン３２を通じて供給される電力に加えることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００７１】
さらに、ＦＥＴ４１の通電がオン状態のときに、スイッチ制御部２６９は、規制スイッチ２６７をオフ状態にすることにより、接地ライン２６３を非導通にする。故に、ＦＥＴ４１の通電がオン状態のときには、電力は、接地ライン２６３に出力されることなく、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。
【００７２】
また第二実施形態では、ＦＥＴ４１の通電がオン状態のとき、スイッチ制御部２６９は、規制スイッチ２６７をオン状態にする。故に、ＦＥＴ４１の通電がオン状態のとき、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。一方で、ＦＥＴ４１の通電がオフ状態のとき、降圧部２６４は、出力ライン３３の電圧を降下させる。このとき、スイッチ制御部２６９が規制スイッチ２６７をオフ状態にすることにより、出力ラインにおいて接地ライン２６３の接続される部分に向かおうとする電流の流れは、規制スイッチ２６７によって規制される。以上により、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力された電力は、通電がオフ状態のとき降圧部２６４に戻されてしまうことなく、表示制御用ＭＰＵ７０に供給され得る。
【００７３】
以上のように、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において供給される電力の電圧が降下した場合であっても、電源回路２００は、当該表示制御用ＭＰＵ７０の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００７４】
尚、第二実施形態において、降圧部２６４が特許請求の範囲に記載の「降圧手段」に相当し、降圧スイッチ２６５が特許請求の範囲に記載の「降圧スイッチ部」に相当し、規制スイッチ２６７が特許請求の範囲に記載の「規制スイッチ部」に相当し、スイッチ制御部２６９が特許請求の範囲に記載の「降圧スイッチ制御部」及び「規制スイッチ制御部」に相当し、出力ライン接続部２６３ａが特許請求の範囲に記載の接地ラインの「一方の端部」に相当し、接地部２６３ｂが特許請求の範囲に記載の接地ラインの「他方の端部」に相当し、規制スイッチ２６７及びスイッチ制御部２６９が特許請求の範囲に記載の「電流規制手段」に相当する。
【００７５】
（他の実施形態）
以上、本発明による複数の実施形態について説明したが、本発明は、上記実施形態に限定して解釈されるものではなく、本発明の要旨を逸脱しない範囲内において種々の実施形態及び組み合わせに適用することができる。
【００７６】
上記実施形態において、電源回路１００は、Ｎ型の電界効果トランジスタとして、ＭＯＳＦＥＴを備えていた。しかし、電界効果トランジスタは、ＭＯＳＦＥＴに限定されない。電源回路は、例えば、接合型の電界効果トランジスタ（Junction FET）、及び金属半導体型の電界効果トランジスタ（Metal Semiconductor FET）等を、ＭＯＳＦＥＴに換えて、備えていてもよい。さらには、電圧の印加によって通電のオン状態及びオフ状態が切り換えられるトランジスタであれば、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated gate bipolar transistor）が、電源回路に設けられていてもよい。尚、ＩＧＢＴを備える構成では、エミッタが、ソースに相当する。
【００７７】
上記第二実施形態において、降圧スイッチ部及び規制スイッチ部として、ＮＰＮ接合のバイポーラトランジスタが用いられていた。しかし、降圧スイッチ部及び規制スイッチ部として用いられる構成は、接地ライン及び出力ラインの導通のオン状態及びオフ状態を切り換えるスイッチング素子であれば、バイポーラトランジスタに限定されない。例えば、ＦＥＴ４１のような電界効果トランジスタが、降圧スイッチ部及び規制スイッチ部として、接地ライン及び出力ラインに、それぞれ設けられていてもよい。
【００７８】
上記第二実施形態において、スイッチ制御部２６９が、降圧スイッチ制御部及び規制スイッチ制御部として、降圧スイッチ２６５及び規制スイッチ２６７を制御していた。しかし、降圧スイッチ制御部及び規制スイッチ制御部に相当する制御回路は、個々に設けられていてもよい。このような形態では、降圧スイッチ部及び規制スイッチ部の導通状態が、互いに排他となるようであれば、これらの制御方法は限定されない。例えば、規制スイッチ制御部は、接地ラインの導通を検知することにより、降圧スイッチ部がオン状態のときに規制スイッチ部をオフ状態にし、降圧スイッチ部がオフ状態のときに規制スイッチ部をオン状態にするよう、制御を実施してもよい。
【００７９】
上記実施形態において、降圧部は、表示制御用ＭＰＵに出力される電力がヒステリシス制御によって調整されているときに、コンデンサの接続されている出力ラインの電圧を降下させるための構成であった。しかし、表示制御用ＭＰＵに出力される電力がパルス幅変調制御によって調整されているときであっても、降圧部は、出力ラインの電圧を降下する降圧作用を発揮することができる。
【００８０】
上記第一実施形態において、接地ラインに設けられる抵抗器の電気抵抗値は、適宜調整されてよい。この抵抗器の電気抵抗値を大きくすると、ＦＥＴの通電時において接地ラインに流れる暗電流は、小さくなる。対して、この抵抗器の電気抵抗値を小さくすると、接地ラインに流れる電流が大きくなるので、降圧部の降圧作用は、より確実に発揮されるようになる。
【００８１】
上記第二実施形態において、接地ラインには、降圧スイッチのみが設けられていた。しかし、接地ラインには、さらに抵抗器が設けられていてもよい。また、上記実施形態において、ダイオード及び規制スイッチが、電流の逆流を規制する構成として、出力ラインに設けられていた。しかし、出力ラインにおいて、コンデンサの接続されている部分と、平滑回路の設けられている部分とを切り分けることができれば、ダイオード及び規制スイッチ以外の構成が、電流規制手段として設けられていてもよい。
【００８２】
以上、本発明を、コンビネーションメータの電源回路に適用した例を説明したが、本発明の適用対象は、コンビネーションメータの電源回路に限られない。種々の装置に組み込まれる電源回路であって、入力される電力から負荷部の負荷状態に応じた電力を生成する電源回路に、本発明は適用可能である。
【符号の説明】
【００８３】
１０ コンビネーションメータ、２０ 電源入力部、３１ 電源ライン、３２ 駆動ライン、３３ 出力ライン、３４ 監視ライン、２３５ 駆動信号検知ライン、４０ スイッチング電源ＩＣ、４１ ＦＥＴ（Ｎ型の電界効果トランジスタ）、４１ｄ ドレイン、４１ｇ ゲート、４１ｓ ソース、４３ ドライバ（駆動手段）、４５ ＬＤＯレギュレータ、４７ ドライバ制御部、５０ 平滑回路、５１ インダクタ、５３ ダイオード、５５ コンデンサ、６１ コンデンサ（充電手段）、６１ａ 駆動ライン接続部（充電手段の一方の端部）、６１ｂ 出力ライン接続部（充電手段の他方の端部）、６３，２６３ 接地ライン、６３ａ，２６３ａ 出力ライン接続部（接地ラインの一方の端部）、６３ｂ，２６３ｂ 接地部（接地ラインの他方の端部）、６４，２６４ 降圧部（降圧手段）、６５ 抵抗器（電気抵抗部）、２６５ 降圧スイッチ（降圧スイッチ部）、６７ ダイオード（電流規制手段）、２６７ 規制スイッチ（規制スイッチ部，電流規制手段）、２６９ スイッチ制御部（降圧スイッチ制御部，規制スイッチ制御部，電流規制手段）、７０ 表示制御用ＭＰＵ（負荷部）、１００，２００ 電源回路
【技術分野】
【０００１】
本発明は、外部の電源部から供給される電力を負荷部に出力する電源回路に関する。
【背景技術】
【０００２】
従来、電界効果トランジスタを備え、当該電界効果トランジスタのドレイン及びソース間における通電のオン状態及びオフ状態の切り換えによって、負荷部の負荷状態に応じた電力を出力する電源回路が知られている。例えば、特許文献１には、ＰチャンネルＭＯＳ型電界効果トランジスタ（ＰＷＭ用ＦＥＴ）と、ＰＷＭ用ＦＥＴのドレイン及びソース間の通電をオン状態にする駆動手段としての制御用トランジスタと、を備えるＤＣ−ＤＣコンバータが開示されている。特許文献１のＤＣ−ＤＣコンバータでは、ソースよりも低電位の電圧が制御用トランジスタによってゲートに印加されることにより、ＰＷＭ用ＦＥＴは、電源部からソースに供給される電力をドレインから負荷部に出力する。ＰＷＭ用ＦＥＴの通電のオン状態及びオフ状態の比率、所謂オン・デューティ比が変更されることにより、ＤＣ−ＤＣコンバータは、負荷部の負荷状態に応じた電力をドレインから出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０３−２４８１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
さて、特許文献１のようなＰＷＭ用ＦＥＴに換えて、Ｐ型電界効果トランジスタよりも低コスト且つ小型であるＮ型電界効果トランジスタを備える電源回路も、一般に広く知られている。Ｎ型電界効果トランジスタを備える電源回路は、Ｎ型電界効果トランジスタのドレインに供給される電力をソースから負荷部に出力する。このＮ型電界効果トランジスタでは、ゲートにソースよりも高電位の電圧が印加されることにより、ドレイン及びソース間の通電は、オン状態になる。
【０００５】
このように、Ｎ型電界効果トランジスタを備える電源回路は、外部からの電力をゲートに供給する駆動ラインに一方の端部が接続されると共に、ソースから負荷部に電力を出力する出力ラインとに他方の端部が接続されるコンデンサを備えている場合がある。Ｎ型電界効果トランジスタの通電がオフ状態のとき、負荷部によって電力の消費される出力ラインの電圧は、駆動ラインの電圧よりも降下する。故に、コンデンサは、駆動ライン及び出力ライン間の電位差によって電力を充電できる。制御用トランジスタ等の駆動手段は、外部から供給される電力及びコンデンサに充電された電力によって、ソースよりも高電位の電圧をゲートに印加する。以上により、Ｎ型電界効果トランジスタの通電は、オン状態になる。
【０００６】
しかし、負荷部の負荷状態が軽い場合、負荷部によって消費される電力量は少ない。故に、Ｎ型電界効果トランジスタの通電がオフ状態であっても、出力ラインの電圧は、降下し難い。このときさらに、外部のバッテリ等の電源部から供給される電力の電圧が、何らかの要因で低下することがある。すると、駆動ライン及び出力ライン間の電位差が確保されなくなるので、コンデンサは、電力を充電できない。これにより、駆動手段は、Ｎ型電界効果トランジスタのゲートに、ソースよりも高電位の電圧を印加させられなくなるので、ドレイン及びソース間の通電をオン状態にできない。以上により、電源回路は、ソースから負荷部に電力を継続的に出力することができなくなってしまう。
【０００７】
本発明は、上記問題点に鑑みてなされてものであって、その目的は、負荷部の負荷状態が軽い状態下において電源部の電圧が低下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力することのできる電源回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１に記載の発明では、外部の電源部からドレインに供給される電力をソースから負荷部に出力するＮ型の電界効果トランジスタを備え、ドレイン及びソース間における通電のオン状態及びオフ状態の切り換えによって、負荷部の負荷状態に応じた電力をソースから出力する電源回路であって、電源部からの電力をＮ型電界効果トランジスタのゲートに供給する駆動ラインと、ソースから負荷部に電力を出力する出力ラインと、駆動ラインに一方の端部が接続されると共に、出力ラインに他方の端部が接続され、駆動ライン及び出力ライン間の電位差によって電力を充電する充電手段と、駆動ラインに設けられ、電源部から供給される電力及び充電手段に充電された電力によって、ゲートにソースよりも高電位の電圧を印加することにより、当該Ｎ型電界効果トランジスタのドレイン及びソース間の通電をオン状態にする駆動手段と、出力ラインに接続され、Ｎ型電界効果トランジスタの通電がオフ状態のときに、出力ラインの電圧を降下させる降圧手段と、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられ、負荷部から降圧手段に向かう電流の流れを規制する電流規制手段と、を備える。
【０００９】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のときに、ソースから負荷部に電力を出力する出力ラインに接続された降圧手段は、当該出力ラインにおいて降圧手段及び充電手段の接続される部分の電圧を降下させる。故に、負荷部の負荷状態が軽く、且つ外部の電源部から供給される電力の電圧降下に伴ってＮ型電界効果トランジスタのゲートに電力を供給する駆動ラインの電圧が降下した場合でも、駆動ライン及び出力ライン間の電位差は、確保され得る。よって、充電手段は、駆動ライン及び出力ライン間の電位差によって電力を充電できる。以上により、駆動ラインに設けられる駆動手段は、外部から供給される電力に充電手段に充電された電力を加えることにより、Ｎ型電界効果トランジスタのゲートにソースよりも高電位の電圧を印加させて、ドレイン及びソース間の通電をオン状態にできる。
【００１０】
加えて、出力ラインの電圧を降圧手段が降下させているときでも、負荷部から降圧手段に向かう電流の流れは、出力ラインにおいて降圧手段及び充電手段の接続される部分よりも負荷部側に設けられる電流規制手段によって、規制される。故に、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力ラインを通じて出力された電力は、出力ラインにおいて降圧手段の降圧作用によって電圧の降下させられる部分に戻されること無く、負荷部に確実に供給され得る。
【００１１】
したがって、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、電源回路は、当該負荷部の負荷状態に応じた電力を継続的に出力することができる。
【００１２】
請求項２に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられる電気抵抗部と、を有することを特徴とする。
【００１３】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のとき、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。
【００１４】
さらに、接地ラインに設けられる電気抵抗部によって、接地ラインを接続したことに起因する出力ラインの短絡は、防がれ得る。故に、Ｎ型電界効果トランジスタの通電がオン状態のときには、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧手段を備える電源回路は、簡素な構成でありながら、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた電力を継続的に出力できる。
【００１５】
請求項３に記載の発明では、降圧手段は、一方の端部が出力ラインに接続され、他方の端部が接地される接地ラインと、接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、Ｎ型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ部をオン状態にする降圧スイッチ制御部と、を有することを特徴とする。
【００１６】
この発明によれば、Ｎ型電界効果トランジスタの通電がオフ状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオン状態にする。すると、出力ラインに接続される接地ラインの一方の端部から、接地ラインの接地された他方の端部に電流が流れる。故に、降圧手段は、一方の端部の接続される出力ラインの電圧を確実に降下させることにより、駆動ラインに供給される電力の電圧が降下した場合でも、出力ライン及び駆動ライン間に電位差を生じさせられる。以上によって、充電手段の充電が可能になるので、駆動手段は、充電手段に充電された電力を、駆動ラインを通じて供給される電力に加えることにより、ドレイン及びソース間の通電をオン状態にできる。
【００１７】
さらに、Ｎ型電界効果トランジスタの通電がオン状態のときに、降圧スイッチ制御部は、降圧スイッチ部をオフ状態にすることにより、接地ラインを非導通にする。故に、Ｎ型電界効果トランジスタの通電がオン状態のときには、電力は、接地ラインに出力されることなく、出力ラインを通じてソースから負荷部に確実に出力され得る。以上のような降圧スイッチ部及び降圧スイッチ制御部を降圧手段に有する電源回路は、負荷部の負荷状態が軽い状態下において電源部の電圧が降下した場合であっても、当該負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００１８】
請求項４に記載の発明では、電流規制手段は、出力ラインに設けられ、ソースから負荷部に向かう電流の流れを許容すると共に、出力ラインにおいて降圧手段の接続される部分に負荷部から向かう電流の流れを規制するダイオード、を有することを特徴とする。
【００１９】
この発明によれば、Ｎ型電界効果トランジスタの通電がオン状態のとき、ソースから負荷部に向かう電流の流れを、ダイオードは許容する。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、Ｎ型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。故に、電流は、負荷部から、出力ラインにおいて降圧手段の接続される部分に向かって流れようとする。しかし、出力ラインにおいて負荷部から降圧手段に向かう電流の流れは、ダイオードによって規制される。
【００２０】
以上により、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に確実に供給され得る。したがって、電流規制手段にダイオードを有する電源回路は、簡素な構成を維持しつつ、負荷部の負荷状態に応じた電力をソースから継続的に出力することができる。
【００２１】
請求項５に記載の発明では、電流規制手段は、出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、Ｎ型電界効果トランジスタの通電がオフ状態のときに、規制スイッチ部をオフ状態にすることにより、負荷部から降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、を有することを特徴とする。
【００２２】
この発明によれば、Ｎ型電界効果トランジスタの通電がオン状態のとき、規制スイッチ制御部は、規制スイッチ部をオン状態にする。故に、通電がオン状態のとき、電力は、出力ラインを通じてソースから負荷部に確実に出力され得る。一方で、Ｎ型電界効果トランジスタの通電がオフ状態のとき、降圧手段は、出力ラインの電圧を降下させる。このとき、規制スイッチ制御部が規制スイッチ部をオフ状態にすることにより、出力ラインにおいて降圧手段の接続される部分に向かおうとする電流の流れは、規制スイッチ部によって規制される。
【００２３】
以上により、Ｎ型電界効果トランジスタの通電がオン状態のときにソースから負荷部に出力された電力は、通電がオフ状態のときに降圧手段に戻されてしまうことなく、負荷部に供給され得る。したがって、規制スイッチ部及び規制スイッチ制御部を電流規制手段に有する電源回路は、負荷部の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００２４】
請求項６に記載の発明では、駆動手段は、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、Ｎ型電界効果トランジスタのドレイン及びソース間の通電をオン状態にすることを特徴とする。
【００２５】
上述したように、負荷部が軽い負荷状態であって負荷部によって消費される電力量が少ない場合には、出力ラインの電圧の降下は、緩やかになる。故に、この発明のように、出力ラインにおいて電流規制手段よりも負荷部側の電圧が予め設定された閾値を下回ることにより、ドレイン及びソース間の通電を駆動手段によってオン状態にすれば、出力ラインの電圧は所定の範囲内に維持され得る。以上のような作動を駆動手段に繰り返させることによって、電源回路は、負荷部の軽い負荷状態に応じた電力を継続的に出力する。
【００２６】
以上のような電源回路の出力ラインに降圧手段が接続された場合でも、降圧手段は、出力ラインの電圧を降下させ、駆動ライン及び出力ライン間の電位差を確保する作用を発揮できる。故に、駆動ラインに供給される電力の電圧が降下した場合でも、駆動手段は、充電手段に充電された電力に、駆動ラインを通じて電源部から供給される電力を加えて、ドレイン及びソース間の通電を確実にオン状態にできるようになる。したがって、閾値を下回ることにより通電をオン状態にする駆動手段と、出力ラインの電圧を降下させる降圧手段とを組み合わせることにより、負荷部の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路が実現される。
【図面の簡単な説明】
【００２７】
【図１】本発明の第一実施形態による電源回路を備えたコンビネーションメータの構成を概略的に示す図である。
【図２】本発明の第一実施形態による電源回路の構成を示す回路図である。
【図３】電源回路がパルス幅変調制御によって表示制御用ＭＰＵに電力を出力しているときの電圧の変動を示す図であって、（ａ）は、駆動ラインにおいてコンデンサの駆動ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｂ）は、出力ラインにおいてコンデンサの出力ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｃ）は、平滑回路と表示制御用ＭＰＵとの間における出力ラインの電圧の変動を示す図である。
【図４】電源回路がヒステリシス制御によって表示制御用ＭＰＵに電力を出力しているときの電圧の変動を示す図であって、（ａ）は、駆動ラインにおいてコンデンサの駆動ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｂ）は、出力ラインにおいてコンデンサの出力ライン接続部が接続されている部分の電圧の変動を示す図であり、（ｃ）は、平滑回路と表示制御用ＭＰＵとの間における出力ラインの電圧の変動を示す図である。
【図５】電源回路に降圧部が設けられることによる効果を説明するための図である。
【図６】本発明の第二実施形態による電源回路の構成を示す回路図であって、図２の変形例を示す図である。
【図７】本発明の第二実施形態による電源回路の作動を示す図であって、（ａ）は、ＦＥＴのオン状態及びオフ状態の切り換えを示す図であり、（ｂ）は、降圧スイッチのオン状態及びオフ状態の切り換えを示す図であり、（ｃ）は、規制スイッチのオン状態及びオフ状態の切り換えを示す図である。
【発明を実施するための形態】
【００２８】
以下、本発明の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
【００２９】
（第一実施形態）
図１は、本発明の第一実施形態による電源回路１００を備えたコンビネーションメータ１０の構成を概略的に示す図である。コンビネーションメータ１０は、上述した電源回路１００、及び電源回路１００と出力ライン３３によって接続されている表示制御用のマイクロプロセッサ（ＭＰＵ：Micro-Processing Unit）７０を備えている。
【００３０】
電源回路１００は、電源ライン３１を通じて電源入力部２０に接続されている。電源入力部２０には、例えば車両に搭載されたバッテリ等、コンビネーションメータの外部の電源部から、電力が供給される。電源回路１００は、電源入力部２０及び電源ライン３１を通じて供給される電力を用いて、表示制御用ＭＰＵ７０の負荷状態に応じた電力を生成する。電源回路１００は、生成した電力を出力ライン３３を通じて表示制御用ＭＰＵ７０に出力する。
【００３１】
表示用制御ＭＰＵ７０は、電源回路１００から供給される電力を消費する負荷部である。表示制御用ＭＰＵ７０は、車両に搭載された種々の制御装置から出力された車両情報を、車内の通信ネットワークを通じて取得する。そして、表示制御用ＭＰＵ７０は、コンビネーションメータ１０の表示にかかわる種々の演算を実行し、取得した車両情報を、車両の使用者に向けて表示させる。
【００３２】
図２は、電源回路１００の構成を示す回路図である。電源回路１００は、スイッチング電源ＩＣ４０、コンデンサ６１、及び平滑回路５０を備えている。スイッチング電源ＩＣ４０は、電界効果トランジスタ（ＦＥＴ：Field effect transistor）４１、ドライバ４３、Low Drop Out（ＬＤＯ）レギュレータ４５、及びドライバ制御部４７を有している。
【００３３】
ＦＥＴ４１は、Ｎ型のMetal-Oxide-Semiconductor（ＭＯＳ）ＦＥＴである。ＦＥＴ４１は、電源回路１００から出力される電力を、パルス幅変調制御するためのスイッチング素子として作動する。ＦＥＴ４１は、ドレイン４１ｄ、ソース４１ｓ、及びゲート４１ｇを有する。ドレイン４１ｄは、電源ライン３１に接続されている。ドレイン４１ｄには、電源ライン３１を通じて、バッテリ等の電力が供給される。ソース４１ｓは、出力ライン３３に接続されている。出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に、電力が供給される。ゲート４１ｇは、スイッチング電源ＩＣ４０内において電源ライン３１と分岐された駆動ライン３２と接続されている。ゲート４１ｇには、駆動ライン３２を通じて、バッテリ等の電力が供給される。ＦＥＴ４１は、ゲート４１ｇにソース４１ｓよりも高電位の電圧が印加されることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にする。
【００３４】
ドライバ４３は、駆動ライン３２に設けられている。ドライバ４３は、ドライバ制御部４７と接続されている。ドライバ４３は、ドライバ制御部４７からの指令に基づいて、ＦＥＴ４１のゲート４１ｇに電圧を印加することによって、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電のオン状態及びオフ状態を切り換える。具体的に、ドライバ４３によって、ゲート４１ｇにソース４１ｓよりも高電位の電圧が印加されることにより、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電は、オン状態になる。
【００３５】
ＬＤＯレギュレータ４５は、駆動ライン３２において、電源ライン３１と接続されている端部と、ドライバ４３との間に設けられている。ＬＤＯレギュレータ４５は、電源入力部２０及び電源ライン３１を通じて供給される電力の電圧を予め設定された所定の電圧に変圧させて、ドライバ４３に供給する。
【００３６】
ドライバ制御部４７は、監視ライン３４を通じて、出力ライン３３に接続されている。監視ライン３４は、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３に接続されている。ドライバ制御部４７は、監視ライン３４を通じて、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３の電圧を検知することにより、表示制御用ＭＰＵ７０の負荷状態を監視する。ドライバ制御部４７は、表示制御用ＭＰＵ７０の負荷状態に応じて、ＦＥＴ４１の通電がオン状態の時間とオフ状態の時間との比、所謂オン・デューティ比を決定する。ドライバ制御部４７は、決定したオン・デューティ比に基づいて、ドライバ４３によるＦＥＴ４１の通電のオン状態及びオフ状態の切り換えを制御する。
【００３７】
コンデンサ６１は、所定の静電容量を備え、電荷の蓄積及び放出が可能な受電素子である。コンデンサ６１は、両端部の電位差に応じた電荷を蓄積することにより、電力を充電することができる。コンデンサ６１の両端部のうち、一方の端部は、駆動ライン接続部６１ａである。駆動ライン接続部６１ａは、駆動ライン３２においてＬＤＯレギュレータ４５とドライバ４３との間の部分に接続されている。コンデンサ６１の両端部のうち、他方の端部は、出力ライン接続部６１ｂである。出力ライン接続部６１ｂは、出力ライン３３においてスイッチング電源ＩＣ４０と平滑回路５０との間に接続されている。以上の接続により、コンデンサ６１は、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電する。
【００３８】
平滑回路５０は、出力ライン３３に設けられている。平滑回路５０は、スイッチング電源ＩＣ４０から出力される電力の矩形派状である電圧の変動を、整流及び平滑化する。平滑回路５０は、インダクタ５１、ダイオード５３、及びコンデンサ５５を有している。インダクタ５１は、出力ライン３３に設けられている。ダイオード５３は、出力ライン３３においてインダクタ５１のスイッチング電源ＩＣ４０側の部分と、グラウンドとを接続する配線に設けられている。コンデンサ５５は、出力ライン３３においてインダクタ５１の表示制御用ＭＰＵ７０側の部分と、グラウンドとを接続する配線に設けられている。これらインダクタ５１、ダイオード５３、及びコンデンサ５５の協働によって、平滑回路５０は、スイッチング電源ＩＣ４０から出力される電力の電圧を、予め規定された電圧（５ボルト程度）に降下させつつ、安定化させて、表示制御用ＭＰＵ７０に出力する。
【００３９】
ここまで説明した電源回路１００は、表示制御用ＭＰＵ７０の負荷状態に応じて、電力を出力するための動作を変更する。これにより、電源回路１００から表示制御用ＭＰＵ７０に出力される電力において、表示制御用ＭＰＵ７０の動作可能な電圧（例えば、４．５ボルト以上 図５参照）が維持される。具体的には、表示制御用ＭＰＵ７０が高い負荷状態にある場合、電源回路１００は、通常負荷モードにて動作を行うことにより、表示制御用ＭＰＵ７０に電力を出力する。この通常負荷モード時において、電源回路１００から表示制御用ＭＰＵ７０に供給される電流は、数十ミリアンペアから数アンペア程度である。通常負荷モードにて電源回路１００が動作するのは、車両のアクセサリー（ＡＣＣ）電源が運転者等の操作によってオン状態にされたときである。
【００４０】
一方、表示制御用ＭＰＵ７０が軽い負荷状態にある場合、電源回路１００は、軽負荷モードにて動作を行うことにより、表示制御用ＭＰＵ７０に電力を出力する。この軽負荷モード時においては、電源回路１００から表示制御用ＭＰＵ７０に供給される電流は、数十マイクロアンペアから数百マイクロアンペア程度である。軽負荷モードにて電源回路１００が動作するのは、車両のＡＣＣ電源が運転者等の操作によってオフ状態にされたときである。
【００４１】
まず、通常負荷モードにおける電源回路１００の動作を、図２及び図３に基づいて説明する。図３（ａ）に示されるのは、図２のポイントＡにおける電圧の変化である。また、図３（ｂ）に示されるのは、図２のポイントＢにおける電圧の変化であり、図３（ｃ）に示されるのは、図２のポイントＣにおける電圧の変化である。通常負荷モードでは、電源回路１００は、表示制御用ＭＰＵ７０に供給する電力量を、パルス幅変調制御によって調整する。そのために、ドライバ制御部４７は、表示制御用ＭＰＵ７０の負荷状態を監視して、ＦＥＴ４１のオン・デューティ比を決定する。
【００４２】
パルス幅変調制御の実施時において、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電がオフ状態のとき（図３ Ｔ１参照）に、コンデンサ６１は、電力を充電する。このＦＥＴ４１の通電がオフ状態のとき、表示制御用ＭＰＵ７０によって電力の消費される出力ライン３３の電圧（ポイントＢ，図３（ｂ）参照）は、駆動ライン接続部６１ａのポイントＡの電圧（図３（ａ）参照）よりも降下する。故に、コンデンサ６１は、駆動ライン接続部６１ａと出力ライン接続部６１ｂとの間に電位差によって、電力を充電できる。ドライバ４３は、ドライバ制御部４７からの指令に基づいて、駆動ライン３２を通じて供給される電力及びコンデンサ６１に充電された電力によって、ソース４１ｓよりも高電位の電圧をゲート４１ｇに印加することにより、ＦＥＴ４１の通電をオン状態にする。また、ドライバ４３は、ドライバ制御部４７からの指令に基づいて、ゲート４１ｇへの電圧の印加を停止することにより、ＦＥＴ４１の通電をオフ状態にする。以上の作動が繰り返されることにより、出力ライン３３において平滑回路５０及び表示制御用ＭＰＵ７０間の部分（ポイントＣ）の電圧は、予め設定された値の近傍に維持され得る（図３（ｃ）参照）。
【００４３】
次に、軽負荷モードにおける電源回路１００の動作を、図２及び図４に基づいて説明する。図４（ａ）に示されるのは、図２のポイントＡにおける電圧の変化である。また、図４（ｂ）に示されるのは、図２のポイントＢにおける電圧の変化であり、図４（ｃ）に示されるのは、図２のポイントＣにおける電圧の変化である。
【００４４】
軽負荷モードでは、電源回路１００は、表示制御用ＭＰＵ７０に供給する電力量を、ヒステリシス制御によって調整する。そのために、ドライバ制御部４７は、監視ライン３４を通じて、平滑回路５０及び表示制御用ＭＰＵ７０間の出力ライン３３の電圧を検知する。ドライバ制御部４７は、監視ライン３４を通じて検知する出力ライン３３の電圧が予め設定された下限の閾値を下回ることにより、ドライバ４３を制御して、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にする。これにより、出力ライン３３の電圧は回復する。ドライバ制御部４７は、監視ライン３４を通じて検知する出力ライン３３の電圧が予め設定された上限の閾値まで回復したことに基づいて、ドライバ４３を制御し、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオフ状態にする。以上の作動が繰り返されることにより、表示制御用ＭＰＵ７０の軽い負荷状態に応じた電力が、継続的に出力される。したがって、出力ライン３３において平滑回路５０及び表示制御用ＭＰＵ７０間の部分（ポイントＣ）の電圧は、予め規定された値の近傍に維持され得る（図４（ｃ）参照）。
【００４５】
尚、ドライバ制御部４７は、ＦＥＴ４１の通電がオン状態にされた後、予め規定された時間が経過すると、ドライバ４３を制御して、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電をオフ状態にしてもよい。また、ドライバ制御部４７によって検知される出力ライン３３の電圧の変化は、ごく僅かであるため、図４（ｃ）には示されない。
【００４６】
以上のようなヒステリシス制御の実施時においても、ＦＥＴ４１のドレイン４１ｄ及びソース４１ｓ間の通電がオフ状態のときに、コンデンサ６１は、電力を充電する必要がある。しかし、軽負荷モードでの動作時には、表示制御用ＭＰＵ７０の電力消費が少ないことにより、出力ライン３３の電圧は、降下し難い。故に、例えば、ＦＥＴ４１の通電のオン状態及びオフ状態の切り換えによって出力ライン３３に生じる電圧の振動が、コンデンサ６１の充電時に利用される。通電がオフ状態にされた後に、出力ライン３３の電圧（ポイントＢ，図４（ｂ）参照）は、降下して、駆動ライン接続部６１ａのポイントＡの電圧（図４（ａ）参照）を一時的に下回る。この出力ライン３３の電圧が一時的に降下した時間（図４ Ｔ２参照）に、コンデンサ６１は、駆動ライン３２との間の電圧差によって、電力を充電する。これにより、ドライバ４３は、ドライバ制御部４７の指令に基づいて、ＦＥＴ４１の通電をオン状態にできるようになる。
【００４７】
（特徴部分）
次に、電源回路１００の特徴部分について説明する。電源回路１００は、降圧部６４及びダイオード６７をさらに備えている。
【００４８】
降圧部６４は、接地ライン６３及び抵抗器６５を有している。接地ライン６３の両端部のうち、一方の端部は、出力ライン接続部６３ａである。出力ライン接続部６３ａは、出力ライン３３においてスイッチング電源ＩＣ４０と平滑回路５０との間の部分に接続されている。接地ライン６３の両端部のうち、他方の端部は、接地部６３ｂである。接地部６３ｂは、グラウンドに接続されている。抵抗器６５は、所定の電気抵抗値を有する受動素子であって、接地ライン６３に設けられている。以上の降圧部６４は、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる作用を発揮する。
【００４９】
ダイオード６７は、出力ライン３３において、接地ライン６３及びコンデンサ６１の接続されている部分よりも、平滑回路５０及び表示制御用ＭＰＵ７０側に設けられている。ダイオード６７は、ＦＥＴ４１のソース４１ｓから表示制御用ＭＰＵ７０に向かう電流の流れを許容する。一方で、ダイオード６７は、出力ライン３３において接地ライン６３の接続される部分に、表示制御用ＭＰＵ７０から向かう電流の流れを規制する。以上により、出力ライン３３の電圧が降圧部６４によって降下させられたときに、ダイオード６７は、平滑回路５０からＦＥＴ４１に向かう電流の逆流を抑制する。
【００５０】
上述した降圧部６４を備えない電源回路において、電源入力部２０から供給される電力の電圧が低下した場合、図５に示されるように、表示制御用ＭＰＵ７０への電力の出力は、中断される。以下にその理由を説明する。
【００５１】
表示制御用ＭＰＵ７０によって消費される電力量の少ない低負荷時では、ＦＥＴ４１の通電がオフ状態であっても、出力ライン３３の電圧は、降下し難い。このときさらに、バッテリ等から電源入力部２０に供給される電力の電圧が、何らかの要因で低下すると、駆動ライン３２に供給される電圧も降下する。これにより、ＬＤＯレギュレータ４５は、ドライバ４３に電力を出力できなくなる。以上により、駆動ライン３２と出力ライン３３間の電位差は、確保されなくなる。故に、コンデンサ６１が電力を充電できなくなるので、ドライバ４３は、ＦＥＴ４１の通電をオン状態にできない。したがって、電源回路１００は、ソース４１ｓから表示制御用ＭＰＵ７０に電力を出力することができなくなってしまうのである。
【００５２】
これに対して、降圧部６４を備える第一実施形態の電源回路１００では、ＦＥＴ４１の通電がオフ状態のときに、降圧部６４は、出力ライン３３においてコンデンサ６１の出力ライン接続部６１ｂが接続されている部分の電圧を降下させる。このような降圧部６４の降圧作用によって、表示制御用ＭＰＵ７０の負荷状態が軽く且つ電源入力部２０に供給される電力の電圧降下に伴って駆動ライン３２の電圧が降下した場合でも、駆動ライン３２と出力ライン３３との間の電位差は、確保され得る。故に、ＦＥＴ４１の通電がオフ状態のときに、コンデンサ６１は、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電できる。ドライバ４３は、ＬＤＯレギュレータ４５から供給される電力に、コンデンサ６１に充電された電力を加えることにより、ＦＥＴ４１のゲート４１ｇにソース４１ｓよりも高電位の電圧を印加させて、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００５３】
加えて、出力ライン３３の電圧を降圧部６４が降下させているときでも、表示制御用ＭＰＵ７０から接地ライン６３に向かう電流の流れは、ダイオード６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力ライン３３を通じて出力された電力は、降圧部６４の作用によって電圧の降下させられた部分に戻されること無く、表示制御用ＭＰＵ７０に供給され得る。
【００５４】
したがって、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において電源入力部２０を通じて供給される電力の電圧が降下した場合であっても、電源回路１００は、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる（図５参照）。
【００５５】
加えて第一実施形態では、ＦＥＴ４１の通電がオフ状態のとき、出力ライン３３に接続される接地ライン６３の出力ライン接続部６３ａから、接地部６３ｂに電流が流れる。故に、駆動ライン３２に供給される電力の電圧が降下した場合でも、降圧部６４は、出力ライン３３の電圧を確実に降下させることにより、出力ライン３３及び駆動ライン３２間に電位差を生じさせられる。以上によって、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力を、駆動ライン３２を通じて供給される電力に加えることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００５６】
また、接地ライン６３に設けられる抵抗器６５によって、接地ライン６３を接続したことに起因する出力ライン３３の短絡は、防がれ得る。故に、ＦＥＴ４１の通電がオン状態のときには、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。
【００５７】
また第一実施形態では、ＦＥＴ４１の通電がオン状態のとき、ソース４１ｓから表示制御用ＭＰＵ７０に向かう電流の流れを、ダイオード６７は許容する。故に、ＦＥＴ４１の通電がオン状態のとき、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。一方で、出力ライン３３において表示制御用ＭＰＵ７０から接地ライン６３に向かう電流の流れは、ダイオード６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力された電力は、通電がオフ状態のときに降圧部６４に戻されてしまうことなく、表示制御用ＭＰＵ７０に確実に供給され得る。
【００５８】
これらのように、降圧部６４によって出力ライン３３の電圧を降下させると共に、ダイオード６７によって電流の逆流を規制する電源回路１００は、簡素な構成を維持しつつ、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる。
【００５９】
さらに第一実施形態では、ヒステリシス制御によって出力される電力が制御されている場合において、降圧部６４は、出力ライン３３の電圧を降下させ、駆動ライン３２及び出力ライン３３間の電位差を確保する作用を発揮する。これにより、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力に、駆動ライン３２を通じてバッテリ等から供給される電力を加えて、ＦＥＴ４１の通電を確実にオン状態にできるようになる。以上のように、ヒステリシス制御を行うドライバ４３と、出力ライン３３の電圧を降下させる降圧部６４とを組み合わせることにより、表示制御用ＭＰＵ７０の軽い負荷状態に応じた電力を継続的且つ確実に出力できる電源回路１００が実現される。
【００６０】
尚、第一実施形態において、バッテリが特許請求の範囲に記載の「電源部」に相当し、ＦＥＴ４１が特許請求の範囲に記載の「Ｎ型の電界効果トランジスタ」に相当し、ドライバ４３が特許請求の範囲に記載の「駆動手段」に相当し、コンデンサ６１が特許請求の範囲に記載の「充電手段」に相当し、駆動ライン接続部６１ａが特許請求の範囲に記載の駆動手段の「一方の端部」に相当し、出力ライン接続部６１ｂが特許請求の範囲に記載の駆動手段の「他方の端部」に相当し、降圧部６４が特許請求の範囲に記載の「降圧手段」に相当し、抵抗器６５が特許請求の範囲に記載の「電気抵抗部」に相当し、出力ライン接続部６３ａが特許請求の範囲に記載の接地ラインの「一方の端部」に相当し、接地部６３ｂが特許請求の範囲に記載の接地ラインの「他方の端部」に相当し、ダイオード６７が特許請求の範囲に記載の「電流規制手段」に相当し、表示制御用ＭＰＵ７０が特許請求の範囲に記載の「負荷部」に相当する。
【００６１】
（第二実施形態）
図６及び図７に示される本発明の第二実施形態は、第一実施形態の変形例である。第二実施形態による電源回路２００は、第一実施形態の抵抗器６５（図２参照）に換えて降圧スイッチ２６５を有している。加えて、電源回路２００は、第一実施形態のダイオード６７（図２参照）に換えて規制スイッチ２６７を有している。さらに、電源回路２００は、降圧スイッチ２６５及び規制スイッチ２６７を制御するスイッチ制御部２６９を有している。以下、図６に基づいて、第二実施形態による電源回路２００について詳細に説明する。
【００６２】
第二実施形態の降圧部２６４は、第一実施形態の接地ライン６３（図２参照）と実質的に同一の接地ライン２６３、及び上述した降圧スイッチ２６５及びスイッチ制御部２６９等によって構成されている。
【００６３】
降圧スイッチ２６５は、接地ライン２６３に設けられ、当該接地ライン２６３の導通のオン状態及びオフ状態を切り換える。降圧スイッチ２６５は、例えばＮＰＮ接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ２６５のコレクタは、出力ライン接続部２６３ａを通じて出力ライン３３に接続されている。降圧スイッチ２６５のベースは、スイッチ制御部２６９に接続されている。降圧スイッチ２６５のエミッタは、接地部２６３ｂを通じてグラウンドに接続されている。
【００６４】
スイッチ制御部２６９は、駆動信号検知ライン２３５を通じて、ドライバ４３及びＦＥＴ４１のゲート４１ｇ間の駆動ライン３２に接続されている。スイッチ制御部２６９は、駆動信号検知ライン２３５を通じて、ＦＥＴ４１の通電のオン状態及びオフ状態を検知する。スイッチ制御部２６９が降圧スイッチ２６５のベースに電流を印加することにより、降圧スイッチ２６５のコレクタ及びエミッタ間は通電状態になる。
【００６５】
規制スイッチ２６７は、出力ライン３３に設けられ、当該出力ライン３３の導通のオン状態及びオフ状態を切り換える。規制スイッチ２６７は、例えばＮＰＮ接合のバイポーラトランジスタ等のスイッチング素子である。降圧スイッチ規制スイッチ２６７のコレクタは、出力ライン３３を通じてスイッチング電源ＩＣ４０と接続されている。規制スイッチ２６７のベースは、スイッチ制御部２６９に接続されている。規制スイッチ２６７のエミッタは、出力ライン３３を通じて平滑回路５０に接続されている。
【００６６】
図７に示されるように、スイッチ制御部２６９は、ＦＥＴ４１の通電がオフ状態のとき（図７ Ｔ３参照）に、降圧スイッチ２６５がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する（図７（ｂ）参照）。以上により、降圧部２６４は、ＦＥＴ４１の通電がオフ状態のときに、出力ライン３３の電圧を降下させる作用を発揮する。一方で、スイッチ制御部２６９は、ＦＥＴ４１の通電がオン状態のとき（図７ Ｔ４参照）、ベースへの電流の印加を停止することで、降圧スイッチ２６５をオフ状態にする。
【００６７】
加えて、スイッチ制御部２６９は、ＦＥＴ４１の通電がオン状態のとき（図７ Ｔ３参照）に、規制スイッチ２６７がオン状態になるように、コレクタ及びエミッタ間を通電させるための電流を、ベースに印加する（図７（ｃ）参照）。一方で、スイッチ制御部２６９は、ＦＥＴ４１の通電がオフ状態のとき（図７ Ｔ４参照）、ベースへの電流の印加を停止することにより、規制スイッチ２６７をオフ状態にする。以上により、規制スイッチ２６７及びスイッチ制御部２６９は、表示制御用ＭＰＵ７０及び平滑回路５０から降圧部２６４に向かう電流の流れを規制する作用を、協働で発揮する。
【００６８】
ここまで説明した第二実施形態でも、ＦＥＴ４１の通電がオフ状態のときに、降圧部２６４は、出力ライン３３においてコンデンサ６１の出力ライン接続部６１ｂが接続されている部分の電圧を降下させる。このような降圧部２６４の降圧作用によって、表示制御用ＭＰＵ７０の負荷状態が軽く且つ電源入力部２０に供給される電力の電圧降下に伴って駆動ライン３２の電圧が降下した場合でも、駆動ライン３２と出力ライン３３との間の電位差は、確保され得る。故に、コンデンサ６１は、ＦＥＴ４１の通電がオフ状態のときに、駆動ライン３２及び出力ライン３３間の電位差によって電力を充電できる。以上により、ドライバ４３は、ＬＤＯレギュレータ４５から供給される電力に、コンデンサ６１に充電された電力を加えることにより、ＦＥＴ４１のゲート４１ｇにソース４１ｓよりも高電位の電圧を印加させて、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００６９】
加えて、出力ライン３３の電圧を降圧部２６４が降下させているときでも、表示制御用ＭＰＵ７０から接地ライン２６３に向かう電流の流れは、規制スイッチ２６７によって規制される。故に、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力ライン３３を通じて出力された電力は、降圧部２６４の降圧作用によって電圧の降下させられた部分に戻されること無く、表示制御用ＭＰＵ７０に確実に供給され得る。したがって、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において電源入力部２０を通じて供給される電力の電圧が降下した場合であっても、電源回路２００は、表示制御用ＭＰＵ７０の負荷状態に応じた電力を継続的に出力することができる。
【００７０】
加えて第二実施形態では、ＦＥＴ４１の通電がオフ状態のときに、スイッチ制御部２６９が降圧スイッチ２６５をオン状態にすることにより、出力ライン３３に接続される出力ライン接続部２６３ａから、接地部２６３ｂに電流が流れる。故に、駆動ライン３２に供給される電力の電圧が降下した場合でも、降圧部２６４は、出力ライン３３の電圧を確実に降下させることにより、出力ライン３３及び駆動ライン３２間に電位差を生じさせられる。以上によって、コンデンサ６１の充電が可能になるので、ドライバ４３は、コンデンサ６１に充電された電力を、駆動ライン３２を通じて供給される電力に加えることにより、ドレイン４１ｄ及びソース４１ｓ間の通電をオン状態にできる。
【００７１】
さらに、ＦＥＴ４１の通電がオン状態のときに、スイッチ制御部２６９は、規制スイッチ２６７をオフ状態にすることにより、接地ライン２６３を非導通にする。故に、ＦＥＴ４１の通電がオン状態のときには、電力は、接地ライン２６３に出力されることなく、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。
【００７２】
また第二実施形態では、ＦＥＴ４１の通電がオン状態のとき、スイッチ制御部２６９は、規制スイッチ２６７をオン状態にする。故に、ＦＥＴ４１の通電がオン状態のとき、電力は、出力ライン３３を通じてソース４１ｓから表示制御用ＭＰＵ７０に確実に出力され得る。一方で、ＦＥＴ４１の通電がオフ状態のとき、降圧部２６４は、出力ライン３３の電圧を降下させる。このとき、スイッチ制御部２６９が規制スイッチ２６７をオフ状態にすることにより、出力ラインにおいて接地ライン２６３の接続される部分に向かおうとする電流の流れは、規制スイッチ２６７によって規制される。以上により、ＦＥＴ４１の通電がオン状態のときにソース４１ｓから表示制御用ＭＰＵ７０に出力された電力は、通電がオフ状態のとき降圧部２６４に戻されてしまうことなく、表示制御用ＭＰＵ７０に供給され得る。
【００７３】
以上のように、表示制御用ＭＰＵ７０の負荷状態が軽い状態下において供給される電力の電圧が降下した場合であっても、電源回路２００は、当該表示制御用ＭＰＵ７０の負荷状態に応じた継続的な電力の出力を確実に行うことができる。
【００７４】
尚、第二実施形態において、降圧部２６４が特許請求の範囲に記載の「降圧手段」に相当し、降圧スイッチ２６５が特許請求の範囲に記載の「降圧スイッチ部」に相当し、規制スイッチ２６７が特許請求の範囲に記載の「規制スイッチ部」に相当し、スイッチ制御部２６９が特許請求の範囲に記載の「降圧スイッチ制御部」及び「規制スイッチ制御部」に相当し、出力ライン接続部２６３ａが特許請求の範囲に記載の接地ラインの「一方の端部」に相当し、接地部２６３ｂが特許請求の範囲に記載の接地ラインの「他方の端部」に相当し、規制スイッチ２６７及びスイッチ制御部２６９が特許請求の範囲に記載の「電流規制手段」に相当する。
【００７５】
（他の実施形態）
以上、本発明による複数の実施形態について説明したが、本発明は、上記実施形態に限定して解釈されるものではなく、本発明の要旨を逸脱しない範囲内において種々の実施形態及び組み合わせに適用することができる。
【００７６】
上記実施形態において、電源回路１００は、Ｎ型の電界効果トランジスタとして、ＭＯＳＦＥＴを備えていた。しかし、電界効果トランジスタは、ＭＯＳＦＥＴに限定されない。電源回路は、例えば、接合型の電界効果トランジスタ（Junction FET）、及び金属半導体型の電界効果トランジスタ（Metal Semiconductor FET）等を、ＭＯＳＦＥＴに換えて、備えていてもよい。さらには、電圧の印加によって通電のオン状態及びオフ状態が切り換えられるトランジスタであれば、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated gate bipolar transistor）が、電源回路に設けられていてもよい。尚、ＩＧＢＴを備える構成では、エミッタが、ソースに相当する。
【００７７】
上記第二実施形態において、降圧スイッチ部及び規制スイッチ部として、ＮＰＮ接合のバイポーラトランジスタが用いられていた。しかし、降圧スイッチ部及び規制スイッチ部として用いられる構成は、接地ライン及び出力ラインの導通のオン状態及びオフ状態を切り換えるスイッチング素子であれば、バイポーラトランジスタに限定されない。例えば、ＦＥＴ４１のような電界効果トランジスタが、降圧スイッチ部及び規制スイッチ部として、接地ライン及び出力ラインに、それぞれ設けられていてもよい。
【００７８】
上記第二実施形態において、スイッチ制御部２６９が、降圧スイッチ制御部及び規制スイッチ制御部として、降圧スイッチ２６５及び規制スイッチ２６７を制御していた。しかし、降圧スイッチ制御部及び規制スイッチ制御部に相当する制御回路は、個々に設けられていてもよい。このような形態では、降圧スイッチ部及び規制スイッチ部の導通状態が、互いに排他となるようであれば、これらの制御方法は限定されない。例えば、規制スイッチ制御部は、接地ラインの導通を検知することにより、降圧スイッチ部がオン状態のときに規制スイッチ部をオフ状態にし、降圧スイッチ部がオフ状態のときに規制スイッチ部をオン状態にするよう、制御を実施してもよい。
【００７９】
上記実施形態において、降圧部は、表示制御用ＭＰＵに出力される電力がヒステリシス制御によって調整されているときに、コンデンサの接続されている出力ラインの電圧を降下させるための構成であった。しかし、表示制御用ＭＰＵに出力される電力がパルス幅変調制御によって調整されているときであっても、降圧部は、出力ラインの電圧を降下する降圧作用を発揮することができる。
【００８０】
上記第一実施形態において、接地ラインに設けられる抵抗器の電気抵抗値は、適宜調整されてよい。この抵抗器の電気抵抗値を大きくすると、ＦＥＴの通電時において接地ラインに流れる暗電流は、小さくなる。対して、この抵抗器の電気抵抗値を小さくすると、接地ラインに流れる電流が大きくなるので、降圧部の降圧作用は、より確実に発揮されるようになる。
【００８１】
上記第二実施形態において、接地ラインには、降圧スイッチのみが設けられていた。しかし、接地ラインには、さらに抵抗器が設けられていてもよい。また、上記実施形態において、ダイオード及び規制スイッチが、電流の逆流を規制する構成として、出力ラインに設けられていた。しかし、出力ラインにおいて、コンデンサの接続されている部分と、平滑回路の設けられている部分とを切り分けることができれば、ダイオード及び規制スイッチ以外の構成が、電流規制手段として設けられていてもよい。
【００８２】
以上、本発明を、コンビネーションメータの電源回路に適用した例を説明したが、本発明の適用対象は、コンビネーションメータの電源回路に限られない。種々の装置に組み込まれる電源回路であって、入力される電力から負荷部の負荷状態に応じた電力を生成する電源回路に、本発明は適用可能である。
【符号の説明】
【００８３】
１０ コンビネーションメータ、２０ 電源入力部、３１ 電源ライン、３２ 駆動ライン、３３ 出力ライン、３４ 監視ライン、２３５ 駆動信号検知ライン、４０ スイッチング電源ＩＣ、４１ ＦＥＴ（Ｎ型の電界効果トランジスタ）、４１ｄ ドレイン、４１ｇ ゲート、４１ｓ ソース、４３ ドライバ（駆動手段）、４５ ＬＤＯレギュレータ、４７ ドライバ制御部、５０ 平滑回路、５１ インダクタ、５３ ダイオード、５５ コンデンサ、６１ コンデンサ（充電手段）、６１ａ 駆動ライン接続部（充電手段の一方の端部）、６１ｂ 出力ライン接続部（充電手段の他方の端部）、６３，２６３ 接地ライン、６３ａ，２６３ａ 出力ライン接続部（接地ラインの一方の端部）、６３ｂ，２６３ｂ 接地部（接地ラインの他方の端部）、６４，２６４ 降圧部（降圧手段）、６５ 抵抗器（電気抵抗部）、２６５ 降圧スイッチ（降圧スイッチ部）、６７ ダイオード（電流規制手段）、２６７ 規制スイッチ（規制スイッチ部，電流規制手段）、２６９ スイッチ制御部（降圧スイッチ制御部，規制スイッチ制御部，電流規制手段）、７０ 表示制御用ＭＰＵ（負荷部）、１００，２００ 電源回路
【特許請求の範囲】
【請求項１】
外部の電源部からドレインに供給される電力をソースから負荷部に出力するＮ型の電界効果トランジスタを備え、前記ドレイン及び前記ソース間における通電のオン状態及びオフ状態の切り換えによって、前記負荷部の負荷状態に応じた電力を前記ソースから出力する電源回路であって、
前記電源部からの電力を前記Ｎ型電界効果トランジスタのゲートに供給する駆動ラインと、
前記ソースから前記負荷部に電力を出力する出力ラインと、
前記駆動ラインに一方の端部が接続されると共に、前記出力ラインに他方の端部が接続され、前記駆動ライン及び前記出力ライン間の電位差によって電力を充電する充電手段と、
前記駆動ラインに設けられ、前記電源部から供給される電力及び前記充電手段に充電された電力によって、前記ゲートに前記ソースよりも高電位の電圧を印加することにより、当該Ｎ型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にする駆動手段と、
前記出力ラインに接続され、前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記出力ラインの電圧を降下させる降圧手段と、
前記出力ラインにおいて前記降圧手段及び前記充電手段の接続される部分よりも前記負荷部側に設けられ、前記負荷部から前記降圧手段に向かう電流の流れを規制する電流規制手段と、
を備えることを特徴とする電源回路。
【請求項２】
前記降圧手段は、
一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、
前記接地ラインに設けられる電気抵抗部と、
を有することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記降圧手段は、
一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、
前記接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、
前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記降圧スイッチ部をオン状態にする降圧スイッチ制御部と、
を有することを特徴とする請求項１又は２に記載の電源回路。
【請求項４】
前記電流規制手段は、
前記出力ラインに設けられ、前記ソースから前記負荷部に向かう電流の流れを許容すると共に、前記出力ラインにおいて前記降圧手段の接続される部分に前記負荷部から向かう電流の流れを規制するダイオード、
を有することを特徴とする請求項１〜３のいずれか一項に記載の電源回路。
【請求項５】
前記電流規制手段は、
前記出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、
前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記規制スイッチ部をオフ状態にすることにより、前記負荷部から前記降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、
を有することを特徴とする請求項１〜４のいずれか一項に記載の電源回路。
【請求項６】
前記駆動手段は、前記出力ラインにおいて前記電流規制手段よりも前記負荷部側の電圧が予め設定された閾値を下回ることにより、前記Ｎ型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にすることを特徴とする請求項１〜５のいずれか一項に記載の電源回路。
【請求項１】
外部の電源部からドレインに供給される電力をソースから負荷部に出力するＮ型の電界効果トランジスタを備え、前記ドレイン及び前記ソース間における通電のオン状態及びオフ状態の切り換えによって、前記負荷部の負荷状態に応じた電力を前記ソースから出力する電源回路であって、
前記電源部からの電力を前記Ｎ型電界効果トランジスタのゲートに供給する駆動ラインと、
前記ソースから前記負荷部に電力を出力する出力ラインと、
前記駆動ラインに一方の端部が接続されると共に、前記出力ラインに他方の端部が接続され、前記駆動ライン及び前記出力ライン間の電位差によって電力を充電する充電手段と、
前記駆動ラインに設けられ、前記電源部から供給される電力及び前記充電手段に充電された電力によって、前記ゲートに前記ソースよりも高電位の電圧を印加することにより、当該Ｎ型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にする駆動手段と、
前記出力ラインに接続され、前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記出力ラインの電圧を降下させる降圧手段と、
前記出力ラインにおいて前記降圧手段及び前記充電手段の接続される部分よりも前記負荷部側に設けられ、前記負荷部から前記降圧手段に向かう電流の流れを規制する電流規制手段と、
を備えることを特徴とする電源回路。
【請求項２】
前記降圧手段は、
一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、
前記接地ラインに設けられる電気抵抗部と、
を有することを特徴とする請求項１に記載の電源回路。
【請求項３】
前記降圧手段は、
一方の端部が前記出力ラインに接続され、他方の端部が接地される接地ラインと、
前記接地ラインに設けられ、当該接地ラインの導通のオン状態及びオフ状態を切り換える降圧スイッチ部と、
前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記降圧スイッチ部をオン状態にする降圧スイッチ制御部と、
を有することを特徴とする請求項１又は２に記載の電源回路。
【請求項４】
前記電流規制手段は、
前記出力ラインに設けられ、前記ソースから前記負荷部に向かう電流の流れを許容すると共に、前記出力ラインにおいて前記降圧手段の接続される部分に前記負荷部から向かう電流の流れを規制するダイオード、
を有することを特徴とする請求項１〜３のいずれか一項に記載の電源回路。
【請求項５】
前記電流規制手段は、
前記出力ラインに設けられ、当該出力ラインの導通のオン状態及びオフ状態を切り換える規制スイッチ部と、
前記Ｎ型電界効果トランジスタの通電がオフ状態のときに、前記規制スイッチ部をオフ状態にすることにより、前記負荷部から前記降圧手段に向かう電流の流れを規制する規制スイッチ制御部と、
を有することを特徴とする請求項１〜４のいずれか一項に記載の電源回路。
【請求項６】
前記駆動手段は、前記出力ラインにおいて前記電流規制手段よりも前記負荷部側の電圧が予め設定された閾値を下回ることにより、前記Ｎ型電界効果トランジスタの前記ドレイン及び前記ソース間の通電をオン状態にすることを特徴とする請求項１〜５のいずれか一項に記載の電源回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１２−２０５４０８（Ｐ２０１２−２０５４０８Ａ）
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願番号】特願２０１１−６８２８９（Ｐ２０１１−６８２８９）
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年１０月２２日（２０１２．１０．２２）
【国際特許分類】
【出願日】平成２３年３月２５日（２０１１．３．２５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]