飽和電圧と閾値電圧間の変調を達成するための多重ピクセルを備えたディスプレイ
【課題】ピクセルに記憶されたデータを迅速に反転可能なマルチビットデータワードを表示する液晶ディスプレイを提供する。
【解決手段】ピクセル電極６１２、記憶素子７０２、第１の電圧供給端子６２２、第２の電圧供給端子６２４、共通電極、およびマルチプレクサ７０４を含み、マルチプレクサが、記憶素子７０２のうちの関連付けられた１つに記憶されたデータビットの値に応答して、ピクセル電極６１２のうちの関連付けられた１つを第１の電圧供給端子６２２および第２の電圧供給端子６２４のうちの１方と選択的に接続し、記憶されるビットの重要性に依存する時間の間、マルチビットデータワードの各ビットを記憶素子７０２に連続的に書き込み、ならびに各ビットを記憶素子７０２に記憶しつつ、第１の所定の電圧を第１の電圧供給端子６２２に、第２の所定の電圧を第２の電圧供給端子６２４に、そして第３の所定の電圧を共通電極にアサートする。
【解決手段】ピクセル電極６１２、記憶素子７０２、第１の電圧供給端子６２２、第２の電圧供給端子６２４、共通電極、およびマルチプレクサ７０４を含み、マルチプレクサが、記憶素子７０２のうちの関連付けられた１つに記憶されたデータビットの値に応答して、ピクセル電極６１２のうちの関連付けられた１つを第１の電圧供給端子６２２および第２の電圧供給端子６２４のうちの１方と選択的に接続し、記憶されるビットの重要性に依存する時間の間、マルチビットデータワードの各ビットを記憶素子７０２に連続的に書き込み、ならびに各ビットを記憶素子７０２に記憶しつつ、第１の所定の電圧を第１の電圧供給端子６２２に、第２の所定の電圧を第２の電圧供給端子６２４に、そして第３の所定の電圧を共通電極にアサートする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に電子ドライバ回路に関し、さらに詳細には、液晶ディスプレイにおけるピクセル電極の飽和電圧と閾値電圧との間の変調を達成する所定の電圧を多重化することにより、ディスプレイを駆動する新規な回路および方法に関する。
【背景技術】
【０００２】
（背景技術の説明）
図１は、典型的な液晶ディスプレイの単一のピクセルセル１００を示す。ピクセルセル１００は、透明共通電極１０４と、ピクセル記憶電極１０６との間に挟まれた液晶層１０２、および記憶素子１０８を含む。記憶素子１０８は、相補型データ入力端子１１０および１１２、データ出力端子１１４、および制御端子１１６を含む。制御端子１１６上の書込み信号に応答して、記憶素子１０８は、１対のビット線（Ｂ＋およびＢ−）１１８および１２０上に有効な状態とされた相補データ信号を読み出し、且つ出力端子１１４、および接続されたピクセル電極１０６上にその信号をラッチする。
【０００３】
液晶層１０２は、そこを通過している光の偏光を回転させ、その回転の度合いは、液晶層１０２にわたる二乗平均（ＲＭＳ）電圧に依存する。偏光を回転させる能力は、反射光の強度を変調するために、以下のように用いられる。入射光ビーム１２２は、偏光子１２４により偏光される。その偏光されたビームは、次に液晶層１０２を通過し、ピクセル電極１０６で反射し、液晶層１０２を再度通過する。液晶層１０２を２度通過するこの間に、ビームの偏光は、ピクセル記憶電極１０６上に有効な状態とされているデータ信号に依存する量だけ回転させられる。このビームは、次に特定の偏光を有するビームのその部分のみを通過させる偏光子１２６を通過する。よって、偏光子１２６を通過する反射ビームの光度は、液晶層１０２により誘導された偏光回転の量に依存し、また、この偏光回転の量も、ピクセル記憶電極１０６上に有効な状態とされているデータ信号に依存している。
【０００４】
記憶素子１０８は、（例えば、容量性の）アナログ式記憶素子または、デジタル式記憶素子（例えば、ＳＲＡＭラッチ）のいずれかであり得る。デジタル式記憶素子の場合、ピクセル記憶電極１０６を駆動する共通の方法は、パルス幅変調（ＰＷＭ）を介する。ＰＷＭにおいては、異なるグレースケールレベルが、マルチビットワード（すなわち、２進数）により表わされる。マルチビットワードは、一連のパルスに変換され、その時間平均の平方自乗平均（ＲＭＳ）電圧は、所望のグレースケールレベルを得るために必要なアナログ電圧に対応する。
【０００５】
例えば、４ビットのＰＷＭ方式では、フレーム時間（グレースケール値が全てのピクセルに書き込まれる時間）は、１５の時間間隔に分けられる。各間隔の間、信号（ハイ、例えば５Ｖ、またはロウ、例えば０Ｖ）が、ピクセル記憶電極１０６上に有効な状態とされる。それゆえ、１６（０−１５）の異なるグレースケール値が、フレーム時間中に有効な状態とされた「ハイ」パルスの数に応じて存在し得る。０のハイパルスの有効な状態は、０のグレースケール値（ＲＭＳ ０Ｖ）に対応し、一方で、１５のハイパルスの有効な状態は、１５のグレースケールレべル（ＲＭＳ ５Ｖ）に対応する。ハイパルスの中間の数は、中間のグレースケールレベルに対応する。
【０００６】
図２は、４ビットのグレースケール値（１０１０）に対応する一連のパルスを示し、こで、最上位ビットは、１番左側のビットである。この２値重みつきパルス幅変調の例では、パルスは２値グレースケール値のビットに対応するようにグループ分けされる。具体的には、第１のグループＢ３は、８個の間隔（２３）を含み、値（１０１０）の最上位のビットに対応する。同様に、グループＢ２は、その次に上位にあるビットに対応する４個の間隔（２2）を含み、グループＢ１は、その次に上位にあるビットに対応する２個の間隔（２1）を含み、グループＢ０は、最下位のビットに対応する１個の間隔（２０）を含む。このグループ分けにより、必要とされるパルスの数は、１５から４へと減少され、２値グレースケール値の各ビットに対して１つのパルスとなり、各パルスの幅は関連づけられたビットの位（ｓｉｇｎｉｆｉｃａｎｃｅ）に対応する。よって、値（１０１０）において、第１のパルスＢ３（８個の間隔の幅）はハイであり、第２のパルスＢ２（４個の間隔の幅）はロウであり、第３のパルスＢ１（２個の間隔の幅）はハイであり、最後のパルスＢ０（１個の間隔の幅）はロウである。この一連のパルスは、結果的に最大値（５Ｖ）の約、（２／３）１／２
（１５個の間隔のうちの１０）、すなわち約４．１ＶであるＲＭＳ電圧となる。
【０００７】
グレースケールの解像度は、２値グレースケール値にさらなるビットを加えることにより、向上され得る。例えば、８ビットが用いられていれば、フレーム時間は２５５個の間隔に分けられ、２５６のグレースケール値を提供することが可能である。一般に、ｎ個のビットに対して、フレーム時間は（２ｎ−１）個の間隔に分けられ、（２ｎ）のグレースケール値をもたらすことが可能である。
【０００８】
液晶セルは、その全体にわたって印加されたＤＣ電圧に起因するイオンの移動による劣化に影響を受けやすいので、前述のＰＷＭ方式は、図３に示すように修正される。フレーム時間は半分に分けられる。前半部分において、ＰＷＭデータが、ピクセル記憶電極に有効な状態とされる一方で、共通電極はロウを維持する。フレーム時間の後半部分において、ＰＷＭデータの相補データが、ピクセル記憶電極に有効な状態とされる一方で、共通電極はハイを維持する。これにより、正味０ＶのＤＣ成分が生じ、当業者には周知のとおり、セル全体にわたるＲＭＳ電圧を変更することなく、液晶セルの劣化を妨げる。
【０００９】
図４は、電気的に制御された複屈折液晶セルの応答曲線を示す。縦軸４０２は、セルの最大輝度（すなわち、最大光反射）の割合を示し、横軸４０４は、セル全体にわたるＲＭＳ電圧を示す。示されるとおり、最小輝度（暗いピクセル）は、ＲＭＳ電圧Ｖｔｔで達成される。いくつかの光の波長においては、Ｖｔｔより小さいＲＭＳ電圧は、図４に示すとおり、完全に暗くはないピクセルを生じる。他の波長においては、Ｖｔｔより小さい全てのＲＭＳ電圧は、暗いピクセルを生じる。Ｖｔｔと、Ｖｓａｔとの間の曲線部分において、輝度の割合は、ＲＭＳ電圧の増加とともに、Ｖｓａｔで１００％の最大輝度が達成されるまで増加する。しかしながら、ＲＭＳ電圧が、一旦Ｖｓａｔを上回ると、ＲＭＳ電圧の増加とともに、輝度の割合は減少する。
【００１０】
図５は、８ビット（２５６個のグレースケール値）のグレースケールシステムのＲＭＳ電圧対グレースケール値曲線を示す。各グレースケール値（「グレー値」）に対するＲＭＳ電圧は、下記の公式により求められ、ここで、Ｖｏｎは、デジタルが「オン」の値であり、典型的にＶｄｄとする。
Ｖｒｍｓ＝（（１／２５５）（ＧｒａｙＶａｌｕｅ）（Ｖｏｎ））１／２
【００１１】
グレースケール値（ｘ）は、Ｖｔｔ、および、再度図４を参照して、０％の輝度（すなわち、ちょうど０の輝度にはなり得ない最小輝度）に相当するＲＭＳ電圧に対応する。よって、値（ｘ）よりも小さいグレースケール値は使用できない。なぜなら、いくつかの光の波長においては、より暗いピクセルではなく、より明るいピクセルを生じ、他の波長においては、その値が０％の輝度になり、それゆえ、余分である。同様に、値（ｙ）は、Ｖｓａｔ、および、再度図４を参照して、１００％の輝度に相当するＲＭＳ電圧に対応する。よって、値（ｙ）よりも大きなグレースケール値も使用できない。なぜなら、より明るいピクセルではなく、より暗いピクセルを生じるからである。これらの無駄な値からは、結果的には、正確な８ビットのグレースケール解像度は得られない。
【００１２】
グレースケールの歪みを避けるために、全てのグレースケール値は、Ｖｔｔと、Ｖｓａｔとの間の液晶応答曲線（図４）の有効部分のみに限定されなければならない。これを達成するための１つの方法は、グレースケールコードにさらなるビットを加え（例えば、９ビットのグレースケールシステムの使用）、次に応答曲線の有効部分に対応する９ビットシステムの値に８ビットの値を割り付けることである。単一のビットの追加は、しかしながら、データインターフェースのバンド幅必要量を１００％増加させ、それゆえ、望ましくはない。必要であるのは、使用できるグレースケールの値の全てを、液晶応答曲線の有効部分に限定するためのシステムおよび方法である。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
液晶応答曲線の有効部分にグレースケール値の全てを限定するという問題に加えて、デバイアシング（ｄｅｂｉａｓｉｎｇ）（すなわち、ピクセルセル全体にわたって、正味０ＶのＤＣバイアスを維持すること）を実行することも困難である。例えば、ピクセル電極にデータが有効な状態とされている間は、共通電極で有効な状態にされている電圧は変更され得ない。もし変更されれば、ディスプレイに有効な状態とされているデータが変更（ハイ信号をロウ信号に変換すること、およびその反対）され、且つ表示イメージが歪められる。さらに、データをディスプレイに書き込むために必要な時間の実質量のために、「オン」状態、または「オフ」状態をディスプレイ全体に迅速に書き込むことが困難である。また、ディスプレイ内のデータを反転するために、そのデータの相補データがディスプレイの各ピクセルに書き込まれなければならない。
【００１４】
必要であるのは、記憶されたデータを迅速に反転すること、オンおよびオフ状態を迅速に実行すること、および書込み時間柔軟性を提供することが可能なディスプレイである。
【課題を解決するための手段】
【００１５】
新規なディスプレイを駆動する新規の方法が記載される。このディスプレイの例示的な実施形態において、各ピクセルセルがピクセルセル内に記憶されたデータビットに応答して、ピクセル電極と、２つのグローバル電圧供給端子（ｇｌｏｂａｌ ｖｏｌｔａｇｅ ｓｕｐｐｌｙ ｔｅｒｍｉｎａｌ）の内の１つとを選択的に接続させるマルチプレクサを含む新規なディスプレイを説明する。この構成は、記憶されたデータビットをピクセル電極に直接有効な状態とする従来のディスプレイに対して、多くの利点を提供する。例えば、本発明では、ピクセル電極が、ディスプレイの論理回路を駆動するために用いられる電圧よりも高いか、または低い電圧を用いて、デジタル方式で駆動され得るので、特定のビットがピクセルに書き込まれる時間に関して柔軟性を提供する。また、オフ状態（すなわち、ピクセルセル全体にわたって電圧がない）が、ピクセルセル内に記憶されたいずれのデータも変更することなく、グローバル電圧供給端子、およびピクセルアレイ全体をオーバーレイする共通電極に適切な電圧を有効な状態とすることにより、ディスプレイのピクセル全てに一度に書き込まれ得る。本発明により提供されるさらに別の利点は、グローバル電圧供給端子にさまざまな所定の電圧を単に有効にすることにより、相補データビットをディスプレイにロードする特別の工程を用いることなく、ピクセルセルがデバイアシングされ得る。
【００１６】
本発明の方法は、コンピュータ読出し可能媒体（例えば、ＲＡＭ、またはＲＯＭ）に組み込まれた処理装置実行コードの制御下で、種々の所定の電圧を電圧供給端子において有効な状態とする電圧コントローラーを用いて実施され得る。
【００１７】
本発明の１つの方法によると、電圧コントローラは基準電圧をディスプレイの共通電極に有効な状態とし、ディスプレイの飽和電圧を電圧供給端子の１つに有効にとし、そしてディスプレイの閾値電圧を電圧供給端子の別の１つに有効な状態とする。次いで、マルチビットデータワードの各ビットをこのディスプレイのピクセルセルに連続的に書き込み、各ビットを各ビットの位に依存する期間の間、ピクセルセル内に残留させる。
【００１８】
代替方法は、マルチビットデータワードの各ビットをピクセルセルの記憶素子に連続的に書き込む工程、および各ビットを記憶素子に記憶しつつ、第１の所定の電圧を第１の電圧供給端子に、第２の所定の電圧を第２の電圧供給端子に、そして第３の所定の電圧を共通電極に、全て、ディスプレイのセルを変調するために記憶された各ビットの位に依存する期間有効な状態とする工程を包含する。必要に応じて、この方法は、ピクセルセルをデバイアスするために、各ビットを記憶素子に記憶しつつ記憶されたビットの位に依存する期間の間、第４の所定の電圧を第１の電圧供給端子に、第５の所定の電圧を第２の電圧供給端子に、そして第６の所定の電圧を共通電極に有効な状態とするさらなる工程を包含する。
【図面の簡単な説明】
【００１９】
【図１】図１は、典型的な液晶ピクセルセルのブロック図を示す。
【図２】図２は、４ビット２値重みつきパルス幅変調データの１つのフレームを示す。
【図３】図３は、図２の４ビットのパルス幅変調データが、正味０ボルトのＤＣバイアスであるスプリットフレームの適用を示す。
【図４】図４は、典型的な液晶輝度応答対ＲＭＳ電圧曲線を示す。
【図５】図５は、ＲＭＳ電圧対８ビットのグレースケール値曲線を示す。
【図６】図６は、本発明にもとづく多重ピクセルディスプレイのブロック図を示す。
【図７】図７は、図６のディスプレイの単一ピクセルセルを詳細に示す。
【図８】図８は、図７の電圧コントローラの１つの実施形態のブロック図である。
【図９】図９は、図６のディスプレイの１つの実施形態に、多数の２値重みつきデータビットを書き込むためのタイミング図を示す。
【図１０】図１０は、図９のタイミング図を実行するための方法を要約したフローチャートである。
【図１１】図１１は、グレースケール値をＲＭＳ電圧の有効な範囲に限定するために、本発明にもとづいて修正されたＲＭＳ電圧対グレースケール値曲線である。
【図１２Ａ】図１２Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシング方式を示す電圧方式である。
【図１２Ｂ】図１２Ｂは、図１２Ａに示される電圧のサンプル値を示す表である。
【図１３】図１３は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図１４】図１４は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１５】図１５は、図１３の駆動方式の方法を要約したフローチャートである。
【図１６】図１６は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図１７】図１７は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１８】図１８は、図１７の駆動方式にもとづいて図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図１９Ａ】図１９Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアス方式を示す電圧方式である。
【図１９Ｂ】図１９Ｂは、図１９Ａに示される電圧のサンプル値を示す表である。
【図２０】図２０は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２１Ａ】図２１Ａは、図１９Ａの電圧方式の実行を示すタイミング図である。
【図２１Ｂ】図２１Ｂは、図１９Ａの電圧方式の別の実行を示すタイミング図ある。
【図２２】図２２は、図２１Ａおよび２１Ｂの駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図２３Ａ】図２３Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシング方式を示す図である。
【図２３Ｂ】図２３Ｂは、図２３Ａに示されるサンプル値を示す表である。
【図２４】図２４は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２５】図２５は、図２３Ａの電圧方式の実行を示すタイミング図である。
【図２６】図２６は、図２５の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図２７】図２７は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２８】図２８は、図６のディスプレイを用いて別の駆動方式を示すタイミング図である。
【図２９】図２９は、図２８の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図３０】図３０は、図６のディスプレイを用いて別の駆動方式を示すタイミング図である。
【図３１】図３１は、図３０の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図３２】図３２は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図３３】図３３は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３４】図３４は、本発明にもとづいて、特定の駆動方式を実行することが可能な別の電圧コントローラのブロック図である。
【図３５】図３５は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３６】図３６は、単一の制御信号により動作可能な別の電圧コントローラである。
【発明を実施するための形態】
【００２０】
本発明は、添付の図面を用いて説明され、各図面において、同じ参照番号は実質的に同様の要素を示す。
本発明は、ディスプレイのピクセル電極への所定の電圧の多重化を制御するディスプレイデータビットを用いることにより、ピクセル電極に直接データビットを有効な状態とせずに従来技術における問題を克服する。
本発明は、特定の実施形態に関して説明される。本発明を完全に理解するために、特定の詳細が多く示される（例えば、特定のデータワード内のデータビットの数、各種電圧源のオンまたはオフチップ配置（ｏｎ ｏｒ ｏｆｆ ｃｈｉｐ ｄｉｓｐｏｓｉｔｉｏｎ）、および特定の変調／デバイアシング方式を実行するために必要な異なる電圧源の数）。本発明が、これらの特定の詳細とは別に実施され得ることは、当業者であれば理解する。他の場合においては、本発明を不必要に不明瞭にすることがないように、回路の周知の詳細（例えば、ディスプレイのピクセル記憶セルにデータを書き込むこと）は省略される。
【００２１】
図６は、本発明にもとづくディスプレイ６００を示す。ディスプレイ６００は、ピクセルセルのアレイ、電圧コントローラ６０４、処理装置６０６、メモリデバイス６０８、およびピクセルセルのアレイ全体をオーバーレイする共通透明電極６１０を含む。特定の実施形態において、ピクセルセル６０２は、集積モノリシックシリコンバックプレーン（ｉｎｔｅｇｒａｔｅｄ ｍｏｎｏｌｉｔｈｉｃ ｓｉｌｉｃｏｎ ｂａｃｋｐｌａｎｅ）で形成され、複数のピクセルミラー６１２と重なり合う。典型的なピクセルアレイは、７６８行と１０２４列のピクセルセルを含む。液晶材料の層は、ピクセルミラー６１２と、例えば、インジウムすず酸化物から形成された共通透明電極６１０との間に挟まれている。
【００２２】
メモリ６０８は、本明細書中に記載の各種の方法および駆動方式を処理装置６０６に実行させるために、その内部に組み込まれたコード（例えば、データおよびコマンド）を有するコンピュータ読出し可能媒体（例えば、ＲＡＭ、ＲＯＭ、その他）である。処理装置６０６は、メモリバス６１４を介して、メモリ６０８からデータ、およびコマンドを受け取り、電圧制御バス６１６を介して、電圧コントローラ６０４に内部電圧制御信号を提供し、且つデータ制御バス６１８を介して、データ制御（例えば、ピクセルアレイへのデータ）信号を提供する。
【００２３】
処理装置６０６のデータ制御局面は、ピクセルアレイへのデータのロードが、当業者には周知であるので、本発明を完全に理解するために必須ではない。さらに、処理装置の制御下での液晶ディスプレイへのデータのロードは、１９９７年１１月１４日出願の、Ｗｏｒｌｅｙらによる同時係属中の米国特許出願番号第０８／９７０，８７８号に記載されており、その全てを本明細書中に参考のため援用する。簡潔に要約すると、データビットの行が、ビット線１１８および１２０に有効な状態とされ、次に複数のワード線６２０の内の特定の１つに書込み信号を有効な状態とすることにより、その有効な状態とされたビットが、その特定の行のピクセルセルに書き込まれる。このように、データビットは、ディスプレイ全体の各ピクセルセルに連続して書き込まれ得る。
【００２４】
電圧制御バス６１６を介して、処理装置６０６から受信した制御信号に応答して、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２、および第２の電圧供給端子（Ｖ０）６２４を介して、ピクセルセル６０２に所定の電圧を提供する。電圧コントローラ６０４はまた、共通電圧供給端子（ＶＣ）６２６を介して、共通電極６１０に所定の電圧を有効な状態とする。電圧コントローラ６０４の各種の実施形態が、本明細書中において開示され、そのいくつかは、処理装置６０６からの制御信号を必要とし、その他は必要としない。特定の実施形態において必要とされる制御信号の数が、電圧制御バス６１６で必要とされるラインの数を決定することは、当業者であれば理解する。電圧コントローラ６０４、処理装置６０６、およびメモリ６０８が、ピクセルアレイに対して、オンまたはオフチップで配置され得ることも、当業者であれば理解する。
【００２５】
図７は、記憶ラッチ７０２、およびマルチプレクサ７０４を含む、ディスプレイ６００
の例示的なピクセルセル６０２のブロック図を示す。ラッチ７０２は、データライン（Ｂ＋）１１８および（Ｂ−）１２０とそれぞれ接続されている相補型入力端子７０６および７０８、ワード線６２０と接続されたイネーブル端子７１０、およびデータ出力端子７１２を含む。ワード線６２０上の書込み信号に応答して、ラッチ７０２は出力端子７１２にデータビットをラッチする。この特定の実施形態において、ラッチ７０２は、スタティックランダムアクセス（ＳＲＡＭ）ラッチであるが、データビットを受け取り、そのビットを記憶し、且つ出力端子７１２にその記憶したビットを有効な状態とすることが可能ないずれの記憶素子が、ＳＲＡＭラッチ７０２の代わりに用いられ得ることは、当業者であれば理解する。
【００２６】
マルチプレクサ７０４は、第１の電圧供給端子（Ｖ１）６２２と接続された第１の入力端子７１４、第２の電圧供給端子（Ｖ０）６２４と接続された第２の入力端子７１６、ピクセル電極６１２と接続された出力端子７１８（この特定の実施形態においては、ピクセルミラー）、および記憶ラッチ７０２の出力端子７１２と接続された制御端子７２０を含む。このように構成されたマルチプレクサ７０４は、制御端子７２０に有効な状態とされたデータビットに応答して、ピクセル電極６１２を第１の電圧供給端子（Ｖ１）６２２、および第２の電圧供給端子（Ｖ０）６２４と選択的に接続させるように動作する。例えば、ロジックハイ値（例えば、デジタル方式の１、または５ボルト）を有するビットが、ラッチ７０２内に記憶されれば、マルチプレクサ７０４は、ピクセル電極６１２を第１の電圧供給端子６２２と接続させる。反対に、ロジックロウ値（例えば、デジタル方式の０、または０ボルト）を有するビットが、ラッチ７０２内に記憶されれば、マルチプレクサ７０４は、ピクセル電極６１２を第２の電圧供給端子（Ｖ０）６２４と接続させる。
【００２７】
（図１のピクセルセル１００のように）ピクセル電極にデータビットを直接有効な状態とせずに、制御手段として、ラッチ７０２内に記憶されているデータビットを用いることにより、従来技術に対して多くの利点が提供される。例えば、ピクセル電極は、ディスプレイの論理回路を駆動するために用いられる電圧よりも高いか、または低いデジタル電圧を用いて駆動され得るので、特定のビットがピクセル電極に有効な状態とされなければならない期間を短縮または延長する。別の実施例として、オフ状態（ピクセルセル全体にわたって０ボルト）が、ディスプレイのラッチ内に記憶されたいずれのデータも変更することなく、ディスプレイ全体に一度に有効な状態とされ得る。同様に、ピクセルセルは、データの相補データを記憶ラッチに書き込む特別な工程なしでデバイアシングされ得る（図３参照）。本発明のこれらおよび他の利点は、特に本開示を参照することにより、当業者には明白である。
【００２８】
図８は、処理装置６０６からの制御信号を必要としない、別の電圧コントローラ８００のブロック図である。電圧コントローラ８００は、飽和電圧（Ｖｓａｔ）基準８０２、閾値電圧（Ｖｔｔ）基準８０４、および共通電圧（ＶＣ）基準８０６を含む。基準電圧８０２、８０４、および８０６のそれぞれは、オンチップで発生され得るか、またはオフチップソース（ｏｆｆ ｃｈｉｐ ｓｏｕｒｃｅ）からの基準電圧を受け取るための単なる接続端子であり得る。基準電圧８０２、８０４、および８０６のソースの有無に関わらず、第１の電圧供給端子６２２、第２の電圧供給端子８０４、および共通電圧供給端子６２６のそれぞれにこれらの電圧を有効な状態とすることは、電圧コントローラ８００の機能的定義内と見なされる。
【００２９】
図９は、いくつかのデータビット（Ｂ０〜Ｂ４）のディスプレイ６００への書き込みを示すタイミング図であり、電圧コントローラ８００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子のそれぞれに、Ｖｓａｔ、Ｖｔｔ、およびＶＣを有効な状態とする。ビット（Ｂ０〜Ｂ４）が、図２を参照して上記で説明されたように、２値重みつきビットであるので、各ビットがディスプレイ６００に有効な状態とされている期間が、特定のビットの位に依存し、ビットＢ４の継続時間全体は示していないが、他のビットはビットＢ４に続いて表示されることに留意されたい。
【００３０】
また、例えば、ビットＢ０のビットを、ディスプレイ６００に書き込むことは、複数のマルチビットデータワードのそれぞれの位Ｂ０の１つのビットを、ディスプレイ６００の複数の記憶素子（ラッチ）のそれぞれに書き込むことを意味するということは理解されるであろう。よって、Ｂ０は、マルチビットデータワードの特定のビットの位に相当し、いずれの特定のマルチビットデータワードのビットＢ０は、ロジックハイか、またはロジックロウ値のどちらかを有し得る。図９のタイミング図のデータ部分の斜線は、各ビット（例えば、Ｂ０）の特定の値をディスプレイ６００の各記憶素子への書き込むために有限時間を要することを示す。
【００３１】
図１０は、図９に示す駆動方式にもとづいて、電圧コントローラ８００を用いてディスプレイ６００を駆動するための方法１０００を要約したフローチャートである。第１のステップ１００２において、電圧コントローラ８００は、共通電圧供給端子６２６を介して、共通電極６１０にＶＣを有効な状態とし、第１の電圧供給端子６２２にＶｓａｔを有効な状態とし、且つ第２の電圧供給端子６２４にＶｔｔを有効な状態とする。次に、第２のステップ１００４において、第１のビット（例えば、Ｂ０）が、第１のデータビットの位に依存した期間の間、ディスプレイ６００の記憶素子７０２に書き込まれる。次のステップ１００６において、前に表示されたビットが、表示されるべき最後のビットであったかどうかが判定される。そうでなければ、第４のステップ１００８において、次のデータビットが、次のビットの位に依存した期間の間、ディスプレイ６００の記憶素子７０２に書き込まれる。ステップ１００６および１００８は、第３のステップ１００６において、最後のデータビットが、その位に依存した時間表示されたことが判定されるまで繰り返され、その後、第１０のステップ１０１０で、方法１０００は終了する。
【００３２】
図１１は、ディスプレイ６００のピクセル電極に、実際の飽和電圧（Ｖｓａｔ）および閾値電圧（Ｖｔｔ）を、２値重みつきパルス幅変調データとして多重化する方法１０００の結果を示す。特に、ＲＭＳ電圧対グレースケール値曲線は、０のグレースケール値がＶｔｔ（完全に暗い）のＲＭＳ電圧に対応し、且つ２５５のグレースケール値が、Ｖｓａｔ（最大輝度）のＲＭＳ電圧に対応するようにシフトされる。
【００３３】
方法１０００とともに用いられる電圧コントローラ８００は、グレースケール値をディスプレイ応答曲線の有効部分に一致させることが可能であるが、方法１０００は、それ自身では、本発明の有利な結果の全てを提供しない。特に、方法１０００は、ディスプレイ６００のピクセルセルのデバイアシングには備えていないか、またはデータが比較的短い最下位のビット（ＬＳＢ）時間内にディスプレイ全体に書き込まれなければならないという事実を考慮しない。
【００３４】
図１２Ａは、本発明にもとづいて、ディスプレイ６００の変調およびデバイアシングの両方に備える電圧方式を示す。正常状態、および反転状態の両方は、ピクセルセルのＲＭＳ変調に寄与するが、正常および反転状態は、互いにバランスをとり、セル全体にわたる正味０ボルトのＤＣバイアスを保証する。正常状態において、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２に第１の所定の電圧（ＶＣｎ＋Ｖｓａｔ）、第２の電圧供給端子（Ｖ０）６２４に第２の所定の電圧（ＶＣｎ＋Ｖｔｔ）、そして共通電圧供給端子６２６に第３の所定の電圧（ＶＣｎ）を有効な状態とする。反転（デバイアシング）状態において、電圧コントローラ６０４は、第１の電圧供給端子６２２に第４の所定の電圧、第２の電圧供給端子６２４に第５の所定の電圧、そして共通の電圧供給端子６２６に第６の所定の電圧を有効な状態とする。反転（デバイアシング）状態において、各種電圧供給端子６２２、６２４、および６２６間の電圧差は、ディスプレイのピクセルセル全体にわたって正味０ボルトのＤＣバイアスを維持するために、正常状態における個々の電圧差に対して、大きさは等しいが、逆の極性でならなければならない。
【００３５】
図１２Ａの電圧方式は、ディスプレイチップに必要とされる電圧の数を６から４へと効果的に引き下げる。この特定の図に従って、第１の所定の電圧は、第５の所定の電圧と等しくなるように定義され、第２の所定の電圧は、第４の所定の電圧と等しくなるように定義される。次に、変調およびデバイアシングの状態を維持するために、第３の所定の電圧と、第２の所定の電圧との間の差は、第６の所定の電圧と、第５の所定の電圧との間の電圧差に対して、大きさは等しいが、逆の極性になることのみが必要とされる。この特定の場合において、第４の所定の電圧と、第５の所定の電圧との間の差はＶｔｔと等しい。
【００３６】
図１２Ｂは、１ボルトの閾値電圧および３ボルトの飽和電圧を有する液晶ディスプレイに対する、図１２Ａの図にもとづいた電圧の例示的値を提供する図である。正常位相（ＶＣｎ）の間の共通電圧は、０ボルト基準となるように任意に選択される。正常変調位相の間、（Ｖ１ｎ）は、３ボルトの値（ＶＣｎ＋Ｖｓａｔ）を有し、（Ｖ２ｎ）は、１ボルトの値（ＶＣｎ＋Ｖｔｔ）を有する。反転デバイアシング位相の間、（Ｖ１）および（Ｖ０）の値は、（Ｖ１ｉ）が１ボルトの値を有し、（Ｖ２ｉ）が３ボルトの値を有するように置きかえられる。必要とされる電圧関係を維持するために、（ＶＣｉ）は、４ボルト（Ｖ０ｉ＋Ｖｔｔ）に設定される。
【００３７】
図１３は、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが可能である、別の電圧コントローラ１３００のブロック図である。電圧コントローラ１３００は、（Ｖ１）基準電圧を提供するための第１の電圧源１３０２、（Ｖ０）基準電圧を提供するための第２の電圧源１３０４、正常状態の共通（ＶＣｎ）基準電圧を提供するための第３の電圧源１３０６、および反転状態の共通（ＶＣｉ）基準電圧を提供するための第４の電圧源１３０８を含む。図１３には、３個の電圧源１３０６が見られるが、実際には単一の電圧源が、明瞭にするために繰り返し示されている。電圧源１３０２、１３０４、１３０６および１３０８のそれぞれは、オンチップの電圧発生器であり得るか、または外部ソースから個々の電圧を受け取るための単なる接点端子（ｃｏｎｔａｃｔ ｔｅｒｍｉｎａｌ）であり得る。
【００３８】
電圧コントローラ１３００は、第１のマルチプレクサ１３１０、第２のマルチプレクサ１３１２、および第３のマルチプレクサ１３１４をさらに含む。第１のマルチプレクサ１３１０は、ＶＣｎ電圧源１３０６と接続された第１の入力端子１３１６、ＶＣｉ電圧源１３０８と接続された第２の入力端子１３１８、共通電圧供給端子６２６と接続された出力端子１３２０、および電圧制御バス６１６の共通電極制御ライン１３２４と接続された制御端子１３２２を有する。第２のマルチプレクサ１３１２は、Ｖ１電圧源１３０２と接続された第１の入力端子１３２６、ＶＣｎ電圧源１３０６と接続された第２の入力端子１３２８、第１の電圧供給端子６２２と接続された出力端子１３３０、および電圧制御バス６１６のＶ１制御ライン１３３４と接続された制御端子１３３２を有する。第３のマルチプレクサ１３１４は、Ｖ０電圧源１３０４と接続された第１の入力端子１３３６、ＶＣｎ電圧源１３０６と接続された第２の入力端子１３３８、第２の電圧供給端子６２４と接続された出力端子１３４０、および電圧制御バス６１６のＶ０制御ライン１３４４と接続された制御端子１３４２を有する。
【００３９】
電圧コントローラ１３００は、処理装置６０６（図６）の制御下で、以下の通り動作する。ＶＣ制御ライン１３２４を介して受信された制御信号に応答して、マルチプレクサ１３１０は、共通電圧供給端子６２６、および、それにともない、共通電極６１０に基準電圧ＶＣｎまたはＶＣｉの内の１つを選択的に有効な状態とする。同様に、Ｖ１制御ライン１３３４を介して受信された制御信号に応答して、マルチプレクサ１３１２は、第１の電圧供給端子６２２、および、それにともない、個々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ１またはＶＣｎの内の１つを選択的に有効な状態とする。また、Ｖ０制御ライン１３４４を介して受信された制御信号に応答して、マルチプレクサ１３１４は、第２の電圧供給端子６２４、および、それにともない、個々のラッチ７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ０またはＶＣｎの内の１つを選択的に有効な状態とする。
【００４０】
ディスプレイに記憶されたデータが変化しない間に、電圧供給端子６２２および６２４を介して、ディスプレイ６００のピクセル電極６１２に所定の電圧を有効な状態とする能力は、ディスプレイ６００を駆動する際に、相当な柔軟性を提供する。また、電圧供給端子６２２、６２４、および６２６のそれぞれに、同じ電圧（例えば、ＶＣｎ）を同時に有効な状態とすることにより、電圧コントローラ１３００は、ディスプレイ６００のあらゆるピクセルセルに、ディスプレイ内部に含まれたデータに影響することなくオフ状態を迅速に有効な状態とし得る。
【００４１】
図１４は、図１２の電圧方式が、電圧コントローラ１３００を用いてディスプレイ６００内でどのように実行され得るかを示すタイミング図である。最初は、電圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６に、同じ電圧（ＶＣｎ）を同時に有効な状態とすることにより、ディスプレイ６００にオフ状態を有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされている一方で、ビットＢ０が各ピクセルセル６０２の記憶ラッチ７０２に書き込まれる。次に、時間Ｔ１で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電圧供給端子６２４に基準電圧Ｖ０を、それぞれビットＢ０の位に依存した変調期間の間、有効な状態とする。その後すぐに、電圧コントローラ１３００は、ビットＢ０の相補ビットがディスプレイ６００のラッチ６０２に書き込まれる時間の間、ディスプレイ６００に、別のオフ状態を有効な状態とする。次に、時間Ｔ２で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電圧供給端子６２４に基準電圧Ｖ０、共通電圧供給端子６２６に基準電圧ＶＣｉを、変調期間に等しい期間の間、有効な状態とする。
【００４２】
ディスプレイ６００に相補ビットをロードし、かつ基準電圧Ｖ１、Ｖ０、およびＶＣｉを、個々の電圧供給端子に再度有効な状態とすることにより、ピクセルセルを以下のとおりデバイアシングする。第１に、ディスプレイ６００内の各ビットをその相補ビットと置きかえることにより、図１２Ａに関して説明されたように、基準電圧Ｖ１と、基準電圧Ｖ０が効果的に置きかえられる。第２に、基準電圧ＶＣｉは、ＶＣｎと、Ｖ０との間の電圧差が、ＶＣｉと、Ｖ１との間の電圧差と、大きさは等しいが、逆の極性になるように選択される。それゆえ、特定のビットを記憶するピクセルセルにわたる電圧は、相補ビットを記憶するときに、ピクセルセルをわたる電圧と、大きさは等しいが、逆の極性になる。デバイアシング工程も、各ピクセルセルにわたって発生されるＲＭＳ電圧に寄与し、且つ、それゆえ、特定の位を有するビットに対する適切な時間間隔を判定するときに考慮されなければならないことに留意することが重要である。
【００４３】
ビットＢ１がディスプレイ６００に書き込まれる間、電圧コントローラがディスプレイ６００に別のオフ状態を有効な状態とする。次に、時間Ｔ３で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電圧供給端子６２４に基準電圧Ｖ０を、全てビットＢ１の位に依存した第２の変調期間の間、有効な状態とする。その後すぐ、電圧コントローラ１３００は、ビットＢ１の相補ビットがディスプレイ６００に書き込まれる時間の間、ディスプレイ６００に別のオフ状態を有効な状態とする。次に、時間Ｔ４で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電圧供給端子６２４に基準電圧Ｖ０、および共通電圧供給端子６２６に基準電圧ＶＣｉを、第２の変調期間に等しい期間の間、有効な状態とする。残りのデータビット、およびその相補データビットが、ディスプレイ６００に書き込まれ、ビットＢ０およびＢ１に関して前述されたように基準電圧が、個々の位に依存した時間、個々の電圧供給端子に有効な状態とされる。
【００４４】
図１５は、図１２Ａの電圧方式に従ってディスプレイを駆動するための方法１５００を要約したフローチャートである。第１のステップ１５０２において、電圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電極６１０にオフ状態（同じ電圧）を有効な状態とする。次に、第２のステップ１５０４において、第１のデータビットが、ディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３のステップ１５０６において、電圧コントローラ１３００は、第１の電圧供給端子６２２に第１の所定の電圧、第２の電圧供給端子６２４に第２の所定の電圧、および共通電極６１０に第３の所定の電圧を、全て第１のデータビットの位に依存した時間の間、有効な状態とする。第４のステップ１５０８において、電圧コントローラ１３００は、ディスプレイ６００にオフ状態を有効な状態とし、次に、第５のステップ１５１０において、第１のデータビットの相補データビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第６のステップにおいて、電圧コントローラ１３００は、第２の電圧供給端子６２４に第１の所定の電圧を有効な状態とし、第１の電圧供給端子６２２に第２の所定の電圧を有効な状態とし、且つ共通電極６１０に第４の所定の電圧を有効な状態とし、その全てが記憶されたデータビットの位に依存した期間の間、有効な状態とされる。第７のステップ１５１４において、最後のデータビットがディスプレイ６００に書き込まれていなければ、第８のステップ１５１６において、次のデータビットがディスプレイのピクセルに書き込まれ、方法１５００は第３のステップ１５０６に戻る。しかしながら、第７のステップ１５１４において、最後のデータビットがディスプレイ６００に書き込まれていると判定されれば、第９のステップ１５１８において、方法１５００は終了する。
【００４５】
図１６は、ディスプレイ６００に相補データビットを書き込むことを必要とせずに、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが可能な別の電圧コントローラ１６００のブロック図である。電圧コントローラ１６００は、（Ｖ１ｎ）基準電圧を提供するための第１の電圧源１６０２、（Ｖ１ｉ）基準電圧を提供するための第２の電圧源１６０４、正常状態の共通（ＶＣｎ）基準電圧を提供するための第３の電圧源１６０６、および反転状態の共通（ＶＣｉ）基準電圧を提供するための第４の電圧源１６０８を含む。図１６には、２個の電圧源（Ｖ１ｉ）１６０４が見られるが、実際には単一の電圧源が、明瞭にするために、繰り返し示されている。同様に、電圧源（Ｖ１ｎ）１６０２も、３個示されているが、単一の電圧源である。また、図１２Ａの電圧方式にもとづいて、電圧（Ｖ１ｉ）は電圧（Ｖ０ｎ）と等しく、電圧（Ｖ１ｎ）は電圧（Ｖ０ｉ）と等しいので、電圧（Ｖ０ｎ）および（Ｖ０ｉ）に対して電圧源を分けて示す必要ない。電圧源１６０２、１６０４、１６０６、および１６０８のそれぞれは、オンチップ電圧発生器であり得るか、またはただ単に外部ソースから個々の電圧を受け取るための接点端子であり得る。
【００４６】
電圧コントローラ１６００は、第１のマルチプレクサ１６１０、第２のマルチプレクサ１６１２、および第３のマルチプレクサ１６１４をさらに含む。第１のマルチプレクサ１６１０は、ＶＣｎ電圧源１６０６と接続された第１の入力端子、ＶＣｉ電圧源１６０８と接続された第２の入力端子、Ｖ１ｎ電圧源１６０２と接続された第３の入力端子、共通電圧供給端子６２６と接続された出力端子、および電圧制御バス６１６の２ビットの共通電極制御ライン１６１６と接続された２ビットの制御端子セットを有する。第２のマルチプレクサ１６１２は、Ｖ１ｎ電圧源１６０２と接続された第１の入力端子、Ｖ１ｉ電圧源１６０４と接続された第２の入力端子、第１の電圧供給端子６２２と接続された出力端子、および電圧制御バス６１６のＶ１制御ライン１６１８と接続された制御端子を有する。第３のマルチプレクサ１６１４は、Ｖ１ｉ電圧源１６０４と接続された第１の入力端子、Ｖ１ｎ電圧源１６０２と接続された第２の入力端子、第２の電圧供給端子６２４と接続された出力端子、および電圧制御バス６１６のＶ０制御ライン１６２０と接続された制御端子を有する。
【００４７】
電圧コントローラ１６００は、処理装置６０６（図６）の制御下で、以下のとおり動作する。２ビットのＶＣ制御ライン１６１６を介して受信された制御信号に応答して、マルチプレクサ１６１０が、基準電圧ＶＣｎ、ＶＣｉ、またはＶ１ｉの内の１つを、共通電圧供給端子６２６、および、それにともない、共通電極６１０に選択的に有効な状態とする。同様に、Ｖ１制御ライン１６１８を介して受信された制御信号に応答して、マルチプレクサ１６１２は、基準電圧Ｖ１ｎまたはＶ１ｉの内の１つを、第１の電圧供給端子６２２、および、それにともない、個々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。また、Ｖ０制御ライン１６２０を介して受信された制御信号に応答して、マルチプレクサ１６１４は、基準電圧Ｖ１ｉまたはＶ１ｎの内の１つを、第２の電圧供給端子６２４、および、それにともない、個々のラッチ７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。電圧コントローラ１６００は、電圧コントローラ１６００が電圧Ｖ１ｎおよびＶ１ｉを、電圧供給端子６２２または６２４のどちらかに有効な状態とすることが可能であり、これによりピクセルセルのデバイアシングを達成するために、ディスプレイ６００に相補データビットを書き込む必要をなくすという点で、電圧コントローラ１３００に対して利点を有する。
【００４８】
図１７は、電圧コントローラ１６００を用いて、図１２Ａの電圧方式の実行を示しているタイミング図である。最初に、電圧コントローラ１６００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６のそれぞれに同じ電圧（すなわち、（Ｖ１ｎ））を有効な状態とすることにより、ディスプレイ６００にオフ状態を有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされる一方で、ビットＢ０がディスプレイ６００に書き込まれる。次に、時間Ｔ１で、電圧コントローラ１６００が、第１の電圧供給端子６２２に電圧（Ｖ１ｎ）、第２の電圧供給端子６２４に電圧（Ｖ１ｉ）、および共通電圧供給端子６２６に電圧（ＶＣｎ）を有効な状態とする。次に、ディスプレイ６００内に記憶されたビット（Ｂ０）の位に依存した時間の後、電圧コントローラ１６００は、ディスプレイ６００のラッチ７０２内にまだ記憶されているビットＢ０を用いて、第１の電圧供給端子６２２に電圧（Ｖ１ｉ）、第２の電圧供給端子６２４に電圧（Ｖ１ｎ）、および共通電圧供給端子６２６に電圧（ＶＣｉ）を記憶されているビットＢ０の位に依存した時間と同じ間有効な状態とすることにより、モードをデバイアシングするためにスイッチングする。その後、時間Ｔ２で、電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込むことにより、次のビット（Ｂ１）がディスプレイ６００に書き込まれ得る。残りのビットに対するディスプレイ６００の変調およびデバイアシングは、電圧コントローラ１６００が個々の電圧供給端子に各種の基準電圧を有効な状態とする期間が、ディスプレイ６００に書き込まれる特定のビットの位にもとづいて変化する点を除いて、ビットＢ０に対する説明と実質的に同様に行われる。
【００４９】
図１８は、図１２Ａの電圧方式にもとづいてディスプレイを駆動するための別の方法１８００を要約したフローチャートである。第１のステップ１８０２において、電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込む。次に、第２のステップ１８０４において、第１のデータビットが、ディスプレイ６００のピクセルセル６０２に書き込まれる。第３のステップ１８０６において、電圧コントローラ１６００は、第１の電圧供給端子６２２に第１の所定の電圧（Ｖ１ｎ）、第２の電圧供給端子６２４に第２の所定の電圧（Ｖ１ｉ）、および共通電極６１０に第３の所定の電圧（ＶＣｎ）を、全てディスプレイ６００に書き込まれたデータビットの位に依存した期間の間、有効な状態とする。次に、第４のステップ１８０８において、電圧コントローラ１６００は、第２の電圧供給端子６２４に第１の所定の電圧（Ｖ１ｎ）、第１の電圧供給端子６２２に第２の所定の電圧（Ｖ１ｉ）、および共通電極６１０に第４の所定の電圧を、全てディスプレイ６００に書き込まれたデータビットの位に依存した期間に等しい期間の間、有効な状態とする。第５のステップ１８１０において、電圧コントローラ１６００は、ディスプレイ６００に別のオフ状態を書き込む。第６のステップ１８１２において、最後のデータビットがディスプレイ６００に書き込まれていなければ、第７のステップ１８１４において、次のデータビットがディスプレイ６００に書き込まれ、方法１８００は第３のステップ１８０６に戻る。第６のステップ１８１２において、最後のデータビットがディスプレイ６００に書き込まれていれば、第８のステップ１８１６において、方法１８００は終了する。
【００５０】
図１９Ａは、本発明にしたがって用いられる別の電圧方式を図示する図である。ここで、共通電極６１０は、正常および反転されたデバイアシング状態の両方の間、同じ電圧（ＶＣ）で維持される。第１の電圧供給端子６２２、および第２の電圧供給端子６２４に有効な状態とされた電圧は、ディスプレイ６００のピクセルセルを変調し、且つデバイアシングするために、ＶＣの周辺でトグルされる。特に、正常状態の間、第１の所定の基準電圧（ＶＣ）が、共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第２の所定の基準電圧（ＶＣ＋Ｖｓａｔ）が、第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、且つ第３の所定の基準電圧（ＶＣ＋Ｖｔｔ）が、第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。反転（デバイアシング）状態の間、第１の所定の電圧（ＶＣ）は、共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第４の所定の電圧（ＶＣ−Ｖｓａｔ）が、第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、且つ第５の所定の電圧（ＶＣ−Ｖｔｔ）が、第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。図１９Ａの電圧方式は、共通電極６１０の電圧を駆動する必要を有利になくすが、第１の電圧供給端子６２２および第２の電圧供給端子６２４を駆動するために、より多くの電圧（すなわち、４）を必要とする。
【００５１】
図１９Ｂは、３ボルトで維持される共通電極、１ボルトの閾値電圧（Ｖｔｔ）、および３ボルトの飽和電圧（Ｖｓａｔ）を有するディスプレイの例示的な値を示す表である。この実施例において、正常状態では、６ボルト（ＶＣ＋Ｖｓａｔ）が、第１の電圧供給端子に有効な状態とされ、４ボルト（ＶＣ＋Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。反転状態では、０ボルト（ＶＣ−Ｖｓａｔ）が、第１の電圧供給端子に有効な状態とされ、２ボルト（ＶＣ−Ｖｔｔ）が、第２の電圧供給端子上に有効な状態とされる。
【００５２】
図２０は、図６のディスプレイ６００とともに図１９Ａの電圧方式を実行することが可能である別の電圧コントローラ２０００のブロック図である。電圧コントローラ２０００は、第１の基準電圧（ＶＣ）を提供するための第１の電圧源２００２、第２の基準電圧（Ｖ１ｎ）を提供するための第２の電圧源２００４、第３の基準電圧（Ｖ０ｎ）を提供するための第３の電圧源２００６、第４の基準電圧（Ｖ１ｉ）を提供するための第４の電圧源２００８、および第５の基準電圧（Ｖ０ｉ）を提供するための第５の電圧源２０１０を含む。明瞭にするために、図２０には３個の第１の電圧源２００２が示されているが、第１の電圧源２００２は、実際には単一の電圧源であることは理解されるであろう。また、電圧源２００２、２００４、２００６、２００８、および２０１０のいずれか、または全てがオンチップ電圧発生器か、またはオフチップソースからの個々の基準電圧を受け取るための単なる供給端子のいずれかであり得る。
【００５３】
電圧コントローラ２０００は、第１のマルチプレクサ２０１２、および第２のマルチプレクサ２０１４をさらに含む。マルチプレクサ２０１２は、第２の電圧源２００４と接続された第１の入力端子、第４の電圧源２００８と接続された第２の入力端子、第１の電圧源２００２と接続された第３の入力端子、第１の電圧供給端子６２２と接続された出力端子、および電圧制御バス６１６の２つのＶ１制御ライン２０１２と接続された２ビットの制御端子セットを含む。マルチプレクサ２０１４は、第３の電圧源２００６と接続された第１の入力端子、第５の電圧源２０１０と接続された第２の入力端子、第１の電圧源２００２と接続された第３の入力端子、第２の電圧供給端子６２４と接続された出力端子、および電圧制御バス６１６の２つのＶ０制御ライン２０１４と接続された２ビットの制御端子セットを含む。
【００５４】
電圧コントローラ２０００は、処理装置６０６の制御下で、以下のとおり動作する。第１の電圧源２００２は、共通電圧供給端子６２６に基準電圧ＶＣを有効な状態とする。マルチプレクサ２０１２は、Ｖ１制御ライン２０１２を介して受信された制御信号に応答して、第１の電圧供給端子６２２、および、それにともない、ロジックハイなデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に基準電圧Ｖ１ｎ、Ｖ１ｉ、またはＶＣの内の１つを選択的に有効な状態とする。マルチプレクサ２０１４は、Ｖ０制御ライン２０１４を介して受信された制御信号に応答して、第２の電圧供給端子６２４に、および、それにともない、ロジックロウなデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ０ｎ、Ｖ０ｉ、またはＶＣの内の１つを選択的に有効な状態とする。
【００５５】
図２１Ａは、電圧コントローラ２０００を用いた図１９Ａの電圧方式の実行を示すタイミング図である。最初に、電圧コントローラ２０００は、同じ電圧（すなわち、ＶＣ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、オフ状態をディスプレイ６００に有効な状態とする。このオフ状態がディスプレイ６００に有効な状態とされている間、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。次いで、時間Ｔ１において、電圧コントローラ２０００は、電圧（Ｖ１ｎ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４に有効な状態とし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持する。次いで、ディスプレイ６００に記憶されたビット（Ｂ０）の位に依存する期間の後、前回の記憶されたビット（Ｂ０）の位に依存する期間と同じ期間の間、ビットＢ０がまだディスプレイ６００のラッチ７０２に記憶されている状態で、電圧（Ｖ１ｉ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２４に有効な状態とし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持することにより、電圧コントローラ２０００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる。その後、時間Ｔ２において、電圧コントローラ２０００はオフ状態をディスプレイ６００に書き込み、これにより、次なるビット（Ｂ１）をディスプレイ６００に書き込むことが可能になる。残りのビットについてのディスプレイ６００の変調およびデバイアシングは、電圧コントローラ２０００が多様な基準電圧を各電圧供給端子に有効な状態とする期間がディスプレイ６００に書き込まれる特定のビットの位によって異なる点を除いて、ビットＢ０について説明したのと実質的に同様に行なわれる。
【００５６】
図２１Ｂは、データビットをディスプレイ６００に書き込む際にオフ状態を用いない点以外は図２１Ａで示した図に類似するタイミング図である。図２１Ｂは、ディスプレイを適切に変調およびデバイアスするためにオフ状態は必要無いことを示すだけのために示されている。例えば、時間Ｔ１から始めると、ビットＢ１をディスプレイ６００に書き込むのに有限時間を要し、ビットＢ１によって各電圧をディスプレイ底部のピクセルセルに有効な状態とすることが遅れることに留意されたい。しかし、この遅れは、次なるビットＢ２をディスプレイ６００に書き込む際に生じる同じ遅れにより補償される。
【００５７】
図２２は、図１９Ａの電圧方式に従ってディスプレイを駆動する代替方法２２００をまとめたフローチャートである。第１の工程２２０２において、電圧コントローラ２０００は、オフ状態をディスプレイ６００に書き込む。次いで、第２の工程２２０４において、第１のデータビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３の工程２２０６において、電圧コントローラ２０００は第１の所定の電圧を共通電極６１０に有効な状態とし、第４の工程２２０８において、ディスプレイ６００のピクセルセル６０２に書き込まれるデータビットの位に依存する期間の間、第２の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第３の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第５の工程２２１０において、ディスプレイ６００のピクセルセル６０２に書き込まれるデータビットの位に依存する期間と同じ期間の間、電圧コントローラ２０００は第４の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第６の工程２２１２において、電圧コントローラ２０００は、オフ状態をディスプレイ６００に書き込む。第７の工程２２１４において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第８の工程２２１６において、次なるデータビットがディスプレイ６００のピクセルセル６０２に書き込まれ、その後、方法２２００は第４の工程２２０８に戻る。第７の工程２２１４において最後のデータビットがデータビット６００に書き込まれたことが判定された場合、第９の工程２２１８において方法２２００は終了する。
【００５８】
図２３Ａは、本発明に従って用いられる別の代替的な電圧方式を示す図である。この特定の電圧方式において、正常状態の間、第１の所定の基準電圧（ＶＣｎ）が共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第２の所定基準電圧（ＶＣｎ＋Ｖｓａｔ）が第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、第３の所定の基準電圧（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。反転（デバイアス）状態の間、第４の所定の電圧（ＶＣｉ）が共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第５の所定の電圧（ＶＣｉ−Ｖｓａｔ）が第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、第６の所定の電圧（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。図２３Ａの電圧方式は、特定の利用可能な電圧値に対して柔軟性を有利に提供するが、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６を駆動するには最大数の電圧（すなわち、６）を必要とする。
【００５９】
図２３Ｂは、１ボルトの閾値電圧（Ｖｔｔ）および３ボルトの飽和電圧（Ｖｓａｔ）を有するディスプレイの例示的数値を示す表である。加えて、ＶＣｎおよびＶＣｉはそれぞれ、０ボルトおよび５ボルトになるよう任意に選択される。この実施例において、正常状態では、３ボルト（ＶＣｎ＋Ｖｓａｔ）が第１の電圧供給端子に有効な状態とされ、１ボルト（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。反転状態において、２ボルト（ＶＣｉ−Ｖｓａｔ）が第１の電圧供給端子に有効な状態とされ、４ボルト（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。
【００６０】
図２４は、図６のディスプレイ６００とともに図２３Ａの電圧方式を実行することが可能な、代替的な電圧コントローラ２４００のブロック図である。電圧コントローラ２４００は、第１の基準電圧（Ｖ１ｎ）を提供する第１の電圧源２４０２、第２の基準電圧（Ｖ０ｎ）を提供する第２の電圧源２４０４、第３の基準電圧（ＶＣｎ）を提供する第３の電圧源２４０６、第４の基準電圧（Ｖ１ｉ）を提供する第４の電圧源２４０８、第５の基準電圧（Ｖ０ｉ）を提供する第５の電圧源２４１０、および第６の基準電圧（ＶＣｉ）を提供する第６の電圧源２４１２を含む。図２４中、分かり易くするために第５の電圧源２４１０が３回図示されているが、第５の電圧源２４１０は実際は単一の電圧源であることが理解されるべきである。加えて、電圧源２４０２、２４０４、２４０６、２４０８、２４１０、および２４１２のうちいずれかまたは全てが、オンチップ電圧発生器または各基準電圧をオフチップソースから受け取る単なる供給端子のいずれかであることが理解されるべきである。
【００６１】
電圧コントローラ２４００はさらに、第１のマルチプレクサ２４１４、第２のマルチプレクサ２４１６、および第３のマルチプレクサ２４１８を含む。マルチプレクサ２４１４は、第３の電圧源２４０６に接続された第１の入力端子、第６の電圧源２４１２に接続された第２の入力端子、第５の電圧源２４１０に接続された第３の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６の２本のＶＣ制御ライン２４２０に接続された２ビットの制御端子セットを含む。マルチプレクサ２４１６は、第１の電圧源２４０２に接続された第１の入力端子、第４の電圧源２４０８に接続された第２の入力端子、第５の電圧源２４１０に接続された第３の入力端子、第１の電圧供給端子６２２に接続された出力端子、および電圧制御バス６１６の２本のＶＣ制御ライン２４２２に接続された２ビットの制御端子セットを含む。第３のマルチプレクサ２４１８は、第２の電圧源２４０４に接続された第１の入力端子、第５の電圧源２４１０に接続された第２の入力端子、第２の電圧供給端子６２４に接続された出力端子、および電圧制御バス６１６のＶ０制御ライン２４２４に接続された単一の制御端子を含む。
【００６２】
電圧コントローラ２４００は、処理装置６０６の制御下で以下のように動作する。マルチプレクサ２４１４は、ＶＣ制御ライン２４２０を介して受信した制御信号に応答して、基準電圧ＶＣｎ、ＶＣｉ、またはＶ０ｉのうち１つを共通電圧供給端子６２６およびそれに伴い共通電極６１０にも選択的に有効な状態とする。マルチプレクサ２４１６は、Ｖ１制御ライン２４２２を介して受信した制御信号に応答して、基準電圧Ｖ１ｎ、Ｖ１ｉまたはＶ０ｉのうち１つを第１の電圧供給端子６２２およびそれに伴いロジックハイのデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。マルチプレクサ２４１８は、Ｖ０制御ライン２４２４を介して受信した制御信号に応答して、基準電圧Ｖ０ｎまたはＶ０ｉのうち１つを第２の電圧供給端子６２４およびそれに伴いロジックロウのデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。
【００６３】
図２５は、電圧コントローラ２４００を用いた図２３Ａの電圧方式の実行を示すタイミング図である。最初に、電圧コントローラ２４００は、同じ電圧（すなわちＶ０ｉ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、オフ状態をデバイス６００に有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされている間、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。次いで時間Ｔ１において、電圧コントローラ２４００は、電圧（Ｖ１ｎ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４に、そして電圧（ＶＣｎ）を共通電圧供給端子６２６に有効な状態とする。次に、ディスプレイ６００に記憶されたビット（Ｂ０）の位に依存する期間の後、ビットＢ０がまだディスプレイ６００のラッチ７０２に記憶されている状態で、記憶されたビットＢ０の位に依存する前回の期間と同じ期間の間、電圧（Ｖ１ｉ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２４に、電圧（ＶＣｉ）を共通電圧供給端子６２６に有効な状態とすることにより、電圧コントローラ２４００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる。その後直ちに、電圧コントローラ２４００は、電圧（Ｖ０ｉ）を電圧供給端子６２２、６２４、および６２６のそれぞれに有効な状態とすることにより、オフ状態をディスプレイ６００に再び有効な状態とし、これにより、次なるビット（Ｂ１）をディスプレイ６００に書き込むことが可能になる。残りのビットについてのディスプレイ６００の変調およびデバイアシングは、電圧コントローラ２４００が多様な基準電圧を各電圧供給端子に有効な状態とする期間がディスプレイ６００に書き込まれる特定のビットの位によって異なる点を除いて、ビットＢ０について説明したのと実質的に同様に行なわれる。
【００６４】
図２６は、図２３Ａの電圧方式に従ってディスプレイ６００を駆動する代替的方法２６００をまとめたフローチャートである。第１の工程２６０２において、電圧コントローラ２４００は、オフ状態をディスプレイ６００に有効な状態とする。次いで、第２の工程２６０４において、第１のデータビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３の工程２６０６において、電圧コントローラ２４００は、ディスプレイ６００に記憶されたビットの位に依存する期間の間、第１の所定の電圧を第１の電圧供給端子６２２に、第２の所定の電圧を第２の電圧供給端子６２４に、そして第３の所定の電圧を共通電圧供給端子６２６に有効な状態とする。その後、第４の工程２６０８において、電圧コントローラ２４００は、前回のディスプレイ６００に記憶されたデータビットの位に依存する期間と同じ期間の間、第４の所定の電圧を第１の電圧供給端子６２２に、第５の所定の電圧を第２の電圧供給端子６２４に、そして第６の所定の電圧を共通電圧供給端子６２６に有効な状態とする。次いで、第５の工程２６１０において、電圧コントローラはオフ状態をディスプレイ６００に有効な状態とする。第６の工程２６１２において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第７の工程２６１４において、次なるデータビットがディスプレイ６００のピクセルセル６０２に書き込まれ、方法２６００は第３の工程２６０６に戻る。第６の工程２６１２において最後のデータビットがディスプレイ６００に書き込まれたことが判定された場合、第８の工程２６１６において方法２６００は終了する。
【００６５】
上述した多様な電圧コントローラは一般的には、ディスプレイ６００に記憶されるビットの位に依存する期間の間、限られた数の電圧を、第１の電圧供給端子６２２と、第２の電圧供給端子６２４と、共通電圧供給端子６２６とに有効な状態とすることにより、ディスプレイ６００の変調に依存していた。ピクセルセル６０２の応答はセル全体にわたるＲＭＳ電圧に依存するため、別の変調方式が可能である。例えば、１つの方式において、継続時間を一定に保持しながら、電圧パルスの振幅を変えることによりピクセルを変調することができる。あるいは、電圧振幅を一定に保持しながら、パルスの継続時間を変えることもできる。さらに別の方式において、振幅およびパルスの継続時間の両方を変えることができる。
【００６６】
図２７は、電圧振幅に基づいて変調／デバイアシング方式を行う代替的な電圧コントローラ２７００のブロック図である。電圧コントローラ２７００は、第１の基準電圧（ＶＣ）を提供する第１の電圧源２７０２、第１の電圧供給端子（Ｖ１）６２２に選択的に有効な状態とするための多様な基準電圧を提供する第１の複数の電圧源２７０４、および第２の電圧供給端子（Ｖ０）６２４に選択的に有効な状態とするための多様な基準電圧を提供する第２の複数の電圧源を含む。第１の複数の電圧源２７０４の各電圧源は、振幅がデータビット（Ｂ０−Ｂ９）のうち関連付けられたデータビットの位およびディスプレイ６００の飽和電圧（Ｖｓａｔ）に依存する電圧を提供する。同様に、第２の複数の電圧源の各電圧源は、振幅がデータビット（Ｂ０−Ｂ９）のうち関連付けられたデータビットの位およびディスプレイ６００の閾値電圧（Ｖｔｔ）に依存する電圧を提供する。加えて、第１の複数の電圧源２７０４および第２の複数の電圧源２７０６の各電圧源は、他の電圧源と関連付けられ、これにより、ピクセルセルのデバイアシングが実行される。例えば、電圧Ｖｎ（Ｂ２）は、電圧Ｖ１ｉ（Ｂ２）に対して大きさは等しいが（電圧ＶＣに対して）
逆の極性である。
【００６７】
この特定の実施形態において、ビット（Ｂ５−Ｂ９）は互いに同等の位を有する（すなわち、等しく重み付けされている）点に留意されたい。このようなデータ方式については、Ｗｏｒｌｅｙらによる、１９９８年２月２７日に出願された、同時係属中の米国特許出願第０９／０３２、１７４号において詳細に述べられている。本明細書中、同出願全体を参考のため援用する。
【００６８】
電圧コントローラ２７００はさらに、第１のマルチプレクサ２７０８および第２のマルチプレクサ２７１０を含む。第１のマルチプレクサ２７０８は、複数の入力端子（これらの複数の入力端子のうち各々は、第１の複数の電圧源２７０４のうちの１つの電圧源と接続される）と、第１の電圧源２７０２に接続されたさらなる入力端子と、第１の電圧供給端子６２２に接続された出力端子と、電圧制御バス６１６のＶ１制御ライン２７１２に接続された４ビットの制御端子セットとを含む。マルチプレクサ２７０８は、処理装置６０６からＶ１制御ライン２７１２を介して受信した制御信号に応答して、その入力端子に接続された基準電圧のうち１つを第１の電圧供給端子６２２に選択的に有効な状態とする。第２のマルチプレクサ２７１０は、複数の入力端子（これらの複数の入力端子のうち各々は、第１の複数の電圧源２７０６のうちの１つの電圧源と接続される）と、第１の電圧源２７０２に接続されたさらなる入力端子と、第２の電圧供給端子６２４に接続された出力端子と、電圧制御バス６１６のＶ０制御ライン２７１４に接続された４ビットの制御端子セットとを含む。マルチプレクサ２７１０は、処理装置６０６からＶ０制御ライン２７１４を介して受信した制御信号に応答して、その入力端子に接続された基準電圧のうち１つを第２の電圧供給端子６２４に選択的に有効な状態とする。
【００６９】
図２７中、分かり易くするために３個の第１の電圧源２７０２を示しているが、第１の電圧源２７０２は実際は単一のデバイスであることが理解されるべきである。加えて、図２７に示す電圧源のうちいずれかまたは全ての電圧源は、オン−チップ電圧発生器または様々な電圧をオフチップソースから受け取る単なる供給端子のいずれかであることが理解されるべきである。
【００７０】
図２８は、図２７の電圧コントローラ２７００を用いたディスプレイ６００（図６）を変調およびデバイアシングする特定の方式を示すタイミング図である。最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００に有効な状態とし、その間、ビットＢ０がピクセルセル６０２に書き込まれる。次いで、時間Ｔ１において、電圧コントローラ２７００は、所定の継続時間Ｔｋを有する時間の間、基準電圧Ｖ１ｎ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０ｎ（Ｂ０）を第２の電圧供給端子６２４に、そして基準電圧ＶＣを共通電圧供給端子６２６に有効な状態とする。その後直ちに、電圧コントローラ２７００は、時間Ｔｋの間、基準電圧Ｖ１ｉ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０ｉ（Ｂ０）を第２の電圧供給端子６２４に、基準電圧ＶＣを共通電圧供給端子６２６に有効な状態とする。次いで、電圧コントローラ２７００は、別のオフ状態をディスプレイ６００に有効な状態とする。このオフ状態の間、ビットＢ１がディスプレイ６００のピクセルセル６０２に書き込まれる。次いで、時間Ｔ２において、ビットＢ１がディスプレイ６００のラッチ７０２に記憶されている状態で、電圧コントローラ２７００は、時間Ｔｋの間、電圧Ｖ１ｎ（Ｂ１）を第１の電圧供給端子６２２に、電圧Ｖ０ｎ（Ｂ１）を第２の電圧供給端子６２４に、電圧ＶＣを共通電圧供給端子６２４に有効な状態とする。電圧コントローラ２７００はその後直ちに、ピクセルセルをデバイアスするために、電圧Ｖ１ｉ（Ｂ１）を第１の電圧供給端子６２２に、電圧Ｖ０ｉ（Ｂ１）を第２の電圧供給端子６２４に、そして電圧ＶＣを共通電圧供給端子６２４に有効な状態とする。
【００７１】
その後、ビット（Ｂ２−Ｂ４）がディスプレイ６００に書き込まれ、これらのビットと関連付けられた電圧が、時間Ｔｋの間、第１の電圧供給端子６２２および第２の電圧供給端子６２４に有効な状態とされる。ビットＢ５−Ｂ９の電圧パルスが切断されて示されているが、これは、ページの大きさが電圧Ｖ１ｎ（Ｂ５−Ｂ９）およびＶ１ｉ（Ｂ５−Ｂ９）の振幅を適切な縮尺で示せるほど充分に大きくないためである。しかし、あらゆる場合において、各パルスの時間的幅は同じ（Ｔｋ）であり、基準電圧の振幅は、関連付けられたビットの位にとって適切なＲＭＳ電圧を生成するよう選択される。
【００７２】
図２９は、図２８を参照しながら説明したような振幅に基づいた電圧方式に従ってマルチビットデータワードをディスプレイ６００に書き込む方法２９００をまとめたフローチャートである。第１の工程２９０２において、電圧コントローラ２７００は、オフ状態をディスプレイ６００に書き込む。次いで、第２の工程２９０４において、第１のデータビット（例えば、Ｂ０）がディスプレイ６００のピクセルに書き込まれる。次に、第３の工程２９０６において、電圧コントローラ２７００は第１の所定の電圧（ＶＣ）を共通電圧供給端子６２６を介して共通電極６１０に有効な状態とする。次に、第４の工程２９０８において、第１の所定の期間の間、電圧コントローラ２７００は、第２の所定の電圧（例えば、Ｖ１ｎ（Ｂ０））を第１の電圧供給端子６２２に、そして第３の所定の電圧（例えば、Ｖ０ｎ（Ｂ０））を第２の電圧供給端子６２４に有効な状態とする。第２の所定の電圧および第３の所定の電圧はそれぞれ、ディスプレイ６００内のビットの位に依存する振幅を有する。次いで、第５の工程２９１０において、電圧コントローラ２７００は、第２の所定の期間の間、第４の所定の電圧（例えば、Ｖ１ｉ（Ｂ０））を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧（例えば、Ｖ０ｉ（Ｂ０））を第２の電圧供給端子６２４に有効な状態とする。第４の所定の電圧および第５の所定の電圧はそれぞれ、ディスプレイ６００内のデータビットの位に依存する振幅を有する。特定の方法において、第１の所定の期間は第２の所定の期間に等しく、第２の所定の電圧は第４の所定の電圧に対して振幅は等しいが逆の極性であり、第３の所定の電圧は第５の所定の電圧に対して大きさは等しいが逆の極性である。あらゆる場合において、これらの多様な所定の電圧をそれぞれの期間有効な状態とすることを組合せると、その結果ディスプレイ６００のピクセルセル６０２上に正味０ボルトのＤＣバイアスが生じる。次いで、第６の工程２９１２において、電圧コントローラ２７００はオフ状態をディスプレイ６００に有効な状態とする。第７の工程２９１４において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定される。書き込みが行なわれていなかった場合は、第８の工程２９１６において、次なるデータビット（例えば、Ｂ１）がディスプレイ６００の記憶素子７０２に書き込まれ、方法２９００は第４の工程２９０８に戻る。しかし、第７の工程２９１４において最後のデータビット（例えば、Ｂ９）がディスプレイ６００のラッチ７０２に書き込まれたことが判定された場合、第９の工程２９１８において方法２９００は終了する。
【００７３】
図３０は、所望のＲＭＳ電圧を生成するために時間および振幅変調両方を用いた、マルチビットデータワードをディスプレイ６００に書き込む方式を示すタイミング図である。言い換えれば、特定の電圧が電圧供給ラインに有効な状態とされる期間は、有効な状態とされる電圧の振幅およびディスプレイ６００のラッチ７０２に記憶されるビットの位の両方に依存する。このような駆動方式は、電圧コントローラ２７００よりも電圧源の数が少ない電圧コントローラを用いて行うことができる。例えば電圧コントローラ２７００を参照しながら図３０のタイミング図について説明するが、電圧コントローラ２７００の全ての電圧源が用いられるわけではない点に留意されたい。
【００７４】
最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００に（電圧ＶＣを、第１の電圧供給端子６２２と、第２の電圧供給端子６２４と、共通電圧供給端子６２６とに）有効な状態とする。このオフ状態において、ビットＢ０がディスプレイ６００の記憶要素７０２に書き込まれる。次いで、時間Ｔ１において、時間（ｘ）の間、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ０）３００２を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｎ（Ｂ０）３００４を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。その後直ちに、電圧コントローラ２７００は、等しい時間（ｘ）の間、電圧Ｖ１ｉ（Ｂ０）３００６を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｉ（Ｂ０）３００８を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。その後直ちに、電圧コントローラ２７００は、第２のオフ状態をディスプレイ６００に有効な状態とする。このオフ状態において、次なるビットＢ１がディスプレイ６００の記憶要素７０２に書き込まれる。
【００７５】
次に、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ１）およびＶ０ｎ（Ｂ１）を第１の電圧供給端子６２２および第２の電圧供給端子６２４にそれぞれ有効な状態とするのではなく、電圧Ｖ１ｎ（Ｂ０）３００２を第１の電圧供給端子（Ｖ１）６２２に再び有効な状態とし、電圧Ｖ０ｎ（Ｂ０）３００４を第２の電圧供給端子（Ｖ０）６２４に再び有効な状態とする。しかし、電圧Ｖ１ｎ（Ｂ０）３００２および電圧Ｖ０ｎ（Ｂ０）３００４はそれぞれ、大きさが電圧Ｖ１ｎ（Ｂ０）およびＶ０ｎ（Ｂ１）の半分しかないため、ＲＭＳ電圧の２倍（すなわち、２ｘ）に相当する期間有効な状態とされなければならない。次いで、電圧コントローラ２７００は、（２ｘ）の期間の間、電圧Ｖ１ｉ（Ｂ０）３００６を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｉ（Ｂ０）３００８を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。従って、電圧源Ｖ１ｎ（Ｂ１）基準、Ｖ１ｉ（Ｂ１）基準、Ｖ０ｎ（Ｂ１）基準、およびＶ０ｉ（Ｂ１）基準は、必要に応じて電圧コントローラ２７００から除去され得る。
【００７６】
電圧コントローラ２７００において必要な電圧源の数を削減する別の実施例として、図３０において、ビットＢ３についての変調およびデバイアスは、基準電圧Ｖ１ｎ（Ｂ２）３０１０、Ｖ０ｎ（Ｂ２）３０１２、Ｖ１ｉ（Ｂ２）３０１４、およびＶ０ｉ（Ｂ２）３０１６を用いて達成され、これにより基準電圧Ｖ１ｎ（Ｂ３）、Ｖ０ｎ（Ｂ３）、Ｖ１ｉ（Ｂ３）、およびＶ０ｉ（Ｂ３）の必要性がなくなる点に留意されたい。同様に、ビットＢ５−Ｂ９についての変調およびデバイアスも、基準電圧Ｖ１ｎ（Ｂ４）３０１８、Ｖ０ｎ（Ｂ４）３０２０、Ｖ１ｉ（Ｂ４）３０２２、およびＶ０ｉ（Ｂ４）３０２４を用いて達成され、これにより基準電圧Ｖ１ｎ（Ｂ５−Ｂ９）、Ｖ０ｎ（Ｂ５−Ｂ９）、Ｖ１ｉ（Ｂ５−Ｂ９）、およびＶ０ｉ（Ｂ５−Ｂ９）の必要性がなくなる点に留意されたい。
【００７７】
電圧コントローラ内に含まれる基準電圧の最適な数は、各アプリケーションに基づいて決定されなければならない。例えば、各ビットについて別個の電圧を用いることにより、変調時間を低減することができる。別の場合において、変調電圧を下方に調節してディスプレイにデータを書き込むことが可能な時間を増加することが望ましい場合もあり得る。一方、製造の観点から見ると、多数の異なる電圧をチップに提供することは問題になり得る。
【００７８】
図３１は、有効な状態とされた電圧の振幅および継続時間の両方が特定のデータビットの位によって異なり得る、マルチビットデータワードをディスプレイ６００に書き込む方法３１００をまとめたフローチャートである。第１の工程３１０２において、電圧コントローラ２７００はオフ状態をディスプレイ６００に有効な状態とする。次いで、第２の工程３１０４において、第１のデータビットがディスプレイ６００のラッチ７０２に書き込まれる。第３の工程３１０６において、電圧コントローラ２７００は第１の所定の電圧をディスプレイ６００の共通電極６１０に有効な状態とする。次いで、第４の工程３１０８において、電圧コントローラ２７００は、第２および第３の所定の電圧の振幅およびディスプレイ６００内のデータビットの位に依存する期間の間、第２の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第３の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第５の工程において、電圧コントローラ２７００は、第４および第５の所定の電圧の振幅およびディスプレイ６００内のデータビットの位に依存する時間の間、第４の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次に、第６の工程３１１２において、電圧コントローラ２７００は、オフ状態をディスプレイ６００に書き込む。第７の工程３１１４において、マルチビットデータワードの最後のビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第８の工程３１１６において、次なるデータビットがディスプレイ６００に書き込まれ、その後、方法３１００は第４の工程３１０８に戻る。第７の工程３１１４においてマルチビットデータワードの最後のビットがディスプレイ６００に書き込まれたことが判定された場合、第９の工程３１１８において方法３１００は終了する。
【００７９】
図３２は、複数の異なるオフ状態をディスプレイ６００に書き込むことが可能な電圧コントローラ３２００のブロック図である。上記で説明したコントローラは、ディスプレイ６００への複数のオフ状態の書き込み能力が幾分限られており、各々のコントローラの能力は単一のオフ状態に限られている。例えば、図８の電圧コントローラ８００は、同一の電圧を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることができないため、オフ状態をディスプレイ６００に書き込むことができない。図１３の電圧コントローラ１３００は、電圧ＶＣｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態をディスプレイ６００に書き込むことができる。同様に、図１６の電圧コントローラ１６００も、電圧Ｖ１ｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態をディスプレイ６００に書き込むことができる。図２０の電圧コントローラ２０００および図２７の電圧コントローラ２７００もまた、単一のオフ状態を生成することに限定され、電圧ＶＣを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とする能力を有する。最後に、図２４の電圧コントローラ２４００は、電圧ＶＣを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態を生成することに限定される。上述の実施例が示すように、同一の電圧を各電圧供給端子に同時に有効な状態とすることが可能である限り、実質的にあらゆる電圧がオフ状態をディスプレイに書き込む際に用いられ得、これにより、液晶セル全体にわたる電圧がなくなる。
【００８０】
上述の電圧コントローラとは対象的に、電圧コントローラ３２００は、複数の異なるオフ状態をディスプレイ６００に書き込み、ディスプレイ６００を駆動するために必要な電圧供給ライン上の電圧の揺れの大きさを有利に低減することができる。電圧コントローラ３２００は、基準電圧Ｖ１ｎを提供する第１の電圧源３２０２、基準電圧Ｖ１ｉを提供する第２の電圧源３２０４、基準電圧Ｖ０ｎを提供する第３の電圧源３２０６、基準電圧Ｖ０ｉを提供する第４の電圧源３２０８、基準電圧ＶＣｎを提供する第５の電圧源３２１０、および基準電圧ＶＣｉを提供する第６の電圧源３２１２を含む。図３２中、分かり易くするため、それぞれ３個の電圧源３２０２、３２０４、３２０６、３２０８、３２１０、および３２１２を示しているが、当業者であれば、これらの電圧源の各々は、オンチップ電圧発生器またはオフチップソースから各電圧を受け取る単なる端子であり得る単一の電圧源であることを理解する。
【００８１】
電圧コントローラ３２００はさらに、第１のマルチプレクサ３２１４、第２のマルチプレクサ３２１６、および第３のマルチプレクサ３２１８を含む。第１のマルチプレクサ３２１４は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、共通電圧供給端子６２６に接続された出力端子と、電圧制御バス６１６のＶＣ制御ライン３２２０に接続された３ビットの制御端子セットとを有する。第２のマルチプレクサ３２１６は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、第１の電圧供給端子６２６に接続された出力端子と、電圧制御バス６１６のＶ１制御ライン３２２２に接続された３ビットの制御端子セットとを有する。第３のマルチプレクサ３２１８は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、第２の電圧供給端子６２４に接続された出力端子と、電圧制御バス６１６のＶ０制御ライン３２２４に接続された３ビットの制御端子セットとを有する。上記のように構成された電圧コントローラ３２００は、電圧制御バス６１６を介した処理装置６０６からの制御信号に応答して、基準電圧Ｖ１ｎ、Ｖ１ｉ、Ｖ０ｎ、Ｖ０ｉ、ＶＣｎ、またはＶＣｉのうち任意の１つに基づいてオフ状態をディスプレイ６００に有効な状態とすることができる。
【００８２】
図３３は、ディスプレイ６００を駆動する方法を示すタイミング図であり、異なるオフ状態を用いることにより、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６上の電圧の揺れの大きさを低減する。ここに示されているこの特定の実施例は、図１２Ａに示す電圧方式に従っている。図１２Ａ中、Ｖ１ｎはＶ０ｉに等しく、Ｖ１ｉはＶ０ｎに等しい。しかし、複数のオフ状態を用いて電圧の揺れの大きさを低減するという考え方は、本明細書中述べられている他の電圧方式にも等しく適用可能である。
【００８３】
最初に、電圧コントローラ３２００は、同一の電圧Ｖ０ｎを、第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６の各々に有効な状態とすることにより、第１のオフ状態をディスプレイ６００に有効な状態とする。この第１のオフ状態の間、ビットＢ０がディスプレイ６００のラッチ７０２にロードされる。次いで、時間Ｔ１において、電圧コントローラ３２００は、第１の所定の電圧Ｖ１ｎを第１の電圧供給端子６２２Ｖ１に、第２の所定の電圧Ｖ０ｎを第２の電圧供給端子６２４ Ｖ０に、そして第３の所定の電圧ＶＣｎを共通電圧供給端子６２６ＶＣに有効な状態とする。次いで、ビットＢ０の位に依存する所定の時間の後、電圧コントローラ３２００は、第４の所定の電圧Ｖ１ｉを第１の電圧供給端子６２２ Ｖ１に、第５の所定の電圧Ｖ０ｉを第２の電圧供給端子６２４ Ｖ０に、そして第６の所定の電圧ＶＣｉを共通電圧供給端子６２６ＶＣに有効な状態とする。次に、電圧コントローラは、別の同一の電圧Ｖ１ｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、別のオフ状態３３０２をディスプレイ６００に有効な状態とする。電圧コントローラ３２００を用いて異なるオフ状態３３０２を有効な状態とすることにより、第２の電圧供給端子６２４および共通電圧供給端子６２６上で必要とされる電圧の揺れが最小化される。
【００８４】
オフ状態３３０２の間、ビットＢ１がディスプレイ６００のラッチ７０２に書き込まれる。次いで、電圧コントローラは、Ｖ１ｉを第１の電圧供給端子６２２に、Ｖ０ｉを第２の電圧供給端子６２４に、そしてＶＣｉを共通電圧供給端子６２６に有効な状態とし、次にＶ１ｎを第１の電圧供給端子６２２に、Ｖ０ｎを第２の電圧供給端子６２４に、そしてＶＣｎを共通電圧供給端子６２６に有効な状態とする。オフ状態３３０２の後の正常状態の値に先行してデバイアス状態を有効な状態とすることにより、電圧供給端子６２２、６２４、および６２６上の必要な電圧の揺れがやはり最小化される点に留意されたい。
【００８５】
ビットＢ１のデバイアスおよび正常の位相変調の後、電圧コントローラ３２００は、第１のオフ状態と同じオフ状態３３０４を有効な状態とし、電圧Ｖ０ｎを第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６の各々に有効な状態とする。このオフ状態３３０４の間、ビットＢ２がディスプレイ６００の記憶要素７０２に書き込まれる。次いで、電圧コントローラ３２００は、正常の変調電圧を有効な状態とし、次にデバイアス電圧を各電圧供給端子６２２、６２４、および６２６に有効な状態とする。当業者であれば、上記の説明を見れば、第１のオフ状態、正常変調、逆変調、第２のオフ状態、逆変調、正常変調、第１のオフ状態、逆変調、第２のオフ状態といった具合に続く、低減された電圧揺れ／デバイアスパターンを認識する。
【００８６】
図３４は、ディスプレイ６００を最小の数の電圧（例えば、２）で変調する、主に時変調に基づいた代替的電圧コントローラ３４００のブロック図である。電圧コントローラ３４００は、第１の所定の電圧源３４０２、第２の所定の電圧源３４０４、第１のマルチプレクサ３４０６、第２のマルチプレクサ３４０８、および第３のマルチプレクサ３４１０を含む。図３４中、分かり易くするために３個の第１の所定の電圧源３４０２および第２の所定の電圧源３４０４を示しているが、これらはそれぞれ単一の電圧源であり、オンチップ電圧発生器またはオフチップソースから各電圧を受け取る単なる端子の性質を有することが理解されるべきである。
【００８７】
第１のマルチプレクサ３４０６は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６のＶＣ制御ライン３４１２に接続された制御端子を含む。第２のマルチプレクサ３４０８は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、第１の電圧供給端子６２２に接続された出力端子、および電圧制御バス６１６のＶ１電圧制御ライン３４１４に接続された制御端子を含む。第３のマルチプレクサ３４１０は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、第２の電圧供給端子６２４に接続された出力端子、および電圧制御バス６１６のＶ０電圧制御ライン３４１６に接続された制御端子を含む。処理装置６０６から制御バス６１６の制御ライン３４１２、３４１４、および３４１６のうちそれぞれを介して受け取った特定の制御信号に応答して、マルチプレクサ３４０６、３４０８、および３４１０は、第１または第２の所定の電圧のうち１つを、電圧供給ライン６２６、６２２、または６２４にそれぞれ選択的に有効な状態とする。
【００８８】
図３５は、図３４の電圧コントローラ３４００を用いてディスプレイ６００を変調およびデバイアシングする代替的方法を示すタイミング図である。最初に、電圧コントローラ３４００は、第１の所定の電圧（Ｖｉ）を第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６に有効な状態とすることにより、第１のオフ状態をディスプレイ６００に有効な状態とする。この第１のオフ状態の間、ビットＢ０がディスプレイ６００の記憶要素７０２にロードされる。次いで、時間Ｔ１において、電圧コントローラ３４００は、第２の所定の電圧（Ｖｎ）をＶ１ ６２２およびＶ０ ６２４に有効な状態とする。ビットＢ０の位およびディスプレイ６００の閾値電圧（Ｖｔｔ）に依存する期間の後、電圧コントローラ３４００は、Ｖ０ ６２４をＶｉに戻し、Ｖ０をオフにする。次いで、ビットＢ０の位およびディスプレイ６００の飽和電圧（Ｖｓａｔ）に依存する期間の後、電圧コントローラ３４００は、ＶｉをＶ１ ６２２に有効な状態とし、ＶｎをＶＣ ６２６に有効な状態とする。こういった遷移により、Ｖ１がデバイアスモードではあるもののオンのままであるという効果が得られる。加えて、Ｖ０がＶｉにとどまっているので、ＶＣがＶｎに遷移ことによってＶ０がデバイアスモードでオンになる。ビットＢ０の位およびＶｔｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ０に有効な状態とし、Ｖ０をオフにし、ビットＢ０についてＶ０の変調およびデバイアスを終了する。次いで、ＶＣがＶｎに遷移した際に開始し、ビットＢ０の位およびＶｓａｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ１に有効な状態とし、ビットＢ０についてのＶ１の変調およびデバイアス位相を終了する。電圧コントローラ３４００は、図３５に示すように、各期間が後続のビットの位に依存するため各期間が延長される点を除いて、Ｖ１およびＶ０の変調およびデバイアス位相をその後のビットの場合と同じやり方で実行する。
【００８９】
図３６は、単一の制御信号でディスプレイを変調およびデバイアシングを行うことが可能な代替的な電圧コントローラ３６００のブロック図である。電圧コントローラ３６００は、ＶＣｎ基準電圧を提供する第１の電圧源３６０２、ＶＣｉ基準電圧を提供する第２の電圧源３６０４、Ｖ１ｎ基準電圧を提供する第３の電圧源３６０６、Ｖ１ｉ基準電圧を提供する第４の電圧源３６０８、Ｖ０ｎ基準電圧を提供する第５の電圧源３６１０、およびＶ０ｉ基準電圧を提供する第６の電圧源３６１２を含む。電圧コントローラはさらに、第１のマルチプレクサ３６１４、第２のマルチプレクサ３６１６、および第３のマルチプレクサ３６１８を含む。第１のマルチプレクサ３６１４は、電圧源３６０２に接続された第１の入力端子、第２の電圧源３６０４に接続された第２の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。第２のマルチプレクサ３６１６は、電圧源３６０６に接続された第１の入力端子、第２の電圧源３６０８に接続された第２の入力端子、および第１の電圧供給端子６２２に接続された出力端子ならびに電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。第３のマルチプレクサ３６１８は、電圧源３６１０に接続された第１の入力端子、第２の電圧源３６１２に接続された第２の入力端子、および第２の電圧供給端子６２４に接続された出力端子ならびに電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。
【００９０】
マルチプレクサ３６１４、３６１６、および３６１８の制御端子は全てまとめて接続されるため、電圧コントローラは以下のように機能する。すなわち、ユニバーサル制御ライン３６２０上の第１の制御信号に応答して、マルチプレクサ３６１４は電圧ＶＣｎを共通電圧供給端子に有効な状態とし、マルチプレクサ３６１６は電圧Ｖ１ｎを第１の電圧供給端子６２２に有効な状態とし、マルチプレクサ３６１８は電圧Ｖ０ｎを第２の電圧供給端子６２４に有効な状態とする。ユニバーサル制御ライン３６２０上の第２の制御信号に応答して、マルチプレクサ３６１４は電圧ＶＣｉを共通電圧供給端子に有効な状態とし、マルチプレクサ３６１６は電圧Ｖ１ｉを第１の電圧供給端子６２２に有効な状態とし、マルチプレクサ３６１８は電圧Ｖ０ｉを第２の電圧供給端子６２４に有効な状態とする。
【００９１】
電圧コントローラ３６００は、単純性とコストとが最も重要とされるようなディスプレイに用いるのに特に適している。電圧コントローラ３６００は単一の制御信号に応答するため、多様な素子の個別の制御が失われる。例えば、図示のように、コントローラ３６００は、ディスプレイにデバイアスする能力は有するが、オフ状態を提供することができない。単一の信号コントローラは、オフ状態を変調および提供するよう必要に応じて構成することができるが、デバイアスは提供しない。したがって、単一の信号コントローラは、例えばオフ状態を必要せず全ディスプレイに相当するデータを書き込むことが可能な小さなディスプレイまたはＤＣバイアスによる劣化に影響を受けにくいディスプレイにおいて有利に用いられ得る。
【００９２】
本発明のいくつかの実施形態は、例えばディスプレイの記憶要素にデータビットを書き込む適切な期間を提供するために、オフ状態（ピクセルセル全体にわたって印加されていない期間）を実行する。本明細書中述べられている本発明の別の実施形態は、異なる振幅を有する所定の電圧を用いることにより、特定の電圧がピクセルセルに印加される時間を操作することを可能にする。多くの場合において、ディスプレイの実際の閾値および飽和電圧を確実に再現できるようにこれらの所定の電圧を選択可能とすることが望ましい。
【００９３】
例えば、図１２Ａの電圧方式を実行するために用いられる実際の数値（Ｖ０）および（Ｖ１）は、以下のＲＭＳ電圧方程式から計算することができる。（Ｖ０）を計算するには、ＲＭＳ電圧方程式１から始める：
【００９４】
Ｅｑ．１ Ｖｔｔ＝（（ｍ％）（ＶＯ−ＶＣ）２）１／２
ここで、Ｖｔｔはディスプレイの閾値電圧であり；ｍ％は変調デューティサイクル（ゼロではない電圧が実際にピクセルセルに印加されている時間のパーセント）であり；ＶＯは実際に印加される電圧であり；ＶＣは共通電極に印加される電圧である。ＶＣは０ボルトに等しいと設定すると、上記のＥｑ．１は以下のように簡単化される。
【００９５】
Ｅｑ．２ Ｖｔｔ＝（（ｍ％）（ＶＯ）２）１／２
【００９６】
Ｅｑ．２の両辺を２乗すると、以下の式が得られる。
【００９７】
Ｅｑ．３ Ｖｔｔ２＝（ｍ％）（ＶＯ）２
【００９８】
Ｅｑ．３の両辺の平方根をとると、以下の式が得られる
【００９９】
Ｅｑ．４ Ｖｔｔ＝（（ｍ％）１／２）（ＶＯ）
【０１００】
最後に、ＶＯについて解くと、以下の式が得られる。
【０１０１】
Ｅｑ．５ ＶＯ＝Ｖｔｔ／（（ｍ％）１／２）
【０１０２】
例示目的のため、代表的な数値を、図１２Ｂの表内のサンプル値から得ることができる。ｍ％＝０．８およびＶｔｔ＝１．０ボルトと仮定すると、Ｖ０＝１．１２ボルトである。
【０１０３】
同様に、Ｖ１の実際の値をＥｑ．６から計算することができ、ここでＶｓａｔは液晶ディスプレイの飽和電圧である。
【０１０４】
Ｅｑ．６ Ｖｓａｔ＝（（ｍ％）（Ｖ１−ＶＣ）２）１／２
【０１０５】
ＶＣを０ボルトに設定すると、Ｅｑ．６は以下のように簡単化される。
【０１０６】
Ｅｑ．７ Ｖｓａｔ＝（（ｍ％）（Ｖ１）２）１／２
【０１０７】
Ｅｑ．７の両辺を２乗すると、以下の式が得られる。
【０１０８】
Ｅｑ．８ Ｖｓａｔ２＝（ｍ％）（Ｖ１）２
【０１０９】
Ｅｑ．８の両辺の平方根をとると、以下の式が得られる。
【０１１０】
Ｅｑ．９ Ｖｓａｔ＝（（ｍ％）１／２）（Ｖ１）
【０１１１】
最後に、Ｅｑ．９をＶ１について解くと、以下の式が得られる。
【０１１２】
Ｅｑ．１０ Ｖ１＝Ｖｓａｔ／（（ｍ％）１／２）
【０１１３】
ここで再度、図１２Ｂの表からのサンプル値（Ｖｓａｔ＝３ボルト）を用い、ｍ％＝０．８と仮定し、Ｅｑ．１０に従うと、Ｖ１＝３．３５ボルトとなる。
【０１１４】
これで、本発明の特定の実施形態についての説明を終了する。説明してきたこれらの特徴の多くは、本発明の範囲を逸脱することなく、代替、改変、または省略され得る。例えば、本発明を反射型液晶ディスプレイを参照しながら説明したが、本発明の利用はこれだけに限定されず、本発明は透過型ディスプレイにも同様に有利に用いられ得る。本発明の他のこのような利用および利点は、特に本開示を鑑みれば、当業者にとって明らかである。
【技術分野】
【０００１】
本発明は、一般に電子ドライバ回路に関し、さらに詳細には、液晶ディスプレイにおけるピクセル電極の飽和電圧と閾値電圧との間の変調を達成する所定の電圧を多重化することにより、ディスプレイを駆動する新規な回路および方法に関する。
【背景技術】
【０００２】
（背景技術の説明）
図１は、典型的な液晶ディスプレイの単一のピクセルセル１００を示す。ピクセルセル１００は、透明共通電極１０４と、ピクセル記憶電極１０６との間に挟まれた液晶層１０２、および記憶素子１０８を含む。記憶素子１０８は、相補型データ入力端子１１０および１１２、データ出力端子１１４、および制御端子１１６を含む。制御端子１１６上の書込み信号に応答して、記憶素子１０８は、１対のビット線（Ｂ＋およびＢ−）１１８および１２０上に有効な状態とされた相補データ信号を読み出し、且つ出力端子１１４、および接続されたピクセル電極１０６上にその信号をラッチする。
【０００３】
液晶層１０２は、そこを通過している光の偏光を回転させ、その回転の度合いは、液晶層１０２にわたる二乗平均（ＲＭＳ）電圧に依存する。偏光を回転させる能力は、反射光の強度を変調するために、以下のように用いられる。入射光ビーム１２２は、偏光子１２４により偏光される。その偏光されたビームは、次に液晶層１０２を通過し、ピクセル電極１０６で反射し、液晶層１０２を再度通過する。液晶層１０２を２度通過するこの間に、ビームの偏光は、ピクセル記憶電極１０６上に有効な状態とされているデータ信号に依存する量だけ回転させられる。このビームは、次に特定の偏光を有するビームのその部分のみを通過させる偏光子１２６を通過する。よって、偏光子１２６を通過する反射ビームの光度は、液晶層１０２により誘導された偏光回転の量に依存し、また、この偏光回転の量も、ピクセル記憶電極１０６上に有効な状態とされているデータ信号に依存している。
【０００４】
記憶素子１０８は、（例えば、容量性の）アナログ式記憶素子または、デジタル式記憶素子（例えば、ＳＲＡＭラッチ）のいずれかであり得る。デジタル式記憶素子の場合、ピクセル記憶電極１０６を駆動する共通の方法は、パルス幅変調（ＰＷＭ）を介する。ＰＷＭにおいては、異なるグレースケールレベルが、マルチビットワード（すなわち、２進数）により表わされる。マルチビットワードは、一連のパルスに変換され、その時間平均の平方自乗平均（ＲＭＳ）電圧は、所望のグレースケールレベルを得るために必要なアナログ電圧に対応する。
【０００５】
例えば、４ビットのＰＷＭ方式では、フレーム時間（グレースケール値が全てのピクセルに書き込まれる時間）は、１５の時間間隔に分けられる。各間隔の間、信号（ハイ、例えば５Ｖ、またはロウ、例えば０Ｖ）が、ピクセル記憶電極１０６上に有効な状態とされる。それゆえ、１６（０−１５）の異なるグレースケール値が、フレーム時間中に有効な状態とされた「ハイ」パルスの数に応じて存在し得る。０のハイパルスの有効な状態は、０のグレースケール値（ＲＭＳ ０Ｖ）に対応し、一方で、１５のハイパルスの有効な状態は、１５のグレースケールレべル（ＲＭＳ ５Ｖ）に対応する。ハイパルスの中間の数は、中間のグレースケールレベルに対応する。
【０００６】
図２は、４ビットのグレースケール値（１０１０）に対応する一連のパルスを示し、こで、最上位ビットは、１番左側のビットである。この２値重みつきパルス幅変調の例では、パルスは２値グレースケール値のビットに対応するようにグループ分けされる。具体的には、第１のグループＢ３は、８個の間隔（２３）を含み、値（１０１０）の最上位のビットに対応する。同様に、グループＢ２は、その次に上位にあるビットに対応する４個の間隔（２2）を含み、グループＢ１は、その次に上位にあるビットに対応する２個の間隔（２1）を含み、グループＢ０は、最下位のビットに対応する１個の間隔（２０）を含む。このグループ分けにより、必要とされるパルスの数は、１５から４へと減少され、２値グレースケール値の各ビットに対して１つのパルスとなり、各パルスの幅は関連づけられたビットの位（ｓｉｇｎｉｆｉｃａｎｃｅ）に対応する。よって、値（１０１０）において、第１のパルスＢ３（８個の間隔の幅）はハイであり、第２のパルスＢ２（４個の間隔の幅）はロウであり、第３のパルスＢ１（２個の間隔の幅）はハイであり、最後のパルスＢ０（１個の間隔の幅）はロウである。この一連のパルスは、結果的に最大値（５Ｖ）の約、（２／３）１／２
（１５個の間隔のうちの１０）、すなわち約４．１ＶであるＲＭＳ電圧となる。
【０００７】
グレースケールの解像度は、２値グレースケール値にさらなるビットを加えることにより、向上され得る。例えば、８ビットが用いられていれば、フレーム時間は２５５個の間隔に分けられ、２５６のグレースケール値を提供することが可能である。一般に、ｎ個のビットに対して、フレーム時間は（２ｎ−１）個の間隔に分けられ、（２ｎ）のグレースケール値をもたらすことが可能である。
【０００８】
液晶セルは、その全体にわたって印加されたＤＣ電圧に起因するイオンの移動による劣化に影響を受けやすいので、前述のＰＷＭ方式は、図３に示すように修正される。フレーム時間は半分に分けられる。前半部分において、ＰＷＭデータが、ピクセル記憶電極に有効な状態とされる一方で、共通電極はロウを維持する。フレーム時間の後半部分において、ＰＷＭデータの相補データが、ピクセル記憶電極に有効な状態とされる一方で、共通電極はハイを維持する。これにより、正味０ＶのＤＣ成分が生じ、当業者には周知のとおり、セル全体にわたるＲＭＳ電圧を変更することなく、液晶セルの劣化を妨げる。
【０００９】
図４は、電気的に制御された複屈折液晶セルの応答曲線を示す。縦軸４０２は、セルの最大輝度（すなわち、最大光反射）の割合を示し、横軸４０４は、セル全体にわたるＲＭＳ電圧を示す。示されるとおり、最小輝度（暗いピクセル）は、ＲＭＳ電圧Ｖｔｔで達成される。いくつかの光の波長においては、Ｖｔｔより小さいＲＭＳ電圧は、図４に示すとおり、完全に暗くはないピクセルを生じる。他の波長においては、Ｖｔｔより小さい全てのＲＭＳ電圧は、暗いピクセルを生じる。Ｖｔｔと、Ｖｓａｔとの間の曲線部分において、輝度の割合は、ＲＭＳ電圧の増加とともに、Ｖｓａｔで１００％の最大輝度が達成されるまで増加する。しかしながら、ＲＭＳ電圧が、一旦Ｖｓａｔを上回ると、ＲＭＳ電圧の増加とともに、輝度の割合は減少する。
【００１０】
図５は、８ビット（２５６個のグレースケール値）のグレースケールシステムのＲＭＳ電圧対グレースケール値曲線を示す。各グレースケール値（「グレー値」）に対するＲＭＳ電圧は、下記の公式により求められ、ここで、Ｖｏｎは、デジタルが「オン」の値であり、典型的にＶｄｄとする。
Ｖｒｍｓ＝（（１／２５５）（ＧｒａｙＶａｌｕｅ）（Ｖｏｎ））１／２
【００１１】
グレースケール値（ｘ）は、Ｖｔｔ、および、再度図４を参照して、０％の輝度（すなわち、ちょうど０の輝度にはなり得ない最小輝度）に相当するＲＭＳ電圧に対応する。よって、値（ｘ）よりも小さいグレースケール値は使用できない。なぜなら、いくつかの光の波長においては、より暗いピクセルではなく、より明るいピクセルを生じ、他の波長においては、その値が０％の輝度になり、それゆえ、余分である。同様に、値（ｙ）は、Ｖｓａｔ、および、再度図４を参照して、１００％の輝度に相当するＲＭＳ電圧に対応する。よって、値（ｙ）よりも大きなグレースケール値も使用できない。なぜなら、より明るいピクセルではなく、より暗いピクセルを生じるからである。これらの無駄な値からは、結果的には、正確な８ビットのグレースケール解像度は得られない。
【００１２】
グレースケールの歪みを避けるために、全てのグレースケール値は、Ｖｔｔと、Ｖｓａｔとの間の液晶応答曲線（図４）の有効部分のみに限定されなければならない。これを達成するための１つの方法は、グレースケールコードにさらなるビットを加え（例えば、９ビットのグレースケールシステムの使用）、次に応答曲線の有効部分に対応する９ビットシステムの値に８ビットの値を割り付けることである。単一のビットの追加は、しかしながら、データインターフェースのバンド幅必要量を１００％増加させ、それゆえ、望ましくはない。必要であるのは、使用できるグレースケールの値の全てを、液晶応答曲線の有効部分に限定するためのシステムおよび方法である。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
液晶応答曲線の有効部分にグレースケール値の全てを限定するという問題に加えて、デバイアシング（ｄｅｂｉａｓｉｎｇ）（すなわち、ピクセルセル全体にわたって、正味０ＶのＤＣバイアスを維持すること）を実行することも困難である。例えば、ピクセル電極にデータが有効な状態とされている間は、共通電極で有効な状態にされている電圧は変更され得ない。もし変更されれば、ディスプレイに有効な状態とされているデータが変更（ハイ信号をロウ信号に変換すること、およびその反対）され、且つ表示イメージが歪められる。さらに、データをディスプレイに書き込むために必要な時間の実質量のために、「オン」状態、または「オフ」状態をディスプレイ全体に迅速に書き込むことが困難である。また、ディスプレイ内のデータを反転するために、そのデータの相補データがディスプレイの各ピクセルに書き込まれなければならない。
【００１４】
必要であるのは、記憶されたデータを迅速に反転すること、オンおよびオフ状態を迅速に実行すること、および書込み時間柔軟性を提供することが可能なディスプレイである。
【課題を解決するための手段】
【００１５】
新規なディスプレイを駆動する新規の方法が記載される。このディスプレイの例示的な実施形態において、各ピクセルセルがピクセルセル内に記憶されたデータビットに応答して、ピクセル電極と、２つのグローバル電圧供給端子（ｇｌｏｂａｌ ｖｏｌｔａｇｅ ｓｕｐｐｌｙ ｔｅｒｍｉｎａｌ）の内の１つとを選択的に接続させるマルチプレクサを含む新規なディスプレイを説明する。この構成は、記憶されたデータビットをピクセル電極に直接有効な状態とする従来のディスプレイに対して、多くの利点を提供する。例えば、本発明では、ピクセル電極が、ディスプレイの論理回路を駆動するために用いられる電圧よりも高いか、または低い電圧を用いて、デジタル方式で駆動され得るので、特定のビットがピクセルに書き込まれる時間に関して柔軟性を提供する。また、オフ状態（すなわち、ピクセルセル全体にわたって電圧がない）が、ピクセルセル内に記憶されたいずれのデータも変更することなく、グローバル電圧供給端子、およびピクセルアレイ全体をオーバーレイする共通電極に適切な電圧を有効な状態とすることにより、ディスプレイのピクセル全てに一度に書き込まれ得る。本発明により提供されるさらに別の利点は、グローバル電圧供給端子にさまざまな所定の電圧を単に有効にすることにより、相補データビットをディスプレイにロードする特別の工程を用いることなく、ピクセルセルがデバイアシングされ得る。
【００１６】
本発明の方法は、コンピュータ読出し可能媒体（例えば、ＲＡＭ、またはＲＯＭ）に組み込まれた処理装置実行コードの制御下で、種々の所定の電圧を電圧供給端子において有効な状態とする電圧コントローラーを用いて実施され得る。
【００１７】
本発明の１つの方法によると、電圧コントローラは基準電圧をディスプレイの共通電極に有効な状態とし、ディスプレイの飽和電圧を電圧供給端子の１つに有効にとし、そしてディスプレイの閾値電圧を電圧供給端子の別の１つに有効な状態とする。次いで、マルチビットデータワードの各ビットをこのディスプレイのピクセルセルに連続的に書き込み、各ビットを各ビットの位に依存する期間の間、ピクセルセル内に残留させる。
【００１８】
代替方法は、マルチビットデータワードの各ビットをピクセルセルの記憶素子に連続的に書き込む工程、および各ビットを記憶素子に記憶しつつ、第１の所定の電圧を第１の電圧供給端子に、第２の所定の電圧を第２の電圧供給端子に、そして第３の所定の電圧を共通電極に、全て、ディスプレイのセルを変調するために記憶された各ビットの位に依存する期間有効な状態とする工程を包含する。必要に応じて、この方法は、ピクセルセルをデバイアスするために、各ビットを記憶素子に記憶しつつ記憶されたビットの位に依存する期間の間、第４の所定の電圧を第１の電圧供給端子に、第５の所定の電圧を第２の電圧供給端子に、そして第６の所定の電圧を共通電極に有効な状態とするさらなる工程を包含する。
【図面の簡単な説明】
【００１９】
【図１】図１は、典型的な液晶ピクセルセルのブロック図を示す。
【図２】図２は、４ビット２値重みつきパルス幅変調データの１つのフレームを示す。
【図３】図３は、図２の４ビットのパルス幅変調データが、正味０ボルトのＤＣバイアスであるスプリットフレームの適用を示す。
【図４】図４は、典型的な液晶輝度応答対ＲＭＳ電圧曲線を示す。
【図５】図５は、ＲＭＳ電圧対８ビットのグレースケール値曲線を示す。
【図６】図６は、本発明にもとづく多重ピクセルディスプレイのブロック図を示す。
【図７】図７は、図６のディスプレイの単一ピクセルセルを詳細に示す。
【図８】図８は、図７の電圧コントローラの１つの実施形態のブロック図である。
【図９】図９は、図６のディスプレイの１つの実施形態に、多数の２値重みつきデータビットを書き込むためのタイミング図を示す。
【図１０】図１０は、図９のタイミング図を実行するための方法を要約したフローチャートである。
【図１１】図１１は、グレースケール値をＲＭＳ電圧の有効な範囲に限定するために、本発明にもとづいて修正されたＲＭＳ電圧対グレースケール値曲線である。
【図１２Ａ】図１２Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシング方式を示す電圧方式である。
【図１２Ｂ】図１２Ｂは、図１２Ａに示される電圧のサンプル値を示す表である。
【図１３】図１３は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図１４】図１４は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１５】図１５は、図１３の駆動方式の方法を要約したフローチャートである。
【図１６】図１６は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図１７】図１７は、図１２Ａの電圧方式の実行を示すタイミング図である。
【図１８】図１８は、図１７の駆動方式にもとづいて図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図１９Ａ】図１９Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアス方式を示す電圧方式である。
【図１９Ｂ】図１９Ｂは、図１９Ａに示される電圧のサンプル値を示す表である。
【図２０】図２０は、本発明にもとづいて特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２１Ａ】図２１Ａは、図１９Ａの電圧方式の実行を示すタイミング図である。
【図２１Ｂ】図２１Ｂは、図１９Ａの電圧方式の別の実行を示すタイミング図ある。
【図２２】図２２は、図２１Ａおよび２１Ｂの駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図２３Ａ】図２３Ａは、本発明の１つの実施形態に用いられる変調方式およびデバイアシング方式を示す図である。
【図２３Ｂ】図２３Ｂは、図２３Ａに示されるサンプル値を示す表である。
【図２４】図２４は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２５】図２５は、図２３Ａの電圧方式の実行を示すタイミング図である。
【図２６】図２６は、図２５の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図２７】図２７は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図２８】図２８は、図６のディスプレイを用いて別の駆動方式を示すタイミング図である。
【図２９】図２９は、図２８の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図３０】図３０は、図６のディスプレイを用いて別の駆動方式を示すタイミング図である。
【図３１】図３１は、図３０の駆動方式にもとづいて、図６のディスプレイを駆動するための方法を要約したフローチャートである。
【図３２】図３２は、本発明にもとづいて、特定の駆動方式を実行するための別の電圧コントローラのブロック図である。
【図３３】図３３は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３４】図３４は、本発明にもとづいて、特定の駆動方式を実行することが可能な別の電圧コントローラのブロック図である。
【図３５】図３５は、本発明にもとづいて、別の駆動方式を示すタイミング図である。
【図３６】図３６は、単一の制御信号により動作可能な別の電圧コントローラである。
【発明を実施するための形態】
【００２０】
本発明は、添付の図面を用いて説明され、各図面において、同じ参照番号は実質的に同様の要素を示す。
本発明は、ディスプレイのピクセル電極への所定の電圧の多重化を制御するディスプレイデータビットを用いることにより、ピクセル電極に直接データビットを有効な状態とせずに従来技術における問題を克服する。
本発明は、特定の実施形態に関して説明される。本発明を完全に理解するために、特定の詳細が多く示される（例えば、特定のデータワード内のデータビットの数、各種電圧源のオンまたはオフチップ配置（ｏｎ ｏｒ ｏｆｆ ｃｈｉｐ ｄｉｓｐｏｓｉｔｉｏｎ）、および特定の変調／デバイアシング方式を実行するために必要な異なる電圧源の数）。本発明が、これらの特定の詳細とは別に実施され得ることは、当業者であれば理解する。他の場合においては、本発明を不必要に不明瞭にすることがないように、回路の周知の詳細（例えば、ディスプレイのピクセル記憶セルにデータを書き込むこと）は省略される。
【００２１】
図６は、本発明にもとづくディスプレイ６００を示す。ディスプレイ６００は、ピクセルセルのアレイ、電圧コントローラ６０４、処理装置６０６、メモリデバイス６０８、およびピクセルセルのアレイ全体をオーバーレイする共通透明電極６１０を含む。特定の実施形態において、ピクセルセル６０２は、集積モノリシックシリコンバックプレーン（ｉｎｔｅｇｒａｔｅｄ ｍｏｎｏｌｉｔｈｉｃ ｓｉｌｉｃｏｎ ｂａｃｋｐｌａｎｅ）で形成され、複数のピクセルミラー６１２と重なり合う。典型的なピクセルアレイは、７６８行と１０２４列のピクセルセルを含む。液晶材料の層は、ピクセルミラー６１２と、例えば、インジウムすず酸化物から形成された共通透明電極６１０との間に挟まれている。
【００２２】
メモリ６０８は、本明細書中に記載の各種の方法および駆動方式を処理装置６０６に実行させるために、その内部に組み込まれたコード（例えば、データおよびコマンド）を有するコンピュータ読出し可能媒体（例えば、ＲＡＭ、ＲＯＭ、その他）である。処理装置６０６は、メモリバス６１４を介して、メモリ６０８からデータ、およびコマンドを受け取り、電圧制御バス６１６を介して、電圧コントローラ６０４に内部電圧制御信号を提供し、且つデータ制御バス６１８を介して、データ制御（例えば、ピクセルアレイへのデータ）信号を提供する。
【００２３】
処理装置６０６のデータ制御局面は、ピクセルアレイへのデータのロードが、当業者には周知であるので、本発明を完全に理解するために必須ではない。さらに、処理装置の制御下での液晶ディスプレイへのデータのロードは、１９９７年１１月１４日出願の、Ｗｏｒｌｅｙらによる同時係属中の米国特許出願番号第０８／９７０，８７８号に記載されており、その全てを本明細書中に参考のため援用する。簡潔に要約すると、データビットの行が、ビット線１１８および１２０に有効な状態とされ、次に複数のワード線６２０の内の特定の１つに書込み信号を有効な状態とすることにより、その有効な状態とされたビットが、その特定の行のピクセルセルに書き込まれる。このように、データビットは、ディスプレイ全体の各ピクセルセルに連続して書き込まれ得る。
【００２４】
電圧制御バス６１６を介して、処理装置６０６から受信した制御信号に応答して、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２、および第２の電圧供給端子（Ｖ０）６２４を介して、ピクセルセル６０２に所定の電圧を提供する。電圧コントローラ６０４はまた、共通電圧供給端子（ＶＣ）６２６を介して、共通電極６１０に所定の電圧を有効な状態とする。電圧コントローラ６０４の各種の実施形態が、本明細書中において開示され、そのいくつかは、処理装置６０６からの制御信号を必要とし、その他は必要としない。特定の実施形態において必要とされる制御信号の数が、電圧制御バス６１６で必要とされるラインの数を決定することは、当業者であれば理解する。電圧コントローラ６０４、処理装置６０６、およびメモリ６０８が、ピクセルアレイに対して、オンまたはオフチップで配置され得ることも、当業者であれば理解する。
【００２５】
図７は、記憶ラッチ７０２、およびマルチプレクサ７０４を含む、ディスプレイ６００
の例示的なピクセルセル６０２のブロック図を示す。ラッチ７０２は、データライン（Ｂ＋）１１８および（Ｂ−）１２０とそれぞれ接続されている相補型入力端子７０６および７０８、ワード線６２０と接続されたイネーブル端子７１０、およびデータ出力端子７１２を含む。ワード線６２０上の書込み信号に応答して、ラッチ７０２は出力端子７１２にデータビットをラッチする。この特定の実施形態において、ラッチ７０２は、スタティックランダムアクセス（ＳＲＡＭ）ラッチであるが、データビットを受け取り、そのビットを記憶し、且つ出力端子７１２にその記憶したビットを有効な状態とすることが可能ないずれの記憶素子が、ＳＲＡＭラッチ７０２の代わりに用いられ得ることは、当業者であれば理解する。
【００２６】
マルチプレクサ７０４は、第１の電圧供給端子（Ｖ１）６２２と接続された第１の入力端子７１４、第２の電圧供給端子（Ｖ０）６２４と接続された第２の入力端子７１６、ピクセル電極６１２と接続された出力端子７１８（この特定の実施形態においては、ピクセルミラー）、および記憶ラッチ７０２の出力端子７１２と接続された制御端子７２０を含む。このように構成されたマルチプレクサ７０４は、制御端子７２０に有効な状態とされたデータビットに応答して、ピクセル電極６１２を第１の電圧供給端子（Ｖ１）６２２、および第２の電圧供給端子（Ｖ０）６２４と選択的に接続させるように動作する。例えば、ロジックハイ値（例えば、デジタル方式の１、または５ボルト）を有するビットが、ラッチ７０２内に記憶されれば、マルチプレクサ７０４は、ピクセル電極６１２を第１の電圧供給端子６２２と接続させる。反対に、ロジックロウ値（例えば、デジタル方式の０、または０ボルト）を有するビットが、ラッチ７０２内に記憶されれば、マルチプレクサ７０４は、ピクセル電極６１２を第２の電圧供給端子（Ｖ０）６２４と接続させる。
【００２７】
（図１のピクセルセル１００のように）ピクセル電極にデータビットを直接有効な状態とせずに、制御手段として、ラッチ７０２内に記憶されているデータビットを用いることにより、従来技術に対して多くの利点が提供される。例えば、ピクセル電極は、ディスプレイの論理回路を駆動するために用いられる電圧よりも高いか、または低いデジタル電圧を用いて駆動され得るので、特定のビットがピクセル電極に有効な状態とされなければならない期間を短縮または延長する。別の実施例として、オフ状態（ピクセルセル全体にわたって０ボルト）が、ディスプレイのラッチ内に記憶されたいずれのデータも変更することなく、ディスプレイ全体に一度に有効な状態とされ得る。同様に、ピクセルセルは、データの相補データを記憶ラッチに書き込む特別な工程なしでデバイアシングされ得る（図３参照）。本発明のこれらおよび他の利点は、特に本開示を参照することにより、当業者には明白である。
【００２８】
図８は、処理装置６０６からの制御信号を必要としない、別の電圧コントローラ８００のブロック図である。電圧コントローラ８００は、飽和電圧（Ｖｓａｔ）基準８０２、閾値電圧（Ｖｔｔ）基準８０４、および共通電圧（ＶＣ）基準８０６を含む。基準電圧８０２、８０４、および８０６のそれぞれは、オンチップで発生され得るか、またはオフチップソース（ｏｆｆ ｃｈｉｐ ｓｏｕｒｃｅ）からの基準電圧を受け取るための単なる接続端子であり得る。基準電圧８０２、８０４、および８０６のソースの有無に関わらず、第１の電圧供給端子６２２、第２の電圧供給端子８０４、および共通電圧供給端子６２６のそれぞれにこれらの電圧を有効な状態とすることは、電圧コントローラ８００の機能的定義内と見なされる。
【００２９】
図９は、いくつかのデータビット（Ｂ０〜Ｂ４）のディスプレイ６００への書き込みを示すタイミング図であり、電圧コントローラ８００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子のそれぞれに、Ｖｓａｔ、Ｖｔｔ、およびＶＣを有効な状態とする。ビット（Ｂ０〜Ｂ４）が、図２を参照して上記で説明されたように、２値重みつきビットであるので、各ビットがディスプレイ６００に有効な状態とされている期間が、特定のビットの位に依存し、ビットＢ４の継続時間全体は示していないが、他のビットはビットＢ４に続いて表示されることに留意されたい。
【００３０】
また、例えば、ビットＢ０のビットを、ディスプレイ６００に書き込むことは、複数のマルチビットデータワードのそれぞれの位Ｂ０の１つのビットを、ディスプレイ６００の複数の記憶素子（ラッチ）のそれぞれに書き込むことを意味するということは理解されるであろう。よって、Ｂ０は、マルチビットデータワードの特定のビットの位に相当し、いずれの特定のマルチビットデータワードのビットＢ０は、ロジックハイか、またはロジックロウ値のどちらかを有し得る。図９のタイミング図のデータ部分の斜線は、各ビット（例えば、Ｂ０）の特定の値をディスプレイ６００の各記憶素子への書き込むために有限時間を要することを示す。
【００３１】
図１０は、図９に示す駆動方式にもとづいて、電圧コントローラ８００を用いてディスプレイ６００を駆動するための方法１０００を要約したフローチャートである。第１のステップ１００２において、電圧コントローラ８００は、共通電圧供給端子６２６を介して、共通電極６１０にＶＣを有効な状態とし、第１の電圧供給端子６２２にＶｓａｔを有効な状態とし、且つ第２の電圧供給端子６２４にＶｔｔを有効な状態とする。次に、第２のステップ１００４において、第１のビット（例えば、Ｂ０）が、第１のデータビットの位に依存した期間の間、ディスプレイ６００の記憶素子７０２に書き込まれる。次のステップ１００６において、前に表示されたビットが、表示されるべき最後のビットであったかどうかが判定される。そうでなければ、第４のステップ１００８において、次のデータビットが、次のビットの位に依存した期間の間、ディスプレイ６００の記憶素子７０２に書き込まれる。ステップ１００６および１００８は、第３のステップ１００６において、最後のデータビットが、その位に依存した時間表示されたことが判定されるまで繰り返され、その後、第１０のステップ１０１０で、方法１０００は終了する。
【００３２】
図１１は、ディスプレイ６００のピクセル電極に、実際の飽和電圧（Ｖｓａｔ）および閾値電圧（Ｖｔｔ）を、２値重みつきパルス幅変調データとして多重化する方法１０００の結果を示す。特に、ＲＭＳ電圧対グレースケール値曲線は、０のグレースケール値がＶｔｔ（完全に暗い）のＲＭＳ電圧に対応し、且つ２５５のグレースケール値が、Ｖｓａｔ（最大輝度）のＲＭＳ電圧に対応するようにシフトされる。
【００３３】
方法１０００とともに用いられる電圧コントローラ８００は、グレースケール値をディスプレイ応答曲線の有効部分に一致させることが可能であるが、方法１０００は、それ自身では、本発明の有利な結果の全てを提供しない。特に、方法１０００は、ディスプレイ６００のピクセルセルのデバイアシングには備えていないか、またはデータが比較的短い最下位のビット（ＬＳＢ）時間内にディスプレイ全体に書き込まれなければならないという事実を考慮しない。
【００３４】
図１２Ａは、本発明にもとづいて、ディスプレイ６００の変調およびデバイアシングの両方に備える電圧方式を示す。正常状態、および反転状態の両方は、ピクセルセルのＲＭＳ変調に寄与するが、正常および反転状態は、互いにバランスをとり、セル全体にわたる正味０ボルトのＤＣバイアスを保証する。正常状態において、電圧コントローラ６０４は、第１の電圧供給端子（Ｖ１）６２２に第１の所定の電圧（ＶＣｎ＋Ｖｓａｔ）、第２の電圧供給端子（Ｖ０）６２４に第２の所定の電圧（ＶＣｎ＋Ｖｔｔ）、そして共通電圧供給端子６２６に第３の所定の電圧（ＶＣｎ）を有効な状態とする。反転（デバイアシング）状態において、電圧コントローラ６０４は、第１の電圧供給端子６２２に第４の所定の電圧、第２の電圧供給端子６２４に第５の所定の電圧、そして共通の電圧供給端子６２６に第６の所定の電圧を有効な状態とする。反転（デバイアシング）状態において、各種電圧供給端子６２２、６２４、および６２６間の電圧差は、ディスプレイのピクセルセル全体にわたって正味０ボルトのＤＣバイアスを維持するために、正常状態における個々の電圧差に対して、大きさは等しいが、逆の極性でならなければならない。
【００３５】
図１２Ａの電圧方式は、ディスプレイチップに必要とされる電圧の数を６から４へと効果的に引き下げる。この特定の図に従って、第１の所定の電圧は、第５の所定の電圧と等しくなるように定義され、第２の所定の電圧は、第４の所定の電圧と等しくなるように定義される。次に、変調およびデバイアシングの状態を維持するために、第３の所定の電圧と、第２の所定の電圧との間の差は、第６の所定の電圧と、第５の所定の電圧との間の電圧差に対して、大きさは等しいが、逆の極性になることのみが必要とされる。この特定の場合において、第４の所定の電圧と、第５の所定の電圧との間の差はＶｔｔと等しい。
【００３６】
図１２Ｂは、１ボルトの閾値電圧および３ボルトの飽和電圧を有する液晶ディスプレイに対する、図１２Ａの図にもとづいた電圧の例示的値を提供する図である。正常位相（ＶＣｎ）の間の共通電圧は、０ボルト基準となるように任意に選択される。正常変調位相の間、（Ｖ１ｎ）は、３ボルトの値（ＶＣｎ＋Ｖｓａｔ）を有し、（Ｖ２ｎ）は、１ボルトの値（ＶＣｎ＋Ｖｔｔ）を有する。反転デバイアシング位相の間、（Ｖ１）および（Ｖ０）の値は、（Ｖ１ｉ）が１ボルトの値を有し、（Ｖ２ｉ）が３ボルトの値を有するように置きかえられる。必要とされる電圧関係を維持するために、（ＶＣｉ）は、４ボルト（Ｖ０ｉ＋Ｖｔｔ）に設定される。
【００３７】
図１３は、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが可能である、別の電圧コントローラ１３００のブロック図である。電圧コントローラ１３００は、（Ｖ１）基準電圧を提供するための第１の電圧源１３０２、（Ｖ０）基準電圧を提供するための第２の電圧源１３０４、正常状態の共通（ＶＣｎ）基準電圧を提供するための第３の電圧源１３０６、および反転状態の共通（ＶＣｉ）基準電圧を提供するための第４の電圧源１３０８を含む。図１３には、３個の電圧源１３０６が見られるが、実際には単一の電圧源が、明瞭にするために繰り返し示されている。電圧源１３０２、１３０４、１３０６および１３０８のそれぞれは、オンチップの電圧発生器であり得るか、または外部ソースから個々の電圧を受け取るための単なる接点端子（ｃｏｎｔａｃｔ ｔｅｒｍｉｎａｌ）であり得る。
【００３８】
電圧コントローラ１３００は、第１のマルチプレクサ１３１０、第２のマルチプレクサ１３１２、および第３のマルチプレクサ１３１４をさらに含む。第１のマルチプレクサ１３１０は、ＶＣｎ電圧源１３０６と接続された第１の入力端子１３１６、ＶＣｉ電圧源１３０８と接続された第２の入力端子１３１８、共通電圧供給端子６２６と接続された出力端子１３２０、および電圧制御バス６１６の共通電極制御ライン１３２４と接続された制御端子１３２２を有する。第２のマルチプレクサ１３１２は、Ｖ１電圧源１３０２と接続された第１の入力端子１３２６、ＶＣｎ電圧源１３０６と接続された第２の入力端子１３２８、第１の電圧供給端子６２２と接続された出力端子１３３０、および電圧制御バス６１６のＶ１制御ライン１３３４と接続された制御端子１３３２を有する。第３のマルチプレクサ１３１４は、Ｖ０電圧源１３０４と接続された第１の入力端子１３３６、ＶＣｎ電圧源１３０６と接続された第２の入力端子１３３８、第２の電圧供給端子６２４と接続された出力端子１３４０、および電圧制御バス６１６のＶ０制御ライン１３４４と接続された制御端子１３４２を有する。
【００３９】
電圧コントローラ１３００は、処理装置６０６（図６）の制御下で、以下の通り動作する。ＶＣ制御ライン１３２４を介して受信された制御信号に応答して、マルチプレクサ１３１０は、共通電圧供給端子６２６、および、それにともない、共通電極６１０に基準電圧ＶＣｎまたはＶＣｉの内の１つを選択的に有効な状態とする。同様に、Ｖ１制御ライン１３３４を介して受信された制御信号に応答して、マルチプレクサ１３１２は、第１の電圧供給端子６２２、および、それにともない、個々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ１またはＶＣｎの内の１つを選択的に有効な状態とする。また、Ｖ０制御ライン１３４４を介して受信された制御信号に応答して、マルチプレクサ１３１４は、第２の電圧供給端子６２４、および、それにともない、個々のラッチ７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ０またはＶＣｎの内の１つを選択的に有効な状態とする。
【００４０】
ディスプレイに記憶されたデータが変化しない間に、電圧供給端子６２２および６２４を介して、ディスプレイ６００のピクセル電極６１２に所定の電圧を有効な状態とする能力は、ディスプレイ６００を駆動する際に、相当な柔軟性を提供する。また、電圧供給端子６２２、６２４、および６２６のそれぞれに、同じ電圧（例えば、ＶＣｎ）を同時に有効な状態とすることにより、電圧コントローラ１３００は、ディスプレイ６００のあらゆるピクセルセルに、ディスプレイ内部に含まれたデータに影響することなくオフ状態を迅速に有効な状態とし得る。
【００４１】
図１４は、図１２の電圧方式が、電圧コントローラ１３００を用いてディスプレイ６００内でどのように実行され得るかを示すタイミング図である。最初は、電圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６に、同じ電圧（ＶＣｎ）を同時に有効な状態とすることにより、ディスプレイ６００にオフ状態を有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされている一方で、ビットＢ０が各ピクセルセル６０２の記憶ラッチ７０２に書き込まれる。次に、時間Ｔ１で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電圧供給端子６２４に基準電圧Ｖ０を、それぞれビットＢ０の位に依存した変調期間の間、有効な状態とする。その後すぐに、電圧コントローラ１３００は、ビットＢ０の相補ビットがディスプレイ６００のラッチ６０２に書き込まれる時間の間、ディスプレイ６００に、別のオフ状態を有効な状態とする。次に、時間Ｔ２で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電圧供給端子６２４に基準電圧Ｖ０、共通電圧供給端子６２６に基準電圧ＶＣｉを、変調期間に等しい期間の間、有効な状態とする。
【００４２】
ディスプレイ６００に相補ビットをロードし、かつ基準電圧Ｖ１、Ｖ０、およびＶＣｉを、個々の電圧供給端子に再度有効な状態とすることにより、ピクセルセルを以下のとおりデバイアシングする。第１に、ディスプレイ６００内の各ビットをその相補ビットと置きかえることにより、図１２Ａに関して説明されたように、基準電圧Ｖ１と、基準電圧Ｖ０が効果的に置きかえられる。第２に、基準電圧ＶＣｉは、ＶＣｎと、Ｖ０との間の電圧差が、ＶＣｉと、Ｖ１との間の電圧差と、大きさは等しいが、逆の極性になるように選択される。それゆえ、特定のビットを記憶するピクセルセルにわたる電圧は、相補ビットを記憶するときに、ピクセルセルをわたる電圧と、大きさは等しいが、逆の極性になる。デバイアシング工程も、各ピクセルセルにわたって発生されるＲＭＳ電圧に寄与し、且つ、それゆえ、特定の位を有するビットに対する適切な時間間隔を判定するときに考慮されなければならないことに留意することが重要である。
【００４３】
ビットＢ１がディスプレイ６００に書き込まれる間、電圧コントローラがディスプレイ６００に別のオフ状態を有効な状態とする。次に、時間Ｔ３で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、および第２の電圧供給端子６２４に基準電圧Ｖ０を、全てビットＢ１の位に依存した第２の変調期間の間、有効な状態とする。その後すぐ、電圧コントローラ１３００は、ビットＢ１の相補ビットがディスプレイ６００に書き込まれる時間の間、ディスプレイ６００に別のオフ状態を有効な状態とする。次に、時間Ｔ４で、電圧コントローラ１３００は、第１の電圧供給端子６２２に基準電圧Ｖ１、第２の電圧供給端子６２４に基準電圧Ｖ０、および共通電圧供給端子６２６に基準電圧ＶＣｉを、第２の変調期間に等しい期間の間、有効な状態とする。残りのデータビット、およびその相補データビットが、ディスプレイ６００に書き込まれ、ビットＢ０およびＢ１に関して前述されたように基準電圧が、個々の位に依存した時間、個々の電圧供給端子に有効な状態とされる。
【００４４】
図１５は、図１２Ａの電圧方式に従ってディスプレイを駆動するための方法１５００を要約したフローチャートである。第１のステップ１５０２において、電圧コントローラ１３００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電極６１０にオフ状態（同じ電圧）を有効な状態とする。次に、第２のステップ１５０４において、第１のデータビットが、ディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３のステップ１５０６において、電圧コントローラ１３００は、第１の電圧供給端子６２２に第１の所定の電圧、第２の電圧供給端子６２４に第２の所定の電圧、および共通電極６１０に第３の所定の電圧を、全て第１のデータビットの位に依存した時間の間、有効な状態とする。第４のステップ１５０８において、電圧コントローラ１３００は、ディスプレイ６００にオフ状態を有効な状態とし、次に、第５のステップ１５１０において、第１のデータビットの相補データビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第６のステップにおいて、電圧コントローラ１３００は、第２の電圧供給端子６２４に第１の所定の電圧を有効な状態とし、第１の電圧供給端子６２２に第２の所定の電圧を有効な状態とし、且つ共通電極６１０に第４の所定の電圧を有効な状態とし、その全てが記憶されたデータビットの位に依存した期間の間、有効な状態とされる。第７のステップ１５１４において、最後のデータビットがディスプレイ６００に書き込まれていなければ、第８のステップ１５１６において、次のデータビットがディスプレイのピクセルに書き込まれ、方法１５００は第３のステップ１５０６に戻る。しかしながら、第７のステップ１５１４において、最後のデータビットがディスプレイ６００に書き込まれていると判定されれば、第９のステップ１５１８において、方法１５００は終了する。
【００４５】
図１６は、ディスプレイ６００に相補データビットを書き込むことを必要とせずに、ディスプレイ６００とともに図１２Ａの電圧方式を実行することが可能な別の電圧コントローラ１６００のブロック図である。電圧コントローラ１６００は、（Ｖ１ｎ）基準電圧を提供するための第１の電圧源１６０２、（Ｖ１ｉ）基準電圧を提供するための第２の電圧源１６０４、正常状態の共通（ＶＣｎ）基準電圧を提供するための第３の電圧源１６０６、および反転状態の共通（ＶＣｉ）基準電圧を提供するための第４の電圧源１６０８を含む。図１６には、２個の電圧源（Ｖ１ｉ）１６０４が見られるが、実際には単一の電圧源が、明瞭にするために、繰り返し示されている。同様に、電圧源（Ｖ１ｎ）１６０２も、３個示されているが、単一の電圧源である。また、図１２Ａの電圧方式にもとづいて、電圧（Ｖ１ｉ）は電圧（Ｖ０ｎ）と等しく、電圧（Ｖ１ｎ）は電圧（Ｖ０ｉ）と等しいので、電圧（Ｖ０ｎ）および（Ｖ０ｉ）に対して電圧源を分けて示す必要ない。電圧源１６０２、１６０４、１６０６、および１６０８のそれぞれは、オンチップ電圧発生器であり得るか、またはただ単に外部ソースから個々の電圧を受け取るための接点端子であり得る。
【００４６】
電圧コントローラ１６００は、第１のマルチプレクサ１６１０、第２のマルチプレクサ１６１２、および第３のマルチプレクサ１６１４をさらに含む。第１のマルチプレクサ１６１０は、ＶＣｎ電圧源１６０６と接続された第１の入力端子、ＶＣｉ電圧源１６０８と接続された第２の入力端子、Ｖ１ｎ電圧源１６０２と接続された第３の入力端子、共通電圧供給端子６２６と接続された出力端子、および電圧制御バス６１６の２ビットの共通電極制御ライン１６１６と接続された２ビットの制御端子セットを有する。第２のマルチプレクサ１６１２は、Ｖ１ｎ電圧源１６０２と接続された第１の入力端子、Ｖ１ｉ電圧源１６０４と接続された第２の入力端子、第１の電圧供給端子６２２と接続された出力端子、および電圧制御バス６１６のＶ１制御ライン１６１８と接続された制御端子を有する。第３のマルチプレクサ１６１４は、Ｖ１ｉ電圧源１６０４と接続された第１の入力端子、Ｖ１ｎ電圧源１６０２と接続された第２の入力端子、第２の電圧供給端子６２４と接続された出力端子、および電圧制御バス６１６のＶ０制御ライン１６２０と接続された制御端子を有する。
【００４７】
電圧コントローラ１６００は、処理装置６０６（図６）の制御下で、以下のとおり動作する。２ビットのＶＣ制御ライン１６１６を介して受信された制御信号に応答して、マルチプレクサ１６１０が、基準電圧ＶＣｎ、ＶＣｉ、またはＶ１ｉの内の１つを、共通電圧供給端子６２６、および、それにともない、共通電極６１０に選択的に有効な状態とする。同様に、Ｖ１制御ライン１６１８を介して受信された制御信号に応答して、マルチプレクサ１６１２は、基準電圧Ｖ１ｎまたはＶ１ｉの内の１つを、第１の電圧供給端子６２２、および、それにともない、個々のラッチ７０２内に特定の（例えば、ロジックハイ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。また、Ｖ０制御ライン１６２０を介して受信された制御信号に応答して、マルチプレクサ１６１４は、基準電圧Ｖ１ｉまたはＶ１ｎの内の１つを、第２の電圧供給端子６２４、および、それにともない、個々のラッチ７０２内に別の（例えば、ロジックロウ）デジタル値を現在記憶しているディスプレイ６００の全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。電圧コントローラ１６００は、電圧コントローラ１６００が電圧Ｖ１ｎおよびＶ１ｉを、電圧供給端子６２２または６２４のどちらかに有効な状態とすることが可能であり、これによりピクセルセルのデバイアシングを達成するために、ディスプレイ６００に相補データビットを書き込む必要をなくすという点で、電圧コントローラ１３００に対して利点を有する。
【００４８】
図１７は、電圧コントローラ１６００を用いて、図１２Ａの電圧方式の実行を示しているタイミング図である。最初に、電圧コントローラ１６００は、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６のそれぞれに同じ電圧（すなわち、（Ｖ１ｎ））を有効な状態とすることにより、ディスプレイ６００にオフ状態を有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされる一方で、ビットＢ０がディスプレイ６００に書き込まれる。次に、時間Ｔ１で、電圧コントローラ１６００が、第１の電圧供給端子６２２に電圧（Ｖ１ｎ）、第２の電圧供給端子６２４に電圧（Ｖ１ｉ）、および共通電圧供給端子６２６に電圧（ＶＣｎ）を有効な状態とする。次に、ディスプレイ６００内に記憶されたビット（Ｂ０）の位に依存した時間の後、電圧コントローラ１６００は、ディスプレイ６００のラッチ７０２内にまだ記憶されているビットＢ０を用いて、第１の電圧供給端子６２２に電圧（Ｖ１ｉ）、第２の電圧供給端子６２４に電圧（Ｖ１ｎ）、および共通電圧供給端子６２６に電圧（ＶＣｉ）を記憶されているビットＢ０の位に依存した時間と同じ間有効な状態とすることにより、モードをデバイアシングするためにスイッチングする。その後、時間Ｔ２で、電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込むことにより、次のビット（Ｂ１）がディスプレイ６００に書き込まれ得る。残りのビットに対するディスプレイ６００の変調およびデバイアシングは、電圧コントローラ１６００が個々の電圧供給端子に各種の基準電圧を有効な状態とする期間が、ディスプレイ６００に書き込まれる特定のビットの位にもとづいて変化する点を除いて、ビットＢ０に対する説明と実質的に同様に行われる。
【００４９】
図１８は、図１２Ａの電圧方式にもとづいてディスプレイを駆動するための別の方法１８００を要約したフローチャートである。第１のステップ１８０２において、電圧コントローラ１６００は、ディスプレイ６００にオフ状態を書き込む。次に、第２のステップ１８０４において、第１のデータビットが、ディスプレイ６００のピクセルセル６０２に書き込まれる。第３のステップ１８０６において、電圧コントローラ１６００は、第１の電圧供給端子６２２に第１の所定の電圧（Ｖ１ｎ）、第２の電圧供給端子６２４に第２の所定の電圧（Ｖ１ｉ）、および共通電極６１０に第３の所定の電圧（ＶＣｎ）を、全てディスプレイ６００に書き込まれたデータビットの位に依存した期間の間、有効な状態とする。次に、第４のステップ１８０８において、電圧コントローラ１６００は、第２の電圧供給端子６２４に第１の所定の電圧（Ｖ１ｎ）、第１の電圧供給端子６２２に第２の所定の電圧（Ｖ１ｉ）、および共通電極６１０に第４の所定の電圧を、全てディスプレイ６００に書き込まれたデータビットの位に依存した期間に等しい期間の間、有効な状態とする。第５のステップ１８１０において、電圧コントローラ１６００は、ディスプレイ６００に別のオフ状態を書き込む。第６のステップ１８１２において、最後のデータビットがディスプレイ６００に書き込まれていなければ、第７のステップ１８１４において、次のデータビットがディスプレイ６００に書き込まれ、方法１８００は第３のステップ１８０６に戻る。第６のステップ１８１２において、最後のデータビットがディスプレイ６００に書き込まれていれば、第８のステップ１８１６において、方法１８００は終了する。
【００５０】
図１９Ａは、本発明にしたがって用いられる別の電圧方式を図示する図である。ここで、共通電極６１０は、正常および反転されたデバイアシング状態の両方の間、同じ電圧（ＶＣ）で維持される。第１の電圧供給端子６２２、および第２の電圧供給端子６２４に有効な状態とされた電圧は、ディスプレイ６００のピクセルセルを変調し、且つデバイアシングするために、ＶＣの周辺でトグルされる。特に、正常状態の間、第１の所定の基準電圧（ＶＣ）が、共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第２の所定の基準電圧（ＶＣ＋Ｖｓａｔ）が、第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、且つ第３の所定の基準電圧（ＶＣ＋Ｖｔｔ）が、第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。反転（デバイアシング）状態の間、第１の所定の電圧（ＶＣ）は、共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第４の所定の電圧（ＶＣ−Ｖｓａｔ）が、第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、且つ第５の所定の電圧（ＶＣ−Ｖｔｔ）が、第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。図１９Ａの電圧方式は、共通電極６１０の電圧を駆動する必要を有利になくすが、第１の電圧供給端子６２２および第２の電圧供給端子６２４を駆動するために、より多くの電圧（すなわち、４）を必要とする。
【００５１】
図１９Ｂは、３ボルトで維持される共通電極、１ボルトの閾値電圧（Ｖｔｔ）、および３ボルトの飽和電圧（Ｖｓａｔ）を有するディスプレイの例示的な値を示す表である。この実施例において、正常状態では、６ボルト（ＶＣ＋Ｖｓａｔ）が、第１の電圧供給端子に有効な状態とされ、４ボルト（ＶＣ＋Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。反転状態では、０ボルト（ＶＣ−Ｖｓａｔ）が、第１の電圧供給端子に有効な状態とされ、２ボルト（ＶＣ−Ｖｔｔ）が、第２の電圧供給端子上に有効な状態とされる。
【００５２】
図２０は、図６のディスプレイ６００とともに図１９Ａの電圧方式を実行することが可能である別の電圧コントローラ２０００のブロック図である。電圧コントローラ２０００は、第１の基準電圧（ＶＣ）を提供するための第１の電圧源２００２、第２の基準電圧（Ｖ１ｎ）を提供するための第２の電圧源２００４、第３の基準電圧（Ｖ０ｎ）を提供するための第３の電圧源２００６、第４の基準電圧（Ｖ１ｉ）を提供するための第４の電圧源２００８、および第５の基準電圧（Ｖ０ｉ）を提供するための第５の電圧源２０１０を含む。明瞭にするために、図２０には３個の第１の電圧源２００２が示されているが、第１の電圧源２００２は、実際には単一の電圧源であることは理解されるであろう。また、電圧源２００２、２００４、２００６、２００８、および２０１０のいずれか、または全てがオンチップ電圧発生器か、またはオフチップソースからの個々の基準電圧を受け取るための単なる供給端子のいずれかであり得る。
【００５３】
電圧コントローラ２０００は、第１のマルチプレクサ２０１２、および第２のマルチプレクサ２０１４をさらに含む。マルチプレクサ２０１２は、第２の電圧源２００４と接続された第１の入力端子、第４の電圧源２００８と接続された第２の入力端子、第１の電圧源２００２と接続された第３の入力端子、第１の電圧供給端子６２２と接続された出力端子、および電圧制御バス６１６の２つのＶ１制御ライン２０１２と接続された２ビットの制御端子セットを含む。マルチプレクサ２０１４は、第３の電圧源２００６と接続された第１の入力端子、第５の電圧源２０１０と接続された第２の入力端子、第１の電圧源２００２と接続された第３の入力端子、第２の電圧供給端子６２４と接続された出力端子、および電圧制御バス６１６の２つのＶ０制御ライン２０１４と接続された２ビットの制御端子セットを含む。
【００５４】
電圧コントローラ２０００は、処理装置６０６の制御下で、以下のとおり動作する。第１の電圧源２００２は、共通電圧供給端子６２６に基準電圧ＶＣを有効な状態とする。マルチプレクサ２０１２は、Ｖ１制御ライン２０１２を介して受信された制御信号に応答して、第１の電圧供給端子６２２、および、それにともない、ロジックハイなデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に基準電圧Ｖ１ｎ、Ｖ１ｉ、またはＶＣの内の１つを選択的に有効な状態とする。マルチプレクサ２０１４は、Ｖ０制御ライン２０１４を介して受信された制御信号に応答して、第２の電圧供給端子６２４に、および、それにともない、ロジックロウなデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に、基準電圧Ｖ０ｎ、Ｖ０ｉ、またはＶＣの内の１つを選択的に有効な状態とする。
【００５５】
図２１Ａは、電圧コントローラ２０００を用いた図１９Ａの電圧方式の実行を示すタイミング図である。最初に、電圧コントローラ２０００は、同じ電圧（すなわち、ＶＣ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、オフ状態をディスプレイ６００に有効な状態とする。このオフ状態がディスプレイ６００に有効な状態とされている間、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。次いで、時間Ｔ１において、電圧コントローラ２０００は、電圧（Ｖ１ｎ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４に有効な状態とし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持する。次いで、ディスプレイ６００に記憶されたビット（Ｂ０）の位に依存する期間の後、前回の記憶されたビット（Ｂ０）の位に依存する期間と同じ期間の間、ビットＢ０がまだディスプレイ６００のラッチ７０２に記憶されている状態で、電圧（Ｖ１ｉ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２４に有効な状態とし、電圧（ＶＣ）を共通電圧供給端子６２６上で保持することにより、電圧コントローラ２０００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる。その後、時間Ｔ２において、電圧コントローラ２０００はオフ状態をディスプレイ６００に書き込み、これにより、次なるビット（Ｂ１）をディスプレイ６００に書き込むことが可能になる。残りのビットについてのディスプレイ６００の変調およびデバイアシングは、電圧コントローラ２０００が多様な基準電圧を各電圧供給端子に有効な状態とする期間がディスプレイ６００に書き込まれる特定のビットの位によって異なる点を除いて、ビットＢ０について説明したのと実質的に同様に行なわれる。
【００５６】
図２１Ｂは、データビットをディスプレイ６００に書き込む際にオフ状態を用いない点以外は図２１Ａで示した図に類似するタイミング図である。図２１Ｂは、ディスプレイを適切に変調およびデバイアスするためにオフ状態は必要無いことを示すだけのために示されている。例えば、時間Ｔ１から始めると、ビットＢ１をディスプレイ６００に書き込むのに有限時間を要し、ビットＢ１によって各電圧をディスプレイ底部のピクセルセルに有効な状態とすることが遅れることに留意されたい。しかし、この遅れは、次なるビットＢ２をディスプレイ６００に書き込む際に生じる同じ遅れにより補償される。
【００５７】
図２２は、図１９Ａの電圧方式に従ってディスプレイを駆動する代替方法２２００をまとめたフローチャートである。第１の工程２２０２において、電圧コントローラ２０００は、オフ状態をディスプレイ６００に書き込む。次いで、第２の工程２２０４において、第１のデータビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３の工程２２０６において、電圧コントローラ２０００は第１の所定の電圧を共通電極６１０に有効な状態とし、第４の工程２２０８において、ディスプレイ６００のピクセルセル６０２に書き込まれるデータビットの位に依存する期間の間、第２の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第３の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第５の工程２２１０において、ディスプレイ６００のピクセルセル６０２に書き込まれるデータビットの位に依存する期間と同じ期間の間、電圧コントローラ２０００は第４の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第６の工程２２１２において、電圧コントローラ２０００は、オフ状態をディスプレイ６００に書き込む。第７の工程２２１４において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第８の工程２２１６において、次なるデータビットがディスプレイ６００のピクセルセル６０２に書き込まれ、その後、方法２２００は第４の工程２２０８に戻る。第７の工程２２１４において最後のデータビットがデータビット６００に書き込まれたことが判定された場合、第９の工程２２１８において方法２２００は終了する。
【００５８】
図２３Ａは、本発明に従って用いられる別の代替的な電圧方式を示す図である。この特定の電圧方式において、正常状態の間、第１の所定の基準電圧（ＶＣｎ）が共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第２の所定基準電圧（ＶＣｎ＋Ｖｓａｔ）が第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、第３の所定の基準電圧（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。反転（デバイアス）状態の間、第４の所定の電圧（ＶＣｉ）が共通電圧供給端子（ＶＣ）６２６に有効な状態とされ、第５の所定の電圧（ＶＣｉ−Ｖｓａｔ）が第１の電圧供給端子（Ｖ１）６２２に有効な状態とされ、第６の所定の電圧（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子（Ｖ０）６２４に有効な状態とされる。図２３Ａの電圧方式は、特定の利用可能な電圧値に対して柔軟性を有利に提供するが、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６を駆動するには最大数の電圧（すなわち、６）を必要とする。
【００５９】
図２３Ｂは、１ボルトの閾値電圧（Ｖｔｔ）および３ボルトの飽和電圧（Ｖｓａｔ）を有するディスプレイの例示的数値を示す表である。加えて、ＶＣｎおよびＶＣｉはそれぞれ、０ボルトおよび５ボルトになるよう任意に選択される。この実施例において、正常状態では、３ボルト（ＶＣｎ＋Ｖｓａｔ）が第１の電圧供給端子に有効な状態とされ、１ボルト（ＶＣｎ＋Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。反転状態において、２ボルト（ＶＣｉ−Ｖｓａｔ）が第１の電圧供給端子に有効な状態とされ、４ボルト（ＶＣｉ−Ｖｔｔ）が第２の電圧供給端子に有効な状態とされる。
【００６０】
図２４は、図６のディスプレイ６００とともに図２３Ａの電圧方式を実行することが可能な、代替的な電圧コントローラ２４００のブロック図である。電圧コントローラ２４００は、第１の基準電圧（Ｖ１ｎ）を提供する第１の電圧源２４０２、第２の基準電圧（Ｖ０ｎ）を提供する第２の電圧源２４０４、第３の基準電圧（ＶＣｎ）を提供する第３の電圧源２４０６、第４の基準電圧（Ｖ１ｉ）を提供する第４の電圧源２４０８、第５の基準電圧（Ｖ０ｉ）を提供する第５の電圧源２４１０、および第６の基準電圧（ＶＣｉ）を提供する第６の電圧源２４１２を含む。図２４中、分かり易くするために第５の電圧源２４１０が３回図示されているが、第５の電圧源２４１０は実際は単一の電圧源であることが理解されるべきである。加えて、電圧源２４０２、２４０４、２４０６、２４０８、２４１０、および２４１２のうちいずれかまたは全てが、オンチップ電圧発生器または各基準電圧をオフチップソースから受け取る単なる供給端子のいずれかであることが理解されるべきである。
【００６１】
電圧コントローラ２４００はさらに、第１のマルチプレクサ２４１４、第２のマルチプレクサ２４１６、および第３のマルチプレクサ２４１８を含む。マルチプレクサ２４１４は、第３の電圧源２４０６に接続された第１の入力端子、第６の電圧源２４１２に接続された第２の入力端子、第５の電圧源２４１０に接続された第３の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６の２本のＶＣ制御ライン２４２０に接続された２ビットの制御端子セットを含む。マルチプレクサ２４１６は、第１の電圧源２４０２に接続された第１の入力端子、第４の電圧源２４０８に接続された第２の入力端子、第５の電圧源２４１０に接続された第３の入力端子、第１の電圧供給端子６２２に接続された出力端子、および電圧制御バス６１６の２本のＶＣ制御ライン２４２２に接続された２ビットの制御端子セットを含む。第３のマルチプレクサ２４１８は、第２の電圧源２４０４に接続された第１の入力端子、第５の電圧源２４１０に接続された第２の入力端子、第２の電圧供給端子６２４に接続された出力端子、および電圧制御バス６１６のＶ０制御ライン２４２４に接続された単一の制御端子を含む。
【００６２】
電圧コントローラ２４００は、処理装置６０６の制御下で以下のように動作する。マルチプレクサ２４１４は、ＶＣ制御ライン２４２０を介して受信した制御信号に応答して、基準電圧ＶＣｎ、ＶＣｉ、またはＶ０ｉのうち１つを共通電圧供給端子６２６およびそれに伴い共通電極６１０にも選択的に有効な状態とする。マルチプレクサ２４１６は、Ｖ１制御ライン２４２２を介して受信した制御信号に応答して、基準電圧Ｖ１ｎ、Ｖ１ｉまたはＶ０ｉのうち１つを第１の電圧供給端子６２２およびそれに伴いロジックハイのデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。マルチプレクサ２４１８は、Ｖ０制御ライン２４２４を介して受信した制御信号に応答して、基準電圧Ｖ０ｎまたはＶ０ｉのうち１つを第２の電圧供給端子６２４およびそれに伴いロジックロウのデータビットを現在記憶している全てのピクセルセル６０２のピクセル電極６１２に選択的に有効な状態とする。
【００６３】
図２５は、電圧コントローラ２４００を用いた図２３Ａの電圧方式の実行を示すタイミング図である。最初に、電圧コントローラ２４００は、同じ電圧（すなわちＶ０ｉ）を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、オフ状態をデバイス６００に有効な状態とする。オフ状態がディスプレイ６００に有効な状態とされている間、ビットＢ０がディスプレイ６００のラッチ７０２に書き込まれる。次いで時間Ｔ１において、電圧コントローラ２４００は、電圧（Ｖ１ｎ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｎ）を第２の電圧供給端子６２４に、そして電圧（ＶＣｎ）を共通電圧供給端子６２６に有効な状態とする。次に、ディスプレイ６００に記憶されたビット（Ｂ０）の位に依存する期間の後、ビットＢ０がまだディスプレイ６００のラッチ７０２に記憶されている状態で、記憶されたビットＢ０の位に依存する前回の期間と同じ期間の間、電圧（Ｖ１ｉ）を第１の電圧供給端子６２２に、電圧（Ｖ０ｉ）を第２の電圧供給端子６２４に、電圧（ＶＣｉ）を共通電圧供給端子６２６に有効な状態とすることにより、電圧コントローラ２４００はデバイアス（ｄｅｂｉａｓ）状態に切り替わる。その後直ちに、電圧コントローラ２４００は、電圧（Ｖ０ｉ）を電圧供給端子６２２、６２４、および６２６のそれぞれに有効な状態とすることにより、オフ状態をディスプレイ６００に再び有効な状態とし、これにより、次なるビット（Ｂ１）をディスプレイ６００に書き込むことが可能になる。残りのビットについてのディスプレイ６００の変調およびデバイアシングは、電圧コントローラ２４００が多様な基準電圧を各電圧供給端子に有効な状態とする期間がディスプレイ６００に書き込まれる特定のビットの位によって異なる点を除いて、ビットＢ０について説明したのと実質的に同様に行なわれる。
【００６４】
図２６は、図２３Ａの電圧方式に従ってディスプレイ６００を駆動する代替的方法２６００をまとめたフローチャートである。第１の工程２６０２において、電圧コントローラ２４００は、オフ状態をディスプレイ６００に有効な状態とする。次いで、第２の工程２６０４において、第１のデータビットがディスプレイ６００のピクセルセル６０２に書き込まれる。次に、第３の工程２６０６において、電圧コントローラ２４００は、ディスプレイ６００に記憶されたビットの位に依存する期間の間、第１の所定の電圧を第１の電圧供給端子６２２に、第２の所定の電圧を第２の電圧供給端子６２４に、そして第３の所定の電圧を共通電圧供給端子６２６に有効な状態とする。その後、第４の工程２６０８において、電圧コントローラ２４００は、前回のディスプレイ６００に記憶されたデータビットの位に依存する期間と同じ期間の間、第４の所定の電圧を第１の電圧供給端子６２２に、第５の所定の電圧を第２の電圧供給端子６２４に、そして第６の所定の電圧を共通電圧供給端子６２６に有効な状態とする。次いで、第５の工程２６１０において、電圧コントローラはオフ状態をディスプレイ６００に有効な状態とする。第６の工程２６１２において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第７の工程２６１４において、次なるデータビットがディスプレイ６００のピクセルセル６０２に書き込まれ、方法２６００は第３の工程２６０６に戻る。第６の工程２６１２において最後のデータビットがディスプレイ６００に書き込まれたことが判定された場合、第８の工程２６１６において方法２６００は終了する。
【００６５】
上述した多様な電圧コントローラは一般的には、ディスプレイ６００に記憶されるビットの位に依存する期間の間、限られた数の電圧を、第１の電圧供給端子６２２と、第２の電圧供給端子６２４と、共通電圧供給端子６２６とに有効な状態とすることにより、ディスプレイ６００の変調に依存していた。ピクセルセル６０２の応答はセル全体にわたるＲＭＳ電圧に依存するため、別の変調方式が可能である。例えば、１つの方式において、継続時間を一定に保持しながら、電圧パルスの振幅を変えることによりピクセルを変調することができる。あるいは、電圧振幅を一定に保持しながら、パルスの継続時間を変えることもできる。さらに別の方式において、振幅およびパルスの継続時間の両方を変えることができる。
【００６６】
図２７は、電圧振幅に基づいて変調／デバイアシング方式を行う代替的な電圧コントローラ２７００のブロック図である。電圧コントローラ２７００は、第１の基準電圧（ＶＣ）を提供する第１の電圧源２７０２、第１の電圧供給端子（Ｖ１）６２２に選択的に有効な状態とするための多様な基準電圧を提供する第１の複数の電圧源２７０４、および第２の電圧供給端子（Ｖ０）６２４に選択的に有効な状態とするための多様な基準電圧を提供する第２の複数の電圧源を含む。第１の複数の電圧源２７０４の各電圧源は、振幅がデータビット（Ｂ０−Ｂ９）のうち関連付けられたデータビットの位およびディスプレイ６００の飽和電圧（Ｖｓａｔ）に依存する電圧を提供する。同様に、第２の複数の電圧源の各電圧源は、振幅がデータビット（Ｂ０−Ｂ９）のうち関連付けられたデータビットの位およびディスプレイ６００の閾値電圧（Ｖｔｔ）に依存する電圧を提供する。加えて、第１の複数の電圧源２７０４および第２の複数の電圧源２７０６の各電圧源は、他の電圧源と関連付けられ、これにより、ピクセルセルのデバイアシングが実行される。例えば、電圧Ｖｎ（Ｂ２）は、電圧Ｖ１ｉ（Ｂ２）に対して大きさは等しいが（電圧ＶＣに対して）
逆の極性である。
【００６７】
この特定の実施形態において、ビット（Ｂ５−Ｂ９）は互いに同等の位を有する（すなわち、等しく重み付けされている）点に留意されたい。このようなデータ方式については、Ｗｏｒｌｅｙらによる、１９９８年２月２７日に出願された、同時係属中の米国特許出願第０９／０３２、１７４号において詳細に述べられている。本明細書中、同出願全体を参考のため援用する。
【００６８】
電圧コントローラ２７００はさらに、第１のマルチプレクサ２７０８および第２のマルチプレクサ２７１０を含む。第１のマルチプレクサ２７０８は、複数の入力端子（これらの複数の入力端子のうち各々は、第１の複数の電圧源２７０４のうちの１つの電圧源と接続される）と、第１の電圧源２７０２に接続されたさらなる入力端子と、第１の電圧供給端子６２２に接続された出力端子と、電圧制御バス６１６のＶ１制御ライン２７１２に接続された４ビットの制御端子セットとを含む。マルチプレクサ２７０８は、処理装置６０６からＶ１制御ライン２７１２を介して受信した制御信号に応答して、その入力端子に接続された基準電圧のうち１つを第１の電圧供給端子６２２に選択的に有効な状態とする。第２のマルチプレクサ２７１０は、複数の入力端子（これらの複数の入力端子のうち各々は、第１の複数の電圧源２７０６のうちの１つの電圧源と接続される）と、第１の電圧源２７０２に接続されたさらなる入力端子と、第２の電圧供給端子６２４に接続された出力端子と、電圧制御バス６１６のＶ０制御ライン２７１４に接続された４ビットの制御端子セットとを含む。マルチプレクサ２７１０は、処理装置６０６からＶ０制御ライン２７１４を介して受信した制御信号に応答して、その入力端子に接続された基準電圧のうち１つを第２の電圧供給端子６２４に選択的に有効な状態とする。
【００６９】
図２７中、分かり易くするために３個の第１の電圧源２７０２を示しているが、第１の電圧源２７０２は実際は単一のデバイスであることが理解されるべきである。加えて、図２７に示す電圧源のうちいずれかまたは全ての電圧源は、オン−チップ電圧発生器または様々な電圧をオフチップソースから受け取る単なる供給端子のいずれかであることが理解されるべきである。
【００７０】
図２８は、図２７の電圧コントローラ２７００を用いたディスプレイ６００（図６）を変調およびデバイアシングする特定の方式を示すタイミング図である。最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００に有効な状態とし、その間、ビットＢ０がピクセルセル６０２に書き込まれる。次いで、時間Ｔ１において、電圧コントローラ２７００は、所定の継続時間Ｔｋを有する時間の間、基準電圧Ｖ１ｎ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０ｎ（Ｂ０）を第２の電圧供給端子６２４に、そして基準電圧ＶＣを共通電圧供給端子６２６に有効な状態とする。その後直ちに、電圧コントローラ２７００は、時間Ｔｋの間、基準電圧Ｖ１ｉ（Ｂ０）を第１の電圧供給端子６２２に、基準電圧Ｖ０ｉ（Ｂ０）を第２の電圧供給端子６２４に、基準電圧ＶＣを共通電圧供給端子６２６に有効な状態とする。次いで、電圧コントローラ２７００は、別のオフ状態をディスプレイ６００に有効な状態とする。このオフ状態の間、ビットＢ１がディスプレイ６００のピクセルセル６０２に書き込まれる。次いで、時間Ｔ２において、ビットＢ１がディスプレイ６００のラッチ７０２に記憶されている状態で、電圧コントローラ２７００は、時間Ｔｋの間、電圧Ｖ１ｎ（Ｂ１）を第１の電圧供給端子６２２に、電圧Ｖ０ｎ（Ｂ１）を第２の電圧供給端子６２４に、電圧ＶＣを共通電圧供給端子６２４に有効な状態とする。電圧コントローラ２７００はその後直ちに、ピクセルセルをデバイアスするために、電圧Ｖ１ｉ（Ｂ１）を第１の電圧供給端子６２２に、電圧Ｖ０ｉ（Ｂ１）を第２の電圧供給端子６２４に、そして電圧ＶＣを共通電圧供給端子６２４に有効な状態とする。
【００７１】
その後、ビット（Ｂ２−Ｂ４）がディスプレイ６００に書き込まれ、これらのビットと関連付けられた電圧が、時間Ｔｋの間、第１の電圧供給端子６２２および第２の電圧供給端子６２４に有効な状態とされる。ビットＢ５−Ｂ９の電圧パルスが切断されて示されているが、これは、ページの大きさが電圧Ｖ１ｎ（Ｂ５−Ｂ９）およびＶ１ｉ（Ｂ５−Ｂ９）の振幅を適切な縮尺で示せるほど充分に大きくないためである。しかし、あらゆる場合において、各パルスの時間的幅は同じ（Ｔｋ）であり、基準電圧の振幅は、関連付けられたビットの位にとって適切なＲＭＳ電圧を生成するよう選択される。
【００７２】
図２９は、図２８を参照しながら説明したような振幅に基づいた電圧方式に従ってマルチビットデータワードをディスプレイ６００に書き込む方法２９００をまとめたフローチャートである。第１の工程２９０２において、電圧コントローラ２７００は、オフ状態をディスプレイ６００に書き込む。次いで、第２の工程２９０４において、第１のデータビット（例えば、Ｂ０）がディスプレイ６００のピクセルに書き込まれる。次に、第３の工程２９０６において、電圧コントローラ２７００は第１の所定の電圧（ＶＣ）を共通電圧供給端子６２６を介して共通電極６１０に有効な状態とする。次に、第４の工程２９０８において、第１の所定の期間の間、電圧コントローラ２７００は、第２の所定の電圧（例えば、Ｖ１ｎ（Ｂ０））を第１の電圧供給端子６２２に、そして第３の所定の電圧（例えば、Ｖ０ｎ（Ｂ０））を第２の電圧供給端子６２４に有効な状態とする。第２の所定の電圧および第３の所定の電圧はそれぞれ、ディスプレイ６００内のビットの位に依存する振幅を有する。次いで、第５の工程２９１０において、電圧コントローラ２７００は、第２の所定の期間の間、第４の所定の電圧（例えば、Ｖ１ｉ（Ｂ０））を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧（例えば、Ｖ０ｉ（Ｂ０））を第２の電圧供給端子６２４に有効な状態とする。第４の所定の電圧および第５の所定の電圧はそれぞれ、ディスプレイ６００内のデータビットの位に依存する振幅を有する。特定の方法において、第１の所定の期間は第２の所定の期間に等しく、第２の所定の電圧は第４の所定の電圧に対して振幅は等しいが逆の極性であり、第３の所定の電圧は第５の所定の電圧に対して大きさは等しいが逆の極性である。あらゆる場合において、これらの多様な所定の電圧をそれぞれの期間有効な状態とすることを組合せると、その結果ディスプレイ６００のピクセルセル６０２上に正味０ボルトのＤＣバイアスが生じる。次いで、第６の工程２９１２において、電圧コントローラ２７００はオフ状態をディスプレイ６００に有効な状態とする。第７の工程２９１４において、最後のデータビットがディスプレイ６００に書き込まれたかどうかが判定される。書き込みが行なわれていなかった場合は、第８の工程２９１６において、次なるデータビット（例えば、Ｂ１）がディスプレイ６００の記憶素子７０２に書き込まれ、方法２９００は第４の工程２９０８に戻る。しかし、第７の工程２９１４において最後のデータビット（例えば、Ｂ９）がディスプレイ６００のラッチ７０２に書き込まれたことが判定された場合、第９の工程２９１８において方法２９００は終了する。
【００７３】
図３０は、所望のＲＭＳ電圧を生成するために時間および振幅変調両方を用いた、マルチビットデータワードをディスプレイ６００に書き込む方式を示すタイミング図である。言い換えれば、特定の電圧が電圧供給ラインに有効な状態とされる期間は、有効な状態とされる電圧の振幅およびディスプレイ６００のラッチ７０２に記憶されるビットの位の両方に依存する。このような駆動方式は、電圧コントローラ２７００よりも電圧源の数が少ない電圧コントローラを用いて行うことができる。例えば電圧コントローラ２７００を参照しながら図３０のタイミング図について説明するが、電圧コントローラ２７００の全ての電圧源が用いられるわけではない点に留意されたい。
【００７４】
最初に、電圧コントローラ２７００は、オフ状態をディスプレイ６００に（電圧ＶＣを、第１の電圧供給端子６２２と、第２の電圧供給端子６２４と、共通電圧供給端子６２６とに）有効な状態とする。このオフ状態において、ビットＢ０がディスプレイ６００の記憶要素７０２に書き込まれる。次いで、時間Ｔ１において、時間（ｘ）の間、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ０）３００２を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｎ（Ｂ０）３００４を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。その後直ちに、電圧コントローラ２７００は、等しい時間（ｘ）の間、電圧Ｖ１ｉ（Ｂ０）３００６を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｉ（Ｂ０）３００８を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。その後直ちに、電圧コントローラ２７００は、第２のオフ状態をディスプレイ６００に有効な状態とする。このオフ状態において、次なるビットＢ１がディスプレイ６００の記憶要素７０２に書き込まれる。
【００７５】
次に、電圧コントローラ２７００は、電圧Ｖ１ｎ（Ｂ１）およびＶ０ｎ（Ｂ１）を第１の電圧供給端子６２２および第２の電圧供給端子６２４にそれぞれ有効な状態とするのではなく、電圧Ｖ１ｎ（Ｂ０）３００２を第１の電圧供給端子（Ｖ１）６２２に再び有効な状態とし、電圧Ｖ０ｎ（Ｂ０）３００４を第２の電圧供給端子（Ｖ０）６２４に再び有効な状態とする。しかし、電圧Ｖ１ｎ（Ｂ０）３００２および電圧Ｖ０ｎ（Ｂ０）３００４はそれぞれ、大きさが電圧Ｖ１ｎ（Ｂ０）およびＶ０ｎ（Ｂ１）の半分しかないため、ＲＭＳ電圧の２倍（すなわち、２ｘ）に相当する期間有効な状態とされなければならない。次いで、電圧コントローラ２７００は、（２ｘ）の期間の間、電圧Ｖ１ｉ（Ｂ０）３００６を第１の電圧供給端子（Ｖ１）６２２に有効な状態とし、電圧Ｖ０ｉ（Ｂ０）３００８を第２の電圧供給端子（Ｖ０）６２４に有効な状態とする。従って、電圧源Ｖ１ｎ（Ｂ１）基準、Ｖ１ｉ（Ｂ１）基準、Ｖ０ｎ（Ｂ１）基準、およびＶ０ｉ（Ｂ１）基準は、必要に応じて電圧コントローラ２７００から除去され得る。
【００７６】
電圧コントローラ２７００において必要な電圧源の数を削減する別の実施例として、図３０において、ビットＢ３についての変調およびデバイアスは、基準電圧Ｖ１ｎ（Ｂ２）３０１０、Ｖ０ｎ（Ｂ２）３０１２、Ｖ１ｉ（Ｂ２）３０１４、およびＶ０ｉ（Ｂ２）３０１６を用いて達成され、これにより基準電圧Ｖ１ｎ（Ｂ３）、Ｖ０ｎ（Ｂ３）、Ｖ１ｉ（Ｂ３）、およびＶ０ｉ（Ｂ３）の必要性がなくなる点に留意されたい。同様に、ビットＢ５−Ｂ９についての変調およびデバイアスも、基準電圧Ｖ１ｎ（Ｂ４）３０１８、Ｖ０ｎ（Ｂ４）３０２０、Ｖ１ｉ（Ｂ４）３０２２、およびＶ０ｉ（Ｂ４）３０２４を用いて達成され、これにより基準電圧Ｖ１ｎ（Ｂ５−Ｂ９）、Ｖ０ｎ（Ｂ５−Ｂ９）、Ｖ１ｉ（Ｂ５−Ｂ９）、およびＶ０ｉ（Ｂ５−Ｂ９）の必要性がなくなる点に留意されたい。
【００７７】
電圧コントローラ内に含まれる基準電圧の最適な数は、各アプリケーションに基づいて決定されなければならない。例えば、各ビットについて別個の電圧を用いることにより、変調時間を低減することができる。別の場合において、変調電圧を下方に調節してディスプレイにデータを書き込むことが可能な時間を増加することが望ましい場合もあり得る。一方、製造の観点から見ると、多数の異なる電圧をチップに提供することは問題になり得る。
【００７８】
図３１は、有効な状態とされた電圧の振幅および継続時間の両方が特定のデータビットの位によって異なり得る、マルチビットデータワードをディスプレイ６００に書き込む方法３１００をまとめたフローチャートである。第１の工程３１０２において、電圧コントローラ２７００はオフ状態をディスプレイ６００に有効な状態とする。次いで、第２の工程３１０４において、第１のデータビットがディスプレイ６００のラッチ７０２に書き込まれる。第３の工程３１０６において、電圧コントローラ２７００は第１の所定の電圧をディスプレイ６００の共通電極６１０に有効な状態とする。次いで、第４の工程３１０８において、電圧コントローラ２７００は、第２および第３の所定の電圧の振幅およびディスプレイ６００内のデータビットの位に依存する期間の間、第２の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第３の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次いで、第５の工程において、電圧コントローラ２７００は、第４および第５の所定の電圧の振幅およびディスプレイ６００内のデータビットの位に依存する時間の間、第４の所定の電圧を第１の電圧供給端子６２２に有効な状態とし、第５の所定の電圧を第２の電圧供給端子６２４に有効な状態とする。次に、第６の工程３１１２において、電圧コントローラ２７００は、オフ状態をディスプレイ６００に書き込む。第７の工程３１１４において、マルチビットデータワードの最後のビットがディスプレイ６００に書き込まれたかどうかが判定され、書き込みが行なわれていなかった場合は、第８の工程３１１６において、次なるデータビットがディスプレイ６００に書き込まれ、その後、方法３１００は第４の工程３１０８に戻る。第７の工程３１１４においてマルチビットデータワードの最後のビットがディスプレイ６００に書き込まれたことが判定された場合、第９の工程３１１８において方法３１００は終了する。
【００７９】
図３２は、複数の異なるオフ状態をディスプレイ６００に書き込むことが可能な電圧コントローラ３２００のブロック図である。上記で説明したコントローラは、ディスプレイ６００への複数のオフ状態の書き込み能力が幾分限られており、各々のコントローラの能力は単一のオフ状態に限られている。例えば、図８の電圧コントローラ８００は、同一の電圧を第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることができないため、オフ状態をディスプレイ６００に書き込むことができない。図１３の電圧コントローラ１３００は、電圧ＶＣｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態をディスプレイ６００に書き込むことができる。同様に、図１６の電圧コントローラ１６００も、電圧Ｖ１ｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態をディスプレイ６００に書き込むことができる。図２０の電圧コントローラ２０００および図２７の電圧コントローラ２７００もまた、単一のオフ状態を生成することに限定され、電圧ＶＣを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とする能力を有する。最後に、図２４の電圧コントローラ２４００は、電圧ＶＣを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に同時に有効な状態とすることにより、単一のオフ状態を生成することに限定される。上述の実施例が示すように、同一の電圧を各電圧供給端子に同時に有効な状態とすることが可能である限り、実質的にあらゆる電圧がオフ状態をディスプレイに書き込む際に用いられ得、これにより、液晶セル全体にわたる電圧がなくなる。
【００８０】
上述の電圧コントローラとは対象的に、電圧コントローラ３２００は、複数の異なるオフ状態をディスプレイ６００に書き込み、ディスプレイ６００を駆動するために必要な電圧供給ライン上の電圧の揺れの大きさを有利に低減することができる。電圧コントローラ３２００は、基準電圧Ｖ１ｎを提供する第１の電圧源３２０２、基準電圧Ｖ１ｉを提供する第２の電圧源３２０４、基準電圧Ｖ０ｎを提供する第３の電圧源３２０６、基準電圧Ｖ０ｉを提供する第４の電圧源３２０８、基準電圧ＶＣｎを提供する第５の電圧源３２１０、および基準電圧ＶＣｉを提供する第６の電圧源３２１２を含む。図３２中、分かり易くするため、それぞれ３個の電圧源３２０２、３２０４、３２０６、３２０８、３２１０、および３２１２を示しているが、当業者であれば、これらの電圧源の各々は、オンチップ電圧発生器またはオフチップソースから各電圧を受け取る単なる端子であり得る単一の電圧源であることを理解する。
【００８１】
電圧コントローラ３２００はさらに、第１のマルチプレクサ３２１４、第２のマルチプレクサ３２１６、および第３のマルチプレクサ３２１８を含む。第１のマルチプレクサ３２１４は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、共通電圧供給端子６２６に接続された出力端子と、電圧制御バス６１６のＶＣ制御ライン３２２０に接続された３ビットの制御端子セットとを有する。第２のマルチプレクサ３２１６は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、第１の電圧供給端子６２６に接続された出力端子と、電圧制御バス６１６のＶ１制御ライン３２２２に接続された３ビットの制御端子セットとを有する。第３のマルチプレクサ３２１８は、第１の電圧源３２０２に接続された第１の入力端子と、第２の電圧源３２０４に接続された第２の入力端子と、第３の電圧源３２０６に接続された第３の入力端子と、第４の電圧源３２０８に接続された第４の入力端子と、第５の電圧源３２１０に接続された第５の入力端子と、第６の電圧源３２１２に接続された第６の入力端子と、第２の電圧供給端子６２４に接続された出力端子と、電圧制御バス６１６のＶ０制御ライン３２２４に接続された３ビットの制御端子セットとを有する。上記のように構成された電圧コントローラ３２００は、電圧制御バス６１６を介した処理装置６０６からの制御信号に応答して、基準電圧Ｖ１ｎ、Ｖ１ｉ、Ｖ０ｎ、Ｖ０ｉ、ＶＣｎ、またはＶＣｉのうち任意の１つに基づいてオフ状態をディスプレイ６００に有効な状態とすることができる。
【００８２】
図３３は、ディスプレイ６００を駆動する方法を示すタイミング図であり、異なるオフ状態を用いることにより、第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６上の電圧の揺れの大きさを低減する。ここに示されているこの特定の実施例は、図１２Ａに示す電圧方式に従っている。図１２Ａ中、Ｖ１ｎはＶ０ｉに等しく、Ｖ１ｉはＶ０ｎに等しい。しかし、複数のオフ状態を用いて電圧の揺れの大きさを低減するという考え方は、本明細書中述べられている他の電圧方式にも等しく適用可能である。
【００８３】
最初に、電圧コントローラ３２００は、同一の電圧Ｖ０ｎを、第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６の各々に有効な状態とすることにより、第１のオフ状態をディスプレイ６００に有効な状態とする。この第１のオフ状態の間、ビットＢ０がディスプレイ６００のラッチ７０２にロードされる。次いで、時間Ｔ１において、電圧コントローラ３２００は、第１の所定の電圧Ｖ１ｎを第１の電圧供給端子６２２Ｖ１に、第２の所定の電圧Ｖ０ｎを第２の電圧供給端子６２４ Ｖ０に、そして第３の所定の電圧ＶＣｎを共通電圧供給端子６２６ＶＣに有効な状態とする。次いで、ビットＢ０の位に依存する所定の時間の後、電圧コントローラ３２００は、第４の所定の電圧Ｖ１ｉを第１の電圧供給端子６２２ Ｖ１に、第５の所定の電圧Ｖ０ｉを第２の電圧供給端子６２４ Ｖ０に、そして第６の所定の電圧ＶＣｉを共通電圧供給端子６２６ＶＣに有効な状態とする。次に、電圧コントローラは、別の同一の電圧Ｖ１ｎを第１の電圧供給端子６２２、第２の電圧供給端子６２４、および共通電圧供給端子６２６の各々に有効な状態とすることにより、別のオフ状態３３０２をディスプレイ６００に有効な状態とする。電圧コントローラ３２００を用いて異なるオフ状態３３０２を有効な状態とすることにより、第２の電圧供給端子６２４および共通電圧供給端子６２６上で必要とされる電圧の揺れが最小化される。
【００８４】
オフ状態３３０２の間、ビットＢ１がディスプレイ６００のラッチ７０２に書き込まれる。次いで、電圧コントローラは、Ｖ１ｉを第１の電圧供給端子６２２に、Ｖ０ｉを第２の電圧供給端子６２４に、そしてＶＣｉを共通電圧供給端子６２６に有効な状態とし、次にＶ１ｎを第１の電圧供給端子６２２に、Ｖ０ｎを第２の電圧供給端子６２４に、そしてＶＣｎを共通電圧供給端子６２６に有効な状態とする。オフ状態３３０２の後の正常状態の値に先行してデバイアス状態を有効な状態とすることにより、電圧供給端子６２２、６２４、および６２６上の必要な電圧の揺れがやはり最小化される点に留意されたい。
【００８５】
ビットＢ１のデバイアスおよび正常の位相変調の後、電圧コントローラ３２００は、第１のオフ状態と同じオフ状態３３０４を有効な状態とし、電圧Ｖ０ｎを第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６の各々に有効な状態とする。このオフ状態３３０４の間、ビットＢ２がディスプレイ６００の記憶要素７０２に書き込まれる。次いで、電圧コントローラ３２００は、正常の変調電圧を有効な状態とし、次にデバイアス電圧を各電圧供給端子６２２、６２４、および６２６に有効な状態とする。当業者であれば、上記の説明を見れば、第１のオフ状態、正常変調、逆変調、第２のオフ状態、逆変調、正常変調、第１のオフ状態、逆変調、第２のオフ状態といった具合に続く、低減された電圧揺れ／デバイアスパターンを認識する。
【００８６】
図３４は、ディスプレイ６００を最小の数の電圧（例えば、２）で変調する、主に時変調に基づいた代替的電圧コントローラ３４００のブロック図である。電圧コントローラ３４００は、第１の所定の電圧源３４０２、第２の所定の電圧源３４０４、第１のマルチプレクサ３４０６、第２のマルチプレクサ３４０８、および第３のマルチプレクサ３４１０を含む。図３４中、分かり易くするために３個の第１の所定の電圧源３４０２および第２の所定の電圧源３４０４を示しているが、これらはそれぞれ単一の電圧源であり、オンチップ電圧発生器またはオフチップソースから各電圧を受け取る単なる端子の性質を有することが理解されるべきである。
【００８７】
第１のマルチプレクサ３４０６は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６のＶＣ制御ライン３４１２に接続された制御端子を含む。第２のマルチプレクサ３４０８は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、第１の電圧供給端子６２２に接続された出力端子、および電圧制御バス６１６のＶ１電圧制御ライン３４１４に接続された制御端子を含む。第３のマルチプレクサ３４１０は、第１の所定の電圧源３４０２に接続された第１の入力端子、第２の所定の電圧源３４０４に接続された第２の入力端子、第２の電圧供給端子６２４に接続された出力端子、および電圧制御バス６１６のＶ０電圧制御ライン３４１６に接続された制御端子を含む。処理装置６０６から制御バス６１６の制御ライン３４１２、３４１４、および３４１６のうちそれぞれを介して受け取った特定の制御信号に応答して、マルチプレクサ３４０６、３４０８、および３４１０は、第１または第２の所定の電圧のうち１つを、電圧供給ライン６２６、６２２、または６２４にそれぞれ選択的に有効な状態とする。
【００８８】
図３５は、図３４の電圧コントローラ３４００を用いてディスプレイ６００を変調およびデバイアシングする代替的方法を示すタイミング図である。最初に、電圧コントローラ３４００は、第１の所定の電圧（Ｖｉ）を第１の電圧供給端子（Ｖ１）６２２、第２の電圧供給端子（Ｖ０）６２４、および共通電圧供給端子（ＶＣ）６２６に有効な状態とすることにより、第１のオフ状態をディスプレイ６００に有効な状態とする。この第１のオフ状態の間、ビットＢ０がディスプレイ６００の記憶要素７０２にロードされる。次いで、時間Ｔ１において、電圧コントローラ３４００は、第２の所定の電圧（Ｖｎ）をＶ１ ６２２およびＶ０ ６２４に有効な状態とする。ビットＢ０の位およびディスプレイ６００の閾値電圧（Ｖｔｔ）に依存する期間の後、電圧コントローラ３４００は、Ｖ０ ６２４をＶｉに戻し、Ｖ０をオフにする。次いで、ビットＢ０の位およびディスプレイ６００の飽和電圧（Ｖｓａｔ）に依存する期間の後、電圧コントローラ３４００は、ＶｉをＶ１ ６２２に有効な状態とし、ＶｎをＶＣ ６２６に有効な状態とする。こういった遷移により、Ｖ１がデバイアスモードではあるもののオンのままであるという効果が得られる。加えて、Ｖ０がＶｉにとどまっているので、ＶＣがＶｎに遷移ことによってＶ０がデバイアスモードでオンになる。ビットＢ０の位およびＶｔｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ０に有効な状態とし、Ｖ０をオフにし、ビットＢ０についてＶ０の変調およびデバイアスを終了する。次いで、ＶＣがＶｎに遷移した際に開始し、ビットＢ０の位およびＶｓａｔに依存する期間の後、電圧コントローラ３４００は、ＶｎをＶ１に有効な状態とし、ビットＢ０についてのＶ１の変調およびデバイアス位相を終了する。電圧コントローラ３４００は、図３５に示すように、各期間が後続のビットの位に依存するため各期間が延長される点を除いて、Ｖ１およびＶ０の変調およびデバイアス位相をその後のビットの場合と同じやり方で実行する。
【００８９】
図３６は、単一の制御信号でディスプレイを変調およびデバイアシングを行うことが可能な代替的な電圧コントローラ３６００のブロック図である。電圧コントローラ３６００は、ＶＣｎ基準電圧を提供する第１の電圧源３６０２、ＶＣｉ基準電圧を提供する第２の電圧源３６０４、Ｖ１ｎ基準電圧を提供する第３の電圧源３６０６、Ｖ１ｉ基準電圧を提供する第４の電圧源３６０８、Ｖ０ｎ基準電圧を提供する第５の電圧源３６１０、およびＶ０ｉ基準電圧を提供する第６の電圧源３６１２を含む。電圧コントローラはさらに、第１のマルチプレクサ３６１４、第２のマルチプレクサ３６１６、および第３のマルチプレクサ３６１８を含む。第１のマルチプレクサ３６１４は、電圧源３６０２に接続された第１の入力端子、第２の電圧源３６０４に接続された第２の入力端子、共通電圧供給端子６２６に接続された出力端子、および電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。第２のマルチプレクサ３６１６は、電圧源３６０６に接続された第１の入力端子、第２の電圧源３６０８に接続された第２の入力端子、および第１の電圧供給端子６２２に接続された出力端子ならびに電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。第３のマルチプレクサ３６１８は、電圧源３６１０に接続された第１の入力端子、第２の電圧源３６１２に接続された第２の入力端子、および第２の電圧供給端子６２４に接続された出力端子ならびに電圧制御バス６１６のユニバーサル制御ライン３６２０に接続された制御端子を含む。
【００９０】
マルチプレクサ３６１４、３６１６、および３６１８の制御端子は全てまとめて接続されるため、電圧コントローラは以下のように機能する。すなわち、ユニバーサル制御ライン３６２０上の第１の制御信号に応答して、マルチプレクサ３６１４は電圧ＶＣｎを共通電圧供給端子に有効な状態とし、マルチプレクサ３６１６は電圧Ｖ１ｎを第１の電圧供給端子６２２に有効な状態とし、マルチプレクサ３６１８は電圧Ｖ０ｎを第２の電圧供給端子６２４に有効な状態とする。ユニバーサル制御ライン３６２０上の第２の制御信号に応答して、マルチプレクサ３６１４は電圧ＶＣｉを共通電圧供給端子に有効な状態とし、マルチプレクサ３６１６は電圧Ｖ１ｉを第１の電圧供給端子６２２に有効な状態とし、マルチプレクサ３６１８は電圧Ｖ０ｉを第２の電圧供給端子６２４に有効な状態とする。
【００９１】
電圧コントローラ３６００は、単純性とコストとが最も重要とされるようなディスプレイに用いるのに特に適している。電圧コントローラ３６００は単一の制御信号に応答するため、多様な素子の個別の制御が失われる。例えば、図示のように、コントローラ３６００は、ディスプレイにデバイアスする能力は有するが、オフ状態を提供することができない。単一の信号コントローラは、オフ状態を変調および提供するよう必要に応じて構成することができるが、デバイアスは提供しない。したがって、単一の信号コントローラは、例えばオフ状態を必要せず全ディスプレイに相当するデータを書き込むことが可能な小さなディスプレイまたはＤＣバイアスによる劣化に影響を受けにくいディスプレイにおいて有利に用いられ得る。
【００９２】
本発明のいくつかの実施形態は、例えばディスプレイの記憶要素にデータビットを書き込む適切な期間を提供するために、オフ状態（ピクセルセル全体にわたって印加されていない期間）を実行する。本明細書中述べられている本発明の別の実施形態は、異なる振幅を有する所定の電圧を用いることにより、特定の電圧がピクセルセルに印加される時間を操作することを可能にする。多くの場合において、ディスプレイの実際の閾値および飽和電圧を確実に再現できるようにこれらの所定の電圧を選択可能とすることが望ましい。
【００９３】
例えば、図１２Ａの電圧方式を実行するために用いられる実際の数値（Ｖ０）および（Ｖ１）は、以下のＲＭＳ電圧方程式から計算することができる。（Ｖ０）を計算するには、ＲＭＳ電圧方程式１から始める：
【００９４】
Ｅｑ．１ Ｖｔｔ＝（（ｍ％）（ＶＯ−ＶＣ）２）１／２
ここで、Ｖｔｔはディスプレイの閾値電圧であり；ｍ％は変調デューティサイクル（ゼロではない電圧が実際にピクセルセルに印加されている時間のパーセント）であり；ＶＯは実際に印加される電圧であり；ＶＣは共通電極に印加される電圧である。ＶＣは０ボルトに等しいと設定すると、上記のＥｑ．１は以下のように簡単化される。
【００９５】
Ｅｑ．２ Ｖｔｔ＝（（ｍ％）（ＶＯ）２）１／２
【００９６】
Ｅｑ．２の両辺を２乗すると、以下の式が得られる。
【００９７】
Ｅｑ．３ Ｖｔｔ２＝（ｍ％）（ＶＯ）２
【００９８】
Ｅｑ．３の両辺の平方根をとると、以下の式が得られる
【００９９】
Ｅｑ．４ Ｖｔｔ＝（（ｍ％）１／２）（ＶＯ）
【０１００】
最後に、ＶＯについて解くと、以下の式が得られる。
【０１０１】
Ｅｑ．５ ＶＯ＝Ｖｔｔ／（（ｍ％）１／２）
【０１０２】
例示目的のため、代表的な数値を、図１２Ｂの表内のサンプル値から得ることができる。ｍ％＝０．８およびＶｔｔ＝１．０ボルトと仮定すると、Ｖ０＝１．１２ボルトである。
【０１０３】
同様に、Ｖ１の実際の値をＥｑ．６から計算することができ、ここでＶｓａｔは液晶ディスプレイの飽和電圧である。
【０１０４】
Ｅｑ．６ Ｖｓａｔ＝（（ｍ％）（Ｖ１−ＶＣ）２）１／２
【０１０５】
ＶＣを０ボルトに設定すると、Ｅｑ．６は以下のように簡単化される。
【０１０６】
Ｅｑ．７ Ｖｓａｔ＝（（ｍ％）（Ｖ１）２）１／２
【０１０７】
Ｅｑ．７の両辺を２乗すると、以下の式が得られる。
【０１０８】
Ｅｑ．８ Ｖｓａｔ２＝（ｍ％）（Ｖ１）２
【０１０９】
Ｅｑ．８の両辺の平方根をとると、以下の式が得られる。
【０１１０】
Ｅｑ．９ Ｖｓａｔ＝（（ｍ％）１／２）（Ｖ１）
【０１１１】
最後に、Ｅｑ．９をＶ１について解くと、以下の式が得られる。
【０１１２】
Ｅｑ．１０ Ｖ１＝Ｖｓａｔ／（（ｍ％）１／２）
【０１１３】
ここで再度、図１２Ｂの表からのサンプル値（Ｖｓａｔ＝３ボルト）を用い、ｍ％＝０．８と仮定し、Ｅｑ．１０に従うと、Ｖ１＝３．３５ボルトとなる。
【０１１４】
これで、本発明の特定の実施形態についての説明を終了する。説明してきたこれらの特徴の多くは、本発明の範囲を逸脱することなく、代替、改変、または省略され得る。例えば、本発明を反射型液晶ディスプレイを参照しながら説明したが、本発明の利用はこれだけに限定されず、本発明は透過型ディスプレイにも同様に有利に用いられ得る。本発明の他のこのような利用および利点は、特に本開示を鑑みれば、当業者にとって明らかである。
【特許請求の範囲】
【請求項１】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、
第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程と、
該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、
該ビットの各々を、該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、を包含し、
前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項２】
前記ディスプレイが液晶ディスプレイであり、前記第１の所定の電圧が該液晶ディスプレイの飽和電圧に対応する、請求項１に記載の方法。
【請求項３】
前記第２の所定の電圧が前記液晶ディスプレイの閾値電圧に対応する、請求項２に記載の方法。
【請求項４】
前記ディスプレイが液晶ディスプレイであり、前記第２の所定の電圧が該液晶ディスプレイの閾値電圧に対応する、請求項１に記載の方法。
【請求項５】
第４の所定の電圧を前記共通電極に有効な状態とする工程と、前記記憶素子に書き込まれた前記マルチビットデータワードの各ビットの相補ビットを前記記憶素子に書き込む工程と、該マルチビットデータワードの各ビットの該相補ビットを該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、をさらに包含する、請求項１に記載の方法。
【請求項６】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、 該ビットの各々を該記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程と、を包含し、
前記第１の所定の電圧が前記ディスプレイの少なくとも１つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第２の所定の電圧が前記ディスプレイの少なくとも１つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項７】
前記ビットの各々を前記記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項６に記載の方法。
【請求項８】
前記第６の所定の電圧と前記第５の所定の電圧との差と、前記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項７に記載の方法。
【請求項９】
前記第６の所定の電圧と前記第４の所定の電圧との差と、前記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項８に記載の方法。
【請求項１０】
前記第１の所定の電圧が前記第５の所定の電圧に等しい、請求項９に記載の方法。
【請求項１１】
前記第２の所定の電圧が前記第４の所定の電圧に等しい、請求項１０に記載の方法。
【請求項１２】
前記第３の所定の電圧が前記第６の所定の電圧に等しい、請求項９に記載の方法。
【請求項１３】
前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項７に記載の方法。
【請求項１４】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項１３に記載の方法。
【請求項１５】
前記同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項１４に記載の方法。
【請求項１６】
前記ディスプレイにオフ状態を有効な状態とする工程が、前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項１３に記載の方法。
【請求項１７】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５、および該第６の所定の電圧のうちの別の１つである、請求項１６に記載の方法。
【請求項１８】
前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項６に記載の方法。
【請求項１９】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項１８に記載の方法。
【請求項２０】
前記同じ電圧が、前記第１、前記第２および前記第３の所定の電圧のうちの１つである請求項１９に記載の方法。
【請求項２１】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項１８に記載の方法。
【請求項２２】
前記第１の同じ電圧が、前記第１、前記第２および前記第３の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２および該第３の所定の電圧のうちの別の１つである、請求項２１に記載の方法。
【請求項２３】
前記記憶素子に書き込まれた前記マルチビットデータワードの各々のビットの相補ビットを、前記記憶素子に連続的に書き込む工程と、 該ビットの各々の相補ビットを該記憶素子に書き込みつつ、前記記憶されたビットの位に依存する期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、および第６の所定の電圧を前記共通電極に、有効な状態とする工程と、をさらに包含する、請求項６に記載の方法。
【請求項２４】
前記第６の所定の電圧と前記第４の所定の電圧との差と、前記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項２３に記載の方法。
【請求項２５】
前記第６の所定の電圧と前記第５の所定の電圧との差と、前記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項２４に記載の方法。
【請求項２６】
前記第１の所定の電圧が前記第４の所定の電圧に等しい、請求項２５に記載の方法。
【請求項２７】
前記第２の所定の電圧が前記第５の所定の電圧に等しい、請求項２６に記載の方法。
【請求項２８】
前記第３の所定の電圧が前記第６の所定の電圧に等しい、請求項２５に
記載の方法。
【請求項２９】
前記データビットの前記相補ビットが前記記憶素子に書き込まれる期間の間に前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項２３に記載の方法。
【請求項３０】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とすることを包含する、請求項２９に記載の方法。
【請求項３１】
前記同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項３０に記載の方法。
【請求項３２】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの１つのビットの相補ビットが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の別の１つのビットの相補ビットが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項２９に記載の方法。
【請求項３３】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第６の所定の電圧のうちの別の１つである、請求項３２に記載の方法。
【請求項３４】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットの内の１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の１つのビットの補数が該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項２９に記載の方法。
【請求項３５】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第６の所定の電圧のうちの別の１つである、請求項３４に記載の方法。
【請求項３６】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程と、第１の期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程とを包含し、
前記第１の所定の電圧が前記ディスプレイの少なくとも１つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第２の所定の電圧が前記ディスプレイの少なくとも１つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項３７】
前記マルチビットデータワードの第２のビットを前記記憶素子に書き込む工程と、第２の時間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程と、をさらに包含する、請求項３６に記載の方法。
【請求項３８】
前記第１の期間の長さが前記第１の所定の電圧の大きさおよび前記第１のデータビットの位に依存し、 前記第２の期間の長さが前記第４の所定の電圧の大きさおよび前記第２のデータビットの位に依存する、請求項３７に記載の方法。
【請求項３９】
前記第１の期間の長さが前記第２の期間の長さに等しく、前記第１の所定の電圧の大きさが前記第１のデータビットの位に依存し、 前記第４の所定の電圧の大きさが前記第２のビットの位に依存する、請求項３８に記載の方法。
【請求項４０】
前記第１の所定の電圧が前記第２の所定の電圧に等しい、請求項３８に記載の方法。
【請求項４１】
前記第１の所定の電圧が前記第４の所定の電圧とは異なり、前記第１の期間が前記第２の期間とは異なる、請求項３８に記載の方法。
【請求項４２】
前記第１のデータビットを前記記憶素子に書き込む工程の間、および前記第２のデータビットを該記憶素子に書き込む工程の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項３８に記載の方法。
【請求項４３】
第２の期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項３６に記載の方法。
【請求項４４】
前記第１の期間が前記第１の所定の電圧の振幅および前記第１のデータビットの位に依存し、前記第２の期間が前記第４の所定の電圧および前記第１のデータビットの位に依存する、請求項４３に記載の方法。
【請求項４５】
前記第１の所定の電圧、前記第２の所定の電圧、前記第１の期間の間隔、および前記第２の期間の間隔が、前記第１の電圧供給端子と前記共通電極との間でＤ．Ｃ．バイアスが正味０ボルトとなるように選択される、請求項４４に記載の方法。
【請求項４６】
前記第１の期間が前記第２の期間に等しい、請求項４５に記載の方法。
【請求項４７】
前記第３の所定の電圧と前記第１の所定の電圧との差と、前記第６の所定の電圧と前記第４の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項４５に記載の方法。
【請求項４８】
前記第４の所定の電圧を前記第１の電圧供給端子に、前記第５の所定の電圧を前記第２の電圧供給端子に、そして前記第６の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第１のオフ状態を有効な状態とする工程をさらに包含する、請求項４７に記載の方法。
【請求項４９】
前記ディスプレイに第１のオフ状態を有効な状態とする工程が、前記第４の所定の電圧、前記第５の所定の電圧、および前記第６の所定の電圧のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とすることをさらに包含する、請求項４８に記載の方法。
【請求項５０】
前記第１のオフ状態を前記ディスプレイに有効な状態とする工程の間に、第２のデータビットを前記記憶素子に書き込む工程と、 前記第４の所定の電圧を前記第１の電圧供給端子に有効な状態とし、前記第５の所定の電圧を前記第２の電圧供給端子に有効な状態とし、そして前記第６の所定の電圧を前記共通電極に有効な状態とする工程と、前記第１の所定の電圧を該第１の電圧供給端子に有効な状態とし、前記第２の所定の電圧を該第２の電圧供給端子に有効な状態とし、そして前記第３の所定の電圧を該共通電極に有効な状態とする工程とをさらに包含する請求項４８に記載の方法。
【請求項５１】
前記第１の所定の電圧を前記第１の電圧供給端子に有効な状態とし、前記第２の所定の電圧を前記第２の電圧供給端子に有効な状態とし、そして前記第３の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第２のオフ状態を有効な状態とする工程をさらに包含する、請求項５０に記載の方法。
【請求項５２】
前記第１のオフ状態を前記ディスプレイに有効な状態とする工程が、前記第４の所定の電圧、前記第５の所定の電圧および前記第６の所定の電圧のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子および前記共通電極に有効な状態とする工程を包含し、前記第２のオフ状態を該ディスプレイに有効な状態とする工程が、前記第１の所定の電圧、前記第２の所定の電圧および前記第３の所定の電圧のうちの同じ１つを、該第１の電圧供給端子、該第２の電圧供給端子および該共通電極に有効な状態とする工程を包含する、請求項５１に記載の方法。
【請求項５３】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該マルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程、 第１の所定の電圧を該共通電極に有効な状態とする工程と、 該データビットの位、該第１の所定の電圧の振幅および該ディスプレイの飽和電圧に依存する第１の期間の間、第２の所定の電圧を該第１の所定の電圧供給端子に有効な状態とする工程と、該データビットの位、該第１の所定の電圧の振幅および該ディスプレイの閾値電圧に依存する時間についての第２の期間の間、該第２の所定の電圧を該第２の電圧供給端子に有効な状態とする工程と、を包含し、前記第２の所定の電圧が前記ディスプレイの論理レベルから独立しているする、方法。
【請求項５４】
前記第２の所定の電圧を前記共通電極に有効な状態とする工程と、前記第１の所定の電圧を前記第１の電圧供給端子に、前記第１の期間に等しい第３の期間の間、有効な状態とする工程と、該第１の所定の電圧を前記第２の電圧供給端子に、前記第２の期間に等しい第４の期間の間、有効な状態とする工程と、を包含する、請求項５３に記載の方法。
【請求項５５】
前記第１の期間の後に、前記第１の所定の電圧を前記第１の電圧供給端子に有効な状態とする工程と、前記第２の期間の後に、該第１の所定の電圧を前記第２の電圧供給端子に有効な状態とする工程、をさらに包含する、請求項５４に記載の方法。
【請求項５６】
前記第３の期間の後に、前記第２の所定の電圧を前記第１の電圧供給端子に有効な状態とする工程と、前記第２の期間の後に、該第２の所定の電圧を前記第４の電圧供給端子に有効な状態とする工程と、をさらに包含する、請求項５５に記載の方法。
【請求項５７】
ディスプレイ駆動回路に請求項１に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項５８】
ディスプレイ駆動回路に請求項６に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項５９】
ディスプレイ駆動回路に請求項３６に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項６０】
ディスプレイ駆動回路に請求項５３に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項１】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、
第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程と、
該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、
該ビットの各々を、該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、を包含し、
前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項２】
前記ディスプレイが液晶ディスプレイであり、前記第１の所定の電圧が該液晶ディスプレイの飽和電圧に対応する、請求項１に記載の方法。
【請求項３】
前記第２の所定の電圧が前記液晶ディスプレイの閾値電圧に対応する、請求項２に記載の方法。
【請求項４】
前記ディスプレイが液晶ディスプレイであり、前記第２の所定の電圧が該液晶ディスプレイの閾値電圧に対応する、請求項１に記載の方法。
【請求項５】
第４の所定の電圧を前記共通電極に有効な状態とする工程と、前記記憶素子に書き込まれた前記マルチビットデータワードの各ビットの相補ビットを前記記憶素子に書き込む工程と、該マルチビットデータワードの各ビットの該相補ビットを該ビットの各々の位に依存する期間の間、該記憶素子中に残留させる工程と、をさらに包含する、請求項１に記載の方法。
【請求項６】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの各ビットを該記憶素子に連続的に書き込む工程と、 該ビットの各々を該記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程と、を包含し、
前記第１の所定の電圧が前記ディスプレイの少なくとも１つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第２の所定の電圧が前記ディスプレイの少なくとも１つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項７】
前記ビットの各々を前記記憶素子の中に記憶しつつ、該記憶されたビットの位に依存する期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項６に記載の方法。
【請求項８】
前記第６の所定の電圧と前記第５の所定の電圧との差と、前記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項７に記載の方法。
【請求項９】
前記第６の所定の電圧と前記第４の所定の電圧との差と、前記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項８に記載の方法。
【請求項１０】
前記第１の所定の電圧が前記第５の所定の電圧に等しい、請求項９に記載の方法。
【請求項１１】
前記第２の所定の電圧が前記第４の所定の電圧に等しい、請求項１０に記載の方法。
【請求項１２】
前記第３の所定の電圧が前記第６の所定の電圧に等しい、請求項９に記載の方法。
【請求項１３】
前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項７に記載の方法。
【請求項１４】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項１３に記載の方法。
【請求項１５】
前記同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項１４に記載の方法。
【請求項１６】
前記ディスプレイにオフ状態を有効な状態とする工程が、前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項１３に記載の方法。
【請求項１７】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５、および該第６の所定の電圧のうちの別の１つである、請求項１６に記載の方法。
【請求項１８】
前記データビットが前記記憶素子に書き込まれる期間の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項６に記載の方法。
【請求項１９】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程を包含する、請求項１８に記載の方法。
【請求項２０】
前記同じ電圧が、前記第１、前記第２および前記第３の所定の電圧のうちの１つである請求項１９に記載の方法。
【請求項２１】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、該データビットのうちの別の１つが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項１８に記載の方法。
【請求項２２】
前記第１の同じ電圧が、前記第１、前記第２および前記第３の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２および該第３の所定の電圧のうちの別の１つである、請求項２１に記載の方法。
【請求項２３】
前記記憶素子に書き込まれた前記マルチビットデータワードの各々のビットの相補ビットを、前記記憶素子に連続的に書き込む工程と、 該ビットの各々の相補ビットを該記憶素子に書き込みつつ、前記記憶されたビットの位に依存する期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、および第６の所定の電圧を前記共通電極に、有効な状態とする工程と、をさらに包含する、請求項６に記載の方法。
【請求項２４】
前記第６の所定の電圧と前記第４の所定の電圧との差と、前記第３の所定の電圧と前記第２の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項２３に記載の方法。
【請求項２５】
前記第６の所定の電圧と前記第５の所定の電圧との差と、前記第３の所定の電圧と前記第１の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項２４に記載の方法。
【請求項２６】
前記第１の所定の電圧が前記第４の所定の電圧に等しい、請求項２５に記載の方法。
【請求項２７】
前記第２の所定の電圧が前記第５の所定の電圧に等しい、請求項２６に記載の方法。
【請求項２８】
前記第３の所定の電圧が前記第６の所定の電圧に等しい、請求項２５に
記載の方法。
【請求項２９】
前記データビットの前記相補ビットが前記記憶素子に書き込まれる期間の間に前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項２３に記載の方法。
【請求項３０】
前記ディスプレイにオフ状態を有効な状態とする工程が、同じ電圧を前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とすることを包含する、請求項２９に記載の方法。
【請求項３１】
前記同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５、および前記第６の所定の電圧のうちの１つである、請求項３０に記載の方法。
【請求項３２】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットのうちの１つのビットの相補ビットが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の別の１つのビットの相補ビットが該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項２９に記載の方法。
【請求項３３】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第６の所定の電圧のうちの別の１つである、請求項３２に記載の方法。
【請求項３４】
前記ディスプレイにオフ状態を有効な状態とする工程が、 前記データビットの内の１つが前記記憶素子に書き込まれる期間の間に、第１の同じ電圧を、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とする工程と、前記データビットの内の１つのビットの補数が該記憶素子に書き込まれる期間の間に、第２の同じ電圧を、該第１の電圧供給端子、該第２の電圧供給端子、および該共通電極に有効な状態とする工程と、を包含する、請求項２９に記載の方法。
【請求項３５】
前記第１の同じ電圧が、前記第１、前記第２、前記第３、前記第４、前記第５および前記第６の所定の電圧のうちの１つであり、前記第２の同じ電圧が、該第１、該第２、該第３、該第４、該第５および該第６の所定の電圧のうちの別の１つである、請求項３４に記載の方法。
【請求項３６】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極、および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該複数のマルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程と、第１の期間の間、第１の所定の電圧を該第１の電圧供給端子に、第２の所定の電圧を該第２の電圧供給端子に、そして第３の所定の電圧を該共通電極に有効な状態とする工程とを包含し、
前記第１の所定の電圧が前記ディスプレイの少なくとも１つの飽和電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第２の所定の電圧が前記ディスプレイの少なくとも１つの閾値電圧及び前記記憶されたビットの前記位に依存する期間に基づき、前記第１の所定の電圧と前記第２の所定の電圧が前記ディスプレイの論理レベルから独立していることを特徴とする方法。
【請求項３７】
前記マルチビットデータワードの第２のビットを前記記憶素子に書き込む工程と、第２の時間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程と、をさらに包含する、請求項３６に記載の方法。
【請求項３８】
前記第１の期間の長さが前記第１の所定の電圧の大きさおよび前記第１のデータビットの位に依存し、 前記第２の期間の長さが前記第４の所定の電圧の大きさおよび前記第２のデータビットの位に依存する、請求項３７に記載の方法。
【請求項３９】
前記第１の期間の長さが前記第２の期間の長さに等しく、前記第１の所定の電圧の大きさが前記第１のデータビットの位に依存し、 前記第４の所定の電圧の大きさが前記第２のビットの位に依存する、請求項３８に記載の方法。
【請求項４０】
前記第１の所定の電圧が前記第２の所定の電圧に等しい、請求項３８に記載の方法。
【請求項４１】
前記第１の所定の電圧が前記第４の所定の電圧とは異なり、前記第１の期間が前記第２の期間とは異なる、請求項３８に記載の方法。
【請求項４２】
前記第１のデータビットを前記記憶素子に書き込む工程の間、および前記第２のデータビットを該記憶素子に書き込む工程の間に、前記ディスプレイにオフ状態を有効な状態とする工程をさらに包含する、請求項３８に記載の方法。
【請求項４３】
第２の期間の間、第４の所定の電圧を前記第１の電圧供給端子に、第５の所定の電圧を前記第２の電圧供給端子に、そして第６の所定の電圧を前記共通電極に有効な状態とする工程をさらに包含する、請求項３６に記載の方法。
【請求項４４】
前記第１の期間が前記第１の所定の電圧の振幅および前記第１のデータビットの位に依存し、前記第２の期間が前記第４の所定の電圧および前記第１のデータビットの位に依存する、請求項４３に記載の方法。
【請求項４５】
前記第１の所定の電圧、前記第２の所定の電圧、前記第１の期間の間隔、および前記第２の期間の間隔が、前記第１の電圧供給端子と前記共通電極との間でＤ．Ｃ．バイアスが正味０ボルトとなるように選択される、請求項４４に記載の方法。
【請求項４６】
前記第１の期間が前記第２の期間に等しい、請求項４５に記載の方法。
【請求項４７】
前記第３の所定の電圧と前記第１の所定の電圧との差と、前記第６の所定の電圧と前記第４の所定の電圧との差とは、大きさが等しく、且つ極性が逆である、請求項４５に記載の方法。
【請求項４８】
前記第４の所定の電圧を前記第１の電圧供給端子に、前記第５の所定の電圧を前記第２の電圧供給端子に、そして前記第６の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第１のオフ状態を有効な状態とする工程をさらに包含する、請求項４７に記載の方法。
【請求項４９】
前記ディスプレイに第１のオフ状態を有効な状態とする工程が、前記第４の所定の電圧、前記第５の所定の電圧、および前記第６の所定の電圧のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子、および前記共通電極に有効な状態とすることをさらに包含する、請求項４８に記載の方法。
【請求項５０】
前記第１のオフ状態を前記ディスプレイに有効な状態とする工程の間に、第２のデータビットを前記記憶素子に書き込む工程と、 前記第４の所定の電圧を前記第１の電圧供給端子に有効な状態とし、前記第５の所定の電圧を前記第２の電圧供給端子に有効な状態とし、そして前記第６の所定の電圧を前記共通電極に有効な状態とする工程と、前記第１の所定の電圧を該第１の電圧供給端子に有効な状態とし、前記第２の所定の電圧を該第２の電圧供給端子に有効な状態とし、そして前記第３の所定の電圧を該共通電極に有効な状態とする工程とをさらに包含する請求項４８に記載の方法。
【請求項５１】
前記第１の所定の電圧を前記第１の電圧供給端子に有効な状態とし、前記第２の所定の電圧を前記第２の電圧供給端子に有効な状態とし、そして前記第３の所定の電圧を前記共通電極に有効な状態とする工程に続いて、前記ディスプレイに第２のオフ状態を有効な状態とする工程をさらに包含する、請求項５０に記載の方法。
【請求項５２】
前記第１のオフ状態を前記ディスプレイに有効な状態とする工程が、前記第４の所定の電圧、前記第５の所定の電圧および前記第６の所定の電圧のうちの同じ１つを、前記第１の電圧供給端子、前記第２の電圧供給端子および前記共通電極に有効な状態とする工程を包含し、前記第２のオフ状態を該ディスプレイに有効な状態とする工程が、前記第１の所定の電圧、前記第２の所定の電圧および前記第３の所定の電圧のうちの同じ１つを、該第１の電圧供給端子、該第２の電圧供給端子および該共通電極に有効な状態とする工程を包含する、請求項５１に記載の方法。
【請求項５３】
複数のピクセル電極、複数の記憶素子、第１の電圧供給端子、第２の電圧供給端子、共通電極および複数のマルチプレクサを備えるディスプレイ上にマルチビットデータワードを表示する方法であって、該マルチプレクサの各々は、該記憶素子のうちの関連付けられた１つに記憶されたデータビットの値に応答して、該ピクセル電極のうちの関連付けられた１つを該第１の電圧供給端子および該第２の電圧供給端子のうちの１方と選択的に接続し、ここで該方法は、 該マルチビットデータワードの第１のビットを該記憶素子に書き込む工程、 第１の所定の電圧を該共通電極に有効な状態とする工程と、 該データビットの位、該第１の所定の電圧の振幅および該ディスプレイの飽和電圧に依存する第１の期間の間、第２の所定の電圧を該第１の所定の電圧供給端子に有効な状態とする工程と、該データビットの位、該第１の所定の電圧の振幅および該ディスプレイの閾値電圧に依存する時間についての第２の期間の間、該第２の所定の電圧を該第２の電圧供給端子に有効な状態とする工程と、を包含し、前記第２の所定の電圧が前記ディスプレイの論理レベルから独立しているする、方法。
【請求項５４】
前記第２の所定の電圧を前記共通電極に有効な状態とする工程と、前記第１の所定の電圧を前記第１の電圧供給端子に、前記第１の期間に等しい第３の期間の間、有効な状態とする工程と、該第１の所定の電圧を前記第２の電圧供給端子に、前記第２の期間に等しい第４の期間の間、有効な状態とする工程と、を包含する、請求項５３に記載の方法。
【請求項５５】
前記第１の期間の後に、前記第１の所定の電圧を前記第１の電圧供給端子に有効な状態とする工程と、前記第２の期間の後に、該第１の所定の電圧を前記第２の電圧供給端子に有効な状態とする工程、をさらに包含する、請求項５４に記載の方法。
【請求項５６】
前記第３の期間の後に、前記第２の所定の電圧を前記第１の電圧供給端子に有効な状態とする工程と、前記第２の期間の後に、該第２の所定の電圧を前記第４の電圧供給端子に有効な状態とする工程と、をさらに包含する、請求項５５に記載の方法。
【請求項５７】
ディスプレイ駆動回路に請求項１に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項５８】
ディスプレイ駆動回路に請求項６に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項５９】
ディスプレイ駆動回路に請求項３６に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【請求項６０】
ディスプレイ駆動回路に請求項５３に記載の工程を行わせるためのプログラムを備えるコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９Ａ】
【図１９Ｂ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２Ａ】
【図１２Ｂ】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９Ａ】
【図１９Ｂ】
【図２０】
【図２１Ａ】
【図２１Ｂ】
【図２２】
【図２３Ａ】
【図２３Ｂ】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１２−９８７４５（Ｐ２０１２−９８７４５Ａ）
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２０１１−２７８８４１（Ｐ２０１１−２７８８４１）
【出願日】平成２３年１２月２０日（２０１１．１２．２０）
【分割の表示】特願２０００−５４８８５９（Ｐ２０００−５４８８５９）の分割
【原出願日】平成１１年５月７日（１９９９．５．７）
【出願人】（５００１７１７９６）オーロラ システムズ， インコーポレイテッド (5)
【Ｆターム（参考）】
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２３年１２月２０日（２０１１．１２．２０）
【分割の表示】特願２０００−５４８８５９（Ｐ２０００−５４８８５９）の分割
【原出願日】平成１１年５月７日（１９９９．５．７）
【出願人】（５００１７１７９６）オーロラ システムズ， インコーポレイテッド (5)
【Ｆターム（参考）】
[ Back to top ]