高周波部品
【課題】小型かつ高性能の高周波部品を提供する。
【解決手段】高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする高周波部品。
【解決手段】高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする高周波部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品に関する。
【背景技術】
【０００２】
携帯無線システムには、例えば主に欧州で盛んなEGSM（Extended Global System for Mobile Communications）方式及びDCS（Digital Cellular System）方式、米国で盛んなPCS（Personal Communication Service）方式、日本で採用されているPDC（Personal Digital Cellular ）方式等がある。複数のシステムに対応した小型高周波部品として、例えばEGSMとDCSの2つのシステムに対応した高周波スイッチモジュールや、EGSM、DCS及びPCSの3つのシステムに対応した高周波スイッチモジュール等がある。またIEEE802.11規格に代表される無線LANによるデータ通信も現在広く利用されている。無線LANの規格には、周波数帯域等の異なる複数の規格があり、無線LANを用いたマルチバンド通信装置にも種々の高周波回路が使用されている。
【０００３】
携帯電話機の送信側では、比較的大電力の信号を出力するために数W程度のハイパワーアンプ（高周波増幅器）が用いられる。携帯電話機等を小型で低消費電力にするため、DC電力の大部分を消費するハイパワーアンプは、DC-RF電力変換効率（電力付加効率とも言う。）が高く、小型であることが求められる。また携帯電話機等の携帯通信機器に用いられるアンテナスイッチモジュールとハイパワーアンプを組合せた高周波部品では、インピーダンス整合のために高周波回路に出力整合回路が設けられているので、小型化のためには、ハイパワーアンプだけでなく、アンテナスイッチモジュール、出力整合回路等も小型化する必要がある。
【０００４】
出力整合回路は伝送線路に複数のキャパシタを接続して構成されるが、特開2004-147166号に記載の出力整合回路では、高周波増幅器モジュールと高周波スイッチモジュールを一体化した後でインピーダンス整合が微調整できるように、伝送線路が積層体の表層に直線状に設けられている。十分なインピーダンスを確保するために伝送線路は十分に長い必要があるので、特開2004-147166号に記載の出力整合回路は小型化に適さない。また長い伝送線路は導体損失が大きく、高性能化の妨げとなる。
【０００５】
高周波増幅器から出力されて出力整合回路を通過する高周波電力は高調波を含むため、高調波をフィルタ回路等により除去する必要がある。しかしフィルタ回路による高調波の減衰は必ずしも十分ではないので、減衰量を大きくしようとするとフィルタ回路が複雑化・大型化してしまう。このように高調波の抑制と高周波回路の小型化とは両立し難い。
【０００６】
携帯電話システムでは、周囲の携帯電話機との混信を避け、通話品質を安定的に維持するため、基地局から携帯電話へ向けて、発信出力が交信に必要な最小限度のパワーとなるように制御信号（パワーコントロール信号）が送られている。制御信号に基づいて動作するAPC（Automatic Power Control）回路により、送信出力が通話に必要な出力となるように高周波増幅器でゲート電圧が制御される。この制御は、高周波増幅器から出力された電力の検知信号と、基地局からのパワーコントロール信号とを比較することにより行われる。高周波増幅器の出力は、例えばその出力端子に取り付けたカプラにより検出される。ところが、従来カプラは出力整合回路等とは別々にプリント基板上に実装されていたため、実装面積が大きく、携帯通信機の小型化を妨げていた。
【０００７】
特開2003-324326号は、高周波増幅器、出力整合回路及びカプラを一つの基板上に一体的に形成した高周波増幅装置を提案した。しかし出力整合回路及びカプラを一つの基板上に形成すると、高周波部品は必ずしも十分に小型化されない。一般にカプラの主線路及び副線路の長さは使用周波数の波長の約1/4であるが、携帯電話機等で主に用いられる帯域の1/4波長は約15〜100 mmであるため、特開2003-324326号に記載の平面構造では、10 mm角以下と小型の高周波部品は実現できない。また小型化のためにカプラの主線路と副線路を基板上で近づけるとショートのおそれがあるので、主線路と副線路の間隔の低減には限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、小型かつ高性能の高周波部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第一の高周波部品は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする。
【００１０】
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていても良い。
【００１１】
本発明の第二の高周波部品は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って、かつ前記四辺から離間して設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているとともに、前記オーバーコート層の前記縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする。
【００１２】
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていても良い。また前記オーバーコート層の前記三つの縁部のうち対向する二つの縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していても良い。
【発明の効果】
【００１３】
本発明の高周波部品は、オーバーコート層が前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているので、密着性を十分に確保しつつ、端子電極の集積度を上げることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第一の実施形態による高周波回路の等価回路の一例を示す図である。
【図２（ａ）】本発明の第一の実施形態による高周波部品の一例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図２（ｂ）】図2(a) に示す第一の伝送線路の積層構造を示す図である。
【図３（ａ）】本発明の第一の実施形態による高周波部品の他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図３（ｂ）】図3(a) に示す第一の伝送線路の積層構造を示す図である。
【図４（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図４（ｂ）】図4(a) に示す第一の伝送線路の積層構造を示す図である。
【図５（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図５（ｂ）】図5(a) に示す第一の伝送線路の積層構造を示す図である。
【図６（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図６（ｂ）】図6(a) に示す第一の伝送線路の積層構造を示す図である。
【図７】本発明の第一の実施形態による高周波部品を示す展開図である。
【図８】本発明の第一の実施形態による高周波部品に用いる出力整合回路の一例を示す図である。
【図９】本発明の第一の実施形態による高周波回路の等価回路の一例を示す図である。
【図１０】高周波部品の積層体の表面に搭載するベアチップの配置の一例を示す平面図である。
【図１１】高周波部品の積層体の表面に搭載するベアチップの配置の他の例を示す平面図である。
【図１２】本発明の第一の実施形態による高周波部品に用いる出力整合回路の他の例を示す図である。
【図１３】本発明の第一の実施形態による高周波部品に用いる出力整合回路のさらに他の例を示す図である。
【図１４】高周波部品の裏面に設けた端子電極及びオーバーコート層を示す底面図である。
【図１５（ａ）】プリント配線基板に搭載した高周波部品の一例を示す部分断面図である。
【図１５（ｂ）】プリント配線基板に搭載した高周波部品の他の例を示す部分断面図である。
【図１６】本発明の第二の実施形態による高周波回路の等価回路の一例を示す図である。
【図１７】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路用導電体パターンが形成された誘電体層を示す展開図である。
【図１８】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係の一例を示す部分断面図である。
【図１９】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係の他の例を示す部分断面図である。
【図２０】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係のさらに他の例を示す部分断面図である。
【図２１】本発明の第二の実施形態による高周波部品におけるカプラの終端構造の一例を示す図である。
【図２２（ａ）】本発明の第二の実施形態による高周波部品におけるカプラの終端構造の他の例を示す図である。
【図２２（ｂ）】本発明の第二の実施形態による高周波部品におけるカプラの終端構造のさらに他の例を示す図である。
【図２３（ａ）】本発明の第二の実施形態による高周波部品と、出力整合回路を含むパワーアンプ及びカプラを別々にプリント基板に実装した従来例との挿入損失特性の比較を示すグラフである。
【図２３（ｂ）】本発明の第二の実施形態による高周波部品と、50Ωの整合をとって出力整合回路及びカプラを複合化した従来の高周波部品との挿入損失特性の比較を示すグラフである。
【図２４】図21に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２５】図22(a) に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２６】図22(b) に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２７】本発明の第三の実施形態による高周波回路の等価回路の一例を示す図である。
【図２８】本発明の第三の実施形態による高周波回路に用いる出力整合回路の他の例を示す図である。
【図２９】本発明の第三の実施形態による高周波回路に用いる出力整合回路のさらに他の例を示す図である。
【発明を実施するための最良の形態】
【００１５】
アンテナスイッチモジュールを用いた携帯電話機を例にとって、本発明の高周波部品を図面を参照して以下詳細に説明するが、本発明はこれらに限定されるものではない。また各実施形態について個別に説明した構成は特に断りがない限り他の実施形態にもそのまま適用できるので、各実施形態の要件を併せ持つ構成も本発明の範囲内である。
【００１６】
[1] 第一の実施形態
第一の実施形態では、出力整合回路の主伝送線路（第一の伝送線路）の少なくとも一部は、多層基板を構成する各誘電体層上に形成された複数の導電体パターンが積層された構造を有する。図1は本発明の第一の実施形態による高周波回路の等価回路を示す。この高周波回路は、半導体素子Q1と、半導体素子Q1で増幅された高周波電力を受ける出力整合回路（点線で囲まれている）とを有する。出力整合回路の出力端子Poは、例えば図9に示すアンテナスイッチモジュールのEGSM Txの送信端子Tx-LBに接続され、増幅された送信信号はアンテナスイッチに送られる。出力整合回路の第一の伝送線路ASLは、半導体素子Q1と出力端子Poとの間に直列に配置され、出力端子Po側に高周波電力を伝播させる。第一の伝送線路ASLの端部と出力端子Poとの間には直流カットキャパシタCa1が設けられている。
【００１７】
(A) 出力整合回路
図1に示す出力整合回路では、一端が接地された複数のキャパシタCm1、Cm2、Cm3、Cm4が第一の伝送線路ASLに分岐状に接続されており、キャパシタCm1、Cm2、Cm3、Cm4は出力整合回路のインピーダンスを調整する。キャパシタの数は必要に応じて変更可能である。
【００１８】
本実施形態の高周波部品は、出力整合回路を有する高周波回路を、複数の電極付き誘電体層を積層してなる多層基板に構成する。誘電体層は半導体、セラミックス又は樹脂により形成できるが、小型化及び低コスト化の容易さの点からセラミックスが好ましい。多層基板を半導体基板で構成する場合、増幅素子、出力整合回路等の少なくとも一部を半導体基板に一体的に構成しても良い。
【００１９】
半導体素子は多層基板の表面及び／又は内部に配置する。半導体素子を多層基板表面に配置する場合、多層基板の平坦な表面に搭載しても良いし、多層基板の凹部に収納しても良い。また出力整合回路等を構成する伝送線路及びキャパシタの一部を多層基板内に形成し、残部を多層基板の表面上にチップ部品等として配置しても良い。
【００２０】
図2は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されている一例を示す。図2(a) は第一の伝送線路を構成するために各誘電体層上に形成された導電体パターンを示し、図2(b) は導電体パターンの積層構造［図2(a) の左方向から見た］を示す。なお図2(b) には、第4層より上の層に接続されるビア電極等は図示されていない。なお第1層〜第4層は導電体パターンを有する誘電体層のみの層数であり、高周波部品全体の誘電体層の層数と一致している訳ではない。
【００２１】
第一の伝送線路ASLを構成する複数のC字状の導電体パターン5，5，5は積層方向に重なるように第2層から第4層にわたって配置されており、積層方向を中心軸とする螺旋状となるようにビア電極4により直列に接続している。螺旋状の接続により、限られた空間でも高インピーダンスを有する第一の伝送線路ASLが得られる。ただし、導電体パターンの形状、数及び接続の仕方等は図示の例に限らない。例えば、導電体パターンはC字状に限らず、直線状でもL字状でも良く、また円弧状でも良い。さらにビア電極を介して接続した導電体パターンは螺旋状に限らない。
【００２２】
図2(a) において、高周波増幅器の半導体素子は第4層又はそれより上の層に配置され、半導体素子の端子は、第2層に形成された導電体パターン5の第一端1（図1に示す等価回路において半導体素子側の端部）にビア電極3を介して接続される。半導体素子とビア電極3との間にさらに伝送線路用電極パターンを設けても良い。搭載の容易さの観点から、半導体素子は多層基板の表面に配置するのが好ましいが、多層基板内に配置することも可能である。図2に示す例では、複数の導電体パターンからなる第一の伝送線路用の第二端2（図1に示す等価回路において出力端子Po側の端部）は、導電体パターン5の第一端1より半導体素子に近い。この構成は、出力整合回路及びその後段の回路を半導体素子の近くで接続するのに適する。
【００２３】
図2に示す例では、第一の伝送線路の第一端1に最も近い積層位置にある第１層に、複数の導電体パターンと積層方向に重なるようにグランド電極6が形成されており、第4層より上の層（図示せず）にはグランド電極が設けられていない。第一の伝送線路の第一端1がグランド電極6に最も近く、第二端2がグランド電極6から最も遠いので、第二端2側を高インピーダンスにし易く、第一端1側から第二端2側にインピーダンスを増加させて整合をとるのに好適である。このような効果は、第4層より上の層にグランド電極があっても、第一の伝送線路の第一端1とグランド電極6との距離が第二端2と上層のグランド電極との距離より短ければ得られる。
【００２４】
このように第一の伝送線路ASLを複数の誘電体層に渡って設けた複数の導電体パターンを直列に接続することにより形成すると、第一の伝送線路ASLとグランド6との間隔が第一端1から第二端2にいくに従って段階的に大きくなるので、第一の伝送線路ASLの特性インピーダンスもそれに応じて段階的に大きくなる。第一の伝送線路ASLの特性インピーダンスの変化の仕方は限定的ではなく、連続的でも段階的でも良い。ただし、図2に示すような特性インピーダンスの段階的な変化の方が出力整合回路の構成が容易である。図2の場合、一つの誘電体層に形成された導電体パターンによる特性インピーダンスはほぼ一定であり、隣接する誘電体層に形成された導電体パターンにビア電極で接続する部分で特性インピーダンスが変化する。
【００２５】
一般に半導体素子の出力側のインピーダンスは数Ωと低いので、アンテナスイッチモジュール等の後段の回路と50Ωで整合をとるためには、インピーダンスを増加させる必要がある。従って、半導体素子側の第一端1から出力端子Po側の第二端2にかけて第一の伝送線路ASLの特性インピーダンスが増加するのが好ましい。このような第一の伝送線路ASLを図1に示す出力整合回路に用いると、一定の特性インピーダンスを有する第一の伝送線路ASLに分岐状に接続した複数のキャパシタCm1、Cm2、Cm3、Cm4だけでインピーダンスを変化させる場合より、第一の伝送線路ASLを短くすることができる。そのため、出力整合回路及びそれを備えた高周波回路を小型化及び低損失化することができる。
【００２６】
第一端1から第二端2にかけて段階的に大きくなる特性インピーダンスは、図3に示す構成でも実現できる。図3は、積層方向を中心軸とする螺旋状となるように複数の導電体パターンが直列に接続された第一の伝送線路の他の例を示す。図3(a) は第1層から第4層の導電体パターンを示し、図3(b) は第1層から第4層の導電体パターンの積層構造［図3(a) の左方向から見た］を示す。なお図3(b) には第4層より上の層に接続されるビア電極が図示されていない。第1層から第3層に形成された複数の導電体パターン5はビア電極4により直列に接続されて、図2に示すのと逆向きに螺旋状の第一の伝送線路が形成されている。図3に示す例では、第一の伝送線路の第一端1より第二端2の方が半導体素子から遠い。
【００２７】
高周波増幅器の半導体素子は第4層より上の層に配置されており、第3層に形成された導電体パターン5の第一端1にビア電極3を介して接続している。第3層に形成されたC字状の導電体パターン5と第2層に形成されたC字状の導電体パターン5とはビア電極4により直列に接続され、第2層に形成されたC字状の導電体パターン5と第1層に形成されたC字状の導電体パターン5とはビア電極により直列に接続され、積層方向を中心軸とする螺旋状の第一の伝送線路が構成されている。図3に示す例では、第一の伝送線路の第一端1は第3層上にあって半導体素子に近く、第3層から第1層にかけて第一の伝送線路は巻回され、第一の伝送線路の第二端2は第1層上にあって半導体素子から最も遠い。図3に示すように第一の伝送線路の第二端2をビア電極3を介して第4層より上の層（例えば半導体素子を配置した層）に形成した伝送線路の導電体パターンに接続しても良いが、第1層等の誘電体層（多層基板内）上で後段の回路と接続することも可能である。この場合、出力整合回路の後段の回路を半導体素子から積層方向に遠い位置で接続できる。
【００２８】
図3は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されている他の例を示す。この例では、第一の伝送線路用の複数の導電体パターンと積層方向に重なるように、第4層にグランド電極6が形成されている。第1層より下の層、例えば第1層に隣接する層（図示せず）にグランド電極がないので、第一の伝送線路の第一端1がグランド電極に最も近く、第二端2がグランド電極から最も遠い。そのため、図2の構成と同様に、第一の伝送線路の特性インピーダンスは半導体素子側の第一端1から出力端子Po側の第二端2にかけて段階的に増加し、インピーダンス整合がとり易くなっている。なお第1層より下の層にグランド電極があっても、第一の伝送線路の第一端1とグランド電極6との距離が第二端2と下層のグランド電極との距離より短ければ、上記効果は得られる。
【００２９】
図4は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されているさらに他の例を示す。図4(a) は第1層から第4層のグランド電極及び導電体パターンを示し、図4(b) は第1層から第4層のグランド電極及び導電体パターンの積層構造［図4(a) の左方向から見た］を示す。なお図4(b) には第4層より上の層に接続されるビア電極は図示されていない。第4層から第2層に渡って形成された複数の導電体パターン5はビア電極4により直列に接続されて、積層方向に中心軸を有する螺旋状の第一の伝送線路を構成している。図4に示す例では、図2の構成とは逆に、第一の伝送線路の第一端1が半導体素子に近い。
【００３０】
高周波増幅器の半導体素子（図示せず）と第一の伝送線路の第一端1との接続は、半導体素子が第4層に配置された場合には接続線路を介して行い、また半導体素子が第4層より上の層に配置された場合にはビア電極を介して行う。第4層に形成されたC字状の導電体パターン5と第3層に形成されたC字状の導電体パターンとはビア電極4により直列に接続され、第3層に形成されたC字状の導電体パターンと第2層に形成されたC字状の導電体パターンとはビア電極により直列に接続され、積層方向を中心軸とする螺旋状の第一の伝送線路が構成されている。図4に示す例では、第一の伝送線路の第一端1が半導体素子に最も近い積層位置にあるので、第一の伝送線路の巻回方向は第4層から第2層の方向である。図4に示すように第一の伝送線路の第二端2をビア電極3を介して、第三より上の層（例えば半導体素子を配置した層）に形成した伝送線路の導電体パターンに接続しても良いが、第1層の誘電体層上で後段の回路と接続することも可能である。この場合、出力整合回路の後段の回路を半導体素子から積層方向に遠い位置で接続できる。
【００３１】
図4に示す例では、第1層に複数の導電体パターンと積層方向に重なるようにグランド電極6が形成されている。第4層より上の層（例えば第5層）にはグランド電極が設けられていないので、第一の伝送線路の第一端1より第二端2の方がグランド電極に近い。そのため、第一の伝送線路の特性インピーダンスは半導体素子Q1側の第一端1から出力端子Po側の第二端2にかけて段階的に小さくなり、インピーダンス整合が取り易い。図4に示す例は、図2に示す例と第一の伝送線路の巻回方向及びグランド電極の配置が逆である。図4に示す構成は、出力整合回路の一部として部分的にインピーダンスを減少させる手段として用いることもできる。なお上記効果は、第4層より上の層にグランド電極があっても、第一の伝送線路の第二端2とグランド電極6との距離が第一端1と上層のグランド電極との距離より短ければ得られる。
【００３２】
図5は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されているさらに他の例を示す。この例では、第2層及び第3層に形成された導電体パターンの幅は第4層に形成された導電体パターンの幅より大きい。グランド電極に近い方の導電体パターン（第一端1を有する）の幅をグランド電極から遠い方の導電体パターン（第二端2を有する）の幅より大きくすれば、グランド電極に近い側（第一端1側）が低インピーダンスになり、遠い側（第二端2側）が高インピーダンスになる。全ての導電体パターンが異なる幅を有する必要はなく、図5に示すように、少なくとも一部の積層方向に隣り合う導電体パターンの幅がグランド電極6に近いほど大きくなっていれば良い。勿論、第二端2側から誘電体層毎に徐々に導電体パターンの幅を大きくしても良い。また異なる幅を有する導電体パターンの配置は図5に示すものに限らず、図3又は図4に示すものでも良い。このように導電体パターンの幅を変えることによっても、半導体素子Q1側の第一端1から出力端子Po側の第二端2にかけて増大する特性インピーダンスを有する第一の伝送線路ASLが得られる。
【００３３】
図6(a) は導電体パターンを螺旋状に接続する他の例を示し、図6(b) は導電体パターンの積層構造［図6(a) の下方向から見た］を示す。図6に示す例では、第2層及び第5層にL字状の導電体パターン5，5が形成されており、第3層及び第4層にC字状の導電体パターン5，5が形成されており、全ての導電体パターン5，5，5，5はビア電極4，4，4により直列に接続されて、積層方向に中心軸が延びる螺旋状の第一の伝送線路を構成している。ビア電極4で接続される部分は、ビア電極4の周囲の導電体部分を含む。隣接する誘電体層に形成された導電体パターンの重なりを調整することにより、線路間の結合を制御することができる。図6の例では、隣接する誘電体層に形成された導電体パターン5，5はビア電極4で接続される部分でのみ積層方向に重なっているので、線路間結合は小さい。なお第2層と第4層との間及び第3層と第5層との間では導電体パターンは積層方向に重なっているが、複数の誘電体層の介在により離隔しているので、線路間結合への影響は小さい。
【００３４】
導電体パターンを形成する誘電体層の厚さを変えても良い。例えば、一部の隣接導電体パターンの間に複数の誘電体層を設けると、多層基板のレイアウトに制約されずに隣接導電体パターン間の距離を変更することができる。また導電体パターンの間隔を固定せずに各層毎に変えても良い。例えば導電体パターンの間隔が狭いと、パターン長さより電気長さは小さくなり、インダクタンス素子を構成した場合、高Qで狭帯域な特性になる。逆に導電体パターンの間隔が広いと、パターン長さより電気長さが大きくなり、インダクタンス素子を構成した場合、低Qで広帯域な特性になる。
【００３５】
導電体パターンの直列の接続により形成される第一の伝送線路ASLの第一端1及び第二端2は、厳密には第一の伝送線路ASLの螺旋部の端部を指し、第一の伝送線路ASLの末端を指すとは限らない。第一の伝送線路ASL全体が螺旋状であれば、第一の伝送線路ASLの末端が第一端1及び第二端2となるが、螺旋部と半導体素子又は出力端子Poとの接続のためにさらに伝送線路を介することが多い。その場合、接続用伝送線路の末端を第一端1又は第二端2とは呼ばない。図1等では第一の伝送線路ASLの末端に1及び2の番号が付されているが、これは便宜上末端に図示しただけである。螺旋部の外側に接続用伝送線路がある場合には、第一の伝送線路ASLの末端より僅かに内側の位置（螺旋部の端部の位置）に1及び2の番号が付されると理解すべきである。
【００３６】
(B) その他の回路
図1に示す高周波回路のうち高周波増幅器回路について説明する。第一の伝送線路ASLの第一端1は、半導体素子の一種である電界効果スイッチングトランジスタ（FET）Q1のドレインDに接続している。FETQ1のソースは接地され、ゲートはバイポーラスイッチング素子（B-Tr）Q2のコレクタに接続している。
【００３７】
第一の伝送線路ASLの第一端1とFET Q1のドレインDとの接続点は、λ/4ストリップライン等からなるインダクタSL1とキャパシタCa5との直列回路を介して接地され、インダクタSL1とキャパシタCa5との接続点はドレイン電圧端子Vdd1に接続している。FET Q1のゲートとB-Tr Q2のコレクタとの接続点は、キャパシタCa6を介して接地されるとともに、ゲート電圧端子Vgにも接続している。
【００３８】
B-Tr Q2のエミッタは接地され、ベースは伝送線路SL3の一端に接続している。B-Tr Q2のコレクタは、ストリップライン等からなるインダクタSL2とキャパシタCa7との直列回路を介して接地され、インダクタSL2とキャパシタCa7との接続点は、コレクタ電圧端子Vcに接続している。インダクタSL2とキャパシタCa7との接続点は、B-Tr Q2のベースと伝送線路SL3との接続点にも接続している。伝送線路SL3の他端は、キャパシタCa8を介して接地されるとともに、入力端子Pinに接続している。
【００３９】
図1の等価回路における伝送線路及びインダクタはストリップラインで構成されることが多いが、マイクロストリップライン、コプレーナガイドライン等で構成しても良い。また増幅器回路に半導体素子Q3及び電源供給回路を付加して、3段以上のハイパワーアンプとしても良い。トランジスタについては、Q1をFETとし、Q2をB-Trとしたが、Si-MOSFET、GaAs FET、Siバイポーラトランジスタ、GaAs HBT（ヘテロ接合バイポーラトランジスタ）、HEMT（高電子移動度トランジスタ）、MMIC（モノリシックマイクロ波集積回路）等の他のトランジスタを使用しても良い。本例では伝送線路SL3とトランジスタQ2とを直接接続しているが、抵抗を介して接続しても良い。インダクタSL1、SL2はストリップラインに限らず、抵抗、フェライトビーズ、空芯コイル等で代用しても良いが、出力側ほど直流抵抗値が低い素子を使用するのが好ましい。
【００４０】
高周波電力を検出するために、結合する主線路と副線路（結合伝送線路ともいう）を備えたカプラを高周波回路に設けても良い。カプラは、例えば出力整合回路の出力側に設けても良いし、出力整合回路の第一の伝送線路の少なくとも一部を主線路とすることにより出力整合回路と複合化しても良い。複合化の場合、主線路と副線路が多層基板内に形成されているのが好ましい。主線路及び副線路を構成する電極パターンの少なくとも一部を、1つの誘電体層上に対向させて配置しても良く、また誘電体層を介して積層方向に対向させて配置しても良い。両線路の間にセラミックの絶縁材を介在させると、小型化及び高結合性のために両線路の間隔を狭めてもショートするおそれがない。誘電体層の厚さは高精度に制御できるので、両線路の間隔を狭める場合、誘電体層を介した積層方向の配置の方が好ましい。
【００４１】
積層方向の配置の場合、多層基板を上から見たとき、副線路の電極パターンは主線路の電極パターンからはみ出さないように配置されているのが好ましい。具体的には、副線路の電極パターンは主線路の電極パターンの幅の内側に位置しているのが好ましい。このような配置により、主線路の電極パターンと副線路の電極パターンとが多少位置ずれても、両線路の間隔がほとんど変化せず、結合状態の変化も抑制される。
【００４２】
(C) 高周波部品（複合積層モジュール）
本発明の高周波部品は、上記高周波回路を複数の誘電体層からなる多層基板に形成することにより得られる。図7は、高周波部品の一例としてマルチバンド用複合積層高周波部品の一部を示す。第一の伝送線路等の伝送線路やキャパシタの一部は誘電体層からなる多層基板内に形成されている。出力整合回路を構成する素子を全て多層基板に内蔵しても良い。この場合、搭載部品の実装面積の低減、高周波部品の小型化、搭載部品の削減による低コスト化、実装工数及びコストの低減等が期待できる。本実施形態は、高周波回路をセラミックス多層基板に構成しているが、回路の一部を例えば半導体基板に形成しても良い。
【００４３】
図7は、セラミックス多層基板を構成する16層の誘電体層であって、図8に示す出力整合回路を構成する電極パターンが形成されたものを示す。図7の上段は左から第1層（表層）〜第5層を示し、中段は左から第6層〜第11層を示し、下段は左から第12層〜第16層を示す。下段の右端は多層基板の裏面を示す。図7における電極パターンには、図8における対応する回路素子と同じ符号を付してある。多層基板の裏面には、図14に示すように、中央のグランド電極13、及び四辺に沿った端子電極11が設けられており、四隅の端子電極11’は他の端子電極11より大きい。裏面には、端子電極11，11’のうち多層基板の辺に面しない縁部を覆うオーバーコート層12が設けられている。端子電極11，11’が部分的にオーバーコート層12で覆われているので、端子電極11，11’の密着性が向上する。四隅の端子電極11’は他の端子電極11より大きいので、二つの縁部だけオーバーコート層12に覆われても、密着性を十分に確保できる。四隅の端子電極11’の二つの縁部だけオーバーコート層12を設ければ良いので、端子電極の集積度を上げることができる。
【００４４】
図15は、携帯端末等のプリント配線基板（主基板）に実装された高周波部品を模式的に示す。高周波部品14の端子15と主基板20の端子17とは半田19で接合されている。高周波部品14の端子15の周りはオーバーコート層12で覆われており、主基板20の端子17の周りはレジスト層18で覆われている。高周波部品14が主基板20に搭載された状態で、落下衝撃等により大きな外力が働き主基板20が変形した場合、図15(a) に示すように端部のクリアランスが小さいと、搭載されている高周波部品14と主基板20との物理的干渉や接続端子への応力集中等により、端子面が破断するおそれがある。これに対して、高周波部品14の四隅部分にオーバーコート層16がない構成の場合、図15(b) に示すように端部のクリアランスを大きくとれるため、主基板20との物理的干渉を回避することができ、端子接続の信頼性を確保できる。この構成は、端子を裏面に有する高周波部品であれば、その中の高周波回路の構造に関係なく採用できる。
【００４５】
図7に示すように、出力整合回路の伝送線路を構成する導電体パターン（電極パターンともいう）は、低周波側がL101〜L105及びLp101〜103であり、高周波側がL201〜L205及びLp201である。これらのうち、L101〜L105及びL201〜L205はそれぞれ低周波側及び高周波側の第一の伝送線路ASLを構成している。L102〜L104は低周波側の第一の伝送線路ASLの螺旋部を構成し、L202〜L204は高周波側の第一の伝送線路ASLの螺旋部を構成している。キャパシタを構成する電極パターンは、低周波側がC101〜C102、Cp101〜103及びCs101であり、高周波側がC201〜C202及びCp201〜203である。
【００４６】
図8に示す出力整合回路は、第一の伝送線路ASL以外にキャパシタ及び他の伝送線路を備えている。図12は出力整合回路の他の例を示す。この出力整合回路は、第一の伝送線路ASLと、一端が第一の伝送線路ASLに分岐状に接続し、他端が接地されている複数の第一のキャパシタCm1、Cm2、Cm3及びCm4とを有する。キャパシタCm1、Cm2及びCm3と第一の伝送線路ASLとの間にそれぞれ第二の伝送線路Lm1、Lm2及びLm3が直列に接続している。図12に示す出力整合回路は、伝送線路及びキャパシタの組合せにより出力整合に必要なインピーダンスを有するとともに、直列共振回路としての機能も発揮する。伝送線路Lm1とキャパシタCm1、伝送線路Lm2とキャパシタCm2、及び伝送線路Lm3とキャパシタCm3の各組合せは、インダクタンスとキャパシタンスにより直列共振回路を構成し、不要帯域を大きく減衰できる。例えば、出力整合回路を通過する周波数fの高周波電力のn倍（nは2以上の自然数）の周波数に一致するように直列共振回路の共振周波数を調整することにより、2f帯、3f帯等のn倍高調波を減衰させる。出力整合回路に設けた各共振回路の共振周波数を、出力整合回路の入力側（半導体素子側）から順に2倍波、3倍波、4倍波の周波数に一致させるのが好ましい。なおキャパシタCm4の位置は半導体素子側でも良いが、図12に示すように出力端子側に配置するとロスを低減できるため好ましい。直列共振機能は図8に示す例でも同様に得られる。
【００４７】
図13は出力整合回路のさらに別の例を示す。この例では、第一の伝送線路ASLに、入力側（半導体素子側）から順に、キャパシタCm1のみ、伝送線路Lm2とキャパシタCm2との直列共振回路、キャパシタCm-3のみ、及び伝送線路Lm4とキャパシタCm4との直列共振回路が分岐状に接続している。さらに、伝送線路Lm2とキャパシタCm2との直列共振回路と、伝送線路Lm4とキャパシタCm4との直列共振回路の間に、第一の伝送線路ASLに並列にキャパシタCm5が接続され、並列共振回路を構成している。このように直列共振回路の間に並列共振回路が挟まれた配置により、伝送損失が低減し、減衰特性が向上する。優れた減衰特性を得るには、第一の伝送線路ASLの一部とキャパシタCm5からなる並列共振回路と、伝送線路Lm4とキャパシタCm4からなる直列共振回路の第一の伝送線路ASLとの接続点との間隔をλ/40以上とするのが好ましい。
【００４８】
図7に示すように、第1層、第9層、第8層、第7層及び第2層は低周波側の第一の伝送線路用の導電体パターンL101、L102、L103、L104及びL105を有し、導電体パターンL102、L103及びL104はビア電極を介して螺旋状に接続している。第1層には導電体パターンL101に接続した半導体素子が搭載されている。また第1層、第10層、第8層、第7層及び第2層は高周波側の第一の伝送線路用の導電体パターンL201、L202、L203、L204及びL205を有し、導電体パターンL202、L203及びL204はビア電極を介して螺旋状に接続している。第1層上の半導体素子には導電体パターンL101が接続している。
【００４９】
第一の伝送線路ASLは一つのラインで構成しても良いが、複数の誘電体層にわたって形成された複数の導電体パターンを直列に接続して構成する方が好ましい。図7に示す例では、第一の伝送線路ASLは下層（低周波側は第9層、高周波側は第10層）から上層（低周波側及び高周波側とも第2層）にかけて螺旋状に形成されている。例えば低周波側の第一の伝送線路ASLについて見ると、その螺旋状部分を構成する複数の導電体パターンのうち半導体素子に最も近い導電体パターンL102は第9層に形成されていて第12層のグランド電極に最も近く、導電体パターンL103及びL104は順に第8層及び第7層とグランド電極から遠ざかるように配置されている。インピーダンス変換機能を有する出力整合回路では入力側を低インピーダンスとし、出力側をほぼ50Ωとする必要があるが、この条件は上記配置により容易に達成できる。これは、高周波側の第一の伝送線路ASLについても同様である。
【００５０】
第一の伝送線路ASLを従来の直線構造又はミアンダ構造から螺旋状の積層構造に変更することにより、線路間の電磁結合が強まり、線路長の短縮が可能となる。これは、高周波部品の小型化に有利である。また図7に示す例では導電体パターンはグランド電極を介さないで配置されているので、伝送線路のインピーダンスを一定にするために導電体パターンとグランド電極を交互に積層する場合のように線路長が長くなることはない。
【００５１】
低周波側の第一の伝送線路の一部である導電体パターンL104はカプラの主線路を兼ねており、導電体パターンL104に対向して副線路の導電体パターン301が配置されている。また高周波側の第一の伝送線路の一部である導電体パターンL204はカプラの主線路を兼ねており、導電体パターンL204に対向して副線路の導電体パターン401が配置されている。このようにカプラの主線路及び副線路の電極パターンは、誘電体層を介して積層方向に対向して配置されている。第一の伝送線路の螺旋部分及びカプラは、第12層のグランド電極と第2層のグランド電極との間に配置されている。なお図7には明瞭化のために、入力整合回路、段間整合回路、電源供給回路等を構成する他の導電体パターンが省略されている。
【００５２】
本発明の高周波部品の一例として、出力整合回路に、送信系と受信系の接続を切り換えるスイッチ回路を有するアンテナスイッチモジュールが接続した構成を説明する。出力整合回路とアンテナスイッチモジュールとの間で、例えばほぼ50Ωにインピーダンス整合をとる必要がある。
【００５３】
図9は本発明の高周波部品に用いることができるクワッドバンド用アンテナスイッチモジュールの等価回路の一例を示す。このアンテナスイッチモジュールは、低周波帯のGSM850（送信周波数：824〜849 MHz、受信周波数：869〜894 MHz）及びEGSM帯域（送信周波数：880〜915 MHz、受信周波数：925〜960 MHz）、高周波帯のDCS帯域（送信周波数：1710〜1785 MHz、受信周波数：1805〜1880 MHz）及びPCS帯域（送信周波数：1850〜1910 MHz、受信周波数：1930〜1990 MHz）を用いる。これらの帯域以外に、PDC800帯域（810〜960 MHz）、GPS帯域（1575.42 MHz）、PHS帯域（1895〜1920 MHz）、Bluetooth帯域（2400〜2484 MHz）、CDMA2000、TD-SCDMA等も用いることができる。勿論、アンテナスイッチモジュールは、クワッドバンドに限らず、トリプルバンド又はデュアルバンドとしても良い。
【００５４】
図9に示すアンテナスイッチモジュールは、低周波側フィルタ及び高周波側フィルタにより構成された分波回路（ダイプレクサ）Dipと、分波回路Dipの低周波側フィルタの後段に配置され、制御端子Vcから供給される電圧により送信端子Tx-LBと受信端子Rx-LBとを切り換える第一のスイッチ回路SW1と、分波回路Dipの高周波側フィルタの後段に配置され、制御端子Vcから供給される電圧により送信端子Tx-HBと受信端子Rx-HBとを切り換える第二のスイッチ回路SW2とを備える。低周波側の送信端子Tx-LB及び受信端子Rx-LBはGSM及びEGSMに共用され、高周波側の送信端子Tx-HB及び受信端子Rx-HBはDCS及びPCSに共用される。低周波側の受信端子Rx-LB及び高周波側の受信端子Rx-HBは、本モジュールが搭載される携帯端末が使用される地域により選択的に使用される。例えば、欧州ではRx-LBをEGSM、Rx-HBをDCSに割り当て、米国ではRx-LBをGSM、Rx-HBをPCSに割り当てる。受信端子Rx-LB及びRx-HBの後段にさらにスイッチ回路を設けて、4つの受信端子としても良い。
【００５５】
アンテナ端子ANTと接続する分波回路Dipは、GSM及びEGSMの送受信信号を通過させるがDCS及びPCSの送受信信号を減衰させる低周波側フィルタと、DCS及びPCSの送受信信号を通過させるがGSM及びEGSMの送受信信号を減衰させる高周波側フィルタとを備えている。低周波側フィルタ及び高周波側フィルタは、それぞれ伝送線路及びキャパシタからなるローパスフィルタ及びハイパスフィルタにより構成されるが、バンドパスフィルタ又はノッチフィルタにより構成しても良い。
【００５６】
低周波側フィルタとしてのローパスフィルタにおいて、伝送線路LL1は、低周波側のGSM及びEGSM帯域の信号を低損失で通過させるが、高周波側のDCS及びPCS帯域の信号に対して高インピーダンスとなって通過を阻止する。伝送線路LL2及びキャパシタCL1は、DCS及びPCS帯域に共振周波数有する直列共振回路を構成し、DCS及びPCS帯域の信号をグランドに落とす。高周波側フィルタとしてのハイパスフィルタにおいて、キャパシタCH4、CH5は、高周波側のDCS及びPCS帯域の信号を低損失で通過させるが、低周波側のGSM及びEGSM帯域の信号に対して高インピーダンスとなって通過を阻止する。伝送線路LH4及びキャパシタCH6は、GSM及びEGSM帯域に共振周波数を有する直列共振回路を構成し、GSM及びEGSM帯域の信号をグランドに落とす。
【００５７】
送信端子Tx-LBと受信端子Rx-LBとを切り換える第一のスイッチ回路SW1、及び送信端子Tx-HBと受信端子Rx-HBとを切り換える第二のスイッチ回路SW2はいずれも、スイッチ素子及び伝送線路を主要素子とする。スイッチ素子としてはPINダイオードが好適であるが、SPDT（Single Pole Dual Throw）、SP3T等のSPnT型のFETスイッチや、pHEMT、MES-FET等のGaAsスイッチのようなFETスイッチも使用できる。PINダイオードを使用したスイッチ回路はGaAsスイッチより安価にスイッチ回路を構築できるが、GaAsスイッチはPINダイオードを使用したスイッチ回路より低消費電力化が可能である。従って、これらの利点を生かすように両者を選択する。
【００５８】
GSM/EGSMの送信端子Tx-LBとGSM/EGSMの受信端子Rx-LBとを切り換える第一のスイッチ回路SW1は、2つのダイオードDg1、Dg2及び2つの伝送線路Lg1、Lg2を主要素子とする。ダイオードDg1のアノードは分波回路Dipの低周波側フィルタに接続し、ダイオードDg1のカソードは、伝送線路LL3及びキャパシタCL2、CL3により構成されたL型のローパスフィルタLPF1に接続している。伝送線路LL3のTx-LB側端部とグランドとの間に伝送線路Lg1が接続している。伝送線路Lg1は低周波帯においてグランドレベルがオープン（高インピーダンス状態）に見える程度のインダクタンス（約10〜100 nHが望ましい）を有するチョークコイルで代用しても良い。伝送線路Lg1はローパスフィルタの送信端側のインピーダンスを調整する機能も有し、π型ローパスフィルタの場合に必要な線路長より長くするのが好ましい。
【００５９】
ローパスフィルタLPF1は、GSM/EGSMのパワーアンプ（図示せず）から入力されるGSM/EGSM送信信号を通過させるが、それに含まれる高調波歪みを十分に減衰させる特性を有するのが好ましい。インダクタンスを有する伝送線路LL3とキャパシタCL3は、GSM/EGSM送信周波数の2倍又は3倍の共振周波数を有する並列共振回路を構成する。本例では、パワーアンプから入力されるGSM/EGSM送信信号に含まれる高調波歪みを十分に減衰させるため、共振周波数を約3倍に設定している。
【００６０】
上記並列共振回路を二段に接続しても良い。この場合、送信端子側の並列共振回路の共振周波数を送信周波数の3倍に、アンテナ端子側の並列共振回路の共振周波数を送信周波数の2倍に設定すると良い。二つの並列共振回路の両端に接地容量を設ける代りに、二つの並列共振回路の接続部に接地容量を配置すると、アンテナスイッチモジュールと、半導体素子及び出力整合回路を有する高周波部品（高周波増幅器モジュール）とのインピーダンスの位相関係を好適に調整でき、もってアンテナから放射される不要高調波を低減することができる。また二段の並列共振回路の場合、近接する二つの螺旋状伝送線路の相互干渉を抑制するために、二つの螺旋状伝送線路の巻回方向を逆にするのが好ましい。二つの螺旋状伝送線路を逆巻回方向にすると、同じ巻回方向の場合より線路長を約10%短くでき、もって小型化及び線路損失の低減化が達成できる。逆巻回方向の配線はローパスフィルタに限らず、他の伝送線路にも適用できるが、特に線路長短縮効果のため、λ/4線路等の比較的長い伝送線路に用いると有効である。
【００６１】
キャパシタCg6、Cg2、Cg1はDCカット機能及び位相調整機能を有する。DCカット機能により、ダイオードDg1及びDg2を含む回路に制御用直流電圧を印加できるようになる。ダイオードDg1のアノードと受信端子Rx-LBとの間には伝送線路Lg2が介挿され、伝送線路Lg2とグランドとの間にダイオードDg2及びキャパシタCg1が接続している。キャパシタCg1は、ダイオードの寄生インダクタンスを打ち消すように使用周波数帯で直列共振する容量を有する。ダイオードDg2のアノードと制御端子Vc1との間に、ダイオードDg2のバイアス電流を制御するための抵抗Rgが直列に接続している。本例では抵抗Rgは100〜200Ωであるが、回路構成に応じて適宜変更できる。制御端子Vc1とグランドとの間に接続されたキャパシタCvgは、制御用電源へのノイズの混入を阻止する。伝送線路Lg1及びLg2はいずれも、λ/4共振器として機能するように、共振周波数がGSM/EGSMの送信信号の周波数帯域内となる線路長を有するのが好ましい。例えば、伝送線路Lg1及びLg2の共振周波数をGSMの送信周波数のほぼ中間の周波数（869.5 MHz）とすると、所望の周波数帯域内で優れた挿入損失特性が得られる。
【００６２】
コントロール電源Vc1がHighの時には、ダイオードDg1及びDg2はともにONとなり、ダイオードDg2と伝送線路Lg2の接続点がグランドレベルとなり、λ/4共振器である伝送線路Lg2のインピーダンスは無限大となる。従って、コントロール電源Vc1がHighの時には、分波回路Dip〜低周波側受信端子Rx-LBの経路では信号は通過できず、分波回路Dip〜低周波側送信端子Tx-LBの経路では信号は通過できる。一方、コントロール電源Vc1がLowの時には、ダイオードDg1及びDg2がOFFとなり、分波回路Dip〜低周波側送信端子Tx-LBの経路では信号は通過できず、分波回路Dip〜低周波側受信端子Rx-LBの経路では信号は通過できる。以上の構成により、低周波側信号の送受信が切り替えられる。
【００６３】
DCS及びPCSの受信端子Rx-HBとDCS及びPCSの送信端子Tx-HBとを切り換える第二のスイッチ回路SW2は、2つのダイオードDd1及びDd2と、2つの伝送線路Ld1及びLd2とを主要素子とする。ダイオードDd1のアノードは分波回路Dipの高周波側フィルタに接続し、ダイオードDd1のカソードは伝送線路LH5とキャパシタCH7、CH8とにより構成されたL型のローパスフィルタLPF2に接続している。伝送線路LH5のTx-HB側端部とグランドとの間に伝送線路Ld1が接続している。伝送線路Ld1は高周波帯においてグランドレベルがオープン（高インピーダンス状態）に見える程度のインダクタンス（約5〜60nHが望ましい）を有するチョークコイルで代用しても良い。伝送線路Ld1はローパスフィルタLPF2の送信端側のインピーダンスを調整する機能も有し、π型ローパスフィルタの場合に必要な線路長より長くするのが好ましい。ローパスフィルタLPF2は、DCS及びPCSのパワーアンプ（図示せず）から入力される送信信号を通過させるが、それに含まれる高調波歪み（2倍以上）を十分に減衰させる特性を有するのが好ましい。ダイオードDd1に並列接続されたインダクタLsとキャパシタCsの直列回路は、OFF時にダイオードDd1の容量成分を相殺することにより、送信端子Tx-HBとアンテナ端子ANTとの間、及び送信端子Tx-HBと受信端子Rx-HBとの間のアイソレーションを確保する機能を有する。
【００６４】
伝送線路Ld1及びLd2は、λ/4共振器として機能するため、共振周波数がDCS及びPCSの送信信号の周波数帯域内に入るような線路長を有するのが好ましく、送信信号の中間の周波数となる線路長を有するのが特に好ましい。例えば、伝送線路Ld1及びLd2の共振周波数をDCS帯域とPCS帯域の送信周波数のほぼ中間の周波数（1810 MHz）とすると、2つの送信信号を1つの回路で扱うことができる。
【００６５】
キャパシタCd2はDCカット機能及び位相調整機能を有する。DCカット機能により、ダイオードDd1及びDd2を含む回路に制御用直流電圧を印加できるようになる。伝送線路Ld2の一端は分波回路Dipの高周波側フィルタを構成するキャパシタCH5に接続しており、伝送線路Ld2の他端とグランドの間にはダイオードDd2及びキャパシタCd1が接続している。キャパシタCd1の容量は、使用周波数帯で直列共振してダイオードDd2の寄生インダクタンスを打ち消すように設定されている。ダイオードDd2のアノードには抵抗Rdを介して制御端子Vc2が接続している。抵抗Rdは、ダイオードDd2のバイアス電流を制御するために本例では100〜200Ωと設定したが、回路構成に応じて適宜変更することができる。キャパシタCvdは、制御用電源へのノイズの混入を阻止する。キャパシタCd5はDCカット用である。
【００６６】
コントロール電源Vc2がHighの時には、ダイオードDd1、Dd2はともにONとなり、ダイオードDd2と伝送線路Ld2の接続点はグランドレベルとなり、λ/4共振器である伝送線路Ld2のインピーダンスは無限大となる。従って、コントロール電源Vc2がHighの時には、分波回路Dip〜高周波側受信端子Rx-HBの経路では信号は通過できないが、分波回路Dip〜高周波側送信端子Tx-HBの経路では信号は通過できる。一方、コントロール端子Vc2がLowの時には、ダイオードDd1及びDd2がOFFとなり、分波回路Dip〜高周波側送信端子Tx-HBの経路では信号は通過できず、分波回路Dip〜高周波側受信端子Rx-HBの経路では信号は通過できる。
【００６７】
インダクタL1は、アンテナ端子ANTに静電気、落雷等による過電流が印加された場合、それをグランドに逃がし、モジュールの破壊を防止する機能を有する。インダクタL2とキャパシタCg2、及びインダクタL5とキャパシタCd2はそれぞれハイパス型の接続位相調整回路として機能し、高周波増幅器HPAから漏れる高調波を抑制する。アンテナスイッチのインピーダンスと、基本波では共役整合となり、不要なn倍波では非共役整合となるように調整する。L3、C2、L4及びC1は、250 MHz付近に共振点を有するLC共振回路及びLCハイパス回路を構成し、静電パルスを減衰させて受信端子に入るのを防止する。C3は整合調整用のキャパシタである。
【００６８】
送信信号に含まれる高調波歪みを除去する第一及び第二のローパスフィルタLPF1、LPF2を送信経路に設けるのは好ましいが、必須ではない。図9に示す例では、第一のローパスフィルタLPF1は第一のスイッチ回路SW1における第一のダイオードDg1と伝送線路Lg1との間に配置されているが、分波器Dipと第一のスイッチ回路SW1との間に配置しても良いし、伝送線路Lg1と低周波側送信端子Tx-LBとの間に配置しても良い。同様に、第二のローパスフィルタLPF2は分波器Dipと第二のスイッチ回路SW2との間に配置しても良いし、伝送線路Ld1と高周波側送信端子Tx-HBとの間に配置しても良い。要すると、第一及び第二のローパスフィルタLPF1、LPF2は、送信信号が通過する分波器Dip〜送信端子Txとの間の送信経路のどこに設けても良い。第二のローパスフィルタLPF2において、グランドに接続するキャパシタを伝送線路Ld1と並列に配置して並列共振回路を構成すると、伝送線路Ld1の線路長をλ/4より短くできる。またチョークコイルを使用すると、インダクタンスを小さくできる。
【００６９】
高周波側をDCS帯域（送信周波数：1710〜1785 MHz、受信周波数：1805〜1880 MHz）とPCS帯域（送信周波数：1850〜1910 MHz、受信周波数：1930〜1990 MHz）とに分け、独立の受信端子を設けたクワッドバンドアンテナスイッチモジュールとすることもできる。さらに低周波側もGSM850（送信周波数：824〜849 MHz、受信周波数：869〜894 MHz）とEGSM（送信周波数：880〜915 MHz、受信周波数：925〜960 MHz）とに分け、全ての受信端子を独立させたクワッドバンドアンテナスイッチモジュールとすることもできる。この場合、送信系には共通端子を用い、受信系にはGSM850とEGSM又はDCSとPCSを切り替えるスイッチを接続する。スイッチの代わりに、GSM850又はEGSMのλ/4共振器となる伝送線路、及びDCS又はPCSのλ/4共振器となる伝送線路を用いて、周波数を分けても良い。
【００７０】
誘電体層を形成するセラミックグリーンシートには、950℃以下の低温同時焼成が可能なLＴCCを用いるのが好ましい。例えば、Al2O3換算で10〜60質量％のAl、SiO2換算で25〜60質量％のSi、SrO換算で7.5〜50質量％のSr、TiO2換算で20質量％以下のTi、Bi2O3換算で0.1〜10質量％のBi、Na2O換算で0.1〜5質量％のNa、K2O換算で0.1〜5質量％のK、CuO換算で0.01〜5質量％のCu、及びMnO2換算で0.01〜5質量％のMnを含有するセラミック組成物を用いる。伝送線路やキャパシタを形成しやすいように、グリーンシートの厚さは20〜200μmが好ましい。導電材は銀系ぺーストが好ましい。スルーホールを有する各グリーンシートに伝送線路及びキャパシタを電極パターンにより形成するとともに、ビア電極を形成する。電極パターンを有するグリーンシートを積層して圧着した後、950℃で焼成することにより、積層体（多層基板）が得られる。積層体は、縦横が6 mm以下で高さが0.5 mm以下、例えば5.8 mm×5.8 mm×0.45 mmと小型化できる。積層体の上面にダイオード、トランジスタ、チップインダクタ及びチップキャパシタを搭載し、その上に金属ケースを被せて完成品とする。完成品の高さは約1.25 mmである。金属ケースの代わりに、樹脂封止パッケージとしても良く、この場合の高さは約1.2 mmである。
【００７１】
高周波増幅器とスイッチ回路は出力整合回路を介して接続されるので、集積化が進むと、高周波増幅器用ベアチップと、スイッチ回路用ベアチップは多層基板の表面に近接して搭載されるようになり、それらに接続されるワイヤも近接するようになる。ここで、図11に示すように高周波増幅器用ベアチップ7の出力端子及びそのワイヤが接続する積層体の電極10が入力端子及びそのワイヤが接続する積層体の電極9よりスイッチ回路用ベアチップ8に近いと、高周波増幅器用ベアチップ7の出力端子に接続したワイヤからスイッチ回路用ベアチップ8に接続したワイヤに電力放射により不要信号の飛びつきが生じ、スイッチ回路の不安定動作及びノイズの混入が起こる。これに対して、図10に示すように高周波増幅器用ベアチップ7の出力端子及びそのワイヤが接続する積層体の電極10が入力端子及びそのワイヤが接続する積層体の電極9よりスイッチ回路用ベアチップ8から遠いと、不要信号の飛びつきが抑制される。その上、かなりの発熱源である高周波増幅器用ベアチップ7の最終段増幅器がスイッチ回路用ベアチップ8から遠ざかるので、スイッチ回路の温度上昇による特性変化が防止できる。
【００７２】
本発明の効果を確認するため、本発明の出力整合回路を有する高周波部品、及び従来の出力整合回路を有する高周波部品を、実装面積及び通過損失について比較した。低周波側の出力整合回路について言うと、従来の高周波部品は約15 mmの総伝送線路長及び約16 mm2の実装面積を必要とし、通過損失は1.4 dBであった。一方、本発明の高周波部品の総伝送線路長は約10 mmと従来の高周波部品の約65％であり、実装面積は約4 mm2と従来の約25％であり、通過損失は1.0 dBと著しく低減されていた。これらの効果は高周波側の出力整合回路についても同様に得られた。このように本発明により高周波部品の小型化及び高性能化が実現できることが分った。
【００７３】
図7に示す高周波部品において、全てのグリーンシートは2つの領域に区分され、高周波増幅器HPAを構成する電極パターンは左側領域に配置され、アンテナスイッチモジュールASMを構成する電極パターンは右側領域に配置されている。これにより特性劣化を招くことなく高周波部品の小型化ができる。また高周波増幅器HPAとアンテナスイッチモジュールASMと積層体内で一体化することにより、両者を接続する線路が短縮されるだけでなく、プリント配線基板上の配線も必要でなくなり、線路損失が低減する。その上、高周波増幅器HPAとアンテナスイッチモジュールASMの一体化のため、両者に設けられていた整合回路をまとめることができ、かつインピーダンス整合も容易になる。そのため、高周波部品の小型化、低損失化、出力効率化等を達成できる。
【００７４】
[2] 第二の実施形態
図16は第二の実施形態による高周波部品の回路を示す。この高周波部品は出力整合回路に高周波電力を検出するためのカプラを有する。第一の実施形態と同じ構成及び機能の説明は省略する。
【００７５】
(A) 出力整合回路
出力整合回路の第一の伝送線路ASLを構成する伝送線路部ASL1、ASL2及びASL3の間に、一端が接地されたキャパシタCa2、Ca3及びCa4が接続されている。この出力整合回路は高周波電力を検出するカプラを有する。第一の伝送線路ASLの一部であるASL1はカプラの主線路としても使用され、カプラの副線路CSL1と結合する。副線路CSL1の第一端Pcの出力は、高周波増幅器HPAの出力電力を制御するために検波器に送られる。副線路CSL1の第二端Ptは一般に50Ωの抵抗Rで終端するが、結合度及びアイソレーションの調整のため、抵抗Rの抵抗値を適宜変更しても良い。
【００７６】
図16に示す例では、カプラは出力整合回路の一部をなしている。この構成により、カプラを別体とする必要がないので高周波部品が小型化され、またカプラを含めた出力整合回路により出力端子Poとのマッチングを取ることができる。例えば、カプラの副線路CSL1と結合する主線路（伝送線路部ASL1）のインピーダンスは、半導体素子側では50Ω未満（例えば40Ω）であり、出力端子Po側では50Ωである。
【００７７】
カプラの主線路（出力整合回路の伝送線路部ASL1）及び副線路CSL1はセラミック積層体のような多層基板内に形成される。図17は高周波部品を構成する全16層のうち第6層から第8層を示す。図1に示す例と同様に、全ての層は2つの領域に区分され、高周波増幅器HPAを構成する電極パターンは左側領域に配置され、アンテナスイッチモジュールASMを構成する電極パターンは右側領域に配置されている。図17では出力整合回路及びカプラを構成する他の部分は省略されている。
【００７８】
図17に示すように、第一の伝送線路を含む出力整合回路の電極パターン105〜108と副線路CSL1の電極パターン109及び110は誘電体層上に形成され、主線路と副線路は誘電体層を介して対向している。電極パターン105、106は低周波側の出力整合回路の第一の伝送線路の一部である。カプラの主線路ASL1を兼ねる電極パターン105に対向して、副線路CSL1の電極パターン109が配置されている。電極パターン107、108は高周波側の出力整合回路の第一の伝送線路の一部である。カプラの主線路を兼ねる電極パターン107に対向して、副線路の電極パターン110が配置されている。主線路と副線路が誘電体層を介して配置されているため、両者の間隔を狭めてもショートするおそれがない。
【００７９】
図18は第一の伝送線路の電極パターンと副線路の電極パターンとの関係の一例を示す。第一の伝送線路の電極パターン101、102，103は異なる誘電体層100に形成されており、副線路の電極パターン104は電極パターン101、102，103と別の誘電体層に形成されている。
【００８０】
図19は第一の伝送線路の電極パターンと副線路の電極パターンとの関係の別の例を示す。第一の伝送線路の電極パターン101、102、103が形成された複数の誘電体層のうち、電極パターン101が形成された誘電体層に副線路の電極パターン104が形成されている。すなわち、主線路を兼ねる伝送線路部の電極パターンと副線路の電極パターンとは誘電体層上で対向している。この場合も両線路間に絶縁性セラミックスを介在させても良い。対向する両線路の間隔は一定であるのが好ましい。
【００８１】
図20は、主線路を兼ねる第一の伝送線路の電極パターン101と副線路の電極パターン104とが誘電体層を介して対向している例を示す。主線路と副線路の結合度はそれらの間隔で決まり、その間隔は誘電体層の厚さで決まる。セラミックス誘電体層は、厚さを高精度に制御できるので好ましい。
【００８２】
図20に示す例では、副線路の電極パターン104の幅は、主線路を兼ねる第一の伝送線路の電極パターン101の幅より狭く、かつ上から見たとき電極パターン104は電極パターン101の幅より内側に位置している（電極パターン101からはみださない）。この構成により、電極パターン101及び104が多少位置ずれしても両者の間隔は変化せず、それに伴う結合状態の変化も抑制できる。
【００８３】
図21に示すようにカプラの副線路の第二端Pt（出力モニタと反対側）を抵抗Rtを介して接地し、終端する。また図22(a) に示すように、抵抗Rtに並列に接続したキャパシタCtの他端を接地し、終端しても良い。副線路の一端を並列接続された抵抗及びキャパシタで終端すると、主線路及び副線路の線路長を短くでき、小型化に有利である。また線路長の調整だけでアイソレーションピーク及びキャパシタンスの調整ができるので、調整が簡便である。さらにカップリング量の傾斜が平坦となり、広帯域化が可能となる。さらに図22(b) に示すように、抵抗Rtに並列に、キャパシタCtと伝送線路LtのLC直列共振回路を接続し、端部を接地して、終端しても良い。この構成により副線路をより短縮できる。伝送線路Ltの介在によりキャパシタCtを小さくできるため、小型化に有利であり、またアイソレーションピークの調整及び広帯域化の効果が顕著になる。図21及び図22に示すカプラの副線路の終端構造は、出力整合回路とカプラが一体化されているか否かによらない。
【００８４】
キャパシタCtを多層基板内に電極パターンで形成すると小型化に有利であり、また多層基板への搭載部品とすると、製品毎に調整でき、不良率を低下させることができる。伝送線路Ltについても同様である。
【００８５】
(B) 高周波部品（複合積層モジュール）
第二の実施形態の高周波部品は、インピーダンス整合をとった出力整合回路及びアンテナスイッチモジュールを有し、出力整合回路の一部をなすカプラを具備する。出力整合回路とアンテナスイッチモジュールとの間で整合をとれば良いので、出力整合回路とアンテナスイッチモジュールとの間にカプラを設ける場合より、高周波部品は小型化及び低損失化される。なおこれらの接続の整合は、VSWR（Voltage Standing Wave Ratio）を1.5以下とすれば良く、1.2以下が好ましい。カプラ以外の部分は図9に示す第一の実施形態と同じであるので、その説明を省略する。
【００８６】
第一の実施形態と同様に得られる積層体の大きさは約5.8 mm×5.8 mm×0.45 mmであり、積層体の上面にダイオードやトランジスタ及びチップインダクタ、チップキャパシタを搭載する。金属ケースを被せた完成品の高さは約1.25 mmであり、樹脂封止した完成品の高さは約1.2 mmである。
【００８７】
本実施形態の高周波部品（出力整合回路とカプラが50Ω未満のインピーダンスで整合されている）の挿入損失は、出力整合回路を含むパワーアンプ及びカプラを別々にプリント基板に実装した場合（従来例）より、低周波側（GSM、EGSM）及び高周波側（DCS、PCS）ともに約0.15〜0.25 dBも改善された。この改善は、パワーアンプの効率に換算すると約2〜3％である。図23(a) は750 MHz〜1 GHzにおける低周波側における挿入損失の改善を示す。挿入損失の改善は高周波側でも同様である。
【００８８】
また本発明の上記高周波部品を、出力整合回路及びカプラを複合化した高周波部品（両者は50Ωの整合をとった）と比較した。挿入損失は低周波側（GSM、EGSM）、高周波側（DCS、PCS）ともに約0.1〜0.15 dBの大きな改善が見られた。図23(b) は750 MHz〜1 GHzにおける低周波側での挿入損失の改善を示す。この改善は、パワーアンプの効率に換算すると約1〜2％である。挿入損失の改善は高周波側でも同様である。ほぼ限界に達したパワーアンプの効率が1％以上も改善されたことは、著しい効果であると言える。
【００８９】
図21に示す抵抗Rtのみによる終端のカプラを0.1 dBの挿入損失及び−20 dBの結合度で設計した場合、図24に示すように、方向性は−8 dBであり、アイソレーションは約−30 dBであった。挿入損失及び結合度を変えない設計で、キャパシタによる終端の例［図22(a)］では、図25に示すように、方向性及びアイソレーションはいずれも12 dB以上も大幅に向上した。またキャパシタ及び伝送線路による終端の例［図22(b)］では、図26に示すように、方向性は16 dB以上も向上し、アイソレーションは17 dB以上も向上した。
【００９０】
サイズについては、従来の個別実装では、カプラは約1 mm3の体積及び約2〜4 mm2の実装面積を必要とした。また単にカプラと出力整合回路を一体化した場合でも、高周波部品を各周波数帯で約1 mm3（2帯域では約2 mm3）大型化した。しかし本実施形態では、容量終端の場合に約0.4 mm3、容量と伝送線路の終端の場合に約0.5 mm3以下の体積で済むため、高周波部品のサイズを変えずに複合化できる。このとき、副線路長は低周波側で約2 mm、高周波側で約1 mmであり、ともに3 mm以下にできた。
【００９１】
[3] 第三の実施形態
図27は本発明の第三の実施形態による高周波部品であって、第一の伝送線路に分岐状に接続している共振回路を有する高周波部品の一例を示す。第一及び第二の実施形態と同じ構成及び機能については説明を省略する。勿論、第三の実施形態の構成は、図示の高周波部品に限らず、高周波増幅器及び出力整合回路を有する高周波部品に広く適用できる。
【００９２】
(A) 出力整合回路
一端が接地された複数のキャパシタCm1、Cm2、Cm3、Cm4が伝送線路ASLに分岐状に接続した図1に示す第一の実施形態の出力整合回路に対して、第三の実施形態では第一の伝送線路に分岐状に共振回路が接続している。共振回路としてはLC共振回路、スタブ等が挙げられる。LC共振回路としては、例えば第一の伝送線路ASLに分岐状に接続した第二の伝送線路と、一端が第二の伝送線路に接続し、他端が接地された第一のキャパシタとからなる直列共振回路、及び第一の伝送線路ASLに直列に接続された第三の伝送線路と、第三の伝送線路に並列に接続された第二のキャパシタとからなる並列共振回路が挙げられる。
【００９３】
図27に示す例では、第一の伝送線路ASLに分岐状に複数の接地された第一のキャパシタCm1、Cm2、Cm3、Cm4が接続しており、第一のキャパシタCm2、Cm3、Cm4と第一の伝送線路ASLとの間にそれぞれ第二の伝送線路Lm2、Lm3、Lm4が直列に接続している。図27に示す出力整合回路は、第二の伝送線路及び第一のキャパシタの組合せにより出力整合に必要なインピーダンスを得るとともに、以下の機能を発揮する。第二の伝送線路Lm2と第一のキャパシタCm2、第二の伝送線路Lm3と第一のキャパシタCm3、及び第二の伝送線路Lm4と第一のキャパシタCm4の各組合せは直列共振回路を構成する。例えば、出力整合回路の減衰極が高周波電力（周波数f）の2f波、3f波等のn倍高調波（nは2以上の自然数）の少なくとも一つにほぼ一致するように直列共振回路の少なくとも一つの共振周波数を調整すると、n倍高調波を著しく減衰させることができる。第一の伝送線路ASLに分岐状に接続する第一のキャパシタ及び第二の伝送線路からなる直列共振回路の数は、減衰すべき帯域の数に応じて設定すれば良い。
【００９４】
その上、第二の伝送線路及び第一のキャパシタの定数値の変更、及び直列共振回路の第一の伝送線路ASLへの接続点の調整等によりインピーダンス整合を調整できる。第二の伝送線路及び第一のキャパシタの定数値は、1/[2π(LC)1/2]により表される直列共振回路の共振周波数を一定にしたまま、変更できる。このような設計自由度の向上により、所望のインピーダンス整合及び減衰特性を維持したまま、通過損失を低減するために第一の伝送線路ASLを短くすることができる。
【００９５】
図28は第三の実施形態の出力整合回路の他の例を示す。この出力整合回路は、一端が第一の伝送線路ASLに分岐状に接続し、他端が接地された3つのキャパシタCm1、Cm2及びCm3と、キャパシタCm2及びCm3と第一の伝送線路ASLとの間にそれぞれ直列に接続した第二の伝送線路Lm2及びLm3と、第一の伝送線路ASLに直列に接続された第三の伝送線路Lm5と、第三の伝送線路Lm5に並列に接続された第二のキャパシタCｍ5とを有する。第三の伝送線路Lm5と第二のキャパシタCｍ5は並列共振回路を構成し、並列共振回路の共振周波数を不要帯域周波数と一致させることにより不要帯域を減衰することができる。この構成により、接地電極が存在しない場合でも並列共振回路を構成でき、高調波の減衰を達成できる。図28の場合も、第一のキャパシタと第二の伝送線路とからなる直列共振回路の数は、減衰すべき帯域の数等に応じて設定すれば良い。例えば直列共振回路を2f帯、並列共振回路を3f帯とすると、小型の三次元実装構造で、高調波電力成分のなかでも比較的大電力の2倍高調波及び3倍高調波を効果的に減衰させることができる。なお図28では並列共振回路が第二端2側に設けられているが、第一端1側でも直列共振回路の間でも良い。
【００９６】
第一の伝送線路ASLに直列共振回路が接続した図27の構成、及び第一の伝送線路ASLに直列共振回路及び並列共振回路が接続した図28の構成においては、挿入損失の低減及び不要帯域の減衰量の増大を両立させるため、2倍波共振回路は半導体素子側に配置するのが好ましい。また半導体素子側から順に、2f帯、3f帯、4f帯と順に減衰すべき高調波の周波数が高くなるのが好ましい。広帯域化のために、半導体素子側で第一の伝送線路ASLに接続する素子はキャパシタのみでも良い。
【００９７】
図29は第三の実施形態の出力整合回路のさらに他の例を示す。この出力整合回路は、図28に示す出力整合回路の並列共振回路に、一端が第三の伝送線路Lm5の出力端子側端に接続され、他端が第二のキャパシタCm5の出力端子側端に接続された第四の伝送線路Lm6と、一端が第四の伝送線路Lm6の他端に接続され、他端が接地された第三のキャパシタCm6とを設けた構造を有する。伝送線路Lm5、Lm6及びキャパシタCm5、Cm6は有極型ローパスフィルタとほぼ同じ構造を有するため、図28の並列共振回路（Lm5、Cm5）より減衰量が多く、減衰帯域が広い。さらに図29の構造では、減衰極の調整とインピーダンス整合の調整との両立が簡単である。図29では共振回路（Lm5、Lm6、Cm5、Cm6）が第二端2側に設けられているが、第一端1側でも直列共振回路の間でも良い。挿入損失の低減及び不要帯域の減衰量の増大を両立させるため、半導体素子側から順に、例えば3f帯の減衰極を有する直列共振回路（Lm2、Cm2）、2f帯の減衰極を有する共振回路（Lm5、Lm6、Cm5、Cm6）、及び4f帯の減衰極を有する直列共振回路（Lm3、Cm3）を接続しても良い。
【００９８】
(B) 高周波部品（複合積層モジュール）
本実施形態による高周波部品は、Lm2、Cm2等からなる直列共振回路（図27）、Lm5、Cm5からなる並列共振回路（図28）、又はLm5、Lm6、Cm5、Cm6からなる共振回路（図29）を有する以外、第一の実施形態による高周波部品と基本的に同じ構造を有する。また図27〜29に明記されていないが、第一の伝送線路の一部を主線路とし、それに並列に副線路を設けてカップラを構成しても良い。高周波部品を構成する誘電体層及び導電体パターンは第一及び第二の実施形態と同じでよい。さらに第一の伝送線路を多層基板内で複数の導電体パターンを直列に接続することにより構成するとともに、複数の導電体パターンの少なくとも一つに共振回路を接続すると、高性能の高周波部品をさらに小型化できる。
【００９９】
第一及び第二の実施形態と同様に得られた積層体の大きさは約5.8 mm×5.8 mm×0.45 mmであり、積層体の上面にダイオード、トランジスタ、チップインダクタ及びチップキャパシタを搭載し、金属ケースの被覆又は樹脂封止パッケージにより完成品とする。完成品の高さは、金属ケースの場合約1.25 mmであり、樹脂封止パッケージの場合約1.2 mmである。
【０１００】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【０１０１】
実施例1〜3、参考例1
図27〜29に示す共振回路を有する出力整合回路を具備する高周波部品（実施例1〜3）と、共振回路を有さない出力整合回路を具備する高周波部品（参考例1）とを、低周波側の高周波特性（挿入損失及び高調波の減衰量）、出力整合回路を構成する伝送線路を形成するのに必要な電極パターンの合計長さ、及び容量値の合計（電極パターン及び搭載部品の両方）について比較した。結果を表1に示す。
【０１０２】
表1
【０１０３】
表1（続き）
注：*出力整合回路を構成する伝送線路を形成するのに必要な電極パターンの合計長さ。
【０１０４】
共振回路を有する実施例1〜3は、挿入損失については共振回路を設けていない参考例1と同等以上であり、2倍波〜4倍波の減衰量については参考例1より大幅に改善されており、また電極パターンの合計長さ及び容量値の合計についてはいずれも参考例1より低減しており、高周波部品が小型化されたことが分る。これから、共振回路を有する出力整合回路を用いることにより、高周波特性に優れた小型の高周波部品が得られることが分かる。なお上記比較は低周波側の出力整合回路に関するが、高周波側の出力整合回路でも同様である。
【０１０５】
インピーダンス設計の観点から伝送線路とグランド電極との距離は重要であり、伝送線路の電極パターンの方がキャパシタの電極パターンより設計上の制約が多い。従って、キャパシタの電極パターンより伝送線路の電極パターンの設計を優先する。さらに出力整合回路の第一の伝送線路の構造は挿入損失に大きな影響を与えるので、実施例及び参考例のいずれも第一の伝送線路の構造を同じにし、中でも重要な設計値である第一の伝送線路の電極パターンとグランド電極との距離を同じ約75μｍとした。第一の伝送線路の電極パターンとグランド電極の距離が増大すると、第一の伝送線路を短くでき、挿入損失が低減する。例えば誘電体層を厚くして前記距離を100μｍ以上にすると、高周波特性はさらに向上する。
【０１０６】
実施例4及び5、参考例1
図1及び図27の出力整合回路に図16に示すようにカプラを設けた高周波部品（実施例4及び5）を、参考例1の高周波部品と比較した結果、実施例4及び5の出力整合回路の挿入損失は、参考例1のものより低周波側（GSM、EGSM）及び高周波側（DCS、PCS）とも約0.1〜0.25 dBだけ低減されていた。これはパワーアンプの重要な特性である効率に換算すると、約1〜3％の改善に相当する。ほぼ限界に達したパワーアンプの効率を鑑みれば、出力整合回路の一部をカプラと共用することにより1％以上の効率改善が得られたということは、本発明の著しい効果であると言える。
【０１０７】
カプラの特性に関しては、容量終端の出力整合回路（実施例4）は参考例1のものより方向性が12 dB以上、アイソレーションが12 dB以上と大幅に向上した。また容量と伝送線路による終端の出力整合回路（実施例5）は参考例1のものより方向性が16 dB以上、アイソレーションが17 dB以上とさら向上した。
【０１０８】
実装体積に関しては、容量終端の出力整合回路（実施例4）及び容量と伝送線路終端の出力整合回路（実施例5）はともに約0.4 mm3と、0.5 mm2未満であった。また副線路長は、低周波側で約2 mm、高周波側で約1 mmと、ともに3 mm未満であった。このように第一の伝送線路の一部をカプラの主線路とする本発明の構造は高周波部品の大幅な小型化を可能にすることが分かる。
【技術分野】
【０００１】
本発明は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品に関する。
【背景技術】
【０００２】
携帯無線システムには、例えば主に欧州で盛んなEGSM（Extended Global System for Mobile Communications）方式及びDCS（Digital Cellular System）方式、米国で盛んなPCS（Personal Communication Service）方式、日本で採用されているPDC（Personal Digital Cellular ）方式等がある。複数のシステムに対応した小型高周波部品として、例えばEGSMとDCSの2つのシステムに対応した高周波スイッチモジュールや、EGSM、DCS及びPCSの3つのシステムに対応した高周波スイッチモジュール等がある。またIEEE802.11規格に代表される無線LANによるデータ通信も現在広く利用されている。無線LANの規格には、周波数帯域等の異なる複数の規格があり、無線LANを用いたマルチバンド通信装置にも種々の高周波回路が使用されている。
【０００３】
携帯電話機の送信側では、比較的大電力の信号を出力するために数W程度のハイパワーアンプ（高周波増幅器）が用いられる。携帯電話機等を小型で低消費電力にするため、DC電力の大部分を消費するハイパワーアンプは、DC-RF電力変換効率（電力付加効率とも言う。）が高く、小型であることが求められる。また携帯電話機等の携帯通信機器に用いられるアンテナスイッチモジュールとハイパワーアンプを組合せた高周波部品では、インピーダンス整合のために高周波回路に出力整合回路が設けられているので、小型化のためには、ハイパワーアンプだけでなく、アンテナスイッチモジュール、出力整合回路等も小型化する必要がある。
【０００４】
出力整合回路は伝送線路に複数のキャパシタを接続して構成されるが、特開2004-147166号に記載の出力整合回路では、高周波増幅器モジュールと高周波スイッチモジュールを一体化した後でインピーダンス整合が微調整できるように、伝送線路が積層体の表層に直線状に設けられている。十分なインピーダンスを確保するために伝送線路は十分に長い必要があるので、特開2004-147166号に記載の出力整合回路は小型化に適さない。また長い伝送線路は導体損失が大きく、高性能化の妨げとなる。
【０００５】
高周波増幅器から出力されて出力整合回路を通過する高周波電力は高調波を含むため、高調波をフィルタ回路等により除去する必要がある。しかしフィルタ回路による高調波の減衰は必ずしも十分ではないので、減衰量を大きくしようとするとフィルタ回路が複雑化・大型化してしまう。このように高調波の抑制と高周波回路の小型化とは両立し難い。
【０００６】
携帯電話システムでは、周囲の携帯電話機との混信を避け、通話品質を安定的に維持するため、基地局から携帯電話へ向けて、発信出力が交信に必要な最小限度のパワーとなるように制御信号（パワーコントロール信号）が送られている。制御信号に基づいて動作するAPC（Automatic Power Control）回路により、送信出力が通話に必要な出力となるように高周波増幅器でゲート電圧が制御される。この制御は、高周波増幅器から出力された電力の検知信号と、基地局からのパワーコントロール信号とを比較することにより行われる。高周波増幅器の出力は、例えばその出力端子に取り付けたカプラにより検出される。ところが、従来カプラは出力整合回路等とは別々にプリント基板上に実装されていたため、実装面積が大きく、携帯通信機の小型化を妨げていた。
【０００７】
特開2003-324326号は、高周波増幅器、出力整合回路及びカプラを一つの基板上に一体的に形成した高周波増幅装置を提案した。しかし出力整合回路及びカプラを一つの基板上に形成すると、高周波部品は必ずしも十分に小型化されない。一般にカプラの主線路及び副線路の長さは使用周波数の波長の約1/4であるが、携帯電話機等で主に用いられる帯域の1/4波長は約15〜100 mmであるため、特開2003-324326号に記載の平面構造では、10 mm角以下と小型の高周波部品は実現できない。また小型化のためにカプラの主線路と副線路を基板上で近づけるとショートのおそれがあるので、主線路と副線路の間隔の低減には限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、小型かつ高性能の高周波部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第一の高周波部品は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする。
【００１０】
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていても良い。
【００１１】
本発明の第二の高周波部品は、高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って、かつ前記四辺から離間して設けられ、前記裏面の端子電極の一部を覆うオーバーコート層を有し、前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているとともに、前記オーバーコート層の前記縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする。
【００１２】
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていても良い。また前記オーバーコート層の前記三つの縁部のうち対向する二つの縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していても良い。
【発明の効果】
【００１３】
本発明の高周波部品は、オーバーコート層が前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているので、密着性を十分に確保しつつ、端子電極の集積度を上げることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第一の実施形態による高周波回路の等価回路の一例を示す図である。
【図２（ａ）】本発明の第一の実施形態による高周波部品の一例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図２（ｂ）】図2(a) に示す第一の伝送線路の積層構造を示す図である。
【図３（ａ）】本発明の第一の実施形態による高周波部品の他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図３（ｂ）】図3(a) に示す第一の伝送線路の積層構造を示す図である。
【図４（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図４（ｂ）】図4(a) に示す第一の伝送線路の積層構造を示す図である。
【図５（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図５（ｂ）】図5(a) に示す第一の伝送線路の積層構造を示す図である。
【図６（ａ）】本発明の第一の実施形態による高周波部品のさらに他の例の一部であって、出力整合回路の第一の伝送線路用の導電体パターンが形成された誘電体層を示す展開図である。
【図６（ｂ）】図6(a) に示す第一の伝送線路の積層構造を示す図である。
【図７】本発明の第一の実施形態による高周波部品を示す展開図である。
【図８】本発明の第一の実施形態による高周波部品に用いる出力整合回路の一例を示す図である。
【図９】本発明の第一の実施形態による高周波回路の等価回路の一例を示す図である。
【図１０】高周波部品の積層体の表面に搭載するベアチップの配置の一例を示す平面図である。
【図１１】高周波部品の積層体の表面に搭載するベアチップの配置の他の例を示す平面図である。
【図１２】本発明の第一の実施形態による高周波部品に用いる出力整合回路の他の例を示す図である。
【図１３】本発明の第一の実施形態による高周波部品に用いる出力整合回路のさらに他の例を示す図である。
【図１４】高周波部品の裏面に設けた端子電極及びオーバーコート層を示す底面図である。
【図１５（ａ）】プリント配線基板に搭載した高周波部品の一例を示す部分断面図である。
【図１５（ｂ）】プリント配線基板に搭載した高周波部品の他の例を示す部分断面図である。
【図１６】本発明の第二の実施形態による高周波回路の等価回路の一例を示す図である。
【図１７】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路用導電体パターンが形成された誘電体層を示す展開図である。
【図１８】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係の一例を示す部分断面図である。
【図１９】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係の他の例を示す部分断面図である。
【図２０】本発明の第二の実施形態による高周波部品の一部であって、出力整合回路の第一の伝送線路とカプラの副線路との位置関係のさらに他の例を示す部分断面図である。
【図２１】本発明の第二の実施形態による高周波部品におけるカプラの終端構造の一例を示す図である。
【図２２（ａ）】本発明の第二の実施形態による高周波部品におけるカプラの終端構造の他の例を示す図である。
【図２２（ｂ）】本発明の第二の実施形態による高周波部品におけるカプラの終端構造のさらに他の例を示す図である。
【図２３（ａ）】本発明の第二の実施形態による高周波部品と、出力整合回路を含むパワーアンプ及びカプラを別々にプリント基板に実装した従来例との挿入損失特性の比較を示すグラフである。
【図２３（ｂ）】本発明の第二の実施形態による高周波部品と、50Ωの整合をとって出力整合回路及びカプラを複合化した従来の高周波部品との挿入損失特性の比較を示すグラフである。
【図２４】図21に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２５】図22(a) に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２６】図22(b) に示すカプラのアイソレーション及び方向性を示すグラフである。
【図２７】本発明の第三の実施形態による高周波回路の等価回路の一例を示す図である。
【図２８】本発明の第三の実施形態による高周波回路に用いる出力整合回路の他の例を示す図である。
【図２９】本発明の第三の実施形態による高周波回路に用いる出力整合回路のさらに他の例を示す図である。
【発明を実施するための最良の形態】
【００１５】
アンテナスイッチモジュールを用いた携帯電話機を例にとって、本発明の高周波部品を図面を参照して以下詳細に説明するが、本発明はこれらに限定されるものではない。また各実施形態について個別に説明した構成は特に断りがない限り他の実施形態にもそのまま適用できるので、各実施形態の要件を併せ持つ構成も本発明の範囲内である。
【００１６】
[1] 第一の実施形態
第一の実施形態では、出力整合回路の主伝送線路（第一の伝送線路）の少なくとも一部は、多層基板を構成する各誘電体層上に形成された複数の導電体パターンが積層された構造を有する。図1は本発明の第一の実施形態による高周波回路の等価回路を示す。この高周波回路は、半導体素子Q1と、半導体素子Q1で増幅された高周波電力を受ける出力整合回路（点線で囲まれている）とを有する。出力整合回路の出力端子Poは、例えば図9に示すアンテナスイッチモジュールのEGSM Txの送信端子Tx-LBに接続され、増幅された送信信号はアンテナスイッチに送られる。出力整合回路の第一の伝送線路ASLは、半導体素子Q1と出力端子Poとの間に直列に配置され、出力端子Po側に高周波電力を伝播させる。第一の伝送線路ASLの端部と出力端子Poとの間には直流カットキャパシタCa1が設けられている。
【００１７】
(A) 出力整合回路
図1に示す出力整合回路では、一端が接地された複数のキャパシタCm1、Cm2、Cm3、Cm4が第一の伝送線路ASLに分岐状に接続されており、キャパシタCm1、Cm2、Cm3、Cm4は出力整合回路のインピーダンスを調整する。キャパシタの数は必要に応じて変更可能である。
【００１８】
本実施形態の高周波部品は、出力整合回路を有する高周波回路を、複数の電極付き誘電体層を積層してなる多層基板に構成する。誘電体層は半導体、セラミックス又は樹脂により形成できるが、小型化及び低コスト化の容易さの点からセラミックスが好ましい。多層基板を半導体基板で構成する場合、増幅素子、出力整合回路等の少なくとも一部を半導体基板に一体的に構成しても良い。
【００１９】
半導体素子は多層基板の表面及び／又は内部に配置する。半導体素子を多層基板表面に配置する場合、多層基板の平坦な表面に搭載しても良いし、多層基板の凹部に収納しても良い。また出力整合回路等を構成する伝送線路及びキャパシタの一部を多層基板内に形成し、残部を多層基板の表面上にチップ部品等として配置しても良い。
【００２０】
図2は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されている一例を示す。図2(a) は第一の伝送線路を構成するために各誘電体層上に形成された導電体パターンを示し、図2(b) は導電体パターンの積層構造［図2(a) の左方向から見た］を示す。なお図2(b) には、第4層より上の層に接続されるビア電極等は図示されていない。なお第1層〜第4層は導電体パターンを有する誘電体層のみの層数であり、高周波部品全体の誘電体層の層数と一致している訳ではない。
【００２１】
第一の伝送線路ASLを構成する複数のC字状の導電体パターン5，5，5は積層方向に重なるように第2層から第4層にわたって配置されており、積層方向を中心軸とする螺旋状となるようにビア電極4により直列に接続している。螺旋状の接続により、限られた空間でも高インピーダンスを有する第一の伝送線路ASLが得られる。ただし、導電体パターンの形状、数及び接続の仕方等は図示の例に限らない。例えば、導電体パターンはC字状に限らず、直線状でもL字状でも良く、また円弧状でも良い。さらにビア電極を介して接続した導電体パターンは螺旋状に限らない。
【００２２】
図2(a) において、高周波増幅器の半導体素子は第4層又はそれより上の層に配置され、半導体素子の端子は、第2層に形成された導電体パターン5の第一端1（図1に示す等価回路において半導体素子側の端部）にビア電極3を介して接続される。半導体素子とビア電極3との間にさらに伝送線路用電極パターンを設けても良い。搭載の容易さの観点から、半導体素子は多層基板の表面に配置するのが好ましいが、多層基板内に配置することも可能である。図2に示す例では、複数の導電体パターンからなる第一の伝送線路用の第二端2（図1に示す等価回路において出力端子Po側の端部）は、導電体パターン5の第一端1より半導体素子に近い。この構成は、出力整合回路及びその後段の回路を半導体素子の近くで接続するのに適する。
【００２３】
図2に示す例では、第一の伝送線路の第一端1に最も近い積層位置にある第１層に、複数の導電体パターンと積層方向に重なるようにグランド電極6が形成されており、第4層より上の層（図示せず）にはグランド電極が設けられていない。第一の伝送線路の第一端1がグランド電極6に最も近く、第二端2がグランド電極6から最も遠いので、第二端2側を高インピーダンスにし易く、第一端1側から第二端2側にインピーダンスを増加させて整合をとるのに好適である。このような効果は、第4層より上の層にグランド電極があっても、第一の伝送線路の第一端1とグランド電極6との距離が第二端2と上層のグランド電極との距離より短ければ得られる。
【００２４】
このように第一の伝送線路ASLを複数の誘電体層に渡って設けた複数の導電体パターンを直列に接続することにより形成すると、第一の伝送線路ASLとグランド6との間隔が第一端1から第二端2にいくに従って段階的に大きくなるので、第一の伝送線路ASLの特性インピーダンスもそれに応じて段階的に大きくなる。第一の伝送線路ASLの特性インピーダンスの変化の仕方は限定的ではなく、連続的でも段階的でも良い。ただし、図2に示すような特性インピーダンスの段階的な変化の方が出力整合回路の構成が容易である。図2の場合、一つの誘電体層に形成された導電体パターンによる特性インピーダンスはほぼ一定であり、隣接する誘電体層に形成された導電体パターンにビア電極で接続する部分で特性インピーダンスが変化する。
【００２５】
一般に半導体素子の出力側のインピーダンスは数Ωと低いので、アンテナスイッチモジュール等の後段の回路と50Ωで整合をとるためには、インピーダンスを増加させる必要がある。従って、半導体素子側の第一端1から出力端子Po側の第二端2にかけて第一の伝送線路ASLの特性インピーダンスが増加するのが好ましい。このような第一の伝送線路ASLを図1に示す出力整合回路に用いると、一定の特性インピーダンスを有する第一の伝送線路ASLに分岐状に接続した複数のキャパシタCm1、Cm2、Cm3、Cm4だけでインピーダンスを変化させる場合より、第一の伝送線路ASLを短くすることができる。そのため、出力整合回路及びそれを備えた高周波回路を小型化及び低損失化することができる。
【００２６】
第一端1から第二端2にかけて段階的に大きくなる特性インピーダンスは、図3に示す構成でも実現できる。図3は、積層方向を中心軸とする螺旋状となるように複数の導電体パターンが直列に接続された第一の伝送線路の他の例を示す。図3(a) は第1層から第4層の導電体パターンを示し、図3(b) は第1層から第4層の導電体パターンの積層構造［図3(a) の左方向から見た］を示す。なお図3(b) には第4層より上の層に接続されるビア電極が図示されていない。第1層から第3層に形成された複数の導電体パターン5はビア電極4により直列に接続されて、図2に示すのと逆向きに螺旋状の第一の伝送線路が形成されている。図3に示す例では、第一の伝送線路の第一端1より第二端2の方が半導体素子から遠い。
【００２７】
高周波増幅器の半導体素子は第4層より上の層に配置されており、第3層に形成された導電体パターン5の第一端1にビア電極3を介して接続している。第3層に形成されたC字状の導電体パターン5と第2層に形成されたC字状の導電体パターン5とはビア電極4により直列に接続され、第2層に形成されたC字状の導電体パターン5と第1層に形成されたC字状の導電体パターン5とはビア電極により直列に接続され、積層方向を中心軸とする螺旋状の第一の伝送線路が構成されている。図3に示す例では、第一の伝送線路の第一端1は第3層上にあって半導体素子に近く、第3層から第1層にかけて第一の伝送線路は巻回され、第一の伝送線路の第二端2は第1層上にあって半導体素子から最も遠い。図3に示すように第一の伝送線路の第二端2をビア電極3を介して第4層より上の層（例えば半導体素子を配置した層）に形成した伝送線路の導電体パターンに接続しても良いが、第1層等の誘電体層（多層基板内）上で後段の回路と接続することも可能である。この場合、出力整合回路の後段の回路を半導体素子から積層方向に遠い位置で接続できる。
【００２８】
図3は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されている他の例を示す。この例では、第一の伝送線路用の複数の導電体パターンと積層方向に重なるように、第4層にグランド電極6が形成されている。第1層より下の層、例えば第1層に隣接する層（図示せず）にグランド電極がないので、第一の伝送線路の第一端1がグランド電極に最も近く、第二端2がグランド電極から最も遠い。そのため、図2の構成と同様に、第一の伝送線路の特性インピーダンスは半導体素子側の第一端1から出力端子Po側の第二端2にかけて段階的に増加し、インピーダンス整合がとり易くなっている。なお第1層より下の層にグランド電極があっても、第一の伝送線路の第一端1とグランド電極6との距離が第二端2と下層のグランド電極との距離より短ければ、上記効果は得られる。
【００２９】
図4は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されているさらに他の例を示す。図4(a) は第1層から第4層のグランド電極及び導電体パターンを示し、図4(b) は第1層から第4層のグランド電極及び導電体パターンの積層構造［図4(a) の左方向から見た］を示す。なお図4(b) には第4層より上の層に接続されるビア電極は図示されていない。第4層から第2層に渡って形成された複数の導電体パターン5はビア電極4により直列に接続されて、積層方向に中心軸を有する螺旋状の第一の伝送線路を構成している。図4に示す例では、図2の構成とは逆に、第一の伝送線路の第一端1が半導体素子に近い。
【００３０】
高周波増幅器の半導体素子（図示せず）と第一の伝送線路の第一端1との接続は、半導体素子が第4層に配置された場合には接続線路を介して行い、また半導体素子が第4層より上の層に配置された場合にはビア電極を介して行う。第4層に形成されたC字状の導電体パターン5と第3層に形成されたC字状の導電体パターンとはビア電極4により直列に接続され、第3層に形成されたC字状の導電体パターンと第2層に形成されたC字状の導電体パターンとはビア電極により直列に接続され、積層方向を中心軸とする螺旋状の第一の伝送線路が構成されている。図4に示す例では、第一の伝送線路の第一端1が半導体素子に最も近い積層位置にあるので、第一の伝送線路の巻回方向は第4層から第2層の方向である。図4に示すように第一の伝送線路の第二端2をビア電極3を介して、第三より上の層（例えば半導体素子を配置した層）に形成した伝送線路の導電体パターンに接続しても良いが、第1層の誘電体層上で後段の回路と接続することも可能である。この場合、出力整合回路の後段の回路を半導体素子から積層方向に遠い位置で接続できる。
【００３１】
図4に示す例では、第1層に複数の導電体パターンと積層方向に重なるようにグランド電極6が形成されている。第4層より上の層（例えば第5層）にはグランド電極が設けられていないので、第一の伝送線路の第一端1より第二端2の方がグランド電極に近い。そのため、第一の伝送線路の特性インピーダンスは半導体素子Q1側の第一端1から出力端子Po側の第二端2にかけて段階的に小さくなり、インピーダンス整合が取り易い。図4に示す例は、図2に示す例と第一の伝送線路の巻回方向及びグランド電極の配置が逆である。図4に示す構成は、出力整合回路の一部として部分的にインピーダンスを減少させる手段として用いることもできる。なお上記効果は、第4層より上の層にグランド電極があっても、第一の伝送線路の第二端2とグランド電極6との距離が第一端1と上層のグランド電極との距離より短ければ得られる。
【００３２】
図5は、第一の伝送線路の少なくとも一部が積層方向を中心軸とする螺旋状に形成されているさらに他の例を示す。この例では、第2層及び第3層に形成された導電体パターンの幅は第4層に形成された導電体パターンの幅より大きい。グランド電極に近い方の導電体パターン（第一端1を有する）の幅をグランド電極から遠い方の導電体パターン（第二端2を有する）の幅より大きくすれば、グランド電極に近い側（第一端1側）が低インピーダンスになり、遠い側（第二端2側）が高インピーダンスになる。全ての導電体パターンが異なる幅を有する必要はなく、図5に示すように、少なくとも一部の積層方向に隣り合う導電体パターンの幅がグランド電極6に近いほど大きくなっていれば良い。勿論、第二端2側から誘電体層毎に徐々に導電体パターンの幅を大きくしても良い。また異なる幅を有する導電体パターンの配置は図5に示すものに限らず、図3又は図4に示すものでも良い。このように導電体パターンの幅を変えることによっても、半導体素子Q1側の第一端1から出力端子Po側の第二端2にかけて増大する特性インピーダンスを有する第一の伝送線路ASLが得られる。
【００３３】
図6(a) は導電体パターンを螺旋状に接続する他の例を示し、図6(b) は導電体パターンの積層構造［図6(a) の下方向から見た］を示す。図6に示す例では、第2層及び第5層にL字状の導電体パターン5，5が形成されており、第3層及び第4層にC字状の導電体パターン5，5が形成されており、全ての導電体パターン5，5，5，5はビア電極4，4，4により直列に接続されて、積層方向に中心軸が延びる螺旋状の第一の伝送線路を構成している。ビア電極4で接続される部分は、ビア電極4の周囲の導電体部分を含む。隣接する誘電体層に形成された導電体パターンの重なりを調整することにより、線路間の結合を制御することができる。図6の例では、隣接する誘電体層に形成された導電体パターン5，5はビア電極4で接続される部分でのみ積層方向に重なっているので、線路間結合は小さい。なお第2層と第4層との間及び第3層と第5層との間では導電体パターンは積層方向に重なっているが、複数の誘電体層の介在により離隔しているので、線路間結合への影響は小さい。
【００３４】
導電体パターンを形成する誘電体層の厚さを変えても良い。例えば、一部の隣接導電体パターンの間に複数の誘電体層を設けると、多層基板のレイアウトに制約されずに隣接導電体パターン間の距離を変更することができる。また導電体パターンの間隔を固定せずに各層毎に変えても良い。例えば導電体パターンの間隔が狭いと、パターン長さより電気長さは小さくなり、インダクタンス素子を構成した場合、高Qで狭帯域な特性になる。逆に導電体パターンの間隔が広いと、パターン長さより電気長さが大きくなり、インダクタンス素子を構成した場合、低Qで広帯域な特性になる。
【００３５】
導電体パターンの直列の接続により形成される第一の伝送線路ASLの第一端1及び第二端2は、厳密には第一の伝送線路ASLの螺旋部の端部を指し、第一の伝送線路ASLの末端を指すとは限らない。第一の伝送線路ASL全体が螺旋状であれば、第一の伝送線路ASLの末端が第一端1及び第二端2となるが、螺旋部と半導体素子又は出力端子Poとの接続のためにさらに伝送線路を介することが多い。その場合、接続用伝送線路の末端を第一端1又は第二端2とは呼ばない。図1等では第一の伝送線路ASLの末端に1及び2の番号が付されているが、これは便宜上末端に図示しただけである。螺旋部の外側に接続用伝送線路がある場合には、第一の伝送線路ASLの末端より僅かに内側の位置（螺旋部の端部の位置）に1及び2の番号が付されると理解すべきである。
【００３６】
(B) その他の回路
図1に示す高周波回路のうち高周波増幅器回路について説明する。第一の伝送線路ASLの第一端1は、半導体素子の一種である電界効果スイッチングトランジスタ（FET）Q1のドレインDに接続している。FETQ1のソースは接地され、ゲートはバイポーラスイッチング素子（B-Tr）Q2のコレクタに接続している。
【００３７】
第一の伝送線路ASLの第一端1とFET Q1のドレインDとの接続点は、λ/4ストリップライン等からなるインダクタSL1とキャパシタCa5との直列回路を介して接地され、インダクタSL1とキャパシタCa5との接続点はドレイン電圧端子Vdd1に接続している。FET Q1のゲートとB-Tr Q2のコレクタとの接続点は、キャパシタCa6を介して接地されるとともに、ゲート電圧端子Vgにも接続している。
【００３８】
B-Tr Q2のエミッタは接地され、ベースは伝送線路SL3の一端に接続している。B-Tr Q2のコレクタは、ストリップライン等からなるインダクタSL2とキャパシタCa7との直列回路を介して接地され、インダクタSL2とキャパシタCa7との接続点は、コレクタ電圧端子Vcに接続している。インダクタSL2とキャパシタCa7との接続点は、B-Tr Q2のベースと伝送線路SL3との接続点にも接続している。伝送線路SL3の他端は、キャパシタCa8を介して接地されるとともに、入力端子Pinに接続している。
【００３９】
図1の等価回路における伝送線路及びインダクタはストリップラインで構成されることが多いが、マイクロストリップライン、コプレーナガイドライン等で構成しても良い。また増幅器回路に半導体素子Q3及び電源供給回路を付加して、3段以上のハイパワーアンプとしても良い。トランジスタについては、Q1をFETとし、Q2をB-Trとしたが、Si-MOSFET、GaAs FET、Siバイポーラトランジスタ、GaAs HBT（ヘテロ接合バイポーラトランジスタ）、HEMT（高電子移動度トランジスタ）、MMIC（モノリシックマイクロ波集積回路）等の他のトランジスタを使用しても良い。本例では伝送線路SL3とトランジスタQ2とを直接接続しているが、抵抗を介して接続しても良い。インダクタSL1、SL2はストリップラインに限らず、抵抗、フェライトビーズ、空芯コイル等で代用しても良いが、出力側ほど直流抵抗値が低い素子を使用するのが好ましい。
【００４０】
高周波電力を検出するために、結合する主線路と副線路（結合伝送線路ともいう）を備えたカプラを高周波回路に設けても良い。カプラは、例えば出力整合回路の出力側に設けても良いし、出力整合回路の第一の伝送線路の少なくとも一部を主線路とすることにより出力整合回路と複合化しても良い。複合化の場合、主線路と副線路が多層基板内に形成されているのが好ましい。主線路及び副線路を構成する電極パターンの少なくとも一部を、1つの誘電体層上に対向させて配置しても良く、また誘電体層を介して積層方向に対向させて配置しても良い。両線路の間にセラミックの絶縁材を介在させると、小型化及び高結合性のために両線路の間隔を狭めてもショートするおそれがない。誘電体層の厚さは高精度に制御できるので、両線路の間隔を狭める場合、誘電体層を介した積層方向の配置の方が好ましい。
【００４１】
積層方向の配置の場合、多層基板を上から見たとき、副線路の電極パターンは主線路の電極パターンからはみ出さないように配置されているのが好ましい。具体的には、副線路の電極パターンは主線路の電極パターンの幅の内側に位置しているのが好ましい。このような配置により、主線路の電極パターンと副線路の電極パターンとが多少位置ずれても、両線路の間隔がほとんど変化せず、結合状態の変化も抑制される。
【００４２】
(C) 高周波部品（複合積層モジュール）
本発明の高周波部品は、上記高周波回路を複数の誘電体層からなる多層基板に形成することにより得られる。図7は、高周波部品の一例としてマルチバンド用複合積層高周波部品の一部を示す。第一の伝送線路等の伝送線路やキャパシタの一部は誘電体層からなる多層基板内に形成されている。出力整合回路を構成する素子を全て多層基板に内蔵しても良い。この場合、搭載部品の実装面積の低減、高周波部品の小型化、搭載部品の削減による低コスト化、実装工数及びコストの低減等が期待できる。本実施形態は、高周波回路をセラミックス多層基板に構成しているが、回路の一部を例えば半導体基板に形成しても良い。
【００４３】
図7は、セラミックス多層基板を構成する16層の誘電体層であって、図8に示す出力整合回路を構成する電極パターンが形成されたものを示す。図7の上段は左から第1層（表層）〜第5層を示し、中段は左から第6層〜第11層を示し、下段は左から第12層〜第16層を示す。下段の右端は多層基板の裏面を示す。図7における電極パターンには、図8における対応する回路素子と同じ符号を付してある。多層基板の裏面には、図14に示すように、中央のグランド電極13、及び四辺に沿った端子電極11が設けられており、四隅の端子電極11’は他の端子電極11より大きい。裏面には、端子電極11，11’のうち多層基板の辺に面しない縁部を覆うオーバーコート層12が設けられている。端子電極11，11’が部分的にオーバーコート層12で覆われているので、端子電極11，11’の密着性が向上する。四隅の端子電極11’は他の端子電極11より大きいので、二つの縁部だけオーバーコート層12に覆われても、密着性を十分に確保できる。四隅の端子電極11’の二つの縁部だけオーバーコート層12を設ければ良いので、端子電極の集積度を上げることができる。
【００４４】
図15は、携帯端末等のプリント配線基板（主基板）に実装された高周波部品を模式的に示す。高周波部品14の端子15と主基板20の端子17とは半田19で接合されている。高周波部品14の端子15の周りはオーバーコート層12で覆われており、主基板20の端子17の周りはレジスト層18で覆われている。高周波部品14が主基板20に搭載された状態で、落下衝撃等により大きな外力が働き主基板20が変形した場合、図15(a) に示すように端部のクリアランスが小さいと、搭載されている高周波部品14と主基板20との物理的干渉や接続端子への応力集中等により、端子面が破断するおそれがある。これに対して、高周波部品14の四隅部分にオーバーコート層16がない構成の場合、図15(b) に示すように端部のクリアランスを大きくとれるため、主基板20との物理的干渉を回避することができ、端子接続の信頼性を確保できる。この構成は、端子を裏面に有する高周波部品であれば、その中の高周波回路の構造に関係なく採用できる。
【００４５】
図7に示すように、出力整合回路の伝送線路を構成する導電体パターン（電極パターンともいう）は、低周波側がL101〜L105及びLp101〜103であり、高周波側がL201〜L205及びLp201である。これらのうち、L101〜L105及びL201〜L205はそれぞれ低周波側及び高周波側の第一の伝送線路ASLを構成している。L102〜L104は低周波側の第一の伝送線路ASLの螺旋部を構成し、L202〜L204は高周波側の第一の伝送線路ASLの螺旋部を構成している。キャパシタを構成する電極パターンは、低周波側がC101〜C102、Cp101〜103及びCs101であり、高周波側がC201〜C202及びCp201〜203である。
【００４６】
図8に示す出力整合回路は、第一の伝送線路ASL以外にキャパシタ及び他の伝送線路を備えている。図12は出力整合回路の他の例を示す。この出力整合回路は、第一の伝送線路ASLと、一端が第一の伝送線路ASLに分岐状に接続し、他端が接地されている複数の第一のキャパシタCm1、Cm2、Cm3及びCm4とを有する。キャパシタCm1、Cm2及びCm3と第一の伝送線路ASLとの間にそれぞれ第二の伝送線路Lm1、Lm2及びLm3が直列に接続している。図12に示す出力整合回路は、伝送線路及びキャパシタの組合せにより出力整合に必要なインピーダンスを有するとともに、直列共振回路としての機能も発揮する。伝送線路Lm1とキャパシタCm1、伝送線路Lm2とキャパシタCm2、及び伝送線路Lm3とキャパシタCm3の各組合せは、インダクタンスとキャパシタンスにより直列共振回路を構成し、不要帯域を大きく減衰できる。例えば、出力整合回路を通過する周波数fの高周波電力のn倍（nは2以上の自然数）の周波数に一致するように直列共振回路の共振周波数を調整することにより、2f帯、3f帯等のn倍高調波を減衰させる。出力整合回路に設けた各共振回路の共振周波数を、出力整合回路の入力側（半導体素子側）から順に2倍波、3倍波、4倍波の周波数に一致させるのが好ましい。なおキャパシタCm4の位置は半導体素子側でも良いが、図12に示すように出力端子側に配置するとロスを低減できるため好ましい。直列共振機能は図8に示す例でも同様に得られる。
【００４７】
図13は出力整合回路のさらに別の例を示す。この例では、第一の伝送線路ASLに、入力側（半導体素子側）から順に、キャパシタCm1のみ、伝送線路Lm2とキャパシタCm2との直列共振回路、キャパシタCm-3のみ、及び伝送線路Lm4とキャパシタCm4との直列共振回路が分岐状に接続している。さらに、伝送線路Lm2とキャパシタCm2との直列共振回路と、伝送線路Lm4とキャパシタCm4との直列共振回路の間に、第一の伝送線路ASLに並列にキャパシタCm5が接続され、並列共振回路を構成している。このように直列共振回路の間に並列共振回路が挟まれた配置により、伝送損失が低減し、減衰特性が向上する。優れた減衰特性を得るには、第一の伝送線路ASLの一部とキャパシタCm5からなる並列共振回路と、伝送線路Lm4とキャパシタCm4からなる直列共振回路の第一の伝送線路ASLとの接続点との間隔をλ/40以上とするのが好ましい。
【００４８】
図7に示すように、第1層、第9層、第8層、第7層及び第2層は低周波側の第一の伝送線路用の導電体パターンL101、L102、L103、L104及びL105を有し、導電体パターンL102、L103及びL104はビア電極を介して螺旋状に接続している。第1層には導電体パターンL101に接続した半導体素子が搭載されている。また第1層、第10層、第8層、第7層及び第2層は高周波側の第一の伝送線路用の導電体パターンL201、L202、L203、L204及びL205を有し、導電体パターンL202、L203及びL204はビア電極を介して螺旋状に接続している。第1層上の半導体素子には導電体パターンL101が接続している。
【００４９】
第一の伝送線路ASLは一つのラインで構成しても良いが、複数の誘電体層にわたって形成された複数の導電体パターンを直列に接続して構成する方が好ましい。図7に示す例では、第一の伝送線路ASLは下層（低周波側は第9層、高周波側は第10層）から上層（低周波側及び高周波側とも第2層）にかけて螺旋状に形成されている。例えば低周波側の第一の伝送線路ASLについて見ると、その螺旋状部分を構成する複数の導電体パターンのうち半導体素子に最も近い導電体パターンL102は第9層に形成されていて第12層のグランド電極に最も近く、導電体パターンL103及びL104は順に第8層及び第7層とグランド電極から遠ざかるように配置されている。インピーダンス変換機能を有する出力整合回路では入力側を低インピーダンスとし、出力側をほぼ50Ωとする必要があるが、この条件は上記配置により容易に達成できる。これは、高周波側の第一の伝送線路ASLについても同様である。
【００５０】
第一の伝送線路ASLを従来の直線構造又はミアンダ構造から螺旋状の積層構造に変更することにより、線路間の電磁結合が強まり、線路長の短縮が可能となる。これは、高周波部品の小型化に有利である。また図7に示す例では導電体パターンはグランド電極を介さないで配置されているので、伝送線路のインピーダンスを一定にするために導電体パターンとグランド電極を交互に積層する場合のように線路長が長くなることはない。
【００５１】
低周波側の第一の伝送線路の一部である導電体パターンL104はカプラの主線路を兼ねており、導電体パターンL104に対向して副線路の導電体パターン301が配置されている。また高周波側の第一の伝送線路の一部である導電体パターンL204はカプラの主線路を兼ねており、導電体パターンL204に対向して副線路の導電体パターン401が配置されている。このようにカプラの主線路及び副線路の電極パターンは、誘電体層を介して積層方向に対向して配置されている。第一の伝送線路の螺旋部分及びカプラは、第12層のグランド電極と第2層のグランド電極との間に配置されている。なお図7には明瞭化のために、入力整合回路、段間整合回路、電源供給回路等を構成する他の導電体パターンが省略されている。
【００５２】
本発明の高周波部品の一例として、出力整合回路に、送信系と受信系の接続を切り換えるスイッチ回路を有するアンテナスイッチモジュールが接続した構成を説明する。出力整合回路とアンテナスイッチモジュールとの間で、例えばほぼ50Ωにインピーダンス整合をとる必要がある。
【００５３】
図9は本発明の高周波部品に用いることができるクワッドバンド用アンテナスイッチモジュールの等価回路の一例を示す。このアンテナスイッチモジュールは、低周波帯のGSM850（送信周波数：824〜849 MHz、受信周波数：869〜894 MHz）及びEGSM帯域（送信周波数：880〜915 MHz、受信周波数：925〜960 MHz）、高周波帯のDCS帯域（送信周波数：1710〜1785 MHz、受信周波数：1805〜1880 MHz）及びPCS帯域（送信周波数：1850〜1910 MHz、受信周波数：1930〜1990 MHz）を用いる。これらの帯域以外に、PDC800帯域（810〜960 MHz）、GPS帯域（1575.42 MHz）、PHS帯域（1895〜1920 MHz）、Bluetooth帯域（2400〜2484 MHz）、CDMA2000、TD-SCDMA等も用いることができる。勿論、アンテナスイッチモジュールは、クワッドバンドに限らず、トリプルバンド又はデュアルバンドとしても良い。
【００５４】
図9に示すアンテナスイッチモジュールは、低周波側フィルタ及び高周波側フィルタにより構成された分波回路（ダイプレクサ）Dipと、分波回路Dipの低周波側フィルタの後段に配置され、制御端子Vcから供給される電圧により送信端子Tx-LBと受信端子Rx-LBとを切り換える第一のスイッチ回路SW1と、分波回路Dipの高周波側フィルタの後段に配置され、制御端子Vcから供給される電圧により送信端子Tx-HBと受信端子Rx-HBとを切り換える第二のスイッチ回路SW2とを備える。低周波側の送信端子Tx-LB及び受信端子Rx-LBはGSM及びEGSMに共用され、高周波側の送信端子Tx-HB及び受信端子Rx-HBはDCS及びPCSに共用される。低周波側の受信端子Rx-LB及び高周波側の受信端子Rx-HBは、本モジュールが搭載される携帯端末が使用される地域により選択的に使用される。例えば、欧州ではRx-LBをEGSM、Rx-HBをDCSに割り当て、米国ではRx-LBをGSM、Rx-HBをPCSに割り当てる。受信端子Rx-LB及びRx-HBの後段にさらにスイッチ回路を設けて、4つの受信端子としても良い。
【００５５】
アンテナ端子ANTと接続する分波回路Dipは、GSM及びEGSMの送受信信号を通過させるがDCS及びPCSの送受信信号を減衰させる低周波側フィルタと、DCS及びPCSの送受信信号を通過させるがGSM及びEGSMの送受信信号を減衰させる高周波側フィルタとを備えている。低周波側フィルタ及び高周波側フィルタは、それぞれ伝送線路及びキャパシタからなるローパスフィルタ及びハイパスフィルタにより構成されるが、バンドパスフィルタ又はノッチフィルタにより構成しても良い。
【００５６】
低周波側フィルタとしてのローパスフィルタにおいて、伝送線路LL1は、低周波側のGSM及びEGSM帯域の信号を低損失で通過させるが、高周波側のDCS及びPCS帯域の信号に対して高インピーダンスとなって通過を阻止する。伝送線路LL2及びキャパシタCL1は、DCS及びPCS帯域に共振周波数有する直列共振回路を構成し、DCS及びPCS帯域の信号をグランドに落とす。高周波側フィルタとしてのハイパスフィルタにおいて、キャパシタCH4、CH5は、高周波側のDCS及びPCS帯域の信号を低損失で通過させるが、低周波側のGSM及びEGSM帯域の信号に対して高インピーダンスとなって通過を阻止する。伝送線路LH4及びキャパシタCH6は、GSM及びEGSM帯域に共振周波数を有する直列共振回路を構成し、GSM及びEGSM帯域の信号をグランドに落とす。
【００５７】
送信端子Tx-LBと受信端子Rx-LBとを切り換える第一のスイッチ回路SW1、及び送信端子Tx-HBと受信端子Rx-HBとを切り換える第二のスイッチ回路SW2はいずれも、スイッチ素子及び伝送線路を主要素子とする。スイッチ素子としてはPINダイオードが好適であるが、SPDT（Single Pole Dual Throw）、SP3T等のSPnT型のFETスイッチや、pHEMT、MES-FET等のGaAsスイッチのようなFETスイッチも使用できる。PINダイオードを使用したスイッチ回路はGaAsスイッチより安価にスイッチ回路を構築できるが、GaAsスイッチはPINダイオードを使用したスイッチ回路より低消費電力化が可能である。従って、これらの利点を生かすように両者を選択する。
【００５８】
GSM/EGSMの送信端子Tx-LBとGSM/EGSMの受信端子Rx-LBとを切り換える第一のスイッチ回路SW1は、2つのダイオードDg1、Dg2及び2つの伝送線路Lg1、Lg2を主要素子とする。ダイオードDg1のアノードは分波回路Dipの低周波側フィルタに接続し、ダイオードDg1のカソードは、伝送線路LL3及びキャパシタCL2、CL3により構成されたL型のローパスフィルタLPF1に接続している。伝送線路LL3のTx-LB側端部とグランドとの間に伝送線路Lg1が接続している。伝送線路Lg1は低周波帯においてグランドレベルがオープン（高インピーダンス状態）に見える程度のインダクタンス（約10〜100 nHが望ましい）を有するチョークコイルで代用しても良い。伝送線路Lg1はローパスフィルタの送信端側のインピーダンスを調整する機能も有し、π型ローパスフィルタの場合に必要な線路長より長くするのが好ましい。
【００５９】
ローパスフィルタLPF1は、GSM/EGSMのパワーアンプ（図示せず）から入力されるGSM/EGSM送信信号を通過させるが、それに含まれる高調波歪みを十分に減衰させる特性を有するのが好ましい。インダクタンスを有する伝送線路LL3とキャパシタCL3は、GSM/EGSM送信周波数の2倍又は3倍の共振周波数を有する並列共振回路を構成する。本例では、パワーアンプから入力されるGSM/EGSM送信信号に含まれる高調波歪みを十分に減衰させるため、共振周波数を約3倍に設定している。
【００６０】
上記並列共振回路を二段に接続しても良い。この場合、送信端子側の並列共振回路の共振周波数を送信周波数の3倍に、アンテナ端子側の並列共振回路の共振周波数を送信周波数の2倍に設定すると良い。二つの並列共振回路の両端に接地容量を設ける代りに、二つの並列共振回路の接続部に接地容量を配置すると、アンテナスイッチモジュールと、半導体素子及び出力整合回路を有する高周波部品（高周波増幅器モジュール）とのインピーダンスの位相関係を好適に調整でき、もってアンテナから放射される不要高調波を低減することができる。また二段の並列共振回路の場合、近接する二つの螺旋状伝送線路の相互干渉を抑制するために、二つの螺旋状伝送線路の巻回方向を逆にするのが好ましい。二つの螺旋状伝送線路を逆巻回方向にすると、同じ巻回方向の場合より線路長を約10%短くでき、もって小型化及び線路損失の低減化が達成できる。逆巻回方向の配線はローパスフィルタに限らず、他の伝送線路にも適用できるが、特に線路長短縮効果のため、λ/4線路等の比較的長い伝送線路に用いると有効である。
【００６１】
キャパシタCg6、Cg2、Cg1はDCカット機能及び位相調整機能を有する。DCカット機能により、ダイオードDg1及びDg2を含む回路に制御用直流電圧を印加できるようになる。ダイオードDg1のアノードと受信端子Rx-LBとの間には伝送線路Lg2が介挿され、伝送線路Lg2とグランドとの間にダイオードDg2及びキャパシタCg1が接続している。キャパシタCg1は、ダイオードの寄生インダクタンスを打ち消すように使用周波数帯で直列共振する容量を有する。ダイオードDg2のアノードと制御端子Vc1との間に、ダイオードDg2のバイアス電流を制御するための抵抗Rgが直列に接続している。本例では抵抗Rgは100〜200Ωであるが、回路構成に応じて適宜変更できる。制御端子Vc1とグランドとの間に接続されたキャパシタCvgは、制御用電源へのノイズの混入を阻止する。伝送線路Lg1及びLg2はいずれも、λ/4共振器として機能するように、共振周波数がGSM/EGSMの送信信号の周波数帯域内となる線路長を有するのが好ましい。例えば、伝送線路Lg1及びLg2の共振周波数をGSMの送信周波数のほぼ中間の周波数（869.5 MHz）とすると、所望の周波数帯域内で優れた挿入損失特性が得られる。
【００６２】
コントロール電源Vc1がHighの時には、ダイオードDg1及びDg2はともにONとなり、ダイオードDg2と伝送線路Lg2の接続点がグランドレベルとなり、λ/4共振器である伝送線路Lg2のインピーダンスは無限大となる。従って、コントロール電源Vc1がHighの時には、分波回路Dip〜低周波側受信端子Rx-LBの経路では信号は通過できず、分波回路Dip〜低周波側送信端子Tx-LBの経路では信号は通過できる。一方、コントロール電源Vc1がLowの時には、ダイオードDg1及びDg2がOFFとなり、分波回路Dip〜低周波側送信端子Tx-LBの経路では信号は通過できず、分波回路Dip〜低周波側受信端子Rx-LBの経路では信号は通過できる。以上の構成により、低周波側信号の送受信が切り替えられる。
【００６３】
DCS及びPCSの受信端子Rx-HBとDCS及びPCSの送信端子Tx-HBとを切り換える第二のスイッチ回路SW2は、2つのダイオードDd1及びDd2と、2つの伝送線路Ld1及びLd2とを主要素子とする。ダイオードDd1のアノードは分波回路Dipの高周波側フィルタに接続し、ダイオードDd1のカソードは伝送線路LH5とキャパシタCH7、CH8とにより構成されたL型のローパスフィルタLPF2に接続している。伝送線路LH5のTx-HB側端部とグランドとの間に伝送線路Ld1が接続している。伝送線路Ld1は高周波帯においてグランドレベルがオープン（高インピーダンス状態）に見える程度のインダクタンス（約5〜60nHが望ましい）を有するチョークコイルで代用しても良い。伝送線路Ld1はローパスフィルタLPF2の送信端側のインピーダンスを調整する機能も有し、π型ローパスフィルタの場合に必要な線路長より長くするのが好ましい。ローパスフィルタLPF2は、DCS及びPCSのパワーアンプ（図示せず）から入力される送信信号を通過させるが、それに含まれる高調波歪み（2倍以上）を十分に減衰させる特性を有するのが好ましい。ダイオードDd1に並列接続されたインダクタLsとキャパシタCsの直列回路は、OFF時にダイオードDd1の容量成分を相殺することにより、送信端子Tx-HBとアンテナ端子ANTとの間、及び送信端子Tx-HBと受信端子Rx-HBとの間のアイソレーションを確保する機能を有する。
【００６４】
伝送線路Ld1及びLd2は、λ/4共振器として機能するため、共振周波数がDCS及びPCSの送信信号の周波数帯域内に入るような線路長を有するのが好ましく、送信信号の中間の周波数となる線路長を有するのが特に好ましい。例えば、伝送線路Ld1及びLd2の共振周波数をDCS帯域とPCS帯域の送信周波数のほぼ中間の周波数（1810 MHz）とすると、2つの送信信号を1つの回路で扱うことができる。
【００６５】
キャパシタCd2はDCカット機能及び位相調整機能を有する。DCカット機能により、ダイオードDd1及びDd2を含む回路に制御用直流電圧を印加できるようになる。伝送線路Ld2の一端は分波回路Dipの高周波側フィルタを構成するキャパシタCH5に接続しており、伝送線路Ld2の他端とグランドの間にはダイオードDd2及びキャパシタCd1が接続している。キャパシタCd1の容量は、使用周波数帯で直列共振してダイオードDd2の寄生インダクタンスを打ち消すように設定されている。ダイオードDd2のアノードには抵抗Rdを介して制御端子Vc2が接続している。抵抗Rdは、ダイオードDd2のバイアス電流を制御するために本例では100〜200Ωと設定したが、回路構成に応じて適宜変更することができる。キャパシタCvdは、制御用電源へのノイズの混入を阻止する。キャパシタCd5はDCカット用である。
【００６６】
コントロール電源Vc2がHighの時には、ダイオードDd1、Dd2はともにONとなり、ダイオードDd2と伝送線路Ld2の接続点はグランドレベルとなり、λ/4共振器である伝送線路Ld2のインピーダンスは無限大となる。従って、コントロール電源Vc2がHighの時には、分波回路Dip〜高周波側受信端子Rx-HBの経路では信号は通過できないが、分波回路Dip〜高周波側送信端子Tx-HBの経路では信号は通過できる。一方、コントロール端子Vc2がLowの時には、ダイオードDd1及びDd2がOFFとなり、分波回路Dip〜高周波側送信端子Tx-HBの経路では信号は通過できず、分波回路Dip〜高周波側受信端子Rx-HBの経路では信号は通過できる。
【００６７】
インダクタL1は、アンテナ端子ANTに静電気、落雷等による過電流が印加された場合、それをグランドに逃がし、モジュールの破壊を防止する機能を有する。インダクタL2とキャパシタCg2、及びインダクタL5とキャパシタCd2はそれぞれハイパス型の接続位相調整回路として機能し、高周波増幅器HPAから漏れる高調波を抑制する。アンテナスイッチのインピーダンスと、基本波では共役整合となり、不要なn倍波では非共役整合となるように調整する。L3、C2、L4及びC1は、250 MHz付近に共振点を有するLC共振回路及びLCハイパス回路を構成し、静電パルスを減衰させて受信端子に入るのを防止する。C3は整合調整用のキャパシタである。
【００６８】
送信信号に含まれる高調波歪みを除去する第一及び第二のローパスフィルタLPF1、LPF2を送信経路に設けるのは好ましいが、必須ではない。図9に示す例では、第一のローパスフィルタLPF1は第一のスイッチ回路SW1における第一のダイオードDg1と伝送線路Lg1との間に配置されているが、分波器Dipと第一のスイッチ回路SW1との間に配置しても良いし、伝送線路Lg1と低周波側送信端子Tx-LBとの間に配置しても良い。同様に、第二のローパスフィルタLPF2は分波器Dipと第二のスイッチ回路SW2との間に配置しても良いし、伝送線路Ld1と高周波側送信端子Tx-HBとの間に配置しても良い。要すると、第一及び第二のローパスフィルタLPF1、LPF2は、送信信号が通過する分波器Dip〜送信端子Txとの間の送信経路のどこに設けても良い。第二のローパスフィルタLPF2において、グランドに接続するキャパシタを伝送線路Ld1と並列に配置して並列共振回路を構成すると、伝送線路Ld1の線路長をλ/4より短くできる。またチョークコイルを使用すると、インダクタンスを小さくできる。
【００６９】
高周波側をDCS帯域（送信周波数：1710〜1785 MHz、受信周波数：1805〜1880 MHz）とPCS帯域（送信周波数：1850〜1910 MHz、受信周波数：1930〜1990 MHz）とに分け、独立の受信端子を設けたクワッドバンドアンテナスイッチモジュールとすることもできる。さらに低周波側もGSM850（送信周波数：824〜849 MHz、受信周波数：869〜894 MHz）とEGSM（送信周波数：880〜915 MHz、受信周波数：925〜960 MHz）とに分け、全ての受信端子を独立させたクワッドバンドアンテナスイッチモジュールとすることもできる。この場合、送信系には共通端子を用い、受信系にはGSM850とEGSM又はDCSとPCSを切り替えるスイッチを接続する。スイッチの代わりに、GSM850又はEGSMのλ/4共振器となる伝送線路、及びDCS又はPCSのλ/4共振器となる伝送線路を用いて、周波数を分けても良い。
【００７０】
誘電体層を形成するセラミックグリーンシートには、950℃以下の低温同時焼成が可能なLＴCCを用いるのが好ましい。例えば、Al2O3換算で10〜60質量％のAl、SiO2換算で25〜60質量％のSi、SrO換算で7.5〜50質量％のSr、TiO2換算で20質量％以下のTi、Bi2O3換算で0.1〜10質量％のBi、Na2O換算で0.1〜5質量％のNa、K2O換算で0.1〜5質量％のK、CuO換算で0.01〜5質量％のCu、及びMnO2換算で0.01〜5質量％のMnを含有するセラミック組成物を用いる。伝送線路やキャパシタを形成しやすいように、グリーンシートの厚さは20〜200μmが好ましい。導電材は銀系ぺーストが好ましい。スルーホールを有する各グリーンシートに伝送線路及びキャパシタを電極パターンにより形成するとともに、ビア電極を形成する。電極パターンを有するグリーンシートを積層して圧着した後、950℃で焼成することにより、積層体（多層基板）が得られる。積層体は、縦横が6 mm以下で高さが0.5 mm以下、例えば5.8 mm×5.8 mm×0.45 mmと小型化できる。積層体の上面にダイオード、トランジスタ、チップインダクタ及びチップキャパシタを搭載し、その上に金属ケースを被せて完成品とする。完成品の高さは約1.25 mmである。金属ケースの代わりに、樹脂封止パッケージとしても良く、この場合の高さは約1.2 mmである。
【００７１】
高周波増幅器とスイッチ回路は出力整合回路を介して接続されるので、集積化が進むと、高周波増幅器用ベアチップと、スイッチ回路用ベアチップは多層基板の表面に近接して搭載されるようになり、それらに接続されるワイヤも近接するようになる。ここで、図11に示すように高周波増幅器用ベアチップ7の出力端子及びそのワイヤが接続する積層体の電極10が入力端子及びそのワイヤが接続する積層体の電極9よりスイッチ回路用ベアチップ8に近いと、高周波増幅器用ベアチップ7の出力端子に接続したワイヤからスイッチ回路用ベアチップ8に接続したワイヤに電力放射により不要信号の飛びつきが生じ、スイッチ回路の不安定動作及びノイズの混入が起こる。これに対して、図10に示すように高周波増幅器用ベアチップ7の出力端子及びそのワイヤが接続する積層体の電極10が入力端子及びそのワイヤが接続する積層体の電極9よりスイッチ回路用ベアチップ8から遠いと、不要信号の飛びつきが抑制される。その上、かなりの発熱源である高周波増幅器用ベアチップ7の最終段増幅器がスイッチ回路用ベアチップ8から遠ざかるので、スイッチ回路の温度上昇による特性変化が防止できる。
【００７２】
本発明の効果を確認するため、本発明の出力整合回路を有する高周波部品、及び従来の出力整合回路を有する高周波部品を、実装面積及び通過損失について比較した。低周波側の出力整合回路について言うと、従来の高周波部品は約15 mmの総伝送線路長及び約16 mm2の実装面積を必要とし、通過損失は1.4 dBであった。一方、本発明の高周波部品の総伝送線路長は約10 mmと従来の高周波部品の約65％であり、実装面積は約4 mm2と従来の約25％であり、通過損失は1.0 dBと著しく低減されていた。これらの効果は高周波側の出力整合回路についても同様に得られた。このように本発明により高周波部品の小型化及び高性能化が実現できることが分った。
【００７３】
図7に示す高周波部品において、全てのグリーンシートは2つの領域に区分され、高周波増幅器HPAを構成する電極パターンは左側領域に配置され、アンテナスイッチモジュールASMを構成する電極パターンは右側領域に配置されている。これにより特性劣化を招くことなく高周波部品の小型化ができる。また高周波増幅器HPAとアンテナスイッチモジュールASMと積層体内で一体化することにより、両者を接続する線路が短縮されるだけでなく、プリント配線基板上の配線も必要でなくなり、線路損失が低減する。その上、高周波増幅器HPAとアンテナスイッチモジュールASMの一体化のため、両者に設けられていた整合回路をまとめることができ、かつインピーダンス整合も容易になる。そのため、高周波部品の小型化、低損失化、出力効率化等を達成できる。
【００７４】
[2] 第二の実施形態
図16は第二の実施形態による高周波部品の回路を示す。この高周波部品は出力整合回路に高周波電力を検出するためのカプラを有する。第一の実施形態と同じ構成及び機能の説明は省略する。
【００７５】
(A) 出力整合回路
出力整合回路の第一の伝送線路ASLを構成する伝送線路部ASL1、ASL2及びASL3の間に、一端が接地されたキャパシタCa2、Ca3及びCa4が接続されている。この出力整合回路は高周波電力を検出するカプラを有する。第一の伝送線路ASLの一部であるASL1はカプラの主線路としても使用され、カプラの副線路CSL1と結合する。副線路CSL1の第一端Pcの出力は、高周波増幅器HPAの出力電力を制御するために検波器に送られる。副線路CSL1の第二端Ptは一般に50Ωの抵抗Rで終端するが、結合度及びアイソレーションの調整のため、抵抗Rの抵抗値を適宜変更しても良い。
【００７６】
図16に示す例では、カプラは出力整合回路の一部をなしている。この構成により、カプラを別体とする必要がないので高周波部品が小型化され、またカプラを含めた出力整合回路により出力端子Poとのマッチングを取ることができる。例えば、カプラの副線路CSL1と結合する主線路（伝送線路部ASL1）のインピーダンスは、半導体素子側では50Ω未満（例えば40Ω）であり、出力端子Po側では50Ωである。
【００７７】
カプラの主線路（出力整合回路の伝送線路部ASL1）及び副線路CSL1はセラミック積層体のような多層基板内に形成される。図17は高周波部品を構成する全16層のうち第6層から第8層を示す。図1に示す例と同様に、全ての層は2つの領域に区分され、高周波増幅器HPAを構成する電極パターンは左側領域に配置され、アンテナスイッチモジュールASMを構成する電極パターンは右側領域に配置されている。図17では出力整合回路及びカプラを構成する他の部分は省略されている。
【００７８】
図17に示すように、第一の伝送線路を含む出力整合回路の電極パターン105〜108と副線路CSL1の電極パターン109及び110は誘電体層上に形成され、主線路と副線路は誘電体層を介して対向している。電極パターン105、106は低周波側の出力整合回路の第一の伝送線路の一部である。カプラの主線路ASL1を兼ねる電極パターン105に対向して、副線路CSL1の電極パターン109が配置されている。電極パターン107、108は高周波側の出力整合回路の第一の伝送線路の一部である。カプラの主線路を兼ねる電極パターン107に対向して、副線路の電極パターン110が配置されている。主線路と副線路が誘電体層を介して配置されているため、両者の間隔を狭めてもショートするおそれがない。
【００７９】
図18は第一の伝送線路の電極パターンと副線路の電極パターンとの関係の一例を示す。第一の伝送線路の電極パターン101、102，103は異なる誘電体層100に形成されており、副線路の電極パターン104は電極パターン101、102，103と別の誘電体層に形成されている。
【００８０】
図19は第一の伝送線路の電極パターンと副線路の電極パターンとの関係の別の例を示す。第一の伝送線路の電極パターン101、102、103が形成された複数の誘電体層のうち、電極パターン101が形成された誘電体層に副線路の電極パターン104が形成されている。すなわち、主線路を兼ねる伝送線路部の電極パターンと副線路の電極パターンとは誘電体層上で対向している。この場合も両線路間に絶縁性セラミックスを介在させても良い。対向する両線路の間隔は一定であるのが好ましい。
【００８１】
図20は、主線路を兼ねる第一の伝送線路の電極パターン101と副線路の電極パターン104とが誘電体層を介して対向している例を示す。主線路と副線路の結合度はそれらの間隔で決まり、その間隔は誘電体層の厚さで決まる。セラミックス誘電体層は、厚さを高精度に制御できるので好ましい。
【００８２】
図20に示す例では、副線路の電極パターン104の幅は、主線路を兼ねる第一の伝送線路の電極パターン101の幅より狭く、かつ上から見たとき電極パターン104は電極パターン101の幅より内側に位置している（電極パターン101からはみださない）。この構成により、電極パターン101及び104が多少位置ずれしても両者の間隔は変化せず、それに伴う結合状態の変化も抑制できる。
【００８３】
図21に示すようにカプラの副線路の第二端Pt（出力モニタと反対側）を抵抗Rtを介して接地し、終端する。また図22(a) に示すように、抵抗Rtに並列に接続したキャパシタCtの他端を接地し、終端しても良い。副線路の一端を並列接続された抵抗及びキャパシタで終端すると、主線路及び副線路の線路長を短くでき、小型化に有利である。また線路長の調整だけでアイソレーションピーク及びキャパシタンスの調整ができるので、調整が簡便である。さらにカップリング量の傾斜が平坦となり、広帯域化が可能となる。さらに図22(b) に示すように、抵抗Rtに並列に、キャパシタCtと伝送線路LtのLC直列共振回路を接続し、端部を接地して、終端しても良い。この構成により副線路をより短縮できる。伝送線路Ltの介在によりキャパシタCtを小さくできるため、小型化に有利であり、またアイソレーションピークの調整及び広帯域化の効果が顕著になる。図21及び図22に示すカプラの副線路の終端構造は、出力整合回路とカプラが一体化されているか否かによらない。
【００８４】
キャパシタCtを多層基板内に電極パターンで形成すると小型化に有利であり、また多層基板への搭載部品とすると、製品毎に調整でき、不良率を低下させることができる。伝送線路Ltについても同様である。
【００８５】
(B) 高周波部品（複合積層モジュール）
第二の実施形態の高周波部品は、インピーダンス整合をとった出力整合回路及びアンテナスイッチモジュールを有し、出力整合回路の一部をなすカプラを具備する。出力整合回路とアンテナスイッチモジュールとの間で整合をとれば良いので、出力整合回路とアンテナスイッチモジュールとの間にカプラを設ける場合より、高周波部品は小型化及び低損失化される。なおこれらの接続の整合は、VSWR（Voltage Standing Wave Ratio）を1.5以下とすれば良く、1.2以下が好ましい。カプラ以外の部分は図9に示す第一の実施形態と同じであるので、その説明を省略する。
【００８６】
第一の実施形態と同様に得られる積層体の大きさは約5.8 mm×5.8 mm×0.45 mmであり、積層体の上面にダイオードやトランジスタ及びチップインダクタ、チップキャパシタを搭載する。金属ケースを被せた完成品の高さは約1.25 mmであり、樹脂封止した完成品の高さは約1.2 mmである。
【００８７】
本実施形態の高周波部品（出力整合回路とカプラが50Ω未満のインピーダンスで整合されている）の挿入損失は、出力整合回路を含むパワーアンプ及びカプラを別々にプリント基板に実装した場合（従来例）より、低周波側（GSM、EGSM）及び高周波側（DCS、PCS）ともに約0.15〜0.25 dBも改善された。この改善は、パワーアンプの効率に換算すると約2〜3％である。図23(a) は750 MHz〜1 GHzにおける低周波側における挿入損失の改善を示す。挿入損失の改善は高周波側でも同様である。
【００８８】
また本発明の上記高周波部品を、出力整合回路及びカプラを複合化した高周波部品（両者は50Ωの整合をとった）と比較した。挿入損失は低周波側（GSM、EGSM）、高周波側（DCS、PCS）ともに約0.1〜0.15 dBの大きな改善が見られた。図23(b) は750 MHz〜1 GHzにおける低周波側での挿入損失の改善を示す。この改善は、パワーアンプの効率に換算すると約1〜2％である。挿入損失の改善は高周波側でも同様である。ほぼ限界に達したパワーアンプの効率が1％以上も改善されたことは、著しい効果であると言える。
【００８９】
図21に示す抵抗Rtのみによる終端のカプラを0.1 dBの挿入損失及び−20 dBの結合度で設計した場合、図24に示すように、方向性は−8 dBであり、アイソレーションは約−30 dBであった。挿入損失及び結合度を変えない設計で、キャパシタによる終端の例［図22(a)］では、図25に示すように、方向性及びアイソレーションはいずれも12 dB以上も大幅に向上した。またキャパシタ及び伝送線路による終端の例［図22(b)］では、図26に示すように、方向性は16 dB以上も向上し、アイソレーションは17 dB以上も向上した。
【００９０】
サイズについては、従来の個別実装では、カプラは約1 mm3の体積及び約2〜4 mm2の実装面積を必要とした。また単にカプラと出力整合回路を一体化した場合でも、高周波部品を各周波数帯で約1 mm3（2帯域では約2 mm3）大型化した。しかし本実施形態では、容量終端の場合に約0.4 mm3、容量と伝送線路の終端の場合に約0.5 mm3以下の体積で済むため、高周波部品のサイズを変えずに複合化できる。このとき、副線路長は低周波側で約2 mm、高周波側で約1 mmであり、ともに3 mm以下にできた。
【００９１】
[3] 第三の実施形態
図27は本発明の第三の実施形態による高周波部品であって、第一の伝送線路に分岐状に接続している共振回路を有する高周波部品の一例を示す。第一及び第二の実施形態と同じ構成及び機能については説明を省略する。勿論、第三の実施形態の構成は、図示の高周波部品に限らず、高周波増幅器及び出力整合回路を有する高周波部品に広く適用できる。
【００９２】
(A) 出力整合回路
一端が接地された複数のキャパシタCm1、Cm2、Cm3、Cm4が伝送線路ASLに分岐状に接続した図1に示す第一の実施形態の出力整合回路に対して、第三の実施形態では第一の伝送線路に分岐状に共振回路が接続している。共振回路としてはLC共振回路、スタブ等が挙げられる。LC共振回路としては、例えば第一の伝送線路ASLに分岐状に接続した第二の伝送線路と、一端が第二の伝送線路に接続し、他端が接地された第一のキャパシタとからなる直列共振回路、及び第一の伝送線路ASLに直列に接続された第三の伝送線路と、第三の伝送線路に並列に接続された第二のキャパシタとからなる並列共振回路が挙げられる。
【００９３】
図27に示す例では、第一の伝送線路ASLに分岐状に複数の接地された第一のキャパシタCm1、Cm2、Cm3、Cm4が接続しており、第一のキャパシタCm2、Cm3、Cm4と第一の伝送線路ASLとの間にそれぞれ第二の伝送線路Lm2、Lm3、Lm4が直列に接続している。図27に示す出力整合回路は、第二の伝送線路及び第一のキャパシタの組合せにより出力整合に必要なインピーダンスを得るとともに、以下の機能を発揮する。第二の伝送線路Lm2と第一のキャパシタCm2、第二の伝送線路Lm3と第一のキャパシタCm3、及び第二の伝送線路Lm4と第一のキャパシタCm4の各組合せは直列共振回路を構成する。例えば、出力整合回路の減衰極が高周波電力（周波数f）の2f波、3f波等のn倍高調波（nは2以上の自然数）の少なくとも一つにほぼ一致するように直列共振回路の少なくとも一つの共振周波数を調整すると、n倍高調波を著しく減衰させることができる。第一の伝送線路ASLに分岐状に接続する第一のキャパシタ及び第二の伝送線路からなる直列共振回路の数は、減衰すべき帯域の数に応じて設定すれば良い。
【００９４】
その上、第二の伝送線路及び第一のキャパシタの定数値の変更、及び直列共振回路の第一の伝送線路ASLへの接続点の調整等によりインピーダンス整合を調整できる。第二の伝送線路及び第一のキャパシタの定数値は、1/[2π(LC)1/2]により表される直列共振回路の共振周波数を一定にしたまま、変更できる。このような設計自由度の向上により、所望のインピーダンス整合及び減衰特性を維持したまま、通過損失を低減するために第一の伝送線路ASLを短くすることができる。
【００９５】
図28は第三の実施形態の出力整合回路の他の例を示す。この出力整合回路は、一端が第一の伝送線路ASLに分岐状に接続し、他端が接地された3つのキャパシタCm1、Cm2及びCm3と、キャパシタCm2及びCm3と第一の伝送線路ASLとの間にそれぞれ直列に接続した第二の伝送線路Lm2及びLm3と、第一の伝送線路ASLに直列に接続された第三の伝送線路Lm5と、第三の伝送線路Lm5に並列に接続された第二のキャパシタCｍ5とを有する。第三の伝送線路Lm5と第二のキャパシタCｍ5は並列共振回路を構成し、並列共振回路の共振周波数を不要帯域周波数と一致させることにより不要帯域を減衰することができる。この構成により、接地電極が存在しない場合でも並列共振回路を構成でき、高調波の減衰を達成できる。図28の場合も、第一のキャパシタと第二の伝送線路とからなる直列共振回路の数は、減衰すべき帯域の数等に応じて設定すれば良い。例えば直列共振回路を2f帯、並列共振回路を3f帯とすると、小型の三次元実装構造で、高調波電力成分のなかでも比較的大電力の2倍高調波及び3倍高調波を効果的に減衰させることができる。なお図28では並列共振回路が第二端2側に設けられているが、第一端1側でも直列共振回路の間でも良い。
【００９６】
第一の伝送線路ASLに直列共振回路が接続した図27の構成、及び第一の伝送線路ASLに直列共振回路及び並列共振回路が接続した図28の構成においては、挿入損失の低減及び不要帯域の減衰量の増大を両立させるため、2倍波共振回路は半導体素子側に配置するのが好ましい。また半導体素子側から順に、2f帯、3f帯、4f帯と順に減衰すべき高調波の周波数が高くなるのが好ましい。広帯域化のために、半導体素子側で第一の伝送線路ASLに接続する素子はキャパシタのみでも良い。
【００９７】
図29は第三の実施形態の出力整合回路のさらに他の例を示す。この出力整合回路は、図28に示す出力整合回路の並列共振回路に、一端が第三の伝送線路Lm5の出力端子側端に接続され、他端が第二のキャパシタCm5の出力端子側端に接続された第四の伝送線路Lm6と、一端が第四の伝送線路Lm6の他端に接続され、他端が接地された第三のキャパシタCm6とを設けた構造を有する。伝送線路Lm5、Lm6及びキャパシタCm5、Cm6は有極型ローパスフィルタとほぼ同じ構造を有するため、図28の並列共振回路（Lm5、Cm5）より減衰量が多く、減衰帯域が広い。さらに図29の構造では、減衰極の調整とインピーダンス整合の調整との両立が簡単である。図29では共振回路（Lm5、Lm6、Cm5、Cm6）が第二端2側に設けられているが、第一端1側でも直列共振回路の間でも良い。挿入損失の低減及び不要帯域の減衰量の増大を両立させるため、半導体素子側から順に、例えば3f帯の減衰極を有する直列共振回路（Lm2、Cm2）、2f帯の減衰極を有する共振回路（Lm5、Lm6、Cm5、Cm6）、及び4f帯の減衰極を有する直列共振回路（Lm3、Cm3）を接続しても良い。
【００９８】
(B) 高周波部品（複合積層モジュール）
本実施形態による高周波部品は、Lm2、Cm2等からなる直列共振回路（図27）、Lm5、Cm5からなる並列共振回路（図28）、又はLm5、Lm6、Cm5、Cm6からなる共振回路（図29）を有する以外、第一の実施形態による高周波部品と基本的に同じ構造を有する。また図27〜29に明記されていないが、第一の伝送線路の一部を主線路とし、それに並列に副線路を設けてカップラを構成しても良い。高周波部品を構成する誘電体層及び導電体パターンは第一及び第二の実施形態と同じでよい。さらに第一の伝送線路を多層基板内で複数の導電体パターンを直列に接続することにより構成するとともに、複数の導電体パターンの少なくとも一つに共振回路を接続すると、高性能の高周波部品をさらに小型化できる。
【００９９】
第一及び第二の実施形態と同様に得られた積層体の大きさは約5.8 mm×5.8 mm×0.45 mmであり、積層体の上面にダイオード、トランジスタ、チップインダクタ及びチップキャパシタを搭載し、金属ケースの被覆又は樹脂封止パッケージにより完成品とする。完成品の高さは、金属ケースの場合約1.25 mmであり、樹脂封止パッケージの場合約1.2 mmである。
【０１００】
本発明を以下の実施例によりさらに詳細に説明するが、本発明はそれらに限定されるものではない。
【０１０１】
実施例1〜3、参考例1
図27〜29に示す共振回路を有する出力整合回路を具備する高周波部品（実施例1〜3）と、共振回路を有さない出力整合回路を具備する高周波部品（参考例1）とを、低周波側の高周波特性（挿入損失及び高調波の減衰量）、出力整合回路を構成する伝送線路を形成するのに必要な電極パターンの合計長さ、及び容量値の合計（電極パターン及び搭載部品の両方）について比較した。結果を表1に示す。
【０１０２】
表1
【０１０３】
表1（続き）
注：*出力整合回路を構成する伝送線路を形成するのに必要な電極パターンの合計長さ。
【０１０４】
共振回路を有する実施例1〜3は、挿入損失については共振回路を設けていない参考例1と同等以上であり、2倍波〜4倍波の減衰量については参考例1より大幅に改善されており、また電極パターンの合計長さ及び容量値の合計についてはいずれも参考例1より低減しており、高周波部品が小型化されたことが分る。これから、共振回路を有する出力整合回路を用いることにより、高周波特性に優れた小型の高周波部品が得られることが分かる。なお上記比較は低周波側の出力整合回路に関するが、高周波側の出力整合回路でも同様である。
【０１０５】
インピーダンス設計の観点から伝送線路とグランド電極との距離は重要であり、伝送線路の電極パターンの方がキャパシタの電極パターンより設計上の制約が多い。従って、キャパシタの電極パターンより伝送線路の電極パターンの設計を優先する。さらに出力整合回路の第一の伝送線路の構造は挿入損失に大きな影響を与えるので、実施例及び参考例のいずれも第一の伝送線路の構造を同じにし、中でも重要な設計値である第一の伝送線路の電極パターンとグランド電極との距離を同じ約75μｍとした。第一の伝送線路の電極パターンとグランド電極の距離が増大すると、第一の伝送線路を短くでき、挿入損失が低減する。例えば誘電体層を厚くして前記距離を100μｍ以上にすると、高周波特性はさらに向上する。
【０１０６】
実施例4及び5、参考例1
図1及び図27の出力整合回路に図16に示すようにカプラを設けた高周波部品（実施例4及び5）を、参考例1の高周波部品と比較した結果、実施例4及び5の出力整合回路の挿入損失は、参考例1のものより低周波側（GSM、EGSM）及び高周波側（DCS、PCS）とも約0.1〜0.25 dBだけ低減されていた。これはパワーアンプの重要な特性である効率に換算すると、約1〜3％の改善に相当する。ほぼ限界に達したパワーアンプの効率を鑑みれば、出力整合回路の一部をカプラと共用することにより1％以上の効率改善が得られたということは、本発明の著しい効果であると言える。
【０１０７】
カプラの特性に関しては、容量終端の出力整合回路（実施例4）は参考例1のものより方向性が12 dB以上、アイソレーションが12 dB以上と大幅に向上した。また容量と伝送線路による終端の出力整合回路（実施例5）は参考例1のものより方向性が16 dB以上、アイソレーションが17 dB以上とさら向上した。
【０１０８】
実装体積に関しては、容量終端の出力整合回路（実施例4）及び容量と伝送線路終端の出力整合回路（実施例5）はともに約0.4 mm3と、0.5 mm2未満であった。また副線路長は、低周波側で約2 mm、高周波側で約1 mmと、ともに3 mm未満であった。このように第一の伝送線路の一部をカプラの主線路とする本発明の構造は高周波部品の大幅な小型化を可能にすることが分かる。
【特許請求の範囲】
【請求項１】
高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、
前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、
前記裏面の端子電極の一部を覆うオーバーコート層を有し、
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする高周波部品。
【請求項２】
請求項１に記載の高周波部品において、前記オーバーコート層が、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていることを特徴とする高周波部品。
【請求項３】
高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、
前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って、かつ前記四辺から離間して設けられ、
前記裏面の端子電極の一部を覆うオーバーコート層を有し、
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているとともに、前記オーバーコート層の前記縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする高周波部品。
【請求項４】
請求項３に記載の高周波部品において、前記オーバーコート層が、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていることを特徴とする高周波部品。
【請求項５】
請求項４に記載の高周波部品において、前記オーバーコート層の前記三つの縁部のうち対向する二つの縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする高周波部品。
【請求項１】
高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、
前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って設けられ、
前記裏面の端子電極の一部を覆うオーバーコート層を有し、
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っていることを特徴とする高周波部品。
【請求項２】
請求項１に記載の高周波部品において、前記オーバーコート層が、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていることを特徴とする高周波部品。
【請求項３】
高周波回路を複数の誘電体層を積層してなる多層基板に構成した高周波部品であって、
前記高周波回路の複数の矩形の端子電極が前記多層基板の矩形の裏面の四辺に沿って、かつ前記四辺から離間して設けられ、
前記裏面の端子電極の一部を覆うオーバーコート層を有し、
前記オーバーコート層は、前記端子電極のうち前記裏面の隅に設けられた端子電極において、前記多層基板の辺に面しない二つの縁部を覆っているとともに、前記オーバーコート層の前記縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする高周波部品。
【請求項４】
請求項３に記載の高周波部品において、前記オーバーコート層が、前記端子電極のうち前記裏面の隅に設けられた端子電極以外の端子電極において、前記多層基板の辺に面しない三つの縁部を覆っていることを特徴とする高周波部品。
【請求項５】
請求項４に記載の高周波部品において、前記オーバーコート層の前記三つの縁部のうち対向する二つの縁部を覆っている側の辺は、前記端子電極の前記多層基板の辺に面する縁部を超えて、前記多層基板の辺まで延在していることを特徴とする高周波部品。
【図１】
【図２（ａ）】
【図２（ｂ）】
【図３（ａ）】
【図３（ｂ）】
【図４（ａ）】
【図４（ｂ）】
【図５（ａ）】
【図５（ｂ）】
【図６（ａ）】
【図６（ｂ）】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５（ａ）】
【図１５（ｂ）】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２（ａ）】
【図２２（ｂ）】
【図２３（ａ）】
【図２３（ｂ）】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２（ａ）】
【図２（ｂ）】
【図３（ａ）】
【図３（ｂ）】
【図４（ａ）】
【図４（ｂ）】
【図５（ａ）】
【図５（ｂ）】
【図６（ａ）】
【図６（ｂ）】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５（ａ）】
【図１５（ｂ）】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２（ａ）】
【図２２（ｂ）】
【図２３（ａ）】
【図２３（ｂ）】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２０１３−８５２９０（Ｐ２０１３−８５２９０Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１２−２８３４２３（Ｐ２０１２−２８３４２３）
【出願日】平成２４年１２月２６日（２０１２．１２．２６）
【分割の表示】特願２００８−５２８８８８（Ｐ２００８−５２８８８８）の分割
【原出願日】平成１９年８月９日（２００７．８．９）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
２．ＧＳＭ
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２４年１２月２６日（２０１２．１２．２６）
【分割の表示】特願２００８−５２８８８８（Ｐ２００８−５２８８８８）の分割
【原出願日】平成１９年８月９日（２００７．８．９）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
２．ＧＳＭ
【出願人】（０００００５０８３）日立金属株式会社 (2,051)
【Ｆターム（参考）】
[ Back to top ]