２トランス型ＤＣＤＣコンバータの磁気回路

【課題】小型軽量化及び製造コスト節減を可能とする２トランス型ＤＣＤＣコンバータを提供すること。
【解決手段】コイルＮ１、Ｎ２、Ｎ３が巻装されたトランスＴ１と、コイルＮ４、Ｎ５、Ｎ６が巻装されたトランスＴ２とを複合化したトランスペアを構成するに際して、トランスＴ１の磁気回路を構成する第１コア１０１と、トランスＴ２の磁気回路を構成する第２コア１０２とが別々に採用される。一次コイルであるコイルＮ１、Ｎ４を構成する複合コイル１１１が第１コア１０１の中央柱部１０５と第２コア１０２の中央柱部１０５とにまとめて巻装される。一次コイルであるコイルＮ２、Ｎ５を構成する複合コイル１１２が第１コア１０１の中央柱部１０５と第２コア１０２の中央柱部１０５とにまとめて巻装される。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２トランス型ＤＣＤＣコンバータの磁気回路の改良に関する。
【背景技術】
【０００２】
リアクトル動作とトランス動作とを２個のトランスにより交互に行う２トランス型ＤＣＤＣコンバータが公知となっている。本出願人の出願になる下記の特許文献１、２は、この種の２トランス型ＤＣＤＣコンバータの一例を提案している。この２トランス型ＤＣＤＣコンバータは、入力直流電源と２つのトランスであるトランスＴ１、Ｔ２との間にインバータをなす第１交直変換回路を、トランスＴ１、Ｔ２と負荷との間に同期整流回路をなす第２交直変換回路をもつ。トランスT1は、２つの一次コイルＮ１、Ｎ２と一つの二次コイルＮ３をもち、トランスT２は、二つの一次コイルＮ４、Ｎ５と一つの二次コイルＮ６をもつ。第１交直変換回路は、主スイッチＱ１と副スイッチＱ２とをもち、これら主スイッチＱ１と副スイッチＱ２とは相補的に断続される。第２交直変換回路は、同期整流用のスイッチング素子Ｑ３、Ｑ４をもち、これらスイッチング素子Ｑ３、Ｑ４も相補的に断続される。この２トランス型ＤＣＤＣコンバータは、２つのトランスＴ１、Ｔ２を必要とするため体格、重量が増大する懸念がある。特許文献２は、トランスＴ１、Ｔ２の磁路の一部を共通化して共通磁路とすることによりトランスＴ１、Ｔ２を一体に形成して、その体格縮小を図ることを記載している。以下、この構造を共通磁路型トランス構造と称する。なお、これらのトランスＴ１、Ｔ２には、高周波スイッチング電流を扱うことから、フェライト粉末コアなどが採用される。
【特許文献１】特開２００５−５１９９４号公報
【特許文献２】特開２００５−５１９９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
確かに、上記した共通磁路型トランス構造の共通磁路部分の断面積は、トランスＴ１の磁束φ１とトランスＴ２の磁束φ２の和（総磁束と称する）に対応する磁路断面積をもてばよいため、部品点数を減らせるとともに総磁束の最大値が小さくなるように磁束φ１、φ２の方向を定めることにより、トランスＴ１、Ｔ２を別々に作製するのに比較して共通磁路部分を小型軽量化できる利点をもつ。
【０００４】
しかしながら、２つのトランスが構造的に一体化された共通磁路型トランス構造は、トランスＴ１、Ｔ２を別々に作製するのに比較してコアの体格が大きくなるため歩留まりが悪化するとす問題点があった。
【０００５】
本発明は上記課題に鑑みなされたものであり、リアクトル動作とトランス動作とを２個のトランスにより交互に行う２トランス型ＤＣＤＣコンバータのトランスコアの小型軽量化と製造費用低減とを両立させることをその解決すべき課題としている。
【課題を解決するための手段】
【０００６】
請求項及びこの発明の開示の記載において、発明の各構成要素に付した符号は理解を容易化するためになされたものに過ぎず、対応する符号をもつ実施例の構成要素に限定されない。
【０００７】
各発明は、トランス動作とリアクトル動作とを交互に行うトランスＴ１、Ｔ２からなるトランスペアと、入力電流をスイッチングして前記トランスＴ１、Ｔ２の一次コイルに印加するインバータ回路と、前記トランスＴ１、Ｔ２の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスＴ１、Ｔ２の一次コイルが直列接続されている２トランス型ＤＣＤＣコンバータに適用される。この種の２トランス型ＤＣＤＣコンバータは、たとえば上記特許文献１、２に開示されている。
【０００８】
上記課題を解決する第１発明の２トランス型ＤＣ−ＤＣコンバータは特に、前記トランスペアが、前記トランスＴ１のコアとして閉磁路を構成する第１コアと、前記トランスＴ２のコアとして第１コアに対して実質的に独立の閉磁路を構成する第２コアとを有し、前記トランスＴ１、Ｔ２の前記一次コイルが、１ターンごとに交互に前記第１コア及び第２コアに主として巻装されていることを特徴としている。
【０００９】
言い換えると、トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、前記底板部から前記天板部に立設されて前記底板部と前記天板部とを磁気的に連結する中央柱部及び側柱部とをそれぞれ有する第１コア及び第２コアと、前記一対の中央柱部にまとめて巻回されることにより電磁的に各中央柱部に１ターンごとに交互に巻回されるコイル部分をもつ一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部は、所定ギャップを隔てて対面することを特徴としている。
【００１０】
すなわち、本発明は、トランスＴ１のコアである第１コアと、トランスＴ２のコアである第２コアとの順次鎖交するようにトランスＴ１、Ｔ２の一次コイルを巻装する。このようにすれば、トランスＴ１、Ｔ２を特殊形状の専用コアとする必要がないためコア構造の簡素化と汎用品の流用とが可能となり、コストダウンを図ることができる。そのうえ、一次コイルがトランスＴ１、Ｔ２に磁気的に１ターンごとに交互に巻かれるため、一次コイルの小型軽量化と、そのコイル総長短縮とを実現し、コイル損失の低減も実現することができる。
【００１１】
更に、トランスＴ１、Ｔ２の一次コイルや二次コイルの取り出しは、トランスＴ１、Ｔ２の間のギャップから行う他、トランスＴ１の柱部の間やトランスＴ２の柱部の間からも取り出せるため、コイル引き出し線の引き出し自由度が大幅に増大することができる。
【００１２】
好適な態様において、前記トランスＴ１、Ｔ２の前記一次コイルのすべては、前記第１コア及び第２コアに１ターンごとに交互に巻装されている。これにより、本発明の効果を最大限に活用することができる。
【００１３】
好適な態様において、前記トランスＴ１、Ｔ２の前記一次コイルの一部は、前記第１コア及び第２コアの少なくとも一方に２ターン以上交互に巻装されている。このようにすれば、トランスＴ１の一次コイルのターン数と、トランスＴ２の一次コイルのターン数とが異なっていても上記本発明の効果を実現することができる。
【００１４】
好適な態様において、前記トランスＴ１は、前記一次コイルとしてコイルＮ１、Ｎ２を有し、前記トランスＴ２は、前記一次コイルとしてコイルＮ４、Ｎ５を有し、コイルＮ１、Ｎ４は、互いに直列接続されて第１コイルペアをなし、コイルＮ２、Ｎ５は、互いに直列接続されて第２コイルペアをなし、コイルＮ４の１端とコイルＮ５の１端とは、互いに接続されて共通端子Tecをなし、コイルＮ１の独立端は、第１コイルペアの独立端子Ｔｅ２として入力直流電源の高電位端に接続され、コイルＮ２の独立端は、第２コイルペアの独立端子Ｔｅ１をなし、前記インバータ回路は、前記共通端子Ｔｅｃと前記入力直流電源の低電位端とを接続する主スイッチＱ1と、副スイッチＱ２とコンデンサＣ２とを直列接続して構成されて前記独立端子Ｔｅ１と前記共通端子Ｔｅｃとを接続して前記主スイッチＱ1のオフ時に前記主スイッチＱ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、前記独立端子Ｔｅ１と前記入力直流電源の低電位端とを接続するコンデンサC1とを有する。
【００１５】
すなわち、この発明は、既述した特許文献１、２記載の回路形式をもつ２トランス型ＤＣＤＣコンバータに適用される。このようにすれば、特許文献１、２記載の回路形式をもつ２トランス型ＤＣＤＣコンバータのトランスＴ１、Ｔ２を小型軽量化するとともに製造コストを低減することができる。
【００１６】
なお、アクティブクランプ回路としては、主スイッチＱ１オフ時のサージ電圧を吸収する各種公知のものを採用することができる。主スイッチＱ１としては双方向通電可能なＭＯＳトランジスタが好適である。インバータ回路の出力電流は直流電流成分を含んでいてもよく、含んでいなくてもよい。整流回路としては、同期整流回路やダイオード整流回路を用いることができ、同期整流回路をインバータ動作させて逆方向へ送電することもできる。
【００１７】
好適な態様において、前記トランスＴ１は、前記二次コイルとしてコイルＮ３を有し、前記トランスＴ２は、前記二次コイルとしてコイルＮ６を有し、前記コイルＮ３、Ｎ６は、１ターンごとに交互に前記第１コア及び第２コアに巻装されている。このようにすれば、二次コイルも小型軽量化することができる。なお、二次コイルは磁気的に１ターン（空間的には半ターンに見える）だけを有していても良い。
【００１８】
好適な態様において、前記第１コア及び第２コアは、中央柱部と、前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第１コア及び第２コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第１コア及び第２コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に１ターンごとに巻装すればよく、コイル巻装が容易となる。
【００１９】
好適な態様において、前記第１コア及び第２コアは、中央柱部と、前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部とをそれぞれ有し、前記第１コア及び第２コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、前記第１コア及び第２コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している。このようにすれば、このようにすれば、互いに隣接する一対の中央柱部に一次コイル及び二次コイルを磁気的に１ターンごとに巻装すればよく、コイル巻装が容易となる。更に磁束漏洩を低減することができる。
【００２０】
好適な態様において、前記第１コア及び第２コアは両方とも、半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている。このようにすれば、予め成形した一次コイル及び二次コイルを中央柱部にはめ込むことが出来るため、組み付けが容易となる。
【００２１】
上記課題を解決する第２発明の２トランス型ＤＣＤＣコンバータは特に、前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、前記一対の中央柱部にまとめて巻回された一次コイルと、前記一対の中央柱部に個別に巻回された一対の二次コイルとを有し、前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴としている。このようにすれば、コイルの長さを短縮できるとともにコアを小型化できるため、小型軽量化と配線損失の低減とが可能となる。
【００２２】
（その他の態様）
第１コイルペア及び第２コイルペアの共通端子Tec、独立端子Ｔｅ１、独立端子Ｔｅ２と、コイルＮ３、Ｎ６の引き出し線とは、トランスＴ１、Ｔ２間のギャップから互いに反対向きに引き出されるのが好適である。このようにすれば、インバータ回路の部品と整流回路の部品との干渉を抑止できるとともに、コイル引き出し作業も容易となる。
【００２３】
コアの磁気飽和防止のためにトランスＴ１、Ｔ２の閉磁路構造を磁気ギャップ付きコアにより構成することは好適である。この磁気ギャップは、好適には、２つのE形コアの互いに対向する中央柱部間や、側柱部間に形成されることが好適である。もちろん、トランスＴ１の磁気ギャップ長と、トランスＴ２の磁気ギャップ長は等しくてもよく、異なっていても良い。同じく、トランスＴ１のコアである第１コアの磁路断面積と、トランスＴ２の磁路断面積とは等しくてもよく、異なっていてもよい。
【発明を実施するための最良の形態】
【００２４】
本発明の２トランス型ＤＣ−ＤＣコンバータの好適実施形態を図面を参照して説明する。ただし、トランス動作とリアクトル動作を交互に行い、二つのトランスの一次コイルが直列接続されている２トランス型ＤＣＤＣコンバータであれば、本質的に本発明は問題なく適用することができる。
【００２５】
（２トランス型ＤＣＤＣコンバータの動作原理）
本発明が適用される２トランス型ＤＣＤＣコンバータの原理を図１に示すブロック回路図を参照して簡単に説明する。
【００２６】
この２トランス型ＤＣＤＣコンバータは、トランスＴ１、Ｔ２からなるトランスペアと、トランスペアと入力直流電源２との間に配置されるインバータ回路１と、トランスペアと負荷３との間に配置される整流回路５とからなる。インバータ回路１は入力直流電源２から直流電力を給電されて交流電流を形成する。なお、インバータ回路１は交流電力成分が重畳した直流電力を入力直流電源２から受電することもできる。トランスＴ１の一次コイルは、トランスＴ２の一次コイルと直列接続されてインバータ回路１から少なくとも交流電流成分を供給される。なお、インバータ回路１はトランスペアに交流電流成分が重畳した直流電流を供給してもよい。インバータ回路１は、ある期間（モードA期間とも言う）にトランスＴ１の一次電流を増大させ、トランスＴ２の一次電流を減少させる。また、インバータ回路１は、次の期間（モードB期間とも言う）にトランスＴ１の一次電流を減少させ、トランスＴ２の一次電流を増大させる。なお、上記増大は逆方向電流の減少と同義であり、上記減少は逆方向電流の増大と同義である。これにより、トランスＴ１の磁束はモードＡ期間に増加し、モードＢ期間に減少する。トランスＴ２の磁束はモードＡ期間に減少し、モードＢ期間に増大する。その結果、上記磁束変化に応じた二次電圧が、トランスＴ１、Ｔ２の二次コイルに誘起する。
【００２７】
整流回路５は、トランスＴ２の二次電力をモードＡ期間に負荷３に送電し、トランスＴ１の二次電力をモードＢ期間に負荷３に送電する。したがって、トランスＴ１はインバータ回路１からみてモードＡ期間に単なるチョークコイル（リアクトル）として作動し、トランスＴ２はインバータ回路１からみてモードＢ期間に単なるチョークコイル（リアクトル）として作動する。トランスＴ１のリアクトル動作は、モードＡ期間におけるトランス動作による磁束変化を元の状態（モードＡ期間の最初）に復帰させる機能ももつ。トランスＴ２のリアクトル動作は、モードＢ期間におけるトランス動作による磁束変化を元の状態（モードＢ期間の最初）に復帰させる機能ももつ。上記動作により、トランスＴ１、Ｔ２は交互に直流電力を整流回路５を通じて負荷３に出力する。この種の２トランス型ＤＣＤＣコンバータの回路構成と動作とは、上記特許文献などにおいて既に公知事項となっている。
【００２８】
（回路例１）
上記２トランス型ＤＣ−ＤＣコンバータの具体的な一つの回路例を図２に示す。この２トランス型ＤＣＤＣコンバータは、本出願人の出願になる上記特許文献に記載されているものであり、詳細についてはこれらの特許文献を参照されたい。
【００２９】
図２において、２トランス型ＤＣＤＣコンバータは単方向降圧コンバータであって、高電圧の入力直流電源（高圧バッテリ）２と低電圧用の負荷３との間に配置されている。なお、ＤＣ−ＤＣコンバータは単方向昇圧コンバータであってもよく、負荷３は直流電源であってもよい。ＤＣ−ＤＣコンバータは、トランスＴ１、Ｔ２、スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４、コンデンサC１、C２、C３、及び、図示しないコントローラからなる。このコントローラは、スイッチング素子Ｑ１〜Ｑ４をオンオフ制御するものであって、この実施例では、ＤＣ−ＤＣコンバータの出力電圧を目標とする設定値にフィードバック制御するべくＤＣ−ＤＣコンバータの出力電圧を読み込み、この出力電圧と設定値との偏差に基づいてスイッチング素子Ｑ１のオンデューティ比をPWM制御している。なお、PWM制御におけるキャリヤ周波数は通常の場合と同じく数十〜数百ｋHzとされるが、それによる損失増大や電磁波ノイズの問題が許す限りできるだけ高く設定されることが好ましい。スイッチング素子Ｑ１〜Ｑ４は、図１に示すようにMOSトランジスタとされているが、接合ダイオードとたとえばＩＧＢＴなどの他のトランジスタとを並列接続する周知の構成に置換してもよい。
【００３０】
トランスＴ１は、一次コイル（単にコイルともいう）N１、N２と二次コイル（単にコイルともいう）N３を有する。トランスＴ２は、一次コイル（単にコイルともいう）N４、N５と二次コイル（単にコイルともいう）N６とを有する。入力直流電源２とトランスＴ１、Ｔ２との間にはインバータ回路１が、トランスＴ１、Ｔ２と負荷３との間には周知の同期整流回路５が配置されている。コイルＮ１、Ｎ４は電気的に互いに直列接続されて第１コイルペアをなし、コイルＮ２、Ｎ５は電気的に互いに直列接続されて第２コイルペアをなす。
【００３１】
コイルＮ４の一端とコイルＮ５の一端とは互いに接続されて共通端子Tecをなす。ただし、コイルＮ１、Ｎ４がターンごとに交互に直列接続される場合、コイルＮ１の一端とコイルN５の一端とを接続して共通端子Tecを構成してもよい。コイルＮ１の他端をなす引き出し線A1は第１コイルペアの独立端子Ｔｅ２として入力直流電源の高電位端（プラス端）に接続される。コイルＮ２の他端をなす引き出し線B1は第２コイルペアの独立端子Ｔｅ１をなす。
【００３２】
インバータ回路１は、主スイッチＱ１、副スイッチＱ２、コンデンサＣ１、Ｃ２からなる。主スイッチＱ１は、独立端子Ｔｅ１と入力直流電源２の低電位端（マイナス端）とを接続する。副スイッチＱ２とコンデンサＣ２とは直列接続されて独立端子Ｔｅ２と共通端子Ｔｅｃとを接続するアクティブクランプ回路をなす。このアクティブクランプ回路は、主スイッチＱ1のオフ時に主スイッチＱ1にいままで流れていた電流をバイパスさせる回路機能をもつ。コンデンサＣ１は、独立端子Ｔｅ２と入力直流電源２の低電位端（マイナス端）とを接続する。Dは、MOSトランジスタである主スイッチＱ１、副スイッチＱ２の寄生ダイオードであるが独立のダイオードを採用してもよい。上記説明したインバータ回路１は、上記特許文献１の回路構成と同じであり、これ以上の説明を省略する。
【００３３】
この２トランス型ＤＣＤＣコンバータの動作を説明する。図３はスイッチング素子Ｑ１〜Ｑ４の動作を示すタイミングチャートである。ただし、理解を簡単化するために下記の説明では、主スイッチＱ１と副スイッチＱ２との間のデッドタイムは無視する。スイッチＱ１、Ｑ３は同期してオンし、スイッチＱ２、Ｑ４は同期オンし、スイッチＱ１、Ｑ３とスイッチＱ２、Ｑ４とは相補動作（逆の動作）を行う。
【００３４】
主スイッチＱ１がオンされ、副スイッチＱ２がオフされる期間であるモードA期間の動作を以下に説明する。図４はモードA期間における電流の流れを示す回路図である。
【００３５】
主スイッチＱ１のオン並びに副スイッチＱ２のオフにより、入力直流電源２から一次コイルＮ１、Ｎ４を経てきた電流ｉ１は、先行する後述のモードＢにて一次コイルＮ５、Ｎ２を経てコンデンサＣ１に向かう流れから転流して、主スイッチQ１を通じて入力直流電源２の低電位端に向かう。これにより、入力電流ｉ１は時間的に増加する。また、後述するモードＢにて蓄電されて平均電圧よりも高電圧となっているコンデンサＣ１は、一次コイルＮ２、Ｎ５、主スイッチＱ１を通じて入力直流電源２に電流ｉ２を放電する。その結果、これら電流により、トランスＴ１、Ｔ２のコイルＮ１、Ｎ４、Ｎ２、Ｎ５はトランスＴ１、Ｔ２のコアに磁束を形成し、トランスＴ２のコアには直線的に増加する磁束変化が生じ、コイルＮ６には直流状の二次電圧が形成される。スイッチング素子（スイッチとも略称する）Ｑ３はオンしているため、コイルN６は負荷３に電流を出力する。結局、主スイッチＱ１がオンしている期間には、トランスＴ２において、一次コイルＮ４の電流増大による第一の向きへの起磁力（アンペアターン）の増加と、一次コイルＮ５の放電方向への電流の増加による起磁力（アンペアターン）の増加との合計である合成起磁力（アンペアターン）により、二次コイルＮ６に直流的な二次電圧が形成され、直流的な電流ｉ３が出力される。これに対して、スイッチング素子Ｑ４がオフしているため、トランスＴ１はチョークコイル（リアクトル）として作動するため、前回のトランス動作で変化したトランスＴ１の磁束量はトランス動作の初期状態まで復帰する。
【００３６】
次に、主スイッチＱ１がオフされ、副スイッチＱ２がオンされる期間であるモードB期間の動作を以下に説明する。図５はモードＢ期間における電流の流れを示す回路図である。
【００３７】
入力直流電源２から一次コイルＮ１、Ｎ４に流れる電流ｉ１は、主スイッチＱ１のオフにより減少傾向となる。一次コイルＮ５、Ｎ２を流れる電流ｉ２はコンデンサＣ１を充電する。入力直流電源２から一次コイルＮ１、Ｎ４を通じてコンデンサＣ２に流れ込む電流もコンデンサＣ１を充電する。
【００３８】
これにより、二次コイルＮ３には、一次コイルＮ１における電流ｉ１の変化と、一次コイルＮ２における電流変化とにより、スイッチング素子Ｑ４がオンしているため負荷３に直流的な電流を出力する。
【００３９】
この時、トランスＴ２はチョークコイル（リアクトル）として作動するため、前回のトランス動作で変化したトランスＴ２の磁束量はトランス動作の初期状態まで復帰する。コンデンサＣ２と副スイッチＱ２とは、本質的にクランプ回路として、主スイッチＱ１のオフ時のサージ電圧発生を防止する。
【００４０】
上記したモードＡ期間及びモードＢ期間における模式的な各部電圧波形を図６に示し、各部電流実測波形を図７〜図９に示す。
【００４１】
（回路例２）
上記２トランス型ＤＣ−ＤＣコンバータの具体的な他の一つの回路例を図１０に示す。このＤＣ−ＤＣコンバータは、上記回路例１において、インバータ回路１の回路構成を変更したものである。なお、図１０に示すトランスＴ１、Ｔ２のコイルＮ１、Ｎ４の直列接続形式、並びに、コイルＮ２、Ｎ５の直列接続形式は、図２に示すそれと異なっているように図示されているが、図１０は、図２に示すこれら直列接続形式を簡素化して記載しただけであり、この回路例２におけるコイルＮ１、Ｎ４の直列接続形式、並びに、コイルＮ２、Ｎ５の直列接続形式は、図２に示す回路例１におけるそれらと同じである。なお、コイルＮ１、Ｎ４の直列接続形式、並びに、コイルＮ２、Ｎ５の直列接続形式は、この実施例の特徴をなすため、後で詳細に説明する。
【００４２】
図１０に示すインバータ回路１は、図２に示すインバータ回路１において、副スイッチＱ２とコンデンサＣ２との接続位置を変更した点にその特徴がある。すなわち、図１０では、主スイッチＱ１は、低電位側の端子である直流端子Ｔｅｄｃ１と共通端子Ｔｅｃとを接続して所定周期で断続される。副スイッチＱ２は、高電位側の端子である直流端子Ｔｅｄｃ２と共通端子Ｔｅｃとを接続してスイッチＱ１に対して逆タイミング（相補的に）で断続される。コンデンサＣ１は、直流端子Ｔｅｄｃ１と独立端子Ｔｅ１とを接続する。コンデンサＣ２は、直流端子Ｔｅｄｃ２と独立端子Ｔｅ２とを接続する。スイッチＱ３、Ｑ４は、同期整流回路であって、コイルＮ３、Ｎ６と第２側の直流端子Tedc３、Tedc４との間に設置されて交直電力変換を行う。高電圧側平滑コンデンサＣ３は、入力直流電源２の電流や電圧のリップルを低減する平滑コンデンサ、低電圧側平滑コンデンサＣ４は、低電圧電源５の電流や電圧のリップルを低減する平滑コンデンサである。スイッチＱ１〜Ｑ４の断続タイミングは図３に示される。ただし、図３ではデッドタイムの図示は省略している。
【００４３】
このＤＣ−ＤＣコンバータの動作を以下に説明する。
【００４４】
図１１はスイッチＱ１〜Ｑ４の実際の断続動作を示すタイミングチャート、図１２はモード１における電流の流れを示す回路図、図１３はモード２における電流の流れを示す回路図、図１４はモード３の電流の流れを示す回路図、図１５はモード４における電流の流れを示す回路図、図１６はモード５における電流の流れを示す回路図、図１７はモード６の電流の流れを示す回路図である。スイッチＱ１と同期してスイッチＱ３がオンし、スイッチＱ２と同期してスイッチＱ４がオンする回路は通常の同期整流回路に過ぎないため、説明を省略する。平滑コンデンサＣ３、平滑コンデンサＣ４の機能についても周知であるため、説明を省略する。
【００４５】
同期整流回路のスイッチＱ３、Ｑ４が逆の動作（相補動作とも言う）するため、トランスＴ１、Ｔ２は、トランス動作とチョークコイル（リアクトル）動作とを交互に行う。すなわち、スイッチＱ１がオンする期間にトランスＴ１はインダクタンス素子として機能し、トランスＴ２はトランスとして機能する。ただし、更に細かく言うと、スイッチＱ１がオンする期間にトランスＴ１のコイルＮ１、Ｎ２間においてトランス作用は存在する。また、スイッチＱ２がオンする期間にトランスＴ２はインダクタンス素子として機能し、トランスＴ１はトランスとして機能する。ただし、更に細かく言うと、スイッチＱ２がオンする期間にトランスＴ２のコイルＮ４、Ｎ５間においてトランス作用は存在する。
【００４６】
上記チョークコイル動作は、その直前に行われたトランス動作時にトランスのコア内に生じた磁束状態を元の状態まで復帰させる動作である。このトランス磁束状態の復帰時に、トランス（正確にはその一次コイル）のインダクタンス成分に蓄積された磁気エネルギーは、トランス動作しているもう一方のトランスを通じて二次側に送出される他、インバータ回路１のコンデンサＣ１、コンデンサＣ２の充放電に用いられたり、入力直流電源２に回生されたりする。
【００４７】
インバータ回路１の電流として、トランスペアＴＰの一次側の独立端子Ｔｅ１からトランスペアＴＰへ流れ込む電流ｉ１、独立端子Ｔｅ２からトランスペアＴＰ内に流れ込む電流ｉ２、共通端子Ｔｅｃから流れ出す電流ｉaを考えると都合がよい。もちろん、これらの電流は逆方向にも流れる。これらの端子間に流れる電流は、インダクタンス電流成分と電磁誘導により二次側に伝送される電流成分（トランス電流成分とも言う）との和となり、これらの端子間の電圧は、理想的にはこれらの端子間のインダクタンスの電圧降下とみなすことができる。
【００４８】
電流ｉ１がコンデンサＣ２を通じて供給され、電流ｉ２がコンデンサＣ１を通じて供給されるため、これら電流の積分値に比例してコンデンサＣ１、コンデンサＣ２に現れる電圧降下が、これら電流ｉ１、ｉ２の減少乃至停止と、それによる電流ｉa（＝電流ｉ１＋電流ｉ２）の減少乃至停止を発生させる。電流ｉaはスイッチＱ１又はスイッチＱ２を通じて流れるため、このタイミングにてスイッチＱ１又はＱ２のオフを行えば、いわゆるソフトスイッチングを行うことができ、そのスイッチング損失（遷移損失）を大幅に低減することができる。
【００４９】
以下、スイッチＱ１、Ｑ２の動作状態により規定される各期間（モードとも言う）の動作を順番に説明する。
【００５０】
（モード１）
スイッチＱ２、Ｑ４がオフしている状態にてスイッチＱ１、Ｑ３がオンしているモード１の電流の流れを図１２に示す。スイッチＱ２がオフしている状態にて、t=t０にてスイッチQ1をオンさせると、トランスペアＴＰの共通端子Ｔｅｃから流れ出す電流iaが直線的に増加していく。電流ｉａは、入力直流電源２からコイルＮ１、Ｎ４、スイッチＱ１を通じて流れて入力直流電源２に還ってコンデンサＣ２を充電する電流i1と、コンデンサＣ１から出てコイルＮ２、Ｎ５、スイッチＱ１を通じてコンデンサＣ１に還って、コンデンサＣ１を放電する電流i２との和である。スイッチＱ４がオフしているため、トランスＴ１のコイルＮ１、Ｎ２はインダクタンス素子（チョークコイル）として機能し、磁気エネルギーを蓄積する。スイッチＱ３がオンしているため、トランスＴ２はトランスとして機能し、一次コイルＮ４、Ｎ５に流れる電流i1、i2に比例する二次電流ｉ４がコイルＮ６から出力される。電流ｉ１はコンデンサＣ２を充電し、電流i２はコンデンサＣ１を放電する。
【００５１】
（モード２）
スイッチＱ２、Ｑ４がオフしている状態にてスイッチＱ１、Ｑ３をオフした場合のモード２の電流の流れを図１３に示す。t=t１にてスイッチQ1をオフさせると、トランスＴ１、Ｔ２のコイルに蓄積された磁気エネルギーにより生じた起電力が、スイッチＱ１の接合容量Ｃsを充電しながら電流ｉａ（＝i１＋i2）を流す。これにより、スイッチＱ１の端子電圧Ｖcが増大してゆく。
【００５２】
（モード３）
次のモード３におけるスイッチＱ２をオンするまでの電流の流れを図１４を参照して説明する。スイッチＱ１の接合容量Ｃsや寄生容量の充電に伴って、t=t2にて共通端子Ｔｅｃの電圧Vcが入力電圧Vinを超えると、スイッチＱ２の寄生ダイオードＤ２がオンし、電流ｉａは共通端子Ｔｅｃから入力直流電源２側に流れ、磁気エネルギーが回生され、VcはVinにクランプされる。その後、磁気エネルギーの衰退とともに、電流ｉａが減少していく。なお、電圧ＶｃはスイッチＱ１に印加される電圧でもある。したがって、スイッチＱ２に印加される電圧Ｖｃ'はＶinーＶcとなる。正確には、VcがVinにダイオードの順方向電圧降下分ΔＶを加えた値を超えた時点にて寄生ダイオードＤ２がオンする。寄生ダイオードＤ２の代わりに独立のダイオードを用いてもよいことはもちろんである。その後、トランスＴ１に蓄積された磁気エネルギーの消耗とコンデンサＣ２の充電とコンデンサＣ１の放電とが持続され、電流ｉａは直線的に減少する。電流ｉａの直線的な減少により、図１１に示すように時点t3にて電流ｉａはほぼ０となる。
【００５３】
（モード４）
この実施例ではt=t3にてスイッチＱ２をオンする。もちろん、スイッチＱ２のオンタイミングは、回路の時定数により規定される時点t3の近傍に設定すればよい。すなわち、この実施形態では電流ｉａが０となる時点t３にてスイッチＱ２をオンしたが、それよりも早期のモード３の期間中にスイッチＱ２をオンしてもよく、あるいはモード３が時点ｔ３にて終了した段階でスイッチＱ２をオンしてもよい。前者の場合には、なるべく時点ｔ３近傍がスイッチング損失低減のため好適である。後者の場合では、時点t3にて電流ｉａはほぼ０となった後でのスイッチＱ２のオンとなるため、そのスイッチング損失を０とすることができる。このモード４におけるスイッチＱ１、Ｑ３がオフしている状態にてスイッチＱ２、Ｑ４をオンした場合の電流の流れを図１５を参照して説明する。スイッチＱ２がオフしている状態にてt=t3にてスイッチＱ２をオンさせると、トランスペアＴＰの共通端子Ｔｅｃに流入する電流ｉａがいままでと逆方向に直線的に増加していく。この電流ｉａは、入力直流電源２からスイッチＱ２、コイルＮ５、Ｎ２、コンデンサＣ１を通じて流れて、入力直流電源２に還るコンデンサＣ１を充電する電流i２と、コンデンサＣ２から出てスイッチＱ２、コイルＮ４、Ｎ１を通じてコンデンサＣ２に還ることによりコンデンサＣ２を放電する電流i１との和である。スイッチＱ３のオフによりトランスＴ２のコイルＮ４、Ｎ５はインダクタンス素子（チョークコイル）として機能する。スイッチＱ４のオンにより、トランスＴ１は通常のトランスとして機能し、一次コイルＮ１、Ｎ２に流れる電流i1、i2に対応する二次電流ｉ３がコイルＮ３から出力される。電流ｉ１はコンデンサＣ２を放電し、電流i２はコンデンサＣ１を充電する。これにより、チョークコイルであるトランスＴ２には磁気エネルギーが蓄積される。
【００５４】
（モード５）
モード５におけるスイッチＱ１、Ｑ３がオフしている状態にてスイッチＱ２、Ｑ４をオフした場合の電流の流れを図１６を参照して説明する。t=t4にてスイッチQ２をオフさせると、トランスＴ１、Ｔ２の一次コイルに蓄積されていた磁気エネルギーにより生じた起電力が、スイッチＱ２の接合容量Ｃsを充電しながら電流ｉａ（＝i１＋i2）を流す。これにより、スイッチＱ１の端子電圧Ｖcが減少し、スイッチＱ２の端子電圧Ｖc'が増大していく。
【００５５】
（モード６）
次のモード６におけるスイッチＱ１をオンするまでの電流の流れを図１７を参照して説明する。t=t5にてVcが更に低下すると、スイッチＱ１の寄生ダイオードＤ１がオンし、電流ｉａは入力直流電源２の負極側から共通端子Ｔｅｃに流れ込む。この時、スイッチＱ１の印加電圧Ｖcはほぼ０Ｖにクランプされる。なお、正確にはVcが０Ｖからダイオードの順方向電圧降下分ΔＶを差し引いた値を下回る場合に寄生ダイオードＤ１がオンすること、寄生ダイオードＤ１の代わりに（あるいはそれに加えて）独立のダイオードを用いてもよいことはもちろんである。その後、t６＝t０に達するまでこの動作が行われ、時点t６（＝t0）にて次のサイクルが再度実施される。
【００５６】
（各部の電圧、電流の波形）
試験により求めたＤＣ−ＤＣコンバータの各部電圧波形及び電流波形を図１８〜図２６に示す。横軸は時間軸であり、縦軸は各波形ごとにレンジが異なっている。入力電圧Ｖinは約７０Ｖ、出力電流は５Aとした。図１８〜図２０はスイッチＱ１のデューティ比Ｄが５０％の時の各部波形を示し、図２１〜図２３はスイッチＱ１のデューティ比Ｄが４０％の時の各部波形を示し、図２４〜図２６はスイッチＱ１のデューティ比Ｄが３０％の時の各部波形を示す。
【００５７】
図１８、図２１、図２４において、Ｖq2gはスイッチＱ２のゲート電圧、Ｖq１gはスイッチＱ１のゲート電圧である。Ｖq2はスイッチＱ２の端子電圧（主電極間電圧）であり電圧Ｖｃに等しい。Ｖq１はスイッチＱ１の端子電圧（主電極間電圧）であり電圧Ｖｃ'（＝１−Ｖｃ）に等しい。Ｖq４はスイッチＱ４の端子電圧、Ｖq３はスイッチＱ３の端子電圧、Ｖｃ２はコンデンサＣ２の電圧、Ｖｃ１はコンデンサＣ１の電圧である。図１９、図２２、図１５において、iq2はスイッチＱ２の電流、iq１はスイッチＱ１の電流である。図２０、図２３、図２６において、Ｖ５は直列接続されたコイルＮ１、Ｎ４の端子電圧、Ｖ６は直列接続されたコイルＮ２、Ｎ５の端子電圧、ｉ１はコンデンサＣ２の電流、ｉ２はコンデンサＣ１の電流、Ｖn３はコイルＮ３の電圧、Ｖn６はコイルＮ６の電圧、ｉ３はスイッチＱ４及びコイルＮ３の電流、ｉ４はスイッチＱ３及びコイルＮ６の電流である。
【００５８】
これらのタイミングチャートから、各デューティ比におけるＤＣ−ＤＣコンバータの入力電圧Ｖin、出力電圧Ｖout、入力電流iin、出力電流ioutの関係を抜粋して図２７に示す。図２７からデューティ比Ｄが５０％から低下すると、出力電圧Ｖｏｕｔのリップルが増大し、それにより出力電流ioutのリップルが増大することがわかる。また、図２７では不明確であるが、デューティ比Ｄが５０％から低下すると出力電圧Ｖｏｕｔが低下した。
【００５９】
（トランスペアの好適な構成）
次にこの実施形態における特徴をなすトランスＴ１、Ｔ２の好適な構成を図２８〜図３０を参照して具体的に説明する。図２８はトランスペアの分解斜視図、図２９はその等価回路図、図３０は第１コア１０１の正面図を示す。
【００６０】
トランスＴ１はコイルＮ１、Ｎ２、Ｎ３が巻装された第１コア１０１と、コイルＮ４、Ｎ５、Ｎ６が巻装された第２コア１０２とを有している。第１コア１０１は、同形である２つのE形コア１０３、１０４を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。第２コア１０２も、同形である２つのE形コア１０３、１０４を有ギャップ閉磁気回路を構成するように突き合わせて構成されている。
【００６１】
この実施形態では、第１コア１０１と第２コア１０２とは同形とされているため、第１コア１０１だけを図３０を参照して説明する。Ｅ形コア１０３、１０４は、中央柱部１０５と、その両側の側柱部１０６、１０７と、横板部（本発明で言う天板部又は底板部）１０８とからなり、E形に形成されている。一対の中央柱部１０５同士をギャップｇを確保しつつ対面させ、一対の側柱部１０６同士をギャップｇを確保しつつ対面させ、一対の側柱部１０７同士をギャップｇを確保しつつ対面させることにより、一対のＥ形コア１０３、１０４により第１コア１０１が構成される。第２コア１０２も同様であるため、説明を省略する。Ｅ形コア１０３、１０４は磁粉成形コアからなる。
【００６２】
第１コア１０１の中央柱部１０５と第２コアの中央柱部１０５とには、コイルＮ１、Ｎ４を構成する複合コイル１１１がまとめて巻装されている。すなわち、複合コイル１１１は、電磁的に第１コア１０１の中央柱部１０５と第２コアの中央柱部１０５とに１ターンごとに交互に巻装されている。複合コイル１１１のうち第１コア１０１の中央柱部１０５に巻装された部分はコイルＮ１を構成し、複合コイル１１１のうち第２コア１０２の中央柱部１０５に巻装された部分はコイルＮ４を構成している。同じく、第１コア１０１の中央柱部１０５と第２コアの中央柱部１０５とには、コイルＮ２、Ｎ５を構成する複合コイル１１２がまとめて巻装されている。すなわち、複合コイル１１２は、電磁的に第１コア１０１の中央柱部１０５と第２コアの中央柱部１０５とに１ターンごとに交互に巻装されている。複合コイル１１２のうち第１コア１０１の中央柱部１０５に巻装された部分はコイルＮ２を構成し、複合コイル１１２のうち第２コア１０２の中央柱部１０５に巻装された部分はコイルＮ５を構成している。１１３は、成形銅板からなるコイルＮ３、Ｎ６を構成する複合コイルである。複合コイル１１３は、第１コア１０１の中央柱部１０５に巻装された部分からなる１ターンのコイルＮ３と、第２コア１０２の中央柱部１０５に巻装された部分からなる１ターンのコイルＮ６とからなる。コイルＮ１〜Ｎ６の等価回路図を図２９に示す。
【００６３】
このトランスペアは、汎用性が高いＥ形コアを用いて構成できるため製造コストを低減できるとともに、一次コイルであるコイルＮ１、Ｎ２、Ｎ４、Ｎ５の配線長さを短縮できる。また、引き出し線X1、X2、X3、A1、A２、B1、B2を高さ方向と直角な面内において、４方向に取り出せるため引き出し線配置自由度が高い。
【００６４】
（変形態様１）
変形態様を図３１に示す。図３１は、第１コア１０１と第２コア１０２とを中央柱部１０５の磁路直角方向に切断した断面を示す。この変形態様では、図２８に示すＥ形コア１０３、１０４の中央柱部１０５をそれぞれ略半円形状に形成し、一対の中央柱部１０５をギャップGを隔てて対面させるとこにより、一位の中央柱部１０５の断面が全体として略円形となるようにしたものである。ただし、図３１では、中央柱部１０５の円筒側面と平坦な側面との間の境界線領域が面取りされている。また、側柱部１０６、１０７は、第１コア１０１と第２コア１０２は、中央柱部１０５の磁路直角断面における合計断面形状が略正方形となるように、その４隅に配置されている。この形状によれば、一次コイルであるコイルＮ１、Ｎ２、Ｎ４、Ｎ５は略円形となり、二次コイルであるコイルＮ３、Ｎ６はそれぞれ略半円形となるため、それらの配線長さをへらしつつ中央柱部１０５の必要磁路断面積を確保することができ、トランスペアを小型軽量とし、コイル損失を低減することができる。
【００６５】
（変形態様２）
変形態様を図３２に示す。図３２は、複合コイル１１１のうち第１コア１０１の中央柱部１０５に巻装する部分の一部をこの第１コア１０１の中央柱部１０５に連続して複数ターン巻回した部分を設けたものである。このようにすれば、コイルＮ１、Ｎ４が異なるターン数である場合でもターン数差を吸収することができる。
【００６６】
（変形態様３）
変形態様を図３３に示す。図３３は、第１コア１０１と第２コア１０２とを中央柱部１０５の磁路直角方向に切断した断面を示す。１０５は第１コア１０１の砲弾形の中央柱部、１０５’は第２コア１０２の砲弾形の中央柱部、１０９は第１コア１０１のC形の側柱部、１０９は第１コア１０１のC形の側柱部である。中央柱部１０５と中央柱部１０５’との長さが異なっているため、全体形状を角形ブロック状に維持しつつ、第１コア１０１と第２コア１０２との磁束量を変更することができる。
【００６７】
（変形態様４）
第１コア１０１、第２コア１０２の形状は、上記に限定される必要はなく、一本の中央柱部とそれと平行な一本の側柱部とをもつC形コアを上記E形コアの代わりに用いても良い。
【００６８】
（実施例効果）
上記説明したように、この実施形態では、コイルＮ１、Ｎ４を１ターンごとに交互に接続し、コイルＮ２、Ｎ５も１ターンごとに交互に接続して、トランスペアの一次コイルを構成しているため、コンパクトなトランスペアを実現することができる。ただし、コイルＮ１、Ｎ４のターン数が等しい、等しくないに関わらず、コイルＮ１が連続して巻回される複数のターンを具備したり、コイルＮ４が連続して巻回される複数のターンを具備してもよい。このことは、第１コイルペアの両端のターンがコイルＮ１のターンにより構成されてもよく、第１コイルペアの両端のターンがコイルＮ４のターンにより構成されてもよくことを意味する。同様に、第２コイルペアの両端のターンがコイルＮ２のターンにより構成されてもよく、第２コイルペアの両端のターンがコイルＮ５のターンにより構成されてもよいことを意味する。
【図面の簡単な説明】
【００６９】
【図１】実施形態の２トランス型ＤＣＤＣコンバータを示すブロック回路図である。
【図２】図１の回路例１を示す回路図である。
【図３】図１の動作を示すタイミングチャートである。
【図４】図１の回路のモードAの電流状態を示す回路図である。
【図５】図１の回路のモードBの電流状態を示す回路図である。
【図６】モードＡ期間及びモードＢ期間における模式的な各部電圧波形を示す波形図である。
【図７】各部電流実測波形を示す波形図である。
【図８】各部電流実測波形を示す波形図である。
【図９】各部電流実測波形を示す波形図である。
【図１０】図１の回路例２を示す回路図である。
【図１１】図１０の回路動作を示すタイミングチャートである。
【図１２】モード１における電流の流れを示す回路図である。
【図１３】モード２における電流の流れを示す回路図である。
【図１４】モード３の電流の流れを示す回路図である。
【図１５】モード４における電流の流れを示す回路図である。
【図１６】モード５における電流の流れを示す回路図である。
【図１７】モード６の電流の流れを示す回路図である。
【図１８】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図１９】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２０】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２１】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２２】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２３】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２４】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２５】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２６】試験により求めたＤＣ−ＤＣコンバータの各部波形図である。
【図２７】実測した各部波形図である。
【図２８】トランスペアの分解斜視図である。
【図２９】図２８に示すトランスペアの等価回路図である。
【図３０】第１コアの正面図である。
【図３１】変形態様１を示すコア断面図である。
【図３２】変形態様２を示す等価回路図である。
【図３３】変形態様３を示すコア断面図である。
【符号の説明】
【００７０】
C１〜C４コンデンサ
N１〜N６コイル
Q1〜Q４スイッチ（スイッチング素子）
Ｔ１、Ｔ２トランス
１インバータ回路
２入力直流電源
３負荷
５整流回路
１０１第１コア
１０２第２コア
１０３Ｅ形コア
１０４Ｅ形コア
１０５中央柱部
１０６側柱部
１０７側柱部
１１１複合コイル
１１２複合コイル
１１３複合コイル

【特許請求の範囲】
【請求項１】
トランス動作とリアクトル動作とを交互に行うトランスＴ１、Ｔ２からなるトランスペアと、入力電流をスイッチングして前記トランスＴ１、Ｔ２の一次コイルに印加するインバータ回路と、前記トランスＴ１、Ｔ２の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスＴ１、Ｔ２の一次コイルは、直列接続されている２トランス型ＤＣＤＣコンバータにおいて、
前記トランスペアは、
前記トランスＴ１のコアとして閉磁路を構成する第１コアと、前記トランスＴ２のコアとして第１コアに対して実質的に独立の閉磁路を構成する第２コアと、
を有し、
前記トランスＴ１、Ｔ２の前記一次コイルは、１ターンごとに交互に前記第１コア及び第２コアに巻装されている部分を有することを特徴とする２トランス型ＤＣＤＣコンバータ。
【請求項２】
請求項１記載の２トランス型ＤＣＤＣコンバータにおいて、
前記トランスＴ１、Ｔ２の前記一次コイルのすべては、前記第１コア及び第２コアに１ターンごとに交互に巻装されている２トランス型ＤＣＤＣコンバータ。
【請求項３】
請求項１記載の２トランス型ＤＣＤＣコンバータにおいて、
前記トランスＴ１、Ｔ２の前記一次コイルの一部は、前記第１コア及び第２コアの少なくとも一方に２ターン以上交互に巻装されている２トランス型ＤＣＤＣコンバータ。
【請求項４】
請求項１記載の２トランス型ＤＣＤＣコンバータにおいて、
前記トランスＴ１は、前記一次コイルとしてコイルＮ１、Ｎ２を有し、
前記トランスＴ２は、前記一次コイルとしてコイルＮ４、Ｎ５を有し、
コイルＮ１、Ｎ４は、互いに直列接続されて第１コイルペアをなし、
コイルＮ２、Ｎ５は、互いに直列接続されて第２コイルペアをなし、
コイルＮ４の１端とコイルＮ５の１端とは、互いに接続されて共通端子Tecをなし、
コイルＮ１の独立端は、第１コイルペアの独立端子Ｔｅ２として入力直流電源の高電位端に接続され、
コイルＮ２の独立端は、第２コイルペアの独立端子Ｔｅ１をなし、
前記インバータ回路は、
前記共通端子Ｔｅｃと前記入力直流電源の低電位端とを接続する主スイッチＱ1と、
副スイッチＱ２とコンデンサＣ２とを直列接続して構成されて前記独立端子Ｔｅ１と前記共通端子Ｔｅｃとを接続して前記主スイッチＱ1のオフ時に前記主スイッチＱ1に前記オフ直前まで流れていた電流をバイパスさせるアクティブクランプ回路と、
前記独立端子Ｔｅ１と前記入力直流電源の低電位端とを接続するコンデンサC1と、
を有する２トランス型ＤＣＤＣコンバータ。
【請求項５】
請求項２記載の２トランス型ＤＣＤＣコンバータにおいて、
前記トランスＴ１は、前記二次コイルとしてコイルＮ３を有し、
前記トランスＴ２は、前記二次コイルとしてコイルＮ６を有し、
前記コイルＮ３、Ｎ６は、１ターンごとに交互に前記第１コア及び第２コアに巻装されている２トランス型ＤＣＤＣコンバータ。
【請求項６】
請求項５記載の２トランス型ＤＣＤＣコンバータにおいて、
前記第１コア及び第２コアは、
中央柱部と、
前記中央柱部の所定方向両側に位置して前記中央柱部と平行に立設される一対の側柱部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び一対の側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第１コア及び第２コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第１コア及び第２コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している２トランス型ＤＣＤＣコンバータ。
【請求項７】
請求項６記載の２トランス型ＤＣＤＣコンバータにおいて、
前記第１コア及び第２コアは、
中央柱部と、
前記中央柱部の磁路直角面において前記中央柱部を略半円状に囲むC形の側柱部と、
前記所定方向に延在して前記中央柱部及び側柱部の底面を磁気的に連結する底板部と、
前記所定方向に延在して前記中央柱部及び側柱部の上面を磁気的に連結する天板部と、
をそれぞれ有し、
前記第１コア及び第２コアの前記中央柱部は、前記所定方向と直角方向に所定ギャップを隔てて対面し、
前記第１コア及び第２コアの前記側柱部は、前記所定方向と直角方向に前記所定ギャップを隔てて対面している２トランス型ＤＣＤＣコンバータ。
【請求項８】
請求項６及び７のいずれか記載の２トランス型ＤＣＤＣコンバータにおいて、
前記第１コア及び第２コアは両方とも、
半分高さの前記中央柱部と、半分高さの前記側柱部と、前記底板部及び天板部の一方とをそれぞれ有する一対のサブコアを高さ方向に突き合わせて構成されている２トランス型ＤＣＤＣコンバータ。
【請求項９】
トランス動作とリアクトル動作とを交互に行うトランスＴ１、Ｔ２からなるトランスペアと、入力電流をスイッチングして前記トランスＴ１、Ｔ２の一次コイルに印加するインバータ回路と、前記トランスＴ１、Ｔ２の二次コイルの出力を半波ごとに整流する整流回路とを備え、トランスＴ１、Ｔ２の一次コイルは、直列接続されている２トランス型ＤＣＤＣコンバータにおいて、
前記トランスペアは、所定高さを隔てて互いに平行に延在する底板部及び天板部と、所定のギャップを隔てて互いに対面しつつ底板部から天板部に立設されて前記底板部と前記天板部とを磁気的に連結する少なくとも一対の中央柱部と、前記底板部と前記天板部とを磁気的に連結する複数の側柱部とを備えるコアと、
前記一対の中央柱部にまとめて巻回された一次コイルと、
前記一対の中央柱部に個別に巻回された一対の二次コイルと、
を有し、
前記一対の中央柱部の磁路直角方向の断面は略半円形状とされ、
前記一対の中央柱部の磁路直角方向の断面は、全体として前記ギャップ含めて略円形又は略楕円形状に形成されていることを特徴とする２トランス型ＤＣ−ＤＣコンバータ。

【図１】