ＡＴＭセル送信制御方法
【課題】バッファやメモリへのアクセス制御を簡素化し、入力ＡＴＭセル種に応じた処理制御及び処理時間で効率的にＡＴＭセルを送出する。
【解決手段】セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、品質クラス情報を品質クラステーブルメモリより読み出し、ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、ＡＴＭセルポインタ値管理エリアへ書き込み、ＡＴＭセルを共通セルバッファメモリの格納先アドレスバンクエリアへ一時的に保存し、送信順序テーブルメモリ等から優先順位付けられたセル種毎に順次共通セルバッファメモリから読み出し、読み出されるＡＴＭセル種がＴｙｐｅ５セルはそのまま伝送路へ送信し、Ｔｙｐｅ２ｄショトセルは、Ｔｙｐｅ２セルへの組み立て完了後に伝送路へ送信する。
【解決手段】セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、品質クラス情報を品質クラステーブルメモリより読み出し、ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、ＡＴＭセルポインタ値管理エリアへ書き込み、ＡＴＭセルを共通セルバッファメモリの格納先アドレスバンクエリアへ一時的に保存し、送信順序テーブルメモリ等から優先順位付けられたセル種毎に順次共通セルバッファメモリから読み出し、読み出されるＡＴＭセル種がＴｙｐｅ５セルはそのまま伝送路へ送信し、Ｔｙｐｅ２ｄショトセルは、Ｔｙｐｅ２セルへの組み立て完了後に伝送路へ送信する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＴＭ(Asynchronous Transfer Mode)セル送信制御方法に関し、特に、複数のユーザーに対して送信する順序を制御し、セルの種別に関わらず共通なバッファを経由したＴｙｐｅ２セルへの組み立て制御を実行するためのＡＴＭセル送信制御方法に関する。
【背景技術】
【０００２】
ＡＴＭの通信方式は、複数の通信データチャンネルを各々ＡＴＭセルという固定長のパケットデータに区切り、一つの伝送路に統計的に多重化して伝送することにより、多種多様な特性を有するメディアデータを効率よく通信させることを可能にする方式である。例えば、特許文献１に記載されているＴｙｐｅ２ｄショートセルのコンポジット制御方法は、各チャンネル毎に並列にコンポジット制御されている。また、特許文献２に記載されているＡＴＭセルの一時バッファであるセルバッファを利用した制御は、ポインタ管理キューとポインタ用バッファを個別に制御する。
【特許文献１】特開２００２−３５４０３７号公報
【特許文献２】特開２０００−７８１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記特許文献１に開示されたサービス品質保証制御装置、サービス品質保証制御方法、及びサービス品質保証制御プログラムには以下のような問題がある。
【０００４】
第１の問題点は、コンポジット制御するための回路構成が非効率的であることである。この問題が発生する原因は、複数のＶＣ（仮想チャネル）回線各々に対してショートセル振り分け部と、品質クラス１用ショートセルバッファと、品質クラス２用ショートセルバッファと、品質クラス３用ショートセルバッファと、コンポジット制御部と、コンポジット順序テーブルメモリの同一構成としていることに起因する。これは、各ＶＣ回線、各品質クラス毎にショートセルバッファを必要とし、また、コンポジット制御部とコンポジット順序テーブルメモリも各ＶＣ回線毎に必要となる。さらに、入力側のインターフェースが複数のＶＣ回線分必要であることに起因する。
【０００５】
第２の問題点は、入力側の制御方法が不明確であることである。この問題が発生する原因は、入力インターフェースの構成が乱雑であることに起因する。
【０００６】
第３の問題点は、バッファへのアクセス制御が乱雑であるため、回路構成が複雑になることである。この問題が発生する原因は、各ＶＣ回線、各品質クラス毎にバッファを設けているため、任意のＶＣへのコンポジット制御時においても複数の各品質クラスショートセルバッファへのアクセス制御が必要となることに起因する。
【０００７】
一方、特許文献２に開示されたＡＴＭセル多重化方法及びその装置には、次のような問題がある。
【０００８】
第１の問題点は、この多重化装置の共通セルバッファは、あくまで一時保持用のバッファであり、その後の処理でＡＴＭセルを加工することを考慮していないことである。この問題が発生する原因は、入力ＡＴＭセル種が限定されているためであり、共通セルバッファへ一時保存されるデータは、読み出し後にそのまま送出されるからである。
【０００９】
第２の問題点は、入力ＡＴＭセルが送出されるまでに内部処理時間遅延が発生することである。この問題が発生する原因は、入力ＡＴＭセルは、必ず共通セルバッファへ一時保存されるため、最短でも共通セルバッファへの書き込み、読み出し分の遅延時間が発生するからである。
【００１０】
第３の問題点は、メモリ及びバッファへのアクセス制御が乱雑であるため、回路構成が複雑になり、所要メモリ資源を効率よく使用できていないことである。この問題が発生する原因は、管理キューメモリとポインタバッファとを別々に設けているため、アクセス制御を個々のメモリに対して行う必要があるためである。
【００１１】
そこで、本発明は、上記従来の課題を解決するためになされたものであって、バッファやメモリへのアクセス制御を簡素化し、入力ＡＴＭセル種に応じた処理制御及び処理時間で、効率的にＡＴＭセルを送出することのできるＡＴＭセル送信制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、該受信したＡＴＭセルから該ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出し、該ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、該格納先ポインタ値を前記ポインタバッファメモリのＡＴＭセルポインタ値管理エリアへ書き込み、前記ＡＴＭセルを前記ＵＴＯＰＩＡ用内部受信バッファからポインタ値分オフセットされた前記共通セルバッファメモリの格納先アドレスバンクエリアへコピーして一時的に保存し、前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の内部送信要求において、送信順序テーブルメモリ、コンポジット順序テーブルメモリから優先順位付けられたセル種毎に順次前記共通セルバッファメモリから読み出し、読み出される該ＡＴＭセルの格納先ポインタ値を前記ポインタバッファメモリの前記ＡＴＭセルポインタ値管理エリアから読み出し、前記格納先ポインタ値を前記ポインタバッファメモリの前記ポインタエリアへ空きポインタとして書き込み、読み出される該ＡＴＭセル種がＴｙｐｅ５セルの場合には、そのまま伝送路へ送信し、Ｔｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２セルへの組み立て制御を実施し、組み立てが完了するまで読み出し制御を繰り返し、組み立て完了後に伝送路へ送信し、内部Ｔｙｐｅ５セル、Ｔｙｐｅ２セル又は最優先セルのデータ送信要求を競合調停し、送信すべきセルを選択した後、順次セル単位で伝送路へ送信することを特徴とする。
【００１３】
そして、本発明によれば、バッファやメモリへのアクセス制御を簡素化するとともに、入力されたセル種に応じた処理制御、処理時間を動的に変化させることにより、効率的にＡＴＭセルを送出する制御方法を提供することができる。
【００１４】
前記ＡＴＭセル送信制御方法において、前記Ｔｙｐｅ２ｄショートセルに対する組み立て制御を、Ｔｙｐｅ２セルの組み立てが完了するまで行うにあたり、コンポジット完了後のまたがりデータが格納された該Ｔｙｐｅ２セル種に対して、再度セルの組み立てを促すためにコンポジット順序処理を起動するためのまたがり要求を生成し、該またがり要求による該ＡＴＭセル種の送信制御において、該ＡＴＭセル種が前記共通セルバッファメモリ内に滞留していない場合には、パディング処理にて組み立て途中のＴｙｐｅ２セルを強制的に組み立てを完了させ、各Ｔｙｐｅ２セル種用のバッファと制御データメモリを一つのコンポジット制御部で管理、制御することができる。これによって、コンポジット完了後の中途半端な組み立て状態に対して効率よく組み立て処理を再開させ、コンポジット制御部の使用効率を高め、制御構成を簡素化することができる。
【００１５】
また、前記ＡＴＭセル送信制御方法において、前記ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出すにあたり、最優先の品質クラスが読み出された場合には、前記共通セルバッファメモリへの一時保存を行うことなく、最優先クラスセル用バッファへの書き込みを行うことができる。最優先の品質クラスが読み出された場合には、後段のシステムに対して最優先に処理を行いたい特別な最優先クラス情報を意味するため、共通セルバッファメモリへの一時保存を行わずに、最優先クラスセル用バッファへ書き込むことで内部処理の遅延を極力回避することができる。
【００１６】
前記ＡＴＭセル送信制御方法において、前記ＡＴＭセルを前記共通セルバッファメモリへ書き込む際に、現在時刻情報を付加した上で一時保存するとともに、該ＡＴＭセルを前記共通セルバッファから読み出す際に、付加されたタイムスタンプ値と現在時刻情報とを比較し、設定された最大待ち時間を超過していた場合には、該ＡＴＭセルを廃棄し、前記設定された最大待ち時間を超過した該ＡＴＭセルがコンポジット処理中の場合には、コンポジット処理を完了させるためパディング処理を行うことができる。
【００１７】
さらに、前記ＡＴＭセル送信制御方法において、前記送信順序テーブルメモリ及びコンポジット順序テーブルメモリを２面構成とし、該各々のメモリにおいて、運用面として一方の面を使用している間に、ソフトウェアからの要求によりハードウェア処理を停止することなく運用面を他面に切り替えることができる。
【００１８】
また、前記ＡＴＭセル送信制御方法において、前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の送信制御において、共通セルバッファ内に滞留し続け、不要に共通セルバッファ内エリアを使用している優先順位の低いＡＴＭセルに対し、ハードウェア処理を停止することなく該ＡＴＭセルの内部送信要求を強制的にクリアすることができる。具体的には、該ＡＴＭセル種の取得した全てのポインタ値をシーケンシャルにポインタバッファメモリのポインタエリアに空きポインタ値として書き込む。
【発明の効果】
【００１９】
以上のように、本発明によれば、バッファやメモリへのアクセス制御を簡素化し、入力ＡＴＭセル種に応じた処理制御及び処理時間で、効率的にＡＴＭセルを送出することが可能なＡＴＭセル送信制御方法を提供することができる。
なるからである。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２１】
図１は、本発明にかかるＡＴＭセル送信制御方法を実施するためのネットワークの全体構成の一例を示す。このネットワークは、無線移動端末（以下、「端末」という）１と、無線通信基地局（以下、「基地局」という）２と、基地局制御装置３とで構成される。基地局２は、無線送受信部４と、ベースバンド制御部５と、ＡＴＭスイッチ部６と、本発明にかかる制御部（以下、「本発明制御部」という）７からなる。尚、この構成は、本発明が適用される構成の一例であり、本発明は、ＡＴＭ通信網を構成するノードインタフェース間の制御に適用することができる。
【００２２】
端末１は、音声や画像等の各種メディアデータを無線通信によって基地局２へ送信する。基地局２では、端末１から受信した各種メディアデータをＡＴＭセルという５３ｂｙｔｅのデータ単位に変換し、基地局制御装置３へ送信する。
【００２３】
基地局２では、無線送受信部４によって端末１との無線インターフェースが確立され、ベースバンド制御部５によって無線送受信部４からのＲＦ信号を復調してベースバンド信号に変換する。
【００２４】
ベースバンド制御部５によって復調されたベースバンド信号は、データ誤り訂正や検出を行った後、ＡＴＭスイッチ部６によって音声信号や制御信号等のＡＴＭセル単位のデータに分離され、ＵＴＯＰＩＡインタフェースを経由して本発明制御部７に入力される。
【００２５】
音声信号は、主にＴｙｐｅ２ｄショートセルに、制御信号は、Ｔｙｐｅ５セル乃至最優先セルに変換されるが、Ｔｙｐｅ２ｄショートセルは、ＶＣＩ（Virtual Channnel Identifier：バーチャルチャンネル識別子）毎にＴｙｐｅ２ｄショートセルのショートセルヘッダ（ＳＣＨ）とペイロードをＴｙｐｅ２セルへ組み立てることができ、Ｔｙｐｅ２ｄショートセルをＴｙｐｅ２セルに組み立て上げる処理をコンポジット処理と呼び、一つのＡＴＭセル内に複数のユーザーデータを格納し、伝送効率を上げることが可能となる。
【００２６】
ＡＴＭスイッチ部６と本発明制御部７とは、ＵＴＯＰＩＡインタフェースによって接続されているため、セル種の異なる各ＡＴＭセル（Ｔｙｐｅ５セル、Ｔｙｐｅ２ｄセル、最優先セル）は、ＵＴＯＰＩＡインターフェースを経由して本発明制御部７に入力される。本発明制御部７では、入力されたセル種（セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス）に応じて各順序テーブル、共通セルバッファ及びポインタバッファを有効利用し、効率的に基地局制御装置３へＡＴＭセルを送出する。
【００２７】
次に、図２を参照しながら、本発明制御部７を構成するＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００、品質クラス制御部２００、ポインタバッファ制御部３００、共通セルバッファ制御部４００、選択制御部５００、送信順序制御部６００、コンポジット順序制御部７００、コンポジット制御部８００、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００、品質クラステーブルメモリ１０、ポインタバッファメモリ１１、共通セルバッファメモリ１２、送信順序テーブルメモリ１３、コンポジット順序テーブルメモリ１４の詳細について説明する。
【００２８】
本発明制御部７における処理は、入力されたＡＴＭセルを共通セルバッファメモリ１２に書き込むまでの受信側処理と、一時滞留された共通セルバッファメモリ１２内のＡＴＭセルを読み出し、伝送路へ送出するまでの送信側処理とに大別することができる。
【００２９】
受信側処理としては、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００において、ＵＴＯＰＩＡマスターからの送信ポーリングアドレスを監視し、受信バッファ１０１の空き状況に応じてセルタイプ、ＶＰ／回線、ＶＣＩが異なるＡＴＭセルを受信し、品質クラス制御部２００にて入力されたＡＴＭセル種に応じた品質クラスを、品質クラステーブルメモリ１０から読み出して識別した後、ポインタバッファ制御部３００では、受送信起動処理調停部３０１で送信側要求との調停を行い、受信側要求が得られた場合には、ポインタバッファメモリ１１へアクセスし、共通セルバッファメモリ１２の書き込みオフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ書き込み起動信号と合わせてポインタ値を出力するのと同時に、各セル種毎に用意されたポインタバッファメモリ１１のポインタ値管理エリアへポインタ値を書き戻す処理を行う。
【００３０】
また、共通セルバッファ制御部４００では、ポインタバッファ制御部３００から出力された書き込み起動信号をもとに、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から共通セルバッファメモリ１２へ書き込むべきＡＴＭセルデータを読み出し、ポインタ値からオフセットしたアドレスエリアに読み出したＡＴＭセルデータを書き込み、書き込み制御完了時にポインタバッファ制御部３００に対して共通セルバッファ受信制御完了信号を出力する。
【００３１】
ポインタバッファ制御部３００では、受信制御完了信号にて受送信起動処理調停部３０１での受信側処理中状態を解除し、受信側処理が完了する。前記受信側処理動作は、入力セル種がＴｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの場合であり、内部での処理時間を極力縮めて優先的に伝送路に出力する必要がある最優先セルの送出制御も本発明の特徴である。
【００３２】
品質クラス制御部２００にて読み出された品質クラスが最優先クラスであった場合には、内部処理遅延が増加する共通セルバッファメモリ１２への書き込み動作を回避するため、品質クラス制御部２００から最優先クラスセル種が受信されたことを共通セルバッファ制御部４００に対して通知し、その通知信号をもとに、共通セルバッファ制御部４００では、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から最優先セルを読み出し、最速動作にて共通セルバッファ制御４００内部最優先セル用バッファ４０２への書き込み動作を行い、受信側処理は完了する。
【００３３】
送信側処理としては、ポインタバッファ制御部３００内のポインタ制御において共通セルバッファメモリ１２内の全ＡＴＭセル種の滞留状況を管理しているため、滞留状況に応じて各セル種毎に内部送信要求を生成し、送信順序制御部６００及びコンポジット順序制御部７００に通知する。
【００３４】
コンポジット順序制御部７００は、ポインタバッファ制御部３００から入力された各ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求を各ＶＰ／回線、ＶＣＩ毎に終端処理して送信順序制御部６００へ出力する。
【００３５】
送信順序制御部６００は、コンポジット順序制御部７００から入力された各ＶＰ／回線、ＶＣＩ毎に終端されたＴｙｐｅ２ｄショートセル内部送信要求とポインタバッファ制御部３００から入力された各ＶＰ／回線、各品質クラス毎のＴｙｐｅ５セル内部送信要求を各ＶＰ／回線毎の内部送信要求に終端処理して選択制御部５００に出力する。
【００３６】
選択制御部５００は、送信順序制御部６００から入力された各ＶＰ／回線毎に終端された内部送信要求から調停処理し、送信すべきＶＰ／回線を選択し、選択されたＶＰ／回線の送信側処理を開始するため、送信順序制御部６００に対して送信側処理起動信号を出力する。
【００３７】
送信順序制御部６００は、選択制御部５００から通知された送信側処理起動信号から内部に先読みしてある送信順序テーブルメモリ１３内の該ＶＰ／回線の送信順序０の優先順位データ０〜２３と、送信順序制御部６００内で管理している該ＶＰ／回線の各品質クラス毎のＴｙｐｅ５セル内部送信要求と、各ＶＣＩ毎のＴｙｐｅ２ｄショートセル内部送信要求とを２４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対して送信側処理を行う。選択された内部送信要求セル種がＴｙｐｅ５セルであった場合には、ポインタバッファ制御部３００に対してＴｙｐｅ５セル送信側要求と当該セル種を識別するための送信コードを出力する。
【００３８】
ポインタバッファ制御部３００は、送信順序制御部６００から受信されたＴｙｐｅ５セル送信側要求から受送信起動処理調停部３０１で受信側要求との調停を行い、送信側要求が得られた場合には、当該セル種送信コードから当該セル種ポインタ値管理エリアオフセットアドレスを生成後、ポインタバッファメモリ１１へアクセスを行い、共通セルバッファを読み出し、オフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ読み出して起動信号と合わせてポインタ値を出力するのと同時に、ポインタバッファメモリ１１のポインタエリアに空きポインタ値として読み出したポインタ値を書き戻す処理を行う。
【００３９】
また、共通セルバッファ制御部４００は、ポインタバッファ制御部３００から出力された読み出し起動信号をもとに、ポインタ値からオフセットしたアドレスエリアからＡＴＭセルデータを読み出し、共通セルバッファ制御４００内部Ｔｙｐｅ５セル用バッファ４０１への書き込み動作を行い、読み出し制御完了時にポインタバッファ制御部３００に対して共通セルバッファ送信制御完了信号を出力する。
【００４０】
ポインタバッファ制御部３００は、送信制御完了信号にて受送信起動処理調停部３０１での送信側処理中状態を解除し、送信側処理が完了する。前記送信側処理動作は、当該セル種がＴｙｐｅ５セルの場合であり、コンポジット処理を実施し、Ｔｙｐｅ２セルの組み立を完了してから伝送路に複数ユーザー分を一つのＡＴＭセルとしてまとめてから効率よく出力する。このＴｙｐｅ２ｄショートセルの送出制御も本発明の特徴である。
【００４１】
送信順序制御部６００にて選択された内部送信要求セル種がＴｙｐｅ２ｄショートセルであった場合には、コンポジット順序制御部７００に対して当該セル種の品質クラスを識別するため、コンポジット順序制御起動信号と当該セル種のＶＰ／回線、ＶＣＩを識別する仮送信コードを出力する。
【００４２】
コンポジット順序制御部７００は、送信順序制御部６００から通知されたコンポジット順序制御起動信号から内部に先読みしてあるコンポジット順序テーブルメモリ１４内の該ＶＰ／回線、該ＶＣＩのコンポジット順序０の優先順位データ０〜３と、コンポジット順序制御部７００内で管理している該ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求とを４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対してコンポジット処理を行う。
【００４３】
選択された内部送信要求セル種がＴｙｐｅ２ｄショートセルであった場合には、ポインタバッファ制御部３００に対してＴｙｐｅ２ｄショートセル送信側要求と、当該セル種を識別するための送信コードとを出力する。ポインタバッファ制御部３００では、コンポジット順序制御部７００から受信されたＴｙｐｅ２ｄショートセル送信側要求から受送信起動処理調停部３０１で受信側要求との調停を行い、送信側要求が受け入れられた場合には、当該セル種送信コードから当該セル種ポインタ値管理エリアオフセットアドレスを生成後、ポインタバッファメモリ１１へアクセスを行い、共通セルバッファの読み出してオフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ読み出し起動信号と合わせてポインタ値を出力するのと同時に、ポインタバッファメモリ１１のポインタエリアに空きポインタ値として読み出したポインタ値を書き戻す処理を行う。
【００４４】
また、共通セルバッファ制御部４００は、ポインタバッファ制御部３００から出力された読み出し起動信号をもとに、ポインタ値からオフセットしたアドレスエリアから該Ｔｙｐｅ２ｄショートセルデータを読み出し、コンポジット制御部８００への転送動作を行い、読み出し制御完了時にポインタバッファ制御部３００に対して共通セルバッファ送信制御完了信号を出力する。
【００４５】
ポインタバッファ制御部３００は、送信制御完了信号にて受送信起動処理調停部３０１での送信側処理中状態を解除し、送信側処理が完了する。
【００４６】
同時に、コンポジット制御部８００にて転送された該ＶＣＩのＴｙｐｅ２ｄショートセルから順次Ｔｙｐｅ２セルへコンポジット処理される。
【００４７】
コンポジット処理後、Ｔｙｐｅ２セルがコンポジットを完了しなければ、再度該ＶＣＩセル種のＴｙｐｅ２ｄショートセルを共通セルバッファメモリ１２から読み出すため、コンポジット順序制御部７００へコンポジット要求を出力する。
【００４８】
コンポジット順序制御部７００は、コンポジット制御部８００から通知されたコンポジット要求から先読みしてあるコンポジット順序テーブルメモリ１４内の該ＶＰ／回線、該ＶＣＩのコンポジット順序１の優先順位データ０〜３と、コンポジット順序制御部７００内で管理している該ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求とを４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対してコンポジット処理を行うため、再度、ポインタバッファ制御部３００に対してＴｙｐｅ２ｄショートセル送信側要求と当該セル種を識別するための送信コードを出力する。
【００４９】
以降のポインタバッファ制御部３００からコンポジット制御部８００までのコンポジット処理については、前記と同様の処理をコンポジットの完了まで繰り返す。
【００５０】
コンポジット完了後、該ＶＣＩ用Ｔｙｐｅ２バッファへの書き込み動作を行う。前記最優先セル用バッファ４０２に送出すべきＡＴＭセルデータが書き込まれた場合には、最優先セル外部送信要求信号を、Ｔｙｐｅ５セル用バッファ４０１に送出すべきＡＴＭセルデータが書き込まれた場合には、Ｔｙｐｅ５セル外部送信要求信号を、共通セルバッファ制御部４００からＵＯＴＰＩＡ Ｉ／Ｆ送信制御部９００に出力する。
【００５１】
また、ＶＣＩ毎のＴｙｐｅ２セル用バッファ８０１に送出すべきＴｙｐｅ２セルが一つでもコンポジット完了して書き込まれた場合には、各ＶＣＩ毎のＴｙｐｅ２セル外部送信要求信号を終端したＴｙｐｅ２セル外部送信要求信号をコンポジット制御部８００からＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００に出力する。
【００５２】
ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００では、各セル用外部送信要求信号を送信要求調停部９０１にて競合調停処理し、伝送路の受け入れ状態がＯＫであれば、調停処理によって受け入れられた該セルが書き込まれているバッファからＡＴＭセルデータを読み出し、ＵＴＯＰＩＡ Ｉ／Ｆ経由で伝送路へ出力する。
【００５３】
次に、図３を参照しながら、品質クラス制御部２００を構成する品質クラステーブルメモリＩ／Ｆ部２０１、ＳＣＨＥＣチェック部２０２、最優先セル検出部２０３、データ生成部２０４の動作の詳細について説明する。
【００５４】
品質クラステーブルＩ／Ｆ部２０１では、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００からのセル受信完了信号及びＢＡＴＭコードから該受信セルのセル種を識別し、セル種毎に割り当てられた品質クラステーブルメモリ１０へアクセスするため、ＢＡＴＭコードを品質クラステーブルメモリ１０のアドレスマップに変換し、品質クラステーブルメモリ１０から当該セル種の品質クラスを読み出す。
【００５５】
ＳＣＨＥＣチェック部２０２では、該受信セル種がＴｙｐｅ２ｄショートセルと識別された場合に、品質クラステーブルＩ／Ｆ部２０１での品質クラス読み出し完了までに当該セル種のショートセルヘッダ内に割り当てられているショートセルＨＥＣチェックを行う。ショートセルＨＥＣチェックがＮＧであった場合のみ、当該セル種は廃棄対象となり、ポインタバッファ制御部３００へ起動信号を出力しない。
【００５６】
品質クラステーブルＩ／Ｆ部２０１は、ＳＣＨＥＣチェック部２０２からショートセルＨＥＣチェックＮＧ通知を受けた場合には、以降の制御をディセーブルして処理を中断し、ショートセルＨＥＣチェックがＯＫの場合には、品質クラステーブルメモリ１０から読み出した品質クラス情報を以降の制御へ通知する。また、当該セル種がＴｙｐｅ５セルであった場合には、ショートセルＨＥＣチェックは対象外となるため、ショートセルＨＥＣチェック結果に関わらず品質クラス情報を通知する。
【００５７】
最優先セル検出部２０３は、品質クラステーブルＩ／Ｆ部２０１からの品質クラス情報が最優先クラスか否かを識別し、最優先クラスを検出した場合には、共通セルバッファメモリ１２を経由せずに伝送路へ送出するため、最優先セル内部送信要求を共通セルバッファ制御部４００に対して出力する。
【００５８】
データ生成部２０４は、品質クラステーブルＩ／Ｆ部２０１からの品質クラス情報と当該セル種情報をもとに、受信コードと受信要求信号を生成し、ポインタバッファ制御部３００に対して出力する。その際、最優先セル検出部２０３からの最優先クラス情報を考慮し、最優先クラスであった場合には、ポインタバッファ制御部３００への受信要求信号は出力しない。
【００５９】
次に、図４及び図２を参照しながら、ポインタバッファ制御部３００を構成する受送信起動処理調停部３０１、ポインタ制御部３０２の詳細、すなわち受送信起動処理調停部３０１を構成する調停処理部３０３、共通セルバッファ起動処理部３０４の詳細と、ポインタ制御部３０２を構成する当該セル種識別部３０５、ポインタバッファＩ／Ｆ部３０６、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７、内部送信要求生成部３０８、ＲＸ／ＴＸポインタ管理メモリ３０９の詳細について説明する。
【００６０】
受送信起動処理調停部３０１は、主に受信側と送信側の要求を競合調停するとともに、これらを管理し、共通セルバッファ制御部４００とのＩ／Ｆを司り、ポインタ制御部３０２では、ポインタバッファメモリ１１への制御信号の生成と、ポインタ値を管理し、内部送信要求を生成する。
【００６１】
まず、ポインタバッファ制御部３００の受信側要求での動作について説明する。
【００６２】
調停処理部３０３は、品質クラステーブル制御部２００からの受信側要求信号と、送信順序制御部６００又はコンポジット順序制御部７００からの送信側要求信号を競合調停し、受け入れられた要求側に対する起動信号をポインタ制御部３０２に通知する。また、各要求信号に対する処理状態を監視するため、起動信号通知と同時に、受信側乃至送信側処理中フラグを処理中状態に遷移させ、処理終了信号が通知されるまで処理中状態を保持する。処理中状態時にもう一方の要求が入力された場合には、要求を保持し、処理終了時にもう一方の要求を受け付ける。受信側要求と送信側要求とが同時に入力された場合には、受信側制御を優先的に処理し、送信側要求は保持される。
【００６３】
当該セル種識別部３０５では、調停処理部３０３から通知された受信側起動信号をもとに、品質クラステーブル制御部２００から入力された受信コードを内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、受信側起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００６４】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５からの受信側起動信号を受信すると、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＲＤアドレスカウンタ値（初期値は０）を読み出し、受信ポインタを読み出すためのポインタエリアＲＤアドレスを生成する。ポインタＲＤアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＲＤアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００６５】
生成されたポインタＲＤアドレスより、ポインタバッファメモリ１１のポインタ管理キューエリアへＲＤアクセスを行い、空きポインタ値を読み出し、ポインタバッファＩ／Ｆ部３０６内のレジスタへ一旦格納する。ポインタ値の読み出し後、当該セル種識別部３０５から通知された当該セル種情報からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成すると同時に、当該セル種識別部３０５へポインタ値を通知する。
【００６６】
内部送信要求生成部３０８では、受信側起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＲＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００６７】
ポインタバッファＩ／Ｆ部３０６では、一旦格納されたポインタ値を生成した当該セル種エリアのオフセットアドレスと、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへ書き込む。
【００６８】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を共通セルバッファ起動処理部３０４へ通知する。共通セルバッファ起動処理部３０４では、当該セル種識別部３０５から通知されたポインタ値と、共通セルバッファ制御部４００へ共通セルバッファメモリ１２への書き込みをスタートさせるための書き込み起動信号とを共通セルバッファ制御部部４００へ通知する。共通セルバッファ制御部４００から共通セルバッファメモリ１２へ書き込みが完了すると、共通セルバッファ書き込み完了信号が通知され、内部送信要求生成部３０８は、共通セルバッファ書き込み完了信号を受信すると、前記で読み出された当該セル種のＲＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＲＸポインタ値をＷＲアクセスすることで、当該セル種の共通セルバッファメモリ１２への書き込みが完了したことになる。
【００６９】
さらに、内部送信要求生成部３０８では、セル種毎にＲＸポインタ値とＴＸポインタ値の差分を管理し、差分が発生することで、共通セルバッファメモリ１２内に当該セル種が滞留していることを意味するので、当該セル種の内部送信要求を生成し、送信順序制御部６００及びコンポジット順序制御部７００へ通知する。また、ＲＸポインタ値とＴＸポインタ値との差分がある限り、当該セル種の内部送信要求は解除しない。
【００７０】
次に、ポインタバッファ制御部３００の送信側要求での動作について説明する。尚、調停処理部３０３での調停制御については前記通りである。
【００７１】
当該セル種識別部３０５では、調停処理部３０３から通知された送信側起動信号をもとに、送信順序制御部６００又はコンポジット順序制御部７００から入力された送信コードを内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、送信側起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００７２】
内部送信要求生成部３０８では、当該セル種識別部３０５からの送信側起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＴＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで、当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００７３】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５から通知された当該セル種からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成し、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへＲＤアクセスを実施し、当該セル種が格納されているポインタ値を読み出し、当該セル種識別部３０５へ読み出したポインタ値を通知する。
【００７４】
また、ポインタ値読み出し完了後、ポインタ値を使用済み空きポインタに登録するため、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＷＲアドレスカウンタ値（初期値は０）を読み出し、送信ポインタを書き込むためのポインタエリアＷＲアドレスを生成する。ポインタＷＲアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＷＲアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００７５】
生成されたポインタＷＲアドレスより、ポインタバッファメモリ１１のポインタ管理キューエリアへＷＲアクセスを行い、ポインタ値を書き込むことで、使用済み空きポインタとしてポインタ管理キューエリアへ再登録を行うと同時に、当該セル種識別部３０５へ当該セル種のポインタ値を通知する。
【００７６】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を共通セルバッファ起動処理部３０４へ通知する。
【００７７】
共通セルバッファ起動処理部３０４では、当該セル種識別部３０５から通知されたポインタ値と、共通セルバッファ制御部４００へ共通セルバッファメモリ１２への読み出しをスタートさせるための読み出し起動信号を共通セルバッファ制御部部４００へ通知する。共通セルバッファ制御部４００から共通セルバッファメモリ１２への読み出しが完了すると、共通セルバッファ読み出し完了信号が通知され、内部送信要求生成部３０８では、共通セルバッファ読み出し完了信号を受信すると、前記読み出された当該セル種のＴＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＴＸポインタ値についてＷＲアクセスを行うことで、当該セル種の共通セルバッファメモリ１２への読み出しが完了したことになる。
【００７８】
さらに、内部送信要求生成部３０８では、セル種毎にＲＸポインタ値と、ＴＸポインタ値との差分を管理しているため、その時点で差分がなくなれば、共通セルバッファメモリ１２内に当該セル種が滞留していないことを意味するので、当該セル種の内部送信要求を解除し、送信順序制御部６００及びコンポジット順序制御部７００へ通知しない。また、ＲＸポインタ値とＴＸポインタ値との差分がない限り、当該セル種の内部送信要求は生成しない。
【００７９】
次に、ポインタバッファクリア処理の動作について説明する。
【００８０】
ソフトウェア設定により、ポインタバッファクリアが起動されると、設定されたセル種のポインタ値を強制的にポインタ管理キューエリアへ使用済み空きポインタ登録することで設定されたセル種を強制的に廃棄する機能となる。
【００８１】
このポインタバッファクリア処理は、該セルの滞留セルがなくなるまでシーケンシャルに実施し、共通セルバッファ制御部４００への読み出し起動信号を生成しない。そのため、該滞留セルを共通セルバッファメモリ１２から読み出すことなく滞留セルを廃棄することが可能となる。
【００８２】
また、通常の受信側要求、送信側要求との調停を加味して処理実施されるため、通常のハードウェア動作を停止することなく該セルの廃棄処理が可能となっている。
【００８３】
次に、ポインタバッファクリア処理の動作について詳細に説明する。
【００８４】
受送信起動処理調停部３０１では、ソフトウェア設定によりポインタバッファクリア処理が起動されると、ポインタバッファクリア要求信号が生成され、調停処理部３０３に通知される。受信側要求と送信側要求と三者競合調停を行い、ポインタバッファクリア要求が受け入れられた場合には、ポインタバッファクリア起動信号と、ソフトウェア設定されたセル種情報をポインタ制御部３０２に通知する。
【００８５】
当該セル種識別部３０５では、調停処理部３０３から通知されたポインタバッファクリア起動起動信号をもとに、ともに通知されたセル種情報を内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、ポインタバッファクリア起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００８６】
内部送信要求生成部３０８では、当該セル種識別部３０５からのポインタバッファクリア起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＴＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００８７】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５から通知された当該セル種からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成し、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへＲＤアクセスを実施し、当該セル種が格納されているポインタ値を読み出し、当該セル種識別部３０５へ読み出したポインタ値を通知する。
【００８８】
また、ポインタ値読み出し完了後、ポインタ値を使用済み空きポインタ登録するため、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＷＲアドレスカウンタ値（初期値は０）を読み出し、送信ポインタを書き込むためのポインタエリアＷＲアドレスを生成する。ポインタＷＲアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＷＲアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００８９】
生成されたポインタＷＲアドレスよりポインタバッファメモリ１１のポインタ管理キューエリアへＷＲアクセスを行い、ポインタ値を書き込むことで、使用済み空きポインタとしてポインタ管理キューエリアへ再登録を実施し、当該セル種識別部３０５へ当該セル種のポインタ値を通知する。
【００９０】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を、ポインタバッファクリア処理によって読み出された場合には、共通セルバッファ起動処理部３０４へ通知せず、共通セルバッファ制御部４００から通知されるべき共通セルバッファ読み出し完了信号と同等な共通セルバッファダミー読み出し完了信号を生成し、内部送信要求生成部３０８へ共通セルバッファ読み出し完了信号として通知する。
【００９１】
内部送信要求生成部３０８では、共通セルバッファ読み出し完了信号（共通セルバッファダミー読み出し完了信号）を受信すると、前記読み出された当該セル種のＴＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＴＸポインタ値をＷＲアクセスを行うことで当該セル種のポインタバッファクリア処理が完了したことになる。
【００９２】
ポインタバッファクリアは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にソフトウェアの設定が可能となっており、設定された当該セル種の内部送信要求がなくなるまでシーケンシャルに繰り返される。
【００９３】
次に、図５及び図２を参照しながら、共通セルバッファ制御部４００を構成するＴｙｐｅ５セル用バッファ４０１、最優先セル用バッファ４０２、Ｔｙｐｅ５セルバッファ制御部４０３、最優先セルバッファ制御部４０４、共通セルバッファＩ／Ｆ部４０５、タイマーカウンタ４０６、生起廃棄制御部４０７、生起／廃棄セルカウンタ４０８の詳細について説明する。
【００９４】
まず、受信側処理による共通セルバッファメモリ１２への書き込み動作について説明する。
【００９５】
共通セルバッファＩ／Ｆ部４０５では、ポインタバッファ制御部３００からポインタ値と、書き込み起動信号を受信すると、共通セルバッファに書き込む該セルをＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から読み出し、一時保持する。一時保持した該セルを共通セルバッファメモリ１２へ書き込む際、データ先頭へタイマーカウンタ４０６の値を現在時刻のタイムスタンプデータとして付加する。
【００９６】
共通セルバッファメモリ１２のアドレスを１セルあたり３２ｗｏｒｄの格納領域にバンクしているため、ポインタバッファ制御部３００から通知されたポインタ値は、その格納領域の先頭を示すバンクエリアＷＲアドレスとなり、また、バンク内のＷＲアドレスについては、タイムスタンプ処理に同期して６ｂｉｔカウンタを０からスタートさせることで、ポインタ値が示すバンクエリアにＷｏｒｄ単位で書き込みが開始される。
【００９７】
該当セルのポインタ値が示すバンクエリアへの書き込みが完了した際には、共通セルバッファメモリ１２への書き込みが完了したことを通知するための共通セルバッファ書き込み完了信号をポインタバッファ制御部３００へ出力する。
【００９８】
続いて、送信側処理による共通セルバッファメモリ１２からの読み出し動作について説明する。
【００９９】
共通セルバッファＩ／Ｆ部４０５では、ポインタバッファ制御部３００からポインタ値と、読み出し起動信号とを受信すると、バンク内のＲＤアドレス生成用６ｂｉｔカウンタをスタートさせてバンク内ＲＤアドレスを生成し、ポインタ値で示される該セルが格納されているバンクエリアから該セルをＷｏｒｄ単位で読み出す処理を開始する。
【０１００】
先頭データであるタイムスタンプ値を読み出した際に、タイマーカウンタ４０６から通知されている現在時刻と比較し、品質クラス毎に設定されている最大待ち時間を超えているか否かのタイムアウトチェックを行う。
【０１０１】
該セルがタイムアウトチェックＮＧであれば、該セルを廃棄、すなわち読み出しを中止し、生起廃棄制御部４０７及び選択制御部５００及びコンポジット制御部８００へタイムアウト信号を通知し、また、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０２】
タイムアウトチェックがＯＫであり、読み出した該セルがＴｙｐｅ５セルの場合には、Ｔｙｐｅ５セル転送起動信号と、読み出したＷｏｒｄ単位の該セルデータとをＴｙｐｅ５セルバッファ制御部４０３へ通知する。
【０１０３】
Ｔｙｐｅ５セルバッファ制御部４０３では、共通セルバッファＩ／Ｆ部４０５からＴｙｐｅ５セル転送起動信号を受信すると、転送されたＷｏｒｄ単位の該セルデータからタイムスタンプデータを削除した上で、Ｔｙｐｅ５セルバッファへコピーを開始する。全データのコピー完了後、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へＴｙｐｅ５セル外部送信要求信号を通知すると同時に、共通セルバッファＩ／Ｆ部４０５へＴｙｐｅ５セル用バッファ４０１へのコピー完了信号を通知する。
【０１０４】
共通セルバッファＩ／Ｆ部４０５では、Ｔｙｐｅ５セルバッファ制御部４０３から通知されたコピー完了信号を受信すると、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０５】
タイムアウトチェックがＯＫであり、読み出した該セルがＴｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２ｄショートセル転送起動信号と、読み出したＷｏｒｄ単位の該セルデータとをコンポジット制御部８００へ通知する。
【０１０６】
コンポジット制御部８００から内部バッファへのコピーが完了すると、Ｔｙｐｅ２ｄショートセルコピー完了信号が通知され、共通セルバッファＩ／Ｆ部４０５ではコンポジット制御部８００からＴｙｐｅ２ｄショートセルコピー完了信号を受信すると、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０７】
また、共通セルバッファＩ／Ｆ部４０５では、Ｔｙｐｅ５セルバッファ制御部４０３からコピー完了信号を受信するか、コンポジット制御部８００からＴｙｐｅ２ｄショートセルコピー完了信号を受信すると、該セルが生起されたことを示す生起完了信号を生起廃棄制御部４０７へ通知する。
【０１０８】
生起／廃棄セルカウンタ４０８は、ＲＡＭで構成され、各セル種、ＶＰ／回線、ＶＣＩ、品質クラス毎に１アドレスへアサインされ、生起又はタイムアウト要因によって当該セル種のアドレスの値をリードし、その値に１をインクリメントしてライトすることで各セル種の廃棄率をカウントする構成となっている。
【０１０９】
生起廃棄制御部４０７では、Ｔｙｐｅ５セル及びＴｙｐｅ２ｄショートセル用の廃棄率測定用のカウンタを制御する。生起／廃棄セルカウンタ４０８の生起セルカウンタは、共通セルバッファＩ／Ｆ部４０５から生起完了信号又はタイムアウト信号が通知される度に当該セル種がアサインされているＲＡＭアドレスの値を読み出し、その値に１をインクリメントして書き戻す処理を行う。
【０１１０】
生起／廃棄セルカウンタ４０８の廃棄セルカウンタは、共通セルバッファＩ／Ｆ部４０５からのタイムアウト信号が通知される度に、当該セル種がアサインされているＲＡＭアドレスの値を読み出し、その値に１をインクリメントして書き戻す処理を行う。
【０１１１】
続いて、共通セルバッファ制御部４００の最優先セル受信時の動作について説明する。
【０１１２】
最優先セルバッファ制御部４０４では、品質クラステーブル制御部２００から最優先セル内部送信要求を受信すると、最優先セル用バッファ４０２に書き込む該セルをＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から読み出し、Ｗｏｒｄ単位で最優先セル用バッファ４０２へコピーする。全データのコピー完了後、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へ最優先セル外部送信要求信号を通知する。
【０１１３】
最優先セルは、共通セルバッファメモリ１２に書き込まずに伝送路へ送出されるため、タイムスタンプ処理による廃棄セルの対象とはしない。また、ポインタバッファ制御部３００での受送信調停動作を経由せずに伝送路へ送出されるため、ポインタバッファ制御部３００に対してコピー完了信号は通知しない。
【０１１４】
次に、図６及び図２を参照しながら、選択制御部５００を構成するＶＰ／回線送信選択部５０１、テーブル面切り替え要求部５０２、送信制御監視部５０３の詳細について説明する。
【０１１５】
テーブル面切り替え要求部５０２では、ソフトウェア設定により送信順序テーブルメモリ１３又はコンポジット順序テーブルメモリ１４の面切り替えが設定された場合に、ＶＰ／回線送信選択部５０１に対してテーブル面切り替え要求を通知する。
【０１１６】
ＶＰ／回線選択部５０１では、送信順序制御部６００から通知されたＶＰ／回線毎の内部送信要求と、テーブル面切り替え要求部５０２から通知されたテーブル面切り替え要求とを競合調停し、受け入れられた要求がＶＰ／回線毎の内部送信要求であった場合には、該ＶＰ／回線に対して送信順序制御の起動をかけるため、ＶＰ／回線情報と送信順序起動信号を送信順序制御部６００へ通知すると同時に、送信制御監視部５０３へも送信順序起動信号が通知され、受け入れられた要求がテーブル面切り替え要求であった場合には、該順序テーブルに対して順序テーブル面切り替え制御の起動をかけるため、送信順序テーブル面切り替え要求の場合には、送信順序制御部６００へ送信順序テーブル面切り替え要求を通知し、コンポジット順序テーブル面切り替え要求の場合には、コンポジット順序制御部７００へコンポジット順序テーブル面切り替え要求を通知すると同時に、各順序テーブル面切り替え要求は送信制御監視部５０３へも通知される。
【０１１７】
送信制御監視部５０３では、ＶＰ／回線送信選択部５０１から送信順序起動信号を受信すると、該ＶＰ／回線の送信制御状態を内部送信要求受け付け中ステータスに遷移させ、該ＶＰ／回線送信要求ステータス信号を生成させ、又は各順序テーブル面切り替え要求を受信すると、該順序テーブルの面切り替え制御状態を面切り替え受け付け中ステータスに遷移させ該順序テーブル面切り替え要求ステータス信号を生成させ、どちらかが処理中の場合には、選択制御ステータス信号処理中としてＶＰ／回線送信選択部５０１へ通知する。
【０１１８】
各ステータス信号は、処理完了を通知されることで処理中ステータスを解除するが、ＶＰ／回線送信要求ステータス信号については、該セルがＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００から伝送路へ送信された場合か、共通セルバッファ制御部４００からタイムアウト信号が通知されて該セルがＴｙｐｅ５セルであった場合か、共通セルバッファ制御部４００からタイムアウト信号が通知されて該セルがＴｙｐｅ２ｄショートセルであり、コンポジット中でない場合にはＶＰ／回線送信要求ステータスの処理中は解除され、また、順序テーブル面切り替え要求ステータス信号については、送信順序制御部６００から送信順序テーブル面切り替え完了信号が通知された場合か、コンポジット順序制御部７００からコンポジット順序テーブル面切り替え完了信号が通知された場合には順序テーブル面切り替え要求ステータスの処理中は解除される。
【０１１９】
次に、図７及び図２を参照しながら、送信順序制御部６００を構成する送信順序選択部６０１、送信順序テーブル先読み処理部６０２、ＶＰ／回線送信要求終端部６０３、送信順序検出部６０４、送信側起動生成部６０５、送信順序テーブルアドレス生成部６０６、送信順序テーブルＩ／Ｆ部６０７、送信順序テーブルラッチメモリ６０８の詳細について説明する。
【０１２０】
ＶＰ／回線送信要求終端部６０３では、ポインタバッファ制御部３００から通知されたＶＰ／回線毎のＴｙｐｅ５セル内部送信要求信号又はコンポジット順序制御部７００から通知されたＶＰ／回線毎の各ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求信号から、Ｔｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの内部送信要求をＶＰ／回線毎に終端させてから選択制御起動信号として選択制御部５００へ通知する。また、送信順序検出部６０４へはＶＰ／回線毎に終端せず、Ｔｙｐｅ５セル内部送信要求と、Ｔｙｐｅ２ｄショートセル内部送信要求とをそのまま通知する。
【０１２１】
送信順序検出部６０４では、選択制御部５００から通知された送信順序起動信号とＶＰ／回線情報を受信すると、送信順序検出処理の比較参照をスタートさせる。送信順序テーブルメモリ１３は、ＶＰ／回線毎に送信順序テーブルデータとして２５６テーブル分、優先順位データ０〜２３をメイン用とサブ用の２面の運用面を持っており、送信順序テーブルデータを選択制御部５００から送信順序起動信号を受信すると、送信順序テーブルラッチメモリ６０８の該ＶＰ／回線の送信順序テーブルデータを保持し、保持した該ＶＰ／回線の送信順序テーブルデータと、ＶＰ／回線送信要求終端部６０３から通知された該ＶＰ／回線のＴｙｐｅ５セル内部送信要求又はＴｙｐｅ２ｄショートセル内部送信要求とを２４優先順位データ同時に比較参照し、設定データに該当するＴｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの内部送信要求があれば、優先順位の一番高い当該セル種に対して送信側処理を起動すべく、検出完了信号と当該セル種情報を、送信側起動生成部６０５と送信順序テーブル先読み処理部６０２とに通知する。
【０１２２】
また、選択制御部５００から順序テーブル運用面切り替え要求が通知された場合には、送信順序テーブル先読み処理部６０２に対して送信順序テーブル１３の運用面切り替え起動信号を通知する。
【０１２３】
送信側起動生成部６０５では、送信順序検出部６０４から検出完了信号を受信すると、当該セル種情報を識別し、当該セル種がＴｙｐｅ５セル内部送信要求であった場合は、ポインタバッファ制御部３００へＴｙｐｅ５セル送信側要求信号と、当該セル種の送信コードを通知し、当該セル種がＴｙｐｅ２ｄショートセル内部送信要求であった場合は、コンポジット順序制御部７００へコンポジット順序処理起動信号と、当該セル種の仮送信コードとを通知する。
【０１２４】
送信順序テーブル先読み処理部６０２では、送信順序検出部６０４から検出完了信号と、当該セル種情報とを受信すると、次の送信順序検出のために送信順序テーブル先読み処理を開始する。
【０１２５】
送信順序テーブルアドレス生成部６０６では、検出完了信号によって次の送信順序のデータを読み出すため、当該セル種情報から該ＶＰ／回線を識別し、送信順序テーブルメモリ１３の該ＶＰ／回線オフセットアドレスを生成し、０から２５５をカウントする送信順序用アドレスカウンタを１インクリメントして送信順序オフセットアドレスを生成し、同時に優先順位をＷｏｒｄ単位で読み出すための０から１１をカウントする優先順位用アドレスカウンタをスタートさせ、各アドレスを合成して該ＶＰ／回線の次の送信順序テーブルを読み出すためのアドレスを送信順序テーブルＩ／Ｆ部６０７へ出力する。
【０１２６】
送信順序テーブルＩ／Ｆ部６０７では、送信順序テーブルアドレス生成部６０６から出力された該ＶＰ／回線の次の送信順序テーブル用アドレスをもとに、送信順序テーブル１３へ読み出しを開始し、読み出した該ＶＰ／回線の次の送信順序テーブルデータをＶＰ／回線毎に用意した送信順序テーブルラッチメモリ６０８へコピーする。各ＶＰ／回線の送信順序テーブルデータを先読みし、送信順序テーブルラッチメモリ６０８へ保持しておくことで処理時間を短縮することが可能となる。
【０１２７】
また、送信順序検出部６０４から送信順序テーブル運用面切り替え起動信号が通知された場合には、運用面のオフセットアドレスを変更面のオフセットアドレスへ変更し、送信順序用アドレスカウンタを０へリセットし、ＶＰ／回線毎に送信順序０の順序テーブルを順次送信順序テーブルラッチメモリ６０８へコピーする。全ＶＰ／回線の送信順序０の送信順序テーブルデータの先読み処理、すなわちコピーが完了した時点で選択制御部５００へ送信順序テーブル運用面切り替え完了信号を通知する。
【０１２８】
次に、図８及び図２を参照しながら、コンポジット順序制御部７００を構成するコンポジット順序選択部７０１、コンポジット順序テーブル先読み処理部７０２、ＶＣＩ送信要求終端部７０３、コンポジット順序検出部７０４、送信側起動生成部７０５、コンポジット順序テーブルアドレス生成部７０６、コンポジット順序テーブルＩ／Ｆ部７０７、コンポジット順序テーブルラッチメモリ７０８の詳細について説明する。
【０１２９】
ＶＣＩ送信要求終端部７０３では、ポインタバッファ制御部３００から通知されたＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求信号と、コンポジット制御部８００から通知されたＶＰ／回線、ＶＣＩ毎のコンポジットまたがり要求信号から、Ｔｙｐｅ２ｄショートセルの内部送信要求をＶＰ／回線、ＶＣＩ毎に終端させてから、ＶＰ／回線毎の各ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求信号として送信順序制御部６００へ通知する。また、コンポジット順序検出部７０４へは、ＶＰ／回線、ＶＣＩ毎に終端せず、Ｔｙｐｅ２ｄショートセル内部送信要求をそのまま通知する。
【０１３０】
コンポジット順序検出部７０４では、送信順序制御部６００からコンポジット順序起動信号と、仮送信コード情報を受信するか、コンポジット制御部８００からコンポジット要求信号を受信するとコンポジット順序検出処理の比較参照をスタートさせる。
【０１３１】
コンポジット順序テーブルメモリ１４は、ＶＰ／回線、ＶＣＩ毎にコンポジット順序テーブルデータとして２５６テーブル分、優先順位０〜３をメイン用とサブ用の２面の運用面を有し、コンポジット順序テーブルデータを送信順序制御部６００からコンポジット順序起動信号を受信するか、コンポジット制御部８００からコンポジット要求信号を受信すると、コンポジット順序テーブルラッチメモリ７０８の該ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータを保持し、保持した該ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータとＶＣＩ送信要求終端部７０３から通知された該ＶＰ／回線、ＶＣＩ品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求と４優先順位データ同時に比較参照し、設定データに該当するＴｙｐｅ２ｄショートセル内部送信要求があれば、優先順位の一番高い当該セル種に対して送信側処理を起動すべく、検出完了信号と当該セル種情報を送信側起動生成部７０５とコンポジット順序テーブル先読み処理部７０２とへ通知する。
【０１３２】
また、該当するＴｙｐｅ２ｄショートセル内部送信要求が検出されなかった場合には、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルに対してパディング処理起動信号を送信側起動生成部７０５とコンポジット順序テーブル先読み処理部７０２とへ通知する。
【０１３３】
さらに、選択制御部５００から順序テーブル運用面切り替え要求が通知された場合には、コンポジット順序テーブル先読み処理部７０２に対してコンポジット順序テーブル１４の運用面切り替え起動信号を通知する。
【０１３４】
送信側起動生成部７０５では、コンポジット順序検出部７０４から検出完了信号を受信すると、当該セル種情報を識別し、Ｔｙｐｅ２ｄショートセル送信側要求信号をポインタバッファ制御部３００へ当該セル種の送信コードをポインタバッファ制御部３００とコンポジット制御部８００へ各々通知する。
【０１３５】
また、パディング処理起動信号が通知された場合には、コンポジット制御部８００に対してパディング処理起動信号を通知する。
【０１３６】
コンポジット順序テーブル先読み処理部７０２では、コンポジット順序検出部７０４から検出完了信号と当該セル種情報又はパディング処理起動信号を受信すると、次のコンポジット順序検出のためにコンポジット順序テーブル先読み処理を開始する。
【０１３７】
コンポジット順序テーブルアドレス生成部７０６では、検出完了信号によって次のコンポジット順序のデータを読み出すため、当該セル種情報から該ＶＰ／回線、ＶＣＩを識別しコンポジット順序テーブルメモリ１４の該ＶＰ／回線、ＶＣＩオフセットアドレスを生成し、０から２５５をカウントするコンポジット順序用アドレスカウンタを１インクリメントしてコンポジット順序オフセットアドレスを生成し、同時に優先順位を１Ｗｏｒｄで読み出すための固定値０を優先順位アドレスとし、各アドレスを合成して該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブルを読み出すためのアドレスをコンポジット順序テーブルＩ／Ｆ部７０７へ出力する。
【０１３８】
コンポジット順序テーブルＩ／Ｆ部７０７では、コンポジット順序テーブルアドレス生成部７０６から出力された該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブル用アドレスをもとに、コンポジット順序テーブル１４へ読み出しを開始し、読み出した該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブルデータをＶＰ／回線、ＶＣＩ毎に用意したコンポジット順序テーブルラッチメモリ７０８へコピーする。各ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータを先読みし、コンポジット順序テーブルラッチメモリ７０８へ保持しておくことで処理時間を短縮することが可能となる。
【０１３９】
また、コンポジット順序検出部７０４からコンポジット順序テーブル運用面切り替え起動信号が通知された場合には、運用面のオフセットアドレスを変更面のオフセットアドレスへ変更し、コンポジット順序用アドレスカウンタを０へリセットし、ＶＰ／回線、ＶＣＩ毎にコンポジット順序０の順序テーブルを順次コンポジット順序テーブルラッチメモリ７０８へコピーする。
【０１４０】
全ＶＰ／回線、ＶＣＩのコンポジット順序０のコンポジット順序テーブルデータの先読み処理、すなわちコピーが完了した時点で、選択制御部５００へコンポジット順序テーブル運用面切り替え完了信号を通知する。
【０１４１】
次に、図９及び図２を参照しながら、コンポジット制御部８００を構成するＴｙｐｅ２セル用バッファ８０１、Ｔｙｐｅ２セル組み立て部８０２、ペイロードレングスチェック部８０３、Ｔｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５、ＳＴＦ生成部８０６、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、コンポジット要求部８０８の詳細について説明する。
【０１４２】
まず、コンポジット制御部８００の基本動作であるコンポジット処理動作の詳細について説明する。
【０１４３】
コンポジット処理とは、Ｔｙｐｅ２ｄショートセルをＴｙｐｅ２セルに組み立てる処理であり、Ｔｙｐｅ２ｄショートセルのＳＣヘッダ＋ペイロード部分をＴｙｐｅ２セルのペイロード部分へ組み立てることをいう。
【０１４４】
Ｔｙｐｅ２データ生成部８０４では、共通セルバッファ制御部４００から通知されたＴｙｐｅ２ｄショートセル転送起動信号により、共通セルバッファメモリ１２から該Ｔｙｐｅ２ｄショートセルの読み出しを開始する。
【０１４５】
読み出し開始後、ショートセルヘッダ情報を保持し、ペイロードレングスチェック部８０３へ通知する。また、ペイロードレングスチェック部８０３からショートセル終了信号が通知されるまで、共通セルバッファメモリ１２から読み出したＴｙｐｅ２ｄショートセルデータをＴｙｐｅ２バッファＩ／Ｆ部８０７へ、Ｔｙｐｅ２セル用バッファ８０１への書き込み制御信号をＴｙｐｅ２バッファＩ／Ｆ部８０７、及びＴｙｐｅ２バッファＷＲアドレス生成部８０５へ転送する。
【０１４６】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号を受信すると、Ｔｙｐｅ２ｄショートセルデータのＴｙｐｅ２バッファＩ／Ｆ部８０７への転送と、Ｔｙｐｅ２セル用バッファ８０１への書き込み制御信号のＴｙｐｅ２バッファＩ／Ｆ部８０７、及びＴｙｐｅ２バッファＷＲアドレス生成部８０５への転送を一時停止する。Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたまたがり処理起動信号を受信すると、一時停止していたデータ転送を再開する。
【０１４７】
ペイロードレングスチェック部８０３では、Ｔｙｐｅ２データ生成部８０４から通知されたショートセルヘッダ情報をもとに、該Ｔｙｐｅ２ｄショートセルのペイロード長を計算し、Ｔｙｐｅ２データ生成部８０４において共通セルバッファ制御部４００から読み出し中の該Ｔｙｐｅ２ｄショートセルのペイロード終了位置タイミングを割り出し、ショートセル終了信号としてＴｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５、コンポジット要求部８０８へ各々通知する。
【０１４８】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット順序制御部７００から通知された該Ｔｙｐｅ２ｄショートセルの送信コードから、該Ｔｙｐｅ２ｄショートセルのＶＰ／回線、ＶＣＩを識別し、各ＶＰ／回線、ＶＣＩ毎のまたがり処理用アドレスメモリからまたがり状態を加味したＷＲアドレススタート値をＷＲアドレス生成用カウンタにロードする。また、Ｔｙｐｅ２データ生成部８０４からＴｙｐｅ２セル用バッファ８０１への書き込み制御信号を受信すると、Ｔｙｐｅ２セル用バッファ８０１へのＷＲアドレスを生成する。
【０１４９】
ＷＲアドレス生成用カウンタは、書き込み制御信号がディセーブルかつペイロードレングスチェック部８０３からショートセル終了信号が通知されるまでロード値を基準にカウントアップし、書き込み制御信号ディセーブル後はカウント値を保持して停止する。ＷＲアドレス生成用カウンタ値をＴｙｐｅ２セル用バッファ８０１へのＡＴＭセルバンクのＷＲアドレスとして、ＳＴＦ生成部８０６、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、Ｔｙｐｅ２セル用バッファ８０１へ各々通知する。また、ＷＲアドレス生成用カウンタ値が５２、すなわちＴｙｐｅ２セル組み立て完了した場合には、コンポジット完了信号をＴｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、コンポジット要求部８０８へ各々通知する。
【０１５０】
ＳＴＦ生成部８０６では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されるＷＲアドレスと、コンポジット要求部８０８から通知されるまたがりフラグ情報をもとに、またがり処理時のまたがりペイロード長すなわちオフセット値よりＳＴＦデータを生成し、ＳＴＦ用ＡＴＭセル書き込み制御信号と、ＳＴＦデータをＴｙｐｅ２バッファＩ／Ｆ部８０７へ通知する。
【０１５１】
Ｔｙｐｅ２バッファＩ／Ｆ部８０７では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたＡＴＭセルバンクＷＲアドレス値によって、Ｔｙｐｅ２セル用バッファ８０１へ書き込むべきデータをＴｙｐｅ２データ生成部８０４から通知されたペイロードデータかＳＴＦ生成部８０６から通知されたＳＴＦデータかを選択し、Ｔｙｐｅ２セルバッファ８０１へ転送する。
【０１５２】
コンポジット要求部８０８では、ペイロードレングスチェック部８０３からのショートセル終了信号、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からのコンポジット完了信号をもとに、該ＶＰ／回線、ＶＣＩのＴｙｐｅセルの組み立てが完了しない場合には、コンポジット要求信号をコンポジット順序制御部７００へ通知する。これにより、コンポジット順序制御が再度実施され、該ＶＰ／回線、ＶＣＩの新たなコンポジット対象であるＴｙｐｅ２ｄショートセルがＴｙｐｅ２データ生成部８０４へ再び入力され、前記一連の動作を該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルの組み立てが完了するまで繰り返され、組み立て開始から組み立て完了までの間は、コンポジット処理中フラグ信号を生成し、選択制御部５００へ通知する。
【０１５３】
また、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたコンポジット完了信号を受信すると、コンポジット処理中フラグ信号をディセーブルすると同時に、組み立て途中のＴｙｐｅ２ｄショートセルに対してまたがり処理が完了するまでの間は、またがり処理中フラグ信号を生成し、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５へ通知する。
【０１５４】
Ｔｙｐｅ２バッファＩ／Ｆ部８０７では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号を受信すると、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へコンポジット完了したＴｙｐｅ２セル外部送信要求信号を該ＶＰ／回線、ＶＣＩから生成したオフセットＲＤアドレスとともに通知する。
【０１５５】
ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００においてＴｙｐｅ２セル外部送信要求が受け付けられると、Ｔｙｐｅ２セル送信許可信号が通知されるため、Ｔｙｐｅ２セル送出許可信号を受信すると、Ｔｙｐｅ２セル外部送信要求信号を解除する。
【０１５６】
コンポジット処理中にコンポジット順序制御部７００からパディング要求信号が通知された場合は、共通セルバッファ内に該ＶＰ／回線、ＶＣＩ、品質クラスのＴｙｐｅ２ｄショートセルがないことを意味するため、パディング処理を実施し、組立途中の該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セル組み立てを完了させる必要がある。
【０１５７】
従って、Ｔｙｐｅ２データ生成部８０４では、コンポジット順序制御部７００からパディング要求信号を受信すると、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号が通知されるまで０データをＴｙｐｅ２バッファＩ／Ｆ部８０７へ転送する。Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット順序制御部７００からパディング要求信号を受信すると、ＷＲアドレス生成用カウンタ値が５２になるまで順次カウントアップを実施し、ＷＲアドレスとしてＴｙｐｅ２セル用バッファ８０１へ転送する。
【０１５８】
前記パディング処理は、コンポジット処理中に共通セルバッファメモリ１２から読み出された該Ｔｙｐｅ２ｄショートセルがタイムアウトエラーを発生した場合にも同様なパディング処理を実施し、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルの組み立てを完了させる制御も伴う。
【０１５９】
コンポジット完了時に該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルのペイロードに組み立てしきれなかったペイロード（ショートセルヘッダ含む）が残ってしまった場合には、次回の送信Ｔｙｐｅ２セルデータとして、再度該ＶＰ／回線、ＶＣＩのＴｙｐｅ２バッファへ組み立てを再開する、本制御処理をまたがり処理と呼ぶ。
【０１６０】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット要求部８０８から通知されたまたがり処理中フラグと、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００から通知されたＴｙｐｅ２セル送信許可信号から、コンポジット完了済みの該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルが伝送路へ送出を開始したこと、すなわち該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルバッファから読み出しを開始したことを確認してから、残ってしまった該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルのペイロードデータをＷＲアクセスするため、またがり処理中によりＷＲアドレススタート値は、初期化された値をＷＲアドレス生成用カウンタにロードし、Ｔｙｐｅ２セル用バッファ８０１へのＷＲアドレスを生成する。ＷＲアドレス生成用カウンタは、またがり処理中フラグ信号がディセーブルかつペイロードレングスチェック部８０３からショートセル終了信号が通知されるまで初期化されたロード値を基準にカウントアップし、またがり処理中フラグ信号ディセーブル後はカウント値を保持して停止する。
【０１６１】
さらに、Ｔｙｐｅ２データ生成部８０４へまたがり処理により、組み立てを再開したことをまたがり処理起動信号として通知する。コンポジット要求部８０８では、自ら生成しているまたがり処理中フラグのステータスと、ペイロードレングスチェック部８０３からのショートセル終了信号、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からまたがり処理終了タイミングを生成する。生成されたまたがり処理終了タイミングから、またがり処理中フラグ信号をディセーブルすると同時に、またがり処理されたＶＰ／回線、ＶＣＩに対して再度コンポジット処理を起動するためのまたがり要求を生成し、コンポジット順序制御部７００へ通知する。
【０１６２】
後者の理由は、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルはまたがり処理された状態であるため、効率よく伝送路へ送出するためには、早期にＴｙｐｅ２セルの組み立てを完了しなければならないためであり、もし該当するＴｙｐｅ２ｄショートセルが共通セルバッファメモリ１２内に滞留していなかった場合には、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求が生成されないため、すなわちコンポジット順序制御部７００へのＴｙｐｅ２ｄショートセル内部送信要求信号が通知されないことを意味しており、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルが入力されるまで、またがり処理された中途半端な状態を保持し続けてしまう状態を避けるため、またがり要求を生成することによって効率よくＴｙｐｅ２セルを生成する仕組みとなっている。
【図面の簡単な説明】
【０１６３】
【図１】本発明にかかるＡＴＭセル送信制御方法を実施するためのネットワークの全体構成の一例を示すブロック図である。
【図２】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部の構成を示すブロック図である。
【図３】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、品質クラステーブル制御部構成を示すブロック図である。
【図４】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、ポインタバッファ制御部の構成を示すブロック図である。
【図５】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、共通セルバッファ制御部の構成を示すブロック図である。
【図６】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、選択制御部の構成を示すブロック図である。
【図７】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、送信順序制御部の構成を示すブロック図である。
【図８】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、コンポジット順序制御部の構成を示すブロック図である。
【図９】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、コンポジット制御部の構成を示すブロック図である。
【符号の説明】
【０１６４】
１ 端末
２ 基地局
３ 基地局制御装置
４ 無線送受信部
５ ベースバンド制御部
６ ＡＴＭスイッチ部
７ 本発明制御部
１０ 品質クラステーブルメモリ
１１ ポインタバッファメモリ
１２ 共通セルバッファメモリ
１３ 送信順序テーブルメモリ
１４ コンポジット順序テーブルメモリ
１００ ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部
１０１ 受信バッファ
２００ 品質クラス制御部
２０１ 品質クラステーブルＩ／Ｆ部
２０２ ＳＣＨＥＣチェック部
２０３ 最優先セル検出部
２０４ データ生成部
３００ ポインタバッファ制御部
３０１ 受送信起動処理調停部
３０２ ポインタ制御部
３０３ 調停処理部
３０４ 共通セルバッファ起動処理部
３０５ 当該セル種識別部
３０６ ポインタバッファＩ／Ｆ部
３０７ 管理キューエリアＲＤ／ＷＲアドレスカウンタ
３０８ 内部送信要求生成部
３０９ ＲＸ／ＴＸポインタ管理メモリ
４００ 共通セルバッファ制御部
４０１ Ｔｙｐｅ５セル用バッファ
４０２ 最優先セル用バッファ
４０３ Ｔｙｐｅ５セルバッファ制御部
４０４ 最優先セルバッファ制御部
４０５ 共通セルバッファＩ／Ｆ部
４０６ タイマーカウンタ
４０７ 生起廃棄制御部
４０８ 生起／廃棄セルカウンタ
５００ 選択制御部
５０１ ＶＰ／回線送信選択部
５０２ テーブル面切り替え要求部
５０３ 送信制御監視部
６００ 送信順序制御部
６０１ 送信順序選択部
６０２ 送信順序テーブル先読み処理部
６０３ ＶＰ／回線送信要求終端部
６０４ 送信順序検出部
６０５ 送信側起動生成部
６０６ 送信順序テーブルアドレス生成部
６０７ 送信順序テーブルＩ／Ｆ部
６０８ 送信順序テーブルメモリラッチメモリ
７００ コンポジット順序制御部
７０１ コンポジット順序選択部
７０２ コンポジット順序テーブル先読み処理部
７０３ ＶＣＩ送信要求終端部
７０４ コンポジット順序検出部
７０５ 送信側起動生成部
７０６ コンポジット順序テーブルアドレス生成部
７０７ コンポジット順序テーブルＩ／Ｆ部
７０８ コンポジット順序テーブルメモリラッチメモリ
８００ コンポジット制御部
８０１ Ｔｙｐｅ２セル用バッファ
８０２ Ｔｙｐｅ２セル組立部
８０３ ペイロードレングスチェック部
８０４ Ｔｙｐｅ２データ生成部
８０５ Ｔｙｐｅ２バッファＷＲアドレス生成部
８０６ ＳＴＦ生成部
８０７ Ｔｙｐｅ２バッファＩ／Ｆ部
８０８ コンポジット要求部
９００ ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部
９０１ 送信要求調停部
【技術分野】
【０００１】
本発明は、ＡＴＭ(Asynchronous Transfer Mode)セル送信制御方法に関し、特に、複数のユーザーに対して送信する順序を制御し、セルの種別に関わらず共通なバッファを経由したＴｙｐｅ２セルへの組み立て制御を実行するためのＡＴＭセル送信制御方法に関する。
【背景技術】
【０００２】
ＡＴＭの通信方式は、複数の通信データチャンネルを各々ＡＴＭセルという固定長のパケットデータに区切り、一つの伝送路に統計的に多重化して伝送することにより、多種多様な特性を有するメディアデータを効率よく通信させることを可能にする方式である。例えば、特許文献１に記載されているＴｙｐｅ２ｄショートセルのコンポジット制御方法は、各チャンネル毎に並列にコンポジット制御されている。また、特許文献２に記載されているＡＴＭセルの一時バッファであるセルバッファを利用した制御は、ポインタ管理キューとポインタ用バッファを個別に制御する。
【特許文献１】特開２００２−３５４０３７号公報
【特許文献２】特開２０００−７８１３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記特許文献１に開示されたサービス品質保証制御装置、サービス品質保証制御方法、及びサービス品質保証制御プログラムには以下のような問題がある。
【０００４】
第１の問題点は、コンポジット制御するための回路構成が非効率的であることである。この問題が発生する原因は、複数のＶＣ（仮想チャネル）回線各々に対してショートセル振り分け部と、品質クラス１用ショートセルバッファと、品質クラス２用ショートセルバッファと、品質クラス３用ショートセルバッファと、コンポジット制御部と、コンポジット順序テーブルメモリの同一構成としていることに起因する。これは、各ＶＣ回線、各品質クラス毎にショートセルバッファを必要とし、また、コンポジット制御部とコンポジット順序テーブルメモリも各ＶＣ回線毎に必要となる。さらに、入力側のインターフェースが複数のＶＣ回線分必要であることに起因する。
【０００５】
第２の問題点は、入力側の制御方法が不明確であることである。この問題が発生する原因は、入力インターフェースの構成が乱雑であることに起因する。
【０００６】
第３の問題点は、バッファへのアクセス制御が乱雑であるため、回路構成が複雑になることである。この問題が発生する原因は、各ＶＣ回線、各品質クラス毎にバッファを設けているため、任意のＶＣへのコンポジット制御時においても複数の各品質クラスショートセルバッファへのアクセス制御が必要となることに起因する。
【０００７】
一方、特許文献２に開示されたＡＴＭセル多重化方法及びその装置には、次のような問題がある。
【０００８】
第１の問題点は、この多重化装置の共通セルバッファは、あくまで一時保持用のバッファであり、その後の処理でＡＴＭセルを加工することを考慮していないことである。この問題が発生する原因は、入力ＡＴＭセル種が限定されているためであり、共通セルバッファへ一時保存されるデータは、読み出し後にそのまま送出されるからである。
【０００９】
第２の問題点は、入力ＡＴＭセルが送出されるまでに内部処理時間遅延が発生することである。この問題が発生する原因は、入力ＡＴＭセルは、必ず共通セルバッファへ一時保存されるため、最短でも共通セルバッファへの書き込み、読み出し分の遅延時間が発生するからである。
【００１０】
第３の問題点は、メモリ及びバッファへのアクセス制御が乱雑であるため、回路構成が複雑になり、所要メモリ資源を効率よく使用できていないことである。この問題が発生する原因は、管理キューメモリとポインタバッファとを別々に設けているため、アクセス制御を個々のメモリに対して行う必要があるためである。
【００１１】
そこで、本発明は、上記従来の課題を解決するためになされたものであって、バッファやメモリへのアクセス制御を簡素化し、入力ＡＴＭセル種に応じた処理制御及び処理時間で、効率的にＡＴＭセルを送出することのできるＡＴＭセル送信制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、該受信したＡＴＭセルから該ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出し、該ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、該格納先ポインタ値を前記ポインタバッファメモリのＡＴＭセルポインタ値管理エリアへ書き込み、前記ＡＴＭセルを前記ＵＴＯＰＩＡ用内部受信バッファからポインタ値分オフセットされた前記共通セルバッファメモリの格納先アドレスバンクエリアへコピーして一時的に保存し、前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の内部送信要求において、送信順序テーブルメモリ、コンポジット順序テーブルメモリから優先順位付けられたセル種毎に順次前記共通セルバッファメモリから読み出し、読み出される該ＡＴＭセルの格納先ポインタ値を前記ポインタバッファメモリの前記ＡＴＭセルポインタ値管理エリアから読み出し、前記格納先ポインタ値を前記ポインタバッファメモリの前記ポインタエリアへ空きポインタとして書き込み、読み出される該ＡＴＭセル種がＴｙｐｅ５セルの場合には、そのまま伝送路へ送信し、Ｔｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２セルへの組み立て制御を実施し、組み立てが完了するまで読み出し制御を繰り返し、組み立て完了後に伝送路へ送信し、内部Ｔｙｐｅ５セル、Ｔｙｐｅ２セル又は最優先セルのデータ送信要求を競合調停し、送信すべきセルを選択した後、順次セル単位で伝送路へ送信することを特徴とする。
【００１３】
そして、本発明によれば、バッファやメモリへのアクセス制御を簡素化するとともに、入力されたセル種に応じた処理制御、処理時間を動的に変化させることにより、効率的にＡＴＭセルを送出する制御方法を提供することができる。
【００１４】
前記ＡＴＭセル送信制御方法において、前記Ｔｙｐｅ２ｄショートセルに対する組み立て制御を、Ｔｙｐｅ２セルの組み立てが完了するまで行うにあたり、コンポジット完了後のまたがりデータが格納された該Ｔｙｐｅ２セル種に対して、再度セルの組み立てを促すためにコンポジット順序処理を起動するためのまたがり要求を生成し、該またがり要求による該ＡＴＭセル種の送信制御において、該ＡＴＭセル種が前記共通セルバッファメモリ内に滞留していない場合には、パディング処理にて組み立て途中のＴｙｐｅ２セルを強制的に組み立てを完了させ、各Ｔｙｐｅ２セル種用のバッファと制御データメモリを一つのコンポジット制御部で管理、制御することができる。これによって、コンポジット完了後の中途半端な組み立て状態に対して効率よく組み立て処理を再開させ、コンポジット制御部の使用効率を高め、制御構成を簡素化することができる。
【００１５】
また、前記ＡＴＭセル送信制御方法において、前記ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出すにあたり、最優先の品質クラスが読み出された場合には、前記共通セルバッファメモリへの一時保存を行うことなく、最優先クラスセル用バッファへの書き込みを行うことができる。最優先の品質クラスが読み出された場合には、後段のシステムに対して最優先に処理を行いたい特別な最優先クラス情報を意味するため、共通セルバッファメモリへの一時保存を行わずに、最優先クラスセル用バッファへ書き込むことで内部処理の遅延を極力回避することができる。
【００１６】
前記ＡＴＭセル送信制御方法において、前記ＡＴＭセルを前記共通セルバッファメモリへ書き込む際に、現在時刻情報を付加した上で一時保存するとともに、該ＡＴＭセルを前記共通セルバッファから読み出す際に、付加されたタイムスタンプ値と現在時刻情報とを比較し、設定された最大待ち時間を超過していた場合には、該ＡＴＭセルを廃棄し、前記設定された最大待ち時間を超過した該ＡＴＭセルがコンポジット処理中の場合には、コンポジット処理を完了させるためパディング処理を行うことができる。
【００１７】
さらに、前記ＡＴＭセル送信制御方法において、前記送信順序テーブルメモリ及びコンポジット順序テーブルメモリを２面構成とし、該各々のメモリにおいて、運用面として一方の面を使用している間に、ソフトウェアからの要求によりハードウェア処理を停止することなく運用面を他面に切り替えることができる。
【００１８】
また、前記ＡＴＭセル送信制御方法において、前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の送信制御において、共通セルバッファ内に滞留し続け、不要に共通セルバッファ内エリアを使用している優先順位の低いＡＴＭセルに対し、ハードウェア処理を停止することなく該ＡＴＭセルの内部送信要求を強制的にクリアすることができる。具体的には、該ＡＴＭセル種の取得した全てのポインタ値をシーケンシャルにポインタバッファメモリのポインタエリアに空きポインタ値として書き込む。
【発明の効果】
【００１９】
以上のように、本発明によれば、バッファやメモリへのアクセス制御を簡素化し、入力ＡＴＭセル種に応じた処理制御及び処理時間で、効率的にＡＴＭセルを送出することが可能なＡＴＭセル送信制御方法を提供することができる。
なるからである。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００２１】
図１は、本発明にかかるＡＴＭセル送信制御方法を実施するためのネットワークの全体構成の一例を示す。このネットワークは、無線移動端末（以下、「端末」という）１と、無線通信基地局（以下、「基地局」という）２と、基地局制御装置３とで構成される。基地局２は、無線送受信部４と、ベースバンド制御部５と、ＡＴＭスイッチ部６と、本発明にかかる制御部（以下、「本発明制御部」という）７からなる。尚、この構成は、本発明が適用される構成の一例であり、本発明は、ＡＴＭ通信網を構成するノードインタフェース間の制御に適用することができる。
【００２２】
端末１は、音声や画像等の各種メディアデータを無線通信によって基地局２へ送信する。基地局２では、端末１から受信した各種メディアデータをＡＴＭセルという５３ｂｙｔｅのデータ単位に変換し、基地局制御装置３へ送信する。
【００２３】
基地局２では、無線送受信部４によって端末１との無線インターフェースが確立され、ベースバンド制御部５によって無線送受信部４からのＲＦ信号を復調してベースバンド信号に変換する。
【００２４】
ベースバンド制御部５によって復調されたベースバンド信号は、データ誤り訂正や検出を行った後、ＡＴＭスイッチ部６によって音声信号や制御信号等のＡＴＭセル単位のデータに分離され、ＵＴＯＰＩＡインタフェースを経由して本発明制御部７に入力される。
【００２５】
音声信号は、主にＴｙｐｅ２ｄショートセルに、制御信号は、Ｔｙｐｅ５セル乃至最優先セルに変換されるが、Ｔｙｐｅ２ｄショートセルは、ＶＣＩ（Virtual Channnel Identifier：バーチャルチャンネル識別子）毎にＴｙｐｅ２ｄショートセルのショートセルヘッダ（ＳＣＨ）とペイロードをＴｙｐｅ２セルへ組み立てることができ、Ｔｙｐｅ２ｄショートセルをＴｙｐｅ２セルに組み立て上げる処理をコンポジット処理と呼び、一つのＡＴＭセル内に複数のユーザーデータを格納し、伝送効率を上げることが可能となる。
【００２６】
ＡＴＭスイッチ部６と本発明制御部７とは、ＵＴＯＰＩＡインタフェースによって接続されているため、セル種の異なる各ＡＴＭセル（Ｔｙｐｅ５セル、Ｔｙｐｅ２ｄセル、最優先セル）は、ＵＴＯＰＩＡインターフェースを経由して本発明制御部７に入力される。本発明制御部７では、入力されたセル種（セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス）に応じて各順序テーブル、共通セルバッファ及びポインタバッファを有効利用し、効率的に基地局制御装置３へＡＴＭセルを送出する。
【００２７】
次に、図２を参照しながら、本発明制御部７を構成するＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００、品質クラス制御部２００、ポインタバッファ制御部３００、共通セルバッファ制御部４００、選択制御部５００、送信順序制御部６００、コンポジット順序制御部７００、コンポジット制御部８００、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００、品質クラステーブルメモリ１０、ポインタバッファメモリ１１、共通セルバッファメモリ１２、送信順序テーブルメモリ１３、コンポジット順序テーブルメモリ１４の詳細について説明する。
【００２８】
本発明制御部７における処理は、入力されたＡＴＭセルを共通セルバッファメモリ１２に書き込むまでの受信側処理と、一時滞留された共通セルバッファメモリ１２内のＡＴＭセルを読み出し、伝送路へ送出するまでの送信側処理とに大別することができる。
【００２９】
受信側処理としては、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００において、ＵＴＯＰＩＡマスターからの送信ポーリングアドレスを監視し、受信バッファ１０１の空き状況に応じてセルタイプ、ＶＰ／回線、ＶＣＩが異なるＡＴＭセルを受信し、品質クラス制御部２００にて入力されたＡＴＭセル種に応じた品質クラスを、品質クラステーブルメモリ１０から読み出して識別した後、ポインタバッファ制御部３００では、受送信起動処理調停部３０１で送信側要求との調停を行い、受信側要求が得られた場合には、ポインタバッファメモリ１１へアクセスし、共通セルバッファメモリ１２の書き込みオフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ書き込み起動信号と合わせてポインタ値を出力するのと同時に、各セル種毎に用意されたポインタバッファメモリ１１のポインタ値管理エリアへポインタ値を書き戻す処理を行う。
【００３０】
また、共通セルバッファ制御部４００では、ポインタバッファ制御部３００から出力された書き込み起動信号をもとに、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から共通セルバッファメモリ１２へ書き込むべきＡＴＭセルデータを読み出し、ポインタ値からオフセットしたアドレスエリアに読み出したＡＴＭセルデータを書き込み、書き込み制御完了時にポインタバッファ制御部３００に対して共通セルバッファ受信制御完了信号を出力する。
【００３１】
ポインタバッファ制御部３００では、受信制御完了信号にて受送信起動処理調停部３０１での受信側処理中状態を解除し、受信側処理が完了する。前記受信側処理動作は、入力セル種がＴｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの場合であり、内部での処理時間を極力縮めて優先的に伝送路に出力する必要がある最優先セルの送出制御も本発明の特徴である。
【００３２】
品質クラス制御部２００にて読み出された品質クラスが最優先クラスであった場合には、内部処理遅延が増加する共通セルバッファメモリ１２への書き込み動作を回避するため、品質クラス制御部２００から最優先クラスセル種が受信されたことを共通セルバッファ制御部４００に対して通知し、その通知信号をもとに、共通セルバッファ制御部４００では、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から最優先セルを読み出し、最速動作にて共通セルバッファ制御４００内部最優先セル用バッファ４０２への書き込み動作を行い、受信側処理は完了する。
【００３３】
送信側処理としては、ポインタバッファ制御部３００内のポインタ制御において共通セルバッファメモリ１２内の全ＡＴＭセル種の滞留状況を管理しているため、滞留状況に応じて各セル種毎に内部送信要求を生成し、送信順序制御部６００及びコンポジット順序制御部７００に通知する。
【００３４】
コンポジット順序制御部７００は、ポインタバッファ制御部３００から入力された各ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求を各ＶＰ／回線、ＶＣＩ毎に終端処理して送信順序制御部６００へ出力する。
【００３５】
送信順序制御部６００は、コンポジット順序制御部７００から入力された各ＶＰ／回線、ＶＣＩ毎に終端されたＴｙｐｅ２ｄショートセル内部送信要求とポインタバッファ制御部３００から入力された各ＶＰ／回線、各品質クラス毎のＴｙｐｅ５セル内部送信要求を各ＶＰ／回線毎の内部送信要求に終端処理して選択制御部５００に出力する。
【００３６】
選択制御部５００は、送信順序制御部６００から入力された各ＶＰ／回線毎に終端された内部送信要求から調停処理し、送信すべきＶＰ／回線を選択し、選択されたＶＰ／回線の送信側処理を開始するため、送信順序制御部６００に対して送信側処理起動信号を出力する。
【００３７】
送信順序制御部６００は、選択制御部５００から通知された送信側処理起動信号から内部に先読みしてある送信順序テーブルメモリ１３内の該ＶＰ／回線の送信順序０の優先順位データ０〜２３と、送信順序制御部６００内で管理している該ＶＰ／回線の各品質クラス毎のＴｙｐｅ５セル内部送信要求と、各ＶＣＩ毎のＴｙｐｅ２ｄショートセル内部送信要求とを２４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対して送信側処理を行う。選択された内部送信要求セル種がＴｙｐｅ５セルであった場合には、ポインタバッファ制御部３００に対してＴｙｐｅ５セル送信側要求と当該セル種を識別するための送信コードを出力する。
【００３８】
ポインタバッファ制御部３００は、送信順序制御部６００から受信されたＴｙｐｅ５セル送信側要求から受送信起動処理調停部３０１で受信側要求との調停を行い、送信側要求が得られた場合には、当該セル種送信コードから当該セル種ポインタ値管理エリアオフセットアドレスを生成後、ポインタバッファメモリ１１へアクセスを行い、共通セルバッファを読み出し、オフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ読み出して起動信号と合わせてポインタ値を出力するのと同時に、ポインタバッファメモリ１１のポインタエリアに空きポインタ値として読み出したポインタ値を書き戻す処理を行う。
【００３９】
また、共通セルバッファ制御部４００は、ポインタバッファ制御部３００から出力された読み出し起動信号をもとに、ポインタ値からオフセットしたアドレスエリアからＡＴＭセルデータを読み出し、共通セルバッファ制御４００内部Ｔｙｐｅ５セル用バッファ４０１への書き込み動作を行い、読み出し制御完了時にポインタバッファ制御部３００に対して共通セルバッファ送信制御完了信号を出力する。
【００４０】
ポインタバッファ制御部３００は、送信制御完了信号にて受送信起動処理調停部３０１での送信側処理中状態を解除し、送信側処理が完了する。前記送信側処理動作は、当該セル種がＴｙｐｅ５セルの場合であり、コンポジット処理を実施し、Ｔｙｐｅ２セルの組み立を完了してから伝送路に複数ユーザー分を一つのＡＴＭセルとしてまとめてから効率よく出力する。このＴｙｐｅ２ｄショートセルの送出制御も本発明の特徴である。
【００４１】
送信順序制御部６００にて選択された内部送信要求セル種がＴｙｐｅ２ｄショートセルであった場合には、コンポジット順序制御部７００に対して当該セル種の品質クラスを識別するため、コンポジット順序制御起動信号と当該セル種のＶＰ／回線、ＶＣＩを識別する仮送信コードを出力する。
【００４２】
コンポジット順序制御部７００は、送信順序制御部６００から通知されたコンポジット順序制御起動信号から内部に先読みしてあるコンポジット順序テーブルメモリ１４内の該ＶＰ／回線、該ＶＣＩのコンポジット順序０の優先順位データ０〜３と、コンポジット順序制御部７００内で管理している該ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求とを４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対してコンポジット処理を行う。
【００４３】
選択された内部送信要求セル種がＴｙｐｅ２ｄショートセルであった場合には、ポインタバッファ制御部３００に対してＴｙｐｅ２ｄショートセル送信側要求と、当該セル種を識別するための送信コードとを出力する。ポインタバッファ制御部３００では、コンポジット順序制御部７００から受信されたＴｙｐｅ２ｄショートセル送信側要求から受送信起動処理調停部３０１で受信側要求との調停を行い、送信側要求が受け入れられた場合には、当該セル種送信コードから当該セル種ポインタ値管理エリアオフセットアドレスを生成後、ポインタバッファメモリ１１へアクセスを行い、共通セルバッファの読み出してオフセットアドレスを示すポインタ値を読み出し、共通セルバッファメモリ１２へ読み出し起動信号と合わせてポインタ値を出力するのと同時に、ポインタバッファメモリ１１のポインタエリアに空きポインタ値として読み出したポインタ値を書き戻す処理を行う。
【００４４】
また、共通セルバッファ制御部４００は、ポインタバッファ制御部３００から出力された読み出し起動信号をもとに、ポインタ値からオフセットしたアドレスエリアから該Ｔｙｐｅ２ｄショートセルデータを読み出し、コンポジット制御部８００への転送動作を行い、読み出し制御完了時にポインタバッファ制御部３００に対して共通セルバッファ送信制御完了信号を出力する。
【００４５】
ポインタバッファ制御部３００は、送信制御完了信号にて受送信起動処理調停部３０１での送信側処理中状態を解除し、送信側処理が完了する。
【００４６】
同時に、コンポジット制御部８００にて転送された該ＶＣＩのＴｙｐｅ２ｄショートセルから順次Ｔｙｐｅ２セルへコンポジット処理される。
【００４７】
コンポジット処理後、Ｔｙｐｅ２セルがコンポジットを完了しなければ、再度該ＶＣＩセル種のＴｙｐｅ２ｄショートセルを共通セルバッファメモリ１２から読み出すため、コンポジット順序制御部７００へコンポジット要求を出力する。
【００４８】
コンポジット順序制御部７００は、コンポジット制御部８００から通知されたコンポジット要求から先読みしてあるコンポジット順序テーブルメモリ１４内の該ＶＰ／回線、該ＶＣＩのコンポジット順序１の優先順位データ０〜３と、コンポジット順序制御部７００内で管理している該ＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求とを４優先順位データ同時に比較し、優先順位の一番高い内部送信要求セル種に対してコンポジット処理を行うため、再度、ポインタバッファ制御部３００に対してＴｙｐｅ２ｄショートセル送信側要求と当該セル種を識別するための送信コードを出力する。
【００４９】
以降のポインタバッファ制御部３００からコンポジット制御部８００までのコンポジット処理については、前記と同様の処理をコンポジットの完了まで繰り返す。
【００５０】
コンポジット完了後、該ＶＣＩ用Ｔｙｐｅ２バッファへの書き込み動作を行う。前記最優先セル用バッファ４０２に送出すべきＡＴＭセルデータが書き込まれた場合には、最優先セル外部送信要求信号を、Ｔｙｐｅ５セル用バッファ４０１に送出すべきＡＴＭセルデータが書き込まれた場合には、Ｔｙｐｅ５セル外部送信要求信号を、共通セルバッファ制御部４００からＵＯＴＰＩＡ Ｉ／Ｆ送信制御部９００に出力する。
【００５１】
また、ＶＣＩ毎のＴｙｐｅ２セル用バッファ８０１に送出すべきＴｙｐｅ２セルが一つでもコンポジット完了して書き込まれた場合には、各ＶＣＩ毎のＴｙｐｅ２セル外部送信要求信号を終端したＴｙｐｅ２セル外部送信要求信号をコンポジット制御部８００からＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００に出力する。
【００５２】
ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００では、各セル用外部送信要求信号を送信要求調停部９０１にて競合調停処理し、伝送路の受け入れ状態がＯＫであれば、調停処理によって受け入れられた該セルが書き込まれているバッファからＡＴＭセルデータを読み出し、ＵＴＯＰＩＡ Ｉ／Ｆ経由で伝送路へ出力する。
【００５３】
次に、図３を参照しながら、品質クラス制御部２００を構成する品質クラステーブルメモリＩ／Ｆ部２０１、ＳＣＨＥＣチェック部２０２、最優先セル検出部２０３、データ生成部２０４の動作の詳細について説明する。
【００５４】
品質クラステーブルＩ／Ｆ部２０１では、ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００からのセル受信完了信号及びＢＡＴＭコードから該受信セルのセル種を識別し、セル種毎に割り当てられた品質クラステーブルメモリ１０へアクセスするため、ＢＡＴＭコードを品質クラステーブルメモリ１０のアドレスマップに変換し、品質クラステーブルメモリ１０から当該セル種の品質クラスを読み出す。
【００５５】
ＳＣＨＥＣチェック部２０２では、該受信セル種がＴｙｐｅ２ｄショートセルと識別された場合に、品質クラステーブルＩ／Ｆ部２０１での品質クラス読み出し完了までに当該セル種のショートセルヘッダ内に割り当てられているショートセルＨＥＣチェックを行う。ショートセルＨＥＣチェックがＮＧであった場合のみ、当該セル種は廃棄対象となり、ポインタバッファ制御部３００へ起動信号を出力しない。
【００５６】
品質クラステーブルＩ／Ｆ部２０１は、ＳＣＨＥＣチェック部２０２からショートセルＨＥＣチェックＮＧ通知を受けた場合には、以降の制御をディセーブルして処理を中断し、ショートセルＨＥＣチェックがＯＫの場合には、品質クラステーブルメモリ１０から読み出した品質クラス情報を以降の制御へ通知する。また、当該セル種がＴｙｐｅ５セルであった場合には、ショートセルＨＥＣチェックは対象外となるため、ショートセルＨＥＣチェック結果に関わらず品質クラス情報を通知する。
【００５７】
最優先セル検出部２０３は、品質クラステーブルＩ／Ｆ部２０１からの品質クラス情報が最優先クラスか否かを識別し、最優先クラスを検出した場合には、共通セルバッファメモリ１２を経由せずに伝送路へ送出するため、最優先セル内部送信要求を共通セルバッファ制御部４００に対して出力する。
【００５８】
データ生成部２０４は、品質クラステーブルＩ／Ｆ部２０１からの品質クラス情報と当該セル種情報をもとに、受信コードと受信要求信号を生成し、ポインタバッファ制御部３００に対して出力する。その際、最優先セル検出部２０３からの最優先クラス情報を考慮し、最優先クラスであった場合には、ポインタバッファ制御部３００への受信要求信号は出力しない。
【００５９】
次に、図４及び図２を参照しながら、ポインタバッファ制御部３００を構成する受送信起動処理調停部３０１、ポインタ制御部３０２の詳細、すなわち受送信起動処理調停部３０１を構成する調停処理部３０３、共通セルバッファ起動処理部３０４の詳細と、ポインタ制御部３０２を構成する当該セル種識別部３０５、ポインタバッファＩ／Ｆ部３０６、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７、内部送信要求生成部３０８、ＲＸ／ＴＸポインタ管理メモリ３０９の詳細について説明する。
【００６０】
受送信起動処理調停部３０１は、主に受信側と送信側の要求を競合調停するとともに、これらを管理し、共通セルバッファ制御部４００とのＩ／Ｆを司り、ポインタ制御部３０２では、ポインタバッファメモリ１１への制御信号の生成と、ポインタ値を管理し、内部送信要求を生成する。
【００６１】
まず、ポインタバッファ制御部３００の受信側要求での動作について説明する。
【００６２】
調停処理部３０３は、品質クラステーブル制御部２００からの受信側要求信号と、送信順序制御部６００又はコンポジット順序制御部７００からの送信側要求信号を競合調停し、受け入れられた要求側に対する起動信号をポインタ制御部３０２に通知する。また、各要求信号に対する処理状態を監視するため、起動信号通知と同時に、受信側乃至送信側処理中フラグを処理中状態に遷移させ、処理終了信号が通知されるまで処理中状態を保持する。処理中状態時にもう一方の要求が入力された場合には、要求を保持し、処理終了時にもう一方の要求を受け付ける。受信側要求と送信側要求とが同時に入力された場合には、受信側制御を優先的に処理し、送信側要求は保持される。
【００６３】
当該セル種識別部３０５では、調停処理部３０３から通知された受信側起動信号をもとに、品質クラステーブル制御部２００から入力された受信コードを内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、受信側起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００６４】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５からの受信側起動信号を受信すると、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＲＤアドレスカウンタ値（初期値は０）を読み出し、受信ポインタを読み出すためのポインタエリアＲＤアドレスを生成する。ポインタＲＤアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＲＤアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００６５】
生成されたポインタＲＤアドレスより、ポインタバッファメモリ１１のポインタ管理キューエリアへＲＤアクセスを行い、空きポインタ値を読み出し、ポインタバッファＩ／Ｆ部３０６内のレジスタへ一旦格納する。ポインタ値の読み出し後、当該セル種識別部３０５から通知された当該セル種情報からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成すると同時に、当該セル種識別部３０５へポインタ値を通知する。
【００６６】
内部送信要求生成部３０８では、受信側起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＲＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００６７】
ポインタバッファＩ／Ｆ部３０６では、一旦格納されたポインタ値を生成した当該セル種エリアのオフセットアドレスと、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへ書き込む。
【００６８】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を共通セルバッファ起動処理部３０４へ通知する。共通セルバッファ起動処理部３０４では、当該セル種識別部３０５から通知されたポインタ値と、共通セルバッファ制御部４００へ共通セルバッファメモリ１２への書き込みをスタートさせるための書き込み起動信号とを共通セルバッファ制御部部４００へ通知する。共通セルバッファ制御部４００から共通セルバッファメモリ１２へ書き込みが完了すると、共通セルバッファ書き込み完了信号が通知され、内部送信要求生成部３０８は、共通セルバッファ書き込み完了信号を受信すると、前記で読み出された当該セル種のＲＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＲＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＲＸポインタ値をＷＲアクセスすることで、当該セル種の共通セルバッファメモリ１２への書き込みが完了したことになる。
【００６９】
さらに、内部送信要求生成部３０８では、セル種毎にＲＸポインタ値とＴＸポインタ値の差分を管理し、差分が発生することで、共通セルバッファメモリ１２内に当該セル種が滞留していることを意味するので、当該セル種の内部送信要求を生成し、送信順序制御部６００及びコンポジット順序制御部７００へ通知する。また、ＲＸポインタ値とＴＸポインタ値との差分がある限り、当該セル種の内部送信要求は解除しない。
【００７０】
次に、ポインタバッファ制御部３００の送信側要求での動作について説明する。尚、調停処理部３０３での調停制御については前記通りである。
【００７１】
当該セル種識別部３０５では、調停処理部３０３から通知された送信側起動信号をもとに、送信順序制御部６００又はコンポジット順序制御部７００から入力された送信コードを内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、送信側起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００７２】
内部送信要求生成部３０８では、当該セル種識別部３０５からの送信側起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＴＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで、当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００７３】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５から通知された当該セル種からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成し、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへＲＤアクセスを実施し、当該セル種が格納されているポインタ値を読み出し、当該セル種識別部３０５へ読み出したポインタ値を通知する。
【００７４】
また、ポインタ値読み出し完了後、ポインタ値を使用済み空きポインタに登録するため、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＷＲアドレスカウンタ値（初期値は０）を読み出し、送信ポインタを書き込むためのポインタエリアＷＲアドレスを生成する。ポインタＷＲアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＷＲアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００７５】
生成されたポインタＷＲアドレスより、ポインタバッファメモリ１１のポインタ管理キューエリアへＷＲアクセスを行い、ポインタ値を書き込むことで、使用済み空きポインタとしてポインタ管理キューエリアへ再登録を行うと同時に、当該セル種識別部３０５へ当該セル種のポインタ値を通知する。
【００７６】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を共通セルバッファ起動処理部３０４へ通知する。
【００７７】
共通セルバッファ起動処理部３０４では、当該セル種識別部３０５から通知されたポインタ値と、共通セルバッファ制御部４００へ共通セルバッファメモリ１２への読み出しをスタートさせるための読み出し起動信号を共通セルバッファ制御部部４００へ通知する。共通セルバッファ制御部４００から共通セルバッファメモリ１２への読み出しが完了すると、共通セルバッファ読み出し完了信号が通知され、内部送信要求生成部３０８では、共通セルバッファ読み出し完了信号を受信すると、前記読み出された当該セル種のＴＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＴＸポインタ値についてＷＲアクセスを行うことで、当該セル種の共通セルバッファメモリ１２への読み出しが完了したことになる。
【００７８】
さらに、内部送信要求生成部３０８では、セル種毎にＲＸポインタ値と、ＴＸポインタ値との差分を管理しているため、その時点で差分がなくなれば、共通セルバッファメモリ１２内に当該セル種が滞留していないことを意味するので、当該セル種の内部送信要求を解除し、送信順序制御部６００及びコンポジット順序制御部７００へ通知しない。また、ＲＸポインタ値とＴＸポインタ値との差分がない限り、当該セル種の内部送信要求は生成しない。
【００７９】
次に、ポインタバッファクリア処理の動作について説明する。
【００８０】
ソフトウェア設定により、ポインタバッファクリアが起動されると、設定されたセル種のポインタ値を強制的にポインタ管理キューエリアへ使用済み空きポインタ登録することで設定されたセル種を強制的に廃棄する機能となる。
【００８１】
このポインタバッファクリア処理は、該セルの滞留セルがなくなるまでシーケンシャルに実施し、共通セルバッファ制御部４００への読み出し起動信号を生成しない。そのため、該滞留セルを共通セルバッファメモリ１２から読み出すことなく滞留セルを廃棄することが可能となる。
【００８２】
また、通常の受信側要求、送信側要求との調停を加味して処理実施されるため、通常のハードウェア動作を停止することなく該セルの廃棄処理が可能となっている。
【００８３】
次に、ポインタバッファクリア処理の動作について詳細に説明する。
【００８４】
受送信起動処理調停部３０１では、ソフトウェア設定によりポインタバッファクリア処理が起動されると、ポインタバッファクリア要求信号が生成され、調停処理部３０３に通知される。受信側要求と送信側要求と三者競合調停を行い、ポインタバッファクリア要求が受け入れられた場合には、ポインタバッファクリア起動信号と、ソフトウェア設定されたセル種情報をポインタ制御部３０２に通知する。
【００８５】
当該セル種識別部３０５では、調停処理部３０３から通知されたポインタバッファクリア起動起動信号をもとに、ともに通知されたセル種情報を内部レジスタに保持し、ポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８を起動するため、当該セル種情報を識別した上で、ポインタバッファクリア起動信号とともにポインタバッファＩ／Ｆ部３０６及び内部送信要求生成部３０８へ通知する。
【００８６】
内部送信要求生成部３０８では、当該セル種識別部３０５からのポインタバッファクリア起動信号を受信すると、ＲＸ／ＴＸポインタ管理メモリへの読み出しを行う。ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にアドレスマッピングされ、ＴＸポインタ値は、当該セル種毎にバンクされたポインタ値管理エリア内のオフセットアドレス値を示す。当該セル種識別部３０５から通知された当該セル種情報から、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの該セルに割り当てられたアドレスを生成し、ＲＤアクセスを行うことで当該セル種に対するポインタ値管理エリア内のオフセットアドレスを取得し、ポインタバッファＩ／Ｆ部３０６へ通知する。
【００８７】
ポインタバッファＩ／Ｆ部３０６では、当該セル種識別部３０５から通知された当該セル種からポインタバッファメモリ１１にマッピングされている当該セル種エリアのオフセットアドレスを生成し、内部送信要求生成部３０８から通知された当該セル種に対するポインタ値管理エリア内のオフセットアドレスから生成された当該セル種のポインタ値管理エリアアドレスへＲＤアクセスを実施し、当該セル種が格納されているポインタ値を読み出し、当該セル種識別部３０５へ読み出したポインタ値を通知する。
【００８８】
また、ポインタ値読み出し完了後、ポインタ値を使用済み空きポインタ登録するため、管理キューエリアＲＤ／ＷＲアドレスカウンタ部３０７の管理キューエリアＷＲアドレスカウンタ値（初期値は０）を読み出し、送信ポインタを書き込むためのポインタエリアＷＲアドレスを生成する。ポインタＷＲアドレスを生成後、管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７の管理キューエリアＷＲアドレスカウンタは、現在のカウンタ値に１をインクリメントする処理を行う。管理キューエリアＲＤ／ＷＲアドレスカウンタ３０７は、０から４０９５までをカウントする１２ｂｉｔのリングカウンタになっているため、４０９５までカウントすると次のカウント値は０に戻る構成となっている。
【００８９】
生成されたポインタＷＲアドレスよりポインタバッファメモリ１１のポインタ管理キューエリアへＷＲアクセスを行い、ポインタ値を書き込むことで、使用済み空きポインタとしてポインタ管理キューエリアへ再登録を実施し、当該セル種識別部３０５へ当該セル種のポインタ値を通知する。
【００９０】
当該セル種識別部３０５では、ポインタバッファＩ／Ｆ部３０６から通知されたポインタ値を、ポインタバッファクリア処理によって読み出された場合には、共通セルバッファ起動処理部３０４へ通知せず、共通セルバッファ制御部４００から通知されるべき共通セルバッファ読み出し完了信号と同等な共通セルバッファダミー読み出し完了信号を生成し、内部送信要求生成部３０８へ共通セルバッファ読み出し完了信号として通知する。
【００９１】
内部送信要求生成部３０８では、共通セルバッファ読み出し完了信号（共通セルバッファダミー読み出し完了信号）を受信すると、前記読み出された当該セル種のＴＸポインタ値に１をインクリメントし、ＲＸ／ＴＸポインタ管理メモリ３０９のＴＸポインタ管理メモリの当該セル種に割り当てられたアドレスへ１をインクリメントしたＴＸポインタ値をＷＲアクセスを行うことで当該セル種のポインタバッファクリア処理が完了したことになる。
【００９２】
ポインタバッファクリアは、セルタイプ、ＶＰ／回線、ＶＣＩ、品質クラス毎にソフトウェアの設定が可能となっており、設定された当該セル種の内部送信要求がなくなるまでシーケンシャルに繰り返される。
【００９３】
次に、図５及び図２を参照しながら、共通セルバッファ制御部４００を構成するＴｙｐｅ５セル用バッファ４０１、最優先セル用バッファ４０２、Ｔｙｐｅ５セルバッファ制御部４０３、最優先セルバッファ制御部４０４、共通セルバッファＩ／Ｆ部４０５、タイマーカウンタ４０６、生起廃棄制御部４０７、生起／廃棄セルカウンタ４０８の詳細について説明する。
【００９４】
まず、受信側処理による共通セルバッファメモリ１２への書き込み動作について説明する。
【００９５】
共通セルバッファＩ／Ｆ部４０５では、ポインタバッファ制御部３００からポインタ値と、書き込み起動信号を受信すると、共通セルバッファに書き込む該セルをＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から読み出し、一時保持する。一時保持した該セルを共通セルバッファメモリ１２へ書き込む際、データ先頭へタイマーカウンタ４０６の値を現在時刻のタイムスタンプデータとして付加する。
【００９６】
共通セルバッファメモリ１２のアドレスを１セルあたり３２ｗｏｒｄの格納領域にバンクしているため、ポインタバッファ制御部３００から通知されたポインタ値は、その格納領域の先頭を示すバンクエリアＷＲアドレスとなり、また、バンク内のＷＲアドレスについては、タイムスタンプ処理に同期して６ｂｉｔカウンタを０からスタートさせることで、ポインタ値が示すバンクエリアにＷｏｒｄ単位で書き込みが開始される。
【００９７】
該当セルのポインタ値が示すバンクエリアへの書き込みが完了した際には、共通セルバッファメモリ１２への書き込みが完了したことを通知するための共通セルバッファ書き込み完了信号をポインタバッファ制御部３００へ出力する。
【００９８】
続いて、送信側処理による共通セルバッファメモリ１２からの読み出し動作について説明する。
【００９９】
共通セルバッファＩ／Ｆ部４０５では、ポインタバッファ制御部３００からポインタ値と、読み出し起動信号とを受信すると、バンク内のＲＤアドレス生成用６ｂｉｔカウンタをスタートさせてバンク内ＲＤアドレスを生成し、ポインタ値で示される該セルが格納されているバンクエリアから該セルをＷｏｒｄ単位で読み出す処理を開始する。
【０１００】
先頭データであるタイムスタンプ値を読み出した際に、タイマーカウンタ４０６から通知されている現在時刻と比較し、品質クラス毎に設定されている最大待ち時間を超えているか否かのタイムアウトチェックを行う。
【０１０１】
該セルがタイムアウトチェックＮＧであれば、該セルを廃棄、すなわち読み出しを中止し、生起廃棄制御部４０７及び選択制御部５００及びコンポジット制御部８００へタイムアウト信号を通知し、また、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０２】
タイムアウトチェックがＯＫであり、読み出した該セルがＴｙｐｅ５セルの場合には、Ｔｙｐｅ５セル転送起動信号と、読み出したＷｏｒｄ単位の該セルデータとをＴｙｐｅ５セルバッファ制御部４０３へ通知する。
【０１０３】
Ｔｙｐｅ５セルバッファ制御部４０３では、共通セルバッファＩ／Ｆ部４０５からＴｙｐｅ５セル転送起動信号を受信すると、転送されたＷｏｒｄ単位の該セルデータからタイムスタンプデータを削除した上で、Ｔｙｐｅ５セルバッファへコピーを開始する。全データのコピー完了後、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へＴｙｐｅ５セル外部送信要求信号を通知すると同時に、共通セルバッファＩ／Ｆ部４０５へＴｙｐｅ５セル用バッファ４０１へのコピー完了信号を通知する。
【０１０４】
共通セルバッファＩ／Ｆ部４０５では、Ｔｙｐｅ５セルバッファ制御部４０３から通知されたコピー完了信号を受信すると、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０５】
タイムアウトチェックがＯＫであり、読み出した該セルがＴｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２ｄショートセル転送起動信号と、読み出したＷｏｒｄ単位の該セルデータとをコンポジット制御部８００へ通知する。
【０１０６】
コンポジット制御部８００から内部バッファへのコピーが完了すると、Ｔｙｐｅ２ｄショートセルコピー完了信号が通知され、共通セルバッファＩ／Ｆ部４０５ではコンポジット制御部８００からＴｙｐｅ２ｄショートセルコピー完了信号を受信すると、ポインタバッファ制御部３００へ共通セルバッファ読み出し完了信号を通知する。
【０１０７】
また、共通セルバッファＩ／Ｆ部４０５では、Ｔｙｐｅ５セルバッファ制御部４０３からコピー完了信号を受信するか、コンポジット制御部８００からＴｙｐｅ２ｄショートセルコピー完了信号を受信すると、該セルが生起されたことを示す生起完了信号を生起廃棄制御部４０７へ通知する。
【０１０８】
生起／廃棄セルカウンタ４０８は、ＲＡＭで構成され、各セル種、ＶＰ／回線、ＶＣＩ、品質クラス毎に１アドレスへアサインされ、生起又はタイムアウト要因によって当該セル種のアドレスの値をリードし、その値に１をインクリメントしてライトすることで各セル種の廃棄率をカウントする構成となっている。
【０１０９】
生起廃棄制御部４０７では、Ｔｙｐｅ５セル及びＴｙｐｅ２ｄショートセル用の廃棄率測定用のカウンタを制御する。生起／廃棄セルカウンタ４０８の生起セルカウンタは、共通セルバッファＩ／Ｆ部４０５から生起完了信号又はタイムアウト信号が通知される度に当該セル種がアサインされているＲＡＭアドレスの値を読み出し、その値に１をインクリメントして書き戻す処理を行う。
【０１１０】
生起／廃棄セルカウンタ４０８の廃棄セルカウンタは、共通セルバッファＩ／Ｆ部４０５からのタイムアウト信号が通知される度に、当該セル種がアサインされているＲＡＭアドレスの値を読み出し、その値に１をインクリメントして書き戻す処理を行う。
【０１１１】
続いて、共通セルバッファ制御部４００の最優先セル受信時の動作について説明する。
【０１１２】
最優先セルバッファ制御部４０４では、品質クラステーブル制御部２００から最優先セル内部送信要求を受信すると、最優先セル用バッファ４０２に書き込む該セルをＵＴＯＰＩＡ Ｉ／Ｆ受信制御部１００内にある受信バッファ１０１から読み出し、Ｗｏｒｄ単位で最優先セル用バッファ４０２へコピーする。全データのコピー完了後、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へ最優先セル外部送信要求信号を通知する。
【０１１３】
最優先セルは、共通セルバッファメモリ１２に書き込まずに伝送路へ送出されるため、タイムスタンプ処理による廃棄セルの対象とはしない。また、ポインタバッファ制御部３００での受送信調停動作を経由せずに伝送路へ送出されるため、ポインタバッファ制御部３００に対してコピー完了信号は通知しない。
【０１１４】
次に、図６及び図２を参照しながら、選択制御部５００を構成するＶＰ／回線送信選択部５０１、テーブル面切り替え要求部５０２、送信制御監視部５０３の詳細について説明する。
【０１１５】
テーブル面切り替え要求部５０２では、ソフトウェア設定により送信順序テーブルメモリ１３又はコンポジット順序テーブルメモリ１４の面切り替えが設定された場合に、ＶＰ／回線送信選択部５０１に対してテーブル面切り替え要求を通知する。
【０１１６】
ＶＰ／回線選択部５０１では、送信順序制御部６００から通知されたＶＰ／回線毎の内部送信要求と、テーブル面切り替え要求部５０２から通知されたテーブル面切り替え要求とを競合調停し、受け入れられた要求がＶＰ／回線毎の内部送信要求であった場合には、該ＶＰ／回線に対して送信順序制御の起動をかけるため、ＶＰ／回線情報と送信順序起動信号を送信順序制御部６００へ通知すると同時に、送信制御監視部５０３へも送信順序起動信号が通知され、受け入れられた要求がテーブル面切り替え要求であった場合には、該順序テーブルに対して順序テーブル面切り替え制御の起動をかけるため、送信順序テーブル面切り替え要求の場合には、送信順序制御部６００へ送信順序テーブル面切り替え要求を通知し、コンポジット順序テーブル面切り替え要求の場合には、コンポジット順序制御部７００へコンポジット順序テーブル面切り替え要求を通知すると同時に、各順序テーブル面切り替え要求は送信制御監視部５０３へも通知される。
【０１１７】
送信制御監視部５０３では、ＶＰ／回線送信選択部５０１から送信順序起動信号を受信すると、該ＶＰ／回線の送信制御状態を内部送信要求受け付け中ステータスに遷移させ、該ＶＰ／回線送信要求ステータス信号を生成させ、又は各順序テーブル面切り替え要求を受信すると、該順序テーブルの面切り替え制御状態を面切り替え受け付け中ステータスに遷移させ該順序テーブル面切り替え要求ステータス信号を生成させ、どちらかが処理中の場合には、選択制御ステータス信号処理中としてＶＰ／回線送信選択部５０１へ通知する。
【０１１８】
各ステータス信号は、処理完了を通知されることで処理中ステータスを解除するが、ＶＰ／回線送信要求ステータス信号については、該セルがＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００から伝送路へ送信された場合か、共通セルバッファ制御部４００からタイムアウト信号が通知されて該セルがＴｙｐｅ５セルであった場合か、共通セルバッファ制御部４００からタイムアウト信号が通知されて該セルがＴｙｐｅ２ｄショートセルであり、コンポジット中でない場合にはＶＰ／回線送信要求ステータスの処理中は解除され、また、順序テーブル面切り替え要求ステータス信号については、送信順序制御部６００から送信順序テーブル面切り替え完了信号が通知された場合か、コンポジット順序制御部７００からコンポジット順序テーブル面切り替え完了信号が通知された場合には順序テーブル面切り替え要求ステータスの処理中は解除される。
【０１１９】
次に、図７及び図２を参照しながら、送信順序制御部６００を構成する送信順序選択部６０１、送信順序テーブル先読み処理部６０２、ＶＰ／回線送信要求終端部６０３、送信順序検出部６０４、送信側起動生成部６０５、送信順序テーブルアドレス生成部６０６、送信順序テーブルＩ／Ｆ部６０７、送信順序テーブルラッチメモリ６０８の詳細について説明する。
【０１２０】
ＶＰ／回線送信要求終端部６０３では、ポインタバッファ制御部３００から通知されたＶＰ／回線毎のＴｙｐｅ５セル内部送信要求信号又はコンポジット順序制御部７００から通知されたＶＰ／回線毎の各ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求信号から、Ｔｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの内部送信要求をＶＰ／回線毎に終端させてから選択制御起動信号として選択制御部５００へ通知する。また、送信順序検出部６０４へはＶＰ／回線毎に終端せず、Ｔｙｐｅ５セル内部送信要求と、Ｔｙｐｅ２ｄショートセル内部送信要求とをそのまま通知する。
【０１２１】
送信順序検出部６０４では、選択制御部５００から通知された送信順序起動信号とＶＰ／回線情報を受信すると、送信順序検出処理の比較参照をスタートさせる。送信順序テーブルメモリ１３は、ＶＰ／回線毎に送信順序テーブルデータとして２５６テーブル分、優先順位データ０〜２３をメイン用とサブ用の２面の運用面を持っており、送信順序テーブルデータを選択制御部５００から送信順序起動信号を受信すると、送信順序テーブルラッチメモリ６０８の該ＶＰ／回線の送信順序テーブルデータを保持し、保持した該ＶＰ／回線の送信順序テーブルデータと、ＶＰ／回線送信要求終端部６０３から通知された該ＶＰ／回線のＴｙｐｅ５セル内部送信要求又はＴｙｐｅ２ｄショートセル内部送信要求とを２４優先順位データ同時に比較参照し、設定データに該当するＴｙｐｅ５セル又はＴｙｐｅ２ｄショートセルの内部送信要求があれば、優先順位の一番高い当該セル種に対して送信側処理を起動すべく、検出完了信号と当該セル種情報を、送信側起動生成部６０５と送信順序テーブル先読み処理部６０２とに通知する。
【０１２２】
また、選択制御部５００から順序テーブル運用面切り替え要求が通知された場合には、送信順序テーブル先読み処理部６０２に対して送信順序テーブル１３の運用面切り替え起動信号を通知する。
【０１２３】
送信側起動生成部６０５では、送信順序検出部６０４から検出完了信号を受信すると、当該セル種情報を識別し、当該セル種がＴｙｐｅ５セル内部送信要求であった場合は、ポインタバッファ制御部３００へＴｙｐｅ５セル送信側要求信号と、当該セル種の送信コードを通知し、当該セル種がＴｙｐｅ２ｄショートセル内部送信要求であった場合は、コンポジット順序制御部７００へコンポジット順序処理起動信号と、当該セル種の仮送信コードとを通知する。
【０１２４】
送信順序テーブル先読み処理部６０２では、送信順序検出部６０４から検出完了信号と、当該セル種情報とを受信すると、次の送信順序検出のために送信順序テーブル先読み処理を開始する。
【０１２５】
送信順序テーブルアドレス生成部６０６では、検出完了信号によって次の送信順序のデータを読み出すため、当該セル種情報から該ＶＰ／回線を識別し、送信順序テーブルメモリ１３の該ＶＰ／回線オフセットアドレスを生成し、０から２５５をカウントする送信順序用アドレスカウンタを１インクリメントして送信順序オフセットアドレスを生成し、同時に優先順位をＷｏｒｄ単位で読み出すための０から１１をカウントする優先順位用アドレスカウンタをスタートさせ、各アドレスを合成して該ＶＰ／回線の次の送信順序テーブルを読み出すためのアドレスを送信順序テーブルＩ／Ｆ部６０７へ出力する。
【０１２６】
送信順序テーブルＩ／Ｆ部６０７では、送信順序テーブルアドレス生成部６０６から出力された該ＶＰ／回線の次の送信順序テーブル用アドレスをもとに、送信順序テーブル１３へ読み出しを開始し、読み出した該ＶＰ／回線の次の送信順序テーブルデータをＶＰ／回線毎に用意した送信順序テーブルラッチメモリ６０８へコピーする。各ＶＰ／回線の送信順序テーブルデータを先読みし、送信順序テーブルラッチメモリ６０８へ保持しておくことで処理時間を短縮することが可能となる。
【０１２７】
また、送信順序検出部６０４から送信順序テーブル運用面切り替え起動信号が通知された場合には、運用面のオフセットアドレスを変更面のオフセットアドレスへ変更し、送信順序用アドレスカウンタを０へリセットし、ＶＰ／回線毎に送信順序０の順序テーブルを順次送信順序テーブルラッチメモリ６０８へコピーする。全ＶＰ／回線の送信順序０の送信順序テーブルデータの先読み処理、すなわちコピーが完了した時点で選択制御部５００へ送信順序テーブル運用面切り替え完了信号を通知する。
【０１２８】
次に、図８及び図２を参照しながら、コンポジット順序制御部７００を構成するコンポジット順序選択部７０１、コンポジット順序テーブル先読み処理部７０２、ＶＣＩ送信要求終端部７０３、コンポジット順序検出部７０４、送信側起動生成部７０５、コンポジット順序テーブルアドレス生成部７０６、コンポジット順序テーブルＩ／Ｆ部７０７、コンポジット順序テーブルラッチメモリ７０８の詳細について説明する。
【０１２９】
ＶＣＩ送信要求終端部７０３では、ポインタバッファ制御部３００から通知されたＶＰ／回線、ＶＣＩ、品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求信号と、コンポジット制御部８００から通知されたＶＰ／回線、ＶＣＩ毎のコンポジットまたがり要求信号から、Ｔｙｐｅ２ｄショートセルの内部送信要求をＶＰ／回線、ＶＣＩ毎に終端させてから、ＶＰ／回線毎の各ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求信号として送信順序制御部６００へ通知する。また、コンポジット順序検出部７０４へは、ＶＰ／回線、ＶＣＩ毎に終端せず、Ｔｙｐｅ２ｄショートセル内部送信要求をそのまま通知する。
【０１３０】
コンポジット順序検出部７０４では、送信順序制御部６００からコンポジット順序起動信号と、仮送信コード情報を受信するか、コンポジット制御部８００からコンポジット要求信号を受信するとコンポジット順序検出処理の比較参照をスタートさせる。
【０１３１】
コンポジット順序テーブルメモリ１４は、ＶＰ／回線、ＶＣＩ毎にコンポジット順序テーブルデータとして２５６テーブル分、優先順位０〜３をメイン用とサブ用の２面の運用面を有し、コンポジット順序テーブルデータを送信順序制御部６００からコンポジット順序起動信号を受信するか、コンポジット制御部８００からコンポジット要求信号を受信すると、コンポジット順序テーブルラッチメモリ７０８の該ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータを保持し、保持した該ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータとＶＣＩ送信要求終端部７０３から通知された該ＶＰ／回線、ＶＣＩ品質クラス毎のＴｙｐｅ２ｄショートセル内部送信要求と４優先順位データ同時に比較参照し、設定データに該当するＴｙｐｅ２ｄショートセル内部送信要求があれば、優先順位の一番高い当該セル種に対して送信側処理を起動すべく、検出完了信号と当該セル種情報を送信側起動生成部７０５とコンポジット順序テーブル先読み処理部７０２とへ通知する。
【０１３２】
また、該当するＴｙｐｅ２ｄショートセル内部送信要求が検出されなかった場合には、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルに対してパディング処理起動信号を送信側起動生成部７０５とコンポジット順序テーブル先読み処理部７０２とへ通知する。
【０１３３】
さらに、選択制御部５００から順序テーブル運用面切り替え要求が通知された場合には、コンポジット順序テーブル先読み処理部７０２に対してコンポジット順序テーブル１４の運用面切り替え起動信号を通知する。
【０１３４】
送信側起動生成部７０５では、コンポジット順序検出部７０４から検出完了信号を受信すると、当該セル種情報を識別し、Ｔｙｐｅ２ｄショートセル送信側要求信号をポインタバッファ制御部３００へ当該セル種の送信コードをポインタバッファ制御部３００とコンポジット制御部８００へ各々通知する。
【０１３５】
また、パディング処理起動信号が通知された場合には、コンポジット制御部８００に対してパディング処理起動信号を通知する。
【０１３６】
コンポジット順序テーブル先読み処理部７０２では、コンポジット順序検出部７０４から検出完了信号と当該セル種情報又はパディング処理起動信号を受信すると、次のコンポジット順序検出のためにコンポジット順序テーブル先読み処理を開始する。
【０１３７】
コンポジット順序テーブルアドレス生成部７０６では、検出完了信号によって次のコンポジット順序のデータを読み出すため、当該セル種情報から該ＶＰ／回線、ＶＣＩを識別しコンポジット順序テーブルメモリ１４の該ＶＰ／回線、ＶＣＩオフセットアドレスを生成し、０から２５５をカウントするコンポジット順序用アドレスカウンタを１インクリメントしてコンポジット順序オフセットアドレスを生成し、同時に優先順位を１Ｗｏｒｄで読み出すための固定値０を優先順位アドレスとし、各アドレスを合成して該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブルを読み出すためのアドレスをコンポジット順序テーブルＩ／Ｆ部７０７へ出力する。
【０１３８】
コンポジット順序テーブルＩ／Ｆ部７０７では、コンポジット順序テーブルアドレス生成部７０６から出力された該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブル用アドレスをもとに、コンポジット順序テーブル１４へ読み出しを開始し、読み出した該ＶＰ／回線、ＶＣＩの次のコンポジット順序テーブルデータをＶＰ／回線、ＶＣＩ毎に用意したコンポジット順序テーブルラッチメモリ７０８へコピーする。各ＶＰ／回線、ＶＣＩのコンポジット順序テーブルデータを先読みし、コンポジット順序テーブルラッチメモリ７０８へ保持しておくことで処理時間を短縮することが可能となる。
【０１３９】
また、コンポジット順序検出部７０４からコンポジット順序テーブル運用面切り替え起動信号が通知された場合には、運用面のオフセットアドレスを変更面のオフセットアドレスへ変更し、コンポジット順序用アドレスカウンタを０へリセットし、ＶＰ／回線、ＶＣＩ毎にコンポジット順序０の順序テーブルを順次コンポジット順序テーブルラッチメモリ７０８へコピーする。
【０１４０】
全ＶＰ／回線、ＶＣＩのコンポジット順序０のコンポジット順序テーブルデータの先読み処理、すなわちコピーが完了した時点で、選択制御部５００へコンポジット順序テーブル運用面切り替え完了信号を通知する。
【０１４１】
次に、図９及び図２を参照しながら、コンポジット制御部８００を構成するＴｙｐｅ２セル用バッファ８０１、Ｔｙｐｅ２セル組み立て部８０２、ペイロードレングスチェック部８０３、Ｔｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５、ＳＴＦ生成部８０６、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、コンポジット要求部８０８の詳細について説明する。
【０１４２】
まず、コンポジット制御部８００の基本動作であるコンポジット処理動作の詳細について説明する。
【０１４３】
コンポジット処理とは、Ｔｙｐｅ２ｄショートセルをＴｙｐｅ２セルに組み立てる処理であり、Ｔｙｐｅ２ｄショートセルのＳＣヘッダ＋ペイロード部分をＴｙｐｅ２セルのペイロード部分へ組み立てることをいう。
【０１４４】
Ｔｙｐｅ２データ生成部８０４では、共通セルバッファ制御部４００から通知されたＴｙｐｅ２ｄショートセル転送起動信号により、共通セルバッファメモリ１２から該Ｔｙｐｅ２ｄショートセルの読み出しを開始する。
【０１４５】
読み出し開始後、ショートセルヘッダ情報を保持し、ペイロードレングスチェック部８０３へ通知する。また、ペイロードレングスチェック部８０３からショートセル終了信号が通知されるまで、共通セルバッファメモリ１２から読み出したＴｙｐｅ２ｄショートセルデータをＴｙｐｅ２バッファＩ／Ｆ部８０７へ、Ｔｙｐｅ２セル用バッファ８０１への書き込み制御信号をＴｙｐｅ２バッファＩ／Ｆ部８０７、及びＴｙｐｅ２バッファＷＲアドレス生成部８０５へ転送する。
【０１４６】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号を受信すると、Ｔｙｐｅ２ｄショートセルデータのＴｙｐｅ２バッファＩ／Ｆ部８０７への転送と、Ｔｙｐｅ２セル用バッファ８０１への書き込み制御信号のＴｙｐｅ２バッファＩ／Ｆ部８０７、及びＴｙｐｅ２バッファＷＲアドレス生成部８０５への転送を一時停止する。Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたまたがり処理起動信号を受信すると、一時停止していたデータ転送を再開する。
【０１４７】
ペイロードレングスチェック部８０３では、Ｔｙｐｅ２データ生成部８０４から通知されたショートセルヘッダ情報をもとに、該Ｔｙｐｅ２ｄショートセルのペイロード長を計算し、Ｔｙｐｅ２データ生成部８０４において共通セルバッファ制御部４００から読み出し中の該Ｔｙｐｅ２ｄショートセルのペイロード終了位置タイミングを割り出し、ショートセル終了信号としてＴｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５、コンポジット要求部８０８へ各々通知する。
【０１４８】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット順序制御部７００から通知された該Ｔｙｐｅ２ｄショートセルの送信コードから、該Ｔｙｐｅ２ｄショートセルのＶＰ／回線、ＶＣＩを識別し、各ＶＰ／回線、ＶＣＩ毎のまたがり処理用アドレスメモリからまたがり状態を加味したＷＲアドレススタート値をＷＲアドレス生成用カウンタにロードする。また、Ｔｙｐｅ２データ生成部８０４からＴｙｐｅ２セル用バッファ８０１への書き込み制御信号を受信すると、Ｔｙｐｅ２セル用バッファ８０１へのＷＲアドレスを生成する。
【０１４９】
ＷＲアドレス生成用カウンタは、書き込み制御信号がディセーブルかつペイロードレングスチェック部８０３からショートセル終了信号が通知されるまでロード値を基準にカウントアップし、書き込み制御信号ディセーブル後はカウント値を保持して停止する。ＷＲアドレス生成用カウンタ値をＴｙｐｅ２セル用バッファ８０１へのＡＴＭセルバンクのＷＲアドレスとして、ＳＴＦ生成部８０６、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、Ｔｙｐｅ２セル用バッファ８０１へ各々通知する。また、ＷＲアドレス生成用カウンタ値が５２、すなわちＴｙｐｅ２セル組み立て完了した場合には、コンポジット完了信号をＴｙｐｅ２データ生成部８０４、Ｔｙｐｅ２バッファＩ／Ｆ部８０７、コンポジット要求部８０８へ各々通知する。
【０１５０】
ＳＴＦ生成部８０６では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されるＷＲアドレスと、コンポジット要求部８０８から通知されるまたがりフラグ情報をもとに、またがり処理時のまたがりペイロード長すなわちオフセット値よりＳＴＦデータを生成し、ＳＴＦ用ＡＴＭセル書き込み制御信号と、ＳＴＦデータをＴｙｐｅ２バッファＩ／Ｆ部８０７へ通知する。
【０１５１】
Ｔｙｐｅ２バッファＩ／Ｆ部８０７では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたＡＴＭセルバンクＷＲアドレス値によって、Ｔｙｐｅ２セル用バッファ８０１へ書き込むべきデータをＴｙｐｅ２データ生成部８０４から通知されたペイロードデータかＳＴＦ生成部８０６から通知されたＳＴＦデータかを選択し、Ｔｙｐｅ２セルバッファ８０１へ転送する。
【０１５２】
コンポジット要求部８０８では、ペイロードレングスチェック部８０３からのショートセル終了信号、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からのコンポジット完了信号をもとに、該ＶＰ／回線、ＶＣＩのＴｙｐｅセルの組み立てが完了しない場合には、コンポジット要求信号をコンポジット順序制御部７００へ通知する。これにより、コンポジット順序制御が再度実施され、該ＶＰ／回線、ＶＣＩの新たなコンポジット対象であるＴｙｐｅ２ｄショートセルがＴｙｐｅ２データ生成部８０４へ再び入力され、前記一連の動作を該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルの組み立てが完了するまで繰り返され、組み立て開始から組み立て完了までの間は、コンポジット処理中フラグ信号を生成し、選択制御部５００へ通知する。
【０１５３】
また、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５から通知されたコンポジット完了信号を受信すると、コンポジット処理中フラグ信号をディセーブルすると同時に、組み立て途中のＴｙｐｅ２ｄショートセルに対してまたがり処理が完了するまでの間は、またがり処理中フラグ信号を生成し、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５へ通知する。
【０１５４】
Ｔｙｐｅ２バッファＩ／Ｆ部８０７では、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号を受信すると、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００へコンポジット完了したＴｙｐｅ２セル外部送信要求信号を該ＶＰ／回線、ＶＣＩから生成したオフセットＲＤアドレスとともに通知する。
【０１５５】
ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００においてＴｙｐｅ２セル外部送信要求が受け付けられると、Ｔｙｐｅ２セル送信許可信号が通知されるため、Ｔｙｐｅ２セル送出許可信号を受信すると、Ｔｙｐｅ２セル外部送信要求信号を解除する。
【０１５６】
コンポジット処理中にコンポジット順序制御部７００からパディング要求信号が通知された場合は、共通セルバッファ内に該ＶＰ／回線、ＶＣＩ、品質クラスのＴｙｐｅ２ｄショートセルがないことを意味するため、パディング処理を実施し、組立途中の該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セル組み立てを完了させる必要がある。
【０１５７】
従って、Ｔｙｐｅ２データ生成部８０４では、コンポジット順序制御部７００からパディング要求信号を受信すると、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からコンポジット完了信号が通知されるまで０データをＴｙｐｅ２バッファＩ／Ｆ部８０７へ転送する。Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット順序制御部７００からパディング要求信号を受信すると、ＷＲアドレス生成用カウンタ値が５２になるまで順次カウントアップを実施し、ＷＲアドレスとしてＴｙｐｅ２セル用バッファ８０１へ転送する。
【０１５８】
前記パディング処理は、コンポジット処理中に共通セルバッファメモリ１２から読み出された該Ｔｙｐｅ２ｄショートセルがタイムアウトエラーを発生した場合にも同様なパディング処理を実施し、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルの組み立てを完了させる制御も伴う。
【０１５９】
コンポジット完了時に該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルのペイロードに組み立てしきれなかったペイロード（ショートセルヘッダ含む）が残ってしまった場合には、次回の送信Ｔｙｐｅ２セルデータとして、再度該ＶＰ／回線、ＶＣＩのＴｙｐｅ２バッファへ組み立てを再開する、本制御処理をまたがり処理と呼ぶ。
【０１６０】
Ｔｙｐｅ２バッファＷＲアドレス生成部８０５では、コンポジット要求部８０８から通知されたまたがり処理中フラグと、ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部９００から通知されたＴｙｐｅ２セル送信許可信号から、コンポジット完了済みの該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルが伝送路へ送出を開始したこと、すなわち該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルバッファから読み出しを開始したことを確認してから、残ってしまった該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルのペイロードデータをＷＲアクセスするため、またがり処理中によりＷＲアドレススタート値は、初期化された値をＷＲアドレス生成用カウンタにロードし、Ｔｙｐｅ２セル用バッファ８０１へのＷＲアドレスを生成する。ＷＲアドレス生成用カウンタは、またがり処理中フラグ信号がディセーブルかつペイロードレングスチェック部８０３からショートセル終了信号が通知されるまで初期化されたロード値を基準にカウントアップし、またがり処理中フラグ信号ディセーブル後はカウント値を保持して停止する。
【０１６１】
さらに、Ｔｙｐｅ２データ生成部８０４へまたがり処理により、組み立てを再開したことをまたがり処理起動信号として通知する。コンポジット要求部８０８では、自ら生成しているまたがり処理中フラグのステータスと、ペイロードレングスチェック部８０３からのショートセル終了信号、Ｔｙｐｅ２バッファＷＲアドレス生成部８０５からまたがり処理終了タイミングを生成する。生成されたまたがり処理終了タイミングから、またがり処理中フラグ信号をディセーブルすると同時に、またがり処理されたＶＰ／回線、ＶＣＩに対して再度コンポジット処理を起動するためのまたがり要求を生成し、コンポジット順序制御部７００へ通知する。
【０１６２】
後者の理由は、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２セルはまたがり処理された状態であるため、効率よく伝送路へ送出するためには、早期にＴｙｐｅ２セルの組み立てを完了しなければならないためであり、もし該当するＴｙｐｅ２ｄショートセルが共通セルバッファメモリ１２内に滞留していなかった場合には、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセル内部送信要求が生成されないため、すなわちコンポジット順序制御部７００へのＴｙｐｅ２ｄショートセル内部送信要求信号が通知されないことを意味しており、該ＶＰ／回線、ＶＣＩのＴｙｐｅ２ｄショートセルが入力されるまで、またがり処理された中途半端な状態を保持し続けてしまう状態を避けるため、またがり要求を生成することによって効率よくＴｙｐｅ２セルを生成する仕組みとなっている。
【図面の簡単な説明】
【０１６３】
【図１】本発明にかかるＡＴＭセル送信制御方法を実施するためのネットワークの全体構成の一例を示すブロック図である。
【図２】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部の構成を示すブロック図である。
【図３】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、品質クラステーブル制御部構成を示すブロック図である。
【図４】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、ポインタバッファ制御部の構成を示すブロック図である。
【図５】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、共通セルバッファ制御部の構成を示すブロック図である。
【図６】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、選択制御部の構成を示すブロック図である。
【図７】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、送信順序制御部の構成を示すブロック図である。
【図８】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、コンポジット順序制御部の構成を示すブロック図である。
【図９】本発明の実施形態における順序テーブル及び共通セルバッファを用いたＡＴＭセルコンポジット制御部において、コンポジット制御部の構成を示すブロック図である。
【符号の説明】
【０１６４】
１ 端末
２ 基地局
３ 基地局制御装置
４ 無線送受信部
５ ベースバンド制御部
６ ＡＴＭスイッチ部
７ 本発明制御部
１０ 品質クラステーブルメモリ
１１ ポインタバッファメモリ
１２ 共通セルバッファメモリ
１３ 送信順序テーブルメモリ
１４ コンポジット順序テーブルメモリ
１００ ＵＴＯＰＩＡ Ｉ／Ｆ受信制御部
１０１ 受信バッファ
２００ 品質クラス制御部
２０１ 品質クラステーブルＩ／Ｆ部
２０２ ＳＣＨＥＣチェック部
２０３ 最優先セル検出部
２０４ データ生成部
３００ ポインタバッファ制御部
３０１ 受送信起動処理調停部
３０２ ポインタ制御部
３０３ 調停処理部
３０４ 共通セルバッファ起動処理部
３０５ 当該セル種識別部
３０６ ポインタバッファＩ／Ｆ部
３０７ 管理キューエリアＲＤ／ＷＲアドレスカウンタ
３０８ 内部送信要求生成部
３０９ ＲＸ／ＴＸポインタ管理メモリ
４００ 共通セルバッファ制御部
４０１ Ｔｙｐｅ５セル用バッファ
４０２ 最優先セル用バッファ
４０３ Ｔｙｐｅ５セルバッファ制御部
４０４ 最優先セルバッファ制御部
４０５ 共通セルバッファＩ／Ｆ部
４０６ タイマーカウンタ
４０７ 生起廃棄制御部
４０８ 生起／廃棄セルカウンタ
５００ 選択制御部
５０１ ＶＰ／回線送信選択部
５０２ テーブル面切り替え要求部
５０３ 送信制御監視部
６００ 送信順序制御部
６０１ 送信順序選択部
６０２ 送信順序テーブル先読み処理部
６０３ ＶＰ／回線送信要求終端部
６０４ 送信順序検出部
６０５ 送信側起動生成部
６０６ 送信順序テーブルアドレス生成部
６０７ 送信順序テーブルＩ／Ｆ部
６０８ 送信順序テーブルメモリラッチメモリ
７００ コンポジット順序制御部
７０１ コンポジット順序選択部
７０２ コンポジット順序テーブル先読み処理部
７０３ ＶＣＩ送信要求終端部
７０４ コンポジット順序検出部
７０５ 送信側起動生成部
７０６ コンポジット順序テーブルアドレス生成部
７０７ コンポジット順序テーブルＩ／Ｆ部
７０８ コンポジット順序テーブルメモリラッチメモリ
８００ コンポジット制御部
８０１ Ｔｙｐｅ２セル用バッファ
８０２ Ｔｙｐｅ２セル組立部
８０３ ペイロードレングスチェック部
８０４ Ｔｙｐｅ２データ生成部
８０５ Ｔｙｐｅ２バッファＷＲアドレス生成部
８０６ ＳＴＦ生成部
８０７ Ｔｙｐｅ２バッファＩ／Ｆ部
８０８ コンポジット要求部
９００ ＵＴＯＰＩＡ Ｉ／Ｆ送信制御部
９０１ 送信要求調停部
【特許請求の範囲】
【請求項１】
セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、
該受信したＡＴＭセルから該ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出し、
該ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、
該格納先ポインタ値を前記ポインタバッファメモリのＡＴＭセルポインタ値管理エリアへ書き込み、
前記ＡＴＭセルを前記ＵＴＯＰＩＡ用内部受信バッファからポインタ値分オフセットされた前記共通セルバッファメモリの格納先アドレスバンクエリアへコピーして一時的に保存し、
前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の内部送信要求において、送信順序テーブルメモリ、コンポジット順序テーブルメモリから優先順位付けられたセル種毎に順次前記共通セルバッファメモリから読み出し、
読み出される該ＡＴＭセルの格納先ポインタ値を前記ポインタバッファメモリの前記ＡＴＭセルポインタ値管理エリアから読み出し、
前記格納先ポインタ値を前記ポインタバッファメモリの前記ポインタエリアへ空きポインタとして書き込み、
読み出される該ＡＴＭセル種がＴｙｐｅ５セルの場合には、そのまま伝送路へ送信し、Ｔｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２セルへの組み立て制御を実施し、組み立てが完了するまで読み出し制御を繰り返し、組み立て完了後に伝送路へ送信し、
内部Ｔｙｐｅ５セル、Ｔｙｐｅ２セル又は最優先セルのデータ送信要求を競合調停し、送信すべきセルを選択した後、順次セル単位で伝送路へ送信することを特徴とするＡＴＭセル送信制御方法。
【請求項２】
前記Ｔｙｐｅ２ｄショートセルに対する組み立て制御を、Ｔｙｐｅ２セルの組み立てが完了するまで行うにあたり、
コンポジット完了後のまたがりデータが格納された該Ｔｙｐｅ２セル種に対して、再度セルの組み立てを促すためにコンポジット順序処理を起動するためのまたがり要求を生成し、
該またがり要求による該ＡＴＭセル種の送信制御において、該ＡＴＭセル種が前記共通セルバッファメモリ内に滞留していない場合には、パディング処理にて組み立て途中のＴｙｐｅ２セルを強制的に組み立てを完了させ、各Ｔｙｐｅ２セル種用のバッファと制御データメモリを一つのコンポジット制御部で管理、制御することを特徴とする請求項１に記載のＡＴＭセル送信制御方法。
【請求項３】
前記ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出すにあたり、
最優先の品質クラスが読み出された場合には、前記共通セルバッファメモリへの一時保存を行うことなく、最優先クラスセル用バッファへの書き込みを行うことを特徴とする請求項１又は２に記載のＡＴＭセル送信制御方法。
【請求項４】
前記ＡＴＭセルを前記共通セルバッファメモリへ書き込む際に、現在時刻情報を付加した上で一時保存するとともに、該ＡＴＭセルを前記共通セルバッファから読み出す際に、付加されたタイムスタンプ値と現在時刻情報とを比較し、設定された最大待ち時間を超過していた場合には、該ＡＴＭセルを廃棄し、前記設定された最大待ち時間を超過した該ＡＴＭセルがコンポジット処理中の場合には、コンポジット処理を完了させるためパディング処理を行うことを特徴とする請求項１、２又は３に記載のＡＴＭセル送信制御方法。
【請求項５】
前記送信順序テーブルメモリ及びコンポジット順序テーブルメモリを２面構成とし、該各々のメモリにおいて、運用面として一方の面を使用している間に、ソフトウェアからの要求によりハードウェア処理を停止することなく運用面を他面に切り替えることを特徴とする請求項１乃至４のいずれかに記載のＡＴＭセル送信制御方法。
【請求項６】
前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の送信制御において、
共通セルバッファ内に滞留し続け、不要に共通セルバッファ内エリアを使用している優先順位の低いＡＴＭセルに対し、ハードウェア処理を停止することなく該ＡＴＭセルの内部送信要求を強制的にクリアすることを特徴とする請求項１乃至５のいずれかに記載のＡＴＭセル送信制御方法。
【請求項１】
セル種の異なるＡＴＭセルをＵＴＯＰＩＡ用内部受信バッファの空き状況に応じて受信し、
該受信したＡＴＭセルから該ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出し、
該ＡＴＭセルの共通セルバッファメモリへの格納先ポインタ値をポインタバッファメモリのポインタエリアから読み出し、
該格納先ポインタ値を前記ポインタバッファメモリのＡＴＭセルポインタ値管理エリアへ書き込み、
前記ＡＴＭセルを前記ＵＴＯＰＩＡ用内部受信バッファからポインタ値分オフセットされた前記共通セルバッファメモリの格納先アドレスバンクエリアへコピーして一時的に保存し、
前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の内部送信要求において、送信順序テーブルメモリ、コンポジット順序テーブルメモリから優先順位付けられたセル種毎に順次前記共通セルバッファメモリから読み出し、
読み出される該ＡＴＭセルの格納先ポインタ値を前記ポインタバッファメモリの前記ＡＴＭセルポインタ値管理エリアから読み出し、
前記格納先ポインタ値を前記ポインタバッファメモリの前記ポインタエリアへ空きポインタとして書き込み、
読み出される該ＡＴＭセル種がＴｙｐｅ５セルの場合には、そのまま伝送路へ送信し、Ｔｙｐｅ２ｄショートセルの場合には、Ｔｙｐｅ２セルへの組み立て制御を実施し、組み立てが完了するまで読み出し制御を繰り返し、組み立て完了後に伝送路へ送信し、
内部Ｔｙｐｅ５セル、Ｔｙｐｅ２セル又は最優先セルのデータ送信要求を競合調停し、送信すべきセルを選択した後、順次セル単位で伝送路へ送信することを特徴とするＡＴＭセル送信制御方法。
【請求項２】
前記Ｔｙｐｅ２ｄショートセルに対する組み立て制御を、Ｔｙｐｅ２セルの組み立てが完了するまで行うにあたり、
コンポジット完了後のまたがりデータが格納された該Ｔｙｐｅ２セル種に対して、再度セルの組み立てを促すためにコンポジット順序処理を起動するためのまたがり要求を生成し、
該またがり要求による該ＡＴＭセル種の送信制御において、該ＡＴＭセル種が前記共通セルバッファメモリ内に滞留していない場合には、パディング処理にて組み立て途中のＴｙｐｅ２セルを強制的に組み立てを完了させ、各Ｔｙｐｅ２セル種用のバッファと制御データメモリを一つのコンポジット制御部で管理、制御することを特徴とする請求項１に記載のＡＴＭセル送信制御方法。
【請求項３】
前記ＡＴＭセルに割り当てられた品質クラス情報を品質クラステーブルメモリより読み出すにあたり、
最優先の品質クラスが読み出された場合には、前記共通セルバッファメモリへの一時保存を行うことなく、最優先クラスセル用バッファへの書き込みを行うことを特徴とする請求項１又は２に記載のＡＴＭセル送信制御方法。
【請求項４】
前記ＡＴＭセルを前記共通セルバッファメモリへ書き込む際に、現在時刻情報を付加した上で一時保存するとともに、該ＡＴＭセルを前記共通セルバッファから読み出す際に、付加されたタイムスタンプ値と現在時刻情報とを比較し、設定された最大待ち時間を超過していた場合には、該ＡＴＭセルを廃棄し、前記設定された最大待ち時間を超過した該ＡＴＭセルがコンポジット処理中の場合には、コンポジット処理を完了させるためパディング処理を行うことを特徴とする請求項１、２又は３に記載のＡＴＭセル送信制御方法。
【請求項５】
前記送信順序テーブルメモリ及びコンポジット順序テーブルメモリを２面構成とし、該各々のメモリにおいて、運用面として一方の面を使用している間に、ソフトウェアからの要求によりハードウェア処理を停止することなく運用面を他面に切り替えることを特徴とする請求項１乃至４のいずれかに記載のＡＴＭセル送信制御方法。
【請求項６】
前記共通セルバッファメモリ内の各セル種毎の滞留状況から発生する該セル種の送信制御において、
共通セルバッファ内に滞留し続け、不要に共通セルバッファ内エリアを使用している優先順位の低いＡＴＭセルに対し、ハードウェア処理を停止することなく該ＡＴＭセルの内部送信要求を強制的にクリアすることを特徴とする請求項１乃至５のいずれかに記載のＡＴＭセル送信制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−３５３４９（Ｐ２００８−３５３４９Ａ）
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願番号】特願２００６−２０８００６（Ｐ２００６−２０８００６）
【出願日】平成１８年７月３１日（２００６．７．３１）
【出願人】（３０３０１３７６３）ＮＥＣエンジニアリング株式会社 (651)
【Ｆターム（参考）】
【公開日】平成２０年２月１４日（２００８．２．１４）
【国際特許分類】
【出願日】平成１８年７月３１日（２００６．７．３１）
【出願人】（３０３０１３７６３）ＮＥＣエンジニアリング株式会社 (651)
【Ｆターム（参考）】
[ Back to top ]