ＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法
【課題】ＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止すること。
【解決手段】ＤＣ−ＤＣコンバータ制御回路２は、放電部１２および２２と、立ち上げ制御部１３および２３とを備える。放電部１２および２２は、第１チャンネルおよび第２チャンネルのＤＣ−ＤＣコンバータの立ち上げに先立ち、放電用トランジスタＴｒ１およびＴｒ２を導通状態とすることで、平滑コンデンサＣ１およびＣ２に蓄積された電荷を放電する。コンパレータＣＯＭＰ１およびＣＯＭＰ２において、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）以下の値となることが検出されることに応じて、第１チャンネルおよび第２チャンネルのＤＣ−ＤＣコンバータの立ち上げが開始される。
【解決手段】ＤＣ−ＤＣコンバータ制御回路２は、放電部１２および２２と、立ち上げ制御部１３および２３とを備える。放電部１２および２２は、第１チャンネルおよび第２チャンネルのＤＣ−ＤＣコンバータの立ち上げに先立ち、放電用トランジスタＴｒ１およびＴｒ２を導通状態とすることで、平滑コンデンサＣ１およびＣ２に蓄積された電荷を放電する。コンパレータＣＯＭＰ１およびＣＯＭＰ２において、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）以下の値となることが検出されることに応じて、第１チャンネルおよび第２チャンネルのＤＣ−ＤＣコンバータの立ち上げが開始される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法に関し、特にＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能なものに関する。
【背景技術】
【０００２】
図７に示す電源装置１００が知られている。ＤＣ−ＤＣコンバータＤＣ／ＤＣ−１は動作を停止する際に、同期整流用トランジスタＴｒ２２１ をＯＮとして強制的に負荷容量を放電し，出力電圧Ｖｏ１０１は０（Ｖ）に達する。同様にＤＣ−ＤＣコンバータＤＣ／ＤＣ−２は動作を停止する際に、同期整流用トランジスタＴｒ２２２をＯＮとして強制的に負荷容量を放電し，出力電圧Ｖｏ１０２も０（Ｖ）に達する。
【０００３】
尚、上記の関連技術として特許文献１および特許文献２が開示されている。
【特許文献１】特開平９−１５４２７５号公報
【特許文献２】特開２００２−８４７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、例えば電源装置１００が緊急停止した場合などには、出力電荷が負荷容量に残った状態で停止状態に維持されることがある。そして出力電荷が残った状態から電源装置１００を立ち上げると、立ち上り開始直後時に、ラッチアップや出力電圧のオーバーシュート等の不具合を起こす場合があるため問題である。
【０００５】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、ＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能なＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法を提供することを提案する。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、開示のＤＣ−ＤＣコンバータ制御回路では、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、ＤＣ−ＤＣコンバータの出力電圧が第１所定値を下回ることを検出することに応じて、ＤＣ−ＤＣコンバータの立ち上げを行う制御部とを備えることを特徴とする。
【０００７】
また、開示のＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、ＤＣ−ＤＣコンバータの立ち上げを行う制御部とを備えることを特徴とする。
【０００８】
放電部は、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する。制御部ではＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することにより、放電部における放電の完了を検出することができる。そして当該検出が行われることに応じて、制御部は、ＤＣ−ＤＣコンバータの立ち上げを行う。
【０００９】
これにより、出力容量に電荷が蓄積された状態でＤＣ−ＤＣコンバータの立ち上げを行うことによる不具合（スイッチングトランジスタのラッチアップによる短絡の発生や、出力電圧のオーバーシュートなど）の発生を防止することが可能となる。
【発明の効果】
【００１０】
本開示のＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法によれば、ＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の第１実施形態を、図１および図２を用いて説明する。図１に、第１実施形態に係る電源装置１を示す。電源装置１は、出力電圧Ｖｏ１を出力する第１チャンネル、および出力電圧Ｖｏ２を出力する第２チャンネルを有する、多チャンネルの電源装置である。また電源装置１は、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる装置である。電源装置１は、ＤＣ−ＤＣコンバータ制御回路２、チョークコイルＬ１およびＬ２，平滑コンデンサＣ１およびＣ２、出力端子Ｔｏｕｔ１およびＴｏｕｔ２を備える。出力端子Ｔｏｕｔ１とグランドとの間には平滑コンデンサＣ１が接続され、出力端子Ｔｏｕｔ１とＤＣ−ＤＣコンバータ制御回路２との間にはチョークコイルＬ１が接続される。同様に、出力端子Ｔｏｕｔ２とグランドとの間には平滑コンデンサＣ２が接続され、出力端子Ｔｏｕｔ２とＤＣ−ＤＣコンバータ制御回路２との間にはチョークコイルＬ２が接続される。出力端子Ｔｏｕｔ１からは出力電圧Ｖｏ１が出力され、出力端子Ｔｏｕｔ２からは出力電圧Ｖｏ２が出力される。なお、チョークコイルＬ１、Ｌ２に流れる電流を、それぞれ電流Ｌｘ１、Ｌｘ２と定義する。
【００１２】
ＤＣ−ＤＣコンバータ制御回路２は、第１チャンネルのＤＣ−ＤＣコンバータを構成するＤＣ−ＤＣコンバータ制御部１１、放電部１２、立ち上げ制御部１３を備える。また、第２チャンネルのＤＣ−ＤＣコンバータを構成するＤＣ−ＤＣコンバータ制御部２１、放電部２２、立ち上げ制御部２３を備える。また、第１チャンネルと第２チャンネルとの立ち上げシーケンスを制御する、シーケンス制御部３１を備える。
【００１３】
まず、第１チャンネルのＤＣ−ＤＣコンバータの構成を説明する。ＤＣ−ＤＣコンバータ制御部１１では、メインスイッチング素子であるトランジスタＭ１１のドレイン端子に入力電圧Ｖｉｎが入力され、ソース端子にチョークコイルＬ１の入力端子が接続される。また、同期整流スイッチング素子であるトランジスタＭ１２のソース端子はグランドに接地され、ドレイン端子はチョークコイルＬ１の入力端子に接続される。またトランジスタＭ１１およびＭ１２のゲート端子には、スイッチング制御回路１５から出力される信号ＶＱ１１およびＶＱ２２がそれぞれ入力される。またスイッチング制御回路１５には、出力端子Ｔｏｕｔ１が接続される。
【００１４】
放電部１２は、抵抗素子Ｒ１および放電用トランジスタＴｒ１を備える。抵抗素子Ｒ１の一端は出力端子Ｔｏｕｔ１に接続され、他端は放電用トランジスタＴｒ１のドレイン端子に接続される。また放電用トランジスタＴｒ１のソース端子はグランドに接地される。
【００１５】
立ち上げ制御部１３は、コンパレータＣＯＭＰ１、フリップフロップＦＦ１、インバータＩＮＶ１、アンド回路ＡＮＤ１１およびＡＮＤ１２を備える。コンパレータＣＯＭＰ１はヒステリシスコンパレータであり、反転入力端子は出力端子Ｔｏｕｔ１に接続され、非反転入力端子はグランドに接地され、信号Ｖｃ１が出力される。フリップフロップＦＦ１には信号Ｖｃ１および制御信号Ｃｔｌが入力され、信号Ｖｆ１が出力される。アンド回路ＡＮＤ１２には、信号Ｖｆ１がインバータＩＮＶ１を介して入力されると共に、制御信号Ｃｔｌが入力される。アンド回路ＡＮＤ１２から出力される信号Ｖｇ１は、放電用トランジスタＴｒ１のゲート端子に入力される。アンド回路ＡＮＤ１１には、信号Ｖｆ１、立ち上げ制御部２３から出力される信号Ｖｆ２、および制御信号Ｃｔｌが入力される。アンド回路ＡＮＤ１１から出力される信号Ｖｅｎ１は、スイッチング制御回路１５に入力される。
【００１６】
シーケンス制御部３１は、発振器３２およびカウンタ回路３３を備える。シーケンス制御部３１から出力されるクロック信号ＣＬＫはカウンタ回路３３へ入力され、カウンタ回路３３からは信号Ｖｔ３が出力される。
【００１７】
次に、第２チャンネルのＤＣ−ＤＣコンバータの構成を説明する。立ち上げ制御部２３のアンド回路ＡＮＤ２１には、シーケンス制御部３１から出力される信号Ｖｔ３と信号Ｖｆ２とが入力される。アンド回路ＡＮＤ２１から出力される信号Ｖｅｎ２は、スイッチング制御回路２５に入力される。なお第２チャンネルのＤＣ−ＤＣコンバータのその他の構成は、上述した第１チャンネルのＤＣ−ＤＣコンバータと同様のため、ここでは詳細な説明は省略する。
【００１８】
図２のタイミングチャートを用いて、電源装置１の立ち上げ動作を説明する。例として、電源装置１の緊急停止などにより平滑コンデンサＣ１およびＣ２に出力電荷が残っており、出力電圧Ｖｏ１およびＶｏ２がそれぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉ分高い状態で停止している場合における立ち上げ動作を説明する。
【００１９】
時刻ｔ１において、ＤＣ−ＤＣコンバータ制御回路２に入力される制御信号Ｃｔｌがハイレベルに遷移される。ここで制御信号Ｃｔｌは電源装置１の起動信号であり、制御信号Ｃｔｌがハイレベルの期間は電源装置１が稼働状態に維持される。制御信号Ｃｔｌの例としては、パソコンの電源スイッチをオン状態としたときに発せられる信号が挙げられる。ハイレベルの制御信号Ｃｔｌが入力されることに応じて、コンパレータＣＯＭＰ１およびＣＯＭＰ２は動作を開始する。時刻ｔ１では、出力電圧Ｖｏ１およびＶｏ２は、それぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉとなっているため、コンパレータＣＯＭＰ１およびＣＯＭＰ２から出力される信号Ｖｃ１およびＶｃ２はそれぞれローレベルとされる。またハイレベルの制御信号Ｃｔｌが入力されることに応じて、フリップフロップＦＦ１およびＦＦ２は動作を開始し、ローレベルの信号Ｖｆ１およびＶｆ２が出力される。
【００２０】
アンド回路ＡＮＤ１２には、インバータＩＮＶ１でハイレベルに反転された信号Ｖｆ１およびハイレベルの制御信号Ｃｔｌが入力される。よって、信号Ｖｇ１はハイレベルとされ、放電用トランジスタＴｒ１は導通状態とされるため、平滑コンデンサＣ１から抵抗素子Ｒ１、放電用トランジスタＴｒ１を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ１に蓄積された電荷が放電される（矢印Ａ１）。また同様にして、アンド回路ＡＮＤ２２から出力される信号Ｖｇ２はハイレベルとされ、放電用トランジスタＴｒ２は導通状態とされるため、平滑コンデンサＣ２から抵抗素子Ｒ２、放電用トランジスタＴｒ２を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ２に蓄積された電荷が放電される。
【００２１】
またシーケンス論理回路３１では、ハイレベルの制御信号Ｃｔｌが入力されることに応じて、発振器３２が起動し、クロック信号ＣＬＫを出力する。カウンタ回路３３では、クロック信号ＣＬＫのカウントを行うことで、一定時間ＴＴの計測が開始される。
【００２２】
時刻ｔ２において、出力電圧Ｖｏ１は０（Ｖ）まで低下する。コンパレータＣＯＭＰ１は、出力電圧Ｖｏ１が０（Ｖ）まで低下したことを検出するため、信号Ｖｃ１はハイレベルへ遷移する（矢印Ａ２）。これにより、コンパレータＣＯＭＰ１によって、平滑コンデンサＣ１の放電の完了が報知される。なお、コンパレータＣＯＭＰ１がヒステリシスコンパレータとされることで、出力電圧Ｖｏ１が揺らぐ場合においても正確に平滑コンデンサＣ１の放電の完了を検出する事が可能とされる。またフリップフロップＦＦ１はハイレベルの信号Ｖｃ１をラッチし、ハイレベルの信号Ｖｆ１を出力する。そして、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はローレベルに遷移するため、放電用トランジスタＴｒ１は非導通状態とされ、放電が終了される（矢印Ａ３）。
【００２３】
時刻ｔ３において、出力電圧Ｖｏ２は０（Ｖ）まで低下する。コンパレータＣＯＭＰ２は、出力電圧Ｖｏ２が０（Ｖ）まで低下したことを検出するため、信号Ｖｃ２はハイレベルへ遷移する（矢印Ａ４）。これにより、コンパレータＣＯＭＰ２によって、平滑コンデンサＣ２の放電の完了が報知される。またフリップフロップＦＦ２はハイレベルの信号Ｖｃ２をラッチし、ハイレベルの信号Ｖｆ２を出力する。そして、アンド回路ＡＮＤ２２から出力される信号Ｖｇ２はローレベルに遷移するため、放電用トランジスタＴｒ２は非導通状態とされ、放電が終了される（矢印Ａ５）。
【００２４】
そして、アンド回路ＡＮＤ１１に入力される制御信号Ｃｔｌ、信号Ｖｆ１およびＶｆ２は、全てハイレベルとされるため、信号Ｖｅｎ１はハイレベルに遷移する。スイッチング制御回路１５は、ハイレベルの信号Ｖｅｎ１が入力されることに応じて動作を開始するため、第１チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ１は上昇を開始する。
【００２５】
このように、第１チャンネルのＤＣ−ＤＣコンバータは、出力電圧Ｖｏ１およびＶｏ２の両方が０（Ｖ）に低下するまで、立ち上がり動作を行わないように待機する。
【００２６】
時刻ｔ４において、出力電圧Ｖｏ１が設定電圧Ｖｓｅｔ１まで上昇すると、コンパレータＣＯＭＰ１から出力される信号Ｖｃ１はローレベルへ遷移する。また、フリップフロップＦＦ１はローレベルの信号Ｖｃ１をラッチし、ローレベルの信号Ｖｆ１を出力する。
【００２７】
時刻ｔ５において、時刻ｔ１から一定時間ＴＴが経過したことがカウンタ回路３３で計測されると、カウンタ回路３３からはハイレベルの信号Ｖｔ３が出力される。そして、アンド回路ＡＮＤ２１に入力される信号Ｖｔ３および信号Ｖｆ２は、全てハイレベルとされるため、信号Ｖｅｎ２はハイレベルに遷移する（矢印Ａ６）。スイッチング制御回路２５は、ハイレベルの信号Ｖｅｎ２が入力されることに応じて動作を開始するため、第２チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ２は上昇を開始する。
【００２８】
このように、第２チャンネルのＤＣ−ＤＣコンバータは、出力電圧Ｖｏ２が０（Ｖ）以下の値となり、かつ、時刻ｔ１から一定時間ＴＴが経過したことに応じて、立ち上げを開始する。
【００２９】
時刻ｔ６において、出力電圧Ｖｏ２が設定電圧Ｖｓｅｔ２まで上昇すると、コンパレータＣＯＭＰ２から出力される信号Ｖｃ２はローレベルへ遷移する。また、フリップフロップＦＦ２はローレベルの信号Ｖｃ２をラッチし、ローレベルの信号Ｖｆ２を出力する。
【００３０】
電源装置１における第１の効果を説明する。電源装置１の緊急停止などにより、平滑コンデンサＣ１およびＣ２に出力電荷が残っており、出力電圧Ｖｏ１およびＶｏ２がそれぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉ分高い状態で停止している場合において、電源装置１を立ち上げる場合には、各種の不具合が発生するおそれがある。
【００３１】
例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時に、まず同期整流スイッチング素子（トランジスタＭ１２）を導通状態とする場合には、ラッチアップが生じるおそれがある。ラッチアップが発生すると、トランジスタＭ１１およびＭ１２が導通状態で維持されることになるため、入力電圧Ｖｉｎからグランドへの電流経路が形成される。すると入力電圧Ｖｉｎを供給するバッテリーの消耗や、トランジスタの焼損などが発生するため問題である。
【００３２】
また例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時に、まずメインスイッチング素子（トランジスタＭ１１）を導通状態とする場合には、出力電圧Ｖｏ１のフィードバックがかかる前に出力電圧Ｖｏ１を設定電圧Ｖｓｅｔ１まで上昇させるようにＤＣ−ＤＣコンバータが動作するため、出力電圧Ｖｏ１にオーバーシュートが発生するおそれがある。すると、出力電圧Ｖｏ１が供給される回路に過電圧が供給されるため問題である。
【００３３】
しかし第１実施形態に係る電源装置１では、放電部１２は、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げに先立ち、平滑コンデンサＣ１に蓄積された電荷を放電する。また立ち上げ制御部１３のコンパレータＣＯＭＰ１では、出力電圧Ｖｏ１が０（Ｖ）以下の値となることを検出することにより、放電部１２における放電の完了を検出することができる。そして当該検出が行われることに応じて、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げが開始される。これにより、平滑コンデンサＣ１やＣ２の電荷が必ず放電された状態で、ＤＣ−ＤＣコンバータの立ち上げを行うことができるため、スイッチングトランジスタのラッチアップによる短絡の発生や、出力電圧のオーバーシュートなどの発生を防止することが可能となる。
【００３４】
また、電源装置１における第２の効果を説明する。ＤＣ−ＤＣコンバータ制御回路２は、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータを制御する回路である。シーケンス制御部３１は、電源装置１の起動開始時点（時刻ｔ１）から、一定時間ＴＴの計測を開始する。そして立ち上げ制御部２３は、第２チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ２が０（Ｖ）以下の値となることを検出し、かつ、シーケンス制御部３１から一定時間ＴＴが経過したことが報知されることに応じて第２チャンネルのＤＣ−ＤＣコンバータの立ち上げを開始する。これにより、２チャンネルの出力系統を有する電源装置１において、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを実現することができる。
【００３５】
また、電源装置１における第３の効果を説明する。第１チャンネルのＤＣ−ＤＣコンバータにおいて平滑コンデンサＣ１の電荷を放電する際に、例えば、チョークコイルＬ１を経由してグランドに放電する放電経路を用いる場合を説明する。この場合、放電時において、平滑コンデンサＣ１からグランドへ向かう向きのエネルギーがチョークコイルＬ１に蓄積される。よって出力電圧Ｖｏ１が負電圧へ引っ張られ、出力電圧Ｖｏ１のアンダーシュートが発生するため、出力電圧Ｖｏ１が供給される回路に影響を与えるおそれがある。
【００３６】
しかし第１実施形態に係る電源装置１では、放電部１２によって、チョークコイルＬ１を経由しない、平滑コンデンサＣ１の放電専用の電流経路を形成することができる。よって、平滑コンデンサＣ１の電荷を放電時に、出力電圧Ｖｏ１のアンダーシュートが発生することを防止することができる。
【００３７】
本発明の第２実施形態を、図３および図４を用いて説明する。図３に、第２実施形態に係る電源装置１ａを示す。電源装置１ａは、第１実施形態に係る電源装置１のシーケンス制御部３１に代えて、シーケンス制御部３１ａを備える。そして電源装置１ａでは、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる。
【００３８】
シーケンス制御部３１ａは、コンパレータ３５およびインバータＩＮＶ３を備える。コンパレータ３５の反転入力端子には出力端子Ｔｏｕｔ１が接続され、出力電圧Ｖｏ１がフィードバックされる。また、コンパレータ３５の非反転入力端子には、しきい電圧Ｖｔｈが入力される。しきい電圧Ｖｔｈは第１チャンネルのＤＣ−ＤＣコンバータの立ち上がり動作が完了したか否かを判定するための電圧値であり、予め定められる所定値である。コンパレータ３５の出力はインバータＩＮＶ３に入力される。インバータＩＮＶ３から出力される信号Ｖｔ３ａは、アンド回路ＡＮＤ２１に入力される。なお、電源装置１ａのその他の構成は、前述した第１実施形態に係る電源装置１（図１）と同様のため、ここでは詳細な説明は省略する。
【００３９】
図４のタイミングチャートを用いて、電源装置１ａの立ち上げ動作を説明する。例として、平滑コンデンサＣ１およびＣ２に出力電荷が残った状態で停止している電源装置１ａを立ち上げる場合を説明する。時刻ｔ１ａないしｔ３ａまでの期間における電源装置１ａの立ち上げ動作は、前述した第１実施形態に係る電源装置１の立ち上げ動作（図２）と同様のため、ここでは詳細な説明は省略する。
【００４０】
時刻ｔ４ａにおいて、出力電圧Ｖｏ１がしきい電圧Ｖｔｈまで上昇すると、コンパレータ３５の出力信号が反転するため、信号Ｖｔ３ａはハイレベルへ遷移する。これにより、コンパレータ３５において、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ完了が検出される。そして、アンド回路ＡＮＤ２１に入力される信号Ｖｔ３ａおよび信号Ｖｆ２は、全てハイレベルとされるため、信号Ｖｅｎ２はハイレベルに遷移する（矢印Ａ６ａ）。スイッチング制御回路２５は、ハイレベルの信号Ｖｅｎ２が入力されることに応じて動作を開始するため、第２チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ２は上昇を開始する。
【００４１】
時刻ｔ５ａにおいて、出力電圧Ｖｏ１が設定電圧Ｖｓｅｔ１まで上昇すると、コンパレータＣＯＭＰ１から出力される信号Ｖｃ１はローレベルへ遷移する。また、時刻ｔ６ａにおいて、出力電圧Ｖｏ２が設定電圧Ｖｓｅｔ２まで上昇すると、コンパレータＣＯＭＰ２から出力される信号Ｖｃ２はローレベルへ遷移する。
【００４２】
電源装置１ａにおける効果を説明する。ＤＣ−ＤＣコンバータ制御回路２ａは、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータを制御する回路である。シーケンス制御部３１ａのコンパレータ３５は、第１チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ１がしきい電圧Ｖｔｈを超えることを検出することで、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ完了を報知する。そして、立ち上げ制御部２３は、第２チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ２が０（Ｖ）以下の値となることを検出し、かつ、シーケンス制御部３１ａから第１チャンネルのＤＣ−ＤＣコンバータの立ち上げが完了したことが報知されることに応じて、第２チャンネルのＤＣ−ＤＣコンバータの立ち上げを開始する。これにより、２チャンネルの出力系統を有する電源装置１において、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを実現することができる。
【００４３】
本発明の第３実施形態を、図５および図６を用いて説明する。図５に、第３実施形態に係る電源装置１ｂを示す。電源装置１ｂは、第１実施形態に係る電源装置１の放電部１２および２２に代えて、放電部１２ｂおよび２２ｂを備える。そして電源装置１ｂでは、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる。
【００４４】
第１チャンネルのＤＣ−ＤＣコンバータに備えられる放電部１２ｂは、トランジスタＭ１１ｂおよびＭ１２ｂ、抵抗素子Ｒ１ｂ、インバータＩＮＶ１ｂを備える。トランジスタＭ１１ｂのソース端子には電源電圧Ｖｃｃが入力され、ドレイン端子は抵抗素子Ｒ１ｂを介してノードＮ１に接続される。トランジスタＭ１２ｂのソース端子は接地され、ドレイン端子はノードＮ１に接続される。またノードＮ１は、スイッチング制御回路１５の出力端子およびトランジスタＭ１２のゲート端子に接続される。トランジスタＭ１１ｂのゲート端子には、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１がインバータＩＮＶ１ｂを介して入力される。また、トランジスタＭ１２ｂのゲート端子には、信号Ｖｇ１が入力される。
【００４５】
なお、第２チャンネルのＤＣ−ＤＣコンバータに備えられる放電部２２ｂの構成は、上述した放電部１２ｂと同様のため、ここでは詳細な説明は省略する。また、電源装置１ｂのその他の構成は、前述した第１実施形態に係る電源装置１（図１）と同様のため、ここでは詳細な説明は省略する。
【００４６】
図６のタイミングチャートを用いて、電源装置１ｂの立ち上げ動作を説明する。例として、平滑コンデンサＣ１およびＣ２に出力電荷が残った状態で停止している電源装置１ｂを立ち上げる場合を説明する。
【００４７】
時刻ｔ１ｂにおいて、ＤＣ−ＤＣコンバータ制御回路２ｂに入力される制御信号Ｃｔｌがハイレベルに遷移される。アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はハイレベルとされ、トランジスタＭ１１ｂおよびＭ１２ｂが導通状態とされる（矢印Ａ１ｂ）。よって、信号ＶＱ１２の電圧値（トランジスタＭ１２のゲート電圧値）は、電源電圧Ｖｃｃと抵抗素子Ｒ１ｂでの電圧降下値とに応じて定まる電圧Ｖｏｎ１１とされる。ここで、電圧Ｖｏｎ１１の値が、トランジスタＭ１２が非飽和領域（ハーフオン状態）で導通状態となる値になるように、抵抗素子Ｒ１ｂの抵抗値を適宜定めればよい。そして、平滑コンデンサＣ１からチョークコイルＬ１、トランジスタＭ１２を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ１に蓄積された電荷が放電される。
【００４８】
時刻ｔ２ｂにおいて、コンパレータＣＯＭＰ１で出力電圧Ｖｏ１が０（Ｖ）まで低下したことが検出されると、信号Ｖｃ１およびＶｆ１はハイレベルへ遷移する（矢印Ａ２ｂ）。そして、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はローレベルに遷移するため、トランジスタＭ１１ｂおよびＭ１２ｂは非導通状態とされる（矢印Ａ３ｂ）。これにより、時刻ｔ１ｂからｔ２ｂまでの期間において、トランジスタＭ１２を非飽和領域で導通状態とすることで、平滑コンデンサＣ１に蓄積された電荷が放電される（領域Ｒ１）。
【００４９】
時刻ｔ３ｂにおいて、ハイレベルの信号Ｖｅｎ１が入力されることに応じて、第１チャンネルのＤＣ−ＤＣコンバータが動作を開始する。このとき、信号ＶＱ１２の電圧値（トランジスタＭ１２のゲート電圧値）は、Ｖｏｎ１１よりも高い電圧Ｖｏｎ１２とされる。ここで電圧Ｖｏｎ１２の値は、スイッチング制御回路１５によって、トランジスタＭ１２が飽和領域（フルオン状態）でスイッチング動作が行われる値とされる。
【００５０】
また同様にして、第２チャンネルのＤＣ−ＤＣコンバータでは、トランジスタＭ２２は、時刻ｔ１ｂからｔ３ｂまでの期間では、放電部２２ｂによって、非飽和領域で導通状態とされ、平滑コンデンサＣ２に蓄積された電荷が放電される（領域Ｒ２）。また時刻ｔ３ｂ以降の期間では、トランジスタＭ２２は、スイッチング制御回路２５によって、飽和領域でスイッチング動作が行われる。なお、その他の期間における電源装置１ｂの立ち上げ動作は、前述した第１実施形態に係る電源装置１の立ち上げ動作（図２）と同様のため、ここでは詳細な説明は省略する。
【００５１】
電源装置１ｂにおける効果を説明する。同期整流用トランジスタは近年高効率化が進み、オン抵抗が小さくされている。この場合例えば、第１チャンネルのＤＣ−ＤＣコンバータにおいて平滑コンデンサＣ１の電荷を放電する際に、同期整流用トランジスタＭ１２を経由してグランドに放電する放電経路を用いると、放電時に放電経路に大電流が流れるおそれがある。すると、第１に、配線の許容電流密度を超えた大電流によって配線が断線する問題がある。また、第２に、放電時において、平滑コンデンサＣ１からグランドへ向かう向きの大きなエネルギーがチョークコイルＬ１に蓄積されるため、出力電圧Ｖｏ１に大きなアンダーシュートが発生する問題がある。
【００５２】
しかし第３実施形態に係る電源装置１ｂでは、放電部１２ｂによって、同期整流用トランジスタＭ１２を非飽和領域（ハーフオン状態）で導通状態とすることができる。すなわち、放電部１２ｂによって、平滑コンデンサＣ１の電荷を放電する際に、同期整流用トランジスタＭ１２のオン抵抗値を制御することが可能とされる。これにより、放電時に放電経路に流れる電流値を制御することができるため、大電流によって配線が断線する事態を防止することができる。また、出力電圧Ｖｏ１に大きなアンダーシュートが発生する事態を防止することができる。また、同期整流用トランジスタＭ１２を、平滑コンデンサＣ１の放電経路にも流用することが可能となる。
【００５３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第１ないし第３実施形態では、ＤＣ−ＤＣコンバータの立ち上げに先立ち、平滑コンデンサに蓄積された電荷を放電する場合を説明したが、この形態に限られない。ＤＣ−ＤＣコンバータの立ち下げ時においても、平滑コンデンサに蓄積された電荷を放電してもよいことは言うまでもない。例えば、電源装置１および１ａでは、制御信号Ｃｔｌがローレベルに遷移しＤＣ−ＤＣコンバータの立ち下げが指示されることに応じて、放電用トランジスタＴｒ１およびＴｒ２を導通状態にして放電を開始すればよい。そして、コンパレータＣＯＭＰ１およびＣＯＭＰ２によって、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することに応じて、放電用トランジスタＴｒ１およびＴｒ２を非導通状態にして放電を終了すればよい。同様に、電源装置１ｂでは、制御信号Ｃｔｌがローレベルに遷移することに応じて、同期整流用トランジスタＭ１２およびＭ２２を非飽和領域で導通状態にして放電を開始すればよい。そして、コンパレータＣＯＭＰ１およびＣＯＭＰ２によって、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することに応じて、同期整流用トランジスタＭ１２およびＭ２２を非導通状態にして放電を終了すればよい。これにより、次回に電源装置を立ち上げる際に、立ち上げに先立つ放電にかかる時間を無くすことができるため、立ち上げ時間を短縮化することが可能となる。
【００５４】
また電源装置１および１ａでは、放電部１２の抵抗素子Ｒ１の一端は出力端子Ｔｏｕｔ１に接続されるとしたが、この形態に限られない。例えば、抵抗素子Ｒ１の一端がチョークコイルＬ１に接続される形態としてもよい。この場合、平滑コンデンサＣ１からチョークコイルＬ１、抵抗素子Ｒ１、放電用トランジスタＴｒ１を介してグランドへ至る放電経路が形成される。抵抗素子Ｒ１の一端が出力端子Ｔｏｕｔ１に接続される場合には、出力電圧Ｖｏ１のフィードバックループを放電経路に用いることになるが、当該フィードバックループには各種の抵抗成分（出力電圧Ｖｏ１の設定電圧値の設定用の外付け抵抗など）が存在するために、放電時間などがこれらの抵抗成分の影響を受けて変動する場合がある。しかし、抵抗素子Ｒ１の一端がチョークコイルＬ１に接続される場合には、放電経路にフィードバックループが含まれないため、各種の抵抗成分の影響を排除することが可能となる。
【００５５】
また第１ないし第３実施形態では、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを例として説明したが、これに限られない。例えば、出力電圧Ｖｏ１およびＶｏ２が共に０（Ｖ）まで低下したことを検出することに応じて、第１チャンネルのＤＣ−ＤＣコンバータおよび第２チャンネルのＤＣ−ＤＣコンバータを同時に立ち上げるシーケンスとしてもよいことは言うまでもない。
【００５６】
また第１ないし第３実施形態では、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータをシーケンス制御する場合を説明したが、これに限られず、３つ以上のＤＣ−ＤＣコンバータのシーケンス制御も可能であることは言うまでもない。
【００５７】
また第１ないし第３実施形態では、コンパレータＣＯＭＰ１およびＣＯＭＰ２では、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することで、平滑コンデンサの放電完了を検出するとしたが、この形態に限られない。出力電圧Ｖｏ１およびＶｏ２が任意の電圧値まで低下したことを検出する形態としてもよい。
【００５８】
また第１実施形態では、一定時間ＴＴの計測の開始時点は、電源装置１の起動時（時刻ｔ１）であるとしたが、この形態に限られない。例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時（時刻ｔ３）を、一定時間ＴＴの計測の開始時点としてもよいことは言うまでもない。また、一定時間ＴＴの値は、ＤＣ−ＤＣコンバータの立ち上がり時間などに応じて適宜決定すればよいことは言うまでもない。
【００５９】
なお、０（Ｖ）は第１所定値の一例、一定時間ＴＴは所定時間の一例、シーケンス制御部３１は第１シーケンス制御部の一例、シーケンス制御部３１ａは第２シーケンス制御部の一例、第１チャンネルのＤＣ−ＤＣコンバータは第１ＤＣ−ＤＣコンバータの一例、第２チャンネルのＤＣ−ＤＣコンバータは第２ＤＣ−ＤＣコンバータの一例である。
【図面の簡単な説明】
【００６０】
【図１】電源装置１の一実施例における回路図
【図２】電源装置１の一実施例におけるタイミングチャート
【図３】電源装置１ａの一実施例における回路図
【図４】電源装置１ａの一実施例におけるタイミングチャート
【図５】電源装置１ｂの一実施例における回路図
【図６】電源装置１ｂの一実施例におけるタイミングチャート
【図７】電源装置１００の回路図
【符号の説明】
【００６１】
１、１ａ、１ｂ 電源装置
１２、２２ 放電部
１２ｂ、２２ｂ 放電部
１３、２３ 立ち上げ制御部
Ｔｒ１、Ｔｒ２ 放電用トランジスタ
Ｃ１、Ｃ２ 平滑コンデンサ
ＣＯＭＰ１、ＣＯＭＰ２ コンパレータ
Ｖｏ１、Ｖｏ２ 出力電圧
ＴＴ 一定時間
３１、３１ａ シーケンス制御部
Ｍ１２、Ｍ２２ トランジスタ
Ｌ１、Ｌ２ チョークコイル
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法に関し、特にＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能なものに関する。
【背景技術】
【０００２】
図７に示す電源装置１００が知られている。ＤＣ−ＤＣコンバータＤＣ／ＤＣ−１は動作を停止する際に、同期整流用トランジスタＴｒ２２１ をＯＮとして強制的に負荷容量を放電し，出力電圧Ｖｏ１０１は０（Ｖ）に達する。同様にＤＣ−ＤＣコンバータＤＣ／ＤＣ−２は動作を停止する際に、同期整流用トランジスタＴｒ２２２をＯＮとして強制的に負荷容量を放電し，出力電圧Ｖｏ１０２も０（Ｖ）に達する。
【０００３】
尚、上記の関連技術として特許文献１および特許文献２が開示されている。
【特許文献１】特開平９−１５４２７５号公報
【特許文献２】特開２００２−８４７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、例えば電源装置１００が緊急停止した場合などには、出力電荷が負荷容量に残った状態で停止状態に維持されることがある。そして出力電荷が残った状態から電源装置１００を立ち上げると、立ち上り開始直後時に、ラッチアップや出力電圧のオーバーシュート等の不具合を起こす場合があるため問題である。
【０００５】
本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、ＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能なＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法を提供することを提案する。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、開示のＤＣ−ＤＣコンバータ制御回路では、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、ＤＣ−ＤＣコンバータの出力電圧が第１所定値を下回ることを検出することに応じて、ＤＣ−ＤＣコンバータの立ち上げを行う制御部とを備えることを特徴とする。
【０００７】
また、開示のＤＣ−ＤＣコンバータでは、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、ＤＣ−ＤＣコンバータの立ち上げを行う制御部とを備えることを特徴とする。
【０００８】
放電部は、ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する。制御部ではＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することにより、放電部における放電の完了を検出することができる。そして当該検出が行われることに応じて、制御部は、ＤＣ−ＤＣコンバータの立ち上げを行う。
【０００９】
これにより、出力容量に電荷が蓄積された状態でＤＣ−ＤＣコンバータの立ち上げを行うことによる不具合（スイッチングトランジスタのラッチアップによる短絡の発生や、出力電圧のオーバーシュートなど）の発生を防止することが可能となる。
【発明の効果】
【００１０】
本開示のＤＣ−ＤＣコンバータ制御回路、ＤＣ−ＤＣコンバータ、およびＤＣ−ＤＣコンバータ制御方法によれば、ＤＣ−ＤＣコンバータの立ち上げ時における各種の不具合の発生を防止することが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明の第１実施形態を、図１および図２を用いて説明する。図１に、第１実施形態に係る電源装置１を示す。電源装置１は、出力電圧Ｖｏ１を出力する第１チャンネル、および出力電圧Ｖｏ２を出力する第２チャンネルを有する、多チャンネルの電源装置である。また電源装置１は、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる装置である。電源装置１は、ＤＣ−ＤＣコンバータ制御回路２、チョークコイルＬ１およびＬ２，平滑コンデンサＣ１およびＣ２、出力端子Ｔｏｕｔ１およびＴｏｕｔ２を備える。出力端子Ｔｏｕｔ１とグランドとの間には平滑コンデンサＣ１が接続され、出力端子Ｔｏｕｔ１とＤＣ−ＤＣコンバータ制御回路２との間にはチョークコイルＬ１が接続される。同様に、出力端子Ｔｏｕｔ２とグランドとの間には平滑コンデンサＣ２が接続され、出力端子Ｔｏｕｔ２とＤＣ−ＤＣコンバータ制御回路２との間にはチョークコイルＬ２が接続される。出力端子Ｔｏｕｔ１からは出力電圧Ｖｏ１が出力され、出力端子Ｔｏｕｔ２からは出力電圧Ｖｏ２が出力される。なお、チョークコイルＬ１、Ｌ２に流れる電流を、それぞれ電流Ｌｘ１、Ｌｘ２と定義する。
【００１２】
ＤＣ−ＤＣコンバータ制御回路２は、第１チャンネルのＤＣ−ＤＣコンバータを構成するＤＣ−ＤＣコンバータ制御部１１、放電部１２、立ち上げ制御部１３を備える。また、第２チャンネルのＤＣ−ＤＣコンバータを構成するＤＣ−ＤＣコンバータ制御部２１、放電部２２、立ち上げ制御部２３を備える。また、第１チャンネルと第２チャンネルとの立ち上げシーケンスを制御する、シーケンス制御部３１を備える。
【００１３】
まず、第１チャンネルのＤＣ−ＤＣコンバータの構成を説明する。ＤＣ−ＤＣコンバータ制御部１１では、メインスイッチング素子であるトランジスタＭ１１のドレイン端子に入力電圧Ｖｉｎが入力され、ソース端子にチョークコイルＬ１の入力端子が接続される。また、同期整流スイッチング素子であるトランジスタＭ１２のソース端子はグランドに接地され、ドレイン端子はチョークコイルＬ１の入力端子に接続される。またトランジスタＭ１１およびＭ１２のゲート端子には、スイッチング制御回路１５から出力される信号ＶＱ１１およびＶＱ２２がそれぞれ入力される。またスイッチング制御回路１５には、出力端子Ｔｏｕｔ１が接続される。
【００１４】
放電部１２は、抵抗素子Ｒ１および放電用トランジスタＴｒ１を備える。抵抗素子Ｒ１の一端は出力端子Ｔｏｕｔ１に接続され、他端は放電用トランジスタＴｒ１のドレイン端子に接続される。また放電用トランジスタＴｒ１のソース端子はグランドに接地される。
【００１５】
立ち上げ制御部１３は、コンパレータＣＯＭＰ１、フリップフロップＦＦ１、インバータＩＮＶ１、アンド回路ＡＮＤ１１およびＡＮＤ１２を備える。コンパレータＣＯＭＰ１はヒステリシスコンパレータであり、反転入力端子は出力端子Ｔｏｕｔ１に接続され、非反転入力端子はグランドに接地され、信号Ｖｃ１が出力される。フリップフロップＦＦ１には信号Ｖｃ１および制御信号Ｃｔｌが入力され、信号Ｖｆ１が出力される。アンド回路ＡＮＤ１２には、信号Ｖｆ１がインバータＩＮＶ１を介して入力されると共に、制御信号Ｃｔｌが入力される。アンド回路ＡＮＤ１２から出力される信号Ｖｇ１は、放電用トランジスタＴｒ１のゲート端子に入力される。アンド回路ＡＮＤ１１には、信号Ｖｆ１、立ち上げ制御部２３から出力される信号Ｖｆ２、および制御信号Ｃｔｌが入力される。アンド回路ＡＮＤ１１から出力される信号Ｖｅｎ１は、スイッチング制御回路１５に入力される。
【００１６】
シーケンス制御部３１は、発振器３２およびカウンタ回路３３を備える。シーケンス制御部３１から出力されるクロック信号ＣＬＫはカウンタ回路３３へ入力され、カウンタ回路３３からは信号Ｖｔ３が出力される。
【００１７】
次に、第２チャンネルのＤＣ−ＤＣコンバータの構成を説明する。立ち上げ制御部２３のアンド回路ＡＮＤ２１には、シーケンス制御部３１から出力される信号Ｖｔ３と信号Ｖｆ２とが入力される。アンド回路ＡＮＤ２１から出力される信号Ｖｅｎ２は、スイッチング制御回路２５に入力される。なお第２チャンネルのＤＣ−ＤＣコンバータのその他の構成は、上述した第１チャンネルのＤＣ−ＤＣコンバータと同様のため、ここでは詳細な説明は省略する。
【００１８】
図２のタイミングチャートを用いて、電源装置１の立ち上げ動作を説明する。例として、電源装置１の緊急停止などにより平滑コンデンサＣ１およびＣ２に出力電荷が残っており、出力電圧Ｖｏ１およびＶｏ２がそれぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉ分高い状態で停止している場合における立ち上げ動作を説明する。
【００１９】
時刻ｔ１において、ＤＣ−ＤＣコンバータ制御回路２に入力される制御信号Ｃｔｌがハイレベルに遷移される。ここで制御信号Ｃｔｌは電源装置１の起動信号であり、制御信号Ｃｔｌがハイレベルの期間は電源装置１が稼働状態に維持される。制御信号Ｃｔｌの例としては、パソコンの電源スイッチをオン状態としたときに発せられる信号が挙げられる。ハイレベルの制御信号Ｃｔｌが入力されることに応じて、コンパレータＣＯＭＰ１およびＣＯＭＰ２は動作を開始する。時刻ｔ１では、出力電圧Ｖｏ１およびＶｏ２は、それぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉとなっているため、コンパレータＣＯＭＰ１およびＣＯＭＰ２から出力される信号Ｖｃ１およびＶｃ２はそれぞれローレベルとされる。またハイレベルの制御信号Ｃｔｌが入力されることに応じて、フリップフロップＦＦ１およびＦＦ２は動作を開始し、ローレベルの信号Ｖｆ１およびＶｆ２が出力される。
【００２０】
アンド回路ＡＮＤ１２には、インバータＩＮＶ１でハイレベルに反転された信号Ｖｆ１およびハイレベルの制御信号Ｃｔｌが入力される。よって、信号Ｖｇ１はハイレベルとされ、放電用トランジスタＴｒ１は導通状態とされるため、平滑コンデンサＣ１から抵抗素子Ｒ１、放電用トランジスタＴｒ１を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ１に蓄積された電荷が放電される（矢印Ａ１）。また同様にして、アンド回路ＡＮＤ２２から出力される信号Ｖｇ２はハイレベルとされ、放電用トランジスタＴｒ２は導通状態とされるため、平滑コンデンサＣ２から抵抗素子Ｒ２、放電用トランジスタＴｒ２を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ２に蓄積された電荷が放電される。
【００２１】
またシーケンス論理回路３１では、ハイレベルの制御信号Ｃｔｌが入力されることに応じて、発振器３２が起動し、クロック信号ＣＬＫを出力する。カウンタ回路３３では、クロック信号ＣＬＫのカウントを行うことで、一定時間ＴＴの計測が開始される。
【００２２】
時刻ｔ２において、出力電圧Ｖｏ１は０（Ｖ）まで低下する。コンパレータＣＯＭＰ１は、出力電圧Ｖｏ１が０（Ｖ）まで低下したことを検出するため、信号Ｖｃ１はハイレベルへ遷移する（矢印Ａ２）。これにより、コンパレータＣＯＭＰ１によって、平滑コンデンサＣ１の放電の完了が報知される。なお、コンパレータＣＯＭＰ１がヒステリシスコンパレータとされることで、出力電圧Ｖｏ１が揺らぐ場合においても正確に平滑コンデンサＣ１の放電の完了を検出する事が可能とされる。またフリップフロップＦＦ１はハイレベルの信号Ｖｃ１をラッチし、ハイレベルの信号Ｖｆ１を出力する。そして、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はローレベルに遷移するため、放電用トランジスタＴｒ１は非導通状態とされ、放電が終了される（矢印Ａ３）。
【００２３】
時刻ｔ３において、出力電圧Ｖｏ２は０（Ｖ）まで低下する。コンパレータＣＯＭＰ２は、出力電圧Ｖｏ２が０（Ｖ）まで低下したことを検出するため、信号Ｖｃ２はハイレベルへ遷移する（矢印Ａ４）。これにより、コンパレータＣＯＭＰ２によって、平滑コンデンサＣ２の放電の完了が報知される。またフリップフロップＦＦ２はハイレベルの信号Ｖｃ２をラッチし、ハイレベルの信号Ｖｆ２を出力する。そして、アンド回路ＡＮＤ２２から出力される信号Ｖｇ２はローレベルに遷移するため、放電用トランジスタＴｒ２は非導通状態とされ、放電が終了される（矢印Ａ５）。
【００２４】
そして、アンド回路ＡＮＤ１１に入力される制御信号Ｃｔｌ、信号Ｖｆ１およびＶｆ２は、全てハイレベルとされるため、信号Ｖｅｎ１はハイレベルに遷移する。スイッチング制御回路１５は、ハイレベルの信号Ｖｅｎ１が入力されることに応じて動作を開始するため、第１チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ１は上昇を開始する。
【００２５】
このように、第１チャンネルのＤＣ−ＤＣコンバータは、出力電圧Ｖｏ１およびＶｏ２の両方が０（Ｖ）に低下するまで、立ち上がり動作を行わないように待機する。
【００２６】
時刻ｔ４において、出力電圧Ｖｏ１が設定電圧Ｖｓｅｔ１まで上昇すると、コンパレータＣＯＭＰ１から出力される信号Ｖｃ１はローレベルへ遷移する。また、フリップフロップＦＦ１はローレベルの信号Ｖｃ１をラッチし、ローレベルの信号Ｖｆ１を出力する。
【００２７】
時刻ｔ５において、時刻ｔ１から一定時間ＴＴが経過したことがカウンタ回路３３で計測されると、カウンタ回路３３からはハイレベルの信号Ｖｔ３が出力される。そして、アンド回路ＡＮＤ２１に入力される信号Ｖｔ３および信号Ｖｆ２は、全てハイレベルとされるため、信号Ｖｅｎ２はハイレベルに遷移する（矢印Ａ６）。スイッチング制御回路２５は、ハイレベルの信号Ｖｅｎ２が入力されることに応じて動作を開始するため、第２チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ２は上昇を開始する。
【００２８】
このように、第２チャンネルのＤＣ−ＤＣコンバータは、出力電圧Ｖｏ２が０（Ｖ）以下の値となり、かつ、時刻ｔ１から一定時間ＴＴが経過したことに応じて、立ち上げを開始する。
【００２９】
時刻ｔ６において、出力電圧Ｖｏ２が設定電圧Ｖｓｅｔ２まで上昇すると、コンパレータＣＯＭＰ２から出力される信号Ｖｃ２はローレベルへ遷移する。また、フリップフロップＦＦ２はローレベルの信号Ｖｃ２をラッチし、ローレベルの信号Ｖｆ２を出力する。
【００３０】
電源装置１における第１の効果を説明する。電源装置１の緊急停止などにより、平滑コンデンサＣ１およびＣ２に出力電荷が残っており、出力電圧Ｖｏ１およびＶｏ２がそれぞれ電圧Ｖｏ１ｉ、Ｖｏ２ｉ分高い状態で停止している場合において、電源装置１を立ち上げる場合には、各種の不具合が発生するおそれがある。
【００３１】
例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時に、まず同期整流スイッチング素子（トランジスタＭ１２）を導通状態とする場合には、ラッチアップが生じるおそれがある。ラッチアップが発生すると、トランジスタＭ１１およびＭ１２が導通状態で維持されることになるため、入力電圧Ｖｉｎからグランドへの電流経路が形成される。すると入力電圧Ｖｉｎを供給するバッテリーの消耗や、トランジスタの焼損などが発生するため問題である。
【００３２】
また例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時に、まずメインスイッチング素子（トランジスタＭ１１）を導通状態とする場合には、出力電圧Ｖｏ１のフィードバックがかかる前に出力電圧Ｖｏ１を設定電圧Ｖｓｅｔ１まで上昇させるようにＤＣ−ＤＣコンバータが動作するため、出力電圧Ｖｏ１にオーバーシュートが発生するおそれがある。すると、出力電圧Ｖｏ１が供給される回路に過電圧が供給されるため問題である。
【００３３】
しかし第１実施形態に係る電源装置１では、放電部１２は、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げに先立ち、平滑コンデンサＣ１に蓄積された電荷を放電する。また立ち上げ制御部１３のコンパレータＣＯＭＰ１では、出力電圧Ｖｏ１が０（Ｖ）以下の値となることを検出することにより、放電部１２における放電の完了を検出することができる。そして当該検出が行われることに応じて、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げが開始される。これにより、平滑コンデンサＣ１やＣ２の電荷が必ず放電された状態で、ＤＣ−ＤＣコンバータの立ち上げを行うことができるため、スイッチングトランジスタのラッチアップによる短絡の発生や、出力電圧のオーバーシュートなどの発生を防止することが可能となる。
【００３４】
また、電源装置１における第２の効果を説明する。ＤＣ−ＤＣコンバータ制御回路２は、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータを制御する回路である。シーケンス制御部３１は、電源装置１の起動開始時点（時刻ｔ１）から、一定時間ＴＴの計測を開始する。そして立ち上げ制御部２３は、第２チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ２が０（Ｖ）以下の値となることを検出し、かつ、シーケンス制御部３１から一定時間ＴＴが経過したことが報知されることに応じて第２チャンネルのＤＣ−ＤＣコンバータの立ち上げを開始する。これにより、２チャンネルの出力系統を有する電源装置１において、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを実現することができる。
【００３５】
また、電源装置１における第３の効果を説明する。第１チャンネルのＤＣ−ＤＣコンバータにおいて平滑コンデンサＣ１の電荷を放電する際に、例えば、チョークコイルＬ１を経由してグランドに放電する放電経路を用いる場合を説明する。この場合、放電時において、平滑コンデンサＣ１からグランドへ向かう向きのエネルギーがチョークコイルＬ１に蓄積される。よって出力電圧Ｖｏ１が負電圧へ引っ張られ、出力電圧Ｖｏ１のアンダーシュートが発生するため、出力電圧Ｖｏ１が供給される回路に影響を与えるおそれがある。
【００３６】
しかし第１実施形態に係る電源装置１では、放電部１２によって、チョークコイルＬ１を経由しない、平滑コンデンサＣ１の放電専用の電流経路を形成することができる。よって、平滑コンデンサＣ１の電荷を放電時に、出力電圧Ｖｏ１のアンダーシュートが発生することを防止することができる。
【００３７】
本発明の第２実施形態を、図３および図４を用いて説明する。図３に、第２実施形態に係る電源装置１ａを示す。電源装置１ａは、第１実施形態に係る電源装置１のシーケンス制御部３１に代えて、シーケンス制御部３１ａを備える。そして電源装置１ａでは、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる。
【００３８】
シーケンス制御部３１ａは、コンパレータ３５およびインバータＩＮＶ３を備える。コンパレータ３５の反転入力端子には出力端子Ｔｏｕｔ１が接続され、出力電圧Ｖｏ１がフィードバックされる。また、コンパレータ３５の非反転入力端子には、しきい電圧Ｖｔｈが入力される。しきい電圧Ｖｔｈは第１チャンネルのＤＣ−ＤＣコンバータの立ち上がり動作が完了したか否かを判定するための電圧値であり、予め定められる所定値である。コンパレータ３５の出力はインバータＩＮＶ３に入力される。インバータＩＮＶ３から出力される信号Ｖｔ３ａは、アンド回路ＡＮＤ２１に入力される。なお、電源装置１ａのその他の構成は、前述した第１実施形態に係る電源装置１（図１）と同様のため、ここでは詳細な説明は省略する。
【００３９】
図４のタイミングチャートを用いて、電源装置１ａの立ち上げ動作を説明する。例として、平滑コンデンサＣ１およびＣ２に出力電荷が残った状態で停止している電源装置１ａを立ち上げる場合を説明する。時刻ｔ１ａないしｔ３ａまでの期間における電源装置１ａの立ち上げ動作は、前述した第１実施形態に係る電源装置１の立ち上げ動作（図２）と同様のため、ここでは詳細な説明は省略する。
【００４０】
時刻ｔ４ａにおいて、出力電圧Ｖｏ１がしきい電圧Ｖｔｈまで上昇すると、コンパレータ３５の出力信号が反転するため、信号Ｖｔ３ａはハイレベルへ遷移する。これにより、コンパレータ３５において、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ完了が検出される。そして、アンド回路ＡＮＤ２１に入力される信号Ｖｔ３ａおよび信号Ｖｆ２は、全てハイレベルとされるため、信号Ｖｅｎ２はハイレベルに遷移する（矢印Ａ６ａ）。スイッチング制御回路２５は、ハイレベルの信号Ｖｅｎ２が入力されることに応じて動作を開始するため、第２チャンネルのＤＣ−ＤＣコンバータが動作を開始する。よって出力電圧Ｖｏ２は上昇を開始する。
【００４１】
時刻ｔ５ａにおいて、出力電圧Ｖｏ１が設定電圧Ｖｓｅｔ１まで上昇すると、コンパレータＣＯＭＰ１から出力される信号Ｖｃ１はローレベルへ遷移する。また、時刻ｔ６ａにおいて、出力電圧Ｖｏ２が設定電圧Ｖｓｅｔ２まで上昇すると、コンパレータＣＯＭＰ２から出力される信号Ｖｃ２はローレベルへ遷移する。
【００４２】
電源装置１ａにおける効果を説明する。ＤＣ−ＤＣコンバータ制御回路２ａは、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータを制御する回路である。シーケンス制御部３１ａのコンパレータ３５は、第１チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ１がしきい電圧Ｖｔｈを超えることを検出することで、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ完了を報知する。そして、立ち上げ制御部２３は、第２チャンネルのＤＣ−ＤＣコンバータの出力電圧Ｖｏ２が０（Ｖ）以下の値となることを検出し、かつ、シーケンス制御部３１ａから第１チャンネルのＤＣ−ＤＣコンバータの立ち上げが完了したことが報知されることに応じて、第２チャンネルのＤＣ−ＤＣコンバータの立ち上げを開始する。これにより、２チャンネルの出力系統を有する電源装置１において、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを実現することができる。
【００４３】
本発明の第３実施形態を、図５および図６を用いて説明する。図５に、第３実施形態に係る電源装置１ｂを示す。電源装置１ｂは、第１実施形態に係る電源装置１の放電部１２および２２に代えて、放電部１２ｂおよび２２ｂを備える。そして電源装置１ｂでは、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスが行われる。
【００４４】
第１チャンネルのＤＣ−ＤＣコンバータに備えられる放電部１２ｂは、トランジスタＭ１１ｂおよびＭ１２ｂ、抵抗素子Ｒ１ｂ、インバータＩＮＶ１ｂを備える。トランジスタＭ１１ｂのソース端子には電源電圧Ｖｃｃが入力され、ドレイン端子は抵抗素子Ｒ１ｂを介してノードＮ１に接続される。トランジスタＭ１２ｂのソース端子は接地され、ドレイン端子はノードＮ１に接続される。またノードＮ１は、スイッチング制御回路１５の出力端子およびトランジスタＭ１２のゲート端子に接続される。トランジスタＭ１１ｂのゲート端子には、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１がインバータＩＮＶ１ｂを介して入力される。また、トランジスタＭ１２ｂのゲート端子には、信号Ｖｇ１が入力される。
【００４５】
なお、第２チャンネルのＤＣ−ＤＣコンバータに備えられる放電部２２ｂの構成は、上述した放電部１２ｂと同様のため、ここでは詳細な説明は省略する。また、電源装置１ｂのその他の構成は、前述した第１実施形態に係る電源装置１（図１）と同様のため、ここでは詳細な説明は省略する。
【００４６】
図６のタイミングチャートを用いて、電源装置１ｂの立ち上げ動作を説明する。例として、平滑コンデンサＣ１およびＣ２に出力電荷が残った状態で停止している電源装置１ｂを立ち上げる場合を説明する。
【００４７】
時刻ｔ１ｂにおいて、ＤＣ−ＤＣコンバータ制御回路２ｂに入力される制御信号Ｃｔｌがハイレベルに遷移される。アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はハイレベルとされ、トランジスタＭ１１ｂおよびＭ１２ｂが導通状態とされる（矢印Ａ１ｂ）。よって、信号ＶＱ１２の電圧値（トランジスタＭ１２のゲート電圧値）は、電源電圧Ｖｃｃと抵抗素子Ｒ１ｂでの電圧降下値とに応じて定まる電圧Ｖｏｎ１１とされる。ここで、電圧Ｖｏｎ１１の値が、トランジスタＭ１２が非飽和領域（ハーフオン状態）で導通状態となる値になるように、抵抗素子Ｒ１ｂの抵抗値を適宜定めればよい。そして、平滑コンデンサＣ１からチョークコイルＬ１、トランジスタＭ１２を介してグランドへ至る放電経路が形成され、平滑コンデンサＣ１に蓄積された電荷が放電される。
【００４８】
時刻ｔ２ｂにおいて、コンパレータＣＯＭＰ１で出力電圧Ｖｏ１が０（Ｖ）まで低下したことが検出されると、信号Ｖｃ１およびＶｆ１はハイレベルへ遷移する（矢印Ａ２ｂ）。そして、アンド回路ＡＮＤ１２から出力される信号Ｖｇ１はローレベルに遷移するため、トランジスタＭ１１ｂおよびＭ１２ｂは非導通状態とされる（矢印Ａ３ｂ）。これにより、時刻ｔ１ｂからｔ２ｂまでの期間において、トランジスタＭ１２を非飽和領域で導通状態とすることで、平滑コンデンサＣ１に蓄積された電荷が放電される（領域Ｒ１）。
【００４９】
時刻ｔ３ｂにおいて、ハイレベルの信号Ｖｅｎ１が入力されることに応じて、第１チャンネルのＤＣ−ＤＣコンバータが動作を開始する。このとき、信号ＶＱ１２の電圧値（トランジスタＭ１２のゲート電圧値）は、Ｖｏｎ１１よりも高い電圧Ｖｏｎ１２とされる。ここで電圧Ｖｏｎ１２の値は、スイッチング制御回路１５によって、トランジスタＭ１２が飽和領域（フルオン状態）でスイッチング動作が行われる値とされる。
【００５０】
また同様にして、第２チャンネルのＤＣ−ＤＣコンバータでは、トランジスタＭ２２は、時刻ｔ１ｂからｔ３ｂまでの期間では、放電部２２ｂによって、非飽和領域で導通状態とされ、平滑コンデンサＣ２に蓄積された電荷が放電される（領域Ｒ２）。また時刻ｔ３ｂ以降の期間では、トランジスタＭ２２は、スイッチング制御回路２５によって、飽和領域でスイッチング動作が行われる。なお、その他の期間における電源装置１ｂの立ち上げ動作は、前述した第１実施形態に係る電源装置１の立ち上げ動作（図２）と同様のため、ここでは詳細な説明は省略する。
【００５１】
電源装置１ｂにおける効果を説明する。同期整流用トランジスタは近年高効率化が進み、オン抵抗が小さくされている。この場合例えば、第１チャンネルのＤＣ−ＤＣコンバータにおいて平滑コンデンサＣ１の電荷を放電する際に、同期整流用トランジスタＭ１２を経由してグランドに放電する放電経路を用いると、放電時に放電経路に大電流が流れるおそれがある。すると、第１に、配線の許容電流密度を超えた大電流によって配線が断線する問題がある。また、第２に、放電時において、平滑コンデンサＣ１からグランドへ向かう向きの大きなエネルギーがチョークコイルＬ１に蓄積されるため、出力電圧Ｖｏ１に大きなアンダーシュートが発生する問題がある。
【００５２】
しかし第３実施形態に係る電源装置１ｂでは、放電部１２ｂによって、同期整流用トランジスタＭ１２を非飽和領域（ハーフオン状態）で導通状態とすることができる。すなわち、放電部１２ｂによって、平滑コンデンサＣ１の電荷を放電する際に、同期整流用トランジスタＭ１２のオン抵抗値を制御することが可能とされる。これにより、放電時に放電経路に流れる電流値を制御することができるため、大電流によって配線が断線する事態を防止することができる。また、出力電圧Ｖｏ１に大きなアンダーシュートが発生する事態を防止することができる。また、同期整流用トランジスタＭ１２を、平滑コンデンサＣ１の放電経路にも流用することが可能となる。
【００５３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。第１ないし第３実施形態では、ＤＣ−ＤＣコンバータの立ち上げに先立ち、平滑コンデンサに蓄積された電荷を放電する場合を説明したが、この形態に限られない。ＤＣ−ＤＣコンバータの立ち下げ時においても、平滑コンデンサに蓄積された電荷を放電してもよいことは言うまでもない。例えば、電源装置１および１ａでは、制御信号Ｃｔｌがローレベルに遷移しＤＣ−ＤＣコンバータの立ち下げが指示されることに応じて、放電用トランジスタＴｒ１およびＴｒ２を導通状態にして放電を開始すればよい。そして、コンパレータＣＯＭＰ１およびＣＯＭＰ２によって、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することに応じて、放電用トランジスタＴｒ１およびＴｒ２を非導通状態にして放電を終了すればよい。同様に、電源装置１ｂでは、制御信号Ｃｔｌがローレベルに遷移することに応じて、同期整流用トランジスタＭ１２およびＭ２２を非飽和領域で導通状態にして放電を開始すればよい。そして、コンパレータＣＯＭＰ１およびＣＯＭＰ２によって、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することに応じて、同期整流用トランジスタＭ１２およびＭ２２を非導通状態にして放電を終了すればよい。これにより、次回に電源装置を立ち上げる際に、立ち上げに先立つ放電にかかる時間を無くすことができるため、立ち上げ時間を短縮化することが可能となる。
【００５４】
また電源装置１および１ａでは、放電部１２の抵抗素子Ｒ１の一端は出力端子Ｔｏｕｔ１に接続されるとしたが、この形態に限られない。例えば、抵抗素子Ｒ１の一端がチョークコイルＬ１に接続される形態としてもよい。この場合、平滑コンデンサＣ１からチョークコイルＬ１、抵抗素子Ｒ１、放電用トランジスタＴｒ１を介してグランドへ至る放電経路が形成される。抵抗素子Ｒ１の一端が出力端子Ｔｏｕｔ１に接続される場合には、出力電圧Ｖｏ１のフィードバックループを放電経路に用いることになるが、当該フィードバックループには各種の抵抗成分（出力電圧Ｖｏ１の設定電圧値の設定用の外付け抵抗など）が存在するために、放電時間などがこれらの抵抗成分の影響を受けて変動する場合がある。しかし、抵抗素子Ｒ１の一端がチョークコイルＬ１に接続される場合には、放電経路にフィードバックループが含まれないため、各種の抵抗成分の影響を排除することが可能となる。
【００５５】
また第１ないし第３実施形態では、出力電圧Ｖｏ１、出力電圧Ｖｏ２の順番で出力電圧が立ち上がるシーケンスを例として説明したが、これに限られない。例えば、出力電圧Ｖｏ１およびＶｏ２が共に０（Ｖ）まで低下したことを検出することに応じて、第１チャンネルのＤＣ−ＤＣコンバータおよび第２チャンネルのＤＣ−ＤＣコンバータを同時に立ち上げるシーケンスとしてもよいことは言うまでもない。
【００５６】
また第１ないし第３実施形態では、第１チャンネルおよび第２チャンネルの２つのＤＣ−ＤＣコンバータをシーケンス制御する場合を説明したが、これに限られず、３つ以上のＤＣ−ＤＣコンバータのシーケンス制御も可能であることは言うまでもない。
【００５７】
また第１ないし第３実施形態では、コンパレータＣＯＭＰ１およびＣＯＭＰ２では、出力電圧Ｖｏ１およびＶｏ２が０（Ｖ）まで低下したことを検出することで、平滑コンデンサの放電完了を検出するとしたが、この形態に限られない。出力電圧Ｖｏ１およびＶｏ２が任意の電圧値まで低下したことを検出する形態としてもよい。
【００５８】
また第１実施形態では、一定時間ＴＴの計測の開始時点は、電源装置１の起動時（時刻ｔ１）であるとしたが、この形態に限られない。例えば、第１チャンネルのＤＣ−ＤＣコンバータの立ち上げ時（時刻ｔ３）を、一定時間ＴＴの計測の開始時点としてもよいことは言うまでもない。また、一定時間ＴＴの値は、ＤＣ−ＤＣコンバータの立ち上がり時間などに応じて適宜決定すればよいことは言うまでもない。
【００５９】
なお、０（Ｖ）は第１所定値の一例、一定時間ＴＴは所定時間の一例、シーケンス制御部３１は第１シーケンス制御部の一例、シーケンス制御部３１ａは第２シーケンス制御部の一例、第１チャンネルのＤＣ−ＤＣコンバータは第１ＤＣ−ＤＣコンバータの一例、第２チャンネルのＤＣ−ＤＣコンバータは第２ＤＣ−ＤＣコンバータの一例である。
【図面の簡単な説明】
【００６０】
【図１】電源装置１の一実施例における回路図
【図２】電源装置１の一実施例におけるタイミングチャート
【図３】電源装置１ａの一実施例における回路図
【図４】電源装置１ａの一実施例におけるタイミングチャート
【図５】電源装置１ｂの一実施例における回路図
【図６】電源装置１ｂの一実施例におけるタイミングチャート
【図７】電源装置１００の回路図
【符号の説明】
【００６１】
１、１ａ、１ｂ 電源装置
１２、２２ 放電部
１２ｂ、２２ｂ 放電部
１３、２３ 立ち上げ制御部
Ｔｒ１、Ｔｒ２ 放電用トランジスタ
Ｃ１、Ｃ２ 平滑コンデンサ
ＣＯＭＰ１、ＣＯＭＰ２ コンパレータ
Ｖｏ１、Ｖｏ２ 出力電圧
ＴＴ 一定時間
３１、３１ａ シーケンス制御部
Ｍ１２、Ｍ２２ トランジスタ
Ｌ１、Ｌ２ チョークコイル
【特許請求の範囲】
【請求項１】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う制御部と
を備えることを特徴とするＤＣ−ＤＣコンバータ制御回路。
【請求項２】
前記ＤＣ−ＤＣコンバータ制御回路は複数のＤＣ−ＤＣコンバータを制御する回路であり、
前記ＤＣ−ＤＣコンバータ制御回路の立ち上げ開始からの所定時間を計測する第１シーケンス制御部を備え、
前記制御部は、前記複数のＤＣ−ＤＣコンバータのうちの何れかのＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることを検出し、かつ、前記第１シーケンス制御部から前記所定時間が経過したことが報知されることに応じて、前記何れかのＤＣ−ＤＣコンバータの立ち上げを開始する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項３】
前記ＤＣ−ＤＣコンバータ制御回路は複数のＤＣ−ＤＣコンバータを制御する回路であり、
前記複数のＤＣ−ＤＣコンバータに含まれる第１ＤＣ−ＤＣコンバータの出力電圧が第２所定値以上の値となることを検出する第２シーケンス制御部を備え、
前記制御部は、前記複数のＤＣ−ＤＣコンバータに含まれる第２ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることを検出し、かつ、前記第２シーケンス制御部から検出が行われたことが報知されることに応じて、前記第２ＤＣ−ＤＣコンバータの立ち上げを開始する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項４】
前記放電部は、前記ＤＣ−ＤＣコンバータの出力端子と接地電位との間を接続する放電用スイッチング素子を備え、
前記放電用スイッチング素子は、前記ＤＣ−ＤＣコンバータの立ち上げに先立って導通状態とされ、前記制御部で前記ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることが検出されることに応じて非導通状態とされる
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項５】
前記放電部は、一端が接地され他端がインダクタに接続される同期整流用スイッチング素子を備え、
前記同期整流用スイッチング素子は、前記ＤＣ−ＤＣコンバータの立ち上げに先立って非飽和領域で導通状態とされ、前記制御部で前記ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることが検出されることに応じて非導通状態とされる
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項６】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う制御部と
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電し、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う制御部と
を備えることを特徴とするＤＣ−ＤＣコンバータ制御回路。
【請求項２】
前記ＤＣ−ＤＣコンバータ制御回路は複数のＤＣ−ＤＣコンバータを制御する回路であり、
前記ＤＣ−ＤＣコンバータ制御回路の立ち上げ開始からの所定時間を計測する第１シーケンス制御部を備え、
前記制御部は、前記複数のＤＣ−ＤＣコンバータのうちの何れかのＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることを検出し、かつ、前記第１シーケンス制御部から前記所定時間が経過したことが報知されることに応じて、前記何れかのＤＣ−ＤＣコンバータの立ち上げを開始する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項３】
前記ＤＣ−ＤＣコンバータ制御回路は複数のＤＣ−ＤＣコンバータを制御する回路であり、
前記複数のＤＣ−ＤＣコンバータに含まれる第１ＤＣ−ＤＣコンバータの出力電圧が第２所定値以上の値となることを検出する第２シーケンス制御部を備え、
前記制御部は、前記複数のＤＣ−ＤＣコンバータに含まれる第２ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることを検出し、かつ、前記第２シーケンス制御部から検出が行われたことが報知されることに応じて、前記第２ＤＣ−ＤＣコンバータの立ち上げを開始する
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項４】
前記放電部は、前記ＤＣ−ＤＣコンバータの出力端子と接地電位との間を接続する放電用スイッチング素子を備え、
前記放電用スイッチング素子は、前記ＤＣ−ＤＣコンバータの立ち上げに先立って導通状態とされ、前記制御部で前記ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることが検出されることに応じて非導通状態とされる
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項５】
前記放電部は、一端が接地され他端がインダクタに接続される同期整流用スイッチング素子を備え、
前記同期整流用スイッチング素子は、前記ＤＣ−ＤＣコンバータの立ち上げに先立って非飽和領域で導通状態とされ、前記制御部で前記ＤＣ−ＤＣコンバータの出力電圧が前記第１所定値以下の値となることが検出されることに応じて非導通状態とされる
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ制御回路。
【請求項６】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電する放電部と、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う制御部と
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
ＤＣ−ＤＣコンバータの立ち上げに先立ち、出力容量に蓄積された電荷を放電し、
前記ＤＣ−ＤＣコンバータの出力電圧が第１所定値以下の値となることを検出することに応じて、前記ＤＣ−ＤＣコンバータの立ち上げを行う
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−４１７６６（Ｐ２０１０−４１７６６Ａ）
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願番号】特願２００８−１９９１１６（Ｐ２００８−１９９１１６）
【出願日】平成２０年８月１日（２００８．８．１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年２月１８日（２０１０．２．１８）
【国際特許分類】
【出願日】平成２０年８月１日（２００８．８．１）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]