ＤＣ−ＤＣコンバータ
【課題】昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も１つで済み、小型化、軽量化を有効に図ることができるＤＣ−ＤＣコンバータを提供する。
【解決手段】１つの制御回路１４と、２以上の昇圧チョッパ回路（１５Ａ、１５Ｂ）とを有し、各昇圧チョッパ回路（１５Ａ、１５Ｂ）は、入力端子と、出力側に接続されたコンデンサ（１８Ａ、１８Ｂ）と、入力端子間に直列に接続されたインダクタ（２０Ａ、２０Ｂ）及び半導体スイッチ（２２Ａ、２２Ｂ）とを有し、制御回路１４からの半導体スイッチ（２２Ａ、２２Ｂ）に対する共通のスイッチング制御によって、それぞれ対応するコンデンサ（１８Ａ、１８Ｂ）にエネルギを供給する。
【解決手段】１つの制御回路１４と、２以上の昇圧チョッパ回路（１５Ａ、１５Ｂ）とを有し、各昇圧チョッパ回路（１５Ａ、１５Ｂ）は、入力端子と、出力側に接続されたコンデンサ（１８Ａ、１８Ｂ）と、入力端子間に直列に接続されたインダクタ（２０Ａ、２０Ｂ）及び半導体スイッチ（２２Ａ、２２Ｂ）とを有し、制御回路１４からの半導体スイッチ（２２Ａ、２２Ｂ）に対する共通のスイッチング制御によって、それぞれ対応するコンデンサ（１８Ａ、１８Ｂ）にエネルギを供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型及び軽量化を図る上で好適なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
一般に、昇圧ＤＣ−ＤＣコンバータは、昇圧チョッパ回路を有する。この昇圧チョッパ回路は、直流電源の両端子間に直列に接続されたインダクタ及び半導体スイッチと、該半導体スイッチのコレクタ−エミッタ間に直列に接続されたダイオード及びコンデンサとを有する。
【０００３】
そして、半導体スイッチをＯＮにすることで、インダクタに誘導性エネルギが蓄積される。その後、半導体スイッチをＯＦＦにすることで、インダクタは電流を維持しようとして、蓄積されていたエネルギを放出する。放出されたエネルギはダイオードを介してコンデンサに供給される。これにより、コンデンサの両端電圧は、直流電源の電圧に半導体スイッチのＯＮ時間に応じた係数が乗算された電圧となる。すなわち、コンデンサの両端電圧は昇圧されることになる。
【０００４】
このような昇圧チョッパ回路を用いたアプリケーションとして、例えば特許文献１に示すパルス発生装置が知られている。このパルス発生装置は、高電圧パルス発生回路の前段に、１以上の昇圧チョッパ回路を接続することで、昇圧チョッパ回路の入力電圧を例えば１０Ｖ〜数１０Ｖという低電圧にしても、高電圧パルス発生回路における前記コンデンサの両端電圧を例えば１００Ｖ〜数１００Ｖ程度にすることができ、高電圧パルス発生回路からは例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる、というものである。
【０００５】
すなわち、数Ｖの入力直流電圧を、ＤＣ−ＤＣコンバータによって１５０Ｖ程度の高い直流電圧を得る場合、２以上の昇圧チョッパ回路を縦続接続することが考えられる。この場合、各昇圧チョッパ回路に対してそれぞれ専用の制御回路を接続する。各制御回路は、対応する昇圧チョッパ回路の出力電圧がそれぞれ対応する規定の電圧になるように、半導体スイッチをＯＮ／ＯＦＦ制御する。このような構成の場合、各昇圧チョッパ回路のインダクタや制御回路をそれぞれ個別に用意する必要がある。そのため、ＤＣ−ＤＣコンバータのサイズが大型化し、重量も大きくなるという問題がある。
【０００６】
そこで、ＤＣ−ＤＣコンバータの小型化及び軽量化を図るために、特許文献２に示すＤＣ−ＤＣコンバータが提案されている。この特許文献２に記載のＤＣ−ＤＣコンバータは、低電圧端子対の正極側に接続され、互いに逆の極性で接続されている第１巻線と第２巻線と、高電圧端子対の正極側に接続された第３巻線とを有するトランスと、第１巻線の他端と低電圧端子対の負極側に接続された第１スイッチ素子と、第２巻線の他端と低電圧端子対の負極側に接続された第２スイッチ素子と、第１巻線の他端と第３巻線の一端の間に接続された第１整流素子と、第２巻線の他端と第３巻線の他端の間に接続された第２整流素子と、第３巻線の一端と高電圧端子対の正極側に接続された第３整流素子と、第３巻線の他端と高圧側端子対の正極側に接続された第４整流素子とを有するようにしている。この構成によれば、トランスを簡素化し、より小型軽量で、安価な昇圧型ＤＣ／ＤＣコンバータを提供することができる、というものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１８４８８８号公報
【特許文献２】特開２００９−９５１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上述した特許文献２に記載のＤＣ−ＤＣコンバータは、２つの昇圧チョッパ回路を並列につなぎ、さらに、各整流素子（第１整流素子及び第２整流素子）の出力を昇圧させる回路（第３巻線、第３整流素子及び第４整流素子）を接続した構成となっている。この場合、第１スイッチ素子及び第２スイッチ素子をそれぞれ個別に制御することから、それぞれ専用の制御回路が用意されることになる。そして、入力電圧に対して大きな出力電圧を得るには、第３巻線の巻数を増やすことで実現される。しかし、第３巻線の巻数を増やして出力電圧を大きくするには限界があり、昇圧チョッパ回路を多段に接続することが考えられる。
【０００９】
特許文献２記載のＤＣ−ＤＣコンバータは、１つのコア（鉄心）に２つの昇圧チョッパ回路に対応した２つの巻線に加えて、巻数の多い第３巻線を巻回する必要があることから、例えば３つの昇圧チョッパ回路を並列に接続する構成を採用する場合は、１つのコア（鉄心）に３つの昇圧チョッパ回路に対応した３つの巻線に加えて、巻数の多い第３巻線を２つ巻回する必要が出てくる。しかも、専用の制御回路も３つ必要になる。従って、出力電圧を増加させるために、昇圧チョッパ回路の個数を増やす毎に、昇圧チョッパ回路に属する巻線が増えると共に、第３巻線も増えることになり、それに応じてコアのサイズが大きくなり、結果的にサイズの大型化、重量の増大につながるおそれがある。また、制御回路の個数も増えることから、インダクタ、コンデンサ等と絶縁させて多数の制御回路を実装するための領域も大きくなり、配線基板の大型化にもつながるおそれがある。
【００１０】
本発明はこのような課題を考慮してなされたものであり、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も１つで済み、小型化、軽量化を有効に図ることができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
［１］ 本発明に係るＤＣ−ＤＣコンバータは、１つの制御回路と、２以上の昇圧チョッパ回路と、１つのコアとを有し、各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記１つのコアに巻回され、前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とする。
【００１２】
［２］ 本発明において、初段の昇圧チョッパ回路への入力電圧をＶｉｎ、前記制御回路から出力され、各前記半導体スイッチをＯＮ／ＯＦＦ制御するための制御パルス信号のパルス周期をＴ、各前記半導体スイッチをＯＮ制御する時間（パルス幅）をｔａ、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎ１と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎｎとの比をＮｎ／Ｎ１としたとき、最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛（Ｎｎ／Ｎ１）・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝
であることを特徴とする。
【００１３】
［３］ 本発明において、初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とする。
【００１４】
［４］ 本発明において、前記１つの制御回路は、前記２以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とする。
【００１５】
［５］ 本発明において、隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、前記制御回路は、前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とする。
【００１６】
［６］ 前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をＮ、前記前段の昇圧チョッパ回路への入力電圧をＶｘとしたとき、前記所定電圧は、Ｎ・Ｖｘであることを特徴とする。
【発明の効果】
【００１７】
以上説明したように、本発明に係るＤＣ−ＤＣコンバータによれば、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も１つで済み、小型化、軽量化を有効に図ることができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施の形態に係るＤＣ−ＤＣコンバータ（第１コンバータ）を高電圧パルス発生回路と共に示す回路図である。
【図２】制御回路から出力される制御パルス信号の波形の一例を示す図である。
【図３】第１コンバータの動作を示すタイミングチャートである。
【図４】図４Ａ〜図４Ｃは第１コンバータの実装形態を示す模式図である。
【図５】第２の実施の形態に係るＤＣ−ＤＣコンバータ（第２コンバータ）を高電圧パルス発生回路と共に示す回路図である。
【図６】第２コンバータの動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明に係るＤＣ−ＤＣコンバータ及びパルス発生装置の実施の形態例を図１〜図６を参照しながら説明する。
【００２０】
第１の実施の形態に係るＤＣ−ＤＣコンバータ（以下、第１コンバータ１０Ａと記す）は、図１に示すように、入力直流電圧Ｖｉｎを昇圧して後段に接続される例えば高電圧パルス発生回路１２に必要な高い直流電圧Ｖｏｕｔに変換するものであって、１つの制御回路１４と、２つの昇圧チョッパ回路（第１昇圧チョッパ回路１５Ａ及び第２昇圧チョッパ回路１５Ｂ）とを有する。
【００２１】
第１昇圧チョッパ回路１５Ａは、入力直流電圧Ｖｉｎが供給される第１入力端子１６ａ及び１６ｂと、出力側に接続された第１コンデンサ１８Ａと、第１入力端子１６ａ及び１６ｂ間に直列に接続された第１インダクタ２０Ａ及び第１半導体スイッチ２２Ａとを有する。この場合、第１インダクタ２０Ａと第１半導体スイッチ２２Ａとの接点２４と第１コンデンサ１８Ａの正側端子との間に、電流の逆流を阻止するための第１ダイオード２６Ａを順方向に接続することが望ましい。
【００２２】
第２昇圧チョッパ回路１５Ｂは、第１コンデンサ１８Ａの両端電圧Ｖ１が供給される第２入力端子２８ａ及び２８ｂと、出力側に接続された第２コンデンサ１８Ｂと、第２入力端子２８ａ及び２８ｂ間に直列に接続された第２インダクタ２０Ｂ及び第２半導体スイッチ２２Ｂとを有する。この場合も、第２インダクタ２０Ｂと第２半導体スイッチ２２Ｂとの接点３０と第２コンデンサ１８Ｂの正側端子との間に、電流の逆流を阻止するための第２ダイオード２６Ｂを順方向に接続することが望ましい。特に、この第１コンバータ１０Ａでは、接点３０と第２半導体スイッチ２２Ｂ間に短絡電流を阻止するための第３ダイオード２６Ｃが接続されている。この場合、第３ダイオード２６Ｃのアノードが接点３０に接続され、カソードが第２半導体スイッチ２２Ｂに接続される。
【００２３】
第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂは、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂとして、アバランシェ形ダイオード３２が逆並列で内蔵されたパワーＭＯＳＦＥＴ３４を使用している。
【００２４】
制御回路１４の出力は、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂの各ゲート端子に共通に接続されている。従って、制御回路１４によって第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂが共通にスイッチング制御されることになる。
【００２５】
制御回路１４は、最終段の昇圧チョッパ回路（ここでは、第２昇圧チョッパ回路１５Ｂ）における第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔに基づいて、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂを共通にスイッチング制御する。
【００２６】
制御回路１４によるスイッチング制御は、以下の通りである。すなわち、昇圧チョッパ回路の個数をｎ、初段の昇圧チョッパ回路への入力直流電圧をＶｉｎ、図２に示すように、制御回路１４から出力され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂを共通にＯＮ／ＯＦＦ制御するための制御パルス信号Ｓｃのパルス周期をＴ、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢをＯＮ制御するＯＮ信号Ｓｏｎの出力時間（パルス幅）をｔａとし、初段（１段目）の昇圧チョッパ回路におけるインダクタの巻線の巻数をＫ１、最終段（ｎ段目）の昇圧チョッパ回路におけるインダクタの巻線の巻数をＫｎとしたとき、
最終段の昇圧チョッパ回路における出力電圧（この例では、第２コンデンサ１８Ｂの両端電圧）Ｖｏｕｔは、
Ｖｏｕｔ＝｛Ｖｉｎ・（Ｋｎ／Ｋ１）｝／｛１−（ｔａ／Ｔ）｝
である。ここで、１段目、２段目、３段目・・・ｎ段目の昇圧チョッパ回路における各インダクタの巻線の巻数をＫ１、Ｋ２、Ｋ３・・・Ｋｎとしたとき、Ｋ１＜Ｋ２＜Ｋ３＜・・・＜Ｋｎを満足することが必要である。
【００２７】
第１コンバータ１０Ａでは、２つの昇圧チョッパ回路（第１昇圧チョッパ回路１５Ａ及び第２昇圧チョッパ回路１５Ｂ）を使用することから、第１巻線３８ａの巻数Ｋ１と第２巻線３８ｂの巻数Ｋ２との巻数比（Ｋ２／Ｋ１）＝Ｎとしたとき、
Ｖｏｕｔ＝｛Ｖｉｎ・Ｎ｝／｛１−（ｔａ／Ｔ）｝
となる。
【００２８】
さらに、この第１コンバータ１０Ａは、１つのコア３６（鉄心）を有し、第１インダクタ２０Ａを構成する第１巻線３８ａ及び第２インダクタ２０Ｂを構成する第２巻線３８ｂが、１つのコア３６に極性を同じにして巻回されている。
【００２９】
ここで、第１コンバータ１０Ａの動作について図３を参照しながら説明する。
【００３０】
まず、時点ｔ０において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに制御パルス信号ＳｃのＯＮ信号Ｓｏｎが供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第１昇圧チョッパ回路１５Ａでは、第１半導体スイッチ２２Ａがオンになると、第１インダクタ２０Ａに入力直流電圧Ｖｉｎ（例えば６〜１８Ｖ）とほぼ同じ電圧が印加され、第１インダクタ２０ＡのインダクタンスをＬａとしたとき、第１インダクタ２０Ａに流れる電流Ｉｉ１は勾配（Ｖｉｎ／Ｌａ）で時間の経過に伴って直線状に増加する。
【００３１】
そして、この第１半導体スイッチ２２Ａがオンとなっている期間ｔａにおいては、第１ダイオード２６Ａの整流作用によって、第１コンデンサ１８Ａの両端電圧Ｖ１は０Ｖを維持している。また、第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔも０Ｖを維持している。また、第１半導体スイッチ２２Ａがオンとなっている期間ｔａにおいては、第１インダクタ２０Ａとコア３６が共通とされた第２インダクタ２０Ｂの電磁的作用によって第２半導体スイッチ２２Ｂから第２インダクタ２０Ｂを介して第１コンデンサ１８Ａを充電する方向に電流（短絡電流ｉｄ）が流れようとする。この場合、第１コンデンサ１８Ａの両端電圧Ｖ１が、巻数比Ｎ×入力電圧Ｖｉｎになるように短絡電流ｉｄが急速に流れようとするが、接点３０と第２半導体スイッチ２２Ｂ間に接続された第３ダイオード２６Ｃの存在によって、上記短絡電流ｉｄの流れが阻止される。
【００３２】
換言すれば、第２昇圧チョッパ回路１５Ｂは、第１コンデンサ１８Ａの両端電圧がＮ・Ｖｉｎになるまで、昇圧動作を行うことができない。従って、開始時点ｔ０から第１コンデンサ１８Ａの両端電圧がＮ・Ｖｉｎになるまで、もっぱら第１昇圧チョッパ回路１５Ａでの昇圧動作が繰り返されることになる。なお、通常、短絡電流ｉｄは誤動作等を引き起こすことから、できるだけ流れないことが好ましい。
【００３３】
時点ｔ０から予め設定された期間（デフォルト期間）が経過した時点ｔ１において、制御回路１４からのＯＮ信号Ｓｏｎの供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。
【００３４】
前記時点ｔ１において、第１半導体スイッチ２２Ａがターンオフすると、第１インダクタ２０Ａに発生する誘導起電力によって、第１昇圧チョッパ回路１５Ａの出力電圧（第１コンデンサ１８Ａの両端電圧Ｖ１）が急峻に上昇する。
【００３５】
このとき、第１コンデンサ１８Ａは、その両端電圧Ｖ１がＶｉｎ／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａがオン動作している期間ｔａに、第１インダクタ２０Ａに蓄積されていた誘導性エネルギが、第１半導体スイッチ２２Ａをターンオフすることによって、第１コンデンサ１８Ａに移動し、容量性エネルギとして蓄積されることになる。
【００３６】
そして、第１昇圧チョッパ回路１５Ａでの第１半導体スイッチ２２Ａのオン動作、オフ動作が繰り返されることで、第１コンデンサ１８Ａの両端電圧Ｖ１が上昇し、該両端電圧がＮ・Ｖｉｎになった後の制御回路１４からのＯＮ信号Ｓｏｎの出力によって、第２昇圧チョッパ回路１５Ｂでの昇圧動作が開始されることになる。
【００３７】
すなわち、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった後の時点ｔ２において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢにＯＮ信号Ｓｏｎが供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第２昇圧チョッパ回路１５Ｂでは、第２半導体スイッチ２２Ｂがオンになると、第２インダクタ２０Ｂに第１コンデンサ１８Ａの両端電圧Ｖ１が印加され、第２インダクタ２０ＢのインダクタンスをＬａとしたとき、第２インダクタ２０Ｂに流れる電流Ｉｉ２は勾配（Ｖ１／Ｌａ）で時間の経過に伴って直線状に増加する。
【００３８】
そして、この第２半導体スイッチ２２Ｂがオンとなっている期間ｔａにおいては、第２ダイオード２６Ｂの整流作用によって、第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔは０Ｖを維持している。
【００３９】
時点ｔ２から予め設定された期間（デフォルト期間）が経過した時点ｔ３において、制御回路１４からのＯＮ信号Ｓｏｎの供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。デフォルト期間は、予め実験等によって、時点ｔ０で開始し、時点ｔ１で電流がＩｐ１（＝Ｖｉｎ・ｔａ／Ｌａ）となり、所望の電磁エネルギ（＝Ｌａ・（Ｉｐ１）2／２）が得られる期間、あるいは時点ｔ２で開始し、時点ｔ３で電流がＩｐ２（＝Ｖ１・ｔａ／Ｌａ）となり、所望の電磁エネルギ（＝Ｌａ・（Ｉｐ２）2／２）が得られる期間に設定することができる。
【００４０】
前記時点ｔ３において、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがターンオフすると、第２インダクタ２０Ｂに発生する誘導起電力によって、第２昇圧チョッパ回路１５Ｂの出力電圧（第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が急峻に上昇する。
【００４１】
このとき、第２コンデンサ１８Ｂは、その両端電圧Ｖｏｕｔが｛Ｎ／Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオン動作している期間ｔａに、第２インダクタ２０Ｂに蓄積されていた誘導性エネルギが、第２半導体スイッチ２２Ｂをターンオフすることによって、第２コンデンサ１８Ｂに移動し、容量性エネルギとして蓄積されることになる。
【００４２】
制御回路１４は、電圧Ｖｏｕｔが、この第１コンバータ１０Ａに接続される負荷（例えば高電圧パルス発生回路１２等）に対する入力直流電圧として必要な直流電圧（規定電圧を記す）になるように、制御パルス信号Ｓｃのパルス幅ｔａ及び／又はパルス周期Ｔを調整して第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに出力する。
【００４３】
つまり、制御回路１４は、制御パルス信号Ｓｃのうち、最初のｍパルス分（１パルス〜数１００パルス）については、予め設定されたデフォルト期間に基づいて出力し、ｍパルス以降から電圧Ｖｏｕｔが規定電圧になるように、制御パルス信号Ｓｃのパルス幅ｔａ及び／又はパルス周期Ｔを調整してフィードバック制御する。これにより、電圧Ｖｏｕｔは規定電圧を維持することとなる。
【００４４】
このように、第１コンバータ１０Ａにおいては、制御回路１４において、最終段の昇圧チョッパ回路（図１の例では第２昇圧チョッパ回路１５Ｂ）の出力電圧（図１の例では第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が規定電圧になるように制御パルス信号Ｓｃをフィードバック制御すればよく、また、短絡電流ｉｄを阻止するための第３ダイオード２６Ｃを接続するようにしたので、前段の昇圧チョッパ回路の出力電圧（図１の例では第１コンデンサ１８Ａの両端電圧Ｖ１）をいちいち参照する必要がなくなる。その結果、制御のためのアルゴリズムを簡単にすることができ、制御の高速化を実現させることができる。この効果は、縦続接続する昇圧チョッパ回路の個数が増加させるほど顕著になる。その結果、２つ以上の昇圧チョッパ回路を縦続接続した場合においても、第１コンバータ１０Ａの起動時や、起動後に入力直流電圧Ｖｉｎが急変した場合において、最終段の昇圧チョッパ回路の出力電圧Ｖｏｕｔを、早期に規定電圧にもっていくことができる。
【００４５】
また、図１に示すように、２つの昇圧チョッパ回路（１５Ａ及び１５Ｂ）を縦続接続した第１コンバータ１０Ａにおいては、Ｖｏｕｔ＝｛Ｎ・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝となるため、Ｖｉｎが例えば６Ｖであって、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは６．６７Ｎ〜６０Ｎ（Ｖ）となり、同様に、Ｖｉｎが１８Ｖであって、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは２０Ｎ〜１８０Ｎ（Ｖ）となり、１．１１Ｎ倍〜１０Ｎ倍という広い範囲での昇圧が可能となる。
【００４６】
しかも、第１コンバータ１０Ａの後段に特許文献１に示すような高電圧パルス発生回路１２を接続した場合に、入力直流電圧Ｖｉｎが変動したとしても、制御回路１４による第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに対する共通のスイッチング制御によって、該高電圧パルス発生回路１２に対して一定の直流電圧（例えば１５０Ｖ等）を安定に供給することが可能となり、高電圧パルス発生回路１２から例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる。従って、入力直流電圧Ｖｉｎとして、例えば自動車のバッテリ電圧（例えば１２Ｖ）を利用した場合に、該バッテリ電圧が例えば６〜１８Ｖに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。
【００４７】
また、各昇圧チョッパ回路のインダクタを構成する巻線（図１の例では第１巻線３８ａ及び第２巻線３８ｂ）を１つのコア３６に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。特許文献２に記載のＤＣ−ＤＣコンバータでは、昇圧チョッパ回路のインダクタを構成する巻線に加えて昇圧用の第３巻線が必要であることから、昇圧チョッパ回路を多段に接続した場合、インダクタの数が昇圧チョッパ回路の数を超えて増加し、サイズの大型化、重量の増大化につながるおそれがあるが、本実施の形態では、第３巻線が不要になるため、昇圧チョッパ回路の数を増やしても、インダクタの数が昇圧チョッパ回路の数を超えて増加することがないため、サイズの大型化、重量の増大化を極力抑えることができる。
【００４８】
また、複数のインダクタを一まとめにすることが可能となることから、図４Ａ〜図４Ｃに示すような実装形態、すなわち、配線基板４０のうち、複数の巻線が巻回された１つのコアが配線基板に実装された部位（第１部位４２Ａ）の周囲に、複数のコンデンサ、複数の半導体スイッチ及び複数のダイオードが実装された部位（第２部位４２Ｂ）を位置させたコンパクトな実装形態を実現させることができる。図４Ａは、第１部位４２Ａを配線基板４０の第１辺４０ａに近接させた位置とし、第２部位４２Ｂを第１部位４２Ａと配線基板４０の第２辺４０ｂ（第１辺４０ａと対向する辺）との間に位置させた実装形態を示し、例えば２つの昇圧チョッパ回路を使用する場合に好適である。図４Ｂは、配線基板４０のほぼ中央に第１部位４２Ａを位置させ、第１部位４２Ａの両側に第２部位４２Ｂを位置させた実装形態を示し、例えば３つあるいは４つの昇圧チョッパ回路を使用する場合に好適である。図４Ｃは配線基板４０のほぼ中央に第１部位４２Ａを位置させ、第１部位４２Ａの四方に第２部位４２Ｂを位置させた実装形態を示し、例えば５つ以上の昇圧チョッパ回路を使用する場合に好適である。
【００４９】
次に、第２の実施の形態に係るＤＣ−ＤＣコンバータ（以下、第２コンバータ１０Ｂと記す）について図５及び図６を参照しながら説明する。
【００５０】
この第２コンバータ１０Ｂは、上述した第１コンバータ１０Ａとほぼ同様の構成を有するが、以下の点で異なる。
【００５１】
すなわち、接点３０と第２半導体スイッチ２２Ｂ間に第３ダイオード２６Ｃが存在しない。また、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂとして、それぞれｎｐｎトランジスタを使用している。初期段階では、第１半導体スイッチ２２Ａに対するオンオフ制御が行われ、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった段階から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに対するオンオフ制御が行われるようになっている。つまり、制御回路１４からは、第１半導体スイッチ２２ＡをＯＮ／ＯＦＦ制御するための第１制御パルス信号Ｓｃ１と、第２半導体スイッチ２２ＢをＯＮ／ＯＦＦ制御するための第２制御パルス信号Ｓｃ２が出力されるようになっている。
【００５２】
具体的に、図６のタイミングチャートを参照しながら第２コンバータ１０Ｂの動作を説明する。
【００５３】
まず、時点ｔ０において、制御回路１４から第１半導体スイッチ２２Ａに第１制御パルス信号Ｓｃ１のＯＮ信号Ｓｏｎ１が供給され、第１半導体スイッチ２２Ａがオフからオンになる。これにより、第１インダクタ２０Ａに流れる電流Ｉｉ１は勾配（Ｖｉｎ／Ｌａ）で時間の経過に伴って直線状に増加する。このとき、第２半導体スイッチ２２Ｂがオフ状態となっているため、上述した短絡電流ｉｄは流れない。
【００５４】
時点ｔ０から予め設定された期間（デフォルト期間）が経過した時点ｔ１において、制御回路１４からのＯＮ信号Ｓｏｎ１の供給を停止し、第１半導体スイッチ２２Ａをターンオフさせる。
【００５５】
前記時点ｔ１において、第１半導体スイッチ２２Ａがターンオフすると、第１インダクタ２０Ａに発生する誘導起電力によって、第１昇圧チョッパ回路１５Ａの出力電圧（第１コンデンサ１８Ａの両端電圧Ｖ１）が急峻に上昇する。
【００５６】
そして、第１昇圧チョッパ回路１５Ａでの第１半導体スイッチ２２Ａのオン動作、オフ動作が繰り返されることで、第１コンデンサ１８Ａの両端電圧Ｖ１が上昇し、該両端電圧がＮ・Ｖｉｎになった後の制御回路１４からの第２半導体スイッチ２２Ａに対するＯＮ信号Ｓｏｎ２の出力によって、第２昇圧チョッパ回路１５Ｂでの昇圧動作が開始されることになる。
【００５７】
すなわち、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった後の時点ｔ２において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢにＯＮ信号Ｓｏｎ１及びＳｏｎ２が供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第２昇圧チョッパ回路１５Ｂでは、第２半導体スイッチ２２Ｂがオンになると、第２インダクタ２０Ｂに第１コンデンサ１８Ａの両端電圧Ｖ１が印加され、第２インダクタ２０ＢのインダクタンスをＬａとしたとき、第２インダクタ２０Ｂに流れる電流Ｉｉ２は勾配（Ｖ１／Ｌａ）で時間の経過に伴って直線状に増加する。
【００５８】
時点ｔ２から予め設定された期間（デフォルト期間）が経過した時点ｔ３において、制御回路１４からのＯＮ信号Ｓｏｎ１及びＳｏｎ２の供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。この時点ｔ３において、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがターンオフすると、第２インダクタ２０Ｂに発生する誘導起電力によって、第２昇圧チョッパ回路１５Ｂの出力電圧（第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が急峻に上昇する。
【００５９】
このとき、第２コンデンサ１８Ｂは、その両端電圧Ｖｏｕｔが｛Ｎ／Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオン動作している期間ｔａに、第２インダクタ２０Ｂに蓄積されていた誘導性エネルギが、第２半導体スイッチ２２Ｂをターンオフすることによって、第２コンデンサ１８Ｂに移動し、容量性エネルギとして蓄積されることになる。
【００６０】
制御回路１４は、電圧Ｖｏｕｔが、この第２コンバータ１０Ｂに接続される負荷（例えば高電圧パルス発生回路１２等）に対する入力直流電圧として必要な直流電圧（規定電圧を記す）になるように、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のパルス幅ｔａ及び／又はパルス周期Ｔを調整して第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに出力する。
【００６１】
つまり、制御回路１４は、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のうち、最初のｍパルス分（１パルス〜数１００パルス）については、予め設定されたデフォルト期間に基づいて出力し、ｍパルス以降から電圧Ｖｏｕｔが規定電圧になるように、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のパルス幅ｔａ及び／又はパルス周期Ｔを調整してフィードバック制御する。これにより、電圧Ｖｏｕｔは規定電圧を維持することとなる。
【００６２】
このように、第２コンバータ１０Ｂにおいても、第１コンバータ１０Ａと同様の効果を奏することとなる。すなわち、第２コンバータ１０Ｂの起動時や、起動後に入力直流電圧Ｖｉｎが急変した場合においても、最終段の昇圧チョッパ回路の出力電圧Ｖｏｕｔを、早期に規定電圧にもっていくことができる。また、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは１．１１Ｎ倍〜１０Ｎ倍という広い範囲での昇圧が可能となる。
【００６３】
入力直流電圧Ｖｉｎとして、例えば自動車のバッテリ電圧（例えば１２Ｖ）を利用した場合に、該バッテリ電圧が例えば６〜１８Ｖに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。
【００６４】
各昇圧チョッパ回路のインダクタを構成する巻線（図１の例では第１巻線３８ａ及び第２巻線３８ｂ）を１つのコア３６に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。
【００６５】
ところで、第２コンバータ１０Ｂは、第３ダイオード２６Ｃを用いないことから、第２昇圧チョッパ回路１５Ｂの構成を簡単化することができるが、前段の昇圧チョッパ回路の出力電圧（図１の例では第１コンデンサ１８Ａの両端電圧Ｖ１）を参照する必要があるため、制御のためのアルゴリズムが第１コンバータ１０Ａの制御回路１４よりも複雑化する。従って、制御回路１４のアルゴリズムを簡単にしたい場合は、第１コンバータ１０Ａを選択し、第２昇圧チョッパ回路１５Ｂの構成を簡単にしたい場合は、第２コンバータ１０Ｂを選択する等、ＤＣ−ＤＣコンバータを用いる場合において、その選択の幅を広げることができる。
【００６６】
なお、本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【符号の説明】
【００６７】
１０Ａ…第１コンバータ １０Ｂ…第２コンバータ
１２…高電圧パルス発生回路 １５Ａ…第１昇圧チョッパ回路
１５Ｂ…第２昇圧チョッパ回路 １６ａ、１６ｂ…第１入力端子
１８Ａ…第１コンデンサ １８Ｂ…第２コンデンサ
２０Ａ…第１インダクタ ２０Ｂ…第２インダクタ
２２Ａ…第１半導体スイッチ ２２Ｂ…第２半導体スイッチ
２６Ａ〜２６Ｃ…第１ダイオード〜第３ダイオード
３６…コア ３８ａ…第１巻線
３８ｂ…第２巻線 ４０…配線基板
４２Ａ…第１部位 ４２Ｂ…第２部位
【技術分野】
【０００１】
本発明は、小型及び軽量化を図る上で好適なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
一般に、昇圧ＤＣ−ＤＣコンバータは、昇圧チョッパ回路を有する。この昇圧チョッパ回路は、直流電源の両端子間に直列に接続されたインダクタ及び半導体スイッチと、該半導体スイッチのコレクタ−エミッタ間に直列に接続されたダイオード及びコンデンサとを有する。
【０００３】
そして、半導体スイッチをＯＮにすることで、インダクタに誘導性エネルギが蓄積される。その後、半導体スイッチをＯＦＦにすることで、インダクタは電流を維持しようとして、蓄積されていたエネルギを放出する。放出されたエネルギはダイオードを介してコンデンサに供給される。これにより、コンデンサの両端電圧は、直流電源の電圧に半導体スイッチのＯＮ時間に応じた係数が乗算された電圧となる。すなわち、コンデンサの両端電圧は昇圧されることになる。
【０００４】
このような昇圧チョッパ回路を用いたアプリケーションとして、例えば特許文献１に示すパルス発生装置が知られている。このパルス発生装置は、高電圧パルス発生回路の前段に、１以上の昇圧チョッパ回路を接続することで、昇圧チョッパ回路の入力電圧を例えば１０Ｖ〜数１０Ｖという低電圧にしても、高電圧パルス発生回路における前記コンデンサの両端電圧を例えば１００Ｖ〜数１００Ｖ程度にすることができ、高電圧パルス発生回路からは例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる、というものである。
【０００５】
すなわち、数Ｖの入力直流電圧を、ＤＣ−ＤＣコンバータによって１５０Ｖ程度の高い直流電圧を得る場合、２以上の昇圧チョッパ回路を縦続接続することが考えられる。この場合、各昇圧チョッパ回路に対してそれぞれ専用の制御回路を接続する。各制御回路は、対応する昇圧チョッパ回路の出力電圧がそれぞれ対応する規定の電圧になるように、半導体スイッチをＯＮ／ＯＦＦ制御する。このような構成の場合、各昇圧チョッパ回路のインダクタや制御回路をそれぞれ個別に用意する必要がある。そのため、ＤＣ−ＤＣコンバータのサイズが大型化し、重量も大きくなるという問題がある。
【０００６】
そこで、ＤＣ−ＤＣコンバータの小型化及び軽量化を図るために、特許文献２に示すＤＣ−ＤＣコンバータが提案されている。この特許文献２に記載のＤＣ−ＤＣコンバータは、低電圧端子対の正極側に接続され、互いに逆の極性で接続されている第１巻線と第２巻線と、高電圧端子対の正極側に接続された第３巻線とを有するトランスと、第１巻線の他端と低電圧端子対の負極側に接続された第１スイッチ素子と、第２巻線の他端と低電圧端子対の負極側に接続された第２スイッチ素子と、第１巻線の他端と第３巻線の一端の間に接続された第１整流素子と、第２巻線の他端と第３巻線の他端の間に接続された第２整流素子と、第３巻線の一端と高電圧端子対の正極側に接続された第３整流素子と、第３巻線の他端と高圧側端子対の正極側に接続された第４整流素子とを有するようにしている。この構成によれば、トランスを簡素化し、より小型軽量で、安価な昇圧型ＤＣ／ＤＣコンバータを提供することができる、というものである。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−１８４８８８号公報
【特許文献２】特開２００９−９５１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上述した特許文献２に記載のＤＣ−ＤＣコンバータは、２つの昇圧チョッパ回路を並列につなぎ、さらに、各整流素子（第１整流素子及び第２整流素子）の出力を昇圧させる回路（第３巻線、第３整流素子及び第４整流素子）を接続した構成となっている。この場合、第１スイッチ素子及び第２スイッチ素子をそれぞれ個別に制御することから、それぞれ専用の制御回路が用意されることになる。そして、入力電圧に対して大きな出力電圧を得るには、第３巻線の巻数を増やすことで実現される。しかし、第３巻線の巻数を増やして出力電圧を大きくするには限界があり、昇圧チョッパ回路を多段に接続することが考えられる。
【０００９】
特許文献２記載のＤＣ−ＤＣコンバータは、１つのコア（鉄心）に２つの昇圧チョッパ回路に対応した２つの巻線に加えて、巻数の多い第３巻線を巻回する必要があることから、例えば３つの昇圧チョッパ回路を並列に接続する構成を採用する場合は、１つのコア（鉄心）に３つの昇圧チョッパ回路に対応した３つの巻線に加えて、巻数の多い第３巻線を２つ巻回する必要が出てくる。しかも、専用の制御回路も３つ必要になる。従って、出力電圧を増加させるために、昇圧チョッパ回路の個数を増やす毎に、昇圧チョッパ回路に属する巻線が増えると共に、第３巻線も増えることになり、それに応じてコアのサイズが大きくなり、結果的にサイズの大型化、重量の増大につながるおそれがある。また、制御回路の個数も増えることから、インダクタ、コンデンサ等と絶縁させて多数の制御回路を実装するための領域も大きくなり、配線基板の大型化にもつながるおそれがある。
【００１０】
本発明はこのような課題を考慮してなされたものであり、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も１つで済み、小型化、軽量化を有効に図ることができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
［１］ 本発明に係るＤＣ−ＤＣコンバータは、１つの制御回路と、２以上の昇圧チョッパ回路と、１つのコアとを有し、各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記１つのコアに巻回され、前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とする。
【００１２】
［２］ 本発明において、初段の昇圧チョッパ回路への入力電圧をＶｉｎ、前記制御回路から出力され、各前記半導体スイッチをＯＮ／ＯＦＦ制御するための制御パルス信号のパルス周期をＴ、各前記半導体スイッチをＯＮ制御する時間（パルス幅）をｔａ、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎ１と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎｎとの比をＮｎ／Ｎ１としたとき、最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛（Ｎｎ／Ｎ１）・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝
であることを特徴とする。
【００１３】
［３］ 本発明において、初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とする。
【００１４】
［４］ 本発明において、前記１つの制御回路は、前記２以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とする。
【００１５】
［５］ 本発明において、隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、前記制御回路は、前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とする。
【００１６】
［６］ 前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をＮ、前記前段の昇圧チョッパ回路への入力電圧をＶｘとしたとき、前記所定電圧は、Ｎ・Ｖｘであることを特徴とする。
【発明の効果】
【００１７】
以上説明したように、本発明に係るＤＣ−ＤＣコンバータによれば、昇圧チョッパ回路を多段に接続しても、インダクタの大幅な増加がなく、制御回路も１つで済み、小型化、軽量化を有効に図ることができる。
【図面の簡単な説明】
【００１８】
【図１】第１の実施の形態に係るＤＣ−ＤＣコンバータ（第１コンバータ）を高電圧パルス発生回路と共に示す回路図である。
【図２】制御回路から出力される制御パルス信号の波形の一例を示す図である。
【図３】第１コンバータの動作を示すタイミングチャートである。
【図４】図４Ａ〜図４Ｃは第１コンバータの実装形態を示す模式図である。
【図５】第２の実施の形態に係るＤＣ−ＤＣコンバータ（第２コンバータ）を高電圧パルス発生回路と共に示す回路図である。
【図６】第２コンバータの動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、本発明に係るＤＣ−ＤＣコンバータ及びパルス発生装置の実施の形態例を図１〜図６を参照しながら説明する。
【００２０】
第１の実施の形態に係るＤＣ−ＤＣコンバータ（以下、第１コンバータ１０Ａと記す）は、図１に示すように、入力直流電圧Ｖｉｎを昇圧して後段に接続される例えば高電圧パルス発生回路１２に必要な高い直流電圧Ｖｏｕｔに変換するものであって、１つの制御回路１４と、２つの昇圧チョッパ回路（第１昇圧チョッパ回路１５Ａ及び第２昇圧チョッパ回路１５Ｂ）とを有する。
【００２１】
第１昇圧チョッパ回路１５Ａは、入力直流電圧Ｖｉｎが供給される第１入力端子１６ａ及び１６ｂと、出力側に接続された第１コンデンサ１８Ａと、第１入力端子１６ａ及び１６ｂ間に直列に接続された第１インダクタ２０Ａ及び第１半導体スイッチ２２Ａとを有する。この場合、第１インダクタ２０Ａと第１半導体スイッチ２２Ａとの接点２４と第１コンデンサ１８Ａの正側端子との間に、電流の逆流を阻止するための第１ダイオード２６Ａを順方向に接続することが望ましい。
【００２２】
第２昇圧チョッパ回路１５Ｂは、第１コンデンサ１８Ａの両端電圧Ｖ１が供給される第２入力端子２８ａ及び２８ｂと、出力側に接続された第２コンデンサ１８Ｂと、第２入力端子２８ａ及び２８ｂ間に直列に接続された第２インダクタ２０Ｂ及び第２半導体スイッチ２２Ｂとを有する。この場合も、第２インダクタ２０Ｂと第２半導体スイッチ２２Ｂとの接点３０と第２コンデンサ１８Ｂの正側端子との間に、電流の逆流を阻止するための第２ダイオード２６Ｂを順方向に接続することが望ましい。特に、この第１コンバータ１０Ａでは、接点３０と第２半導体スイッチ２２Ｂ間に短絡電流を阻止するための第３ダイオード２６Ｃが接続されている。この場合、第３ダイオード２６Ｃのアノードが接点３０に接続され、カソードが第２半導体スイッチ２２Ｂに接続される。
【００２３】
第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂは、自己消弧形あるいは転流消弧形のデバイスを用いることができるが、この実施の形態では、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂとして、アバランシェ形ダイオード３２が逆並列で内蔵されたパワーＭＯＳＦＥＴ３４を使用している。
【００２４】
制御回路１４の出力は、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂの各ゲート端子に共通に接続されている。従って、制御回路１４によって第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂが共通にスイッチング制御されることになる。
【００２５】
制御回路１４は、最終段の昇圧チョッパ回路（ここでは、第２昇圧チョッパ回路１５Ｂ）における第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔに基づいて、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂを共通にスイッチング制御する。
【００２６】
制御回路１４によるスイッチング制御は、以下の通りである。すなわち、昇圧チョッパ回路の個数をｎ、初段の昇圧チョッパ回路への入力直流電圧をＶｉｎ、図２に示すように、制御回路１４から出力され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂを共通にＯＮ／ＯＦＦ制御するための制御パルス信号Ｓｃのパルス周期をＴ、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢをＯＮ制御するＯＮ信号Ｓｏｎの出力時間（パルス幅）をｔａとし、初段（１段目）の昇圧チョッパ回路におけるインダクタの巻線の巻数をＫ１、最終段（ｎ段目）の昇圧チョッパ回路におけるインダクタの巻線の巻数をＫｎとしたとき、
最終段の昇圧チョッパ回路における出力電圧（この例では、第２コンデンサ１８Ｂの両端電圧）Ｖｏｕｔは、
Ｖｏｕｔ＝｛Ｖｉｎ・（Ｋｎ／Ｋ１）｝／｛１−（ｔａ／Ｔ）｝
である。ここで、１段目、２段目、３段目・・・ｎ段目の昇圧チョッパ回路における各インダクタの巻線の巻数をＫ１、Ｋ２、Ｋ３・・・Ｋｎとしたとき、Ｋ１＜Ｋ２＜Ｋ３＜・・・＜Ｋｎを満足することが必要である。
【００２７】
第１コンバータ１０Ａでは、２つの昇圧チョッパ回路（第１昇圧チョッパ回路１５Ａ及び第２昇圧チョッパ回路１５Ｂ）を使用することから、第１巻線３８ａの巻数Ｋ１と第２巻線３８ｂの巻数Ｋ２との巻数比（Ｋ２／Ｋ１）＝Ｎとしたとき、
Ｖｏｕｔ＝｛Ｖｉｎ・Ｎ｝／｛１−（ｔａ／Ｔ）｝
となる。
【００２８】
さらに、この第１コンバータ１０Ａは、１つのコア３６（鉄心）を有し、第１インダクタ２０Ａを構成する第１巻線３８ａ及び第２インダクタ２０Ｂを構成する第２巻線３８ｂが、１つのコア３６に極性を同じにして巻回されている。
【００２９】
ここで、第１コンバータ１０Ａの動作について図３を参照しながら説明する。
【００３０】
まず、時点ｔ０において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに制御パルス信号ＳｃのＯＮ信号Ｓｏｎが供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第１昇圧チョッパ回路１５Ａでは、第１半導体スイッチ２２Ａがオンになると、第１インダクタ２０Ａに入力直流電圧Ｖｉｎ（例えば６〜１８Ｖ）とほぼ同じ電圧が印加され、第１インダクタ２０ＡのインダクタンスをＬａとしたとき、第１インダクタ２０Ａに流れる電流Ｉｉ１は勾配（Ｖｉｎ／Ｌａ）で時間の経過に伴って直線状に増加する。
【００３１】
そして、この第１半導体スイッチ２２Ａがオンとなっている期間ｔａにおいては、第１ダイオード２６Ａの整流作用によって、第１コンデンサ１８Ａの両端電圧Ｖ１は０Ｖを維持している。また、第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔも０Ｖを維持している。また、第１半導体スイッチ２２Ａがオンとなっている期間ｔａにおいては、第１インダクタ２０Ａとコア３６が共通とされた第２インダクタ２０Ｂの電磁的作用によって第２半導体スイッチ２２Ｂから第２インダクタ２０Ｂを介して第１コンデンサ１８Ａを充電する方向に電流（短絡電流ｉｄ）が流れようとする。この場合、第１コンデンサ１８Ａの両端電圧Ｖ１が、巻数比Ｎ×入力電圧Ｖｉｎになるように短絡電流ｉｄが急速に流れようとするが、接点３０と第２半導体スイッチ２２Ｂ間に接続された第３ダイオード２６Ｃの存在によって、上記短絡電流ｉｄの流れが阻止される。
【００３２】
換言すれば、第２昇圧チョッパ回路１５Ｂは、第１コンデンサ１８Ａの両端電圧がＮ・Ｖｉｎになるまで、昇圧動作を行うことができない。従って、開始時点ｔ０から第１コンデンサ１８Ａの両端電圧がＮ・Ｖｉｎになるまで、もっぱら第１昇圧チョッパ回路１５Ａでの昇圧動作が繰り返されることになる。なお、通常、短絡電流ｉｄは誤動作等を引き起こすことから、できるだけ流れないことが好ましい。
【００３３】
時点ｔ０から予め設定された期間（デフォルト期間）が経過した時点ｔ１において、制御回路１４からのＯＮ信号Ｓｏｎの供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。
【００３４】
前記時点ｔ１において、第１半導体スイッチ２２Ａがターンオフすると、第１インダクタ２０Ａに発生する誘導起電力によって、第１昇圧チョッパ回路１５Ａの出力電圧（第１コンデンサ１８Ａの両端電圧Ｖ１）が急峻に上昇する。
【００３５】
このとき、第１コンデンサ１８Ａは、その両端電圧Ｖ１がＶｉｎ／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａがオン動作している期間ｔａに、第１インダクタ２０Ａに蓄積されていた誘導性エネルギが、第１半導体スイッチ２２Ａをターンオフすることによって、第１コンデンサ１８Ａに移動し、容量性エネルギとして蓄積されることになる。
【００３６】
そして、第１昇圧チョッパ回路１５Ａでの第１半導体スイッチ２２Ａのオン動作、オフ動作が繰り返されることで、第１コンデンサ１８Ａの両端電圧Ｖ１が上昇し、該両端電圧がＮ・Ｖｉｎになった後の制御回路１４からのＯＮ信号Ｓｏｎの出力によって、第２昇圧チョッパ回路１５Ｂでの昇圧動作が開始されることになる。
【００３７】
すなわち、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった後の時点ｔ２において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢにＯＮ信号Ｓｏｎが供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第２昇圧チョッパ回路１５Ｂでは、第２半導体スイッチ２２Ｂがオンになると、第２インダクタ２０Ｂに第１コンデンサ１８Ａの両端電圧Ｖ１が印加され、第２インダクタ２０ＢのインダクタンスをＬａとしたとき、第２インダクタ２０Ｂに流れる電流Ｉｉ２は勾配（Ｖ１／Ｌａ）で時間の経過に伴って直線状に増加する。
【００３８】
そして、この第２半導体スイッチ２２Ｂがオンとなっている期間ｔａにおいては、第２ダイオード２６Ｂの整流作用によって、第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔは０Ｖを維持している。
【００３９】
時点ｔ２から予め設定された期間（デフォルト期間）が経過した時点ｔ３において、制御回路１４からのＯＮ信号Ｓｏｎの供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。デフォルト期間は、予め実験等によって、時点ｔ０で開始し、時点ｔ１で電流がＩｐ１（＝Ｖｉｎ・ｔａ／Ｌａ）となり、所望の電磁エネルギ（＝Ｌａ・（Ｉｐ１）2／２）が得られる期間、あるいは時点ｔ２で開始し、時点ｔ３で電流がＩｐ２（＝Ｖ１・ｔａ／Ｌａ）となり、所望の電磁エネルギ（＝Ｌａ・（Ｉｐ２）2／２）が得られる期間に設定することができる。
【００４０】
前記時点ｔ３において、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがターンオフすると、第２インダクタ２０Ｂに発生する誘導起電力によって、第２昇圧チョッパ回路１５Ｂの出力電圧（第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が急峻に上昇する。
【００４１】
このとき、第２コンデンサ１８Ｂは、その両端電圧Ｖｏｕｔが｛Ｎ／Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオン動作している期間ｔａに、第２インダクタ２０Ｂに蓄積されていた誘導性エネルギが、第２半導体スイッチ２２Ｂをターンオフすることによって、第２コンデンサ１８Ｂに移動し、容量性エネルギとして蓄積されることになる。
【００４２】
制御回路１４は、電圧Ｖｏｕｔが、この第１コンバータ１０Ａに接続される負荷（例えば高電圧パルス発生回路１２等）に対する入力直流電圧として必要な直流電圧（規定電圧を記す）になるように、制御パルス信号Ｓｃのパルス幅ｔａ及び／又はパルス周期Ｔを調整して第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに出力する。
【００４３】
つまり、制御回路１４は、制御パルス信号Ｓｃのうち、最初のｍパルス分（１パルス〜数１００パルス）については、予め設定されたデフォルト期間に基づいて出力し、ｍパルス以降から電圧Ｖｏｕｔが規定電圧になるように、制御パルス信号Ｓｃのパルス幅ｔａ及び／又はパルス周期Ｔを調整してフィードバック制御する。これにより、電圧Ｖｏｕｔは規定電圧を維持することとなる。
【００４４】
このように、第１コンバータ１０Ａにおいては、制御回路１４において、最終段の昇圧チョッパ回路（図１の例では第２昇圧チョッパ回路１５Ｂ）の出力電圧（図１の例では第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が規定電圧になるように制御パルス信号Ｓｃをフィードバック制御すればよく、また、短絡電流ｉｄを阻止するための第３ダイオード２６Ｃを接続するようにしたので、前段の昇圧チョッパ回路の出力電圧（図１の例では第１コンデンサ１８Ａの両端電圧Ｖ１）をいちいち参照する必要がなくなる。その結果、制御のためのアルゴリズムを簡単にすることができ、制御の高速化を実現させることができる。この効果は、縦続接続する昇圧チョッパ回路の個数が増加させるほど顕著になる。その結果、２つ以上の昇圧チョッパ回路を縦続接続した場合においても、第１コンバータ１０Ａの起動時や、起動後に入力直流電圧Ｖｉｎが急変した場合において、最終段の昇圧チョッパ回路の出力電圧Ｖｏｕｔを、早期に規定電圧にもっていくことができる。
【００４５】
また、図１に示すように、２つの昇圧チョッパ回路（１５Ａ及び１５Ｂ）を縦続接続した第１コンバータ１０Ａにおいては、Ｖｏｕｔ＝｛Ｎ・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝となるため、Ｖｉｎが例えば６Ｖであって、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは６．６７Ｎ〜６０Ｎ（Ｖ）となり、同様に、Ｖｉｎが１８Ｖであって、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは２０Ｎ〜１８０Ｎ（Ｖ）となり、１．１１Ｎ倍〜１０Ｎ倍という広い範囲での昇圧が可能となる。
【００４６】
しかも、第１コンバータ１０Ａの後段に特許文献１に示すような高電圧パルス発生回路１２を接続した場合に、入力直流電圧Ｖｉｎが変動したとしても、制御回路１４による第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに対する共通のスイッチング制御によって、該高電圧パルス発生回路１２に対して一定の直流電圧（例えば１５０Ｖ等）を安定に供給することが可能となり、高電圧パルス発生回路１２から例えば１０ｋＶ〜数１０ｋＶの高電圧パルスを出力させることができる。従って、入力直流電圧Ｖｉｎとして、例えば自動車のバッテリ電圧（例えば１２Ｖ）を利用した場合に、該バッテリ電圧が例えば６〜１８Ｖに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。
【００４７】
また、各昇圧チョッパ回路のインダクタを構成する巻線（図１の例では第１巻線３８ａ及び第２巻線３８ｂ）を１つのコア３６に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。特許文献２に記載のＤＣ−ＤＣコンバータでは、昇圧チョッパ回路のインダクタを構成する巻線に加えて昇圧用の第３巻線が必要であることから、昇圧チョッパ回路を多段に接続した場合、インダクタの数が昇圧チョッパ回路の数を超えて増加し、サイズの大型化、重量の増大化につながるおそれがあるが、本実施の形態では、第３巻線が不要になるため、昇圧チョッパ回路の数を増やしても、インダクタの数が昇圧チョッパ回路の数を超えて増加することがないため、サイズの大型化、重量の増大化を極力抑えることができる。
【００４８】
また、複数のインダクタを一まとめにすることが可能となることから、図４Ａ〜図４Ｃに示すような実装形態、すなわち、配線基板４０のうち、複数の巻線が巻回された１つのコアが配線基板に実装された部位（第１部位４２Ａ）の周囲に、複数のコンデンサ、複数の半導体スイッチ及び複数のダイオードが実装された部位（第２部位４２Ｂ）を位置させたコンパクトな実装形態を実現させることができる。図４Ａは、第１部位４２Ａを配線基板４０の第１辺４０ａに近接させた位置とし、第２部位４２Ｂを第１部位４２Ａと配線基板４０の第２辺４０ｂ（第１辺４０ａと対向する辺）との間に位置させた実装形態を示し、例えば２つの昇圧チョッパ回路を使用する場合に好適である。図４Ｂは、配線基板４０のほぼ中央に第１部位４２Ａを位置させ、第１部位４２Ａの両側に第２部位４２Ｂを位置させた実装形態を示し、例えば３つあるいは４つの昇圧チョッパ回路を使用する場合に好適である。図４Ｃは配線基板４０のほぼ中央に第１部位４２Ａを位置させ、第１部位４２Ａの四方に第２部位４２Ｂを位置させた実装形態を示し、例えば５つ以上の昇圧チョッパ回路を使用する場合に好適である。
【００４９】
次に、第２の実施の形態に係るＤＣ−ＤＣコンバータ（以下、第２コンバータ１０Ｂと記す）について図５及び図６を参照しながら説明する。
【００５０】
この第２コンバータ１０Ｂは、上述した第１コンバータ１０Ａとほぼ同様の構成を有するが、以下の点で異なる。
【００５１】
すなわち、接点３０と第２半導体スイッチ２２Ｂ間に第３ダイオード２６Ｃが存在しない。また、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂとして、それぞれｎｐｎトランジスタを使用している。初期段階では、第１半導体スイッチ２２Ａに対するオンオフ制御が行われ、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった段階から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに対するオンオフ制御が行われるようになっている。つまり、制御回路１４からは、第１半導体スイッチ２２ＡをＯＮ／ＯＦＦ制御するための第１制御パルス信号Ｓｃ１と、第２半導体スイッチ２２ＢをＯＮ／ＯＦＦ制御するための第２制御パルス信号Ｓｃ２が出力されるようになっている。
【００５２】
具体的に、図６のタイミングチャートを参照しながら第２コンバータ１０Ｂの動作を説明する。
【００５３】
まず、時点ｔ０において、制御回路１４から第１半導体スイッチ２２Ａに第１制御パルス信号Ｓｃ１のＯＮ信号Ｓｏｎ１が供給され、第１半導体スイッチ２２Ａがオフからオンになる。これにより、第１インダクタ２０Ａに流れる電流Ｉｉ１は勾配（Ｖｉｎ／Ｌａ）で時間の経過に伴って直線状に増加する。このとき、第２半導体スイッチ２２Ｂがオフ状態となっているため、上述した短絡電流ｉｄは流れない。
【００５４】
時点ｔ０から予め設定された期間（デフォルト期間）が経過した時点ｔ１において、制御回路１４からのＯＮ信号Ｓｏｎ１の供給を停止し、第１半導体スイッチ２２Ａをターンオフさせる。
【００５５】
前記時点ｔ１において、第１半導体スイッチ２２Ａがターンオフすると、第１インダクタ２０Ａに発生する誘導起電力によって、第１昇圧チョッパ回路１５Ａの出力電圧（第１コンデンサ１８Ａの両端電圧Ｖ１）が急峻に上昇する。
【００５６】
そして、第１昇圧チョッパ回路１５Ａでの第１半導体スイッチ２２Ａのオン動作、オフ動作が繰り返されることで、第１コンデンサ１８Ａの両端電圧Ｖ１が上昇し、該両端電圧がＮ・Ｖｉｎになった後の制御回路１４からの第２半導体スイッチ２２Ａに対するＯＮ信号Ｓｏｎ２の出力によって、第２昇圧チョッパ回路１５Ｂでの昇圧動作が開始されることになる。
【００５７】
すなわち、第１コンデンサ１８Ａの両端電圧Ｖ１がＮ・Ｖｉｎになった後の時点ｔ２において、制御回路１４から第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２ＢにＯＮ信号Ｓｏｎ１及びＳｏｎ２が供給され、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオフからオンになる。第２昇圧チョッパ回路１５Ｂでは、第２半導体スイッチ２２Ｂがオンになると、第２インダクタ２０Ｂに第１コンデンサ１８Ａの両端電圧Ｖ１が印加され、第２インダクタ２０ＢのインダクタンスをＬａとしたとき、第２インダクタ２０Ｂに流れる電流Ｉｉ２は勾配（Ｖ１／Ｌａ）で時間の経過に伴って直線状に増加する。
【００５８】
時点ｔ２から予め設定された期間（デフォルト期間）が経過した時点ｔ３において、制御回路１４からのＯＮ信号Ｓｏｎ１及びＳｏｎ２の供給を停止し、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂをターンオフさせる。この時点ｔ３において、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがターンオフすると、第２インダクタ２０Ｂに発生する誘導起電力によって、第２昇圧チョッパ回路１５Ｂの出力電圧（第２コンデンサ１８Ｂの両端電圧Ｖｏｕｔ）が急峻に上昇する。
【００５９】
このとき、第２コンデンサ１８Ｂは、その両端電圧Ｖｏｕｔが｛Ｎ／Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝になるまで急激に充電され、その後、その電圧値が一定時間維持されることになる。すなわち、第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂがオン動作している期間ｔａに、第２インダクタ２０Ｂに蓄積されていた誘導性エネルギが、第２半導体スイッチ２２Ｂをターンオフすることによって、第２コンデンサ１８Ｂに移動し、容量性エネルギとして蓄積されることになる。
【００６０】
制御回路１４は、電圧Ｖｏｕｔが、この第２コンバータ１０Ｂに接続される負荷（例えば高電圧パルス発生回路１２等）に対する入力直流電圧として必要な直流電圧（規定電圧を記す）になるように、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のパルス幅ｔａ及び／又はパルス周期Ｔを調整して第１半導体スイッチ２２Ａ及び第２半導体スイッチ２２Ｂに出力する。
【００６１】
つまり、制御回路１４は、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のうち、最初のｍパルス分（１パルス〜数１００パルス）については、予め設定されたデフォルト期間に基づいて出力し、ｍパルス以降から電圧Ｖｏｕｔが規定電圧になるように、第１制御パルス信号Ｓｃ１及び第２制御パルス信号Ｓｃ２のパルス幅ｔａ及び／又はパルス周期Ｔを調整してフィードバック制御する。これにより、電圧Ｖｏｕｔは規定電圧を維持することとなる。
【００６２】
このように、第２コンバータ１０Ｂにおいても、第１コンバータ１０Ａと同様の効果を奏することとなる。すなわち、第２コンバータ１０Ｂの起動時や、起動後に入力直流電圧Ｖｉｎが急変した場合においても、最終段の昇圧チョッパ回路の出力電圧Ｖｏｕｔを、早期に規定電圧にもっていくことができる。また、ｔａ／Ｔが０．１〜０．９の場合、Ｖｏｕｔは１．１１Ｎ倍〜１０Ｎ倍という広い範囲での昇圧が可能となる。
【００６３】
入力直流電圧Ｖｉｎとして、例えば自動車のバッテリ電圧（例えば１２Ｖ）を利用した場合に、該バッテリ電圧が例えば６〜１８Ｖに変動しても、一定の振幅を有する高電圧パルスを発生させることができる。
【００６４】
各昇圧チョッパ回路のインダクタを構成する巻線（図１の例では第１巻線３８ａ及び第２巻線３８ｂ）を１つのコア３６に巻回するようにしたので、複数のインダクタを一まとめにすることが可能となる。
【００６５】
ところで、第２コンバータ１０Ｂは、第３ダイオード２６Ｃを用いないことから、第２昇圧チョッパ回路１５Ｂの構成を簡単化することができるが、前段の昇圧チョッパ回路の出力電圧（図１の例では第１コンデンサ１８Ａの両端電圧Ｖ１）を参照する必要があるため、制御のためのアルゴリズムが第１コンバータ１０Ａの制御回路１４よりも複雑化する。従って、制御回路１４のアルゴリズムを簡単にしたい場合は、第１コンバータ１０Ａを選択し、第２昇圧チョッパ回路１５Ｂの構成を簡単にしたい場合は、第２コンバータ１０Ｂを選択する等、ＤＣ−ＤＣコンバータを用いる場合において、その選択の幅を広げることができる。
【００６６】
なお、本発明に係るＤＣ−ＤＣコンバータは、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【符号の説明】
【００６７】
１０Ａ…第１コンバータ １０Ｂ…第２コンバータ
１２…高電圧パルス発生回路 １５Ａ…第１昇圧チョッパ回路
１５Ｂ…第２昇圧チョッパ回路 １６ａ、１６ｂ…第１入力端子
１８Ａ…第１コンデンサ １８Ｂ…第２コンデンサ
２０Ａ…第１インダクタ ２０Ｂ…第２インダクタ
２２Ａ…第１半導体スイッチ ２２Ｂ…第２半導体スイッチ
２６Ａ〜２６Ｃ…第１ダイオード〜第３ダイオード
３６…コア ３８ａ…第１巻線
３８ｂ…第２巻線 ４０…配線基板
４２Ａ…第１部位 ４２Ｂ…第２部位
【特許請求の範囲】
【請求項１】
１つの制御回路と、２以上の昇圧チョッパ回路と、１つのコアとを有し、
各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、
各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記１つのコアに巻回され、
前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、
各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
初段の昇圧チョッパ回路への入力電圧をＶｉｎ、前記制御回路から出力され、各前記半導体スイッチをＯＮ／ＯＦＦ制御するための制御パルス信号のパルス周期をＴ、各前記半導体スイッチをＯＮ制御する時間（パルス幅）をｔａ、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎ１と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎｎとの比をＮｎ／Ｎ１としたとき、
最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛（Ｎｎ／Ｎ１）・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝
であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項３記載のＤＣ−ＤＣコンバータにおいて、
前記１つの制御回路は、前記２以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、
前記制御回路は、
前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
請求項５記載のＤＣ−ＤＣコンバータにおいて、
前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をＮ、前記前段の昇圧チョッパ回路への入力電圧をＶｘとしたとき、前記所定電圧は、Ｎ・Ｖｘであることを特徴とするＤＣ−ＤＣコンバータ。
【請求項１】
１つの制御回路と、２以上の昇圧チョッパ回路と、１つのコアとを有し、
各前記昇圧チョッパ回路は、入力端子と、出力側に接続されたコンデンサと、前記入力端子間に直列に接続されたインダクタ及び半導体スイッチとを有し、
各前記昇圧チョッパ回路のインダクタを構成する巻線が、前記１つのコアに巻回され、
前段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数は、その後段の前記昇圧チョッパ回路のインダクタを構成する巻線の巻数よりも少なく、
各前記昇圧チョッパ回路は、前記制御回路からの前記半導体スイッチに対するスイッチング制御によって、それぞれ対応する前記コンデンサにエネルギを供給することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
初段の昇圧チョッパ回路への入力電圧をＶｉｎ、前記制御回路から出力され、各前記半導体スイッチをＯＮ／ＯＦＦ制御するための制御パルス信号のパルス周期をＴ、各前記半導体スイッチをＯＮ制御する時間（パルス幅）をｔａ、前記初段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎ１と、最終段の昇圧チョッパ回路のインダクタを構成する巻線の巻数Ｎｎとの比をＮｎ／Ｎ１としたとき、
最終段の前記昇圧チョッパ回路における前記コンデンサの両端電圧Ｖｏｕｔは、
Ｖｏｕｔ＝｛（Ｎｎ／Ｎ１）・Ｖｉｎ｝／｛１−（ｔａ／Ｔ）｝
であることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
初段の前記昇圧チョッパ回路を除く後段の昇圧チョッパ回路は、前記インダクタと前記半導体スイッチとの間に、短絡電流阻止用のダイオードが接続されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項３記載のＤＣ−ＤＣコンバータにおいて、
前記１つの制御回路は、前記２以上の昇圧チョッパ回路のうち、最終段の昇圧チョッパ回路における前記コンデンサの両端電圧に基づいて、各前記半導体スイッチを共通にスイッチング制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項１記載のＤＣ−ＤＣコンバータにおいて、
隣接する前段の昇圧チョッパ回路と後段の昇圧チョッパ回路について、
前記制御回路は、
前記前段の昇圧チョッパ回路のコンデンサの両端電圧が、前記前段の昇圧チョッパ回路におけるインダクタの巻数と前記後段の昇圧チョッパ回路におけるインダクタの巻数との比と、前記前段の昇圧チョッパ回路への入力電圧とで決定される所定電圧となるまで、前記前段の昇圧チョッパ回路における半導体スイッチをスイッチング制御し、所定電圧となった段階で、前記前段の昇圧チョッパ回路及び前記後段の昇圧チョッパ回路の各半導体スイッチを共通にスイッチング制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項６】
請求項５記載のＤＣ−ＤＣコンバータにおいて、
前記前段の昇圧チョッパ回路におけるインダクタの巻数と後段の昇圧チョッパ回路におけるインダクタの巻数との比をＮ、前記前段の昇圧チョッパ回路への入力電圧をＶｘとしたとき、前記所定電圧は、Ｎ・Ｖｘであることを特徴とするＤＣ−ＤＣコンバータ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１８６９７４（Ｐ２０１２−１８６９７４Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１１−５００４３（Ｐ２０１１−５００４３）
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２３年３月８日（２０１１．３．８）
【出願人】（０００００４０６４）日本碍子株式会社 (2,325)
【Ｆターム（参考）】
[ Back to top ]