ＤＴＶのアナログフロントエンド、それを含むデジタルＴＶシステム、及びこれらの動作方法
【課題】デジタルＴＶのアナログフロントエンドを提供する。
【解決手段】アナログフロントエンド３０は、第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路３２と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路３４ａと、第２選択回路３４ａから出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器３６と、を含む。
【解決手段】アナログフロントエンド３０は、第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路３２と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路３４ａと、第２選択回路３４ａから出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器３６と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、アナログフロントエンド（ａｎａｌｏｇ ｆｒｏｎｔ ｅｎｄ）に係り、特に、音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を選択的に処理することができるＤＴＶ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）のアナログフロントエンド、前記アナログフロントエンドを含むデジタルＴＶシステム（ｄｉｇｉｔａｌ ＴＶ ｓｙｓｔｅｍ）、及びこれらの動作方法に関する。
【背景技術】
【０００２】
ＤＴＶと呼ばれるデジタルテレビ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）は、アナログ（ａｎａｌｏｇ）信号を使う既存のテレビとは異なって、デジタル信号を使って、ビデオ（ｖｉｄｅｏ）とオーディオ（ａｕｄｉｏ）とを放送して受信することができる放送システムを言う。前記ＤＴＶは、デジタル方式で圧縮され（ｃｏｍｐｒｅｓｓｅｄ）、変調された（ｍｏｄｕｌａｔｅｄ）データを利用するので、ＤＴＶ用として設計されたテレビ受像機やセットトップボックス（ｓｅｔ−ｔｏｐ ｂｏｘ）を介してのみ視聴することができる。
【０００３】
デジタルテレビは、既存のテレビに比べて、幾つかの長所を有するが、それらのうち、最も重要な長所は、チャンネル（ｃｈａｎｎｅｌ）が占める帯域幅（ｂａｎｄｗｉｄｔｈ）を減らすことができるということである。また、マルチキャスティング（ｍｕｌｔｉｃａｓｔｉｎｇ、すなわち、１チャンネルに多様な番組（ｐｒｏｇｒａｍ）を同時に放送する機能）、及び電子番組ガイド（ｅｌｅｃｔｒｉｃ ｐｒｏｇｒａｍ ｇｕｉｄｅ、ＥＰＧ）も可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開２０１０−０１１０３０７号公報
【特許文献２】大韓民国特許公開第２００６−０１０４５６１号公報
【特許文献３】特開２００３−１３４４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的な課題は、音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を動作モードによって選択的に処理することができるＤＴＶのアナログフロントエンド、前記アナログフロントエンドを含むデジタルＴＶシステム、及びこれらの動作方法を提供するところにある。
【課題を解決するための手段】
【０００６】
本発明の実施例によるデジタル（ｄｉｇｉｔａｌ）ＴＶのアナログフロントエンドは、第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、を含む。
【０００７】
前記第１選択回路は、シングルエンド音声中間周波数信号を前記差動音声中間周波数信号に変換するためのシングル差動変換器（ｓｉｎｇｌｅ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）と、前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの何れか１つと前記差動ＴＶ放送信号のうちの何れか１つとを選択的に出力するための第１マルチプレクサと、前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの他の１つと前記差動ＴＶ放送信号のうちの他の１つとを選択的に出力するための第２マルチプレクサと、を含む。
【０００８】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号に直流（ＤＣ）レベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号を出力するためのＤＣ信号発生器と、前記第１差動音声中間周波数信号のそれぞれの利得を調節して、前記差動音声中間周波数信号を出力するためのプログラマブル利得増幅器（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）と、を含む。
【０００９】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号にＤＣレベルを設定し、ＤＣレベルが設定された前記差動音声中間周波数信号を出力する。
【００１０】
前記第２選択回路は、外部から入力されたソースクロック信号の周波数を分周するための周波数分周器と、クロック選択信号に応答して、前記ソースクロック信号または前記分周器から出力されたクロック信号を出力する第３マルチプレクサと、前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第４マルチプレクサと、を含む。
【００１１】
前記第２選択回路は、外部から入力されたソースクロック信号の周波数を分周するための第１周波数分周器と、クロック選択信号に応答して、前記ソースクロック信号または前記第１周波数分周器から出力されたクロック信号を出力する第３マルチプレクサと、前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、前記位相同期ループから出力されたクロック信号の周波数を分周するための第２周波数分周器と、前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号、前記第２周波数分周器から出力されたクロック信号、または前記位相同期ループから出力された前記クロック信号を出力する第４マルチプレクサと、を含む。
【００１２】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準、ＡＴＳＣ−Ｍ／Ｈ（ｍｏｂｉｌｅ／ｈａｎｄｈｅｌｄ）標準、ＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）標準、または１ｓｅｇ（ｈａｎｄｈｅｌｄ）標準に適した周波数であり得る。
【００１３】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準に適した周波数であり得る。
【００１４】
本発明の実施例によるデジタルＴＶシステムは、無線周波数信号からシングルエンド音声中間周波数信号と差動ＴＶ放送信号とを発生させるチューナと、前記シングルエンド音声中間周波数信号と前記差動ＴＶ放送信号とを選択的に処理するためのアナログフロントエンドと、前記アナログフロントエンドから出力されたデジタルコードを復調するための復調器と、を含む。
【００１５】
前記アナログフロントエンドは、第１選択信号に応答して、前記差動ＴＶ放送信号または前記シングルエンド音声中間周波数信号に基づいて生成された差動音声中間周波数信号を出力するための第１選択回路と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、を含む。
【００１６】
前記アナログフロントエンドと前記復調器は、１つの集積回路に集積されうる。
【００１７】
本発明の実施例による信号処理回路は、サンプリングクロック信号に応答して、差動アナログ信号をデジタルコードに変換するためのアナログ−デジタル変換器と、クロック信号を入力クロック信号として受信するフラクショナル（ｆｒａｃｔｉｏｎａｌ）−Ｎ位相同期ループと、第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、を含む。
【００１８】
前記信号処理回路は、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含む。
【００１９】
前記信号処理回路は、デジタルＴＶのアナログフロントエンドである。
【００２０】
前記信号処理回路は、前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調するための復調器をさらに含む。
【００２１】
本発明の実施例によるデジタルＴＶシステムは、サンプリングクロック信号によって差動アナログ信号をデジタルコードに変換するアナログフロントエンドと、前記デジタルコードを復調する復調器と、を含む。
【００２２】
前記アナログフロントエンドは、前記サンプリングクロック信号に応答して、前記差動アナログ信号を前記デジタルコードに変換するためのアナログ−デジタル変換器と、クロック信号を入力クロック信号として受信するフラクショナル−Ｎ位相同期ループと、第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、を含む。
【００２３】
実施例によって、前記アナログフロントエンドは、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、前記復調器は、前記サンプリングクロック信号と前記第１周波数分周器の出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調する。
【００２４】
他の実施例によって、前記アナログフロントエンドは、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、前記第１選択器の前記出力クロックの周波数を第３分周比で分周するための第３周波数分周器と、第２選択信号に応答して、前記第１選択器から出力されたクロック信号または前記第２周波数分周器の出力クロック信号を前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、前記復調器は、前記サンプリングクロック信号、前記第１周波数分周器の前記出力クロック信号、及び前記第３周波数分周器の出力クロック信号のうちの少なくとも１つを用いて、前記デジタルコードを復調する。
【発明の効果】
【００２５】
本発明の実施例によるアナログフロントエンドは、動作モードによって音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を選択的に処理することができる。また、位相同期ループを含む前記アナログフロントエンドは、多様なＤＴＶ標準に汎用的に使うことができるロージッタ（ｌｏｗ ｊｉｔｔｅｒ）を含むサンプリング周波数を生成することができる。
【００２６】
本発明の実施例によるアナログフロントエンドは、デジタルＴＶシステムで使われる多様なシステムクロック信号と差動アナログ信号とをデジタルコードに変換することができるサンプリングクロック信号を同時に発生することができる。
【図面の簡単な説明】
【００２７】
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の詳細な説明が提供される。
【図１】本発明の一実施例によるデジタルＴＶシステムの概略的なブロック図を示す。
【図２】図１に示されたアナログフロントエンドの一実施例によるブロック図を示す。
【図３】図１に示されたアナログフロントエンドの他の実施例によるブロック図を示す。
【図４】本発明の他の実施例によるデジタルＴＶシステムの概略的なブロック図を示す。
【図５】図４に示されたアナログフロントエンドの一実施例によるブロック図を示す。
【図６】図５に示された複数のシステムクロック信号の波形図を示す。
【図７】図１に示されたアナログフロントエンドの動作方法を説明するためのフローチャートである。
【図８】図１に示されたデジタルＴＶシステムの動作方法を説明するためのフローチャートである。
【図９】図１に示されたアナログフロントエンドの製造方法を説明するためのフローチャートである。
【図１０】図４に示されたデジタルＴＶシステムの動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００２８】
以下、添付した図面を参照して、本発明を詳しく説明する。
【００２９】
図１は、本発明の実施例によるデジタルＴＶシステムの概略的なブロック図である。図１に示されたＤＴＶ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）システム１０は、衛星用（ｓａｔｅｌｌｉｔｅ）ＤＴＶシステム、ケーブル用（ｃａｂｌｅ）ＤＴＶシステム、携帯用（ｈａｎｄｈｅｌｄ）ＤＴＶ、または地上波用（ｔｅｒｒｅｓｔｒｉａｌ）ＤＴＶシステムとして具現可能である。ＤＴＶシステム１０は、ＨＤ（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ）ＴＶシステムを含む。携帯用ＤＴＶシステムは、携帯電話、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、タブレット（ｔａｂｌｅｔ）ＰＣ、車両用ナビゲーション装置、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、またはＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）に具現可能である。
【００３０】
ＤＴＶシステム１０は、チューナ（ｔｕｎｅｒ）２０、アナログフロントエンド（ＡＦＥ）３０、復調器（ｄｅｍｏｄｕｌａｔｏｒ）４０、及びデコーダ（ｄｅｃｏｄｅｒ）５０を含みうる。多様な実施例によって、ＡＦＥ３０、復調器４０、及びデコーダ５０は、１つの集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に集積され、チューナ２０も、１つの集積回路に集積されることもある。
【００３１】
チューナ２０は、適した回路（ｃｉｒｃｕｉｔ）、ロジック（ｌｏｇｉｃ）、及び／またはコード（ｃｏｄｅ）を含み、無線周波数（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ、ＲＦ）信号（ＲＦ）を獲得し、これより数Ｍｈｚのキャリア（ｃａｒｒｉｅｒ）周波数を有するシングルエンド音声中間周波数信号（ｓｉｎｇｌｅ−ｅｎｄｅｄ ｓｏｕｎｄ ｉｎｔｅｒｍｅｄｉａｔｅ ｆｒｅｑｕｅｎｃｙ ｓｉｇｎａｌ）ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させうる。
【００３２】
差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮは、差動デジタルＴＶ放送信号、例えば、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号とを含みうる。また、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮは、差動アナログＴＶ放送信号、例えば、アナログビデオ信号とアナログ音声中間周波数信号とを含みうる。
【００３３】
実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、ヨーロッパ（Ｅｕｒｏｐｅ）のＤＴＶ標準であるＤＶＢ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ）ファミリー（ｆａｍｉｌｙ）、例えば、ＤＶＢ−Ｓ（衛星用）、ＤＶＢ−Ｔ（地上波用）、ＤＶＢ−Ｃ（ケーブル用）、ＤＶＢ−Ｈ（携帯用）、またはＤＶＢ−ＳＨ（Ｓａｔｅｌｌｉｔｅ ｓｅｒｖｉｃｅｓ ｔｏ Ｈａｎｄｈｅｌｄｓ）による信号であり得る。他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、北アメリカ（Ｎｏｒｔｈ Ａｍｅｒｉｃａ）のＤＴＶ標準であるＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）ファミリー、例えば、ＡＴＳＣ（地上波用／ケーブル用）、またはＡＴＳＣ−Ｍ／Ｈ（モバイル用（ｍｏｂｉｌｅ）／携帯用）に符合する信号であり得る。
【００３４】
また他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、日本（Ｊａｐａｎ）とラテンアメリカ（Ｌａｔｉｎ Ａｍｅｒｉｃａ）とのＤＴＶ標準であるＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）、例えば、ＩＳＤＢ−Ｓ（衛星用）、ＩＳＤＢ−Ｔ（地上波用）、ＩＳＤＢ−Ｃ（ケーブル用）、１ｓｅｇ（ｈａｎｄｈｅｌｄ）に適した信号であり得る。ここで、１ｓｅｇは、日本、チリ、ブラジル、ペルー、及びアルゼンチンで使う移動地上波デジタル音声中間周波数／ビデオ及びデータ放送サービスである。また他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、ブラジル（Ｂｒａｚｉｌ）、アルゼンチン（Ａｒｇｅｎｔｉｎａ）、チリ（Ｃｈｉｌｅ）、ペルー（Ｐｅｒｕ）、ベネズエラ（Ｖｅｎｅｚｕｅｌａ）、ボリビア（Ｂｏｌｉｖｉａ）、エクアドル（Ｅｃｕａｄｏｒ）、コスタリカ（Ｃｏｓｔａ Ｒｉｃａ）、ウルグアイ（Ｕｒｕｇｕａｙ）のＤＴＶ標準であるＩＳＤＢ−Ｔｂ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔ、Ｔｅｒｒｅｓｔｒｉａｌ、Ｂｒａｚｉｌｉａｎ ｖｅｒｓｉｏｎ）を満足する信号であり得る。
【００３５】
さらに他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、中国のＤＴＶ標準であるＣＤＭＢ−Ｔ／Ｈ（Ｃｈｉｎａ Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔ−Ｔｅｒｒｅｓｔｒｉａｌ／Ｈａｎｄｈｅｌｄ）、またはＣＭＭＢ（Ｃｈｉｎａ Ｍｏｂｉｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）を満足する信号であり得る。さらに他の実施例によって、差動デジタルＴＶ放送信号は、韓国のＤＴＶ標準であるＴ−ＤＭＢ（Ｔｅｒｒｅｓｔｒｉａｌ−Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）、またはＳ−ＤＭＢ（Ｓａｔｅｌｌｉｔｅ−Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）を満足する信号であり得る。
【００３６】
さらに他の実施例によって、差動アナログＴＶ放送信号、すなわち、アナログビデオ信号とアナログ音声中間周波数信号は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）、ＰＡＬ（ｐｈａｓｅ ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）、またはＳＥＣＡＭ（Ｓｅｑｕｅｎｔｉａｌ Ｃｏｌｏｒ ｗｉｔｈＭｅｍｏｒｙ）に適した信号であり得る。
【００３７】
１つのチップ（ｃｈｉｐ）に集積されうるＡＦＥ３０は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを処理（例えば、アナログ−デジタル変換）し、該処理結果によって、デジタルコードＡＦＥ＿ＯＵＴを出力することができる。
【００３８】
復調器４０は、ＡＦＥ３０から出力されたデジタルコードＡＦＥ＿ＯＵＴを復調し、デコーダ５０は、復調器４０によって復調されたデジタルコードをデコーディングすることができる。
【００３９】
図２は、図１に示されたアナログフロントエンドの一実施例によるブロック図を示す。図１と図２とを参照すると、図１のＡＦＥ３０の一実施例であるＡＦＥ３０ａは、第１選択回路（または、第１処理回路）３２、第２選択回路（または、第２処理回路）３４ａ、及びアナログ−デジタル変換器（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）３６を含む。
【００４０】
第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮ、またはシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮに基づいて生成された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを選択的に出力する。第２選択回路３４ａは、第２選択信号ＳＥＬ２に応答して、それぞれが互いに異なるサンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を有する多数のクロック信号のうちの何れか１つを選択的にＡＤＣ３６に出力する。
【００４１】
ＡＤＣ３６は、第２選択回路３４ａによって選択的に出力されたクロック信号のサンプリング周波数ｆ１、ｆ２、ｆ３、またはｆ４によって、第１選択回路３２の差動出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換することができる。デジタルコードＡＦＥ＿ＯＵＴは、Ｍ（Ｍは、自然数、例えば、Ｍ＝１０またはＭ＝１２）ビットであり得る。
【００４２】
第１選択回路３２は、シングル差動変換器３２−１、第１マルチプレクサ３２−２、及び第２マルチプレクサ３２−３を含む。
【００４３】
シングル差動変換器３２−１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮを差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮに変換する。シングル差動変換器３２−１は、直流（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ、ＤＣ）信号発生器３２−１１とプログラマブル利得増幅器（ＰＧＡ）３２−１２とを含む。
【００４４】
ＤＣ信号発生器３２−１１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮにＤＣレベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮを出力する。
【００４５】
ＰＧＡ３２−１２は、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれの利得（ｇａｉｎ）を調節（例えば、増加または減少）して、差動音声中間周波数信号ＡＰとＡＮを出力する。ＤＣ信号発生器３２−１１で生成された第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのうちの何れか１つ（例えばＩＤＡＰ）は、第１マルチプレクサ３２−２に供給され、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのうちの他の１つ（例えばＩＤＡＮ）は、第２マルチプレクサ３２−３に供給される。
【００４６】
図２では、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれが、マルチプレクサ３２−２と３２−３のそれぞれの入力端子に供給される実施例が示されているが、実施例によって、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれが、マルチプレクサ３２−２と３２−３のそれぞれの入力端子に供給されないこともある。
【００４７】
第１マルチプレクサ３２−２は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮのうちの何れか１つ（例えば、ＡＰまたはＩＤＡＰ）、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮのうちの何れか１つ（例えば、ＣＨＩＰ＿ＩＮＰ）を選択的にＡＤＣ３６に出力する。
【００４８】
第２マルチプレクサ３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮのうちの他の１つ（例えば、ＡＮまたはＩＤＡＮ）、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮのうちの他の１つ（例えば、ＣＨＩＰ＿ＩＮＮ）を選択的にＡＤＣ３６に出力する。第１選択信号ＳＩＧ＿ＳＥＬは、１ビットまたはそれ以上のビットを含みうる。
【００４９】
例えば、第１選択回路３２が、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを出力（または、処理）する第１動作モード（ｍｏｄｅ）で動作する時、マルチプレクサ３２−２と３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、数Ｍｈｚのキャリア周波数を有する差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮをＡＤＣ３６に出力する。
【００５０】
しかし、第１選択回路３２が、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力（または、処理）する第２動作モードで動作する時、マルチプレクサ３２−２と３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、数十Ｍｈｚのキャリア周波数を有する差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをＡＤＣ３６に出力する。
【００５１】
第２選択回路３４ａは、第１周波数分周器（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）３４−１、第３マルチプレクサ３４−２、位相同期ループ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ、ＰＬＬ）３４−３、及び第４マルチプレクサ３４−５を含みうる。
【００５２】
第１周波数分周器３４−１は、外部から入力されたソースクロック（ｓｏｕｒｃｅ ｃｌｏｃｋ）信号ＣＬＫ＿ＩＮの第１周波数ｆ１をＫ（ここで、Ｋは、実数）−分周比で分周し、第２周波数ｆ２を有する分周クロック信号を発生させうる。
【００５３】
第３マルチプレクサ３４−２は、クロック選択信号ＳＥＬＣに応答して、ソースクロック信号ＣＬＫ＿ＩＮと第１周波数分周器３４−１から出力された分周クロック信号とを選択的に出力することができる。
【００５４】
ＰＬＬ３４−３は、第３マルチプレクサ３４−２から出力されたクロック信号を入力クロック信号として受信し、第３周波数ｆ３を有する低ジッタ（ｌｏｗ ｊｉｔｔｅｒ）ＰＬＬクロック信号を出力する。
【００５５】
第４マルチプレクサ３４−５は、第２選択信号ＳＥＬ２に応答して、第３マルチプレクサ３４−２から出力されたクロック信号とＰＬＬ３４−３から出力されたＰＬＬクロック信号とを選択的に出力する。クロック選択信号ＳＥＬＣまたは第２選択信号ＳＥＬ２は、１ビット（ｂｉｔ）またはそれ以上のビットを含みうる。
【００５６】
実施例によって、第２選択回路３４ａは、ＰＬＬ３４−３の外部に具現された第２周波数分周器３４−４をさらに含みうる。この際、第２周波数分周器３４−４は、ＰＬＬ３４−３から出力されたＰＬＬクロック信号の周波数ｆ３をＬ（ここで、Ｌは、実数）−分周比で分周し、第４周波数ｆ４を有する分周クロック信号を発生させうる。したがって、第４マルチプレクサ３４−５は、第２選択信号ＳＥＬ２によって互いに異なるサンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を有する多数のクロック信号のうちの何れか１つを選択的にＡＤＣ３６に出力する。
【００５７】
例えば、第１動作モードまたは第２動作モードで第２選択回路３４ａから出力されたクロック信号のサンプリング周波数ｆ１、ｆ２、ｆ３、またはｆ４のキャリア周波数は、数十ＭＨｚであり得る。しかし、各サンプリング（ｓａｍｐｌｉｎｇ）周波数ｆ１、ｆ２、ｆ３、またはｆ４のキャリア周波数は、設計仕様によって変わりうる。
【００５８】
図１と図２とに示したように、１つのＡＦＥ３０または３０ａは、動作モード（例えば、第１動作モードまたは第２動作モード）によって、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、または差動ＴＶ放送信号を選択的に処理することができる効果がある。
【００５９】
また、ＡＦＥ３０ａは、内部に具現されたＰＬＬ３４−３を用いて、多様なＤＴＶ標準による音声中間周波数信号ＳＩＦ＿ＩＮ、差動デジタルＴＶ放送信号、または差動アナログＴＶ放送信号をサンプリングすることができる各サンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を発生させうるので、ＡＦＥ３０ａは、多様なＤＴＶ標準を使うＤＴＶに汎用的に使われる効果がある。実施例によって、第２選択回路３４ａから出力されたサンプリングクロック信号は、図１の復調器４０の動作クロック信号として提供されうる。
【００６０】
図３は、図１に示されたアナログフロントエンドの他の実施例によるブロック図を示す。図２と図３とを参照すると、図３に示された第２選択回路（または、第２処理回路）３４ｂを除けば、図３に示されたＡＦＥ３０ｂの構造と図２のＡＦＥ３０ａの構造は、実質的に同一である。
【００６１】
第２選択回路３４ｂは、フラクショナル−Ｎ（ｆｒａｃｔｉｏｎａｌ−Ｎ）位相同期ループ１１１と選択回路１１３とを含む。選択回路１１３は、マルチプレクサとして具現可能である。周波数合成器（ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ）の一例として使われるフラクショナル−Ｎ（Ｎは、正の整数）位相同期ループ１１１は、ソースクロック信号ＣＬＫ＿ＩＮを入力クロック信号として受信し、クロック信号を発生させうる。フラクショナル−Ｎ位相同期ループ１１１は、ロックアップ時間（ｌｏｃｋ−ｕｐ ｔｉｍｅ）を短縮させることができるだけではなく、位相ノイズ（ｐｈａｓｅ ｎｏｉｓｅ）を減少させることができる。
【００６２】
選択回路１１３は、選択信号ＳＥＬ１１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとフラクショナル−Ｎ位相同期ループ１１から出力されたクロック信号とのうちの何れか１つをサンプリングクロック信号としてＡＤＣ３６に出力する。例えば、選択信号ＳＥＬ１１が、第１レベル（例えば、ローレベル）である時、選択回路１１１は、ソースクロック信号ＣＬＫ＿ＩＮを出力し、選択信号ＳＥＬ１１が、第２レベル（例えば、ハイレベル）である時、選択回路１１３は、フラクショナル−Ｎ位相同期ループ１１１の出力クロック信号を出力することができる。
【００６３】
ＡＤＣ３６は、第２選択回路３４ｂによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換することができる。実施例によって、第２選択回路３４ｂから出力されたサンプリングクロック信号は、図１の復調器４０の動作クロック信号として提供されうる。
【００６４】
図４は、本発明の他の実施例によるデジタルＴＶシステムの概略的なブロック図である。図４に示されたＤＴＶシステム１０ａは、図１に示されたＤＴＶシステム１０の他の例であって、チューナ２０、ＡＦＥ３０−１、復調器４０−１、及びデコーダ５０を含みうる。
【００６５】
ＡＦＥ３０−１は、サンプリングクロック信号ＡＤＣＣＬＫ以外に複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２をさらに発生させうる。サンプリングクロック信号ＡＤＣＣＬＫと複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの間には、図６に示したように、スキュー（ｓｋｅｗ）が存在しない。例えば、サンプリングクロック信号ＡＤＣＣＬＫの立上りエッジ（ｅｄｇｅ）（または、立下りエッジ）と複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの立上りエッジ（または、立下りエッジ）は、経時的に整列（ａｌｉｇｎ）される。これをサンプリングクロック信号ＡＤＣＣＬＫと複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれが、互いに同期したと表現することができる。
【００６６】
復調器４０−１は、複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２とサンプリングクロック信号ＡＤＣＣＬＫとのうちの少なくとも１つを用いて、デジタルコードＡＦＥ＿ＯＵＴを復調することができる。
【００６７】
図５は、図４に示されたアナログフロントエンドの一実施例によるブロック図を示す。図２と図５とを参照すると、図５に示された第２選択回路（または、第２処理回路）３４ｃを除けば、図５に示されたＡＦＥ３０ｃの構造と図２のＡＦＥ３０ａの構造は、実質的に同一である。
【００６８】
第２選択回路３４ｃは、フラクショナル−Ｎ位相同期ループ１３４、第１選択器１３６、デスキュー周波数分周器（ｄｅｓｋｅｗ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）１３７、及び第２選択器１３９を含む。各選択器１３６と１３９は、マルチプレクサとして具現可能である。フラクショナル−Ｎ位相同期ループ１３４は、ソースクロック信号ＣＬＫ＿ＩＮを入力クロック信号として受信し、クロック信号を発生させうる。
【００６９】
第１選択器１３６は、第１選択信号ＳＥＬ２１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとフラクショナル−Ｎ位相同期ループ１３４の出力クロック信号とのうちの何れか１つを選択的に出力する。デスキュー周波数分周器１３７は、第１選択器１３６から出力されたクロック信号ＤＣＬＫの周波数を分周して、スキューのない複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を発生させる。この際、複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの周波数は、互いに異なる。
【００７０】
デスキュー周波数分周器１３７は、第１周波数分周器１３７−１と第２周波数分周器１３７−２とを含む。第１周波数分周器１３７−１は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第１分周比Ｎ１で分周し、該分周された周波数を有する第１システムクロック信号ＳｙｓＣＬＫ０を発生させる。第２周波数分周器１３７−２は、第１周波数分周器１３７−２の出力クロック信号の周波数を第２分周比Ｎ２で分周する。
【００７１】
第１分周比Ｎ１は、自然数として外部から入力された第１コードＣＯＤＥ１によって調節され、第２分周比Ｎ２は、自然数として外部から入力された第２コードＣＯＤＥ２によって調節される。
【００７２】
デスキュー周波数分周器１３７は、第３周波数分周器１３７−３と第４周波数分周器１３７−４とをさらに含みうる。第３周波数分周器１３７−３は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第３分周比Ｎ３で分周し、該分周された周波数を有する第２システムクロック信号ＳｙｓＣＬＫ１を発生させる。第４周波数分周器１３７−４は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第４分周比Ｎ４で分周し、該分周された周波数を有する第３システムクロック信号ＳｙｓＣＬＫ２を発生させる。
【００７３】
第３分周比Ｎ３は、自然数として外部から入力された第３コードＣＯＤＥ３によって調節され、第４分周比Ｎ４は、自然数として外部から入力された第４コードＣＯＤＥ４によって調節される。各分周比Ｎ１、Ｎ２、Ｎ３、及びＮ４は、リセット信号ＲＳＴによってリセットまたは初期化されうる。
【００７４】
図５では、説明の便宜上、３つのシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を発生させるデスキュー周波数分周器１３７が示されたが、実施例によって、デスキュー周波数分周器１３７は、それぞれが第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を互いに異なる分周比で分周することができる多数の周波数分周器をさらに含みうる。
【００７５】
第２選択器１３９は、第２選択信号ＳＥＬ２２に応答して、第１選択器１３６から出力されたクロック信号ＤＣＬＫまたは第２周波数分周器１３７−２から出力されたクロック信号をサンプリングクロック信号ＡＤＣＣＬＫとして出力する。したがって、ＡＤＣ３６は、第２選択器１３９から出力されたサンプリングクロック信号ＡＤＣＣＬＫに応答して、第１選択回路３２から出力された差動信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮ、ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる。
【００７６】
図４と図５とを参照すると、複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２は、復調器４０−１に供給されうる。この際、復調器４０−１は、ＡＦＥ３０−１から出力された複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つを用いて、デジタルコードＡＦＥ＿ＯＵＴを復調することができる。
【００７７】
他の実施例によって、ＡＦＥ３０−１、すなわち、第２選択回路３４ｃから出力された複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つは、デコーダ５０の動作クロック信号として使われるか、またはＤＴＶシステム１０に具現された内部回路（図示せず）の動作クロック信号として使われる。
【００７８】
図６は、図５に示された複数のシステムクロック信号の波形図を示す。図６は、第１分周比Ｎ１が２であり、第３分周比Ｎ３が３であり、第４分周比Ｎ４が１０２４である時の複数のシステムクロック信号の波形図を示す。実施例によって、各周波数分周器１３７−１〜１３７−４は、それぞれが互いに異なる周波数分周比を有する複数のサブ周波数分周器を含みうる。この際、複数のサブ周波数分周器のそれぞれの出力信号は、各コードＣＯＤＥ１〜ＣＯＤＥ４によって選択的に出力される。
【００７９】
図７は、図１に示されたアナログフロントエンドの動作方法を説明するためのフローチャートである。図１から図７を参照すると、第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬによって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力する（ステップＳ１０）。
【００８０】
第２選択回路３４ａ、３４ｂ、または３４ｃは、選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力することができる（ステップＳ２０）。ＡＤＣ３６は、第２選択回路３４ａ、３４ｂ、または３４ｃによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２から出力された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる（ステップＳ３０）。
【００８１】
図８は、図１に示されたデジタルＴＶシステムの動作方法を説明するためのフローチャートである。図１から図８を参照して、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号からシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させるチューナ２０と、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮまたは差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮからデジタルコードＡＦＥ＿ＯＵＴを発生させるＡＦＥ３０を含むデジタルＴＶシステム１０の動作方法が説明される。
【００８２】
チューナ２０は、ＲＦ信号からシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させる（ステップＳ２）。
【００８３】
ＡＦＥ３０のシングル差動変換器３２−１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮから差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを生成させる（ステップＳ４）。
【００８４】
第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬによって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを選択的にＡＤＣ３６に出力する（ステップＳ１０）。
【００８５】
第２選択回路３４ａ、３４ｂ、または３４ｃは、選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力することができる（ステップＳ２０）。
【００８６】
ＡＤＣ３６は、第２選択回路３４ａ、３４ｂ、または３４ｃによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２から出力された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる（ステップＳ３０）。
【００８７】
復調器４０は、デジタルコードＡＦＥ＿ＯＵＴを復調する（ステップＳ４０）。
【００８８】
デコーダ５０は、復調されたデジタルコードをデコーディングする（ステップＳ５０）。
【００８９】
図９は、図１に示されたアナログフロントエンドの製造方法を説明するためのフローチャートである。図１、図２、図３、及び図９を参照して、ＤＴＶのアナログフロントエンド３０の製造方法を説明すれば、次の通りである。
【００９０】
第１選択信号ＳＩＧ＿ＳＥＬ、例えば、動作モードを決定する信号によって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力する第１選択回路３２を半導体基板の第１領域に形成する（ステップＳ１１０）。
【００９１】
第２選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力する第２選択回路３４ａ、３４ｂ、または３４ｃを半導体基板の第２領域に形成する（ステップＳ１２０）。
【００９２】
第２選択回路３４ａ、３４ｂ、または３４ｃから出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換するアナログ−デジタル変換器３６を半導体基板の第３領域に形成する（ステップＳ１３０）。
【００９３】
ここで、各段階Ｓ１１０、Ｓ１２０、及びＳ１３０は、説明の便宜のために分離されたものであって、各段階Ｓ１１０、Ｓ１２０、及びＳ１３０は、ＡＦＥ３０の製造工程によって同時または互いに異なる時間に行われる。第１領域の少なくとも一部、第２領域の少なくとも一部、及び／または第３領域の少なくとも一部は、互いに水平的または垂直的に重畳されうる。
【００９４】
図１０は、図４に示されたデジタルＴＶシステムの動作を説明するためのフローチャートである。図４、図５、図６、及び図１０を参照して、デジタルＴＶシステム１０ａの動作を説明すれば、次の通りである。
【００９５】
フラクショナル−Ｎ位相同期ループ１３４は、ソースクロック信号ＣＬＫ＿ＩＮを用いて、ＰＬＬクロック信号を発生させる（ステップＳ２１０）。
【００９６】
選択器１３６は、選択信号ＳＥＬ２１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとＰＬＬクロック信号とのうちの何れか１つのクロック信号を選択的に出力する（ステップＳ２２０）。図３または図５に示したように、選択器１１３または１３６から出力されたクロック信号は、ＡＤＣ３６のサンプリングクロック信号として使われる。
【００９７】
デスキュー周波数分周器１３７は、第１選択器１３６から出力されたクロック信号ＤＣＬＫを用いて、図６に示したように、それぞれの間にスキューのない多数のシステムクロック信号、例えば、デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を生成させる（ステップＳ２３０）。
【００９８】
デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの立上りエッジ（または、立下りエッジ）と第１選択器１３６から出力されたクロック信号ＤＣＬＫの立上りエッジ（または、立下りエッジ）は、経時的に整列される。したがって、デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれと第１選択器１３６から出力されたクロック信号ＤＣＬＫとの間には、スキューが存在しない。
【００９９】
第２選択器１３９は、第２選択信号ＳＥＬ２２に応答して、第１選択器１３６から出力されたクロック信号ＤＣＬＫまたは第１周波数分周器１３７−２のクロック信号をサンプリングクロック信号ＡＤＣＣＬＫとして出力する（ステップＳ２４０）。
【０１００】
ＡＤＣ３６は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、差動アナログ信号をＭビットデジタルコードＡＦＥ＿ＯＵＴに変換する（ステップＳ２５０）。
【０１０１】
復調器４０−１は、ＡＦＥ３０−１から出力されたクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つを用いて、ＭビットデジタルコードＡＦＥ＿ＯＵＴを復調する（ステップＳ２６０）。
【０１０２】
図３を参照して前述したように、フラクショナル−Ｎ位相同期ループ１１１、選択器１１３、及びＡＤＣ３６を含む信号処理回路は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、アナログ差動信号をデジタルコードに変換することができるあらゆる信号処理回路に適用可能である。この際、信号処理回路に含まれた復調器は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、ＡＤＣ３６から出力されたデジタルコードを復調することができる。
【０１０３】
また、図５を参照して前述したように、フラクショナル−Ｎ位相同期ループ１３４、デスキュー周波数分周器１３７、多数の選択器１３６と１３９、及びＡＤＣ３６を含む信号処理回路は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、アナログ差動信号をデジタルコードに変換することができるあらゆる信号処理回路に適用可能である。
【０１０４】
この際、信号処理回路に含まれた復調器は、サンプリングクロック信号ＡＤＣＣＬＫとデスキュー周波数分周器１３７から出力されたクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２とのうちの少なくとも１つを用いて、ＡＤＣ３６から出力されたデジタルコードを復調することができる。
【産業上の利用可能性】
【０１０５】
本発明は、デジタルＴＶのアナログフロントエンドとそれを含むデジタルＴＶシステムに利用されうる。
【符号の説明】
【０１０６】
１０ ＤＴＶシステム、
２０ チューナ、
３０ アナログフロントエンド、
３２ 第１選択回路、
３４ａ〜ｃ 第２選択回路、
３６ アナログ−デジタル変換器、
４０ 復調器、
５０ デコーダ。
【技術分野】
【０００１】
本発明の実施例は、アナログフロントエンド（ａｎａｌｏｇ ｆｒｏｎｔ ｅｎｄ）に係り、特に、音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を選択的に処理することができるＤＴＶ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）のアナログフロントエンド、前記アナログフロントエンドを含むデジタルＴＶシステム（ｄｉｇｉｔａｌ ＴＶ ｓｙｓｔｅｍ）、及びこれらの動作方法に関する。
【背景技術】
【０００２】
ＤＴＶと呼ばれるデジタルテレビ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）は、アナログ（ａｎａｌｏｇ）信号を使う既存のテレビとは異なって、デジタル信号を使って、ビデオ（ｖｉｄｅｏ）とオーディオ（ａｕｄｉｏ）とを放送して受信することができる放送システムを言う。前記ＤＴＶは、デジタル方式で圧縮され（ｃｏｍｐｒｅｓｓｅｄ）、変調された（ｍｏｄｕｌａｔｅｄ）データを利用するので、ＤＴＶ用として設計されたテレビ受像機やセットトップボックス（ｓｅｔ−ｔｏｐ ｂｏｘ）を介してのみ視聴することができる。
【０００３】
デジタルテレビは、既存のテレビに比べて、幾つかの長所を有するが、それらのうち、最も重要な長所は、チャンネル（ｃｈａｎｎｅｌ）が占める帯域幅（ｂａｎｄｗｉｄｔｈ）を減らすことができるということである。また、マルチキャスティング（ｍｕｌｔｉｃａｓｔｉｎｇ、すなわち、１チャンネルに多様な番組（ｐｒｏｇｒａｍ）を同時に放送する機能）、及び電子番組ガイド（ｅｌｅｃｔｒｉｃ ｐｒｏｇｒａｍ ｇｕｉｄｅ、ＥＰＧ）も可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公開２０１０−０１１０３０７号公報
【特許文献２】大韓民国特許公開第２００６−０１０４５６１号公報
【特許文献３】特開２００３−１３４４１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的な課題は、音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を動作モードによって選択的に処理することができるＤＴＶのアナログフロントエンド、前記アナログフロントエンドを含むデジタルＴＶシステム、及びこれらの動作方法を提供するところにある。
【課題を解決するための手段】
【０００６】
本発明の実施例によるデジタル（ｄｉｇｉｔａｌ）ＴＶのアナログフロントエンドは、第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、を含む。
【０００７】
前記第１選択回路は、シングルエンド音声中間周波数信号を前記差動音声中間周波数信号に変換するためのシングル差動変換器（ｓｉｎｇｌｅ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）と、前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの何れか１つと前記差動ＴＶ放送信号のうちの何れか１つとを選択的に出力するための第１マルチプレクサと、前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの他の１つと前記差動ＴＶ放送信号のうちの他の１つとを選択的に出力するための第２マルチプレクサと、を含む。
【０００８】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号に直流（ＤＣ）レベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号を出力するためのＤＣ信号発生器と、前記第１差動音声中間周波数信号のそれぞれの利得を調節して、前記差動音声中間周波数信号を出力するためのプログラマブル利得増幅器（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）と、を含む。
【０００９】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号にＤＣレベルを設定し、ＤＣレベルが設定された前記差動音声中間周波数信号を出力する。
【００１０】
前記第２選択回路は、外部から入力されたソースクロック信号の周波数を分周するための周波数分周器と、クロック選択信号に応答して、前記ソースクロック信号または前記分周器から出力されたクロック信号を出力する第３マルチプレクサと、前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第４マルチプレクサと、を含む。
【００１１】
前記第２選択回路は、外部から入力されたソースクロック信号の周波数を分周するための第１周波数分周器と、クロック選択信号に応答して、前記ソースクロック信号または前記第１周波数分周器から出力されたクロック信号を出力する第３マルチプレクサと、前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、前記位相同期ループから出力されたクロック信号の周波数を分周するための第２周波数分周器と、前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号、前記第２周波数分周器から出力されたクロック信号、または前記位相同期ループから出力された前記クロック信号を出力する第４マルチプレクサと、を含む。
【００１２】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準、ＡＴＳＣ−Ｍ／Ｈ（ｍｏｂｉｌｅ／ｈａｎｄｈｅｌｄ）標準、ＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）標準、または１ｓｅｇ（ｈａｎｄｈｅｌｄ）標準に適した周波数であり得る。
【００１３】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準に適した周波数であり得る。
【００１４】
本発明の実施例によるデジタルＴＶシステムは、無線周波数信号からシングルエンド音声中間周波数信号と差動ＴＶ放送信号とを発生させるチューナと、前記シングルエンド音声中間周波数信号と前記差動ＴＶ放送信号とを選択的に処理するためのアナログフロントエンドと、前記アナログフロントエンドから出力されたデジタルコードを復調するための復調器と、を含む。
【００１５】
前記アナログフロントエンドは、第１選択信号に応答して、前記差動ＴＶ放送信号または前記シングルエンド音声中間周波数信号に基づいて生成された差動音声中間周波数信号を出力するための第１選択回路と、第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、を含む。
【００１６】
前記アナログフロントエンドと前記復調器は、１つの集積回路に集積されうる。
【００１７】
本発明の実施例による信号処理回路は、サンプリングクロック信号に応答して、差動アナログ信号をデジタルコードに変換するためのアナログ−デジタル変換器と、クロック信号を入力クロック信号として受信するフラクショナル（ｆｒａｃｔｉｏｎａｌ）−Ｎ位相同期ループと、第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、を含む。
【００１８】
前記信号処理回路は、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含む。
【００１９】
前記信号処理回路は、デジタルＴＶのアナログフロントエンドである。
【００２０】
前記信号処理回路は、前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調するための復調器をさらに含む。
【００２１】
本発明の実施例によるデジタルＴＶシステムは、サンプリングクロック信号によって差動アナログ信号をデジタルコードに変換するアナログフロントエンドと、前記デジタルコードを復調する復調器と、を含む。
【００２２】
前記アナログフロントエンドは、前記サンプリングクロック信号に応答して、前記差動アナログ信号を前記デジタルコードに変換するためのアナログ−デジタル変換器と、クロック信号を入力クロック信号として受信するフラクショナル−Ｎ位相同期ループと、第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、を含む。
【００２３】
実施例によって、前記アナログフロントエンドは、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、前記復調器は、前記サンプリングクロック信号と前記第１周波数分周器の出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調する。
【００２４】
他の実施例によって、前記アナログフロントエンドは、前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、前記第１選択器の前記出力クロックの周波数を第３分周比で分周するための第３周波数分周器と、第２選択信号に応答して、前記第１選択器から出力されたクロック信号または前記第２周波数分周器の出力クロック信号を前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、前記復調器は、前記サンプリングクロック信号、前記第１周波数分周器の前記出力クロック信号、及び前記第３周波数分周器の出力クロック信号のうちの少なくとも１つを用いて、前記デジタルコードを復調する。
【発明の効果】
【００２５】
本発明の実施例によるアナログフロントエンドは、動作モードによって音声中間周波数信号、差動デジタルＴＶ放送信号、及び差動アナログＴＶ放送信号を選択的に処理することができる。また、位相同期ループを含む前記アナログフロントエンドは、多様なＤＴＶ標準に汎用的に使うことができるロージッタ（ｌｏｗ ｊｉｔｔｅｒ）を含むサンプリング周波数を生成することができる。
【００２６】
本発明の実施例によるアナログフロントエンドは、デジタルＴＶシステムで使われる多様なシステムクロック信号と差動アナログ信号とをデジタルコードに変換することができるサンプリングクロック信号を同時に発生することができる。
【図面の簡単な説明】
【００２７】
本発明の詳細な説明で引用される図面をより十分に理解するために、各図面の詳細な説明が提供される。
【図１】本発明の一実施例によるデジタルＴＶシステムの概略的なブロック図を示す。
【図２】図１に示されたアナログフロントエンドの一実施例によるブロック図を示す。
【図３】図１に示されたアナログフロントエンドの他の実施例によるブロック図を示す。
【図４】本発明の他の実施例によるデジタルＴＶシステムの概略的なブロック図を示す。
【図５】図４に示されたアナログフロントエンドの一実施例によるブロック図を示す。
【図６】図５に示された複数のシステムクロック信号の波形図を示す。
【図７】図１に示されたアナログフロントエンドの動作方法を説明するためのフローチャートである。
【図８】図１に示されたデジタルＴＶシステムの動作方法を説明するためのフローチャートである。
【図９】図１に示されたアナログフロントエンドの製造方法を説明するためのフローチャートである。
【図１０】図４に示されたデジタルＴＶシステムの動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００２８】
以下、添付した図面を参照して、本発明を詳しく説明する。
【００２９】
図１は、本発明の実施例によるデジタルＴＶシステムの概略的なブロック図である。図１に示されたＤＴＶ（ｄｉｇｉｔａｌ ｔｅｌｅｖｉｓｉｏｎ）システム１０は、衛星用（ｓａｔｅｌｌｉｔｅ）ＤＴＶシステム、ケーブル用（ｃａｂｌｅ）ＤＴＶシステム、携帯用（ｈａｎｄｈｅｌｄ）ＤＴＶ、または地上波用（ｔｅｒｒｅｓｔｒｉａｌ）ＤＴＶシステムとして具現可能である。ＤＴＶシステム１０は、ＨＤ（ｈｉｇｈ−ｄｅｆｉｎｉｔｉｏｎ）ＴＶシステムを含む。携帯用ＤＴＶシステムは、携帯電話、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、タブレット（ｔａｂｌｅｔ）ＰＣ、車両用ナビゲーション装置、ＰＤＡ（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、またはＰＭＰ（ｐｏｒｔａｂｌｅ ｍｕｌｔｉｍｅｄｉａ ｐｌａｙｅｒ）に具現可能である。
【００３０】
ＤＴＶシステム１０は、チューナ（ｔｕｎｅｒ）２０、アナログフロントエンド（ＡＦＥ）３０、復調器（ｄｅｍｏｄｕｌａｔｏｒ）４０、及びデコーダ（ｄｅｃｏｄｅｒ）５０を含みうる。多様な実施例によって、ＡＦＥ３０、復調器４０、及びデコーダ５０は、１つの集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）に集積され、チューナ２０も、１つの集積回路に集積されることもある。
【００３１】
チューナ２０は、適した回路（ｃｉｒｃｕｉｔ）、ロジック（ｌｏｇｉｃ）、及び／またはコード（ｃｏｄｅ）を含み、無線周波数（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ、ＲＦ）信号（ＲＦ）を獲得し、これより数Ｍｈｚのキャリア（ｃａｒｒｉｅｒ）周波数を有するシングルエンド音声中間周波数信号（ｓｉｎｇｌｅ−ｅｎｄｅｄ ｓｏｕｎｄ ｉｎｔｅｒｍｅｄｉａｔｅ ｆｒｅｑｕｅｎｃｙ ｓｉｇｎａｌ）ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させうる。
【００３２】
差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮは、差動デジタルＴＶ放送信号、例えば、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号とを含みうる。また、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮは、差動アナログＴＶ放送信号、例えば、アナログビデオ信号とアナログ音声中間周波数信号とを含みうる。
【００３３】
実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、ヨーロッパ（Ｅｕｒｏｐｅ）のＤＴＶ標準であるＤＶＢ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｂｒｏａｄｃａｓｔｉｎｇ）ファミリー（ｆａｍｉｌｙ）、例えば、ＤＶＢ−Ｓ（衛星用）、ＤＶＢ−Ｔ（地上波用）、ＤＶＢ−Ｃ（ケーブル用）、ＤＶＢ−Ｈ（携帯用）、またはＤＶＢ−ＳＨ（Ｓａｔｅｌｌｉｔｅ ｓｅｒｖｉｃｅｓ ｔｏ Ｈａｎｄｈｅｌｄｓ）による信号であり得る。他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、北アメリカ（Ｎｏｒｔｈ Ａｍｅｒｉｃａ）のＤＴＶ標準であるＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）ファミリー、例えば、ＡＴＳＣ（地上波用／ケーブル用）、またはＡＴＳＣ−Ｍ／Ｈ（モバイル用（ｍｏｂｉｌｅ）／携帯用）に符合する信号であり得る。
【００３４】
また他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、日本（Ｊａｐａｎ）とラテンアメリカ（Ｌａｔｉｎ Ａｍｅｒｉｃａ）とのＤＴＶ標準であるＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）、例えば、ＩＳＤＢ−Ｓ（衛星用）、ＩＳＤＢ−Ｔ（地上波用）、ＩＳＤＢ−Ｃ（ケーブル用）、１ｓｅｇ（ｈａｎｄｈｅｌｄ）に適した信号であり得る。ここで、１ｓｅｇは、日本、チリ、ブラジル、ペルー、及びアルゼンチンで使う移動地上波デジタル音声中間周波数／ビデオ及びデータ放送サービスである。また他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、ブラジル（Ｂｒａｚｉｌ）、アルゼンチン（Ａｒｇｅｎｔｉｎａ）、チリ（Ｃｈｉｌｅ）、ペルー（Ｐｅｒｕ）、ベネズエラ（Ｖｅｎｅｚｕｅｌａ）、ボリビア（Ｂｏｌｉｖｉａ）、エクアドル（Ｅｃｕａｄｏｒ）、コスタリカ（Ｃｏｓｔａ Ｒｉｃａ）、ウルグアイ（Ｕｒｕｇｕａｙ）のＤＴＶ標準であるＩＳＤＢ−Ｔｂ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔ、Ｔｅｒｒｅｓｔｒｉａｌ、Ｂｒａｚｉｌｉａｎ ｖｅｒｓｉｏｎ）を満足する信号であり得る。
【００３５】
さらに他の実施例によって、差動デジタルＴＶ放送信号、すなわち、ＤＴＶビデオ信号とＤＴＶ音声中間周波数信号は、中国のＤＴＶ標準であるＣＤＭＢ−Ｔ／Ｈ（Ｃｈｉｎａ Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔ−Ｔｅｒｒｅｓｔｒｉａｌ／Ｈａｎｄｈｅｌｄ）、またはＣＭＭＢ（Ｃｈｉｎａ Ｍｏｂｉｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）を満足する信号であり得る。さらに他の実施例によって、差動デジタルＴＶ放送信号は、韓国のＤＴＶ標準であるＴ−ＤＭＢ（Ｔｅｒｒｅｓｔｒｉａｌ−Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）、またはＳ−ＤＭＢ（Ｓａｔｅｌｌｉｔｅ−Ｄｉｇｉｔａｌ Ｍｕｌｔｉｍｅｄｉａ Ｂｒｏａｄｃａｓｔｉｎｇ）を満足する信号であり得る。
【００３６】
さらに他の実施例によって、差動アナログＴＶ放送信号、すなわち、アナログビデオ信号とアナログ音声中間周波数信号は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）、ＰＡＬ（ｐｈａｓｅ ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）、またはＳＥＣＡＭ（Ｓｅｑｕｅｎｔｉａｌ Ｃｏｌｏｒ ｗｉｔｈＭｅｍｏｒｙ）に適した信号であり得る。
【００３７】
１つのチップ（ｃｈｉｐ）に集積されうるＡＦＥ３０は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを処理（例えば、アナログ−デジタル変換）し、該処理結果によって、デジタルコードＡＦＥ＿ＯＵＴを出力することができる。
【００３８】
復調器４０は、ＡＦＥ３０から出力されたデジタルコードＡＦＥ＿ＯＵＴを復調し、デコーダ５０は、復調器４０によって復調されたデジタルコードをデコーディングすることができる。
【００３９】
図２は、図１に示されたアナログフロントエンドの一実施例によるブロック図を示す。図１と図２とを参照すると、図１のＡＦＥ３０の一実施例であるＡＦＥ３０ａは、第１選択回路（または、第１処理回路）３２、第２選択回路（または、第２処理回路）３４ａ、及びアナログ−デジタル変換器（ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ ｃｏｎｖｅｒｔｅｒ、ＡＤＣ）３６を含む。
【００４０】
第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮ、またはシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮに基づいて生成された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを選択的に出力する。第２選択回路３４ａは、第２選択信号ＳＥＬ２に応答して、それぞれが互いに異なるサンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を有する多数のクロック信号のうちの何れか１つを選択的にＡＤＣ３６に出力する。
【００４１】
ＡＤＣ３６は、第２選択回路３４ａによって選択的に出力されたクロック信号のサンプリング周波数ｆ１、ｆ２、ｆ３、またはｆ４によって、第１選択回路３２の差動出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換することができる。デジタルコードＡＦＥ＿ＯＵＴは、Ｍ（Ｍは、自然数、例えば、Ｍ＝１０またはＭ＝１２）ビットであり得る。
【００４２】
第１選択回路３２は、シングル差動変換器３２−１、第１マルチプレクサ３２−２、及び第２マルチプレクサ３２−３を含む。
【００４３】
シングル差動変換器３２−１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮを差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮに変換する。シングル差動変換器３２−１は、直流（ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ、ＤＣ）信号発生器３２−１１とプログラマブル利得増幅器（ＰＧＡ）３２−１２とを含む。
【００４４】
ＤＣ信号発生器３２−１１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮにＤＣレベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮを出力する。
【００４５】
ＰＧＡ３２−１２は、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれの利得（ｇａｉｎ）を調節（例えば、増加または減少）して、差動音声中間周波数信号ＡＰとＡＮを出力する。ＤＣ信号発生器３２−１１で生成された第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのうちの何れか１つ（例えばＩＤＡＰ）は、第１マルチプレクサ３２−２に供給され、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのうちの他の１つ（例えばＩＤＡＮ）は、第２マルチプレクサ３２−３に供給される。
【００４６】
図２では、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれが、マルチプレクサ３２−２と３２−３のそれぞれの入力端子に供給される実施例が示されているが、実施例によって、第１差動音声中間周波数信号ＩＤＡＰとＩＤＡＮのそれぞれが、マルチプレクサ３２−２と３２−３のそれぞれの入力端子に供給されないこともある。
【００４７】
第１マルチプレクサ３２−２は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮのうちの何れか１つ（例えば、ＡＰまたはＩＤＡＰ）、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮのうちの何れか１つ（例えば、ＣＨＩＰ＿ＩＮＰ）を選択的にＡＤＣ３６に出力する。
【００４８】
第２マルチプレクサ３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮのうちの他の１つ（例えば、ＡＮまたはＩＤＡＮ）、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮのうちの他の１つ（例えば、ＣＨＩＰ＿ＩＮＮ）を選択的にＡＤＣ３６に出力する。第１選択信号ＳＩＧ＿ＳＥＬは、１ビットまたはそれ以上のビットを含みうる。
【００４９】
例えば、第１選択回路３２が、差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを出力（または、処理）する第１動作モード（ｍｏｄｅ）で動作する時、マルチプレクサ３２−２と３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、数Ｍｈｚのキャリア周波数を有する差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮをＡＤＣ３６に出力する。
【００５０】
しかし、第１選択回路３２が、差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力（または、処理）する第２動作モードで動作する時、マルチプレクサ３２−２と３２−３は、第１選択信号ＳＩＧ＿ＳＥＬに応答して、数十Ｍｈｚのキャリア周波数を有する差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをＡＤＣ３６に出力する。
【００５１】
第２選択回路３４ａは、第１周波数分周器（ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）３４−１、第３マルチプレクサ３４−２、位相同期ループ（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ、ＰＬＬ）３４−３、及び第４マルチプレクサ３４−５を含みうる。
【００５２】
第１周波数分周器３４−１は、外部から入力されたソースクロック（ｓｏｕｒｃｅ ｃｌｏｃｋ）信号ＣＬＫ＿ＩＮの第１周波数ｆ１をＫ（ここで、Ｋは、実数）−分周比で分周し、第２周波数ｆ２を有する分周クロック信号を発生させうる。
【００５３】
第３マルチプレクサ３４−２は、クロック選択信号ＳＥＬＣに応答して、ソースクロック信号ＣＬＫ＿ＩＮと第１周波数分周器３４−１から出力された分周クロック信号とを選択的に出力することができる。
【００５４】
ＰＬＬ３４−３は、第３マルチプレクサ３４−２から出力されたクロック信号を入力クロック信号として受信し、第３周波数ｆ３を有する低ジッタ（ｌｏｗ ｊｉｔｔｅｒ）ＰＬＬクロック信号を出力する。
【００５５】
第４マルチプレクサ３４−５は、第２選択信号ＳＥＬ２に応答して、第３マルチプレクサ３４−２から出力されたクロック信号とＰＬＬ３４−３から出力されたＰＬＬクロック信号とを選択的に出力する。クロック選択信号ＳＥＬＣまたは第２選択信号ＳＥＬ２は、１ビット（ｂｉｔ）またはそれ以上のビットを含みうる。
【００５６】
実施例によって、第２選択回路３４ａは、ＰＬＬ３４−３の外部に具現された第２周波数分周器３４−４をさらに含みうる。この際、第２周波数分周器３４−４は、ＰＬＬ３４−３から出力されたＰＬＬクロック信号の周波数ｆ３をＬ（ここで、Ｌは、実数）−分周比で分周し、第４周波数ｆ４を有する分周クロック信号を発生させうる。したがって、第４マルチプレクサ３４−５は、第２選択信号ＳＥＬ２によって互いに異なるサンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を有する多数のクロック信号のうちの何れか１つを選択的にＡＤＣ３６に出力する。
【００５７】
例えば、第１動作モードまたは第２動作モードで第２選択回路３４ａから出力されたクロック信号のサンプリング周波数ｆ１、ｆ２、ｆ３、またはｆ４のキャリア周波数は、数十ＭＨｚであり得る。しかし、各サンプリング（ｓａｍｐｌｉｎｇ）周波数ｆ１、ｆ２、ｆ３、またはｆ４のキャリア周波数は、設計仕様によって変わりうる。
【００５８】
図１と図２とに示したように、１つのＡＦＥ３０または３０ａは、動作モード（例えば、第１動作モードまたは第２動作モード）によって、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、または差動ＴＶ放送信号を選択的に処理することができる効果がある。
【００５９】
また、ＡＦＥ３０ａは、内部に具現されたＰＬＬ３４−３を用いて、多様なＤＴＶ標準による音声中間周波数信号ＳＩＦ＿ＩＮ、差動デジタルＴＶ放送信号、または差動アナログＴＶ放送信号をサンプリングすることができる各サンプリング周波数ｆ１、ｆ２、ｆ３、及びｆ４を発生させうるので、ＡＦＥ３０ａは、多様なＤＴＶ標準を使うＤＴＶに汎用的に使われる効果がある。実施例によって、第２選択回路３４ａから出力されたサンプリングクロック信号は、図１の復調器４０の動作クロック信号として提供されうる。
【００６０】
図３は、図１に示されたアナログフロントエンドの他の実施例によるブロック図を示す。図２と図３とを参照すると、図３に示された第２選択回路（または、第２処理回路）３４ｂを除けば、図３に示されたＡＦＥ３０ｂの構造と図２のＡＦＥ３０ａの構造は、実質的に同一である。
【００６１】
第２選択回路３４ｂは、フラクショナル−Ｎ（ｆｒａｃｔｉｏｎａｌ−Ｎ）位相同期ループ１１１と選択回路１１３とを含む。選択回路１１３は、マルチプレクサとして具現可能である。周波数合成器（ｆｒｅｑｕｅｎｃｙ ｓｙｎｔｈｅｓｉｚｅｒ）の一例として使われるフラクショナル−Ｎ（Ｎは、正の整数）位相同期ループ１１１は、ソースクロック信号ＣＬＫ＿ＩＮを入力クロック信号として受信し、クロック信号を発生させうる。フラクショナル−Ｎ位相同期ループ１１１は、ロックアップ時間（ｌｏｃｋ−ｕｐ ｔｉｍｅ）を短縮させることができるだけではなく、位相ノイズ（ｐｈａｓｅ ｎｏｉｓｅ）を減少させることができる。
【００６２】
選択回路１１３は、選択信号ＳＥＬ１１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとフラクショナル−Ｎ位相同期ループ１１から出力されたクロック信号とのうちの何れか１つをサンプリングクロック信号としてＡＤＣ３６に出力する。例えば、選択信号ＳＥＬ１１が、第１レベル（例えば、ローレベル）である時、選択回路１１１は、ソースクロック信号ＣＬＫ＿ＩＮを出力し、選択信号ＳＥＬ１１が、第２レベル（例えば、ハイレベル）である時、選択回路１１３は、フラクショナル−Ｎ位相同期ループ１１１の出力クロック信号を出力することができる。
【００６３】
ＡＤＣ３６は、第２選択回路３４ｂによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換することができる。実施例によって、第２選択回路３４ｂから出力されたサンプリングクロック信号は、図１の復調器４０の動作クロック信号として提供されうる。
【００６４】
図４は、本発明の他の実施例によるデジタルＴＶシステムの概略的なブロック図である。図４に示されたＤＴＶシステム１０ａは、図１に示されたＤＴＶシステム１０の他の例であって、チューナ２０、ＡＦＥ３０−１、復調器４０−１、及びデコーダ５０を含みうる。
【００６５】
ＡＦＥ３０−１は、サンプリングクロック信号ＡＤＣＣＬＫ以外に複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２をさらに発生させうる。サンプリングクロック信号ＡＤＣＣＬＫと複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの間には、図６に示したように、スキュー（ｓｋｅｗ）が存在しない。例えば、サンプリングクロック信号ＡＤＣＣＬＫの立上りエッジ（ｅｄｇｅ）（または、立下りエッジ）と複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの立上りエッジ（または、立下りエッジ）は、経時的に整列（ａｌｉｇｎ）される。これをサンプリングクロック信号ＡＤＣＣＬＫと複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれが、互いに同期したと表現することができる。
【００６６】
復調器４０−１は、複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２とサンプリングクロック信号ＡＤＣＣＬＫとのうちの少なくとも１つを用いて、デジタルコードＡＦＥ＿ＯＵＴを復調することができる。
【００６７】
図５は、図４に示されたアナログフロントエンドの一実施例によるブロック図を示す。図２と図５とを参照すると、図５に示された第２選択回路（または、第２処理回路）３４ｃを除けば、図５に示されたＡＦＥ３０ｃの構造と図２のＡＦＥ３０ａの構造は、実質的に同一である。
【００６８】
第２選択回路３４ｃは、フラクショナル−Ｎ位相同期ループ１３４、第１選択器１３６、デスキュー周波数分周器（ｄｅｓｋｅｗ ｆｒｅｑｕｅｎｃｙ ｄｉｖｉｄｅｒ）１３７、及び第２選択器１３９を含む。各選択器１３６と１３９は、マルチプレクサとして具現可能である。フラクショナル−Ｎ位相同期ループ１３４は、ソースクロック信号ＣＬＫ＿ＩＮを入力クロック信号として受信し、クロック信号を発生させうる。
【００６９】
第１選択器１３６は、第１選択信号ＳＥＬ２１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとフラクショナル−Ｎ位相同期ループ１３４の出力クロック信号とのうちの何れか１つを選択的に出力する。デスキュー周波数分周器１３７は、第１選択器１３６から出力されたクロック信号ＤＣＬＫの周波数を分周して、スキューのない複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を発生させる。この際、複数のシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの周波数は、互いに異なる。
【００７０】
デスキュー周波数分周器１３７は、第１周波数分周器１３７−１と第２周波数分周器１３７−２とを含む。第１周波数分周器１３７−１は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第１分周比Ｎ１で分周し、該分周された周波数を有する第１システムクロック信号ＳｙｓＣＬＫ０を発生させる。第２周波数分周器１３７−２は、第１周波数分周器１３７−２の出力クロック信号の周波数を第２分周比Ｎ２で分周する。
【００７１】
第１分周比Ｎ１は、自然数として外部から入力された第１コードＣＯＤＥ１によって調節され、第２分周比Ｎ２は、自然数として外部から入力された第２コードＣＯＤＥ２によって調節される。
【００７２】
デスキュー周波数分周器１３７は、第３周波数分周器１３７−３と第４周波数分周器１３７−４とをさらに含みうる。第３周波数分周器１３７−３は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第３分周比Ｎ３で分周し、該分周された周波数を有する第２システムクロック信号ＳｙｓＣＬＫ１を発生させる。第４周波数分周器１３７−４は、第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を第４分周比Ｎ４で分周し、該分周された周波数を有する第３システムクロック信号ＳｙｓＣＬＫ２を発生させる。
【００７３】
第３分周比Ｎ３は、自然数として外部から入力された第３コードＣＯＤＥ３によって調節され、第４分周比Ｎ４は、自然数として外部から入力された第４コードＣＯＤＥ４によって調節される。各分周比Ｎ１、Ｎ２、Ｎ３、及びＮ４は、リセット信号ＲＳＴによってリセットまたは初期化されうる。
【００７４】
図５では、説明の便宜上、３つのシステムクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を発生させるデスキュー周波数分周器１３７が示されたが、実施例によって、デスキュー周波数分周器１３７は、それぞれが第１選択器１３６の出力クロック信号ＤＣＬＫの周波数を互いに異なる分周比で分周することができる多数の周波数分周器をさらに含みうる。
【００７５】
第２選択器１３９は、第２選択信号ＳＥＬ２２に応答して、第１選択器１３６から出力されたクロック信号ＤＣＬＫまたは第２周波数分周器１３７−２から出力されたクロック信号をサンプリングクロック信号ＡＤＣＣＬＫとして出力する。したがって、ＡＤＣ３６は、第２選択器１３９から出力されたサンプリングクロック信号ＡＤＣＣＬＫに応答して、第１選択回路３２から出力された差動信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮ、ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる。
【００７６】
図４と図５とを参照すると、複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２は、復調器４０−１に供給されうる。この際、復調器４０−１は、ＡＦＥ３０−１から出力された複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つを用いて、デジタルコードＡＦＥ＿ＯＵＴを復調することができる。
【００７７】
他の実施例によって、ＡＦＥ３０−１、すなわち、第２選択回路３４ｃから出力された複数のクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つは、デコーダ５０の動作クロック信号として使われるか、またはＤＴＶシステム１０に具現された内部回路（図示せず）の動作クロック信号として使われる。
【００７８】
図６は、図５に示された複数のシステムクロック信号の波形図を示す。図６は、第１分周比Ｎ１が２であり、第３分周比Ｎ３が３であり、第４分周比Ｎ４が１０２４である時の複数のシステムクロック信号の波形図を示す。実施例によって、各周波数分周器１３７−１〜１３７−４は、それぞれが互いに異なる周波数分周比を有する複数のサブ周波数分周器を含みうる。この際、複数のサブ周波数分周器のそれぞれの出力信号は、各コードＣＯＤＥ１〜ＣＯＤＥ４によって選択的に出力される。
【００７９】
図７は、図１に示されたアナログフロントエンドの動作方法を説明するためのフローチャートである。図１から図７を参照すると、第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬによって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力する（ステップＳ１０）。
【００８０】
第２選択回路３４ａ、３４ｂ、または３４ｃは、選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力することができる（ステップＳ２０）。ＡＤＣ３６は、第２選択回路３４ａ、３４ｂ、または３４ｃによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２から出力された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる（ステップＳ３０）。
【００８１】
図８は、図１に示されたデジタルＴＶシステムの動作方法を説明するためのフローチャートである。図１から図８を参照して、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号からシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させるチューナ２０と、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮまたは差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮからデジタルコードＡＦＥ＿ＯＵＴを発生させるＡＦＥ３０を含むデジタルＴＶシステム１０の動作方法が説明される。
【００８２】
チューナ２０は、ＲＦ信号からシングルエンド音声中間周波数信号ＳＩＦ＿ＩＮ、及び／または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを発生させる（ステップＳ２）。
【００８３】
ＡＦＥ３０のシングル差動変換器３２−１は、シングルエンド音声中間周波数信号ＳＩＦ＿ＩＮから差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮを生成させる（ステップＳ４）。
【００８４】
第１選択回路３２は、第１選択信号ＳＩＧ＿ＳＥＬによって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを選択的にＡＤＣ３６に出力する（ステップＳ１０）。
【００８５】
第２選択回路３４ａ、３４ｂ、または３４ｃは、選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力することができる（ステップＳ２０）。
【００８６】
ＡＤＣ３６は、第２選択回路３４ａ、３４ｂ、または３４ｃによって選択的に出力されたクロック信号のサンプリング周波数によって、第１選択回路３２から出力された差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮをデジタルコードＡＦＥ＿ＯＵＴに変換することができる（ステップＳ３０）。
【００８７】
復調器４０は、デジタルコードＡＦＥ＿ＯＵＴを復調する（ステップＳ４０）。
【００８８】
デコーダ５０は、復調されたデジタルコードをデコーディングする（ステップＳ５０）。
【００８９】
図９は、図１に示されたアナログフロントエンドの製造方法を説明するためのフローチャートである。図１、図２、図３、及び図９を参照して、ＤＴＶのアナログフロントエンド３０の製造方法を説明すれば、次の通りである。
【００９０】
第１選択信号ＳＩＧ＿ＳＥＬ、例えば、動作モードを決定する信号によって差動音声中間周波数信号ＡＰとＡＮ、またはＩＤＡＰとＩＤＡＮ、または差動ＴＶ放送信号ＣＨＩＰ＿ＩＮＰとＣＨＩＰ＿ＩＮＮを出力する第１選択回路３２を半導体基板の第１領域に形成する（ステップＳ１１０）。
【００９１】
第２選択信号ＳＥＬ２、ＳＥＬ１１、またはＳＥＬ２２によって、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを選択的に出力する第２選択回路３４ａ、３４ｂ、または３４ｃを半導体基板の第２領域に形成する（ステップＳ１２０）。
【００９２】
第２選択回路３４ａ、３４ｂ、または３４ｃから出力されたクロック信号のサンプリング周波数によって、第１選択回路３２の出力信号をデジタルコードＡＦＥ＿ＯＵＴに変換するアナログ−デジタル変換器３６を半導体基板の第３領域に形成する（ステップＳ１３０）。
【００９３】
ここで、各段階Ｓ１１０、Ｓ１２０、及びＳ１３０は、説明の便宜のために分離されたものであって、各段階Ｓ１１０、Ｓ１２０、及びＳ１３０は、ＡＦＥ３０の製造工程によって同時または互いに異なる時間に行われる。第１領域の少なくとも一部、第２領域の少なくとも一部、及び／または第３領域の少なくとも一部は、互いに水平的または垂直的に重畳されうる。
【００９４】
図１０は、図４に示されたデジタルＴＶシステムの動作を説明するためのフローチャートである。図４、図５、図６、及び図１０を参照して、デジタルＴＶシステム１０ａの動作を説明すれば、次の通りである。
【００９５】
フラクショナル−Ｎ位相同期ループ１３４は、ソースクロック信号ＣＬＫ＿ＩＮを用いて、ＰＬＬクロック信号を発生させる（ステップＳ２１０）。
【００９６】
選択器１３６は、選択信号ＳＥＬ２１に応答して、ソースクロック信号ＣＬＫ＿ＩＮとＰＬＬクロック信号とのうちの何れか１つのクロック信号を選択的に出力する（ステップＳ２２０）。図３または図５に示したように、選択器１１３または１３６から出力されたクロック信号は、ＡＤＣ３６のサンプリングクロック信号として使われる。
【００９７】
デスキュー周波数分周器１３７は、第１選択器１３６から出力されたクロック信号ＤＣＬＫを用いて、図６に示したように、それぞれの間にスキューのない多数のシステムクロック信号、例えば、デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２を生成させる（ステップＳ２３０）。
【００９８】
デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれの立上りエッジ（または、立下りエッジ）と第１選択器１３６から出力されたクロック信号ＤＣＬＫの立上りエッジ（または、立下りエッジ）は、経時的に整列される。したがって、デスキュークロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のそれぞれと第１選択器１３６から出力されたクロック信号ＤＣＬＫとの間には、スキューが存在しない。
【００９９】
第２選択器１３９は、第２選択信号ＳＥＬ２２に応答して、第１選択器１３６から出力されたクロック信号ＤＣＬＫまたは第１周波数分周器１３７−２のクロック信号をサンプリングクロック信号ＡＤＣＣＬＫとして出力する（ステップＳ２４０）。
【０１００】
ＡＤＣ３６は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、差動アナログ信号をＭビットデジタルコードＡＦＥ＿ＯＵＴに変換する（ステップＳ２５０）。
【０１０１】
復調器４０−１は、ＡＦＥ３０−１から出力されたクロック信号ＡＤＣＣＬＫ、ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２のうちの少なくとも１つを用いて、ＭビットデジタルコードＡＦＥ＿ＯＵＴを復調する（ステップＳ２６０）。
【０１０２】
図３を参照して前述したように、フラクショナル−Ｎ位相同期ループ１１１、選択器１１３、及びＡＤＣ３６を含む信号処理回路は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、アナログ差動信号をデジタルコードに変換することができるあらゆる信号処理回路に適用可能である。この際、信号処理回路に含まれた復調器は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、ＡＤＣ３６から出力されたデジタルコードを復調することができる。
【０１０３】
また、図５を参照して前述したように、フラクショナル−Ｎ位相同期ループ１３４、デスキュー周波数分周器１３７、多数の選択器１３６と１３９、及びＡＤＣ３６を含む信号処理回路は、サンプリングクロック信号ＡＤＣＣＬＫを用いて、アナログ差動信号をデジタルコードに変換することができるあらゆる信号処理回路に適用可能である。
【０１０４】
この際、信号処理回路に含まれた復調器は、サンプリングクロック信号ＡＤＣＣＬＫとデスキュー周波数分周器１３７から出力されたクロック信号ＳｙｓＣＬＫ０、ＳｙｓＣＬＫ１、及びＳｙｓＣＬＫ２とのうちの少なくとも１つを用いて、ＡＤＣ３６から出力されたデジタルコードを復調することができる。
【産業上の利用可能性】
【０１０５】
本発明は、デジタルＴＶのアナログフロントエンドとそれを含むデジタルＴＶシステムに利用されうる。
【符号の説明】
【０１０６】
１０ ＤＴＶシステム、
２０ チューナ、
３０ アナログフロントエンド、
３２ 第１選択回路、
３４ａ〜ｃ 第２選択回路、
３６ アナログ−デジタル変換器、
４０ 復調器、
５０ デコーダ。
【特許請求の範囲】
【請求項１】
第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路と、
第２選択信号に応答して、それぞれが互いに異なるサンプリング（ｓａｍｐｌｉｎｇ）周波数を有する多数のクロック（ｃｌｏｃｋ）信号のうちの何れか１つを出力する第２選択回路と、
前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコード（ｄｉｇｉｔａｌ ｃｏｄｅ）に変換するためのアナログ−デジタル（ａｎａｌｏｇ−ｄｉｇｉｔａｌ）変換器と、
を含むデジタル（ｄｉｇｉｔａｌ）ＴＶのアナログフロントエンド（ａｎａｌｏｇ ｆｒｏｎｔ ｅｎｄ）。
【請求項２】
前記第１選択回路は、
シングルエンド（ｓｉｎｇｌｅｄ−ｅｎｄｅｄ）音声中間周波数信号を前記差動音声中間周波数信号に変換するためのシングル差動変換器（ｓｉｎｇｌｅ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）と、
前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの何れか１つと前記差動ＴＶ放送信号のうちの何れか１つとを選択的に出力するための第１マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）と、
前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの他の１つと前記差動ＴＶ放送信号のうちの他の１つとを選択的に出力するための第２マルチプレクサと、
を含む請求項１に記載のデジタルＴＶのアナログフロントエンド。
【請求項３】
前記シングル差動変換器は、
前記シングルエンド音声中間周波数信号に直流（ＤＣ）レベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号を出力するためのＤＣ信号発生器と、
前記第１差動音声中間周波数信号のそれぞれの利得を調節して、前記差動音声中間周波数信号を出力するためのプログラマブル利得増幅器（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）と、
を含む請求項２に記載のデジタルＴＶのアナログフロントエンド。
【請求項４】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号にＤＣレベルを設定し、ＤＣレベルが設定された前記差動音声中間周波数信号を出力する請求項２に記載のデジタルＴＶのアナログフロントエンド。
【請求項５】
前記第２選択回路は、
外部から入力されたソースクロック（ｓｏｕｒｃｅ ｃｌｏｃｋ）信号の周波数を分周するための周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記分周器から出力されたクロック信号を出力する第３マルチプレクサと、
前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループ（ｌｏｏｐ）と、
前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第４マルチプレクサと、
を含む請求項１〜４のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項６】
前記第２選択回路は、
外部から入力されたソースクロック信号の周波数を分周するための第１周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記第１周波数分周器から出力されたクロック信号を出力する第３マルチプレクサと、
前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、
前記位相同期ループから出力されたクロック信号の周波数を分周するための第２周波数分周器と、
前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号、前記第２周波数分周器から出力されたクロック信号、または前記位相同期ループから出力された前記クロック信号を出力する第４マルチプレクサと、
を含む請求項１〜４のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項７】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準、ＡＴＳＣ−Ｍ／Ｈ（ｍｏｂｉｌｅ／ｈａｎｄｈｅｌｄ）標準、ＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）標準、または１ｓｅｇ（ｈａｎｄｈｅｌｄ）標準に適した請求項１〜６のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項８】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準に適した請求項１〜６のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項９】
ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号からシングルエンド音声中間周波数信号と差動ＴＶ放送信号とを発生させるチューナ（ｔｕｎｅｒ）と、
前記シングルエンド音声中間周波数信号と前記差動ＴＶ放送信号とを選択的に処理するためのアナログフロントエンドと、
前記アナログフロントエンドから出力されたデジタルコードを復調するための復調器と、を含み、
前記アナログフロントエンドは、
第１選択信号に応答して、前記差動ＴＶ放送信号または前記シングルエンド音声中間周波数信号に基づいて生成された差動音声中間周波数信号を出力するための第１選択回路と、
第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、
前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、
を含むデジタルＴＶシステム。
【請求項１０】
前記第２選択回路は、
外部から入力されたソースクロック信号の周波数を分周するための周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記周波数分周器から出力されたクロック信号を出力する第１マルチプレクサと、
前記第１マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、
前記第２選択信号に応答して、前記第１マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第２マルチプレクサと、
を含む請求項９に記載のデジタルＴＶシステム。
【請求項１１】
前記アナログフロントエンドと前記復調器は、１つの集積回路に集積される請求項９または１０に記載のデジタルＴＶシステム。
【請求項１２】
サンプリングクロック信号に応答して、差動アナログ信号をデジタルコードに変換するためのアナログ−デジタル変換器と、
クロック信号を入力クロック信号として受信するフラクショナル（ｆｒａｃｔｉｏｎａｌ）−Ｎ位相同期ループと、
第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、
を含む信号処理回路。
【請求項１３】
前記信号処理回路は、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、
をさらに含む請求項１２に記載の信号処理回路。
【請求項１４】
前記信号処理回路は、デジタルＴＶのアナログフロントエンドである請求項１３に記載の信号処理回路。
【請求項１５】
前記信号処理回路は、前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調するための復調器をさらに含む請求項１３に記載の信号処理回路。
【請求項１６】
前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号は、互いに同期した請求項１３に記載の信号処理回路。
【請求項１７】
サンプリングクロック信号によって、差動アナログ信号をデジタルコードに変換するアナログフロントエンドと、
前記デジタルコードを復調する復調器と、を含み、
前記アナログフロントエンドは、
前記サンプリングクロック信号に応答して、前記差動アナログ信号を前記デジタルコードに変換するためのアナログ−デジタル変換器と、
クロック信号を入力クロック信号として受信するフラクショナル−Ｎ位相同期ループと、
第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、
を含むデジタルＴＶシステム。
【請求項１８】
前記アナログフロントエンドは、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、
前記復調器は、前記サンプリングクロック信号と前記第１周波数分周器の出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調する請求項１７に記載のデジタルＴＶシステム。
【請求項１９】
前記アナログフロントエンドは、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
前記第１選択器の前記出力クロックの周波数を第３分周比で分周するための第３周波数分周器と、
第２選択信号に応答して、前記第１選択器から出力されたクロック信号または前記第２周波数分周器の出力クロック信号を前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、
前記復調器は、前記サンプリングクロック信号、前記第１周波数分周器の前記出力クロック信号、及び前記第３周波数分周器の出力クロック信号のうちの少なくとも１つを用いて、前記デジタルコードを復調する請求項１７に記載のデジタルＴＶシステム。
【請求項１】
第１選択信号に応答して、差動音声中間周波数信号または差動ＴＶ放送信号を出力するための第１選択回路と、
第２選択信号に応答して、それぞれが互いに異なるサンプリング（ｓａｍｐｌｉｎｇ）周波数を有する多数のクロック（ｃｌｏｃｋ）信号のうちの何れか１つを出力する第２選択回路と、
前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコード（ｄｉｇｉｔａｌ ｃｏｄｅ）に変換するためのアナログ−デジタル（ａｎａｌｏｇ−ｄｉｇｉｔａｌ）変換器と、
を含むデジタル（ｄｉｇｉｔａｌ）ＴＶのアナログフロントエンド（ａｎａｌｏｇ ｆｒｏｎｔ ｅｎｄ）。
【請求項２】
前記第１選択回路は、
シングルエンド（ｓｉｎｇｌｅｄ−ｅｎｄｅｄ）音声中間周波数信号を前記差動音声中間周波数信号に変換するためのシングル差動変換器（ｓｉｎｇｌｅ−ｔｏ−ｄｉｆｆｅｒｅｎｔｉａｌ ｃｏｎｖｅｒｔｅｒ）と、
前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの何れか１つと前記差動ＴＶ放送信号のうちの何れか１つとを選択的に出力するための第１マルチプレクサ（ｍｕｌｔｉｐｌｅｘｅｒ）と、
前記第１選択信号に応答して、前記差動音声中間周波数信号のうちの他の１つと前記差動ＴＶ放送信号のうちの他の１つとを選択的に出力するための第２マルチプレクサと、
を含む請求項１に記載のデジタルＴＶのアナログフロントエンド。
【請求項３】
前記シングル差動変換器は、
前記シングルエンド音声中間周波数信号に直流（ＤＣ）レベルを設定し、ＤＣレベルが設定された第１差動音声中間周波数信号を出力するためのＤＣ信号発生器と、
前記第１差動音声中間周波数信号のそれぞれの利得を調節して、前記差動音声中間周波数信号を出力するためのプログラマブル利得増幅器（Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ、ＰＧＡ）と、
を含む請求項２に記載のデジタルＴＶのアナログフロントエンド。
【請求項４】
前記シングル差動変換器は、前記シングルエンド音声中間周波数信号にＤＣレベルを設定し、ＤＣレベルが設定された前記差動音声中間周波数信号を出力する請求項２に記載のデジタルＴＶのアナログフロントエンド。
【請求項５】
前記第２選択回路は、
外部から入力されたソースクロック（ｓｏｕｒｃｅ ｃｌｏｃｋ）信号の周波数を分周するための周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記分周器から出力されたクロック信号を出力する第３マルチプレクサと、
前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループ（ｌｏｏｐ）と、
前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第４マルチプレクサと、
を含む請求項１〜４のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項６】
前記第２選択回路は、
外部から入力されたソースクロック信号の周波数を分周するための第１周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記第１周波数分周器から出力されたクロック信号を出力する第３マルチプレクサと、
前記第３マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、
前記位相同期ループから出力されたクロック信号の周波数を分周するための第２周波数分周器と、
前記第２選択信号に応答して、前記第３マルチプレクサから出力された前記クロック信号、前記第２周波数分周器から出力されたクロック信号、または前記位相同期ループから出力された前記クロック信号を出力する第４マルチプレクサと、
を含む請求項１〜４のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項７】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準、ＡＴＳＣ−Ｍ／Ｈ（ｍｏｂｉｌｅ／ｈａｎｄｈｅｌｄ）標準、ＩＳＤＢ（Ｉｎｔｅｇｒａｔｅｄ Ｓｅｒｖｉｃｅｓ Ｄｉｇｉｔａｌ Ｂｒｏａｄｃａｓｔｉｎｇ）標準、または１ｓｅｇ（ｈａｎｄｈｅｌｄ）標準に適した請求項１〜６のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項８】
前記差動ＴＶ放送信号のそれぞれの周波数と前記第２選択回路から出力された前記クロック信号の前記サンプリング周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｙｓｔｅｍ Ｃｏｍｍｉｔｔｅｅ）標準に適した請求項１〜６のいずれか一項に記載のデジタルＴＶのアナログフロントエンド。
【請求項９】
ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号からシングルエンド音声中間周波数信号と差動ＴＶ放送信号とを発生させるチューナ（ｔｕｎｅｒ）と、
前記シングルエンド音声中間周波数信号と前記差動ＴＶ放送信号とを選択的に処理するためのアナログフロントエンドと、
前記アナログフロントエンドから出力されたデジタルコードを復調するための復調器と、を含み、
前記アナログフロントエンドは、
第１選択信号に応答して、前記差動ＴＶ放送信号または前記シングルエンド音声中間周波数信号に基づいて生成された差動音声中間周波数信号を出力するための第１選択回路と、
第２選択信号に応答して、それぞれが互いに異なるサンプリング周波数を有する多数のクロック信号のうちの何れか１つを出力する第２選択回路と、
前記第２選択回路から出力されたクロック信号のサンプリング周波数によって、前記第１選択回路の出力信号をデジタルコードに変換するためのアナログ−デジタル変換器と、
を含むデジタルＴＶシステム。
【請求項１０】
前記第２選択回路は、
外部から入力されたソースクロック信号の周波数を分周するための周波数分周器と、
クロック選択信号に応答して、前記ソースクロック信号または前記周波数分周器から出力されたクロック信号を出力する第１マルチプレクサと、
前記第１マルチプレクサから出力されたクロック信号を入力クロック信号として受信する位相同期ループと、
前記第２選択信号に応答して、前記第１マルチプレクサから出力された前記クロック信号または前記位相同期ループから出力されたクロック信号を出力する第２マルチプレクサと、
を含む請求項９に記載のデジタルＴＶシステム。
【請求項１１】
前記アナログフロントエンドと前記復調器は、１つの集積回路に集積される請求項９または１０に記載のデジタルＴＶシステム。
【請求項１２】
サンプリングクロック信号に応答して、差動アナログ信号をデジタルコードに変換するためのアナログ−デジタル変換器と、
クロック信号を入力クロック信号として受信するフラクショナル（ｆｒａｃｔｉｏｎａｌ）−Ｎ位相同期ループと、
第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、
を含む信号処理回路。
【請求項１３】
前記信号処理回路は、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、
をさらに含む請求項１２に記載の信号処理回路。
【請求項１４】
前記信号処理回路は、デジタルＴＶのアナログフロントエンドである請求項１３に記載の信号処理回路。
【請求項１５】
前記信号処理回路は、前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調するための復調器をさらに含む請求項１３に記載の信号処理回路。
【請求項１６】
前記第２選択器から出力された前記サンプリングクロック信号と前記第１周波数分周器の前記出力クロック信号は、互いに同期した請求項１３に記載の信号処理回路。
【請求項１７】
サンプリングクロック信号によって、差動アナログ信号をデジタルコードに変換するアナログフロントエンドと、
前記デジタルコードを復調する復調器と、を含み、
前記アナログフロントエンドは、
前記サンプリングクロック信号に応答して、前記差動アナログ信号を前記デジタルコードに変換するためのアナログ−デジタル変換器と、
クロック信号を入力クロック信号として受信するフラクショナル−Ｎ位相同期ループと、
第１選択信号に応答して、前記クロック信号と前記フラクショナル−Ｎ位相同期ループの出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第１選択器と、
を含むデジタルＴＶシステム。
【請求項１８】
前記アナログフロントエンドは、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
第２選択信号に応答して、前記第１選択器の前記出力クロック信号と前記第２周波数分周器の出力クロック信号とのうちの何れか１つを前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、
前記復調器は、前記サンプリングクロック信号と前記第１周波数分周器の出力クロック信号とのうちの少なくとも１つを用いて、前記デジタルコードを復調する請求項１７に記載のデジタルＴＶシステム。
【請求項１９】
前記アナログフロントエンドは、
前記第１選択器の出力クロック信号の周波数を第１分周比で分周するための第１周波数分周器と、
前記第１周波数分周器の出力クロック信号の周波数を第２分周比で分周するための第２周波数分周器と、
前記第１選択器の前記出力クロックの周波数を第３分周比で分周するための第３周波数分周器と、
第２選択信号に応答して、前記第１選択器から出力されたクロック信号または前記第２周波数分周器の出力クロック信号を前記サンプリングクロック信号として出力するための第２選択器と、をさらに含み、
前記復調器は、前記サンプリングクロック信号、前記第１周波数分周器の前記出力クロック信号、及び前記第３周波数分周器の出力クロック信号のうちの少なくとも１つを用いて、前記デジタルコードを復調する請求項１７に記載のデジタルＴＶシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１２−２２７９３１（Ｐ２０１２−２２７９３１Ａ）
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願番号】特願２０１２−９４９６４（Ｐ２０１２−９４９６４）
【出願日】平成２４年４月１８日（２０１２．４．１８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２４年１１月１５日（２０１２．１１．１５）
【国際特許分類】
【出願日】平成２４年４月１８日（２０１２．４．１８）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ−ｒｏ，Ｙｅｏｎｇｔｏｎｇ−ｇｕ，Ｓｕｗｏｎ−ｓｉ，Ｇｙｅｏｎｇｇｉ−ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]