ＩＣカード
【課題】 回路設計上の制約が多い場合でも、キャリアに生じるノイズを低減可能に構成された非接触式ＩＣカードを提供する。
【解決手段】 リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、を備え、制御回路が、機能回路における第１処理動作の実行前の消費電力に対し、実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行開始直前に、判定変動量より小さい変動量で消費電力を段階的に増加させ、第１処理動作の実行後の消費電力に対し、実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行する。
【解決手段】 リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、を備え、制御回路が、機能回路における第１処理動作の実行前の消費電力に対し、実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行開始直前に、判定変動量より小さい変動量で消費電力を段階的に増加させ、第１処理動作の実行後の消費電力に対し、実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うＩＣカードに関する。
【背景技術】
【０００２】
ＩＣカードは、定期券や社員証、キャッシュカード等に使用されており、従来の磁気カード等に比べてセキュリティ性に優れていることから、今後より普及していく事が考えられる。
【０００３】
ＩＣカードには、データ通信の方式の違いにより接触式と非接触式があり、非接触式ＩＣカードとリーダ／ライタ装置とのデータ通信方式には、例えば、振幅変調、位相変調、或いは、周波数変調等がある。非接触式ＩＣカードは、リーダ／ライタ装置の所定のデータ通信部に近付けられることにより、リーダ／ライタ装置から、伝送データを受け付けることが可能になる。
【０００４】
ここで、図７は、非接触式ＩＣカード１００の概略構成例を示している。図７に示すＩＣカード１００は、ＩＣカード１００の各種機能を実現するプログラム等を格納したＲＯＭ１５（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ１４（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、不揮発性メモリの一例としてのフラッシュメモリ１３、ＩＣカード１００の各種機能回路及びＣＰＵ１１０にクロック信号を出力するクロック信号生成回路１１１、ＩＣカード１００に搭載された各機能回路を制御するＣＰＵ１１０（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、リーダ／ライタ装置２とデータ通信を行い、リーダ／ライタ装置２から電力供給を受けるための通信インターフェース１２を備えて構成されている。
【０００５】
図７に示す非接触式ＩＣカード１００は、振幅変調によるデータ通信を可能に構成されており、リーダ／ライタ装置２から、コマンド等の情報を含む伝送データに応じて振幅変調された搬送波（キャリア）を受信し、当該キャリアを復調して伝送データを復元する。また、非接触式ＩＣカード１００は、受け付けた伝送データに基づいて処理を行い、その結果に基づいて振幅変調したキャリアをリーダ／ライタ装置２に送信する。
【０００６】
ここで、図８は、振幅変調によるデータ通信を行う場合のキャリア（搬送波）の波形例を示している。振幅変調では、振幅差によりデータを表すが、図８に示すキャリア波形の場合、所定のデータ値を示す振幅Ｖａに対する他のデータ値を示す振幅Ｖｂの振幅差ΔＶ＝Ｖａ−Ｖｂが、約１０％となるように設定されている。また、図９は、ＩＣカード１００とリーダ／ライタ装置２とのデータ通信における伝送データの構造を示している。図９に示す伝送データは、データ通信の同期を取るための規定のデータ列で構成されるプリアンブル部、コマンド等の情報を示すデータ列からなるデータ部、チェックサムが格納されたＣＲＣ部を備えて構成されている。
【０００７】
ところで、振幅変調によるデータ通信を行う非接触式ＩＣカード１００では、例えば、ＩＣカード１００内に搭載された不揮発性メモリに対する書き込み処理等、消費電力の比較的高い処理動作を行うと、電源電圧を変動させ、これに起因して、通信インターフェース１２におけるキャリアにノイズを生じさせ変動させる場合がある。キャリアのノイズによる変動量が大きい場合には、リーダ／ライタ装置２において復調が正常に行えず、通信エラーを引き起こす可能性がある。
【０００８】
具体的には、例えば、図８に示すキャリアの場合、本来振幅Ｖａである期間にノイズが発生し、キャリアの振幅が１０％程度減少した場合、ＩＣカード１００から出力されるキャリアの振幅は、本来的には振幅Ｖａであるが、ノイズにより振幅Ｖｂ程度となる可能性がある。この場合、リーダ／ライタ装置２において、振幅Ｖａに対応する値ではなく振幅Ｖｂに対応する値に誤復調され、或いは、復調が正常に行えず、通信エラーを引き起こす可能性が高い。従って、ＩＣカード１００内に搭載された各種機能回路の処理動作による消費電力の変動に起因するノイズの影響を低減するための様々な技術が提案されている。
【０００９】
非接触式ＩＣカードにおける消費電力の変動に起因するキャリアへのノイズの影響を低減するための技術としては、例えば、ＩＣカードに搭載された機能回路において消費電力の大きい処理動作を行う場合等、ノイズの発生が予測されるタイミングにおいて、電源電圧の変動による影響を受けない制御信号にダミー信号を挿入し、当該タイミングにおいてリーダ／ライタ装置から受信したキャリアの復調を制限することにより、誤復調を防止する非接触式ＩＣカードが提案されている（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００５−１４２８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したように、非接触式ＩＣカードは、今後より普及していく事が考えられ、セキュリティ性の高い用途で使用されることが考えられることから、より信頼性を向上させることが望まれており、リーダ／ライタ装置とのデータ通信の通信精度をより向上させることが望まれている。
【００１２】
リーダ／ライタ装置とのデータ通信の通信精度をより向上させるためには、非接触式ＩＣカードにおいて、リーダ／ライタ装置に送信するキャリアのノイズを低減させることが望ましい。リーダ／ライタ装置に送信するキャリアのノイズを低減させ、リーダ／ライタ装置における誤復調を低減することができれば、受信したキャリアのノイズによる影響を低減させる上記特許文献１に記載の非接触式ＩＣカードの構成と組み合わせることにより、より通信精度を向上させることができる。
【００１３】
尚、リーダ／ライタ装置に送信するキャリアのノイズを低減させるためには、ノイズに起因するキャリアの変動量を低減するために、ノイズの発生要因である消費電力の変動を抑える必要がある。しかしながら、非接触式ＩＣカードは、回路設計上の制約が多いことから、消費電力の変動を抑えることが困難であるという問題があった。
【００１４】
本発明は上記の問題に鑑みてなされたものであり、その目的は、回路設計上の制約が多い場合でも、送信キャリアに生じるノイズを低減可能に構成された非接触式ＩＣカードを提供する点にある。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されていることを第１の特徴とする。
【００１６】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを第２の特徴とする。
【００１７】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させ、前記第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が前記判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを第３の特徴とする。
【００１８】
上記何れかの特徴の本発明に係るＩＣカードは、クロック信号の周波数を切り替え可能に構成されたクロック信号生成回路を備え、前記制御回路が、前記消費電力制御処理において、前記クロック信号生成回路を制御して、前記クロック信号の動作周波数を段階的に切り替えることを第４の特徴とする。
【００１９】
上記特徴の本発明に係るＩＣカードは、前記制御回路が、前記消費電力制御処理において、消費電力を段階的に増加させる場合に、前記クロック信号の周波数を段階的に増加させ、消費電力を段階的に減少させる場合に、前記クロック信号の周波数を段階的に減少させることを第５の特徴とする。
【００２０】
上記第１〜第３の特徴の本発明に係るＩＣカードは、前記制御回路が、前記消費電力制御処理において、前記第１処理動作の実行中における消費電力との差が前記判定変動量より小さく、且つ、前記処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、前記機能回路における各処理動作の動作順序を再設定することを第６の特徴とする。
【発明の効果】
【００２１】
上記特徴のＩＣカードによれば、制御回路が、ＩＣカード内における消費電力の変動量が所定の判定変動量より大きくなる場合に、ＩＣカード内における消費電力が判定変動量より小さい変動量で段階的に変動するように、ＩＣカード内の各機能回路を制御する消費電力制御処理を行うように構成したので、ＩＣカード内における消費電力の変動に起因するキャリアの振幅の変動量を低減することが可能になる。
【００２２】
リーダ／ライタ装置では、振幅の変動量によりデータ値を判定して伝送データを復調することから、上記特徴のＩＣカードの如く、消費電力制御処理により、ＩＣカード内における消費電力の変動に起因するキャリアの振幅の変動（ノイズ）を低減するように構成すれば、ノイズによる振幅の変動がデータ値の遷移として検出されるのを効果的に防止可能になる。これにより、リーダ／ライタ装置において、誤復調やエラーが発生するのを、より効果的に防止低減することが可能になる。
【００２３】
また、上記特徴のＩＣカードによれば、制御回路（ＣＰＵ等）が消費電力制御処理を実行することにより、消費電力の変動に起因するキャリアの変動量を低減可能になるので、キャリアの変動をおさえるための特別な回路を構成する必要がないことから、ＩＣカードの回路設計上の制約が厳しい場合により対応できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係るＩＣカードの実施形態を図面に基づいて説明する。
【００２５】
〈第１実施形態〉
本発明に係るＩＣカードの第１実施形態について図１〜図３を基に説明する。ここで、図１は、本実施形態のＩＣカードの概略構成例を示す概略ブロック図である。
【００２６】
ＩＣカード１は、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路とを備えて構成されている。更に、ＩＣカード１は、本実施形態では、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。
【００２７】
尚、ＩＣカード１は、従来技術に係るＩＣカード１と同様に、リーダ／ライタ装置２から、ＩＣカード１に対するコマンド等の情報を含む伝送データに応じて振幅変調されたキャリアを受信し、当該キャリアを復調して伝送データを復元するように構成されている。更に、非接触式ＩＣカード１は、受け付けた伝送データに基づいて処理を行い、その結果に基づいて振幅変調したキャリアをリーダ／ライタ装置２に送信するように構成されている。
【００２８】
通信インターフェース１２は、本実施形態では、リーダ／ライタ装置２との非接触式データ通信を行うための非接触式データ通信機能に加え、リーダ／ライタ装置２から電力及び外部クロック信号を受け付けるように構成されている。
【００２９】
機能回路は、本実施形態では、図１に示すように、ＩＣカード１の各種機能を実現するプログラム等を格納したＲＯＭ１５、一時的にデータを記憶するＲＡＭ１４、不揮発性メモリの一例としてのフラッシュメモリ１３を想定している。ＲＯＭ１５に格納されたプログラムは、例えば、リーダ／ライタ装置２から通信インターフェース１２を介して受け付けた伝送データをフラッシュメモリ１３に書き込む書き込み動作や、フラッシュメモリ１３に対する消去動作を実行するためのプログラムが含まれている。尚、本実施形態では、機能回路として、上述したＲＯＭ１５、ＲＡＭ１４、フラッシュメモリ１３等の記憶装置を想定しているが、これに限るものではなく、暗号回路等の他の回路を想定しても良い。
【００３０】
クロック信号生成回路１１は、本実施形態では、図１に示すように、通信インターフェース１２が受け付けた外部クロック信号ＣＬＫ０を分周して複数種類の分周クロック信号を出力するクロック分周回路１１ｂと、ＣＰＵ１０からのクロック選択信号ＳＥＬに基づいて、クロック分周回路１１ｂから出力される複数の分周クロック信号の内の１つを選択し、ＣＰＵ１０に対して出力するクロック選択回路１１ａを備えて構成されている。クロック分周回路１１ｂは、クロック選択信号ＳＥＬに基づいて、外部クロック信号ＣＬＫ０の１／１分周、１／２分周、１／４分周、１／８分周の４つの分周クロック信号を出力するように構成されている。
【００３１】
尚、本実施形態では、クロック信号生成回路１１が、リーダ／ライタ装置２から受け付けた外部クロック信号ＣＬＫ０から、１／１分周、１／２分周、１／４分周、１／８分周の４つの分周クロック信号を生成する場合について説明したが、これに限るものではない。第１処理動作の実行によるキャリアの振幅の変動量や、後述する消費電力の判定変動量等を考慮して、適切な数、適切な周波数の分周クロック信号を生成する。
【００３２】
制御回路は、本実施形態では、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行前における消費電力に対し、第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、第１処理動作の実行開始直前に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されている。
【００３３】
より具体的には、本実施形態では、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行前における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、消費電力制御処理を実行する。尚、本実施形態では、説明のために、消費電力の差の予測値を判定変動量と比較しているが、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００３４】
また、判定変動量は、リーダ／ライタ装置２においてキャリアから伝送データを復調するときに誤復調が生じないように、消費電力の変動による影響を受けていないときのキャリア波形の振幅に対する消費電力の変動の影響を受けているときのキャリア波形の振幅の変動量が、１０％以内となるように設定している。即ち、キャリア波形の振幅を１０％変動させた場合に対応する消費電力の変動量に設定されている。尚、本実施形態では、キャリア波形を１０％変動させた場合に対応する消費電力の変動量に設定しているが、判定変動量は、リーダ／ライタ装置２の構成等に応じて適切に設定する。
【００３５】
更に、本実施形態のＣＰＵ１０は、消費電力制御処理において、クロック信号生成回路１１に対し、４つの分周クロック信号の内の１つを指定するためのクロック選択信号ＳＥＬを出力することにより、動作周波数を段階的に切り替えるように構成されている。ここでは、ＣＰＵ１０は、ＣＰＵ１０による動作周波数を規定するクロック信号ＣＬＫ１の周波数が段階的に増加するように、１／８分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／４分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／２分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／１分周のクロック信号を選択するためのクロック選択信号ＳＥＬを、この順に、一定の時間間隔で順次出力する。
【００３６】
以下、ＣＰＵ１０による消費電力制御処理について、図２〜図４を基に説明する。ここで、図２は、本実施形態におけるＩＣカード１の消費電力制御処理の処理手順を示しており、図３は、消費電力制御処理を実行した場合のキャリア波形の推移を示している。
【００３７】
尚、本実施形態では、第１処理動作として、消費電力が比較的大きいフラッシュメモリ１３への書き込み動作を想定している。また、本実施形態では、フラッシュメモリ１３への書き込み動作の実行開始前に対する実行中における消費電力が、判定変動量より大きい場合について説明する。
【００３８】
ここで、図４は、フラッシュメモリ１３への書き込み動作とその直前におけるキャリア波形の予測推移を示している。図４に示すように、時間ｔ０以前は、消費電力の大きさが電源電圧に影響を与えない大きさであり、キャリア波形は振幅Ｖａとなっている。時間ｔ１２０において、フラッシュメモリ１３への書き込み動作が実行されると、消費電力が急激に増加して、電源電圧が急激に低下し、この影響により、キャリア波形の振幅が減少して振幅Ｖｂとなる。フラッシュメモリ１３への書き込み動作に起因するキャリア波形の振幅の変動量Ｖａ−Ｖｂは、誤復調を引き起こす可能性のある振幅の変動量ΔＶｔより大きい。従って、本実施形態のＣＰＵ１０は、フラッシュメモリ１３への書き込み動作を実行する場合に、消費電力制御処理を実行する。
【００３９】
具体的には、ＣＰＵ１０は、図２に示すように、フラッシュメモリ１３への書き込み動作の実行直前に、消費電力制御処理（ステップ＃１１０）を実行する。尚、図３に示す時間ｔ１０〜時間ｔ１６までのキャリア波形が、消費電力制御処理の実行中におけるキャリア波形に相当する。
【００４０】
ＣＰＵ１０は、先ず、時間ｔ１０において、外部クロックを１／８分周した分周クロック信号を選択する（ステップ＃１１１）。尚、本実施形態では、上述したように、時間ｔ１０以前は、消費電力の大きさが電源電圧に影響を与えない大きさであることから、消費電力が最小であり電源電圧への影響が最小となる１／８分周クロック信号を選択しているが、フラッシュメモリ１３への書き込み動作の直前に実行される処理動作の消費電力によっては、１／４分周クロック信号等、他の分周クロック信号を選択するように構成しても良い。
【００４１】
引き続き、ＣＰＵ１０は、図３の時間ｔ１１において、外部クロック信号ＣＬＫ０を１／４分周した分周クロック信号を選択することにより、動作周波数を１段階高速にし、消費電力を増加させ、キャリア波形の振幅をΔＶｄ１１減少させる（ステップ＃１１２）。尚、キャリア波形の振幅の減少量ΔＶｄ１１は、消費電力の判定変動量に対応する振幅の変動量ΔＶｔより小さい。更に、ＣＰＵ１０は、分周クロック信号の切り替えによるキャリア波形の変動が安定するまでの期間を考慮して設定された一定期間が経過するまで、本実施形態では、図３の時間ｔ１３まで待機する（ステップ＃１１３）。
【００４２】
同様にして、ＣＰＵ１０は、１／１分周クロック信号が選択されるまで、順次、動作周波数の高い分周クロック信号を選択する（ステップ＃１１２〜＃１１４）。即ち、ＣＰＵ１０は、時間ｔ１３になると、クロック信号を、外部クロック信号ＣＬＫ０を１／２分周した分周クロック信号に切り替ることにより（ステップ＃１１２）、消費電力を１段階増加させ、キャリア波形の振幅をΔＶｄ１２減少させて、時間ｔ１５まで待機する（ステップ＃１１３）。更に、ＣＰＵ１０は、時間ｔ１５になると、クロック信号を、外部クロック信号ＣＬＫ０を１／１分周した分周クロック信号に切り替え（ステップ＃１１２）、消費電力を１段階増加させ、キャリア波形の振幅をΔＶｄ１３減少させて、時間ｔ２０まで待機する（ステップ＃１１３）。尚、本実施形態では、クロック信号生成回路１１から出力される分周クロック信号が、１／１分周、１／２分周、１／４分周、１／８分周に設定されており、キャリア波形の振幅の減少量ΔＶｄ１１〜ΔＶｄ１３は同じになるが、これに限るものではなく、分周クロック信号の設定によっては、減少量が夫々異なっていても良い。
【００４３】
ＣＰＵ１０は、外部クロック信号ＣＬＫ０を１／１分周した分周クロック信号を選択した後（ステップ＃１１４で「ＹＥＳ」分岐）、フラッシュメモリ１３への書き込み動作を実行する（ステップ＃１３０）。
【００４４】
図３に示すように、本実施形態では、分周クロック信号を切り替えることによるキャリア波形の変動量はΔＶｄ１１〜ΔＶｄ１３となり、これらは全て消費電力の判定変動量に対応する振幅の変動量ΔＶｔ以下となっている。このため、リーダ／ライタ装置２側では、振幅の変動量ΔＶｄ１１〜ΔＶｄ１３が、誤復調を引き起こす可能性のある振幅の変動量ΔＶｔより小さいため、データの遷移として認識されず、誤復調が効果的に防止できる。これにより、リーダ／ライタ装置２との通信精度を向上させることが可能になる。
【００４５】
〈第２実施形態〉
本発明に係るＩＣカード１の第２実施形態について図５及び図６を基に説明する。尚、本実施形態では、上記第１実施形態とは、ＣＰＵ１０による消費電力制御処理の構成が異なる場合について説明する。
【００４６】
本実施形態のＩＣカード１は、上記第１実施形態と同様に、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。尚、通信インターフェース１２、機能回路（フラッシュメモリ１３、ＲＡＭ１４、ＲＯＭ１５）、クロック信号生成回路１１の構成は、上記第１実施形態と同じである。
【００４７】
本実施形態の制御回路は、上記第１実施形態と同様に、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行後における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されている。
【００４８】
より具体的には、本実施形態では、第１実施形態と同様に、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行後における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、消費電力制御処理を実行する。尚、上記第１実施形態と同様に、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００４９】
また、判定変動量は、上記第１実施形態と同様に、キャリア波形の振幅を１０％変動させた場合に対応する消費電力の変動量に設定されている。また、本実施形態のＣＰＵ１０は、消費電力制御処理において、クロック信号生成回路１１に対し、クロック信号ＣＬＫ１の周波数が段階的に減少するように、１／１分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／２分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／４分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／８分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬを、この順に、一定の時間間隔で順次出力する。
【００５０】
以下、ＣＰＵ１０による消費電力制御処理について、図５及び図６を基に説明する。ここで、図５は、本実施形態におけるＩＣカード１の消費電力制御処理の処理手順を示しており、図６は、消費電力制御処理を実行した場合のキャリア波形の推移を示している。
【００５１】
本実施形態では、第１処理動作として、上記第１実施形態と同様に、消費電力が比較的大きいフラッシュメモリ１３への書き込み動作を想定している。また、本実施形態では、フラッシュメモリ１３への書き込み動作の実行終了後に対する実行中における消費電力が、判定変動量より大きい場合について説明する。
【００５２】
具体的には、ＣＰＵ１０は、図５に示すように、フラッシュメモリ１３への書き込み動作（ステップ＃１２０）の実行直後に、消費電力制御処理（ステップ＃１３０）を実行する。尚、図６に示す時間ｔ３０〜時間ｔ３６までのキャリア波形が、消費電力制御処理の実行中におけるキャリア波形に相当する。
【００５３】
ＣＰＵ１０は、先ず、時間ｔ３０において、フラッシュメモリ１３への書き込み動作中における消費電力を考慮して、外部クロックを１／１分周した分周クロック信号を選択する（ステップ＃１３１）。尚、本実施形態では、フラッシュメモリ１３への書き込み動作中における消費電力と同等の消費電力となる１／１分周クロック信号を選択しているが、フラッシュメモリ１３への書き込み動作における消費電力によっては、他の分周クロック信号を選択するように構成しても良い。
【００５４】
引き続き、ＣＰＵ１０は、図６の時間ｔ３１において、外部クロック信号ＣＬＫ１を１／２分周した分周クロック信号を選択することにより、動作周波数を１段階低速にし、消費電力を減少させ、キャリア波形の振幅をΔＶｄ２１減少させる（ステップ＃１３２）。尚、キャリア波形の振幅の増加量ΔＶｄ２１は、消費電力の判定変動量に対応する振幅の変動量ΔＶｔより小さい。更に、ＣＰＵ１０は、分周クロック信号の切り替えによるキャリア波形の変動が安定するまでの期間を考慮して設定された一定期間が経過する時間ｔ３３まで待機する（ステップ＃１３３）。
【００５５】
同様にして、ＣＰＵ１０は、１／８分周クロック信号が選択されるまで、順次、動作周波数の低い分周クロック信号を選択する（ステップ＃１３２〜＃１３４）。即ち、ＣＰＵ１０は、時間ｔ３３になると、クロック信号を、外部クロック信号ＣＬＫ１を１／４分周した分周クロック信号に切り替ることにより（ステップ＃１３２）、消費電力を１段階減少させ、キャリア波形の振幅をΔＶｄ２２減少させて、時間ｔ３５まで待機する（ステップ＃１３３）。
更に、ＣＰＵ１０は、時間ｔ３５になると、クロック信号を、外部クロック信号ＣＬＫ１を１／８分周した分周クロック信号に切り替え（ステップ＃１３２）、消費電力を１段階減少させ、キャリア波形の振幅をΔＶｄ２３減少させる。尚、本実施形態では、クロック信号生成回路１１から出力されるクロック信号ＣＬＫ１が、１／１分周、１／２分周、１／４分周、１／８分周に設定されており、キャリア波形の振幅の減少量ΔＶｄ２１〜ΔＶｄ２３は同じになるが、これに限るものではなく、分周クロック信号の設定によっては、減少量が夫々異なっていても良い。
【００５６】
ＣＰＵ１０は、外部クロック信号ＣＬＫ１を１／８分周した分周クロック信号を選択した後（ステップ＃１３４で「ＹＥＳ」分岐）、消費電力制御処理（ステップ＃１３０）を終了する。
【００５７】
〈第３実施形態〉
本発明に係るＩＣカード１の第３実施形態について図面を基に説明する。尚、本実施形態では、上記第１及び第２実施形態とは、ＣＰＵ１０による消費電力制御処理の構成が異なる場合について説明する。
【００５８】
本実施形態のＩＣカード１は、上記第１及び第２実施形態と同様に、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。尚、通信インターフェース１２、機能回路（フラッシュメモリ１３、ＲＡＭ１４、ＲＯＭ１５）、クロック信号生成回路１１の構成は、上記第１及び第２実施形態と同じである。
【００５９】
本実施形態の制御回路は、上記第１及び第２実施形態と同様に、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。
【００６０】
本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行前における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行開始直前に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されている。更に、本実施形態のＣＰＵ１０は、機能回路における第１処理動作の実行後における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されている。
【００６１】
より具体的には、本実施形態のＣＰＵ１０は、消費電力制御処理において、第１処理動作の実行中における消費電力との差が判定変動量より小さく、且つ、処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、機能回路における各処理動作の動作順序を再設定するように構成されている。本実施形態では、例えば、第１処理動作として、フラッシュメモリ１３への書き込み動作を想定した場合、第２処理動作として、フラッシュメモリ１３の読み出し動作等を想定している。
【００６２】
また、第１実施形態と同様に、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行前における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、第１処理動作の実行直前に、第２処理動作を実行する。尚、上記第１及び第２実施形態と同様に、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００６３】
更に、ＣＰＵ１０は、上記テーブルに基づいて、第１処理動作の実行中における消費電力と実行後における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、第１処理の実行直後に、第２処理動作を実行する。
【００６４】
〈別実施形態〉
上記第１〜第３実施形態では、消費電力制御処理の実行対象となる処理動作として、フラッシュメモリ１３への書き込み動作を例に説明したが、これに限るものではなく、消費電力の変動量が判定変動量以上となる処理動作を消費電力制御処理の実行対象とする。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る非接触式ＩＣカードの第１実施形態における概略構成例を示す概略ブロック図
【図２】本発明に係る非接触式ＩＣカードの第１実施形態における消費電力制御処理の処理手順を示すフローチャート
【図３】本発明に係る非接触式ＩＣカードの第１実施形態におけるキャリア波形の一例を示す概略波形図
【図４】キャリア波形の予測例を示す概略波形図
【図５】本発明に係る非接触式ＩＣカードの第２実施形態における消費電力制御処理の処理手順を示すフローチャート
【図６】本発明に係る非接触式ＩＣカードの第２実施形態におけるキャリア波形の一例を示す概略波形図
【図７】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図８】従来技術に係る非接触式ＩＣカードとリーダ／ライタ装置との間のデータ通信で用いられるキャリア波形の一例を示す概略波形図
【図９】非接触式ＩＣカードとリーダ／ライタ装置との間のデータ通信における伝送データのデータ構造の概略構成例を示す概略ブロック図
【符号の説明】
【００６６】
１ 本発明に係るＩＣカード
２ リーダ／ライタ装置
１０ ＣＰＵ
１１ クロック信号生成回路
１１ａ クロック選択回路
１１ｂ クロック分周回路
１２ 通信インターフェース
１３ フラッシュメモリ
１４ ＲＡＭ
１５ ＲＯＭ
１００ 従来技術に係るＩＣカード
１１０ ＣＰＵ
１１１ クロック信号生成回路
【技術分野】
【０００１】
本発明は、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うＩＣカードに関する。
【背景技術】
【０００２】
ＩＣカードは、定期券や社員証、キャッシュカード等に使用されており、従来の磁気カード等に比べてセキュリティ性に優れていることから、今後より普及していく事が考えられる。
【０００３】
ＩＣカードには、データ通信の方式の違いにより接触式と非接触式があり、非接触式ＩＣカードとリーダ／ライタ装置とのデータ通信方式には、例えば、振幅変調、位相変調、或いは、周波数変調等がある。非接触式ＩＣカードは、リーダ／ライタ装置の所定のデータ通信部に近付けられることにより、リーダ／ライタ装置から、伝送データを受け付けることが可能になる。
【０００４】
ここで、図７は、非接触式ＩＣカード１００の概略構成例を示している。図７に示すＩＣカード１００は、ＩＣカード１００の各種機能を実現するプログラム等を格納したＲＯＭ１５（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ１４（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、不揮発性メモリの一例としてのフラッシュメモリ１３、ＩＣカード１００の各種機能回路及びＣＰＵ１１０にクロック信号を出力するクロック信号生成回路１１１、ＩＣカード１００に搭載された各機能回路を制御するＣＰＵ１１０（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、リーダ／ライタ装置２とデータ通信を行い、リーダ／ライタ装置２から電力供給を受けるための通信インターフェース１２を備えて構成されている。
【０００５】
図７に示す非接触式ＩＣカード１００は、振幅変調によるデータ通信を可能に構成されており、リーダ／ライタ装置２から、コマンド等の情報を含む伝送データに応じて振幅変調された搬送波（キャリア）を受信し、当該キャリアを復調して伝送データを復元する。また、非接触式ＩＣカード１００は、受け付けた伝送データに基づいて処理を行い、その結果に基づいて振幅変調したキャリアをリーダ／ライタ装置２に送信する。
【０００６】
ここで、図８は、振幅変調によるデータ通信を行う場合のキャリア（搬送波）の波形例を示している。振幅変調では、振幅差によりデータを表すが、図８に示すキャリア波形の場合、所定のデータ値を示す振幅Ｖａに対する他のデータ値を示す振幅Ｖｂの振幅差ΔＶ＝Ｖａ−Ｖｂが、約１０％となるように設定されている。また、図９は、ＩＣカード１００とリーダ／ライタ装置２とのデータ通信における伝送データの構造を示している。図９に示す伝送データは、データ通信の同期を取るための規定のデータ列で構成されるプリアンブル部、コマンド等の情報を示すデータ列からなるデータ部、チェックサムが格納されたＣＲＣ部を備えて構成されている。
【０００７】
ところで、振幅変調によるデータ通信を行う非接触式ＩＣカード１００では、例えば、ＩＣカード１００内に搭載された不揮発性メモリに対する書き込み処理等、消費電力の比較的高い処理動作を行うと、電源電圧を変動させ、これに起因して、通信インターフェース１２におけるキャリアにノイズを生じさせ変動させる場合がある。キャリアのノイズによる変動量が大きい場合には、リーダ／ライタ装置２において復調が正常に行えず、通信エラーを引き起こす可能性がある。
【０００８】
具体的には、例えば、図８に示すキャリアの場合、本来振幅Ｖａである期間にノイズが発生し、キャリアの振幅が１０％程度減少した場合、ＩＣカード１００から出力されるキャリアの振幅は、本来的には振幅Ｖａであるが、ノイズにより振幅Ｖｂ程度となる可能性がある。この場合、リーダ／ライタ装置２において、振幅Ｖａに対応する値ではなく振幅Ｖｂに対応する値に誤復調され、或いは、復調が正常に行えず、通信エラーを引き起こす可能性が高い。従って、ＩＣカード１００内に搭載された各種機能回路の処理動作による消費電力の変動に起因するノイズの影響を低減するための様々な技術が提案されている。
【０００９】
非接触式ＩＣカードにおける消費電力の変動に起因するキャリアへのノイズの影響を低減するための技術としては、例えば、ＩＣカードに搭載された機能回路において消費電力の大きい処理動作を行う場合等、ノイズの発生が予測されるタイミングにおいて、電源電圧の変動による影響を受けない制御信号にダミー信号を挿入し、当該タイミングにおいてリーダ／ライタ装置から受信したキャリアの復調を制限することにより、誤復調を防止する非接触式ＩＣカードが提案されている（例えば、特許文献１参照）。
【００１０】
【特許文献１】特開２００５−１４２８８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したように、非接触式ＩＣカードは、今後より普及していく事が考えられ、セキュリティ性の高い用途で使用されることが考えられることから、より信頼性を向上させることが望まれており、リーダ／ライタ装置とのデータ通信の通信精度をより向上させることが望まれている。
【００１２】
リーダ／ライタ装置とのデータ通信の通信精度をより向上させるためには、非接触式ＩＣカードにおいて、リーダ／ライタ装置に送信するキャリアのノイズを低減させることが望ましい。リーダ／ライタ装置に送信するキャリアのノイズを低減させ、リーダ／ライタ装置における誤復調を低減することができれば、受信したキャリアのノイズによる影響を低減させる上記特許文献１に記載の非接触式ＩＣカードの構成と組み合わせることにより、より通信精度を向上させることができる。
【００１３】
尚、リーダ／ライタ装置に送信するキャリアのノイズを低減させるためには、ノイズに起因するキャリアの変動量を低減するために、ノイズの発生要因である消費電力の変動を抑える必要がある。しかしながら、非接触式ＩＣカードは、回路設計上の制約が多いことから、消費電力の変動を抑えることが困難であるという問題があった。
【００１４】
本発明は上記の問題に鑑みてなされたものであり、その目的は、回路設計上の制約が多い場合でも、送信キャリアに生じるノイズを低減可能に構成された非接触式ＩＣカードを提供する点にある。
【課題を解決するための手段】
【００１５】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されていることを第１の特徴とする。
【００１６】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを第２の特徴とする。
【００１７】
上記目的を達成するための本発明に係るＩＣカードは、リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、所定の機能を実現する機能回路の１または複数と、前記機能回路を制御する制御回路と、を備え、前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させ、前記第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が前記判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを第３の特徴とする。
【００１８】
上記何れかの特徴の本発明に係るＩＣカードは、クロック信号の周波数を切り替え可能に構成されたクロック信号生成回路を備え、前記制御回路が、前記消費電力制御処理において、前記クロック信号生成回路を制御して、前記クロック信号の動作周波数を段階的に切り替えることを第４の特徴とする。
【００１９】
上記特徴の本発明に係るＩＣカードは、前記制御回路が、前記消費電力制御処理において、消費電力を段階的に増加させる場合に、前記クロック信号の周波数を段階的に増加させ、消費電力を段階的に減少させる場合に、前記クロック信号の周波数を段階的に減少させることを第５の特徴とする。
【００２０】
上記第１〜第３の特徴の本発明に係るＩＣカードは、前記制御回路が、前記消費電力制御処理において、前記第１処理動作の実行中における消費電力との差が前記判定変動量より小さく、且つ、前記処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、前記機能回路における各処理動作の動作順序を再設定することを第６の特徴とする。
【発明の効果】
【００２１】
上記特徴のＩＣカードによれば、制御回路が、ＩＣカード内における消費電力の変動量が所定の判定変動量より大きくなる場合に、ＩＣカード内における消費電力が判定変動量より小さい変動量で段階的に変動するように、ＩＣカード内の各機能回路を制御する消費電力制御処理を行うように構成したので、ＩＣカード内における消費電力の変動に起因するキャリアの振幅の変動量を低減することが可能になる。
【００２２】
リーダ／ライタ装置では、振幅の変動量によりデータ値を判定して伝送データを復調することから、上記特徴のＩＣカードの如く、消費電力制御処理により、ＩＣカード内における消費電力の変動に起因するキャリアの振幅の変動（ノイズ）を低減するように構成すれば、ノイズによる振幅の変動がデータ値の遷移として検出されるのを効果的に防止可能になる。これにより、リーダ／ライタ装置において、誤復調やエラーが発生するのを、より効果的に防止低減することが可能になる。
【００２３】
また、上記特徴のＩＣカードによれば、制御回路（ＣＰＵ等）が消費電力制御処理を実行することにより、消費電力の変動に起因するキャリアの変動量を低減可能になるので、キャリアの変動をおさえるための特別な回路を構成する必要がないことから、ＩＣカードの回路設計上の制約が厳しい場合により対応できる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係るＩＣカードの実施形態を図面に基づいて説明する。
【００２５】
〈第１実施形態〉
本発明に係るＩＣカードの第１実施形態について図１〜図３を基に説明する。ここで、図１は、本実施形態のＩＣカードの概略構成例を示す概略ブロック図である。
【００２６】
ＩＣカード１は、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路とを備えて構成されている。更に、ＩＣカード１は、本実施形態では、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。
【００２７】
尚、ＩＣカード１は、従来技術に係るＩＣカード１と同様に、リーダ／ライタ装置２から、ＩＣカード１に対するコマンド等の情報を含む伝送データに応じて振幅変調されたキャリアを受信し、当該キャリアを復調して伝送データを復元するように構成されている。更に、非接触式ＩＣカード１は、受け付けた伝送データに基づいて処理を行い、その結果に基づいて振幅変調したキャリアをリーダ／ライタ装置２に送信するように構成されている。
【００２８】
通信インターフェース１２は、本実施形態では、リーダ／ライタ装置２との非接触式データ通信を行うための非接触式データ通信機能に加え、リーダ／ライタ装置２から電力及び外部クロック信号を受け付けるように構成されている。
【００２９】
機能回路は、本実施形態では、図１に示すように、ＩＣカード１の各種機能を実現するプログラム等を格納したＲＯＭ１５、一時的にデータを記憶するＲＡＭ１４、不揮発性メモリの一例としてのフラッシュメモリ１３を想定している。ＲＯＭ１５に格納されたプログラムは、例えば、リーダ／ライタ装置２から通信インターフェース１２を介して受け付けた伝送データをフラッシュメモリ１３に書き込む書き込み動作や、フラッシュメモリ１３に対する消去動作を実行するためのプログラムが含まれている。尚、本実施形態では、機能回路として、上述したＲＯＭ１５、ＲＡＭ１４、フラッシュメモリ１３等の記憶装置を想定しているが、これに限るものではなく、暗号回路等の他の回路を想定しても良い。
【００３０】
クロック信号生成回路１１は、本実施形態では、図１に示すように、通信インターフェース１２が受け付けた外部クロック信号ＣＬＫ０を分周して複数種類の分周クロック信号を出力するクロック分周回路１１ｂと、ＣＰＵ１０からのクロック選択信号ＳＥＬに基づいて、クロック分周回路１１ｂから出力される複数の分周クロック信号の内の１つを選択し、ＣＰＵ１０に対して出力するクロック選択回路１１ａを備えて構成されている。クロック分周回路１１ｂは、クロック選択信号ＳＥＬに基づいて、外部クロック信号ＣＬＫ０の１／１分周、１／２分周、１／４分周、１／８分周の４つの分周クロック信号を出力するように構成されている。
【００３１】
尚、本実施形態では、クロック信号生成回路１１が、リーダ／ライタ装置２から受け付けた外部クロック信号ＣＬＫ０から、１／１分周、１／２分周、１／４分周、１／８分周の４つの分周クロック信号を生成する場合について説明したが、これに限るものではない。第１処理動作の実行によるキャリアの振幅の変動量や、後述する消費電力の判定変動量等を考慮して、適切な数、適切な周波数の分周クロック信号を生成する。
【００３２】
制御回路は、本実施形態では、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行前における消費電力に対し、第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、第１処理動作の実行開始直前に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されている。
【００３３】
より具体的には、本実施形態では、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行前における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、消費電力制御処理を実行する。尚、本実施形態では、説明のために、消費電力の差の予測値を判定変動量と比較しているが、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００３４】
また、判定変動量は、リーダ／ライタ装置２においてキャリアから伝送データを復調するときに誤復調が生じないように、消費電力の変動による影響を受けていないときのキャリア波形の振幅に対する消費電力の変動の影響を受けているときのキャリア波形の振幅の変動量が、１０％以内となるように設定している。即ち、キャリア波形の振幅を１０％変動させた場合に対応する消費電力の変動量に設定されている。尚、本実施形態では、キャリア波形を１０％変動させた場合に対応する消費電力の変動量に設定しているが、判定変動量は、リーダ／ライタ装置２の構成等に応じて適切に設定する。
【００３５】
更に、本実施形態のＣＰＵ１０は、消費電力制御処理において、クロック信号生成回路１１に対し、４つの分周クロック信号の内の１つを指定するためのクロック選択信号ＳＥＬを出力することにより、動作周波数を段階的に切り替えるように構成されている。ここでは、ＣＰＵ１０は、ＣＰＵ１０による動作周波数を規定するクロック信号ＣＬＫ１の周波数が段階的に増加するように、１／８分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／４分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／２分周のクロック信号を選択するためのクロック選択信号ＳＥＬ、１／１分周のクロック信号を選択するためのクロック選択信号ＳＥＬを、この順に、一定の時間間隔で順次出力する。
【００３６】
以下、ＣＰＵ１０による消費電力制御処理について、図２〜図４を基に説明する。ここで、図２は、本実施形態におけるＩＣカード１の消費電力制御処理の処理手順を示しており、図３は、消費電力制御処理を実行した場合のキャリア波形の推移を示している。
【００３７】
尚、本実施形態では、第１処理動作として、消費電力が比較的大きいフラッシュメモリ１３への書き込み動作を想定している。また、本実施形態では、フラッシュメモリ１３への書き込み動作の実行開始前に対する実行中における消費電力が、判定変動量より大きい場合について説明する。
【００３８】
ここで、図４は、フラッシュメモリ１３への書き込み動作とその直前におけるキャリア波形の予測推移を示している。図４に示すように、時間ｔ０以前は、消費電力の大きさが電源電圧に影響を与えない大きさであり、キャリア波形は振幅Ｖａとなっている。時間ｔ１２０において、フラッシュメモリ１３への書き込み動作が実行されると、消費電力が急激に増加して、電源電圧が急激に低下し、この影響により、キャリア波形の振幅が減少して振幅Ｖｂとなる。フラッシュメモリ１３への書き込み動作に起因するキャリア波形の振幅の変動量Ｖａ−Ｖｂは、誤復調を引き起こす可能性のある振幅の変動量ΔＶｔより大きい。従って、本実施形態のＣＰＵ１０は、フラッシュメモリ１３への書き込み動作を実行する場合に、消費電力制御処理を実行する。
【００３９】
具体的には、ＣＰＵ１０は、図２に示すように、フラッシュメモリ１３への書き込み動作の実行直前に、消費電力制御処理（ステップ＃１１０）を実行する。尚、図３に示す時間ｔ１０〜時間ｔ１６までのキャリア波形が、消費電力制御処理の実行中におけるキャリア波形に相当する。
【００４０】
ＣＰＵ１０は、先ず、時間ｔ１０において、外部クロックを１／８分周した分周クロック信号を選択する（ステップ＃１１１）。尚、本実施形態では、上述したように、時間ｔ１０以前は、消費電力の大きさが電源電圧に影響を与えない大きさであることから、消費電力が最小であり電源電圧への影響が最小となる１／８分周クロック信号を選択しているが、フラッシュメモリ１３への書き込み動作の直前に実行される処理動作の消費電力によっては、１／４分周クロック信号等、他の分周クロック信号を選択するように構成しても良い。
【００４１】
引き続き、ＣＰＵ１０は、図３の時間ｔ１１において、外部クロック信号ＣＬＫ０を１／４分周した分周クロック信号を選択することにより、動作周波数を１段階高速にし、消費電力を増加させ、キャリア波形の振幅をΔＶｄ１１減少させる（ステップ＃１１２）。尚、キャリア波形の振幅の減少量ΔＶｄ１１は、消費電力の判定変動量に対応する振幅の変動量ΔＶｔより小さい。更に、ＣＰＵ１０は、分周クロック信号の切り替えによるキャリア波形の変動が安定するまでの期間を考慮して設定された一定期間が経過するまで、本実施形態では、図３の時間ｔ１３まで待機する（ステップ＃１１３）。
【００４２】
同様にして、ＣＰＵ１０は、１／１分周クロック信号が選択されるまで、順次、動作周波数の高い分周クロック信号を選択する（ステップ＃１１２〜＃１１４）。即ち、ＣＰＵ１０は、時間ｔ１３になると、クロック信号を、外部クロック信号ＣＬＫ０を１／２分周した分周クロック信号に切り替ることにより（ステップ＃１１２）、消費電力を１段階増加させ、キャリア波形の振幅をΔＶｄ１２減少させて、時間ｔ１５まで待機する（ステップ＃１１３）。更に、ＣＰＵ１０は、時間ｔ１５になると、クロック信号を、外部クロック信号ＣＬＫ０を１／１分周した分周クロック信号に切り替え（ステップ＃１１２）、消費電力を１段階増加させ、キャリア波形の振幅をΔＶｄ１３減少させて、時間ｔ２０まで待機する（ステップ＃１１３）。尚、本実施形態では、クロック信号生成回路１１から出力される分周クロック信号が、１／１分周、１／２分周、１／４分周、１／８分周に設定されており、キャリア波形の振幅の減少量ΔＶｄ１１〜ΔＶｄ１３は同じになるが、これに限るものではなく、分周クロック信号の設定によっては、減少量が夫々異なっていても良い。
【００４３】
ＣＰＵ１０は、外部クロック信号ＣＬＫ０を１／１分周した分周クロック信号を選択した後（ステップ＃１１４で「ＹＥＳ」分岐）、フラッシュメモリ１３への書き込み動作を実行する（ステップ＃１３０）。
【００４４】
図３に示すように、本実施形態では、分周クロック信号を切り替えることによるキャリア波形の変動量はΔＶｄ１１〜ΔＶｄ１３となり、これらは全て消費電力の判定変動量に対応する振幅の変動量ΔＶｔ以下となっている。このため、リーダ／ライタ装置２側では、振幅の変動量ΔＶｄ１１〜ΔＶｄ１３が、誤復調を引き起こす可能性のある振幅の変動量ΔＶｔより小さいため、データの遷移として認識されず、誤復調が効果的に防止できる。これにより、リーダ／ライタ装置２との通信精度を向上させることが可能になる。
【００４５】
〈第２実施形態〉
本発明に係るＩＣカード１の第２実施形態について図５及び図６を基に説明する。尚、本実施形態では、上記第１実施形態とは、ＣＰＵ１０による消費電力制御処理の構成が異なる場合について説明する。
【００４６】
本実施形態のＩＣカード１は、上記第１実施形態と同様に、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。尚、通信インターフェース１２、機能回路（フラッシュメモリ１３、ＲＡＭ１４、ＲＯＭ１５）、クロック信号生成回路１１の構成は、上記第１実施形態と同じである。
【００４７】
本実施形態の制御回路は、上記第１実施形態と同様に、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行後における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されている。
【００４８】
より具体的には、本実施形態では、第１実施形態と同様に、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行後における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、消費電力制御処理を実行する。尚、上記第１実施形態と同様に、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００４９】
また、判定変動量は、上記第１実施形態と同様に、キャリア波形の振幅を１０％変動させた場合に対応する消費電力の変動量に設定されている。また、本実施形態のＣＰＵ１０は、消費電力制御処理において、クロック信号生成回路１１に対し、クロック信号ＣＬＫ１の周波数が段階的に減少するように、１／１分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／２分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／４分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬ、１／８分周の分周クロック信号を選択するためのクロック選択信号ＳＥＬを、この順に、一定の時間間隔で順次出力する。
【００５０】
以下、ＣＰＵ１０による消費電力制御処理について、図５及び図６を基に説明する。ここで、図５は、本実施形態におけるＩＣカード１の消費電力制御処理の処理手順を示しており、図６は、消費電力制御処理を実行した場合のキャリア波形の推移を示している。
【００５１】
本実施形態では、第１処理動作として、上記第１実施形態と同様に、消費電力が比較的大きいフラッシュメモリ１３への書き込み動作を想定している。また、本実施形態では、フラッシュメモリ１３への書き込み動作の実行終了後に対する実行中における消費電力が、判定変動量より大きい場合について説明する。
【００５２】
具体的には、ＣＰＵ１０は、図５に示すように、フラッシュメモリ１３への書き込み動作（ステップ＃１２０）の実行直後に、消費電力制御処理（ステップ＃１３０）を実行する。尚、図６に示す時間ｔ３０〜時間ｔ３６までのキャリア波形が、消費電力制御処理の実行中におけるキャリア波形に相当する。
【００５３】
ＣＰＵ１０は、先ず、時間ｔ３０において、フラッシュメモリ１３への書き込み動作中における消費電力を考慮して、外部クロックを１／１分周した分周クロック信号を選択する（ステップ＃１３１）。尚、本実施形態では、フラッシュメモリ１３への書き込み動作中における消費電力と同等の消費電力となる１／１分周クロック信号を選択しているが、フラッシュメモリ１３への書き込み動作における消費電力によっては、他の分周クロック信号を選択するように構成しても良い。
【００５４】
引き続き、ＣＰＵ１０は、図６の時間ｔ３１において、外部クロック信号ＣＬＫ１を１／２分周した分周クロック信号を選択することにより、動作周波数を１段階低速にし、消費電力を減少させ、キャリア波形の振幅をΔＶｄ２１減少させる（ステップ＃１３２）。尚、キャリア波形の振幅の増加量ΔＶｄ２１は、消費電力の判定変動量に対応する振幅の変動量ΔＶｔより小さい。更に、ＣＰＵ１０は、分周クロック信号の切り替えによるキャリア波形の変動が安定するまでの期間を考慮して設定された一定期間が経過する時間ｔ３３まで待機する（ステップ＃１３３）。
【００５５】
同様にして、ＣＰＵ１０は、１／８分周クロック信号が選択されるまで、順次、動作周波数の低い分周クロック信号を選択する（ステップ＃１３２〜＃１３４）。即ち、ＣＰＵ１０は、時間ｔ３３になると、クロック信号を、外部クロック信号ＣＬＫ１を１／４分周した分周クロック信号に切り替ることにより（ステップ＃１３２）、消費電力を１段階減少させ、キャリア波形の振幅をΔＶｄ２２減少させて、時間ｔ３５まで待機する（ステップ＃１３３）。
更に、ＣＰＵ１０は、時間ｔ３５になると、クロック信号を、外部クロック信号ＣＬＫ１を１／８分周した分周クロック信号に切り替え（ステップ＃１３２）、消費電力を１段階減少させ、キャリア波形の振幅をΔＶｄ２３減少させる。尚、本実施形態では、クロック信号生成回路１１から出力されるクロック信号ＣＬＫ１が、１／１分周、１／２分周、１／４分周、１／８分周に設定されており、キャリア波形の振幅の減少量ΔＶｄ２１〜ΔＶｄ２３は同じになるが、これに限るものではなく、分周クロック信号の設定によっては、減少量が夫々異なっていても良い。
【００５６】
ＣＰＵ１０は、外部クロック信号ＣＬＫ１を１／８分周した分周クロック信号を選択した後（ステップ＃１３４で「ＹＥＳ」分岐）、消費電力制御処理（ステップ＃１３０）を終了する。
【００５７】
〈第３実施形態〉
本発明に係るＩＣカード１の第３実施形態について図面を基に説明する。尚、本実施形態では、上記第１及び第２実施形態とは、ＣＰＵ１０による消費電力制御処理の構成が異なる場合について説明する。
【００５８】
本実施形態のＩＣカード１は、上記第１及び第２実施形態と同様に、図１に示すように、リーダ／ライタ装置２と振幅変調により非接触式データ通信を行うための通信インターフェース１２と、所定の機能を実現する機能回路の１または複数と、機能回路を制御する制御回路と、クロック信号ＣＬＫ１の周波数を切り替え可能に構成されたクロック信号生成回路１１を備えている。尚、通信インターフェース１２、機能回路（フラッシュメモリ１３、ＲＡＭ１４、ＲＯＭ１５）、クロック信号生成回路１１の構成は、上記第１及び第２実施形態と同じである。
【００５９】
本実施形態の制御回路は、上記第１及び第２実施形態と同様に、ＩＣカード１に搭載された各機能回路を制御するＣＰＵ１０で構成されている。
【００６０】
本実施形態のＣＰＵ１０は、機能回路における所定の第１処理動作の実行前における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行開始直前に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されている。更に、本実施形態のＣＰＵ１０は、機能回路における第１処理動作の実行後における消費電力に対し、第１処理動作の実行中における消費電力が判定変動量以上大きい場合に、第１処理動作の実行終了直後に、機能回路を制御して、判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されている。
【００６１】
より具体的には、本実施形態のＣＰＵ１０は、消費電力制御処理において、第１処理動作の実行中における消費電力との差が判定変動量より小さく、且つ、処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、機能回路における各処理動作の動作順序を再設定するように構成されている。本実施形態では、例えば、第１処理動作として、フラッシュメモリ１３への書き込み動作を想定した場合、第２処理動作として、フラッシュメモリ１３の読み出し動作等を想定している。
【００６２】
また、第１実施形態と同様に、ＲＯＭ１５に格納された各プログラムを実行することにより実行される処理動作の夫々について、消費電力を記憶したテーブルを備えている。ＣＰＵ１０は、当該テーブルに基づいて、第１処理動作の実行中における消費電力と実行前における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、第１処理動作の実行直前に、第２処理動作を実行する。尚、上記第１及び第２実施形態と同様に、各処理動作の夫々の消費電力を示す指標値を用い、判定変動量に対応する判定用指標値と比較するように構成しても良い。
【００６３】
更に、ＣＰＵ１０は、上記テーブルに基づいて、第１処理動作の実行中における消費電力と実行後における消費電力の差の予測値を求め、後述する判定変動量と大小を比較する。ＣＰＵ１０は、差の予測値が判定変動量より大きい場合に、第１処理の実行直後に、第２処理動作を実行する。
【００６４】
〈別実施形態〉
上記第１〜第３実施形態では、消費電力制御処理の実行対象となる処理動作として、フラッシュメモリ１３への書き込み動作を例に説明したが、これに限るものではなく、消費電力の変動量が判定変動量以上となる処理動作を消費電力制御処理の実行対象とする。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る非接触式ＩＣカードの第１実施形態における概略構成例を示す概略ブロック図
【図２】本発明に係る非接触式ＩＣカードの第１実施形態における消費電力制御処理の処理手順を示すフローチャート
【図３】本発明に係る非接触式ＩＣカードの第１実施形態におけるキャリア波形の一例を示す概略波形図
【図４】キャリア波形の予測例を示す概略波形図
【図５】本発明に係る非接触式ＩＣカードの第２実施形態における消費電力制御処理の処理手順を示すフローチャート
【図６】本発明に係る非接触式ＩＣカードの第２実施形態におけるキャリア波形の一例を示す概略波形図
【図７】従来技術に係る非接触式ＩＣカードの概略構成例を示す概略ブロック図
【図８】従来技術に係る非接触式ＩＣカードとリーダ／ライタ装置との間のデータ通信で用いられるキャリア波形の一例を示す概略波形図
【図９】非接触式ＩＣカードとリーダ／ライタ装置との間のデータ通信における伝送データのデータ構造の概略構成例を示す概略ブロック図
【符号の説明】
【００６６】
１ 本発明に係るＩＣカード
２ リーダ／ライタ装置
１０ ＣＰＵ
１１ クロック信号生成回路
１１ａ クロック選択回路
１１ｂ クロック分周回路
１２ 通信インターフェース
１３ フラッシュメモリ
１４ ＲＡＭ
１５ ＲＯＭ
１００ 従来技術に係るＩＣカード
１１０ ＣＰＵ
１１１ クロック信号生成回路
【特許請求の範囲】
【請求項１】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項２】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項３】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させ、
前記第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が前記判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項４】
クロック信号の周波数を切り替え可能に構成されたクロック信号生成回路を備え、
前記制御回路が、前記消費電力制御処理において、前記クロック信号生成回路を制御して、前記クロック信号の動作周波数を段階的に切り替えることを特徴とする請求項１〜３の何れか１項に記載のＩＣカード。
【請求項５】
前記制御回路が、前記消費電力制御処理において、消費電力を段階的に増加させる場合に、前記クロック信号の周波数を段階的に増加させ、消費電力を段階的に減少させる場合に、前記クロック信号の周波数を段階的に減少させることを特徴とする請求項４に記載のＩＣカード。
【請求項６】
前記制御回路が、前記消費電力制御処理において、前記第１処理動作の実行中における消費電力との差が前記判定変動量より小さく、且つ、前記処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、前記機能回路における各処理動作の動作順序を再設定することを特徴とする請求項１〜３の何れか１項に記載のＩＣカード。
【請求項１】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項２】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項３】
リーダ／ライタ装置と振幅変調により非接触式データ通信を行うための通信インターフェースと、
所定の機能を実現する機能回路の１または複数と、
前記機能回路を制御する制御回路と、を備え、
前記制御回路が、前記機能回路における所定の第１処理動作の実行前における消費電力に対し、前記第１処理動作の実行中における消費電力が所定の判定変動量以上大きい場合に、前記第１処理動作の実行開始直前に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に増加させ、
前記第１処理動作の実行後における消費電力に対し、前記第１処理動作の実行中における消費電力が前記判定変動量以上大きい場合に、前記第１処理動作の実行終了直後に、前記機能回路を制御して、前記判定変動量より小さい変動量で消費電力を段階的に減少させる消費電力制御処理を実行するように構成されていることを特徴とするＩＣカード。
【請求項４】
クロック信号の周波数を切り替え可能に構成されたクロック信号生成回路を備え、
前記制御回路が、前記消費電力制御処理において、前記クロック信号生成回路を制御して、前記クロック信号の動作周波数を段階的に切り替えることを特徴とする請求項１〜３の何れか１項に記載のＩＣカード。
【請求項５】
前記制御回路が、前記消費電力制御処理において、消費電力を段階的に増加させる場合に、前記クロック信号の周波数を段階的に増加させ、消費電力を段階的に減少させる場合に、前記クロック信号の周波数を段階的に減少させることを特徴とする請求項４に記載のＩＣカード。
【請求項６】
前記制御回路が、前記消費電力制御処理において、前記第１処理動作の実行中における消費電力との差が前記判定変動量より小さく、且つ、前記処理動作の実行中における消費電力より低い消費電力の第２処理動作を実行するように、前記機能回路における各処理動作の動作順序を再設定することを特徴とする請求項１〜３の何れか１項に記載のＩＣカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−３０１４８７（Ｐ２００９−３０１４８７Ａ）
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願番号】特願２００８−１５８０７２（Ｐ２００８−１５８０７２）
【出願日】平成２０年６月１７日（２００８．６．１７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年１２月２４日（２００９．１２．２４）
【国際特許分類】
【出願日】平成２０年６月１７日（２００８．６．１７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]