【課題】 逆方向電圧が印加された場合の素子破壊の発生を低減することができるＳｉＣ半導体素子を提供する。
【解決手段】 高濃度層１１は、高濃度のｎ型ＳｉＣからなる層であり、ＳｉＣ基板を構成している。高濃度層１１の表面には、低濃度のｎ型ＳｉＣからなる低濃度層１２が形成され、低濃度層１２の表面には、ｐ型ＳｉＣからなるガードリング領域１３が形成されている。低濃度層１２およびガードリング領域１３の上には、低濃度層１２とショットキー接合を形成しているバリアメタル膜１４、パッド電極１５、および絶縁膜１６が形成されている。高濃度層１１の他方の面には、高濃度層１１とオーミック接合を形成しているオーミックメタル膜１７および裏面電極１８が形成されている。低濃度層１２において、ガードリング領域１３の近傍には、低濃度層１２の表面に露出するように結晶欠陥領域１９ａが形成されている。 （もっと読む）

【課題】 本発明は、簡単な構造で、電子部品の温度を低下させることができる新規な電気回路装置及び電気回路装置における冷却構造を提供する。
【解決手段】 電子部品１を基板１０上に実装してある電気回路装置において、前記電子部品上に熱伝導性を有するシート状の電気絶縁物質４を載置し、このシート状の電気絶縁物質上に熱伝導性を有するバスバー３を設け、このバスバーの両端を前記基板に固定してあることを特徴とする電気回路装置。 （もっと読む）

【課題】
半導体素子の放熱構造において、比較的低コストで製造可能な構造を提供することを第１の目的とする。また、半導体素子同士の電力バランスを維持することが容易なものを提供することを第２の目的とする。さらに、基板の配線に起因するノイズ及びサージを低減することを第３の目的とする。
【解決手段】
第１素子張付部１１は、第２素子張付部１２と第３素子張付部１３との間に配置され、下端部で第２素子張付部１２と下部連結部１５ａ，１５ｂを介して一体になっている。第３素子張付部１３は、第１素子張付部１１を間に挟んで第２素子張付部１２と平行に形成され、その上端部で第２素子張付部１２と上部連結部１６を介して一体になっている。放熱体１０は全体として渦巻き状で、第１素子張付部１１が最も内側に巻き込まれた状態に形成されている。また、これらの素子張付部の間隔は同一に形成されている。 （もっと読む）

【課題】 本発明は、簡単な構造で、電気回路装置全体の温度を低下させることができる新規な電気回路装置及び電気回路装置における冷却構造を提供する。
【解決手段】 電子部品１を実装してある回路素子モジュール２を、ケースのベース面１０上に載置してある基板８に実装してある電気回路装置において、前記ケースのベース面にバスバー固定部５を設けてあり、前記電子部品の周縁に熱伝導性を有するバスバー３を設け、このバスバーの少なくとも一方の先端部を前記バスバー固定部に熱伝導性を有する電気絶縁物質４を介在させて固定してあることを特徴とする電気回路装置。 （もっと読む）

【課題】負荷配線等のインピーダンスによる電圧降下の発生で、負荷端による電圧降下を防ぐ、ラインドロップによる電圧降下補正回路及び補正方法を提供する。
【解決手段】正側又は負側の何れか一方の出力ラインに設けた電流検出抵抗によって、負荷電流の変化に基づくインピーダンス変化による補正信号を生成し、基準電圧設定器で設定される基準電圧との比較差分に基づいて、外部入力電圧をスイッチング制御して、電流変化のパラメータを電圧補整に加味するラインドロップ補正回路及び方法。 （もっと読む）

【課題】 ｎ型半導体基板７における該基板の第１主面側ゲート及びエミッタ電極の金属膜の存在に対し、悪影響を及ぼさない低温熱処理（アニール炉）による該基板の第２主面側ｐ^＋ コレクタ層８を活性化し形成する製造方法を提供する。
【解決手段】 ｐ^＋ コレクタ層８を形成する工程において、ホウ素（Ｂ^＋ ）または２フッ化ほう素（ＢＦ_２ ^＋ ）のイオン注入を累積２Ｅ１５／ｃｍ^２ とし、これを２回または３回分割イオン注入し、分割したイオン注入工程毎に低温アニール炉で５００℃１６時間加熱を行うことにより、低温でｐ^＋ コレクタ層８を活性化し形成する製造方法である。 （もっと読む）

【課題】テーブルタップに設定すべき感知電流閾値や連動コンセント遅延時間等を装置外部より設定することによって、メインコンセントに接続される機器が特定された大量発注ユーザーにおいて、ユーザーでの設定操作を不要とする。また、上位装置との通信手段を光通信方式にすることにより感電等の事故を抑制する。
【解決手段】メインコンセント及び連動コンセントよりなるＡＣプラグを介して商用電源に接続される出力コンセント口を有するテーブルタップにおいて、少なくとも電流検出回路回路と、パソコン等の通信可能な装置とのインターフェース回路と、感知電流閾値等を記憶するメモリーを内蔵し、あらかじめ求められているメインコンセントに接続される機器のＯＮ時の消費電流と、ユーザーのシステムに必要な連動コンセント遅延時間の設定値等をパソコン等の上位装置に入力したのち、通信手段を介してテーブルタップ内蔵のメモリーに記憶させる。 （もっと読む）

【課題】 本発明は、主出力の電圧に関係なく駆動巻線出力をレギュレータの入力に使用することができる新規な多出力スイッチング電源を提供する。
【解決手段】 一次・二次間をトランス１で絶縁し、このトランスの二次巻線ｎｓにセンタータップ２を設け、二以上の出力端子を設けてある多出力スイッチング電源において、前記二次巻線の両端にそれぞれスイッチング素子３，４を設けてあり、これらスイッチング素子の出力側に主出力１０を設けてあり、前記トランスにセンタータップ６を備えた駆動巻線ｎｄを設け、この駆動巻線の両端に前記スイッチング素子のそれぞれの制御端子に接続し、前記スイッチング電源が同期するように構成してあり、前記駆動巻線に整流部７並びに平滑部８を接続し、さらに、前記平滑部にレギュレータ９を接続して、副出力１１を少なくとも一つ設けてあることを特徴とする多出力スイッチング電源。 （もっと読む）

【課題】
トレンチゲート構造を持つ半導体装置において、溝とドレイン層との間の部分の抵抗成分を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】
ソース電極膜２４とドレイン電極膜２３との間に電圧を印加するとともに、ゲート電極膜１６とソース電極膜２４との間に閾値以上の電圧を印加すると、ドレイン電極膜２３からソース電極２４へ電流が流れる。このとき、チャネルとＮ^＋型ドレイン層１１との間においては、Ｎ⁻型ドリフト層１３よりも抵抗成分が低いＮ型埋込導電領域１２が主な電流経路となる。したがって、抵抗成分の低いＮ型埋込導電領域１２を形成すると共に、オンしているときにＮ型埋込導電領域１２を経路として電流が流れるようにしているので、とドレイン層との間の部分の抵抗成分を低減することが可能になる。 （もっと読む）

【課題】 ウェーハに障害物がぶつかった場合の衝撃に強く、且つ、コストと時間を抑えた鏡面加工および面取加工を施した半導体ウェーハを提供する。
【解決手段】 半導体ウェーハは、周側面の上部が鏡面加工によって鏡面を成す。 （もっと読む）