【課題】ベタ封止された有機ＥＬパネルの劣化を長期間防止する。
【解決手段】有機ＥＬ素子をなす積層体１１が形成されているガラス基板１上の、基板面内の全周縁部に、カルシウム（Ｃａ）からなる部材７を形成する。積層体１１の反基板側の面に合成樹脂からなる封止層８を形成する。この封止層８は部材７より外側まで形成する。封止層８の反基板側の面にガラス板９を固定する。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】 発光チップの高輝度化を実現することができ、作業性良く製造可能な発光装置を提供する。
【解決手段】 発光装置１は、第１電極６及び第２電極５を有し、第１電極６と第２電極５とを介して通電されることによって、上面４に設けられた発光領域３より光を射出する発光チップ２と、発光領域３より射出された光を所定方向に反射する反射面１１を有するリフレクタ部材１０とを備え、リフレクタ部材１０に、第１電極６と電気的に接続する第１導電部８が設けられている。 （もっと読む）

【課題】 発熱を抑えることができる半導体装置を提供する。
【解決手段】 本発明に係る半導体装置は，半導体基板１０２と、ＭＯＳトランジスタ１５０と、発光素子１５２と、を含み、ＭＯＳトランジスタ１５０は、半導体基板１０２の上方に形成されたゲート絶縁層１２０と、ゲート絶縁層１２０の上方に形成されたゲート電極１２２と、半導体基板１０２内に形成されたソース領域１２４と、半導体基板１０２内に形成されたドレイン領域１２５と、を含み、発光素子１５２は、半導体基板１０２内であって、ソース領域１２４とドレイン領域１２５との間のソース−ドレイン間領域１２１と電気的に接続され，ＭＯＳトランジスタ１５０のリーク電流によって発光する。 （もっと読む）

【課題】 液滴吐出装置から液滴を吐出してＴＦＴ用ソース電極またはドレイン電極を設けること。
【解決手段】 配線パターン形成方法は、バンクパターンに縁取られたパターン形成領域における所定のセクションへ液状の導電性材料の液滴を吐出して、パターン形成領域を覆う導電性材料層を形成するステップ（Ａ）を含んでいる。セクションのＸ軸方向に沿った長さをＬとし、Ｙ軸方向に沿った長さをＭとすると、吐出される液滴の直径φは、Ｌ以下であるとともに、Ｍ以下である。そして、ステップ（Ａ）は、バンクパターンから少なくとも直径φの１／２倍離れた位置に液滴の中心が当たるように、液滴を吐出するステップ（ａ１）を含んでいる。 （もっと読む）

【課題】 実装基板を介して伝達されてくる熱を放熱して、モールドパッケージ内部の電子部品に加わる熱衝撃を抑える電子部品、圧電発振器および電子機器を提供する。
【解決手段】 圧電発振器１０は、一端を内蔵電子部品と電気的に接続させるとともに、他端に実装端子２４が形成される実装端子形成用リード２０と、前記内蔵電子部品を封止したモールドパッケージ２２と、前記モールドパッケージ２２から露出した前記実装端子形成用リード２０に設けられ前記実装端子２４から伝わる熱の放熱手段と、を備えた構成である。 （もっと読む）

【課題】 より実装面積の縮小されたパッケージ内に固体撮像素子を収め、リフロー実装可能な高信頼性の半導体装置及びその製造方法を提供する。
【解決手段】 少なくとも透明電極１２及び透明電極パターン１３を有する透光性基板１１と、主表面側の周辺に電極領域１５を有して電極領域１５が透明電極１２と電気的に接続されることにより透光性基板１１との間に空間Ｓが設けられた固体撮像素子１４と、固体撮像素子１４の裏面側に配され、透光性基板１１との接続部２２を有すると共に固体撮像素子１４の信号伝達経路が形成された回路基材２１と、回路基材２１の外部実装面に設けられ、信号伝達経路とそれぞれ接続関係を有する複数の外部端子２８とを含む。 （もっと読む）

【課題】 素子を破損、損傷させることなく、素子と配線基板との導通を確実に得ることができる配線基板と半導体素子の接続方法を提供する。
【解決手段】 配線基板１０上に半導体素子であるＴＦＴ１３が実装されてなる配線基板１０と半導体素子の接続方法であって、ＴＦＴ１３の外側に位置する配線基板１０上の配線端子１４と、ＴＦＴ１３の表面側の素子端子６１の双方からＮｉめっきを成長させる成長工程と、Ｎｉめっき上に導電材としてＡｕめっきを析出させて積層させる積層工程とを含むことを特徴とする。 （もっと読む）

【課題】ポリシリコン抵抗に導入された不純物の外方拡散を抑制することができる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】この半導体装置の製造方法は、ゲート電極４ａ及びポリシリコン抵抗４ｃそれぞれを形成する工程と、ゲート電極４ａ上及びポリシリコン抵抗４ｃ上に、絶縁膜を形成する工程と、絶縁膜上に、ポリシリコン抵抗４ｃの上方に位置するレジストパターン１２を形成する工程と、レジストパターン１２をマスクとして絶縁膜をエッチバックすることにより、ゲート電極４ａの側壁にサイドウォール５ａを形成するとともに、ポリシリコン抵抗４ｃ上に拡散防止膜５ｃを形成する工程とを具備する。 （もっと読む）

【課題】製造工程の数を少なくすることが出来る半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、第１導電型素子領域１ｂ、第２導電型素子領域１ａ、及び素子分離膜２上に、第１導電型の不純物が導入されたポリシリコン膜４を形成し、ポリシリコン膜４をパターニングすることにより、第１ゲート電極４ｂ、第２ゲート電極４ａ、及び抵抗素子４ｃを形成する。第１ゲート電極４ｂ及び抵抗素子４ｃを第１のマスクで覆い、第２導電型の不純物を注入することにより、第２の不純物領域を形成するとともに、第２ゲート電極４ａを低抵抗化する。また、第２導電型素子領域１ａ及び抵抗素子４ｃを第２のマスクで覆い、第１導電型の不純物を注入することにより、第１の不純物領域を形成するとともに、第１ゲート電極４ｂを低抵抗化する。 （もっと読む）