【目的】 本発明は、半導体装置の製造方法に関し、被エッチング層となる保護膜パターンのパターン寸法精度を良好にすることができるとともに、下地の基板にダメージを入り難くすることができる半導体装置の製造方法を提供することを目的とする。
【構成】 下地の膜１上に被エッチング層２を形成する工程と、次いで、該被エッチング層２上にマスク層３を形成する工程と、次いで、該マスク層３を用い、該マスク層３下以外の領域の該下地の膜１上で該被エッチング層２が部分的に残るように該被エッチング層（２）をドライエッチングする工程と、次いで、該マスク層３を除去する工程と、次いで、該マスク層３下以外の領域の該下地の膜１上に残された該被エッチング層２をウェットエッチングする工程とを含むように構成する。 （もっと読む）

【目的】 前側より新鮮空気を吸入し、後ろ側より排気を行うドライブモジュールが取り付けられる複数の棚と、少なくとも前面には各棚に対向する吸気口が形成された扉とを具備し、背面には各棚に対向する排気口が形成されたディスク装置に関し、装置騒音が低く、各ドライブモジュールを効率よく冷却でき、サーマルオフトラック等のエラー発生を防止できるディスク装置を提供することを目的とする。
【構成】 棚１２の前部と扉１３との空間に、空気の上下方向の流れを遮断する仕切り部材１６を取り付けるように構成する。 （もっと読む）

【目的】 複数の電子部品を実装する電子回路実装基板、特に、その電源供給手段に特徴を有する電子回路実装基板に関し、大電流を供給することができ、かつ、実装密度を高くして小型化し、信号の伝達速度を高速化することができる電子回路実装基板を提供する。
【構成】 複数の電源用配線層３と複数の信号用配線層４が絶縁層２によって相互に絶縁された多層配線構造体の上に複数の電子部品８が搭載され、この電源用配線層３および信号用配線層４と電子部品８の間が必要に応じてＶｉａ５によって接続されている電子回路実装基板において、最上層よりも下層に配置された電源用配線層３の少なくとも一つに外部から電源を供給するための電源接続用パッド６が設けられている。上層に形成された電源接続用パッド２７から耐湿側壁２６を通して下層の電源用配線層２３に電源を供給することもできる。 （もっと読む）

【目的】 本発明は被測定物の回転角度を検出する角度検出器に関し、検出角度に対する磁気検出素子の出力特性の直線性を向上させることを目的とする。
【構成】 ＭＲ素子１３の周囲で、回転体１６の先端に取り付けられた永久磁石１７ａ，１７ｂを回転させる。そして、永久磁石１７ａ，１７ｂの回転方向の外側周囲に、板状であって、横断面三ヶ月形状の磁性体２１ａ，２１ｂを配設する構成とする。 （もっと読む）

【目的】複数の計算機から構成される複合計算機システムにおいて、各計算機にクラスタ識別子を付与し、操作対象となる計算機のクラスタ識別子と実際に接続されている計算機のクラスタ識別子を照合することにより誤操作を防止することを技術的目的とする。
【構成】少なくとも表示装置（ディスプレイ装置）（５ａ）と入力装置（キーボード）（５ｂ）とパネル（５ｃ）とを備えたシステムコンソール（５）と、各計算機に対応した制御装置（マイクロプロセッサ）（３ａ）と、主記憶装置（３ｂ）とを有し各計算機の保守管理を行うサービスプロセッサ（３）と、前記システムコンソール（５）と前記２以上のサービスプロセッサ（３）との間に介在してシステムコンソール（５）と操作対象となるクラスタ（２）のサービスプロセッサ（３）との接続を切り替える切替装置（４）とから構成される。 （もっと読む）

【目的】本発明は、超音波診断装置に関し、拍動や吸吸の影響で動いている被検体内部の深さ方向の変位を高精度に計測する機能を備える。
【構成】走査方向（深さ方向（ｚ方向）とほぼ直角なｘ，ｙ方向）の位相パターンを求め、この位相パターンの走査方向（ｘ、ｙ方向）の変位Δｘ（Δｘ、Δｙ）を求めて、従来と同様に例えばパルスドップラ法等を用いて求めた深さ方向（ｚ方向）の見掛け上の位相Δθｚを、上記変位Δｘ（Δｘ、Δｙ）と上記位相パターンに基づいて補正する。または、受信信号に基づいて走査方向（ｘ，ｙ方向）の変位Δｘ（Δｘ、Δｙ）を求め、また走査方向（ｘ，ｙ方向）の位相パターンを求め、これらの変位Δｘ（Δｘ、Δｙ）および位相パターンに基づいて深さ方向（ｚ方向）の見掛け上の位相Δθｚを補正する。または、走査方向（ｘ，ｙ方向）の位相パターンを求め、この位相パターンに基づいて走査方向（ｘ，ｙ方向）の変位Δｘ（Δｘ、Δｙ）と深さ方向（ｚ方向）の変位Δｚを求める。 （もっと読む）

【目的】 直接ベアチップＬＳＩを多層構成の回路基板に密封実装するベアチップＬＳＩの実装構造に関し、小形化、高密度実装化及び高放熱化が図れ、ＥＭＩ対策も講じられるベアチップＬＳＩの実装構造を提供することを目的とする。
【構成】 多層構成の回路基板１のベアチップＬＳＩ９の搭載部が段付凹部２を成し、底面には内層の広範囲に広がり面を有し、ベアチップＬＳＩ９をダイボンディングさせる内層導体３が露出し、段部21にはベアチップＬＳＩ９と接続する回路端子４が、対向位置に内層導体により配設してあり、段付凹部２の表面縁部には接地回路に通じる環状の導体パターン11を有し、一面が全導体面51を成し、他の面に絶縁して回路パターン52を形成させたキャップ５にて、段付凹部２を覆い、全導体面51を前記導体パターン11に密着固定させて段付凹部２内部を密封し、回路パターン52を回路基板１の表面回路パターン12に接続させて成るように構成する。 （もっと読む）

【目的】本発明はポリシング機能のモニタ方式に関し，ＡＴＭセルが申告した平均速度，最高速度や，バースト継続時間に違反するか否かを監視する監視部が正常に動作しているかモニタすることを目的とする。
【構成】ＡＴＭ交換機システムの加入者線インタフェース上のセルに対して，セルのＶＣＩをアドレスとして到着セル毎に基準時刻データを格納し，格納した基準時刻と現在の基準時刻からセル間隔を求め，セル間隔を規定値と比較して規定値以下の時セルカウンタで計数を行い，セルカウンタ値を規定値と比較して申告した特性に違反しているか否かを判定する監視部を備える。この監視部のセル入力部にＶＣＩ発生手段を設け，監視部から出力される判定結果を記憶する手段を設けて，処理装置から監視部の各部に規定値のデータを設定し，ＶＣＩ発生手段から未使用ＶＣＩを発生して擬似的にセルを発生し，判定結果記憶手段から結果を得るよう構成する。 （もっと読む）