【課題】半導体装置におけるデータアクセスに必要な時間を安定化させる。
【解決手段】半導体装置１００は、メモリセルアレイ１１０と、データ入出力回路１２３と、アクセス制御回路２００を備える。アクセス制御回路２００は、ワード線の活性化／非活性化を指示する第１信号Ｓ１を出力する第１信号部２０２と、ビット線の活性化／非活性化を指示する第２信号Ｓ２を出力する第２信号部２０４と、センス回路１２１へのオーバードライブ電圧の供給／停止を指示する第３信号Ｓ３を出力する第３信号部２０６と、ワード線の非活性化を指示する第４信号Ｓ４を出力する第４信号部２０８を含む。外部電圧に応じて第３信号Ｓ３の活性化期間が決定される。外部電圧に実質的に非依存にて第４信号Ｓ４の生成タイミングが決定される。 （もっと読む）

【課題】様々な導通状態にある電気ヒューズを其々誤判定なく読み出すことのできる半導体装置及び半導体装置の制御方法を提供する。
【解決手段】選択トランジスタ９０３を介して検出ノードＡに接続された電気ヒューズ９０２と、選択トランジスタ９０３をオフさせた状態で検出ノードＡをプリチャージするプリチャージトランジスタ９０４と、選択トランジスタ９０３をオンさせ、プリチャージトランジスタ９０４をオフさせた状態で、検出ノードＡにバイアス電流を流すバイアストランジスタ９０５と、検出ノードＡにバイアス電流が流れている状態で検出ノードＡの電位を検出する検出回路９０６とを備え、バイアストランジスタ９０５は、バイアス電流の量を段階的又は連続的に減少させる。 （もっと読む）

【課題】様々な導通状態にある複数の電気ヒューズを有する半導体装置において、複数の電気ヒューズによりプログラミングされた結果を誤判定なく読み出すことのできる半導体装置及び半導体装置の制御方法を提供する。
【解決手段】其々がプログラム状態又は非プログラム状態である複数のヒューズ素子と、複数のヒューズ素子のプログラム状態又は非プログラム状態に対応する判定結果信号ＦＬＤａ，ＦＬＤｂを其々出力する複数のヒューズ判定回路９２ａ，９２ｂと、第１のタイミング信号ＬＯＡＤ＿ＥＮＤを共通に受け、第１のタイミング信号ＬＯＡＤ＿ＥＮＤに同期して複数の判定結果信号ＦＬＤａ，ＦＬＤｂを其々ラッチ及び出力する複数のラッチ回路９３ａ，９３ｂとを備える。 （もっと読む）

【課題】ポイントシフト型ＦＩＦＯ回路の制御に必要な信号配線の本数を削減する。
【解決手段】入力ノードＮＩ０〜ＮＩｍが入力選択回路１に接続され、出力ノードＮＯ０〜ＮＯｍが出力選択回路２に接続されたラッチ回路Ｌ０〜Ｌｍと、入力選択回路１及び出力選択回路２を制御する制御回路６とを備える。制御回路６は、入力ポインタ信号ＩＰを生成するシフトレジスタ６ａと、出力ポインタ信号ＯＰを生成するバイナリカウンタ６ｂを含む。入力選択回路１は、入力ポインタ信号ＩＰの値に基づいていずれかのラッチ回路を選択し、出力選択回路２は、出力ポインタ信号ＯＰの値に基づいていずれかのラッチ回路を選択する。これにより、入力選択回路１におけるハザードの発生を防止しつつ、出力ポインタ信号ＯＰを伝送する信号配線の本数を削減することが可能となる。 （もっと読む）

【課題】簡単な構成により高速化を実現したネットワーク装置と、そのヘッダ処理方法を提供する。
【解決手段】ネットワーク装置は、物理層からのパケットを抽出するパケット抽出部、パケット抽出部で抽出されたパケットを受けるＭＡＣ処理部、パケット抽出部で抽出されたパケットがＭＡＣ処理部と同時並行して伝えられるヘッダ検索部及びＭＡＣ処理部で処理されたパケットとヘッダ検索部の検索結果とを受ける上位処理部を備える。ＭＡＣ処理部は、入力されたパケットがパケットとして認識されないもの、あるいはパケットとしての妥当性を欠くものを含む不要なパケットを廃棄し、それ以外のパケットを上位処理部に伝える。ヘッダ検索部での検索結果に対しては、ＭＡＣ処理部で廃棄されたパケットに対応したものを除いて上位処理部に伝えるようにする。 （もっと読む）

【課題】 カップリングノイズを低減すること。
【解決手段】 半導体装置は、第１の回路と、第２の回路と、第１の配線と、一対のシールド線とを含む。第１の回路は、所定電圧を発生する電圧発生回路を含み、所定電圧を出力端に出力する。第１の配線は、第１の回路の出力端を第２の回路の入力端に結線する。一対のシールド線は、第１の配線を挟むように配置され、一方には電圧発生回路および第２の回路の少なくとも一方を駆動する電源電位が供給され、他方には電圧発生回路および第２の回路の少なくとも一方を駆動する接地電位が供給される。 （もっと読む）

【課題】内部信号線の寄生抵抗値を測定できるようにする。
【解決手段】インターフェースチップとコアチップとを電気的に接続する１又は複数の内部信号線１０１を備え、インターフェースチップは、内部配線に電流を出力する第１の回路１１１を有し、コアチップは、第１の内部信号線１０１に電流を出力する第２の回路１２１を有し、インターフェースチップは、第１の回路１１１が出力する電流が流れる上記内部配線に接続される第１の入力端子１５１ａと、第１の内部信号線１０１のインターフェースチップ内の端部１０１ａに接続される第２の入力端子１５１ｂとを有し、第１の入力端子１５１ａの電圧と第２の入力端子１５１ｂの電圧との電位差に応じた電圧を出力する判定回路１５０を有する。 （もっと読む）

【課題】パッケージング後に生じた不良セルを冗長セルに効率よく置換する。
【解決手段】半導体装置１０は、複数のチップ１００と、チップ１００を制御するチップ２００と、チップ１００とチップ２００とを接続する内部配線４００とを備える。チップ１００は、光学ヒューズ１２０及びその情報を保持するラッチ回路１０１と、内部配線４００を介してチップ２００から供給された電気ヒューズ２２０の情報を保持するラッチ回路１０２と、ラッチ回路１０１，１０２のいずれか一方の情報を選択する選択回路１５１を含み、選択された情報から冗長判定信号ＨＩＴを生成する。本発明によれば、電気ヒューズの情報が内部配線を介してチップ２００からチップ１００に転送されることから、チップ１００に電気ヒューズを設ける必要がなくなるとともに、転送に外部端子を使用しないことから、起動時間が増大することもない。 （もっと読む）

【課題】端子数や端子配置の異なる複数種の半導体装置に対する汎用性を向上させた測定用治具を提供する。
【解決手段】測定用治具は、第１の半導体装置および第２の半導体装置に挟まれて使用されるものであり、複数の測定用パッドと、導電部を備えた複数の貫通穴と、複数の測定用パッドと複数の貫通穴の導電部とを接続する複数の配線とを有し、複数の貫通穴のうち、第１の半導体装置の端子および第２の半導体装置の端子に対応する位置の貫通穴に、導電部に接触して導電性部材が設けられている構成である。 （もっと読む）

【課題】有効な不正コピー防止対策がない状況を踏まえ、より高度で、かつ、不正コピーの攻撃を受けたとときでも被害を最小に抑える情報保護システムを提供する。
【解決手段】情報保護システムにおいて、情報処理装置３００に情報記憶媒体２００が装着されたとき、情報記憶媒体２００に格納されたソフトウェアコンテンツに付される電子署名により真正なものであることを判定する電子署名による真贋判定処理（第１判定処理）１００と、情報処理装置３００と情報記憶媒体２００とがお互いに真正なものであることを判定する認証手順による真贋判定処理（第２判定処理）１０１と、情報記憶媒体２００に格納されたソフトウェアコンテンツに対する改竄の有無を判定する改竄検出処理（第３判定処理）１０２によって３重にセキュリティチェックを実行する。 （もっと読む）