【課題】現場での調整・設置に要する工数を低減し、調整・設置後のレイアウト変更等にも柔軟に適用でき管理対象の無線タグの位置を高い精度で推定可能とする。
【解決手段】監視エリアにおける特定の位置に分散して配置された複数の親機及び基準となる複数の第１無線タグ、移動体に取り付けられ第２無線タグ、複数の親機に対して無線信号の授受を行う無線制御装置、データ処理装置を有する。データ処理装置は、無線制御装置を制御して各親機に対する第１無線タグの第１受信電界強度データと、各親機に対する第２無線タグの第２受信電界強度データを取得し、第２受信電界強度データのうち大きい順の所定データとそれに対応する親機に関する第１無線タグの第１受信電界強度データを参照して、該当する親機と基準となる複数の第１無線タグとの位置情報とから第２無線タグの位置を推定する。 （もっと読む）

【課題】ＳＲＡＭ回路の動作速度を向上させる。
【解決手段】駆動ＭＩＳＦＥＴと転送ＭＩＳＦＥＴとそれらの上部に形成された縦型ＭＩＳＦＥＴとでメモリセルを構成したＳＲＡＭにおいて、周辺回路を構成するＭＩＳＦＥＴ間の電気的接続を、メモリセルの縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも下部に形成されるプラグ２８および中間導電層４６、４７で行うとともに、縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも上部に形成されるプラグ、第１および第２金属配線層を用いて行うことにより、配線の自由度を向上でき、高集積化できる。また、ＭＩＳＦＥＴ間の接続抵抗を低減でき、回路の動作スピードを向上できる。 （もっと読む）

【課題】インターフェースチップを用いるタイプの半導体装置において、インターフェースチップとコアチップ間の複数の貫通電極にそれぞれ関する複数の電流パスで大きなＡＣ特性の差がないことの確認試験を行えるようにする。
【解決手段】インターフェースチップ及びコアチップと、これらを電気的に接続するそれぞれが貫通電極を含む測定対象信号線１３０及び基準信号線１３１と、を備え、インターフェースチップは、信号発生回路１００が発生したテストクロックをコアチップへ送出し、コアチップは、信号発生回路１０１がテストクロックから所定の測定信号を発生し、且つ所定の測定信号を測定対象信号線１３０及び基準信号線１３１へ同時に送出し、更に、インターフェースチップは、更に、測定対象信号線１３０及び基準信号線１３１を介して入力した複数の所定の測定信号の位相差をオペアンプ１１７によって検出し、判定回路１０２が試験結果を出力する。 （もっと読む）

【課題】 本発明は、ネットワークに接続された印刷装置等の低消費電力化を図るものである。
【解決手段】 本発明である第一のネットワーク処理装置を、外部ネットワークに接続された印刷装置内部に配置された第二のネットワーク処理装置である物理層（ＰＨＹ）とマルチメディア層（ＭＡＣ）の間に接続し、前記第一のネットワーク処理装置が、印刷装置と第二のネットワーク処理装置がスリープ中、あるいは、休止中でも、前記外部ネットワークからの受信パケットを解釈し必要な応答をする。 （もっと読む）

【課題】不揮発性メモリのランダムライトアクセスの高速化を図る。
【解決手段】半導体不揮発性メモリは、複数の消去単位からなる初期割当領域及び初期未使用領域を有する。ホスト側論理アドレスが順次に並ぶ最小管理単位を設定し、入力されたデータをバッファに順次に書き込み、最小管理単位毎の論理アドレスと不揮発性メモリの物理アドレスとのアドレスの変換情報を生成する。バッファの全記憶容量に対して書き込まれたデータを、書き込み予定の第１の消去単位の未書き込み領域に順次に書き込む。第１の消去単位の未書込領域がなくなると、検索された第２の消去単位の有効データを予め準備されている消去済等の第３の消去単位に書き込んで変換情報を更新して新第１の消去単位に置き換える。第２の消去単位を一括消去して新第３の消去単位の生成準備と並行して新第２の消去単位を検索する。 （もっと読む）

【課題】貫通電極によって共通接続された積層型半導体装置を構成する各半導体チップを別々に動作させる。
【解決手段】積層される半導体チップに設けられたチップ自動認識選択回路９００ａ〜９００ｅは、それぞれ、入力されるパルス信号の周期を２倍の周期に変換し出力する周期変更回路１２（ＴＦＦ回路）と、周期変更回路１２の入力の論理レベルが、他の全ての周期変更回路１２の入力の論理レベルと異なる時間に、半導体チップに対し共通に供給されるチップ選択アドレス信号Ｂ０、Ｂ１、Ｂ２を取り込み、自己チップアドレスとして記憶する自己アドレス記憶回路（ラッチ回路ＬＣ１〜ＬＣ５）と、チップ選択アドレスと自己チップアドレスとを比較して一致判定を行う判定回路（比較回路１３）とを備える。 （もっと読む）

【課題】積層された複数の半導体チップ間で貫通電極切替情報を共有する。
【解決手段】複数の半導体チップ間でデータ転送を行うための複数の貫通電極を互いに共有した積層型半導体装置であって、複数の半導体チップに含まれる第１の半導体チップＩＦは、複数の貫通電極のうちデータ転送を行う貫通電極を指定する貫通電極切替情報ＳＷを保持し、複数の半導体チップに含まれる第２の半導体チップＣＣ０〜ＣＣ７に貫通電極切替情報ＳＷを転送する。本発明によれば、貫通電極切替情報ＳＷが第１の半導体チップＩＦから第２の半導体チップＣＣ０〜ＣＣ７に転送されることから、第２の半導体チップには貫通電極切替情報ＳＷを不揮発的に記憶する回路を設ける必要がない。これにより、第２の半導体チップのチップ面積を縮小することが可能となる。 （もっと読む）

【課題】予備の貫通電極を用いて貫通電極の不良を救済する場合に、置換の前後における信号パスの長さの差を短縮する。
【解決手段】ドライバ回路１０１〜１０８を有する半導体チップＩＦと、レシーバ回路２０１〜２０８を有する半導体チップＣＣと、半導体チップＣＣに設けられた貫通電極３０１〜３０９とを備える。半導体チップＩＦは、ｉ番（ｉは１〜ｎの整数）のドライバ回路の出力端をｉ番からｉ＋ｍ番の貫通電極のいずれかに排他的に接続する出力切り替え回路１２０を有し、半導体チップＣＣは、ｉ番（ｉは１〜ｎの整数）のレシーバ回路の入力端をｉ番からｉ＋ｍ番の貫通電極のいずれかに排他的に接続する入力切り替え回路２２０を有する。これにより、置換前の信号パスと置換後の信号パスとの間にほとんど配線長差が生じないことから、信号品質が高められる。 （もっと読む）

【課題】複数のコアチップからそれぞれ出力される複数のリードデータをインターフェースチップにおいて正しく取り込む。
【解決手段】複数のコアチップＣＣｉの夫々は、リードコマンドに応答してインターフェースチップＩＦにリードデータを出力するデータ出力回路５４ｏと、リードコマンドを受け付けてからデータ出力回路５４ｏによってリードデータが出力されるまでの時間を複数のコアチップ間において一致させる出力タイミング調整回路４００とをそれぞれ含む。これにより、インターフェースチップ側における入力されるリードデータのラッチマージンを十分に確保することが可能となる。しかも、出力タイミングの調整を夫々のコアチップ側で行っていることから、インターフェースチップ側にコアチップの枚数分のラッチタイミング制御回路などを設ける必要もない。 （もっと読む）

【課題】低電圧の読み出し動作に際し十分な動作マージンと動作速度を確保し得るセンスアンプ回路を提供する。
【解決手段】シングルエンド型のセンスアンプ回路は、ゲート電圧Ｖｇに応じてビット線ＢＬを電位Ｖｂに駆動しビット線ＢＬとセンスノードＮｓとの間の接続を制御するＭＯＳトランジスタＱ１と、ゲートがセンスノードＮｓに接続され、ビット線ＢＬに伝送される信号を増幅するトランジスタＱ２と、２つのプリチャージ回路（Ｑ３、Ｑ６）を備えている。センス動作に先立ち、ビット線ＢＬとセンスノードＮｓの電位設定を行い、ゲート電圧Ｖｇを所定期間だけＶｇ２に設定した後にＶｇ１（Ｖｇ１＜Ｖｇ２）に設定してビット線ＢＬを所定電位Ｖｂに駆動する。所定電位Ｖｂは、読み出し電圧の範囲内で電荷転送モードと電荷分配モードとが切り換わる変化点の近傍で、ハイとローに対応してセンスノードＮｓで得られる所要の電圧差を確保可能な値に設定される。 （もっと読む）