【課題】入力差動信号の中心電圧の変動許容幅を広くとれ、且つ、消費電力の低減を図れる差動型回路を備えた半導体集積回路及び液晶駆動装置を提供する。
【解決手段】差動信号を受ける差動増幅段と該差動増幅段の出力に基づき出力信号を生成するバッファ段とが設けられた差動型の入力回路を有し、該入力回路を介して表示データの信号を入力するとともに該表示データに基づき液晶を駆動する信号出力を行う液晶駆動装置において、上記入力回路の差動増幅段には、動作電圧バッファ段に供給されるロジック用の電源電圧ＶＣＣよりも大きな液晶駆動用電圧ＶＬＣＤが供給される構成とした。また、表示データの入力のない期間に上記差動増幅段１の動作電流を遮断するスタンバイ機能ＳＴＢを設けた。 （もっと読む）

【課題】レシーバの終端抵抗値やドライバのオン抵抗の決定の最適化を図り、且つ、該決定の工数を削減する半導体装置、システム、方法の提供。
【解決手段】、伝送信号のＤＣ電圧レベルとＡＣ電圧の振幅の一端のレベルを一致させるように、レシーバの終端抵抗値（ＲＴＴ）やドライバのオン抵抗Ｒｏｎを調整する。 （もっと読む）

【課題】マルチチップモジュールの性能を維持しつつ、信頼性の高い試験を可能にした半導体装置とモジュールを提供する。
【解決手段】半導体装置は、複数の第１外部端子と、複数の第２外部端子と、複数の第３外部端子と、複数の第４外部端子と、第５外部端子と、第６外部端子と、第７外部端子と、第８外部端子と、前記複数の第１外部端子、前記複数の第２外部端子、前記第３外部端子、前記複数の第４外部端子、前記第５外部端子及び前記第７外部端子に結合された第１半導体チップと、前記複数の第２外部端子、複数の第３外部端子及び前記第６外部端子に結合された第２半導体チップと、前記複数の第２外部端子、前記複数の第４外部端子及び前記第８外部端子に結合された第３半導体チップと有する。
【選択図】図２
（もっと読む）

【課題】ＣＰＵ等の負担なしに効果的に必要な保護レベルの設定と、汎用性の向上とソフトウェア開発の効率化を提供する。
【解決手段】ＭＭＵを有するＣＰＵに搭載可能にされるオペレーティングシステムである。第１物理アドレスに対応した第１論理アドレス空間を割り当てる第１ＴＬＢを作成して第１保護レベルとする。上記第１物理アドレスを含んでそれよりも大きな第２物理アドレスに対応した第２論理アドレス空間を割り当てる第２ＴＬＢを作成して第２保護レベルとする。タスクの生成時に、そのタスクに指定された保護レベルに対応したＴＬＢに対応した論理アドレス空間をアクセスする。タスクの切り替え時に、切り替わったタスクの保護レベルに対応したＴＬＢに切り替えて当該論理アドレス空間をアクセスする。実行中のタスクに指定された保護レベルに対応した論理アドレス空間に違反したメモリアクセスを検出してメモリアクセス違反処理を行う。 （もっと読む）

【課題】信頼性と新規機能を実現したパワーＭＯＳＦＥＴと、部品点数の削減や多機能化を可能とした電池監視装置を提供する。
【解決手段】パワーＭＯＳＦＥＴは、半導体基板の第１主面と第２主面にソース，ドレインが形成され、半導体基板の厚み方向に流れる電流を制御するようゲート絶縁膜及び上記第１主面側に第１接続電極が設けられたゲート電極が形成され、上記第１主面側に一端が上記ソース電極に接続可能にされ、他端が第２接続電極に接続された抵抗素子が設けられる。ソース端子と上記ソースを接続し、ゲート端子と上記ゲート電極を接続し、上記検出端子と上記第２接続電極を接続する。電池監視装置の充放電経路に上記パワーＭＯＳＦＥＴを用い、上記抵抗素子を監視ＩＣやエラーアンプに必要な保護用に用いる。 （もっと読む）

【課題】実用的なコストで高い信頼性を確保することができる記憶装置を提供する。
【解決手段】ドライブ選択部１と、ハードディスクドライブ（ＨＤＤ）２と、不揮発メモリドライブ３を設け、例えばＣＰＵ５およびＡＴＡコントローラ６などのホストからハードディスクドライブ（ＨＤＤ）２に対してデータ入出力などの命令が発生した際、前記ドライブ選択部１は、その際のアドレス値を受け、予め定義してあったアドレス空間に前記アドレス値が含まれている場合は、前記不揮発メモリドライブ３に対して前記命令を実行させ、そうでない場合は前記ハードディスクドライブ（ＨＤＤ）２に対して前記命令を実行させる。 （もっと読む）

【課題】相補電界効果トランジスタのオフ電流の周囲温度の変動に伴う変動を抑制する。
【解決手段】ＣＭＯＳを構成するＮチャンネルＭＯＳトランジスタの基板電圧ＶＰＷを生成する基板電圧生成回路３１と、上記ＮチャンネルＭＯＳトランジスタのレプリカであり、かつダイオード接続されたレプリカトランジスタ３２と、レプリカトランジスタ３２のアノード−カソード間に所定の電圧値ＶＦの電圧を印加する電圧印加部３３とを備え、レプリカトランジスタ３２の基板電圧は基板電圧生成回路３１が生成する基板電圧ＶＰＷであり、基板電圧生成回路３１は、レプリカトランジスタ３２に流れる電流の電流値が所与の目標値となるよう、生成する基板電圧ＶＰＷを制御する。 （もっと読む）

【課題】相補電界効果トランジスタのオン電流の周囲温度の変動に伴う変動を抑制する。
【解決手段】ＣＭＯＳの電源電圧ＶＰＥＲＩを生成するバッファ回路２１と、ＣＭＯＳを構成するＰチャンネルＭＯＳトランジスタのレプリカであり、かつダイオード接続されたレプリカトランジスタ２２と、ＣＭＯＳを構成するＮチャンネルＭＯＳトランジスタのレプリカであり、かつダイオード接続されたレプリカトランジスタ２３と、レプリカトランジスタ２２，２３に流れる電流の電流値が所与の目標値となるよう、レプリカトランジスタ２２，２３のアノード−カソード間の電圧を制御する電圧制御部２４とを備え、バッファ回路２１は、電圧制御部２４によって制御された電圧ＶＰＥＲＩＲを目標電圧として電源電圧ＶＰＥＲＩを生成する。 （もっと読む）

【課題】ファイルデータを不正アクセスから保護する。
【解決手段】管理情報によってパスワード参照が有効とされる第１状態では、パスワード照合結果に応じてファイルデータを鍵で復号することを許可し、管理情報によってパスワード参照が無効とされる第２状態では、パスワード入力がなくとも上記ファイルデータを上記鍵で復号することを許可する。上記第１状態にあることを意味する管理情報は、第１スレッショルド電圧（９１１２）及びそれよりも低い第２スレッショルド電圧（９１１１）を用いて記録する。上記第２状態にあることを意味する管理情報は、第３スレッショルド電圧（９１１１）及び上記第３スレッショルド電圧（９１１１）よりも低い第４スレッショルド電圧（９１１０）を用いて記録する。パスワード有効状態では、パスワード管理ブロック内のメモリページ上にパスワード無効状態を意味するエントリ履歴が残留しないようにする。 （もっと読む）

【課題】メモリブロックを含んだ半導体装置において、高速化を実現する。
【解決手段】例えば、メモリブロックＭＢ１内に複数のメモリアレイＡＲＹ［０］〜ＡＲＹ［３］が備わった構成において、ＡＲＹ［０］〜ＡＲＹ［３］のサイズＡ［０］〜Ａ［３］が段階的に異なるように形成される。具体的には、ＭＢ１への内部制御信号（例えばクロック信号ＣＬＫ）の入力パッドＰＤ＿ＣＬＫや、ＭＢ１からのデータ信号の出力パッドＰＤ＿ＤＯからの距離が、ＡＲＹ［０］＜ＡＲＹ［１］＜ＡＲＹ［２］＜ＡＲＹ［３］の場合、例えば、Ａ［０］＞Ａ［１］＞Ａ［２］＞Ａ［３］となるように形成される。これによって、このパッドからの距離の違いに伴う伝送遅延時間の差分を各メモリアレイの動作遅延時間の差分で相殺することができ、ＭＢ１全体として高速化が図れる。 （もっと読む）