【課題】本発明の目的は、回路と電源との接続を遮断した後に電源との接続を復帰させた場合に、急激な電源電圧低下を防ぐことにより回路を高速に起動するための電子回路装置を提供することである。
【解決手段】上記の課題を解決するため、電子回路装置は、電源と回路とを接続または遮断する第一スイッチと、該電源と容量素子とを接続または遮断し、オフ時の漏れ電流が該容量素子の漏れ電流よりも小さい第二スイッチと、該第一スイッチと前記第二スイッチとをオフした後に該第二スイッチをオンし第一時間経過後に該第一スイッチをオンするスイッチ制御部とを有することを特徴とする。 （もっと読む）

【課題】実際の製品チップにおけるデバイスパターンの位置精度が良好となるフォトマスクの製造方法を提供する。
【解決手段】透明基板３１上に位相シフト層３２及び遮光膜３３を形成し、更に第１のフォトレジスト膜を形成する。その後、描画機を用いて、ダミーパターンを描画する。次いで、現像処理した後、遮光膜３３及び位相シフト層３２をエッチングして、基板３１上にダミーパターン２２を形成する。次に、ダミーパターン２２の位置ずれを測定し、その結果を描画機にフィードバックして描画機の補正パラメータを調整する。その後、基板３１上に第２のフォトレジスト膜３５を形成し、補正パラメータを調整した描画機によりデバイスパターンを描画する。次いで、現像処理した後、遮光膜３３及び位相シフト層３２をエッチングして、基板３１上にデバイスパターン２１を形成する。 （もっと読む）

【課題】データ圧縮率が各別に設定されるデータ伝送装置の間でデータ伝送を行うにあたり、各装置が備えるデータ圧縮率によるデータ伝送の可否を確認することが可能なデータ圧縮率確認方法、データ圧縮率確認プログラムおよびデータ伝送システムを提供すること。
【解決手段】確認用データパターンが一方のデータ伝送装置において圧縮され、他方のデータ伝送装置へ送信される。送信された確認用データパターンは他方のデータ伝送装置において解凍、再圧縮され、一方のデータ伝送装置へ返信される。返信された確認用データパターンは一方のデータ伝送装置において再解凍され、元の確認用データパターンと比較される。これにより、元の確認用データパターンを参照して、圧縮、解凍、再圧縮、再解凍を経た確認用データパターンを比較することでデータの送受信が可能なデータ圧縮率の確認ができる。 （もっと読む）

【課題】 活性領域の表層部を熱酸化したときに、活性領域の縁に酸化膜の薄い部分が発生することを防止することができる半導体装置の製造方法を提供する。
【解決手段】 半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する。活性領域の表面のうち、素子分離絶縁膜に接する一部の領域が、素子分離絶縁膜の突出部の陰になる条件で、半導体基板の表層部に、半導体基板の表層部の酸化速度を低下させる元素を斜め方向から注入する。この元素の注入後、活性領域の表面を熱酸化することにより、第１の酸化膜を形成する。 （もっと読む）

【課題】 プローブカード、半導体集積回路試験装置及び半導体集積回路試験方法に関し、多数個並列テストを行う際の測定プローブ針の損傷を防止するとともに、検査効率を高める。
【解決手段】 複数の半導体集積回路チップ７に対応する複数のプローブ針セット３を備えたプローブカード１に、各プローブ針セット３毎に半導体集積回路チップ７への接触状態／非接触状態を切り替える機構５を設ける。 （もっと読む）

【課題】ポップ音を発生させることなく，アンプ出力レベルを適正なレンジに保つことができる自動利得制御増幅器を提供する。
【解決手段】
自動利得制御増幅器は，入力信号を増幅する可変利得増幅ユニットと，可変利得増幅ユニットの出力信号の振幅を監視し，出力信号の振幅に応じて当該出力信号の振幅を所望の範囲内にするような可変利得増幅ユニットの適正利得を求め，求めた適正利得を可変利得増幅ユニットに設定する自動利得制御ユニットとを有する。そして，自動利得制御ユニットは，出力信号の振幅が所定の基準値以下の時に，求めた適正利得を可変利得増幅ユニットに設定する。 （もっと読む）

【課題】
活性窒素導入による特性改善効果を更に向上する。
【解決手段】
半導体基板の活性領域上に酸化膜を形成し、酸化膜の表面側から活性窒素を導入して酸化膜を窒化処理して窒化酸化膜にし、その後、半導体基板をＮ_２Ｏガスを含む雰囲気中で熱処理し、次に、半導体基板をＮＯガスを含む雰囲気中で熱処理し、その後窒化酸化膜上に、ゲート電極用のシリコン膜を堆積する。 （もっと読む）

【課題】
電流方向を反転した時の特性が異なるＭＯＳトランジスタを含む半導体装置を提供する。
【解決手段】
半導体基板に形成された、第１導電型を有する複数の活性領域と、第１導電型を有する複数の活性領域の１つである第１活性領域の中間位置を横断して形成され、下方に第１チャネルを画定する第１絶縁ゲート電極と、第１絶縁ゲート電極の両側の第１活性領域中に形成され、第１導電型と逆の第２導電型を有する、一対の第１電流端子領域と、を有する半導体装置であって、第１絶縁ゲート電極の平面視形状が、一対の電流端子領域の一方に向かって凸の凸部と、他方に向かって凹の凹部とを有し、凸部と凹部とがチャネル幅方向で整合しており、第１電流端子領域の一方から他方に第２導電型キャリアを輸送するときの電気抵抗値と、第１電流端子領域の他方から一方に第２導電型キャリアを輸送するときの電気抵抗値が異なる。 （もっと読む）

【課題】チップ面積の増大を抑制しつつ、書き込み時にビット線に流れるリーク電流を低減しうる半導体記憶装置の構造及びその書き込み方法を提供する。
【解決手段】第１の拡散層及び第２の拡散層と、第１の拡散層と第２の拡散層との間の半導体基板上に形成された電荷蓄積層及びゲート電極とを有するＮ型メモリセルトランジスタと、半導体基板に形成され、第１の拡散層に対して接続可能に構成され、外部電源から供給される電圧を昇圧して出力する電源回路と、Ｎ型メモリセルトランジスタへの書き込みの際に、第２の拡散層に基準電圧を印加し、基準電圧に対する負電圧を電源回路から供給して第１の拡散層に印加することにより、第１の拡散層と第２の拡散層との間に電流を流して電荷蓄積層に電荷を蓄積させる書き込み手段とを有する。 （もっと読む）

【課題】複数種類の入出力回路（Ｉ／Ｏセル）が搭載された半導体装置において、コア回路を配置可能な面積を増大させた半導体装置並びにその設計方法及び設計装置を提供する。
【解決手段】回路が集積されたコア回路部１３が中央部に配置され、前記コア回路部１３の周辺に複数配置され、前記コア回路部１３と同電圧で動作する素子が設けられたＩ／Ｏ第１電源領域１２ｂと別電圧で動作する素子が設けられたＩ／Ｏ第二電源領域１２ａとを有するＩ／Ｏセル１２を具備する半導体装置であって、前記コア回路部１３及び前記Ｉ／Ｏ第１電源領域１２ｂに、連続的に形成された格子状の第１電源配線１７を設ける。 （もっと読む）