【課題】
本発明の目的は、連動して動作する、パワーゲーティング回路により制御されている、２以上の回路ブロックについて、一方の回路ブロックの電源ドメインが電源と接続されている状態において、他方の回路ブロックの電源ドメインが電源と接続されない状態とならないような回路を有する半導体集積回路を提供することにある。
【解決手段】
複数の回路ブロックと、回路ブロック毎に、第１制御信号の論理に応じて電源の供給、切断を行う電源スイッチと、第２制御信号を受け、複数の前記電源スイッチの内、どの電源スイッチを制御するかを選択し、選択された各電源スイッチに対応して、電源の供給又は切断を行うように指示する第３制御信号を出力する電源スイッチ制御部と、電源スイッチと電源スイッチ制御部との間に設けられ、第３制御信号の論理を変換して得られた第１制御信号を選択された各電源スイッチに出力する第１保護回路と、を備える半導体集積回路。

（もっと読む）

【課題】製造歩留まりや信頼性を損なうことなく微細なコンタクトホールを形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上に第１の窒化膜２４、第１の酸化膜２６、第２の窒化膜２８を順次形成する工程と、第２の窒化膜上にフォトレジスト膜３４を形成する工程と、フォトレジスト膜に開口部３６を形成する工程と、フォトレジスト膜をマスクとして、第２の窒化膜２８をエッチングし、開口部を第１の酸化膜まで到達させる第１のエッチング工程と、第２の窒化膜をマスクとして、第１の酸化膜をエッチングし、開口部を第１の窒化膜まで到達させる第２のエッチング工程と、開口部の底部の径ｄ_２を広げるとともに、第１の窒化膜を途中までエッチングする第３のエッチング工程と、第１の窒化膜を更にエッチングし、半導体基板に達するコンタクトホール３８を形成する第４のエッチング工程とを有している。 （もっと読む）

【課題】複数の電源電圧条件下であっても適切な遅延をおこなうリピータ回路を提供する。
【解決手段】リピータ回路１００は、複数の電源電圧条件下で利用される設計対象回路に搭載され、電源電圧条件ごとに前記設計対象回路を流れる信号の伝送タイミングを遅延させるリピータが挿入された複数の伝送路１１０、１２０と、設計対象回路を動作させる電源電圧条件に応じて、前記複数の伝送路の中からいずれか一つの伝送路を選択して当該伝送路に前記信号を伝送させる伝送制御部１３０とを備える。 （もっと読む）

【課題】本発明は、スキャンシフト動作時におけるデータ遷移による電力消費を削減した半導体集積回路を提供することを目的とする。
【解決手段】半導体集積回路は、第１のスキャンフリップフロップ及び第２のスキャンフリップフロップを含みスキャンチェーンを構成する複数のスキャンフリップフロップと、該第１のスキャンフリップフロップのスキャン出力を第１の入力として受け取り、該第２のスキャンフリップフロップのスキャン出力を第２の入力として受け取り、該第１の入力及び該第２の入力の排他的論理和の論理値と該第１の入力の論理値との何れか一方の論理値を、制御信号に応じて選択的に該第２のスキャンフリップフロップのスキャン入力に供給する論理回路とを含む。 （もっと読む）

【課題】 大幅なプロセスコスト増を伴うことなく、チャネルに歪を発生させることが可能な半導体装置の製造方法を提供する。
【解決手段】 （ａ）半導体基板の一部の表面上に、半導体膜と、該半導体膜よりも密度の高いブロック膜とがこの順番に積層されたゲートパターンを形成する。（ｂ）ゲートパターンをマスクとして、半導体基板の表層部に、ソース及びドレイン用の不純物を注入する。（ｃ）ゲートパターンをマスクとして、半導体基板内に、ソース及びドレイン用の不純物とは異なる歪形成用の不純物を注入する。（ｄ）半導体基板を熱処理し、歪形成用の不純物が注入された領域を再結晶化させる。 （もっと読む）

【課題】キャパシタ特性の良好なスタック型の強誘電体キャパシタを有する半導体装置の製造方法を提供すること。
【解決手段】チャンバー５３内においてマスク２５を使用して上部電極膜２４、強誘電体膜１９、下部電極膜１８までをエッチングしてキャパシタ４０を形成した後に、下部電極膜１９のエッチング時に比べて副生成物量の付着量が少なくなるようにクリーニングされたチャンバー５３内でキャパシタ側壁をオーバーエッチングし、これにより、キャパシタ４０の底面に対するキャパシタ側壁の角度を、オーバーエッチング前に比べてオーバーエッチング後に大きくする工程を含んでいる。 （もっと読む）

【課題】本発明の課題は、電気回路の試験において、電力消費する部位を制御することによって被検査回路における消費電力の急変を抑止することを目的とする。
【解決手段】上記課題は、入力されるモード切替信号に応じて第１のクロック又は第２のクロックで動作する内部回路を有する半導体集積回路であって、前記内部回路に供給される電源部とグランド部とを前記モード切替信号のレベルに応じて接続する接続部と、前記接続部と前記電源部又は前記グランド部との間に接続され、該電源部から該グランド部に流れる電流に応じて電力を消費する電力消費部と、を有することを特徴とする半導体集積回路により達成される。 （もっと読む）

【課題】極めて簡素な構成で製造工程及び製造コストの増加を招くことなく記憶ノードの容量を大幅に増加させ、更なる微細化の要請にも充分応えることを可能とする。
【解決手段】各インバータＩＶ１，ＩＶ２の記憶ノードＳＮ１，ＳＮ２と電気的に接続されるように、各記憶ノードＳＮ１，ＳＮ２の上層部分にそれぞれ導電層ＣＬ１，ＣＬ２を配置する。当該上層部分やその隣接層部分にはＶ_DD層及びＶ_SS層が配置されており、導電層ＣＬ１，ＣＬ２とＶ_DD層及びＶ_SS層との間、及び導電層ＣＬ１，ＣＬ２同士で容量結合して寄生容量が生じる。この構成により、記憶ノードＳＮ１，ＳＮ２の容量が増加することになる。 （もっと読む）

【課題】 半導体メモリのアクセス状況に応じて、半導体メモリのアクセスに伴い消費される電力を最小限にする。
【解決手段】 半導体メモリは、第１電源電圧に応じて動作する内部回路と第２電源電圧に応じて動作するメモリ入出力回路とを有し、クロック信号に同期して動作する。第１コントロール部は、半導体メモリをアクセスするために、メモリ入出力回路に接続され第２電源電圧に応じて動作する制御入出力回路を有し、クロック信号に同期して動作する。電圧生成部は、電圧調整信号に応じて第２電源電圧を変更する。クロック生成部は、クロック調整信号に応じてクロック信号の周波数を変更する。第２コントロール部は、第１コントロール部による半導体メモリのアクセス状況に応じて、半導体メモリの消費電力を最適にするために、電圧調整信号およびクロック調整信号を生成する。 （もっと読む）

【課題】本発明は、トランザクションレベルのモデルに時間情報を組み込むことにより性能評価モデルを生成する方法及び装置を提供することを目的とする。
【解決手段】性能評価モデル生成方法は、トランザクションレベルで記述した機能モジュールの第１のモデルを用いて機能モジュール間のトランザクションレベルにおいてシステムの動作の第１のシミュレーションを実行し、第１のシミュレーションにおいて発生したトランザクションを各機能モジュール毎に記録し、ハードウェアレベルで記述した機能モジュールの第２のモデルを用いて機能モジュールの回路動作の第２のシミュレーションを実行することにより記録されたトランザクションに関する各機能モジュール毎の遅延時間を求め、遅延時間を示す情報を各機能モジュールの第１のモデルに割り当てて各機能モジュール毎の第３のモデルを生成する各段階を含む （もっと読む）