【課題】所望のトランジスタ特性を確保しつつＦＥＴの高密度配置を可能とする半導体集積回路及びその製造方法を提供する。
【解決手段】半導体集積回路１は、ゲート電極構造２１を有する電界効果トランジスタと、ゲート電極構造２２を有する電界効果トランジスタと、ゲート電極構造３１を有する電界効果トランジスタとを含む。ゲート電極構造３１は、ゲート電極構造２１，２２間の領域で半導体基板１０上にゲート絶縁膜１４を介して形成されている。ゲート電極構造２１，２２の互いに対向する対向端部２１ｅ，２２ｅのうちの一方の端部２１ｅは、中間絶縁膜２４によって被覆されている。ゲート電極構造３１は、中間絶縁膜２４上に延在して端部２１ｅとオーバラップしている。 （もっと読む）

【課題】低い電源電圧に対応する生産プロセスで生産された製品に対して高い電源電圧を供給した場合にも、ホットキャリアに起因するオペアンプ特性の劣化を回避することができるオペアンプを提供する。
【解決手段】バイアス電源回路が、２つのカレントミラー回路の間に挿入された一対の抵抗部を有して定電流バイアス電位の他に付加バイアス電位を生成し、差動増幅器が、差動入力トランジスタ対と能動負荷トランジスタ対との間に挿入され且つ当該付加バイアス電位によってバイアスされる電圧降下用トランジスタ対を含むオペアンプ。 （もっと読む）

【課題】 出力のスルーレートの改善を図りかつチャンネル毎の出力特性のばらつきを軽減することができる表示装置用駆動回路及びドライバセルを提供する。
【解決手段】 ロジック回路、レベルシフタ回路、デコーダ回路、オペアンプ回路、及び出力パッドがその順に所定の方向に向かって配置された第１駆動系と、ロジック回路、レベルシフタ回路、及びデコーダ回路がその順に所定の方向に向かって配置され、かつオペアンプ回路及び出力パッドがその順に所定の方向とは逆方向に向かって自身のロジック回路より逆方向側の位置から配置された第２駆動系と、が隣り合って基板上に配置されている。 （もっと読む）

【課題】 受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供する。
【解決手段】 間欠的に到来するデータ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、タイミング信号識別手段によって所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、通信装置の制御を司る制御手段と、を備える。 （もっと読む）

【課題】指紋照合手段としてスペクトル・データ比較を用いた指紋認証処理に再入力ガイダンスの出力を採用した場合において、指紋認証処理の高速化と消費電力の低減を図った指紋認証方法を提供する。
【解決手段】指紋画像データ１１にて複数区画した第１の副画像領域３１ｂの各々に指紋の隆線３１ｃの傾きに応じた方向成分情報を設定して生成したテンプレートデータ３１ａにて第１の副画像領域３１ｂの方向成分情報の分布を基に核領域３４ｄを抽出し、核領域３４ｄが指紋照合可能領域３４ｅ内に位置している場合にテンプレートデータ３１ａを利用してスペクトル・データ比較により指紋照合処理を行い、核領域３４ｄが指紋照合可能領域３４ｅ内に位置していない場合に核領域３４ｄのテンプレートデータ３１ａ内の位置情報を利用して再入力ガイダンスを選択する。 （もっと読む）

【課題】表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする受信機、シャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及びデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供する。
【解決手段】間欠的に到来するデータを受信する通信装置と、通信装置によって受信されたデータを解析してデータ内に所定の基準タイミング信号パターンが存在するか否かを識別する第１制御回路と、初期値からクロックをカウントしてそのカウント値に応じて被制御装置に対する制御信号を生成し、かつカウント値が予め定められたインターバル値に達すると、初期値に戻ってクロックのカウントを再開するタイマ手段と、を備え、タイマ手段は、第１制御回路によって所定の基準タイミング信号パターンの存在が識別された場合には初期値を変化させて初期値からインターバル値までのクロックのカウント数を減少させる。 （もっと読む）

【課題】所定の設備によって被処理対象物に対して所定の処理を予定時間通りに施すことを容易かつ高精度に支援する。
【解決手段】設備別処理実績データベースを用いて第１の所定条件を満足する基準座標点を通ると共に枚数Ｘを示すＸ軸に平行な直線と、処理時間Ｙを示すＹ軸と、基準座標点及び原点を通る直線とで囲まれる領域内の各座標点と基準座標点とを通る各直線の切片のうちの第２の所定条件を満足する切片を導出し（ステップ１５６）、設備・レシピ別処理実績データベースにより示される座標点のうちの所定個数以上の枚数Ｘを有する全ての座標点の各々と導出された切片とを通る各直線の傾きのうちの第３の所定条件を満足する直線の傾きを導出し（ステップ１５８）、導出された切片及び導出された傾きが代入された回帰式を用いて処理時間を算出する（ステップ１６０）。 （もっと読む）

【課題】 出力アンプのオフセット電圧を適切に低減して表示品質の悪化を防止することができる液晶駆動用のソースドライバのオフセット低減出力回路を提供する。
【解決手段】 基準電圧がオペアンプの非反転入力端に印加されたオペアンプと、少なくとも通常出力動作時にオペアンプの反転入力端に接続される第１の接続点に各々の一端が接続された第１の入力コンデンサ及び第１の出力コンデンサと、リセット動作時に第１の入力コンデンサ及び第１の出力コンデンサ各々の両端を短絡してその両端に基準電圧を印加し、リセット動作後の通常出力動作時に第１の入力コンデンサの他端に階調電圧を印加しかつ第１の出力コンデンサの他端をオペアンプの出力端に接続する第１のスイッチ素子回路と、を備え、第１のスイッチ素子回路は、第１の接続点とオペアンプの出力端との間に接続され、リセット動作時にオンとなり、通常出力動作時にオフとなる直列接続の第１及び第２のスイッチ素子を有し、通常出力動作時には第１及び第２のスイッチ素子の直列接続点に基準電圧を印加する。 （もっと読む）

【課題】所望の形状のレジストパターンを高精度に形成することができるレジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法を提供する。
【解決手段】レジストパターンの形成方法は、支持部１０上に、多層レジスト２０を形成する工程と、多層レジスト２０に第１の波長の第１の光による露光を施す工程と、多層レジスト２０に第１の波長と異なる第２の波長の第２の光による露光を施す工程と、露光が施された多層レジスト２０に現像処理を施すことによって、レジストパターンを形成する工程とを有し、複数のレジスト層は、第１の光による露光によって第１の現像可溶領域２３が形成される第１のレジスト層２１と、第２の光による露光によって第２の現像可溶領域２４が形成される第２のレジスト層２２とを含み、レジストパターンを形成する工程は、多層レジスト２０から第１及び第２の現像可溶領域２１，２２を除去する工程を含む。 （もっと読む）

【課題】クランプ容量を小さくすること無く、かつ充電に要するクランプ電流を大きくすること無く、クランプ容量の充電に要する充電時間を短縮することができる。
【解決手段】同期期間では、第２制御回路３６の比較器Ｘ２は、Ｈレベルの制御信号を制御ノードＮ７に出力し、スイッチング素子ＳＷ３がオン状態になり、電源電位Ｖｄｄと容量Ｃ２とが接続され、容量Ｃ２の充電が行われるとともに、スイッチング素子ＳＷ２がオン状態になる。バースト信号期間及び映像信号期間では、制御ノードＮ７がＬレベルとなり、スイッチング素子ＳＷ３がオフ状態になり、電源電位Ｖｄｄと容量Ｃ２とが非接続になり、容量Ｃ２の両端の電荷が放電され、制御ノードＮ５の電圧Ｖ（Ｎ５）がスイッチング素子ＳＷ２の閾値電圧Ｖｔ未満になるまでの期間、スイッチング素子ＳＷ２はオン状態を保持し、電流源Ｉ１から電流がノードＮ２に供給され、入力容量Ｃ１が充電される。 （もっと読む）