【目的】複数のデータ値の内から最小値及びこの最小値の次に小なる次最小値を高速に検出することが可能な最小値検出回路及び最小値検出方法を提供することを目的とする。
【構成】第１のデータ値と第２のデータ値とを大小比較して小なる方を第１値、大なる方を第２値とすると共に、データ値各々の内の第３のデータ値と第４のデータ値とを大小比較して小なる方を第３値、大なる方を第４値とする。この際、上記第１値及び第３値の内で小なる方を第１〜第４のデータ値における最小値とする。また、上記第１値及び第３値の内の大なる方を第１の次最小値候補とし、この第１値が第３値より小なる場合には第２値を第２の次最小値候補とする一方、第１値が第３値より大なる場合には第４値を第２の次最小値候補とする。この際、第１の次最小値候補及び第２の次最小値候補の内で小なる方を第１〜第４のデータ値における次最小値とする。。 （もっと読む）

【課題】所望の形状のレジストパターンを高精度に形成することができるレジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法を提供する。
【解決手段】レジストパターンの形成方法は、支持部１０上に、多層レジスト２０を形成する工程と、多層レジスト２０に第１の波長の第１の光による露光を施す工程と、多層レジスト２０に第１の波長と異なる第２の波長の第２の光による露光を施す工程と、露光が施された多層レジスト２０に現像処理を施すことによって、レジストパターンを形成する工程とを有し、複数のレジスト層は、第１の光による露光によって第１の現像可溶領域２３が形成される第１のレジスト層２１と、第２の光による露光によって第２の現像可溶領域２４が形成される第２のレジスト層２２とを含み、レジストパターンを形成する工程は、多層レジスト２０から第１及び第２の現像可溶領域２１，２２を除去する工程を含む。 （もっと読む）

【課題】誤動作させることなく、瞬間的な大電流の流れ込みに伴うノイズを大幅に低減することが可能な表示パネルの駆動装置、半導体集積装置及び表示パネル駆動装置における画素データ取り込み方法を提供する。
【解決手段】クロック入力端に供給されたクロック信号が第１レベルの状態にある間は画素データ片の取り込みを行い、第２レベルの状態にある間は第１レベルの状態にある間に取り込んだ画素データ片を保持する複数のラッチ各々の内で、第１のラッチのクロック入力端子にはロードクロック信号を供給し、第２のラッチ１２３のクロック入力端子にはこのロードクロック信号を遅延させた遅延ロードクロック信号を供給する。 （もっと読む）

【課題】横型二重拡散構造を有する電界効果トランジスタの高集積化を可能とする半導体装置を提供する。
【解決手段】半導体装置１Ｎは、ゲート電極１７の幅方向両側のうちの一方の側で延在するＰ型ボディ領域２０Ｐと、他方の側で延在するＮ型ボディ領域２０Ｎと、その一方の側に形成されてＰ型ボディ領域２０Ｐと接合するＰ型不純物拡散領域３２Ｐと、その他方の側でＰ型不純物拡散領域３２Ｐと対向する位置に形成されてＮ型ボディ領域２０Ｎと接合するＮ型不純物拡散領域３２Ｎと、その一方の側に形成されてＰ型ボディ領域３０Ｎと接合するＮ型不純物拡散領域３１Ｎと、その他方の側でＮ型不純物拡散領域３１Ｎと対向する位置に形成されてＮ型ボディ領域２０Ｎと接合するＰ型不純物拡散領域３１Ｐとを備える。 （もっと読む）

【課題】高耐圧電界効果トランジスタの素子面積を増大させること無しに、十分に低いオン抵抗を得る。
【解決手段】半導体基板１０１のｎ型領域１０２内に、チャネル形成領域１０２ａを挟んでドレイン低濃度領域１０３およびソース低濃度領域１０４を形成し、ドレイン高濃度領域１０５およびソース高濃度領域１０６を形成し、ゲート酸化膜１０９を形成し、該ゲート酸化膜１０９の端部および低濃度領域１０３，１０４を含む領域にフィールド酸化膜１１０を形成し、さらにゲート酸化膜１０９からフィールド酸化膜１１０の端部にかけてゲート電極１１１を形成した高耐圧ｐＭＯＳトランジスタにおいて、ゲート電極１１１とドレイン高濃度領域１０５との間に、フィールド酸化膜１１０が形成されていない非酸化領域１１２を設ける。製造時に、ドレイン低濃度領域１０３の不純物がフィールド酸化膜１１０に取り込まれ難くなるので、オン抵抗の増加が抑制される。 （もっと読む）

【目的】迅速に且つ精度良く書込データに対応した所定量の電荷をメモリセルの電荷蓄積部に蓄積させることが可能な半導体不揮発性メモリ及びデータ書き込み方法を提供することを目的とする
【構成】書込データに対応した書込電圧をメモリセルのドレイン領域又はソース領域に印加することにより、このメモリセルに形成されている電荷蓄積部に電荷を注入するにあたり、電荷蓄積部に蓄積された電荷量の増加に応じて書込電圧を低減する。 （もっと読む）

【課題】ＣＰＵの負荷を軽減し、ＣＰＵにおける無駄な消費電力を抑制するＬＣＤ時計表示装置を提供する。
【解決手段】ＤＭＡコントローラ６を使用して、ＣＰＵ１を介さずに時計情報生成回路５からの割り込みを受けて時計データ（７セグメント・タイプＬＣＤ用の８ビット・キャラクタ）を読み取り、その時計データを、ＣＰＵ１を介さずにＬＣＤ表示レジスタ８に転送する。また、メモリに格納された割付け情報をもとに、プログラマブル表示割付回路１０によって、ＬＣＤ表示レジスタ８の各ビットと、７セグメント・タイプのＬＣＤパネル３０上の各表示セグメントとを任意に割り付ける。 （もっと読む）

【課題】プログラムデバッグに不要なトレース情報を排除して、トレースメモリのメモリ領域を効率的に使用できるエミュレータ装置を提供する。
【解決手段】プログラムの実行前、命令コード解析回路７０に分岐トレースの対象外とする分岐命令の種類を設定する。マイクロプロセッサによるプログラムの実行開始後、マイクロプロセッサの実行する命令コードが、設定した種類の分岐命令と一致した場合、トレースデータ生成回路３０には分岐命令トレースデータ生成信号２０５が出力されず、トレースデータ２０２が生成されない。その結果、トレース対象外とした分岐命令についての分岐元アドレスと分岐先アドレスのトレースメモリ５０への格納が禁止される。 （もっと読む）

【課題】チップ面積を増大させることなく、ＩＦフィルタを用いて中間周波数信号の所望の周波数成分を通過させることができる信号受信装置及び信号受信方法を提供する。
【解決手段】受信した周波数信号と局部発信器にて生成された局部発振周波数信号とを混合して中間周波数信号を生成するミキサと、通過可能な周波数信号の中心周波数と周波数帯域が設定され、当該中間周波数信号のうち所定の周波数成分を通過させるＩＦフィルタと、当該中間周波数信号の周波数帯域に応じて、当該ＩＦフィルタに設定された周波数帯域を調整し、且つ当該調整に伴って変動する当該ＩＦフィルタに設定された中心周波数に応じて、当該ＩＦフィルタに入力される当該中間周波数信号の中心周波数を調整する制御部と、当該ＩＦフィルタを通過して出力された当該中間周波数信号の周波数成分を復調する復調部と、を有する周波数信号受信装置。 （もっと読む）

【課題】半導体装置の大型化を防止する構造体を提供する。
【解決手段】リードフレーム20は、基板搭載領域24aaが設けられている第１主面24a及び第１主面に対向しており、ダイパッド側半導体チップ搭載領域25が設けられている第２主面24bを有していて、基板搭載領域内であってかつダイパッド側半導体チップ搭載領域外に、主面間を貫通して設けられている１つ又は２つ以上の開口部２６を有するダイパッド24を有している。ダイパッドの開口部から複数の半導体チップ接続用第２電極パッド34を露出させてダイパッドに搭載される基板30と、ダイパッド及び基板に搭載される複数の半導体チップ40と、半導体チップ40のチップ電極パッド42と基板の半導体チップ接続用第１及び第２電極パッド32及び34とを接続するボンディングワイヤ50と、これらを覆い、かつリード28の一部分を露出させて設けられる封止部60とを含んでいる。 （もっと読む）