通信装置、制御信号生成方法、シャッターメガネ、及び通信システム
【課題】 受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供する。
【解決手段】 間欠的に到来するデータ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、タイミング信号識別手段によって所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、通信装置の制御を司る制御手段と、を備える。
【解決手段】 間欠的に到来するデータ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、タイミング信号識別手段によって所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、通信装置の制御を司る制御手段と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信データから得られる基準タイミングに基づいて被制御装置を制御する通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいてシャッターを開閉するシャッターメガネ、及び基準タイミングを表すデータを送受信する通信システムに関する。
【背景技術】
【０００２】
３Ｄ映像表示システムでは３Ｄ対応テレビ装置とシャッターメガネである３Ｄメガネとの間で通信が行われ、それにより３Ｄ対応テレビ装置と３Ｄメガネとの間の動作タイミングが一致するようにされている。図１はそのような３Ｄ映像表示システムに適用可能な従来の無線通信システムを概略的に示している。
【０００３】
送信機１は少なくとも制御装置３及び通信装置４を備えている。制御装置３は周期的に受信機２に対して送信すべきデータを生成し、通信装置４へのデータ送信命令を生成する。送信すべきデータは基準タイミングを表すデータを含む。また、制御装置３は通信装置４のデータを含むパケットの送受信制御を行う。通信装置４は制御装置３の命令によりパケットの送受信をアンテナ４ａを介して行う。
【０００４】
受信機２は少なくとも通信装置５及び表示装置６を備えている。通信装置５は送信機１からの送信パケットをアンテナ５ａを介して受信すると、そのパケットから受信データを取り出してそのデータが基準タイミングを表す場合にその基準タイミングの検出に同期した制御信号を表示装置６に供給する。表示装置６は送信機１から送信される基準タイミングに同期した表示を行う装置であり、通信装置５から供給される制御信号に応じて表示動作を行う。
【０００５】
送信機１の動作を説明すると、送信機１においては、制御装置３に内蔵するタイマ（図示せず）が所定の周期（インターバル期間）を計測し終わると、制御装置３は送信パケットを組み立て、通信装置４へ送信命令を発し、その送信パケットを通信装置４へ転送する。通信装置４では制御装置３からの送信命令及び送信パケットを受け、送信パケットの変調を行ってディジタル信号を所定の周波数のＲＦ信号として送出する。
【０００６】
次に、受信機２の動作を説明すると、受信機２においては、通信装置５に内蔵されるタイマが所定の周期を計測し終わると、通信装置５は送信機１から送出されたＲＦ信号を受信し、そのＲＦ信号に応じた受信信号を復調してディジタル信号とし、ディジタル信号からパケット中のデータを抽出する。
【０００７】
通信装置５内には通信装置の送受信制御を行う制御回路が備えられており、その制御回路はパケットの受信が完了すると、そのパケット中のデータを解析し、自分宛のデータであることを確認すると表示装置６を制御するための制御信号を出力する。
【０００８】
図２に示すように、送信機１では、制御装置３に内蔵する上記のタイマが所定の周期（インターバル期間）をカウントし、そのカウントが完了する毎にインターバル期間完了を通知するデータを含むパケットの送信が開始される。受信機２ではそのパケットの受信後、上記の制御回路の処理時間を経て、そのパケット内のデータに応じて表示装置６に対する制御が実行される。
【０００９】
かかる無線通信システムを３Ｄ映像表示システムに適用すると、３Ｄ対応テレビ装置には送信機１が備えられ、３Ｄメガネには受信機２が備えられる。表示装置６は３Ｄメガネの液晶表示装置である（特許文献１参照）。送信機１では送信されるデータとして同期信号を示す同期信号パターンがパケットには挿入され、制御回路は同期信号パターンをデータ解析で判別することになる。データ解析の結果、パケットのデータが同期信号パターンであると判別したときには通信装置５内の制御回路は、その時点を同期信号発生時として図３に実線で示すように、３Ｄメガネの左シャッター開閉信号及び右シャッター開閉信号を制御信号として各々生成する。３Ｄメガネでは通常のメガネの左右のレンズに相当する部分が液晶シャッターとして形成されるので、その左右の液晶シャッターが左シャッター開閉信号及び右シャッター開閉信号に応じて個別に開閉することにより、３Ｄメガネとして機能することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−１１７４３７号公報
【特許文献２】特開平６−２２３０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の無線通信システムにおいては、通信装置５内の制御回路が受信パケットのデータの解析を完了した時点を基準にして表示装置６の制御を実行するために受信時のノイズ混入等の不安定状態によっては或いはデータの種類によって制御回路のデータ解析に要する処理期間（図２）が一定ではなくなり、シャッター開閉信号等の制御信号を厳密なタイミングで生成することが困難となり、遅延が生じるという問題があった。そのような制御信号の生成タイミングの遅延が生じると、例えば、上記３Ｄメガネの場合には液晶シャッターの開閉のタイミングが図３の破線のようにずれてしまい、テレビ画面から出力される３Ｄ映像にちらつき等が出てしまうという不具合が起きる。
【００１２】
一方、特許文献２には、ＣＰＵの高速化を図るためにＣＰＵにより過大な電力を供給することが提案示されているが、これを上記の従来の無線通信システムの制御回路に適用した場合には、無駄に電力消費がなされてしまうという別の問題が生じることになる。また、３Ｄメガネ等の携帯機器においては、電源を電池に依存していることが多く、低消費電力化が求められている。
【００１３】
そこで、本発明の目的は、かかる点を鑑みてなされたものであり、受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供することである。
【課題を解決するための手段】
【００１４】
本発明の通信装置は、間欠的に到来するデータを受信する通信装置であって、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【００１５】
本発明の制御信号生成方法は、間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴としている。
【００１６】
本発明のシャッターメガネは、間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、前記通信装置は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【００１７】
本発明の通信システムは、所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【発明の効果】
【００１８】
本発明の通信装置によれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のＣＰＵ等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【００１９】
本発明の制御信号生成方法によれば、間欠的に到来するデータの受信中にデータ内に所定の基準タイミング信号パターンの存在が識別された場合には被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、データ解析により受信パケット内に基準タイミング信号パターンの存在を識別するステップのための高速動作の制御回路が必要ないので、装置の低消費電力化を図ることができる。
【００２０】
本発明のシャッターメガネによれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合にはその所定の基準タイミング信号パターンの存在識別に基づいたタイミングで左目用シャッター及び右目用シャッター各々の開閉のための制御信号を生成するので、送信機からのパケットの受信完了タイミングを基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がない。よって、制御手段として高速動作の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【００２１】
本発明の通信システムによれば、送信機から間欠的に送信されたデータを受信する受信機ではそのデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のＣＰＵ等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の無線通信システムの概略構成を示すブロック図である。
【図２】送信側の送信パケットと受信側の動作とのタイミング関係を示す図である。
【図３】３Ｄメガネのシャッターの開閉タイミングを示す図である。
【図４】本発明の第１実施例として無線通信システムの概略構成を示すブロック図である。
【図５】図４のシステム中の送信機内の通信装置の構成を示すブロック図である。
【図６】図４のシステム中の受信機内の通信装置の構成を示すブロック図である。
【図７】パケットの構造を示す図である。
【図８】図６の通信装置内の送受信回路の構成を示すブロック図である。
【図９】図６の通信装置内のインターバルタイマの構成を示すブロック図である。
【図１０】図４のシステムの動作を示すシーケンス図である。
【図１１】図９のインターバルタイマの動作を示す図である。
【図１２】図４のシステムにおける送信側の送信パケットと受信側の動作とのタイミング関係を示す図である。
【図１３】本発明の第２実施例として無線通信システムの概略構成を示すブロック図である。
【図１４】図１３のシステム中の通信装置の構成を示すブロック図である。
【図１５】図１４の通信装置内のインターバルタイマの構成を示すブロック図である。
【図１６】図１５のインターバルタイマの動作を示す図である。
【図１７】図１３のシステムにおいてデータ解析結果が同期信号パターン有りの場合の動作を示すシーケンス図である。
【図１８】図１３のシステムにおいてデータ解析結果が同期信号パターン無しの場合の動作を示すシーケンス図である。
【図１９】３Ｄメガネの表示装置を備えた受信機内の構成を部分的に示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００２４】
図４は本発明の第１実施例として無線通信システムを構成する送信機１と受信機２とを示している。送信機１は従来の無線通信システムのものと同様に制御装置３及び通信装置４を備えている。受信機２は通信装置２６及び表示装置６を備えている。
【００２５】
通信装置４は図５に示すように、ＲＦ（高周波）部８、復調器９、変調器１０、送受信回路１１、制御回路１２、汎用出力ポート１３、タイマ１４、及びホストインターフェース１５を備えている。
【００２６】
ＲＦ部８は送受信回路１１からの命令（送信命令、受信命令、及び停止命令）に応じて送信状態、受信状態、及び停止状態のいずれか１の状態に切り替え、送信時は変調器１０から入力されるディジタル信号をＲＦ信号（無線信号）としてアンテナ４ａより出力し、受信時はアンテナ４ａから入力されるＲＦ信号を受信して受信信号として復調器９へ出力する。また、送受信回路１１からのチャネル切り替え命令に応じて送受信チャネル（周波数）を切り替える。
【００２７】
復調器９はＲＦ部８より入力される受信信号を復調してディジタル信号（復調パケットを含む）を得てそれを送受信回路１１へ出力する。変調器１０は送受信回路１１より入力される送信パケットを変調して変調後のパケットを送信するためにＲＦ部８へ出力する。
【００２８】
送受信回路１１は受信時に制御回路１２から命令に従って復調器９から出力されるディジタル信号の中からパケットを識別してそのパケット中のデータを抽出する。また、送信時には制御回路１２から命令に従って制御回路１２から供給される送信されるべきデータを含む送信パケットを作成して変調器１０に出力する。
【００２９】
制御回路１２は、ＣＰＵからなり、送受信動作のための各種命令を発生し、通信装置内の送受信回路１１、汎用出力ポート１３、タイマ１４及びホストインターフェース１５を制御し、また、送受信回路１１を介してＲＦ部８を制御する。
【００３０】
汎用出力ポート１３は制御回路１２からの命令に従って被制御装置（図示せず）に対してデータ供給を含むポート出力を制御する。この実施例では通信装置４の汎用出力ポート１３には被制御装置は接続されていないが、これに限定されず、表示装置等の被制御装置が接続されても良い。
【００３１】
タイマ１４は制御回路１２からの命令に従って一定時間をカウントし、カウント満了時に制御回路１２へその結果を通知する。
【００３２】
ホストインターフェース１５は制御装置３と通信装置４とのデータ入出力を行うためのインタフェース回路である。
【００３３】
一方、受信機２の通信装置２６は図６に示すように、ＲＦ部８、復調器９、変調器１０、制御回路１２、汎用出力ポート１３、タイマ１４、ホストインターフェース１５、送受信回路２７、及びインターバルタイマ２８を備えている。ＲＦ部８、復調器９、変調器１０、制御回路１２、汎用出力ポート１３、タイマ１４、及びホストインターフェース１５は通信装置４の構成のものと同一であるので、ここでの説明は省略される。なお、通信装置２６のアンテナは符号２６ａで示されている。
【００３４】
更に、通信装置２６は半導体チップとして一体として形成されている。また、通信装置２６の一部、例えば、送受信回路２７及びインターバルタイマ２８を半導体チップとして一体に形成しても良い。
【００３５】
ここで、ＲＦ信号として送信機１と受信機２との間で送受信されるパケットはその先頭から順に、図７に示すように、プリアンブル(Preamble)、ＳＦＤ（Start Frame Delimiter）、データ長、アドレス、データ及びＣＲＣ（Cyclical Redundancy Check）からなる構造を有している。プリアンブルは受信側にパケットの開始を認識させ、パケット受信のための同期タイミングを与えるための信号パターンである。ＳＦＤはプリアンブルとデータとの間に配置される認識ビットパターンである。データ長はパケット内の有効データ（アドレス、データ及びＣＲＣの部分）の長さを示す。アドレスは宛先アドレスであり、更に送信元アドレスを含んでも良い。データはデータ本体であり、そのデータの種類として上記した基準タイミングを表すデータである同期信号パターン（基準タイミング信号パターン）が含まれる。ＣＲＣはパケットの伝送中のエラーを調べるための値である。
【００３６】
通信装置２６では、通信装置４の送受信回路１１に代えて送受信回路２７が設けられている。送受信回路２７は、図８に示すように、受信系回路２７ａ、送信系回路２７ｂ、及びＲＦ制御系回路２７ｃを有している。
【００３７】
受信系回路２７ａは、プリアンブル検出器２３、ＳＦＤ検出器２４、データ長検出器２５、ＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、受信結果判定回路１８、同期検出回路２９、及び同期パターン格納レジスタ３０を備えている。プリアンブル検出器２３、ＳＦＤ検出器２４、データ長検出器２５、ＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、及び同期検出回路２９には復調器９の出力が接続されている。プリアンブル検出器２３の出力はＳＦＤ検出器２４に接続され、ＳＦＤ検出器２４の出力はデータ長検出器２５に接続されている。データ長検出器２５の出力はＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、及び受信結果判定回路１８に接続されている。
【００３８】
プリアンブル検出器２３は、復調器９の出力ディジタル信号からプリアンブルパターンを識別し、プリアンブルを検出するとＳＦＤ検出器２４に対してプリアンブル検出を通知する。
【００３９】
ＳＦＤ検出器２４はプリアンブル検出器２３からプリアンブル検出通知を受信すると、復調器９から出力されるディジタル信号からＳＦＤパターンを識別する。ＳＦＤ検出器２４はＳＦＤパターンの検出を完了すると、データ長検出器２５に対してＳＦＤ検出を通知する。このＳＦＤパターンの検出完了は、パケットのプリアンブル及びＳＦＤ区間は終了し有効データ範囲であることを示す。
【００４０】
データ長検出器２５は受信パケット内の有効データ領域の範囲（有効データ長）を検出する検出器であり、ＳＦＤ検出器２４からＳＦＤ検出通知を受けると、復調器９の出力ディジタル信号から次に得られるデータを受信データ長として検出し、その検出に応じてＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対しデータ受信開始を通知する。また、データ長検出器２５ではデータ長を検出すると１バイト受信毎にカウントしデータ長分のデータを受信すると、ＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対してデータ受信停止を通知し、更に、受信結果判定回路１８に対してデータ受信完了を通知する。ここで言うデータ長は、上記したように、図７に示した構造のパケットのうちのプリアンブル、ＳＦＤを除いた範囲（アドレス、データ及びＣＲＣの部分）のデータ長を示すパラメータである。
【００４１】
ＲＸ＿ＦＩＦＯ１６は有効データ部分の受信データを格納するデータ保持部である。ＲＸ＿ＦＩＦＯ１６はデータ長検出器２５より入力されるデータ受信開始通知を受け取ると、復調器９の出力ディジタル信号を取り込んでデータ格納を開始し、データ受信完了通知を受け取るとデータ格納動作を停止する。また、制御回路１２よりデータ読み出し命令を受け取ると受信データを順次送出する。
【００４２】
ＣＲＣ検出器１７は受信データのチェックを行うために、ＲＸ＿ＦＩＦＯ１６に入力されるデータのＣＲＣ値を算出し、その結果を受信結果判定回路１８へ通知する。
【００４３】
受信結果判定回路１８にはデータ長検出器２５からのデータ受信完了通知とＣＲＣ検出器１７からのＣＲＣ算出結果とが供給される。受信結果判定回路１８はデータ受信完了通知を受け入れると、ＣＲＣ算出結果の正否を判定して正のあるならば直ちに制御回路１２に対してパケットの受信完了を示す受信完了割り込み信号を出力する。
【００４４】
同期パターン格納レジスタ３０には同期信号パターン（基準タイミング信号パターン）が予め格納されている。この同期信号パターンは受信パケット内のデータが同期信号パターンであることを比較して認識するためにパターンである。
【００４５】
同期検出回路２９は比較器２９ａ及び信号生成器２９ｂを備え、復調器９の出力の他に受信結果判定回路１８及び同期パターン格納レジスタ３０の各出力と接続されている。比較器２９ａは復調器９の出力ディジタル信号と、同期パターン格納レジスタ３０に格納された同期信号パターンとを比較することにより同期検出を行う。すなわち、復調器９の出力ディジタル信号中にその格納された同期信号パターンに等しいパターンを認識したときに同期検出したとする。また、同期検出回路２９の信号生成器２９ｂは比較器２９ａが同期検出したときには受信結果判定回路１８の受信完了割り込み信号に応答してタイマ制御割り込み信号（タイミング検出信号）をインターバルタイマ２８に対して出力する。
【００４６】
なお、同期検出回路２９の比較器２９ａ及び同期パターン格納レジスタ３０がタイミング信号識別手段に相当し、信号生成器２９ｂが検出信号生成手段に相当する。同期パターン格納レジスタ３０が基準タイミング信号パターン保存手段に相当し、比較器２９ａが比較手段に相当する。
【００４７】
送信系回路２７ｂは、ＴＸ＿ＦＩＦＯ１９、ＣＲＣ生成器２０、送信カウンタ２１、及びセレクタ３１を備えている。
【００４８】
ＴＸ＿ＦＩＦＯ１９は制御回路１２経由で入力される送信データ（図７のパケットのＣＲＣを除いた部分）を格納する。また、送信カウンタ２１から入力される出力命令に同期して格納したデータをセレクタ３１へ順次送出する。
【００４９】
ＣＲＣ生成器２０はＴＸ＿ＦＩＦＯ１９に格納されたデータのうち、プリアンブル及びＳＦＤを除いたデータに対してＣＲＣ演算を行って演算結果としてＣＲＣ値を得る。また、送信カウンタ２１からのＣＲＣ演算命令を受けてそのＣＲＣ演算を行った後に演算結果のセレクタ３１へ送出する。
【００５０】
送信カウンタ２１は制御回路１２よりデータ長を設定されるとパケット送信命令が発行されたタイミングからプリアンブル領域、ＳＦＤ領域、レングス領域、データ領域、ＣＲＣ領域を算出し、パケット送信毎にＴＸ＿ＦＩＦＯ１９、ＣＲＣ生成器２０及びセレクタ３１に対してタイミング信号としてデータ送信命令、ＣＲＣ演算命令、及び選択命令を発する。
【００５１】
セレクタ３１は送信カウンタ２１の選択命令に応じてＴＸ＿ＦＩＦＯ１９の送出データとＣＲＣ生成器２０のＣＲＣ値とを選択的に変調器１０に出力する。
【００５２】
制御系回路２７ｃは、送受信制御回路２２を備えており、送受信時、制御回路１２より入力されるＲＦ制御命令を送受信制御回路２２で受けてＲＦ制御データ（上記の送受信回路１１における送信命令、受信命令、停止命令、及びチャネル切り替え命令）をＲＦ部８に出力する。
【００５３】
インターバルタイマ２８は、制御信号生成手段に相当し、通信装置２６が同期信号の受信に応答して制御信号を表示装置６に対して発生する期間及び繰り返しのインターバル期間を定める。インターバルタイマ２８は、図９に示すように、ＯＲ回路４１、カウンタ４２、下限レジスタ４３、上限レジスタ４４、インターバルレジスタ４５、上下限比較器４６、及びインターバル比較器４７を備えている。
【００５４】
ＯＲ回路４１は送受信回路２７からのタイマ制御割り込み信号とインターバル比較器４７の高レベル出力（タイマ満了信号）との少なくとも一方をリセット信号としてカウンタ４２に出力する。カウンタ４２はリセット信号が供給されると、初期値（例えば、０）からクロックの計数を開始してそのカウント値を出力する。カウンタ４２のカウント出力は上下限比較器４６及びインターバル比較器４７に接続されている。
【００５５】
上下限比較器４６には下限レジスタ４３及び上限レジスタ４４が接続されている。下限レジスタ４３は制御信号を発生する期間の開始時点に対応したカウンタ値である下限値を保持している。上限レジスタ４４は制御信号を発生する期間の終了時点に対応したカウンタ値である上限値を保持している。上下限比較器４６はカウンタ４２のカウント値が下限レジスタ４３の下限値以上となると、高レベルの制御信号を発生し、カウンタ４２のカウント値が上限レジスタ４４の上限値に達すると、その高レベルの制御信号の発生を停止して低レベル出力となる。上下限比較器４６の出力信号は汎用出力ポート１３を介して表示装置６に供給される。
【００５６】
インターバル比較器４７にはインターバルレジスタ４５が接続されている。インターバルレジスタ４５は制御信号の繰り返し周期に対応したカウンタ値であるインターバル値を保持している。インターバル比較器４７はカウンタ４２のカウント値がインターバルレジスタ４５のインターバル値に達すると、高レベルのタイマ満了信号を発生する。そのタイマ満了信号はＯＲ回路４１に供給される。
【００５７】
次に、このような構成を有する本発明の無線通信システムの動作について説明する。
【００５８】
送信機１においては、図１０に示すように、制御装置３に内蔵するタイマ（図示せず）が所定の周期（インターバル期間）を計測し終わると（Ｓ１）、制御装置３はＣＲＣを除く送信パケットを組み立て（Ｓ２）、通信装置４へ送信命令を発して（Ｓ３）、その送信パケットを通信装置４へ転送する。通信装置４ではホストインターフェース１５経由で制御回路１２にて制御装置３からの送信命令及び送信パケットを受け、送受信回路１２に対してＲＦ起動命令を発する（Ｓ４）。送受信回路１１はＲＦ部８を送信状態で起動し、入力された送信パケットにＣＲＣを付加して変調器１０に出力する。変調器１０は送信パケットの変調を行ってディジタル信号をＲＦ変換してＲＦ部８に供給し、ＲＦ部８はそのＲＦ信号を所定の周波数のＲＦ信号として送出する（Ｓ５）。
【００５９】
通信装置４はＲＦ信号の送信を完了すると、ＲＦ部８を受信状態に切り替え（Ｓ６）、受信機からのＡｃｋ応答パケット（パケットの受信完了に対する応答パケット）の送信を待ち（Ｓ７）、Ａｃｋ受信完了すると、ＲＦ部８を停止し（Ｓ８）、制御装置３へ送信完了を通知する（Ｓ９）。
【００６０】
次に、受信機２の動作を説明すると、受信機２においては、通信装置５に内蔵されるタイマ１４が所定の周期（インターバル期間）を計測し終わると（Ｓ１１）、通信装置５内の制御回路１２は送受信回路１１に対して受信命令を発するので、送受信回路１１はＲＦ部８を受信状態で起動し（Ｓ１２）、パケットを実際に受信するまでは待ち受け状態となる（Ｓ１３）。送信機１から送出されたパケットの受信中には（Ｓ１４）、ＲＦ部８で受信されたＲＦ信号に応じたアナログ信号が復調器９で復調されることによりディジタル信号とされて送受信回路２７に供給される。
【００６１】
送受信回路２７においては、先ず、復調器９の出力ディジタル信号からパケット中のプリアンブルがプリアンブル検出器２３によって検出されると、プリアンブル検出通知がＳＦＤ検出器２４に供給される。ＳＦＤ検出器２４はプリアンブル検出通知に応じて復調器９の出力ディジタル信号からのＳＦＤパターンの識別を開始する。ＳＦＤ検出器２４によってＳＦＤパターンの検出が完了すると、ＳＦＤ検出通知がデータ長検出器２５に供給される。データ長検出器２５はＳＦＤ検出通知に応じて復調器９の出力ディジタル信号からパケット中の有効データ長を検出してデータ受信開始をＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７に通知する。そのデータ受信通知に応じてＲＸ＿ＦＩＦＯ１６は復調器９の出力ディジタル信号からデータの取り込みを開始してそれを有効データ部分のデータとして保存する。また、データ長検出器２５は有効データ長分のデータを受信すると、ＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対してデータ受信停止を通知し、更に、受信結果判定回路１８に対してデータ受信完了を通知する。ＲＸ＿ＦＩＦＯ１６はデータ受信停止通知に応じてデータ取り込みを停止して有効データ部分のデータ保存を完了する。
【００６２】
同期検出回路２９においては、復調器９の出力ディジタル信号と同期パターン格納レジスタ３０に格納された同期信号パターンとが比較器２９ａによって比較されており、復調器９の出力ディジタル信号中からその格納同期信号パターンに等しいデータパターンが検出されると、同期信号が検出されたとされる。この比較器２９ａの動作がタイミング信号識別ステップに相当する。
【００６３】
受信結果判定回路１８においては、データ受信完了通知と共にＣＲＣ検出器１７からのＣＲＣ算出結果が得られると、制御回路１２及び同期検出回路２９に対してパケットの受信完了を示す受信完了割り込み信号が出力される（Ｓ１７）。
【００６４】
また、同期検出回路２９においては、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成される（Ｓ２２）。タイマ制御割り込み信号はインターバルタイマ２８に供給される。このタイマ制御割り込み信号の生成が検出信号生成ステップに相当する。
【００６５】
インターバルタイマ２８においては、タイマ制御割り込み信号がＯＲ回路４１に供給されると、ＯＲ回路４１からリセット信号がカウンタ４２に供給される。リセット信号に応じてカウンタ４２はクロックを初期値から計数を開始する。
【００６６】
図１１(a)に示すように、カウンタ４２のカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６が図１１(b)に示すように高レベルの制御信号を発生し、この制御信号は汎用出力ポート１３を介して表示装置６に供給される。よって、表示装置６はインターバルタイマ２８から供給される制御信号に応じて制御される。
【００６７】
カウンタ４２のカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６はその高レベルの制御信号の発生を停止して低レベル出力となる。
【００６８】
また、図１１(a)に示すように、カウンタ４２のカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はＯＲ回路４１に供給される。
【００６９】
なお、この制御信号の発生が制御信号生成ステップに相当する。また、カウンタ４２のカウント動作がカウントステップに相当し、上下限比較器４６の比較動作が上下限比較ステップに相当し、インターバル比較器４７の比較動作がインターバル比較ステップに相当する。
【００７０】
ＯＲ回路４１は同期検出回路２９からのタイマ制御割り込み信号及びインターバル比較器４７からのタイマ満了信号のいずれが供給されてもリセット信号をカウンタ４２に供給する。従って、タイマ満了信号が供給された直後にタイマ制御割り込み信号が供給された場合にはタイマ満了信号に応じてリセットされた後に、タイマ制御割り込み信号がカウンタ４２を再リセットさせ、そしてカウンタ４２をカウント動作させることになる。また、タイマ満了信号が生成される前にタイマ制御割り込み信号が供給された場合にはタイマ制御割り込み信号がリセット信号となってインターバル値に達する前のカウンタ４２をリセットさせた後、カウント動作させることになる。すなわち、タイマ制御割り込み信号が優先される動作が行われる。
【００７１】
また、通信装置５はパケットの受信を完了すると、ＲＦ部８を送信状態に切り替え（Ｓ１８）、Ａｃｋ応答パケットを送信する（Ｓ１９。また、通信装置５はＡｃｋ応答パケットを送出するとＲＦ部８を停止する（Ｓ２０）。更に、通信装置５に内蔵されるタイマ１４が所定の周期を再度計測する（Ｓ２１）。
【００７２】
図１２は本発明の無線通信システムにおける送信機１側の同期信号の送信タイミングと受信機２側の制御期間との関係を概念的に示している。制御期間はカウンタ４２が初期値から上限値までを計数する期間である。送信機１側はインターバル期間を内蔵するタイマにてカウントし、カウント満了毎に同期信号をパターンデータとして含むパケットが送信される。受信機２側はパケット受信後、同期検出回路２９による同期信号パターンの検出に応じて直ちにインターバルタイマ２７を制御する。
【００７３】
よって、第１実施例によれば、図１２から分かるように、従来、受信機２では制御回路１２によるデータ解析に要していた時間が発生しないので、送信機１からのパケットの受信完了タイミングを基準として、上記の下限値及び上限値に対応した時点を含む制御期間をカウントするインターバルタイマ２８を可動させることができる。これにより、シャッター開閉信号等の制御信号を厳密なタイミングで生成することができる。また、制御回路１２の高速化が必要ないので、低消費電力化を図ることができる。
【００７４】
更に、第１実施例によれば、送信機１と受信機２との間の基準タイミングの時差が基本的にほとんど発生しなくなるだけでなく、カウンタ４２はそのカウント値がインターバル値に達すると生成されるタイマ満了信号に応じてカウント動作を初期値から再開するというインターバルタイマ２８の自走動作により、図１２に示したように、送信機１からの同期信号パターンを含むパケットを間引いて送信することができる。
【００７５】
なお、同期検出回路２９にはＳＦＤ検出器２４のＳＦＤ検出通知が供給されるが、同期検出回路２９はＳＦＤ検出器２４のＳＦＤ検出通知に応じてカウンタでクロック計数することによってパケット内における同期信号パターンの配置部分を検出してから同期信号パターンの存在を検出しても良い。
【００７６】
図１３は本発明の第２実施例として無線通信システムを構成する送信機１と受信機２とを示している。送信機１は従来の無線通信システムのものと同様に制御装置３及び通信装置４を備えている。受信機２は通信装置３２及び表示装置６を備えている。
【００７７】
通信装置３２は図１４に示すように、ＲＦ部８、復調器９、変調器１０、制御回路３３、汎用出力ポート１３、タイマ１４、ホストインターフェース１５、送受信回路２７、及びインターバルタイマ３４を備えている。ＲＦ部８、復調器９、変調器１０、汎用出力ポート１３、タイマ１４、ホストインターフェース１５及び送受信回路２７は図６に示した通信装置２６の構成のものと同一であるので、ここでの繰り返しの説明は省略される。なお、通信装置３２のアンテナは符号３２ａで示されている。
【００７８】
制御回路３３は図６の制御回路１２と同様にＣＰＵによって構成されるが、従来と同様にデータ解析を行って同期信号をデータ領域に含むパケットであった場合にはタイマチャネル選択信号のレベルを反転させる。
【００７９】
インターバルタイマ３４は図１５に示すように、ＯＲ回路４１ａ，４１ｂ、カウンタ４２ａ，４２ｂ、下限レジスタ４３、上限レジスタ４４、インターバルレジスタ４５、上下限比較器４６ａ，４６ｂ、インターバル比較器４７ａ，４７ｂ、セレクタ４８及び２つのＡＮＤ回路４９，５０を備えている。ＯＲ回路４１ａ、カウンタ４２ａ（第１カウンタ）、上下限比較器４６ａ（第１上下限比較器）及びインターバル比較器４７ａ（第１インターバル比較器）は第１計測系であり、ＯＲ回路４１ｂ、カウンタ４２ｂ（第２カウンタ）、上下限比較器４６ｂ（第２上下限比較器）及びインターバル比較器４７ｂ（第２インターバル比較器）は第２計測系である。第１及び第２計測系は図９に示したインターバルタイマ２８と同様に構成され、下限レジスタ４３、上限レジスタ４４、及びインターバルレジスタ４５が兼用されている。
【００８０】
セレクタ４８は制御回路３３から出力されるタイマチャネル選択信号のレベルに応じて上下限比較器４６ａ，４６ｂの出力のいずれか一方を選択して出力する。
【００８１】
ＡＮＤ回路４９，５０は論理回路を構成している。ＡＮＤ回路４９は送受信回路２７内の同期検出回路２９から出力されるタイマ制御割り込み信号と、制御回路３３から出力されるタイマチャネル選択信号との論理積をとりその結果をＯＲ回路４１ａに出力する。ＡＮＤ回路５０はその同期検出回路２９から出力されるタイマ制御割り込み信号と、制御回路３３から出力されるタイマチャネル選択信号の反転信号との論理積をとりその結果をＯＲ回路４１ｂに出力する。
【００８２】
その他の本発明の無線通信システムの構成については、図４、図６及び図８の第１実施例の無線通信システムと同一であり、同一符号で示した部分は従来のシステムのものと同一の機能を有する。
【００８３】
次に、このような構成を有する本発明の無線通信システムの動作について図１６〜図１８を用いて説明する。なお、図１７及び図１８の送信機１及び受信機２の動作フローにおいて、第１実施例と同一の動作が行われる部分については同一符号を用いているので、ここでの説明は省略される。
【００８４】
受信機２においては、制御回路３３の出力タイマチャネル選択信号が低レベルにあるときにはインターバルタイマ３４の第１計測系の出力がセレクタ４８によって選択されると共に、送受信回路２７内の同期検出回路２９からタイマ制御割り込み信号に応じてインターバルタイマ３４の第２計測系のカウンタ４２ｂがリセットされてカウント動作を開始する。
【００８５】
逆に、制御回路３３の出力タイマチャネル選択信号が高レベルにあるときにはインターバルタイマ３４の第２計測系の出力がセレクタ４８によって選択されると共に、送受信回路２７内の同期検出回路２９からタイマ制御割り込み信号に応じてインターバルタイマ３４の第１計測系のカウンタ４２ａがリセットされてカウント動作を開始する。
【００８６】
図１６(a)〜(g)の動作波形を用いて説明すると、図１６(f)に示すように、制御回路３３の出力タイマチャネル選択信号が低レベルにあるときには、図１６(a)に示すように、第１計測系のカウンタ４２ａのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ａが図１６(b)に示すように高レベルの制御信号を発生し、カウンタ４２ａのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ａはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図１６(g)に示すようにセレクタ４８及び汎用出力ポート１３を介して表示装置６に供給されるので、表示装置６は送受信回路２７の第１計測系から供給される制御信号に応じて制御される。また、カウンタ４２ａのカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７ａから高レベルの第１タイマ満了信号が発生される。その第１タイマ満了信号はＯＲ回路４１ａに供給されるので、同期検出回路２９からタイマ制御割り込み信号がＯＲ回路４１ａに供給されなくても第１計測系のカウンタ４２ａのカウント値は初期値からカウントアップすることになり、この自走動作が繰り返される。
【００８７】
制御回路３３の出力タイマチャネル選択信号が低レベルにあるときには、図１６(c)に示すように、第２計測系のカウンタ４２ｂのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ｂが図１６(d)に示すように高レベルの制御信号を発生し、カウンタ４２ｂのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ｂはその高レベルの制御信号の発生を停止して低レベル出力となる。また、カウンタ４２ｂのカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７ｂから高レベルの第２タイマ満了信号が発生される。その第２タイマ満了信号はＯＲ回路４１ｂに供給されるので、同期検出回路２９からタイマ制御割り込み信号がＯＲ回路４１ｂに供給されなくても第２計測系のカウンタ４２ｂのカウント値は初期値からカウントアップすることになる。
【００８８】
同期検出回路２９においては、第１実施例で説明したように、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成される（図１７のＳ３１）と共に、制御回路３３はＲＸ＿ＦＩＦＯ１６の保存データを取り込んでその取り込みデータの解析を開始する（図１７のＳ３２）。制御回路３３の出力タイマチャネル選択信号が低レベルにあるときに図１６(e)に示すようにタイマ制御割り込み信号が生成されると、そのタイマ制御割り込み信号はＡＮＤ回路５０を介してＯＲ回路４１ｂに供給されるので、カウンタ４２ｂのカウント動作は図１６(c)に示すように途中でリセットされて再度、初期値からカウントアップすることになる。
【００８９】
制御回路３３のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されたならば、制御回路３３は図１６(f)に示すように、タイマチャネル選択信号のレベルを低レベルから高レベルに反転する（図１７のＳ３３）。この高レベルへの反転はセレクタ４８にインターバルタイマ３４の第２計測系の出力を選択出力させることになる。よって、タイマ制御割り込み信号に応じてカウント値がリセットされてカウントアップを再開した第２計測系のカウンタ４２ｂのカウント動作が優先される。すなわち、制御回路３３の出力タイマチャネル選択信号が高レベルにあるときには、図１６(c)に示すように、第２計測系のカウンタ４２ｂのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ｂが図１６(d)に示すように高レベルの制御信号を発生し、カウンタ４２ｂのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ｂはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図１６(g)に示すようにセレクタ４８及び汎用出力ポート１３を介して表示装置６に供給されるので、表示装置６は送受信回路２７の第２計測系から供給される制御信号に応じて制御される。
【００９０】
一方、制御回路３３のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されなかったならば、制御回路３３は図１８にＳ３５として示すように、タイマチャネル選択信号のレベル反転を行わなずタイマチャネル選択信号の低レベルを維持する。よって、セレクタ４８は第１計測系から出力される制御信号を汎用出力ポート１３を介して表示装置６に出力し続ける。すなわち、制御回路３３の出力タイマチャネル選択信号が低レベルを維持するときには、第１計測系が自走動作となり、第１計測系の上下限比較器４６ａの出力信号に応じて表示装置６は制御される一方、第２計測系が同期検出回路２９からのタイマ制御割り込み信号をＡＮＤ回路５０を介して受け入れ可能状態となる。
【００９１】
また、制御回路３３の出力タイマチャネル選択信号が高レベルを維持するときには、第２計測系が自走動作となり、第２計測系の上下限比較器４６ｂの出力信号に応じて表示装置６は制御される一方、第１計測系が同期検出回路２９からのタイマ制御割り込み信号をＡＮＤ回路４９を介して受け入れ可能状態となる。
【００９２】
このように第２実施例においては、送信機１からのパケットの受信完了のタイミングを基準として、クロックをカウントして制御信号を生成すると共に自走動作を行う２つの計測系（第１及び第２計測系）を備え、そのうちの一方の計測系の制御信号がセレクタ４８によって選択されて更に汎用出力ポート１３を介して表示装置６に供給されている時には同期検出回路２９からのタイマ制御割り込み信号に応じて他方の計測系においてカウンタ動作がリセットされて再カウントが行われ、その後、制御回路３３によるデータ解析で受信パケット内のデータに同期信号パターンを含む結果が得られたことによりタイマチャネル選択信号のレベル反転が行われると、セレクタ４８によって他方の計測系の制御信号が選択されて更に汎用出力ポート１３を介して表示装置６に供給される。よって、制御回路３３によるデータ解析を行って受信パケット内のデータが同期信号パターンを含むことが確認された後であっても受信パケットの受信完了タイミングに同期させて正確に制御信号を生成することができる。また、同期検出回路２９からタイマ制御割り込み信号が生成されても制御回路３３によるデータ解析で受信パケット内のデータが同期信号パターンを含むことが確認されなかった場合には同期検出回路２９の同期信号パターンの誤検出としてセレクタ４８は一方の計測系から生成される制御信号を選択し続けるので、同期検出回路２９による誤検出の同期信号パターン含む受信パケットの受信完了タイミングでの制御信号の生成を防止することができる。
【００９３】
また、第２実施例によれば、複数の無線通信システムが存在する環境において同期信号パターンの誤検出を防止して各システムの動作の確実性の向上を図ることができる。
【００９４】
なお、上記した各実施例においては、送信機１が同期信号パターンをデータとして含むパケットを無線信号として送信し、受信機２がその無線信号で送られてきたパケットを受信してパケットからデータを取り出す無線通信システムを示したが、本発明はこれに限定されず、パケットを有線信号としてケーブル等の伝送線を介して伝送する有線通信システムにも適用することができる。
【００９５】
また、上記した各実施例においては、パケットがインターバル期間毎に送信される構成になっているが、本発明はこれに限定されず、送信機から間欠的にパケットが送信されれば良い。
【００９６】
図１９は３Ｄ映像表示システムに本発明を適用した具体例として３Ｄメガネに備えた受信機２内の構成を部分的に示している。この受信機２では図６の通信装置２６のインターバルタイマ２８に代えて図１９に示したインターバルタイマ３８が設けられる。インターバルタイマ３８においては３Ｄメガネの表示装置５１の左目用シャッター５３Ｌに対応して左目下限レジスタ４３Ｌ、左目上限レジスタ４４Ｌ、及び左目用上下限比較器４６Ｌが備えられ、また右目用シャッター５３Ｒに対応して右目下限レジスタ４３Ｒ、右目上限レジスタ４４Ｒ、及び右目用上下限比較器４６Ｒが備えられている。その他のＯＲ回路４１、カウンタ４２、インターバルレジスタ４５、及びインターバル比較器４７はインターバルタイマ２８のものと同一である。
【００９７】
図１９に示した構成において、ここで、タイマ制御割り込み信号がＯＲ回路４１を介してカウンタ４２に供給されたことにより、カウンタ４２がクロックのカウントにより初期値（例えば、０）から増加し始めたとする。カウンタ４２のカウント値が増加して左目下限レジスタ４３Ｌの左目下限値に達すると、左目用上下限比較器４６Ｌが制御信号として高レベルの左シャッター開閉信号を発生し、この高レベルの左シャッター開閉信号は汎用出力ポート１３を介して表示装置５１に供給され、ドライバ５２が左シャッター開閉信号に応じて左目用シャッター５３Ｌをオープン駆動する。カウンタ４２のカウント値が更に増加して左目上限レジスタ４４Ｌの左目上限値に達すると、左目用上下限比較器４６Ｌはその高レベルの左シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ５２が低レベルの左シャッター開閉信号に応じて左目用シャッター５３Ｌのオープン駆動を停止するので、左目用シャッター５３Ｌはクローズ状態となる。
【００９８】
また、カウンタ４２のカウント値が左目上限値を越えた後、更に増加して右目下限レジスタ４３Ｒの右目下限値に達すると、右目用上下限比較器４６Ｒが制御信号として高レベルの右シャッター開閉信号を発生し、この高レベルの右シャッター開閉信号は汎用出力ポート１３を介して表示装置５１に供給され、ドライバ５２が右シャッター開閉信号に応じて右目用シャッター５３Ｒをオープン駆動する。カウンタ４２のカウント値が更に増加して右目上限レジスタ４４Ｒの右目上限値に達すると、右目用上下限比較器４６Ｒはその高レベルの右シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ５２が低レベルの右シャッター開閉信号に応じて右目用シャッター５３Ｒのオープン駆動を停止するので、右目用シャッター５３Ｒはクローズ状態となる。
【００９９】
カウンタ４２のカウント値が右目上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はＯＲ回路４１を介してカウンタ４２に供給されるので、カウンタ４２はリセットされて初期値から再度増加し始めることになる。その他の動作は上記の第１実施例と同様であるので、ここでの更なる説明は省略される。
【０１００】
このように本発明を３Ｄ映像表示システムに適用した場合には、送信機からのパケットの受信中に同期検出回路２８で同期信号パターンの存在を認識したならば、受信完了タイミング（タイマ制御割り込み信号）を基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置においてパケットの受信完了後にデータ解析により受信パケット内に同期信号パターンの存在を識別するための高速動作の制御回路が必要ないので、低消費電力化を図ることができる。
【０１０１】
なお、本発明の通信装置、制御信号生成方法、シャッターメガネ、及び通信システムは上記した各実施例の構成に限定されず、他の要素や方法が更に追加されても良い。被制御装置としては、上記した各実施例では送信機から送信される基準タイミング信号に同期した表示を行うシャッターを含む表示装置が示されているが、本発明はこれに限定されず、送信機から送信された基準タイミング信号に同期して受信機側で動作する他の機器に適用することができる。
【符号の説明】
【０１０２】
１ 送信機
２ 受信機
３ 制御装置
４，５，２６，３２ 通信装置
６ 表示装置
１１，２７ 送受信回路
１２，３３ 制御回路
２８，３４，３８ インターバルタイマ
２９ 同期検出回路
３０ 同期パターン格納レジスタ
【技術分野】
【０００１】
本発明は、受信データから得られる基準タイミングに基づいて被制御装置を制御する通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいてシャッターを開閉するシャッターメガネ、及び基準タイミングを表すデータを送受信する通信システムに関する。
【背景技術】
【０００２】
３Ｄ映像表示システムでは３Ｄ対応テレビ装置とシャッターメガネである３Ｄメガネとの間で通信が行われ、それにより３Ｄ対応テレビ装置と３Ｄメガネとの間の動作タイミングが一致するようにされている。図１はそのような３Ｄ映像表示システムに適用可能な従来の無線通信システムを概略的に示している。
【０００３】
送信機１は少なくとも制御装置３及び通信装置４を備えている。制御装置３は周期的に受信機２に対して送信すべきデータを生成し、通信装置４へのデータ送信命令を生成する。送信すべきデータは基準タイミングを表すデータを含む。また、制御装置３は通信装置４のデータを含むパケットの送受信制御を行う。通信装置４は制御装置３の命令によりパケットの送受信をアンテナ４ａを介して行う。
【０００４】
受信機２は少なくとも通信装置５及び表示装置６を備えている。通信装置５は送信機１からの送信パケットをアンテナ５ａを介して受信すると、そのパケットから受信データを取り出してそのデータが基準タイミングを表す場合にその基準タイミングの検出に同期した制御信号を表示装置６に供給する。表示装置６は送信機１から送信される基準タイミングに同期した表示を行う装置であり、通信装置５から供給される制御信号に応じて表示動作を行う。
【０００５】
送信機１の動作を説明すると、送信機１においては、制御装置３に内蔵するタイマ（図示せず）が所定の周期（インターバル期間）を計測し終わると、制御装置３は送信パケットを組み立て、通信装置４へ送信命令を発し、その送信パケットを通信装置４へ転送する。通信装置４では制御装置３からの送信命令及び送信パケットを受け、送信パケットの変調を行ってディジタル信号を所定の周波数のＲＦ信号として送出する。
【０００６】
次に、受信機２の動作を説明すると、受信機２においては、通信装置５に内蔵されるタイマが所定の周期を計測し終わると、通信装置５は送信機１から送出されたＲＦ信号を受信し、そのＲＦ信号に応じた受信信号を復調してディジタル信号とし、ディジタル信号からパケット中のデータを抽出する。
【０００７】
通信装置５内には通信装置の送受信制御を行う制御回路が備えられており、その制御回路はパケットの受信が完了すると、そのパケット中のデータを解析し、自分宛のデータであることを確認すると表示装置６を制御するための制御信号を出力する。
【０００８】
図２に示すように、送信機１では、制御装置３に内蔵する上記のタイマが所定の周期（インターバル期間）をカウントし、そのカウントが完了する毎にインターバル期間完了を通知するデータを含むパケットの送信が開始される。受信機２ではそのパケットの受信後、上記の制御回路の処理時間を経て、そのパケット内のデータに応じて表示装置６に対する制御が実行される。
【０００９】
かかる無線通信システムを３Ｄ映像表示システムに適用すると、３Ｄ対応テレビ装置には送信機１が備えられ、３Ｄメガネには受信機２が備えられる。表示装置６は３Ｄメガネの液晶表示装置である（特許文献１参照）。送信機１では送信されるデータとして同期信号を示す同期信号パターンがパケットには挿入され、制御回路は同期信号パターンをデータ解析で判別することになる。データ解析の結果、パケットのデータが同期信号パターンであると判別したときには通信装置５内の制御回路は、その時点を同期信号発生時として図３に実線で示すように、３Ｄメガネの左シャッター開閉信号及び右シャッター開閉信号を制御信号として各々生成する。３Ｄメガネでは通常のメガネの左右のレンズに相当する部分が液晶シャッターとして形成されるので、その左右の液晶シャッターが左シャッター開閉信号及び右シャッター開閉信号に応じて個別に開閉することにより、３Ｄメガネとして機能することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−１１７４３７号公報
【特許文献２】特開平６−２２３０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の無線通信システムにおいては、通信装置５内の制御回路が受信パケットのデータの解析を完了した時点を基準にして表示装置６の制御を実行するために受信時のノイズ混入等の不安定状態によっては或いはデータの種類によって制御回路のデータ解析に要する処理期間（図２）が一定ではなくなり、シャッター開閉信号等の制御信号を厳密なタイミングで生成することが困難となり、遅延が生じるという問題があった。そのような制御信号の生成タイミングの遅延が生じると、例えば、上記３Ｄメガネの場合には液晶シャッターの開閉のタイミングが図３の破線のようにずれてしまい、テレビ画面から出力される３Ｄ映像にちらつき等が出てしまうという不具合が起きる。
【００１２】
一方、特許文献２には、ＣＰＵの高速化を図るためにＣＰＵにより過大な電力を供給することが提案示されているが、これを上記の従来の無線通信システムの制御回路に適用した場合には、無駄に電力消費がなされてしまうという別の問題が生じることになる。また、３Ｄメガネ等の携帯機器においては、電源を電池に依存していることが多く、低消費電力化が求められている。
【００１３】
そこで、本発明の目的は、かかる点を鑑みてなされたものであり、受信データから得られる基準タイミングに基づいた表示装置等の被制御装置の制御を遅延なくかつ低消費電力で可能にする通信装置、その被制御装置を制御するための制御信号生成方法、受信データから得られる基準タイミングに基づいたシャッターの開閉を遅延なくかつ低消費電力で可能にするシャッターメガネ、及び基準タイミングを表すデータの送受信を遅延なくかつ低消費電力で可能にする通信システムを提供することである。
【課題を解決するための手段】
【００１４】
本発明の通信装置は、間欠的に到来するデータを受信する通信装置であって、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【００１５】
本発明の制御信号生成方法は、間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴としている。
【００１６】
本発明のシャッターメガネは、間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、前記通信装置は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【００１７】
本発明の通信システムは、所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、前記受信機は、前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、前記通信装置の制御を司る制御手段と、を備えることを特徴としている。
【発明の効果】
【００１８】
本発明の通信装置によれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のＣＰＵ等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【００１９】
本発明の制御信号生成方法によれば、間欠的に到来するデータの受信中にデータ内に所定の基準タイミング信号パターンの存在が識別された場合には被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、データ解析により受信パケット内に基準タイミング信号パターンの存在を識別するステップのための高速動作の制御回路が必要ないので、装置の低消費電力化を図ることができる。
【００２０】
本発明のシャッターメガネによれば、間欠的に到来するデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合にはその所定の基準タイミング信号パターンの存在識別に基づいたタイミングで左目用シャッター及び右目用シャッター各々の開閉のための制御信号を生成するので、送信機からのパケットの受信完了タイミングを基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がない。よって、制御手段として高速動作の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【００２１】
本発明の通信システムによれば、送信機から間欠的に送信されたデータを受信する受信機ではそのデータ内に所定の基準タイミング信号パターンの存在がタイミング信号識別手段によって識別された場合には制御信号生成手段によって被制御装置に対する制御信号を生成するので、その所定の基準タイミング信号パターンの存在識別に基づいて表示装置等の被制御装置を遅延なく制御することができる。また、通信装置の制御を司る制御手段がデータ解析してデータ内に基準タイミング信号パターンの存在を識別する必要がないので、その制御手段として高速動作のＣＰＵ等の制御回路を用いないで済み、それにより装置の低消費電力化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】従来の無線通信システムの概略構成を示すブロック図である。
【図２】送信側の送信パケットと受信側の動作とのタイミング関係を示す図である。
【図３】３Ｄメガネのシャッターの開閉タイミングを示す図である。
【図４】本発明の第１実施例として無線通信システムの概略構成を示すブロック図である。
【図５】図４のシステム中の送信機内の通信装置の構成を示すブロック図である。
【図６】図４のシステム中の受信機内の通信装置の構成を示すブロック図である。
【図７】パケットの構造を示す図である。
【図８】図６の通信装置内の送受信回路の構成を示すブロック図である。
【図９】図６の通信装置内のインターバルタイマの構成を示すブロック図である。
【図１０】図４のシステムの動作を示すシーケンス図である。
【図１１】図９のインターバルタイマの動作を示す図である。
【図１２】図４のシステムにおける送信側の送信パケットと受信側の動作とのタイミング関係を示す図である。
【図１３】本発明の第２実施例として無線通信システムの概略構成を示すブロック図である。
【図１４】図１３のシステム中の通信装置の構成を示すブロック図である。
【図１５】図１４の通信装置内のインターバルタイマの構成を示すブロック図である。
【図１６】図１５のインターバルタイマの動作を示す図である。
【図１７】図１３のシステムにおいてデータ解析結果が同期信号パターン有りの場合の動作を示すシーケンス図である。
【図１８】図１３のシステムにおいてデータ解析結果が同期信号パターン無しの場合の動作を示すシーケンス図である。
【図１９】３Ｄメガネの表示装置を備えた受信機内の構成を部分的に示すブロック図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００２４】
図４は本発明の第１実施例として無線通信システムを構成する送信機１と受信機２とを示している。送信機１は従来の無線通信システムのものと同様に制御装置３及び通信装置４を備えている。受信機２は通信装置２６及び表示装置６を備えている。
【００２５】
通信装置４は図５に示すように、ＲＦ（高周波）部８、復調器９、変調器１０、送受信回路１１、制御回路１２、汎用出力ポート１３、タイマ１４、及びホストインターフェース１５を備えている。
【００２６】
ＲＦ部８は送受信回路１１からの命令（送信命令、受信命令、及び停止命令）に応じて送信状態、受信状態、及び停止状態のいずれか１の状態に切り替え、送信時は変調器１０から入力されるディジタル信号をＲＦ信号（無線信号）としてアンテナ４ａより出力し、受信時はアンテナ４ａから入力されるＲＦ信号を受信して受信信号として復調器９へ出力する。また、送受信回路１１からのチャネル切り替え命令に応じて送受信チャネル（周波数）を切り替える。
【００２７】
復調器９はＲＦ部８より入力される受信信号を復調してディジタル信号（復調パケットを含む）を得てそれを送受信回路１１へ出力する。変調器１０は送受信回路１１より入力される送信パケットを変調して変調後のパケットを送信するためにＲＦ部８へ出力する。
【００２８】
送受信回路１１は受信時に制御回路１２から命令に従って復調器９から出力されるディジタル信号の中からパケットを識別してそのパケット中のデータを抽出する。また、送信時には制御回路１２から命令に従って制御回路１２から供給される送信されるべきデータを含む送信パケットを作成して変調器１０に出力する。
【００２９】
制御回路１２は、ＣＰＵからなり、送受信動作のための各種命令を発生し、通信装置内の送受信回路１１、汎用出力ポート１３、タイマ１４及びホストインターフェース１５を制御し、また、送受信回路１１を介してＲＦ部８を制御する。
【００３０】
汎用出力ポート１３は制御回路１２からの命令に従って被制御装置（図示せず）に対してデータ供給を含むポート出力を制御する。この実施例では通信装置４の汎用出力ポート１３には被制御装置は接続されていないが、これに限定されず、表示装置等の被制御装置が接続されても良い。
【００３１】
タイマ１４は制御回路１２からの命令に従って一定時間をカウントし、カウント満了時に制御回路１２へその結果を通知する。
【００３２】
ホストインターフェース１５は制御装置３と通信装置４とのデータ入出力を行うためのインタフェース回路である。
【００３３】
一方、受信機２の通信装置２６は図６に示すように、ＲＦ部８、復調器９、変調器１０、制御回路１２、汎用出力ポート１３、タイマ１４、ホストインターフェース１５、送受信回路２７、及びインターバルタイマ２８を備えている。ＲＦ部８、復調器９、変調器１０、制御回路１２、汎用出力ポート１３、タイマ１４、及びホストインターフェース１５は通信装置４の構成のものと同一であるので、ここでの説明は省略される。なお、通信装置２６のアンテナは符号２６ａで示されている。
【００３４】
更に、通信装置２６は半導体チップとして一体として形成されている。また、通信装置２６の一部、例えば、送受信回路２７及びインターバルタイマ２８を半導体チップとして一体に形成しても良い。
【００３５】
ここで、ＲＦ信号として送信機１と受信機２との間で送受信されるパケットはその先頭から順に、図７に示すように、プリアンブル(Preamble)、ＳＦＤ（Start Frame Delimiter）、データ長、アドレス、データ及びＣＲＣ（Cyclical Redundancy Check）からなる構造を有している。プリアンブルは受信側にパケットの開始を認識させ、パケット受信のための同期タイミングを与えるための信号パターンである。ＳＦＤはプリアンブルとデータとの間に配置される認識ビットパターンである。データ長はパケット内の有効データ（アドレス、データ及びＣＲＣの部分）の長さを示す。アドレスは宛先アドレスであり、更に送信元アドレスを含んでも良い。データはデータ本体であり、そのデータの種類として上記した基準タイミングを表すデータである同期信号パターン（基準タイミング信号パターン）が含まれる。ＣＲＣはパケットの伝送中のエラーを調べるための値である。
【００３６】
通信装置２６では、通信装置４の送受信回路１１に代えて送受信回路２７が設けられている。送受信回路２７は、図８に示すように、受信系回路２７ａ、送信系回路２７ｂ、及びＲＦ制御系回路２７ｃを有している。
【００３７】
受信系回路２７ａは、プリアンブル検出器２３、ＳＦＤ検出器２４、データ長検出器２５、ＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、受信結果判定回路１８、同期検出回路２９、及び同期パターン格納レジスタ３０を備えている。プリアンブル検出器２３、ＳＦＤ検出器２４、データ長検出器２５、ＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、及び同期検出回路２９には復調器９の出力が接続されている。プリアンブル検出器２３の出力はＳＦＤ検出器２４に接続され、ＳＦＤ検出器２４の出力はデータ長検出器２５に接続されている。データ長検出器２５の出力はＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７、及び受信結果判定回路１８に接続されている。
【００３８】
プリアンブル検出器２３は、復調器９の出力ディジタル信号からプリアンブルパターンを識別し、プリアンブルを検出するとＳＦＤ検出器２４に対してプリアンブル検出を通知する。
【００３９】
ＳＦＤ検出器２４はプリアンブル検出器２３からプリアンブル検出通知を受信すると、復調器９から出力されるディジタル信号からＳＦＤパターンを識別する。ＳＦＤ検出器２４はＳＦＤパターンの検出を完了すると、データ長検出器２５に対してＳＦＤ検出を通知する。このＳＦＤパターンの検出完了は、パケットのプリアンブル及びＳＦＤ区間は終了し有効データ範囲であることを示す。
【００４０】
データ長検出器２５は受信パケット内の有効データ領域の範囲（有効データ長）を検出する検出器であり、ＳＦＤ検出器２４からＳＦＤ検出通知を受けると、復調器９の出力ディジタル信号から次に得られるデータを受信データ長として検出し、その検出に応じてＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対しデータ受信開始を通知する。また、データ長検出器２５ではデータ長を検出すると１バイト受信毎にカウントしデータ長分のデータを受信すると、ＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対してデータ受信停止を通知し、更に、受信結果判定回路１８に対してデータ受信完了を通知する。ここで言うデータ長は、上記したように、図７に示した構造のパケットのうちのプリアンブル、ＳＦＤを除いた範囲（アドレス、データ及びＣＲＣの部分）のデータ長を示すパラメータである。
【００４１】
ＲＸ＿ＦＩＦＯ１６は有効データ部分の受信データを格納するデータ保持部である。ＲＸ＿ＦＩＦＯ１６はデータ長検出器２５より入力されるデータ受信開始通知を受け取ると、復調器９の出力ディジタル信号を取り込んでデータ格納を開始し、データ受信完了通知を受け取るとデータ格納動作を停止する。また、制御回路１２よりデータ読み出し命令を受け取ると受信データを順次送出する。
【００４２】
ＣＲＣ検出器１７は受信データのチェックを行うために、ＲＸ＿ＦＩＦＯ１６に入力されるデータのＣＲＣ値を算出し、その結果を受信結果判定回路１８へ通知する。
【００４３】
受信結果判定回路１８にはデータ長検出器２５からのデータ受信完了通知とＣＲＣ検出器１７からのＣＲＣ算出結果とが供給される。受信結果判定回路１８はデータ受信完了通知を受け入れると、ＣＲＣ算出結果の正否を判定して正のあるならば直ちに制御回路１２に対してパケットの受信完了を示す受信完了割り込み信号を出力する。
【００４４】
同期パターン格納レジスタ３０には同期信号パターン（基準タイミング信号パターン）が予め格納されている。この同期信号パターンは受信パケット内のデータが同期信号パターンであることを比較して認識するためにパターンである。
【００４５】
同期検出回路２９は比較器２９ａ及び信号生成器２９ｂを備え、復調器９の出力の他に受信結果判定回路１８及び同期パターン格納レジスタ３０の各出力と接続されている。比較器２９ａは復調器９の出力ディジタル信号と、同期パターン格納レジスタ３０に格納された同期信号パターンとを比較することにより同期検出を行う。すなわち、復調器９の出力ディジタル信号中にその格納された同期信号パターンに等しいパターンを認識したときに同期検出したとする。また、同期検出回路２９の信号生成器２９ｂは比較器２９ａが同期検出したときには受信結果判定回路１８の受信完了割り込み信号に応答してタイマ制御割り込み信号（タイミング検出信号）をインターバルタイマ２８に対して出力する。
【００４６】
なお、同期検出回路２９の比較器２９ａ及び同期パターン格納レジスタ３０がタイミング信号識別手段に相当し、信号生成器２９ｂが検出信号生成手段に相当する。同期パターン格納レジスタ３０が基準タイミング信号パターン保存手段に相当し、比較器２９ａが比較手段に相当する。
【００４７】
送信系回路２７ｂは、ＴＸ＿ＦＩＦＯ１９、ＣＲＣ生成器２０、送信カウンタ２１、及びセレクタ３１を備えている。
【００４８】
ＴＸ＿ＦＩＦＯ１９は制御回路１２経由で入力される送信データ（図７のパケットのＣＲＣを除いた部分）を格納する。また、送信カウンタ２１から入力される出力命令に同期して格納したデータをセレクタ３１へ順次送出する。
【００４９】
ＣＲＣ生成器２０はＴＸ＿ＦＩＦＯ１９に格納されたデータのうち、プリアンブル及びＳＦＤを除いたデータに対してＣＲＣ演算を行って演算結果としてＣＲＣ値を得る。また、送信カウンタ２１からのＣＲＣ演算命令を受けてそのＣＲＣ演算を行った後に演算結果のセレクタ３１へ送出する。
【００５０】
送信カウンタ２１は制御回路１２よりデータ長を設定されるとパケット送信命令が発行されたタイミングからプリアンブル領域、ＳＦＤ領域、レングス領域、データ領域、ＣＲＣ領域を算出し、パケット送信毎にＴＸ＿ＦＩＦＯ１９、ＣＲＣ生成器２０及びセレクタ３１に対してタイミング信号としてデータ送信命令、ＣＲＣ演算命令、及び選択命令を発する。
【００５１】
セレクタ３１は送信カウンタ２１の選択命令に応じてＴＸ＿ＦＩＦＯ１９の送出データとＣＲＣ生成器２０のＣＲＣ値とを選択的に変調器１０に出力する。
【００５２】
制御系回路２７ｃは、送受信制御回路２２を備えており、送受信時、制御回路１２より入力されるＲＦ制御命令を送受信制御回路２２で受けてＲＦ制御データ（上記の送受信回路１１における送信命令、受信命令、停止命令、及びチャネル切り替え命令）をＲＦ部８に出力する。
【００５３】
インターバルタイマ２８は、制御信号生成手段に相当し、通信装置２６が同期信号の受信に応答して制御信号を表示装置６に対して発生する期間及び繰り返しのインターバル期間を定める。インターバルタイマ２８は、図９に示すように、ＯＲ回路４１、カウンタ４２、下限レジスタ４３、上限レジスタ４４、インターバルレジスタ４５、上下限比較器４６、及びインターバル比較器４７を備えている。
【００５４】
ＯＲ回路４１は送受信回路２７からのタイマ制御割り込み信号とインターバル比較器４７の高レベル出力（タイマ満了信号）との少なくとも一方をリセット信号としてカウンタ４２に出力する。カウンタ４２はリセット信号が供給されると、初期値（例えば、０）からクロックの計数を開始してそのカウント値を出力する。カウンタ４２のカウント出力は上下限比較器４６及びインターバル比較器４７に接続されている。
【００５５】
上下限比較器４６には下限レジスタ４３及び上限レジスタ４４が接続されている。下限レジスタ４３は制御信号を発生する期間の開始時点に対応したカウンタ値である下限値を保持している。上限レジスタ４４は制御信号を発生する期間の終了時点に対応したカウンタ値である上限値を保持している。上下限比較器４６はカウンタ４２のカウント値が下限レジスタ４３の下限値以上となると、高レベルの制御信号を発生し、カウンタ４２のカウント値が上限レジスタ４４の上限値に達すると、その高レベルの制御信号の発生を停止して低レベル出力となる。上下限比較器４６の出力信号は汎用出力ポート１３を介して表示装置６に供給される。
【００５６】
インターバル比較器４７にはインターバルレジスタ４５が接続されている。インターバルレジスタ４５は制御信号の繰り返し周期に対応したカウンタ値であるインターバル値を保持している。インターバル比較器４７はカウンタ４２のカウント値がインターバルレジスタ４５のインターバル値に達すると、高レベルのタイマ満了信号を発生する。そのタイマ満了信号はＯＲ回路４１に供給される。
【００５７】
次に、このような構成を有する本発明の無線通信システムの動作について説明する。
【００５８】
送信機１においては、図１０に示すように、制御装置３に内蔵するタイマ（図示せず）が所定の周期（インターバル期間）を計測し終わると（Ｓ１）、制御装置３はＣＲＣを除く送信パケットを組み立て（Ｓ２）、通信装置４へ送信命令を発して（Ｓ３）、その送信パケットを通信装置４へ転送する。通信装置４ではホストインターフェース１５経由で制御回路１２にて制御装置３からの送信命令及び送信パケットを受け、送受信回路１２に対してＲＦ起動命令を発する（Ｓ４）。送受信回路１１はＲＦ部８を送信状態で起動し、入力された送信パケットにＣＲＣを付加して変調器１０に出力する。変調器１０は送信パケットの変調を行ってディジタル信号をＲＦ変換してＲＦ部８に供給し、ＲＦ部８はそのＲＦ信号を所定の周波数のＲＦ信号として送出する（Ｓ５）。
【００５９】
通信装置４はＲＦ信号の送信を完了すると、ＲＦ部８を受信状態に切り替え（Ｓ６）、受信機からのＡｃｋ応答パケット（パケットの受信完了に対する応答パケット）の送信を待ち（Ｓ７）、Ａｃｋ受信完了すると、ＲＦ部８を停止し（Ｓ８）、制御装置３へ送信完了を通知する（Ｓ９）。
【００６０】
次に、受信機２の動作を説明すると、受信機２においては、通信装置５に内蔵されるタイマ１４が所定の周期（インターバル期間）を計測し終わると（Ｓ１１）、通信装置５内の制御回路１２は送受信回路１１に対して受信命令を発するので、送受信回路１１はＲＦ部８を受信状態で起動し（Ｓ１２）、パケットを実際に受信するまでは待ち受け状態となる（Ｓ１３）。送信機１から送出されたパケットの受信中には（Ｓ１４）、ＲＦ部８で受信されたＲＦ信号に応じたアナログ信号が復調器９で復調されることによりディジタル信号とされて送受信回路２７に供給される。
【００６１】
送受信回路２７においては、先ず、復調器９の出力ディジタル信号からパケット中のプリアンブルがプリアンブル検出器２３によって検出されると、プリアンブル検出通知がＳＦＤ検出器２４に供給される。ＳＦＤ検出器２４はプリアンブル検出通知に応じて復調器９の出力ディジタル信号からのＳＦＤパターンの識別を開始する。ＳＦＤ検出器２４によってＳＦＤパターンの検出が完了すると、ＳＦＤ検出通知がデータ長検出器２５に供給される。データ長検出器２５はＳＦＤ検出通知に応じて復調器９の出力ディジタル信号からパケット中の有効データ長を検出してデータ受信開始をＲＸ＿ＦＩＦＯ１６、ＣＲＣ検出器１７に通知する。そのデータ受信通知に応じてＲＸ＿ＦＩＦＯ１６は復調器９の出力ディジタル信号からデータの取り込みを開始してそれを有効データ部分のデータとして保存する。また、データ長検出器２５は有効データ長分のデータを受信すると、ＲＸ＿ＦＩＦＯ１６及びＣＲＣ検出器１７に対してデータ受信停止を通知し、更に、受信結果判定回路１８に対してデータ受信完了を通知する。ＲＸ＿ＦＩＦＯ１６はデータ受信停止通知に応じてデータ取り込みを停止して有効データ部分のデータ保存を完了する。
【００６２】
同期検出回路２９においては、復調器９の出力ディジタル信号と同期パターン格納レジスタ３０に格納された同期信号パターンとが比較器２９ａによって比較されており、復調器９の出力ディジタル信号中からその格納同期信号パターンに等しいデータパターンが検出されると、同期信号が検出されたとされる。この比較器２９ａの動作がタイミング信号識別ステップに相当する。
【００６３】
受信結果判定回路１８においては、データ受信完了通知と共にＣＲＣ検出器１７からのＣＲＣ算出結果が得られると、制御回路１２及び同期検出回路２９に対してパケットの受信完了を示す受信完了割り込み信号が出力される（Ｓ１７）。
【００６４】
また、同期検出回路２９においては、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成される（Ｓ２２）。タイマ制御割り込み信号はインターバルタイマ２８に供給される。このタイマ制御割り込み信号の生成が検出信号生成ステップに相当する。
【００６５】
インターバルタイマ２８においては、タイマ制御割り込み信号がＯＲ回路４１に供給されると、ＯＲ回路４１からリセット信号がカウンタ４２に供給される。リセット信号に応じてカウンタ４２はクロックを初期値から計数を開始する。
【００６６】
図１１(a)に示すように、カウンタ４２のカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６が図１１(b)に示すように高レベルの制御信号を発生し、この制御信号は汎用出力ポート１３を介して表示装置６に供給される。よって、表示装置６はインターバルタイマ２８から供給される制御信号に応じて制御される。
【００６７】
カウンタ４２のカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６はその高レベルの制御信号の発生を停止して低レベル出力となる。
【００６８】
また、図１１(a)に示すように、カウンタ４２のカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はＯＲ回路４１に供給される。
【００６９】
なお、この制御信号の発生が制御信号生成ステップに相当する。また、カウンタ４２のカウント動作がカウントステップに相当し、上下限比較器４６の比較動作が上下限比較ステップに相当し、インターバル比較器４７の比較動作がインターバル比較ステップに相当する。
【００７０】
ＯＲ回路４１は同期検出回路２９からのタイマ制御割り込み信号及びインターバル比較器４７からのタイマ満了信号のいずれが供給されてもリセット信号をカウンタ４２に供給する。従って、タイマ満了信号が供給された直後にタイマ制御割り込み信号が供給された場合にはタイマ満了信号に応じてリセットされた後に、タイマ制御割り込み信号がカウンタ４２を再リセットさせ、そしてカウンタ４２をカウント動作させることになる。また、タイマ満了信号が生成される前にタイマ制御割り込み信号が供給された場合にはタイマ制御割り込み信号がリセット信号となってインターバル値に達する前のカウンタ４２をリセットさせた後、カウント動作させることになる。すなわち、タイマ制御割り込み信号が優先される動作が行われる。
【００７１】
また、通信装置５はパケットの受信を完了すると、ＲＦ部８を送信状態に切り替え（Ｓ１８）、Ａｃｋ応答パケットを送信する（Ｓ１９。また、通信装置５はＡｃｋ応答パケットを送出するとＲＦ部８を停止する（Ｓ２０）。更に、通信装置５に内蔵されるタイマ１４が所定の周期を再度計測する（Ｓ２１）。
【００７２】
図１２は本発明の無線通信システムにおける送信機１側の同期信号の送信タイミングと受信機２側の制御期間との関係を概念的に示している。制御期間はカウンタ４２が初期値から上限値までを計数する期間である。送信機１側はインターバル期間を内蔵するタイマにてカウントし、カウント満了毎に同期信号をパターンデータとして含むパケットが送信される。受信機２側はパケット受信後、同期検出回路２９による同期信号パターンの検出に応じて直ちにインターバルタイマ２７を制御する。
【００７３】
よって、第１実施例によれば、図１２から分かるように、従来、受信機２では制御回路１２によるデータ解析に要していた時間が発生しないので、送信機１からのパケットの受信完了タイミングを基準として、上記の下限値及び上限値に対応した時点を含む制御期間をカウントするインターバルタイマ２８を可動させることができる。これにより、シャッター開閉信号等の制御信号を厳密なタイミングで生成することができる。また、制御回路１２の高速化が必要ないので、低消費電力化を図ることができる。
【００７４】
更に、第１実施例によれば、送信機１と受信機２との間の基準タイミングの時差が基本的にほとんど発生しなくなるだけでなく、カウンタ４２はそのカウント値がインターバル値に達すると生成されるタイマ満了信号に応じてカウント動作を初期値から再開するというインターバルタイマ２８の自走動作により、図１２に示したように、送信機１からの同期信号パターンを含むパケットを間引いて送信することができる。
【００７５】
なお、同期検出回路２９にはＳＦＤ検出器２４のＳＦＤ検出通知が供給されるが、同期検出回路２９はＳＦＤ検出器２４のＳＦＤ検出通知に応じてカウンタでクロック計数することによってパケット内における同期信号パターンの配置部分を検出してから同期信号パターンの存在を検出しても良い。
【００７６】
図１３は本発明の第２実施例として無線通信システムを構成する送信機１と受信機２とを示している。送信機１は従来の無線通信システムのものと同様に制御装置３及び通信装置４を備えている。受信機２は通信装置３２及び表示装置６を備えている。
【００７７】
通信装置３２は図１４に示すように、ＲＦ部８、復調器９、変調器１０、制御回路３３、汎用出力ポート１３、タイマ１４、ホストインターフェース１５、送受信回路２７、及びインターバルタイマ３４を備えている。ＲＦ部８、復調器９、変調器１０、汎用出力ポート１３、タイマ１４、ホストインターフェース１５及び送受信回路２７は図６に示した通信装置２６の構成のものと同一であるので、ここでの繰り返しの説明は省略される。なお、通信装置３２のアンテナは符号３２ａで示されている。
【００７８】
制御回路３３は図６の制御回路１２と同様にＣＰＵによって構成されるが、従来と同様にデータ解析を行って同期信号をデータ領域に含むパケットであった場合にはタイマチャネル選択信号のレベルを反転させる。
【００７９】
インターバルタイマ３４は図１５に示すように、ＯＲ回路４１ａ，４１ｂ、カウンタ４２ａ，４２ｂ、下限レジスタ４３、上限レジスタ４４、インターバルレジスタ４５、上下限比較器４６ａ，４６ｂ、インターバル比較器４７ａ，４７ｂ、セレクタ４８及び２つのＡＮＤ回路４９，５０を備えている。ＯＲ回路４１ａ、カウンタ４２ａ（第１カウンタ）、上下限比較器４６ａ（第１上下限比較器）及びインターバル比較器４７ａ（第１インターバル比較器）は第１計測系であり、ＯＲ回路４１ｂ、カウンタ４２ｂ（第２カウンタ）、上下限比較器４６ｂ（第２上下限比較器）及びインターバル比較器４７ｂ（第２インターバル比較器）は第２計測系である。第１及び第２計測系は図９に示したインターバルタイマ２８と同様に構成され、下限レジスタ４３、上限レジスタ４４、及びインターバルレジスタ４５が兼用されている。
【００８０】
セレクタ４８は制御回路３３から出力されるタイマチャネル選択信号のレベルに応じて上下限比較器４６ａ，４６ｂの出力のいずれか一方を選択して出力する。
【００８１】
ＡＮＤ回路４９，５０は論理回路を構成している。ＡＮＤ回路４９は送受信回路２７内の同期検出回路２９から出力されるタイマ制御割り込み信号と、制御回路３３から出力されるタイマチャネル選択信号との論理積をとりその結果をＯＲ回路４１ａに出力する。ＡＮＤ回路５０はその同期検出回路２９から出力されるタイマ制御割り込み信号と、制御回路３３から出力されるタイマチャネル選択信号の反転信号との論理積をとりその結果をＯＲ回路４１ｂに出力する。
【００８２】
その他の本発明の無線通信システムの構成については、図４、図６及び図８の第１実施例の無線通信システムと同一であり、同一符号で示した部分は従来のシステムのものと同一の機能を有する。
【００８３】
次に、このような構成を有する本発明の無線通信システムの動作について図１６〜図１８を用いて説明する。なお、図１７及び図１８の送信機１及び受信機２の動作フローにおいて、第１実施例と同一の動作が行われる部分については同一符号を用いているので、ここでの説明は省略される。
【００８４】
受信機２においては、制御回路３３の出力タイマチャネル選択信号が低レベルにあるときにはインターバルタイマ３４の第１計測系の出力がセレクタ４８によって選択されると共に、送受信回路２７内の同期検出回路２９からタイマ制御割り込み信号に応じてインターバルタイマ３４の第２計測系のカウンタ４２ｂがリセットされてカウント動作を開始する。
【００８５】
逆に、制御回路３３の出力タイマチャネル選択信号が高レベルにあるときにはインターバルタイマ３４の第２計測系の出力がセレクタ４８によって選択されると共に、送受信回路２７内の同期検出回路２９からタイマ制御割り込み信号に応じてインターバルタイマ３４の第１計測系のカウンタ４２ａがリセットされてカウント動作を開始する。
【００８６】
図１６(a)〜(g)の動作波形を用いて説明すると、図１６(f)に示すように、制御回路３３の出力タイマチャネル選択信号が低レベルにあるときには、図１６(a)に示すように、第１計測系のカウンタ４２ａのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ａが図１６(b)に示すように高レベルの制御信号を発生し、カウンタ４２ａのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ａはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図１６(g)に示すようにセレクタ４８及び汎用出力ポート１３を介して表示装置６に供給されるので、表示装置６は送受信回路２７の第１計測系から供給される制御信号に応じて制御される。また、カウンタ４２ａのカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７ａから高レベルの第１タイマ満了信号が発生される。その第１タイマ満了信号はＯＲ回路４１ａに供給されるので、同期検出回路２９からタイマ制御割り込み信号がＯＲ回路４１ａに供給されなくても第１計測系のカウンタ４２ａのカウント値は初期値からカウントアップすることになり、この自走動作が繰り返される。
【００８７】
制御回路３３の出力タイマチャネル選択信号が低レベルにあるときには、図１６(c)に示すように、第２計測系のカウンタ４２ｂのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ｂが図１６(d)に示すように高レベルの制御信号を発生し、カウンタ４２ｂのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ｂはその高レベルの制御信号の発生を停止して低レベル出力となる。また、カウンタ４２ｂのカウント値が上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７ｂから高レベルの第２タイマ満了信号が発生される。その第２タイマ満了信号はＯＲ回路４１ｂに供給されるので、同期検出回路２９からタイマ制御割り込み信号がＯＲ回路４１ｂに供給されなくても第２計測系のカウンタ４２ｂのカウント値は初期値からカウントアップすることになる。
【００８８】
同期検出回路２９においては、第１実施例で説明したように、受信完了割り込み信号を受けると、その時に同期信号パターンが検出されているならば、タイマ制御割り込み信号が直ちに生成される（図１７のＳ３１）と共に、制御回路３３はＲＸ＿ＦＩＦＯ１６の保存データを取り込んでその取り込みデータの解析を開始する（図１７のＳ３２）。制御回路３３の出力タイマチャネル選択信号が低レベルにあるときに図１６(e)に示すようにタイマ制御割り込み信号が生成されると、そのタイマ制御割り込み信号はＡＮＤ回路５０を介してＯＲ回路４１ｂに供給されるので、カウンタ４２ｂのカウント動作は図１６(c)に示すように途中でリセットされて再度、初期値からカウントアップすることになる。
【００８９】
制御回路３３のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されたならば、制御回路３３は図１６(f)に示すように、タイマチャネル選択信号のレベルを低レベルから高レベルに反転する（図１７のＳ３３）。この高レベルへの反転はセレクタ４８にインターバルタイマ３４の第２計測系の出力を選択出力させることになる。よって、タイマ制御割り込み信号に応じてカウント値がリセットされてカウントアップを再開した第２計測系のカウンタ４２ｂのカウント動作が優先される。すなわち、制御回路３３の出力タイマチャネル選択信号が高レベルにあるときには、図１６(c)に示すように、第２計測系のカウンタ４２ｂのカウント値が増加して下限レジスタ４３の下限値に達すると、上下限比較器４６ｂが図１６(d)に示すように高レベルの制御信号を発生し、カウンタ４２ｂのカウント値が更に増加して上限レジスタ４４の上限値に達すると、比較器４６ｂはその高レベルの制御信号の発生を停止して低レベル出力となる。この制御信号は図１６(g)に示すようにセレクタ４８及び汎用出力ポート１３を介して表示装置６に供給されるので、表示装置６は送受信回路２７の第２計測系から供給される制御信号に応じて制御される。
【００９０】
一方、制御回路３３のデータ解析の結果として、受信したパケット中のデータが同期信号パターンを含むことが検出されなかったならば、制御回路３３は図１８にＳ３５として示すように、タイマチャネル選択信号のレベル反転を行わなずタイマチャネル選択信号の低レベルを維持する。よって、セレクタ４８は第１計測系から出力される制御信号を汎用出力ポート１３を介して表示装置６に出力し続ける。すなわち、制御回路３３の出力タイマチャネル選択信号が低レベルを維持するときには、第１計測系が自走動作となり、第１計測系の上下限比較器４６ａの出力信号に応じて表示装置６は制御される一方、第２計測系が同期検出回路２９からのタイマ制御割り込み信号をＡＮＤ回路５０を介して受け入れ可能状態となる。
【００９１】
また、制御回路３３の出力タイマチャネル選択信号が高レベルを維持するときには、第２計測系が自走動作となり、第２計測系の上下限比較器４６ｂの出力信号に応じて表示装置６は制御される一方、第１計測系が同期検出回路２９からのタイマ制御割り込み信号をＡＮＤ回路４９を介して受け入れ可能状態となる。
【００９２】
このように第２実施例においては、送信機１からのパケットの受信完了のタイミングを基準として、クロックをカウントして制御信号を生成すると共に自走動作を行う２つの計測系（第１及び第２計測系）を備え、そのうちの一方の計測系の制御信号がセレクタ４８によって選択されて更に汎用出力ポート１３を介して表示装置６に供給されている時には同期検出回路２９からのタイマ制御割り込み信号に応じて他方の計測系においてカウンタ動作がリセットされて再カウントが行われ、その後、制御回路３３によるデータ解析で受信パケット内のデータに同期信号パターンを含む結果が得られたことによりタイマチャネル選択信号のレベル反転が行われると、セレクタ４８によって他方の計測系の制御信号が選択されて更に汎用出力ポート１３を介して表示装置６に供給される。よって、制御回路３３によるデータ解析を行って受信パケット内のデータが同期信号パターンを含むことが確認された後であっても受信パケットの受信完了タイミングに同期させて正確に制御信号を生成することができる。また、同期検出回路２９からタイマ制御割り込み信号が生成されても制御回路３３によるデータ解析で受信パケット内のデータが同期信号パターンを含むことが確認されなかった場合には同期検出回路２９の同期信号パターンの誤検出としてセレクタ４８は一方の計測系から生成される制御信号を選択し続けるので、同期検出回路２９による誤検出の同期信号パターン含む受信パケットの受信完了タイミングでの制御信号の生成を防止することができる。
【００９３】
また、第２実施例によれば、複数の無線通信システムが存在する環境において同期信号パターンの誤検出を防止して各システムの動作の確実性の向上を図ることができる。
【００９４】
なお、上記した各実施例においては、送信機１が同期信号パターンをデータとして含むパケットを無線信号として送信し、受信機２がその無線信号で送られてきたパケットを受信してパケットからデータを取り出す無線通信システムを示したが、本発明はこれに限定されず、パケットを有線信号としてケーブル等の伝送線を介して伝送する有線通信システムにも適用することができる。
【００９５】
また、上記した各実施例においては、パケットがインターバル期間毎に送信される構成になっているが、本発明はこれに限定されず、送信機から間欠的にパケットが送信されれば良い。
【００９６】
図１９は３Ｄ映像表示システムに本発明を適用した具体例として３Ｄメガネに備えた受信機２内の構成を部分的に示している。この受信機２では図６の通信装置２６のインターバルタイマ２８に代えて図１９に示したインターバルタイマ３８が設けられる。インターバルタイマ３８においては３Ｄメガネの表示装置５１の左目用シャッター５３Ｌに対応して左目下限レジスタ４３Ｌ、左目上限レジスタ４４Ｌ、及び左目用上下限比較器４６Ｌが備えられ、また右目用シャッター５３Ｒに対応して右目下限レジスタ４３Ｒ、右目上限レジスタ４４Ｒ、及び右目用上下限比較器４６Ｒが備えられている。その他のＯＲ回路４１、カウンタ４２、インターバルレジスタ４５、及びインターバル比較器４７はインターバルタイマ２８のものと同一である。
【００９７】
図１９に示した構成において、ここで、タイマ制御割り込み信号がＯＲ回路４１を介してカウンタ４２に供給されたことにより、カウンタ４２がクロックのカウントにより初期値（例えば、０）から増加し始めたとする。カウンタ４２のカウント値が増加して左目下限レジスタ４３Ｌの左目下限値に達すると、左目用上下限比較器４６Ｌが制御信号として高レベルの左シャッター開閉信号を発生し、この高レベルの左シャッター開閉信号は汎用出力ポート１３を介して表示装置５１に供給され、ドライバ５２が左シャッター開閉信号に応じて左目用シャッター５３Ｌをオープン駆動する。カウンタ４２のカウント値が更に増加して左目上限レジスタ４４Ｌの左目上限値に達すると、左目用上下限比較器４６Ｌはその高レベルの左シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ５２が低レベルの左シャッター開閉信号に応じて左目用シャッター５３Ｌのオープン駆動を停止するので、左目用シャッター５３Ｌはクローズ状態となる。
【００９８】
また、カウンタ４２のカウント値が左目上限値を越えた後、更に増加して右目下限レジスタ４３Ｒの右目下限値に達すると、右目用上下限比較器４６Ｒが制御信号として高レベルの右シャッター開閉信号を発生し、この高レベルの右シャッター開閉信号は汎用出力ポート１３を介して表示装置５１に供給され、ドライバ５２が右シャッター開閉信号に応じて右目用シャッター５３Ｒをオープン駆動する。カウンタ４２のカウント値が更に増加して右目上限レジスタ４４Ｒの右目上限値に達すると、右目用上下限比較器４６Ｒはその高レベルの右シャッター開閉信号の発生を停止して低レベル出力となる。ドライバ５２が低レベルの右シャッター開閉信号に応じて右目用シャッター５３Ｒのオープン駆動を停止するので、右目用シャッター５３Ｒはクローズ状態となる。
【００９９】
カウンタ４２のカウント値が右目上限値を越えた後、更に増加してインターバルレジスタ４５のインターバル値に達すると、インターバル比較器４７から高レベルのタイマ満了信号が発生される。そのタイマ満了信号はＯＲ回路４１を介してカウンタ４２に供給されるので、カウンタ４２はリセットされて初期値から再度増加し始めることになる。その他の動作は上記の第１実施例と同様であるので、ここでの更なる説明は省略される。
【０１００】
このように本発明を３Ｄ映像表示システムに適用した場合には、送信機からのパケットの受信中に同期検出回路２８で同期信号パターンの存在を認識したならば、受信完了タイミング（タイマ制御割り込み信号）を基準として左目用シャッター及び右目用シャッター各々の開閉を遅延なく制御することができる。また、通信装置においてパケットの受信完了後にデータ解析により受信パケット内に同期信号パターンの存在を識別するための高速動作の制御回路が必要ないので、低消費電力化を図ることができる。
【０１０１】
なお、本発明の通信装置、制御信号生成方法、シャッターメガネ、及び通信システムは上記した各実施例の構成に限定されず、他の要素や方法が更に追加されても良い。被制御装置としては、上記した各実施例では送信機から送信される基準タイミング信号に同期した表示を行うシャッターを含む表示装置が示されているが、本発明はこれに限定されず、送信機から送信された基準タイミング信号に同期して受信機側で動作する他の機器に適用することができる。
【符号の説明】
【０１０２】
１ 送信機
２ 受信機
３ 制御装置
４，５，２６，３２ 通信装置
６ 表示装置
１１，２７ 送受信回路
１２，３３ 制御回路
２８，３４，３８ インターバルタイマ
２９ 同期検出回路
３０ 同期パターン格納レジスタ
【特許請求の範囲】
【請求項１】
間欠的に到来するデータを受信する通信装置であって、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信装置。
【請求項２】
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、
前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１記載の通信装置。
【請求項３】
前記タイミング信号識別手段は、前記所定の基準タイミング信号パターンを予め保存した基準タイミング信号パターン保存手段と、
前記パケットの受信中に前記パケット中の前記データと、前記基準タイミング信号パターン保存手段に保持された前記所定の基準タイミング信号パターンとを比較して前記パケット内に所定の基準タイミング信号パターンが存在するか否かを識別する比較手段と、を備えることを特徴とする請求項２記載の通信装置。
【請求項４】
前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、
前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、
前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備えることを特徴とする請求項２記載の通信装置。
【請求項５】
前記制御手段は前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、
前記制御信号生成手段は、初期値からクロックをカウントする第１カウンタと、
前記第１カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較器と、
前記第１カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較器と、
前記初期値からクロックをカウントする第２カウンタと、
前記第２カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較器と、
前記第２カウンタのカウント値が前記インターバル値に達したときに前記第２カウンタのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較器と、
前記チャネル選択信号が低レベルのとき前記第１上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較器から出力される前記制御信号を出力するセレクタと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備えることを特徴とする請求項２記載の通信装置。
【請求項６】
受信状態において無線信号を受信して受信信号を出力し、送信状態において送信すべき送信信号を無線信号として送信する高周波部と、
前記高周波部によって受信された前記受信信号を復調してディジタル信号とする復調器と、
パケット単位の送信データに変調を施して前記送信信号とする変調器と、
前記復調器の出力ディジタル信号を前記パケット単位でデータ処理する受信系回路、及び前記変調器に前記パケット単位の送信データを供給する送信系回路を有する送信受信回路と、
前記高周波部及び前記送受信回路を制御する制御回路と、を備えることを特徴とする請求項２記載の通信装置。
【請求項７】
前記受信系回路は、前記タイミング信号識別手段及び前記検出信号生成手段を含むことを特徴とする請求項６記載の通信装置。
【請求項８】
前記受信系回路は、前記ディジタル信号から前記パケットのプリアンブルを検出してプリアンブル検出通知を生成するプリアンブル検出器と、
前記プリアンブル検出通知に応じて前記ディジタル信号から前記パケットのＳＦＤを検出してＳＦＤ検出通知を生成するＳＦＤ検出器と、
前記ＳＦＤ検出通知に応じて前記ディジタル信号から前記パケットの有効データ長を検出して前記パケットの有効データの開始時にデータ受信開始通知を生成し、前記パケットの有効データの完了時にデータ受信完了通知を生成するデータ長検出器と、
前記データ受信開始通知に応じて前記ディジタル信号の保存を開始し、前記データ受信完了通知に応じて前記ディジタル信号の保存を終了することにより前記パケットの有効データを保存するデータ保存部と、
前記データ受信開始通知及び前記データ受信完了通知に応じて前記データ保存部に保存されるデータのＣＲＣ値を算出するＣＲＣ検出器と、
前記データ受信完了通知に応じて前記ＣＲＣ検出器による算出ＣＲＣ値の正否を判定して正のあるならば受信完了割り込み信号を前記受信完了時点として前記検出信号生成手段に対して生成する受信結果判定回路と、を備えることを特徴とする請求項６又は７記載の通信装置。
【請求項９】
少なくとも前記タイミング信号識別手段、前記制御信号生成手段、及び前記制御手段は半導体チップとして一体形成されることを特徴とする請求項１記載の通信装置。
【請求項１０】
間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、
前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、
前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴とする制御信号生成方法。
【請求項１１】
前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成ステップを更に備え、
前記制御信号生成ステップは前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１０記載の制御信号生成方法。
【請求項１２】
前記制御信号生成ステップは、前記タイミング検出信号に応答して初期値からクロックをカウントするカウントステップと、
前記カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較ステップと、
前記カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記カウントステップのカウント値を前記初期値に戻してカウント動作させるインターバル比較ステップと、を備えることを特徴とする請求項１１記載の制御信号生成方法。
【請求項１３】
前記パケットの受信完了後、前記パケット内の前記データを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成するステップを更に備え、
前記制御信号生成ステップは、初期値からクロックをカウントする第１カウントステップと、
前記第１カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較ステップと、
前記第１カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウントステップのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較ステップと、
前記初期値からクロックをカウントする第２カウントステップと、
前記第２カウントステップのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウントステップのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較ステップと、
前記第２カウントステップのカウント値が前記インターバル値に達したときに前記第２カウントステップのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較ステップと、
前記チャネル選択信号が低レベルのとき前記第１上下限比較ステップにおいて出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較ステップにおいて出力される前記制御信号を出力する選択ステップと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウントステップのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウントステップのカウント値を前記初期値に戻してカウント動作させる論理ステップと、を備えることを特徴とする請求項１１記載の制御信号生成方法。
【請求項１４】
間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、
前記通信装置は、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とするシャッターメガネ。
【請求項１５】
前記通信装置は、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、
前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１４記載のシャッターメガネ。
【請求項１６】
前記制御信号生成手段は、前記制御信号として前記タイミング検出信号の生成時点を基準にしたタイミングで前記左目用シャッターの開期間を示す左シャッター開閉信号と前記左目用シャッターの開期間を示す右シャッター開閉信号とを生成することを特徴とする請求項１５記載のシャッターメガネ。
【請求項１７】
前記左目用シャッター及び前記右目用シャッター各々は液晶表示器からなることを特徴とする請求項１４〜１６のいずれか１記載のシャッターメガネ。
【請求項１８】
所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、
前記受信機は、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信システム。
【請求項１９】
前記受信機は、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を更に備え、
前記制御信号生成手段は前記タイミング検出信号の生成時点を基準にしたタイミングで被制御装置に対する制御信号を生成することを特徴とする請求項１８記載の通信システム。
【請求項２０】
前記送信機は、前記パケットの所定の周期の送信タイミングのうちから間引いたタイミングで前記パケットを送信し、
前記制御信号生成手段は、前記パケットの送信が前記送信機によって間引かれた場合には前記タイミング検出信号の生成時点から前記所定の周期に対応したインターバル期間を計測して前記制御信号を生成することを特徴とする請求項１９記載の通信システム。
【請求項２１】
前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、
前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、
前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備え、
前記インターバル期間は前記カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項１９記載の通信システム。
【請求項２２】
前記制御手段は、前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、
前記制御信号生成手段は、初期値からクロックをカウントする第１カウンタと、
前記第１カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較器と、
前記第１カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較器と、
前記初期値からクロックをカウントする第２カウンタと、
前記第２カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較器と、
前記第２カウンタのカウント値が前記インターバル値に達したときに前記第２カウンタのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較器と、
前記チャネル選択信号が低レベルのとき前記第１上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較器から出力される前記制御信号を出力するセレクタと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備え、
前記インターバル期間は前記第１及び第２カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項１９記載の通信システム。
【請求項１】
間欠的に到来するデータを受信する通信装置であって、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信装置。
【請求項２】
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、
前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１記載の通信装置。
【請求項３】
前記タイミング信号識別手段は、前記所定の基準タイミング信号パターンを予め保存した基準タイミング信号パターン保存手段と、
前記パケットの受信中に前記パケット中の前記データと、前記基準タイミング信号パターン保存手段に保持された前記所定の基準タイミング信号パターンとを比較して前記パケット内に所定の基準タイミング信号パターンが存在するか否かを識別する比較手段と、を備えることを特徴とする請求項２記載の通信装置。
【請求項４】
前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、
前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、
前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備えることを特徴とする請求項２記載の通信装置。
【請求項５】
前記制御手段は前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、
前記制御信号生成手段は、初期値からクロックをカウントする第１カウンタと、
前記第１カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較器と、
前記第１カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較器と、
前記初期値からクロックをカウントする第２カウンタと、
前記第２カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較器と、
前記第２カウンタのカウント値が前記インターバル値に達したときに前記第２カウンタのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較器と、
前記チャネル選択信号が低レベルのとき前記第１上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較器から出力される前記制御信号を出力するセレクタと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備えることを特徴とする請求項２記載の通信装置。
【請求項６】
受信状態において無線信号を受信して受信信号を出力し、送信状態において送信すべき送信信号を無線信号として送信する高周波部と、
前記高周波部によって受信された前記受信信号を復調してディジタル信号とする復調器と、
パケット単位の送信データに変調を施して前記送信信号とする変調器と、
前記復調器の出力ディジタル信号を前記パケット単位でデータ処理する受信系回路、及び前記変調器に前記パケット単位の送信データを供給する送信系回路を有する送信受信回路と、
前記高周波部及び前記送受信回路を制御する制御回路と、を備えることを特徴とする請求項２記載の通信装置。
【請求項７】
前記受信系回路は、前記タイミング信号識別手段及び前記検出信号生成手段を含むことを特徴とする請求項６記載の通信装置。
【請求項８】
前記受信系回路は、前記ディジタル信号から前記パケットのプリアンブルを検出してプリアンブル検出通知を生成するプリアンブル検出器と、
前記プリアンブル検出通知に応じて前記ディジタル信号から前記パケットのＳＦＤを検出してＳＦＤ検出通知を生成するＳＦＤ検出器と、
前記ＳＦＤ検出通知に応じて前記ディジタル信号から前記パケットの有効データ長を検出して前記パケットの有効データの開始時にデータ受信開始通知を生成し、前記パケットの有効データの完了時にデータ受信完了通知を生成するデータ長検出器と、
前記データ受信開始通知に応じて前記ディジタル信号の保存を開始し、前記データ受信完了通知に応じて前記ディジタル信号の保存を終了することにより前記パケットの有効データを保存するデータ保存部と、
前記データ受信開始通知及び前記データ受信完了通知に応じて前記データ保存部に保存されるデータのＣＲＣ値を算出するＣＲＣ検出器と、
前記データ受信完了通知に応じて前記ＣＲＣ検出器による算出ＣＲＣ値の正否を判定して正のあるならば受信完了割り込み信号を前記受信完了時点として前記検出信号生成手段に対して生成する受信結果判定回路と、を備えることを特徴とする請求項６又は７記載の通信装置。
【請求項９】
少なくとも前記タイミング信号識別手段、前記制御信号生成手段、及び前記制御手段は半導体チップとして一体形成されることを特徴とする請求項１記載の通信装置。
【請求項１０】
間欠的に到来するデータを受信する通信装置において被制御装置に対する制御信号を生成する制御信号生成方法であって、
前記データの受信中に前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別ステップと、
前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成ステップと、を備えることを特徴とする制御信号生成方法。
【請求項１１】
前記タイミング信号識別ステップによって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成ステップを更に備え、
前記制御信号生成ステップは前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１０記載の制御信号生成方法。
【請求項１２】
前記制御信号生成ステップは、前記タイミング検出信号に応答して初期値からクロックをカウントするカウントステップと、
前記カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較ステップと、
前記カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記カウントステップのカウント値を前記初期値に戻してカウント動作させるインターバル比較ステップと、を備えることを特徴とする請求項１１記載の制御信号生成方法。
【請求項１３】
前記パケットの受信完了後、前記パケット内の前記データを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成するステップを更に備え、
前記制御信号生成ステップは、初期値からクロックをカウントする第１カウントステップと、
前記第１カウントステップのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウントステップのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較ステップと、
前記第１カウントステップのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウントステップのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較ステップと、
前記初期値からクロックをカウントする第２カウントステップと、
前記第２カウントステップのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウントステップのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較ステップと、
前記第２カウントステップのカウント値が前記インターバル値に達したときに前記第２カウントステップのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較ステップと、
前記チャネル選択信号が低レベルのとき前記第１上下限比較ステップにおいて出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較ステップにおいて出力される前記制御信号を出力する選択ステップと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウントステップのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウントステップのカウント値を前記初期値に戻してカウント動作させる論理ステップと、を備えることを特徴とする請求項１１記載の制御信号生成方法。
【請求項１４】
間欠的に到来するデータを受信する通信装置と、左目用シャッター及び右目用シャッターと、を備えたシャッターメガネであって、
前記通信装置は、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に前記左目用シャッター及び前記右目用シャッター各々の開閉のための制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とするシャッターメガネ。
【請求項１５】
前記通信装置は、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を、更に備え、
前記制御信号生成手段は、前記タイミング検出信号の生成時点を基準にしたタイミングで前記制御信号を生成することを特徴とする請求項１４記載のシャッターメガネ。
【請求項１６】
前記制御信号生成手段は、前記制御信号として前記タイミング検出信号の生成時点を基準にしたタイミングで前記左目用シャッターの開期間を示す左シャッター開閉信号と前記左目用シャッターの開期間を示す右シャッター開閉信号とを生成することを特徴とする請求項１５記載のシャッターメガネ。
【請求項１７】
前記左目用シャッター及び前記右目用シャッター各々は液晶表示器からなることを特徴とする請求項１４〜１６のいずれか１記載のシャッターメガネ。
【請求項１８】
所定の基準タイミング信号パターンを含むデータを間欠的に送信する送信機と、前記データを受信する通信装置を含む受信機と、を備える通信システムであって、
前記受信機は、
前記データ内に所定の基準タイミング信号パターンが存在するか否かを識別するタイミング信号識別手段と、
前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別された場合に被制御装置に対する制御信号を生成する制御信号生成手段と、
前記通信装置の制御を司る制御手段と、を備えることを特徴とする通信システム。
【請求項１９】
前記受信機は、前記タイミング信号識別手段によって前記所定の基準タイミング信号パターンの存在が識別されたときには前記データを有するパケットの受信完了時点にてタイミング検出信号を生成する検出信号生成手段を更に備え、
前記制御信号生成手段は前記タイミング検出信号の生成時点を基準にしたタイミングで被制御装置に対する制御信号を生成することを特徴とする請求項１８記載の通信システム。
【請求項２０】
前記送信機は、前記パケットの所定の周期の送信タイミングのうちから間引いたタイミングで前記パケットを送信し、
前記制御信号生成手段は、前記パケットの送信が前記送信機によって間引かれた場合には前記タイミング検出信号の生成時点から前記所定の周期に対応したインターバル期間を計測して前記制御信号を生成することを特徴とする請求項１９記載の通信システム。
【請求項２１】
前記制御信号生成手段は、前記タイミング検出信号に応答して初期値からクロックをカウントするカウンタと、
前記カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する上下限比較器と、
前記カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記カウンタのカウント値を前記初期値に戻してカウント動作させるインターバル比較器と、を備え、
前記インターバル期間は前記カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項１９記載の通信システム。
【請求項２２】
前記制御手段は、前記パケットの受信完了後、前記パケット内のデータを解析して前記データに所定の基準タイミング信号パターンが含まれることを検出する毎にレベル反転するチャネル選択信号を生成し、
前記制御信号生成手段は、初期値からクロックをカウントする第１カウンタと、
前記第１カウンタのカウント値が前記初期値より大なる下限値に達したときに前記制御信号を生成し、前記第１カウンタのカウント値が前記下限値より大なる上限値に達したときに前記制御信号の生成を停止する第１上下限比較器と、
前記第１カウンタのカウント値が前記上限値より大なるインターバル値に達したときに前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる第１インターバル比較器と、
前記初期値からクロックをカウントする第２カウンタと、
前記第２カウンタのカウント値が前記下限値に達したときに前記制御信号を生成し、前記第２カウンタのカウント値が前記上限値に達したときに前記制御信号の生成を停止する第２上下限比較器と、
前記第２カウンタのカウント値が前記インターバル値に達したときに前記第２カウンタのカウント値を前記初期値に戻してカウント動作させる第２インターバル比較器と、
前記チャネル選択信号が低レベルのとき前記第１上下限比較器から出力される前記制御信号を出力し、前記チャネル選択信号が高レベルのとき前記第２上下限比較器から出力される前記制御信号を出力するセレクタと、
前記チャネル選択信号が低レベルのとき前記タイミング検出信号に応じて前記第２カウンタのカウント値を前記初期値に戻してカウント動作させ、前記チャネル選択信号が高レベルのとき前記タイミング検出信号に応じて前記第１カウンタのカウント値を前記初期値に戻してカウント動作させる論理回路と、を備え、
前記インターバル期間は前記第１及び第２カウンタのカウント値が前記初期値から前記インターバル値に達するまでの期間であることを特徴とする請求項１９記載の通信システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２１３０６７（Ｐ２０１２−２１３０６７Ａ）
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願番号】特願２０１１−７８０４１（Ｐ２０１１−７８０４１）
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２４年１１月１日（２０１２．１１．１）
【国際特許分類】
【出願日】平成２３年３月３１日（２０１１．３．３１）
【出願人】（３０８０３３７１１）ラピスセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]