【課題】高速動作を損なうことなく、少なくとも２つのパラレルデータ幅の入力データのパラレルシリアル変換を実現できるパラレルシリアル変換装置を提供する。
【解決手段】パラレル入力端子Ｄ０〜Ｄ１５に入力するデータのビット配列の並びを入れ替えてビットスワップパラレルデータを生成するビットスワップ回路１００と、そのビットスワップ回路１００から出力するビットスワップパラレルデータをシリアルデータに変換するパラレルシリアル変換回路２００と、入力クロック信号ＣＬＫを分周して２倍、４倍、８倍、１６倍の分周クロック信号を生成しパラレルシリアル変換回路２００に入力する分周クロック信号生成回路３００と、同タイミングのパラレルデータのシリアル変換毎にリセット信号ＲＳＴＺを生成して分周クロック信号生成回路３００をリセットするリセット信号生成回路４００から構成される。 （もっと読む）

【課題】比較器における比較基準値を固定値とし、この固定値とトークンを比較するようにして、比較器を１個で済ませ、シェイピング装置の回路面積および信号負荷を削減する。
【解決手段】最大パケット長以下の任意のパケット長を有するパケットを格納するキューに格納されたパケットの送信可否を制御するシェイピング装置である。そのシェイピング装置は、通信速度でトークンが蓄積されるトークンバケットと、前記パケットの前記最大パケット長と前記トークンバケットに蓄積された前記トークンの量とを比較する比較器とを有し、前記キューがパケットを格納し、かつ、前記比較器が前記トークンバケットに蓄積されたトークンの量が前記最大パケット長以上であることを検出したときに、前記キューに格納された前記パケットの送信を許可するとともに、前記トークンバケットから前記パケットのパケット長だけトークンを減じる。 （もっと読む）

【課題】半導体基板のデッドスペースにロジックセルを配置することで、半導体装置の集積率を向上させる、半導体装置の設計方法および半導体装置を提供する。
【解決手段】長さが異なる複数サイズのＩ／Ｏバッファセルからなる複数種類のセルセットを用意するステップと、セルセットの中で長手方向の長さが最も長い第１のＩ／ＯバッファセルとダミーＩ／Ｏセルとを、Ｉ／Ｏ領域に半導体基板の辺に沿って長手方向が該辺に直交するように隣接して配置するステップと、ダミーＩ／Ｏセルを削除して空き領域を形成し該削除されたセルに隣接する所定数の第１のＩ／Ｏバッファセルを、機能および駆動能力が等しく、長手方向の長さが短い第２のＩ／Ｏバッファセルに置き換えることによりコア部と空き領域とをつなぐ接続領域を広げるステップと、該空き領域に内部回路の一部を配置するステップとを有することにより、上記課題を解決する。 （もっと読む）

【課題】タイミング設計が容易となり、補正フィルタの規模増大を防止できるようにする。
【解決手段】入力された信号を、第１の周期で、かつ、互いに異なったタイミングでデジタル信号に変換し、第１および第２のデジタル信号列を生成するＡＤコンバータ１１、１２と、第２のタイミングの基準値からの誤差を補正する補正フィルタ３０と、ＡＤコンバータ１１、１２の出力デジタル信号列を受け取り、同一のタイミングで、第１および第２の同位相化デジタル信号列として出力するＦＩＦＯ２１、２２を備える。補正フィルタ３０は、第１および第２の分解化補正フィルタ３２，３３を含み、前記第１の同位相化デジタル信号列と、前記第２の同位相化デジタル信号列が第１の分解化補正フィルタ３２を通過した信号列とを加算した、第１の補正済みデジタル信号列を生成するとともに、第２の分解化補正フィルタ３３を通過した第２の補正済みデジタル信号列を生成する。 （もっと読む）

【課題】テスト時に必要となるテスト用の外部接続ピンを追加することなく、テスト対象のマクロ等をテストすることができる半導体集積回路のテスト回路およびテスト方法を提供する。
【解決手段】テスト回路は、複数のフリップフロップを直列に接続して構成され、クロック信号が入力される毎に、テスト用のシリアルデータを順次シフトするシフトレジスタと、あらかじめ決定された所定パターンのシリアルデータが、シフトレジスタの、あらかじめ決定された少なくとも１つのフリップフロップに設定されたことを検出すると、アクティブ状態の出力制御信号を出力する設定検出回路と、設定検出回路から入力された出力制御信号を用いて、シフトレジスタの複数のフリップフロップの出力信号の出力制御を行う出力制御回路とを備える。 （もっと読む）

【課題】液晶パネルをオーバドライブする場合に使用するフレームメモリの容量を削減するとともに、異なる色の境界線における色のにじみの発生を低減することができる画像処理装置を提供する。
【解決手段】画像処理装置は、それぞれのフレームのカラー画像データが入力され、フレーム間の変化に応じた補正を行った補正済みカラー画像データを出力するものであり、直前のフレームの画素のＹ成分の値を記憶するフレームメモリと、フレームメモリから読み出した直前のフレームの画素のＹ成分の値と現在のフレームのカラー画像データとを利用して、直前のフレームの画素のＲＧＢ成分の値を再現する再現部と、再現した直前のフレームの画素のＲＧＢ成分の値と、現在のフレームの対応する画素のＲＧＢ成分の値とを比較して、補正済みカラー画像データを生成する補正部とを有する。 （もっと読む）

【課題】高い周波数の信号を生成でき、量子化誤差も少なく、スペクトル純度特性に優れ、省リソースを実現できるようにした数値制御発振器を提供する。
【解決手段】
５項間の漸化式ループを利用してクロック周期毎に関数値を生成する数値制御発振器であって、２クロック周期前に生成した関数値に乗数Ｍ₋＝２｛cos（２Δω）−cos（Δω）｝を乗算する１クロックレイテンシの乗算器２１と、該乗算器２１の出力と１クロック周期前の関数値と３クロック前の関数値とをそのまま加算し且つ４クロック周期前の関数値を正負を反転して加算する加算器３１とを有する発振回路と、前記乗数Ｍ₋を生成して該発振器に供給する乗数生成回路とを備える。 （もっと読む）

【課題】通信ホストへの通信デバイスの接続時における、誤認識によるエラーの発生を防止する通信デバイスおよび通信システムを提供する。
【解決手段】第１基準電圧端子である第１の端子、第２基準電圧端子である第２の端子、ならびに、信号端子である第３の端子および第４の端子を介して、通信ホストと接続される通信デバイスであって、第３の端子および第４の端子をドライブするドライバと、第１の端子の電圧を基準として第２の端子の電圧を監視することによって、通信ホストとの接続を検知する検知回路と、検知回路が通信ホストとの接続を検知したときに、所定の期間だけ第３の端子および第４の端子を、それぞれの所定のレベルにドライブするようにドライバを制御する制御回路とを備えることにより、上記課題を解決する。 （もっと読む）

【課題】ダミー回路を備えることなく、設計時や製造時においても、配線パターンのみの変更によりＦＦにおけるホールドエラーを解消することができる半導体集積回路、ならびに、その設計方法および製造方法を提供する。
【解決手段】本発明の半導体集積回路は、第１および第２のフリップフロップセルを含む複数のスタンダードセルからなるものである。第１および第２のフリップフロップセルは、同一の寸法のそれぞれの領域内に共通のトランジスタ配置パターンで配置された複数のトランジスタを有するとともに、複数のトランジスタを相互に接続してフリップフロップ回路を構成する互いに異なる配線パターンの配線を有し、それぞれの領域内の同一の位置に配置された同一の寸法の少なくとも１個のトランジスタを、回路的に異なる位置に使用したフリップフロップ回路を構成するセルである。 （もっと読む）

【課題】Caplessタイプのレギュレータの出力電圧を確認することができ、しかもノイズに弱い内部回路に悪影響を与えないようにする。
【解決手段】レギュレータ１０は、第１の電源ピン１に第１の外部電源の電圧Ｖ１の供給を受けて、第１の動作電源の電圧Ｖ３を生成し、第１の電源配線４を経由して第１の内部回路２０に供給する。第１の動作電源の電圧Ｖ３と等しい電圧の第２の動作電源の電圧Ｖ２は、第２の電源ピン３から供給を受けて、第２の電源配線５を経由して第２の内部回路３０に供給される。第１の電源配線４と第２の電源配線５との間をスイッチ回路４０で接続する。通常動作時は、制御回路５０によってスイッチ回路４０をオフに制御する。レギュレータ１０が生成する第１の動作電源の電圧Ｖ３をモニタする時は、制御回路５０によってスイッチ回路４０をオンする。 （もっと読む）