【課題】誤差推定を確実に収束させることができ、比較的短時間で高精度な変換誤差推定及び補正を行うことができる変換誤差補正回路を有するパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】変換誤差補正回路は、誤差補正対象のサブＡ／Ｄ変換器のサブデジタルコードから、アナログ入力信号と異なる周波数帯域の既知のテスト信号を減算したサブデジタルコードと、誤差補正対象のサブＡ／Ｄ変換器の誤差成分を含む後段のサブＡ／Ｄ変換器のサブデジタルコードとを加算してデジタルコードを生成する演算回路と、演算回路の出力とテスト信号とを乗算する乗算器と、乗算器の出力を長時間平均して、誤差補正対象のサブＡ／Ｄ変換器におけるＡ／Ｄ変換の誤差推定値を算出する長時間平均回路と、その出力を用いて、演算回路から出力されるデジタルコードに含まれるＡ／Ｄ変換の誤差の成分を補正する補正回路とを有する。 （もっと読む）

【課題】誤差推定値を算出する時の収束性が非常に高く、比較的短時間で高精度な変換誤差推定及び補正を行うことができる変換誤差補正回路を有するパイプライン型Ａ／Ｄ変換回路を提供する。
【解決手段】変換誤差補正回路は、誤差補正対象のサブＡ／Ｄ変換器のサブデジタルコードから既知のテスト信号を減算したサブデジタルコードと、誤差補正対象のサブＡ／Ｄ変換器の誤差成分を含む後段のサブＡ／Ｄ変換器のサブデジタルコードとを加算してデジタルコードを生成する演算回路と、アナログ入力信号をＡ／Ｄ変換する誤差補正用Ａ／Ｄ変換器と、演算回路の出力から誤差補正用Ａ／Ｄ変換器の出力を減算する減算器と、減算器の出力とテスト信号とを乗算する乗算器と、乗算器の出力を長時間平均して、誤差補正対象のサブＡ／Ｄ変換器におけるＡ／Ｄ変換の誤差推定値を算出する長時間平均回路と、その出力を用いて、演算回路から出力されるデジタルコードに含まれるＡ／Ｄ変換の誤差の成分を補正する補正回路とを有する。 （もっと読む）

【課題】温度が最適値にあるかあるいはその最適値からいずれの方向にずれているかを検出できるようにする。
【解決手段】ＢＧＲ回路１内の電圧Ｖ１がゲートに入力され、ＢＧＲ回路の出力段の電流がミラーされるトランジスタＭＰ１と、Ｇｍ一定回路２内の電圧Ｖ２がゲートに入力されＧｍ一定回路２の出力段の電流がミラーされるトランジスタＭＰ２と、トランジスタＭＰ１のドレインに接続された抵抗Ｒ１と、トランジスタＭＰ２のドレインに直列接続された抵抗Ｒ２，Ｒ３と、ノードＮ１の電圧ＶａとノードＮ２の電圧Ｖｂを比較するコンパレータ３と、ノードＮ１の電圧ＶａとノードＮ３の電圧Ｖｃを比較するコンパレータ４とを備える。コンパレータ３，４の出力電圧の組合せから、現在の温度が目標値か、それより低いか、あるいは高いかを判定する。 （もっと読む）

【課題】多ビットの構成であっても、簡単な構成で、バイナリコードをグレイコードに高速に変換し、バイナリコードに対してレイテンシの追加なく出力することができる、コード生成回路およびイメージセンサを提供する。
【解決手段】入力された入力バイナリコードに所定の値を加算して出力バイナリコードを生成する加算器と、加算器が生成した出力バイナリコードをクロック信号に同期して保持し、出力するとともに加算器に入力バイナリコードとして入力する第１のレジスタと、加算器が生成した出力バイナリコードを変換して対応するグレイコードを生成するグレイコード変換器と、グレイコード変換器が生成したグレイコードをクロック信号に同期して保持し、出力する第２のレジスタとを有することにより、上記課題を解決する。 （もっと読む）

【課題】正確な順番で受信パケットの中継処理を行い、かつセッション確立済みの２番目以降のパケットについても中継処理を可能とするパケット中継装置を提供する。
【解決手段】セッション判別部は、受信したパケットに対応するセッション情報がセッションキャッシュテーブルに記憶されていない場合、該受信したパケットに対応するセッション情報を生成してセッションキャッシュテーブルに記憶するとともに、該受信したパケットに対応する第１のパケット情報を第１のパケット受信キューに送り、受信したパケットに対応するセッション情報がセッションキャッシュテーブルに記憶されている場合、該受信したパケットに対応する第２のパケット情報を第２のパケット受信キューに送る。 （もっと読む）

【課題】ＳＩＰ型の半導体装置において、ロジックチップとメモリチップとの間の接続故障を特定して検出することができる半導体装置およびその試験方法を提供する。
【解決手段】複数のメモリ側パッドを有するメモリチップと、複数のメモリ側パッドのそれぞれに接続された、複数のコントローラ側パッドを有するメモリコントローラチップとからなる半導体装置において、コントローラチップに、コントローラ側パッドのそれぞれが入力に接続され、コントローラ側パッドから出力される信号のレベルに応じた試験信号を生成する複数の試験信号生成回路を設け、試験モードにおいて、信号を対応するコントローラ側パッドに出力した状態で、複数の試験信号生成回路のそれぞれが生成する試験信号を期待値と比較する。 （もっと読む）

【課題】簡易な回路構成であり、かつ、入力トランスコンダクタンスを一定にすることができる入力レールツーレール差動増幅回路を提供する。
【解決手段】第１の型のＭＯＳトランジスタにより、レールツーレールの小振幅差動信号を受けて、該小振幅差動信号のレベルをシフトするレベルシフタと、第２の型のＭＯＳトランジスタにより、前記レベルシフタの出力を受けて増幅出力する差動増幅器とを備え、前記第１の型のＭＯＳトランジスタがネイティブＭＯＳであることにより、上記課題を解決する。 （もっと読む）

【課題】簡易な回路構成であり、かつ、レールツーレール入力の小振幅差動信号を受信して、低消費電力、低ゆがみ、高速に増幅出力することができ、電圧が異なる複数の電源が存在する系においても使用することができるレシーバ回路を提供する。
【解決手段】ＮＭＯＳ／ＰＭＯＳの差動回路を有し、それぞれの差動回路により、レールツーレールの小振幅差動入力信号を受け取ってＩＯ系電源のレールツーレールの差動出力信号を生成する差動増幅回路と、差動出力信号の同相入力電圧レベルに応じて、差動回路のテールカレントを補償する電流補償ミラー回路と、差動増幅回路によって生成されたＩＯ系電源のレールツーレールの差動出力信号を、コア系電源のレールツーレールの差動信号にレベルシフトして出力するレベルシフタとを備えている。 （もっと読む）

【課題】主走査単位で発生する同期ズレがあったとしても、そのズレが自動的に修正されるようにする。
【解決手段】画素信号Ｆ＿ＶＤを生成するとき、レーザビームの主走査方向の始端を示すビーム検出信号ＢＤと前記画素クロックに基づき第１ライン同期信号ＬＳＹＮＣを生成し、第１ライン同期信号に基づいたタイミングで生成されるダミー画素データ３Ｆ（ｈ）を取り込み、該ダミー画素データに応じて前記画素クロックに同期したダミー画素信号ＤＵＭＭＹを生成し、前記ビーム検出信号の発生から前記ダミー画素信号の発生までの時間を測定し、前記第１ライン同期信号に基づいて、正常、１ドット前ズレ、１ドット後ズレを含む前記第２ライン同期信号の候補ＬＳＹＮＣ１〜３を生成し、該測定した時間に応じて、前記生成した候補のうちから１つを前記第２ライン同期信号Ｆ＿ＬＳＹＮＣとして選択し、前記外部回路に出力する。 （もっと読む）

【課題】 動作周波数が高められた分周器を提供する。
【解決手段】 動作制御信号ＥＮＢが‘Ｈ’レベルに遷移し、クロック信号ＶＣＯ，分周信号ＶＣＯ＿ｄｉｖ２が‘Ｌ’レベル，‘Ｈ’レベルで停止した場合、３入力ナンドゲート１４から出力された制御信号Ａが‘Ｌ’レベルとなり、イクスクルーシブノアゲート１０から出力されるトリガ信号ＶＣＯ＿ｄｅｌａｙが‘Ｈ’レベルとなる。トリガ信号ＶＣＯ＿ｄｅｌａｙはフリップフロップ１１＿１のトリガ端子Ｔに入力されており、フリップフロップ１１＿１から出力されている分周信号ＶＣＯ＿ｄｉｖ２を‘Ｈ’レベルから‘Ｌ’レベルに遷移して、フリップフロップ１１＿１をリセット状態にする。 （もっと読む）