【課題】ＥＳＤとＥＯＳとの双方から内部回路を有効に保護することができる半導体集積回路を提供する。
【解決手段】接続端子を介して信号の入力または出力を行う入出力回路を含む内部回路１３と、該内部回路を信号の電圧よりも高い過電圧から保護する保護回路とを有する半導体集積回路であって、前記保護回路が、前記接続端子に接続された第１の放電回路１０と、前記接続端子に接続された第２の放電回路２０と、過電圧により前記第２の放電回路に流れる電流を検知して過電圧検出信号を前記第１の放電回路に供給し、前記第１の放電回路の動作を禁止する信号を生成する過電圧検出回路３０とを備えた。 （もっと読む）

【課題】出力電圧のリニアリティの調整精度を低下させることなく、オペアンプを用いた増幅回路の入力抵抗値、帰還抵抗値を低減して雑音に対する耐性を向上させることができるＤＡ変換回路を提供する。
【解決手段】ＤＡ変換回路は、オペアンプと、オペアンプの出力端子とグランドとの間に直列に接続された、複数の第１の抵抗素子と入力抵抗からなる抵抗ラダーと、一方の端子が対応する第１の抵抗素子の一方の端子と接続され、他方の端子が対応する第１の抵抗素子の他方の端子と第２の抵抗素子を介して接続された少なくとも１つのスイッチと、各々のスイッチのオン／オフを切り替える制御信号を出力するコントロール回路とを備える。オペアンプの一方の入力端子が基準電圧に接続され、他方の入力端子が入力抵抗のグランドに接続された端子とは逆の端子に接続され、オペアンプから制御信号の状態に対応した定電圧が出力される。 （もっと読む）

【課題】通信データをメモリに一旦格納する構成のＯＮＴにおいて、上り方向でのデータの喪失および不正データの送信を回避できるＯＮＴを提供する。
【解決手段】送受信データを格納するメモリと、ＯＬＴから受信した第１のデータをメモリに書き込むとともに、ユーザ端末から受信した第２のデータをメモリから読み出してＯＬＴへ送信する第１のインタフェースと、第２のデータをメモリに書き込むとともに、第１のデータをメモリから読み出してユーザ端末へ送信する第２のインタフェースと、各インタフェースからメモリへのアクセスを調停するコントローラと、単位時間毎に送信されるＯＮＴ宛のデータから抽出した送信データの帯域情報に基づいて、第１のデータの送受信よりも第２のデータの送受信を優先するように、各々のメモリ帯域の割り当てを調整する帯域調整回路とを備えることにより、上記課題を解決する。 （もっと読む）

【課題】 設計の手間が削減されるとともに回路規模の増大が抑えられたコード変換回路およびカウンタを提供する。
【解決手段】 数値０から数値１３までの間の各数値を５ビットで表わした、隣り合う数値間および数値１３と数値０との間のハミング距離が全て１の疑似グレイコードを、第１のコード変換回路１２でバイナリコードに変換して加算回路１３でカウントアップして、カウントアップしたバイナリコードに対応する疑似グレイコードに第２のコード変換回路１４で変換して第１のレジスタ１１に格納する。 （もっと読む）

【課題】 クロック信号を使用せずにモード設定が可能でテスト用に使用される外部ピンの削減化が図られた半導体集積回路、およびその半導体集積回路の動作モード設定方法を提供する。
【解決手段】 リセット回路２６０でフリップフロップ２５９からの保持信号ＨＬＤを‘Ｌ’レベルにしてマルチプレサ２５１，２５２でモード設定信号ＩＮ１，ＩＮ２を通過させる。その後、信号ＩＮ３を‘Ｌ’レベルから‘Ｈ’レベルにしてフリップフロップ２５９の保持信号ＨＬＤを‘Ｈ’レベルにして、信号ＩＮ３をアンドゲート２５３によって遮断するととともに、マルチプレサ２５１，２５２でモード設定信号を保持する。 （もっと読む）

【課題】 転送性能を維持したまま、マルチキャストパケットの破棄の防止が図られるとともにマルチキャストパケットとユニキャストパケットとの公平さが確保されたパケットスイッチ装置を提供する。
【解決手段】 １つの半導体チップ中に形成されたスイッチチップ１０に、送信されてきたパケットを受け取る入力インターフェース部１１＿１，１１＿２，１１＿３，１１＿４と、受け取ったパケットをそのパケットの受信先に向けて出力する出力インターフェース部１２＿１，１２＿２，１２＿３，１２＿４と、パケットの伝送経路を切り替えてパケットの受信先に接続された出力インターフェース部に伝送するスイッチ部１３と、マルチキャストパケットを一時的に格納するマルチキャストパケットキャッシュ１４と、メモリコントローラ１５と、バッファ管理部１６とを備え、スイッチチップ１０とは別体に外付けバッファメモリ２０を備えた。 （もっと読む）

【課題】連想メモリを使用して各属性用の専用記憶領域を用意することなく、属性に応じた処理を可能とするネットワーク中継装置を提供する。
【解決手段】受信したデータに対応するエントリが登録されたＣＡＭと、ＣＡＭの動作を制御する制御部とを備え、エントリはデータの属性を表す属性情報と、同一属性のデータの処理順序を管理するページ情報とを含み、制御部はＣＡＭに新たなエントリを登録する際にＣＡＭの空きエントリのアドレスを取得し、該取得したアドレスが新たなエントリの属性情報と同一属性の最後のエントリのアドレスよりも大きい場合、新たなエントリのページ情報を最後のエントリのページ情報と同じページ番号とし、小さい場合新たなエントリのページ情報を最後のエントリのページ情報とは異なるページ番号として、新たなエントリを取得した空きエントリのアドレスに追加することにより、上記課題を解決する。 （もっと読む）

【課題】データ送信装置から送信されてきたデータがデータ受信装置で正常に受信されるか否かを試験することができる通信システム、そのデータ送信装置、およびそのデータ受信装置を提供する。
【解決手段】ＰＲＢＳパターン発生回路１１で生成されたＮ（Ｎは整数）ビットを繰返し単位として所定のビットパターンを繰返す繰返しパターンを、パラレルデータ順序反転回路１２でＭビットに区切ったパラレルデータそれぞれについて、各パラレルデータのＭＳＢからＬＳＢの全てのビットと、その各ワードデータ内の全てのビットとを入れ替えることによりビット入替パターンを生成してシリアライザ１３でシリアルデータに変換してデータ受信装置２０に送信し、デシリアライザ２１でＭビットのパラレルデータ列に変換した後、第１，第２のパラレルデータ順序反転回路２２，２４，ＰＲＢＳパターン発生回路２３で比較パターンを生成し、これらパラレルデータと比較パターンとを比較判定回路２５で比較する。 （もっと読む）

【課題】ＲＧＢ成分で表される入力画像データをＹＵＶ成分で表される出力画像データに変換する時同時に、回路規模を削減しつつ、しかも画質を劣化することなくＵＶ成分の平均化を行うことができる画像データ変換装置を提供する。
【解決手段】画像データ変換装置は、画像データのＲＧＢ成分を互いに異なる条件で量子化して量子化ＲＧＢ成分を生成する複数の量子化回路と、それぞれの量子化回路が生成した量子化ＲＧＢ成分をＹＵＶ成分に変換する複数のＹＵＶ変換回路と、隣り合う画素のＲＧＢ成分とＹ成分の差分との演算により、隣り合う画素のＲＧＢ成分をＵＶ成分が平均化された平均化ＲＧＢ成分に変換する平均化回路とを有する。隣り合う画素の平均化ＲＧＢ成分をそれぞれの量子化回路に入力して互いに異なる条件で量子化し、隣り合う画素のＵＶ成分が平均化されたＹＵＶ成分で表される複数の変換済み画像データを生成する。 （もっと読む）

【課題】ＣＰＵと主記憶装置との間にキャッシュメモリを備えるシステムにおいて、電源投入からシステム起動完了までの時間を短縮することができる起動高速化装置を提供する。
【解決手段】起動高速化装置は、１回目のシステム起動時に、キャッシュメモリから主記憶装置へのアクセスを監視して、電源投入からアクセスが行われるまでのアクセス時間とアクセス先の主記憶装置のアドレスを取得する監視装置と、監視装置により取得されたアクセス時間とアドレスをテーブルデータとして記憶するテーブル記憶装置とを備える。監視装置は、２回目以降のシステム起動時に、テーブル記憶装置に記憶されたテーブルデータに含まれるアクセス時間の順序に従って、対応するテーブルデータのアドレスに対応する主記憶装置のアドレスから読み出しデータを読み出し、読み出した読み出しデータをキャッシュメモリに書き込む。 （もっと読む）