【課題】半導体チップのパッドを複数列に配置した構成で、チップ同士を接続するワイヤが多段（多列）形状となり、ワイヤ上に別のワイヤがオーバーハングした場合においても、ワイヤ間において短絡が起こり難い配線構造、及び、方法を提供する。
【解決手段】配線基板７と、配線基板７上に搭載された第１半導体チップ１と、第１半導体チップ１上に積層された第２半導体チップ２と、第２半導体チップ２の第１パッド２ｃと第１半導体チップ１の第３パッド１ｅとを接続するワイヤ９（９Ｘ）と、第２半導体チップ２の第２パッド２ｄと第１半導体チップ１の第２パッド１ｄとを接続するワイヤ９（９Ｙ）とを有し、第１半導体チップ１において第２パッド１ｄと第３パッド１ｅの間隔（Ｍ）が、第１パッド１ｃと第２パッド１ｄの間隔（Ｌ）よりも広くなるように配置する。 （もっと読む）

【課題】低消費電力化構造における回路レイアウト面積を大幅に増加させることなく、きめ細かな低電圧制御を行う。
【解決手段】領域２₁ を低速モードに移行させたい場合、システムコントローラ１４は、電源スイッチコントローラ６、および低電力駆動回路９に、リクエスト信号ＲＥＱ、イネーブル信号ＥＮ１をそれぞれ出力し、電源スイッチ部をＯＦＦとし、かつ仮想基準電位ＶＳＳＭ１の電圧レベルが約０．２Ｖ〜約０．３Ｖ程度となるように制御を行う。これにより、領域２₁ は、電源電圧ＶＤＤと仮想基準電位ＶＳＳＭ１との間の電圧で動作が行われることになるので、低速モードとして制御される。 （もっと読む）

【課題】Ｑファクタの低下を伴わずに出力整合回路としてのトランスフォーマ(変圧器)の一次側の入力インピーダンスを低減する。
【解決手段】ＲＦ電力増幅器は、トランジスタ3A 、3Bと出力整合回路としてのトランスフォーマ１A、１Ｂ、2を具備する。トランスフォーマは、磁気的に結合した一次コイル１A、１Ｂと二次コイル2を有する。トランジスタ3A 、3Bの入力端子に入力信号＋Input、−Inputが供給され、一次コイル１A、１Ｂにトランジスタ3A、3Bの出力端子が接続され、二次コイル2から出力信号Outputが生成される。一次コイルはトランジスタの出力端子の間に並列に接続され二次コイル2と磁気的に結合した第１コイル１Aと第２コイル１Ｂを含む。一次コイルの並列接続によって、一次コイルの入力インピーダンスが低減される。 （もっと読む）

【課題】ＦＭＥＡの評価において、経時変化によるリスクの変化を含めることにより、高品質で安定した半導体装置を製造する。
【解決手段】電子システムは、半導体製造装置の各評価項目（消耗品、定期交換、老朽化）毎にＴＲＰＮを算出する。ＴＲＰＮは、影響度（Ｓ）、発生度（Ｏ）、および検出度（Ｄ）から求めたＰＲＮに発生度経時パラメータ（ＴＯ）を考慮したものであり、ＴＲＰＮ＝影響度（Ｓ）×発生頻度（Ｏ）×検出度（Ｄ）×（１＋発生度経時パラメータ（ＴＯ）×（ｎ−１））（ここで、ｎは、半導体製造装置の稼働日数）、から算出される。そして、評価項目毎に算出したＴＲＰＮを総計し、’トータルＴＲＰＮ’を算出する。高品質製品の半導体装置を製造する場合、各製造工程において、’トータルＴＲＰＮ’の値が少ない半導体製造装置を選択して半導体装置の製造を実施する。 （もっと読む）

【課題】リード部と封止樹脂との密着性が高まり、基板への半田付け後の熱ストレスに対しても、リード部と封止樹脂との剥離や脱落がなく、信頼性の高いＱＦＮパッケージを得るための製造方法を提供する。
【解決手段】複数のリードを有するリードフレームを準備する工程と、複数のリードの下面が実装面として露出するように、トランスファーモールドで樹脂封止体を形成する工程と、を含み、リードフレームを準備する工程は、複数のリードの各々が、下面と、下面に対向する上面と、互いに対向する２つの側面とを有し、更に、下面の幅が、上面の幅より小さくなるように、下面と２つの側面との各々の間にテーパ面を有するリードフレームを準備する工程を含み、複数のリードの各々の２つの側面は、リードフレームをスタンピングで加工することによって形成された面であり、樹脂封止体を形成する工程は、テーパ面の下部に樹脂が入り込むように施される。 （もっと読む）

【課題】液状樹脂の流し込みの際に生じるワイヤ間の接触を防止することにより、ワイヤ間の電気的短絡を防止することができる半導体装置の製造方法を提供する。
【解決手段】半導体チップＣＨの長方形状の主面は、対角線上にある第１および第２の頂点Ａ１、Ａ２と、第１および第２の頂点Ａ１、Ａ２を繋ぐ第１および第２の辺Ｌ１、Ｌ２とを有する。電極ＩＬと半導体チップＣＨのパッドＰＤとの間にワイヤＷＲが形成される。金型ＭＬのキャビティＣＶ内にワイヤＷＲが収められる。第１の頂点Ａ１から第１および第２の辺Ｌ１、Ｌ２に沿って第２の頂点Ａ２に向かうようにキャビティＣＶ内に液状樹脂が流し込まれる。液状樹脂を硬化することによって樹脂部が形成される。ワイヤＷＲの形成は、平面視において、パッドＰＤと電極ＩＬとを結んだ直線に対して第１の頂点Ａ１から遠い側を通るようにワイヤＷＲを形成することにより行なわれる。 （もっと読む）

【課題】熱的安定性がある一方、密着性が悪くならない程度の仕事関数を有する金属膜または金属化合物よりなる膜をゲート電極として使用した場合に、しきい値電圧を低く抑制できる半導体装置を提供する。
【解決手段】ｎ型ＭＩＳ素子とｐ型ＭＩＳ素子を備えるＣＭＩＳ素子において、ｎ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上にケイ窒化タンタル膜よりなるゲート電極１０を形成する。一方、ｐ型ＭＩＳ素子には、ハフニウムアルミネート膜よりなるゲート絶縁膜９上に、酸化アルミニウム膜よりなるしきい値調整膜７を形成する。そして、このしきい値調整膜７上に、ケイ窒化タンタル膜よりなるゲート電極１１を形成する。 （もっと読む）

【課題】ＬＣＤを駆動するためのドライバ用半導体集積回路装置においては、チップの実装がＣＯＧ構造で行われる。このため、比較的小面積のアルミニウム系パッド上に、長細く、比較的厚い金バンプ電極が形成されている。この金バンプ電極の形成後に行われるウエハ・プローブ・テストでは、一般に金を主要な成分とし、先端がほぼ垂直となるように曲げられたカンチ・レバー型のプローブ針が使用される。このプローブ針の先端付近の径は金バンプ電極の幅と同程度であるのが一般的であり、ウエハ・プローブ・テストの安定した実行が困難である。
【解決手段】本願発明はバンプ電極群の内の一部の電極にプローブ針を当てて、ウエハ・プローブ・テストを実行する表示装置を駆動するための半導体集積回路装置において、表示装置駆動信号出力用のバンプ電極列を複数列構成とし、外側のバンプ電極の幅よりも内側のバンプ電極の幅を広くしたものである。 （もっと読む）

【課題】多点でグランドに接続することで、シールド部のインピーダンスを下げ、低ノイズ化できると共に、遮蔽膜（シールド）の接続不良があっても、実装前に検証できることを可能とする手段を半導体装置に提供する。
【解決手段】インターポーザ基板２のグランド層２１に遮蔽膜３のグランドを接地しない。具体的には、グランド層の対応する箇所に遮蔽膜接続用スルーホール３２を設け、ここに接続用ピン８を通すことで、回路素子１と遮蔽膜３の接地を分離し、断線などの問題の切り分けを容易にする。 （もっと読む）

【課題】接触方式と非接触方式とのいずれの方式でも動作可能なバッテリレスのＩＣカードにおいて、低消費電力化のために非接触環境時にクロック周波数を下げ場合にも、コプロセッサの処理性能の低下を抑え、非接触環境時でも高速処理を可能とするＩＣカードを提供する。
【解決手段】デュアルインターフェースカード１０００は、接触方式と非接触方式とのいずれの方式でも動作可能なバッテリレスのＩＣカードである。デュアルインターフェースカード１０００は、接触方式では高クロックで動作し、非接触環境では低クロックで動作する。デュアルインターフェースカード１０００の基本演算回路群０１０３は、接触環境下では、１サイクルで、異なる複数の基本演算から構成される処理対象演算のうちの一つの基本演算を実行し、非接触環境下では、１サイクルで、処理対象演算のうちの少なくとも２つの基本演算を順次に実行する。 （もっと読む）