磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）（１３）が、他の回路種（１２）と共に埋め込まれている。演算装置のようなロジック（１２）が、ＭＲＡＭ（１３）と共に埋め込むのに特に適した回路種である。埋め込みを効率的に行うには、金属層（２６）を他の回路（１２）の相互接続部の一部として用い、更にＭＲＡＭセル（１３）の一部として用いる。ＭＲＡＭセル（１３）は全て、プログラム線によって書き込まれる。プログラム線は、２本の線であり、交差して書き込むセルを規定する。このように、金属線（２６）の共通使用があり、ＭＲＡＭのプログラム線の一方に用いられ、更にロジック（１２）の相互接続線の一方に用いられるので、設計が簡略化される。
（もっと読む）

パイプライン化された処理システムにおける分岐先バッファ（ＢＴＢ）（１４４）においてエントリを割り当てる方法（２００）及び装置（１００）は、命令をシーケンシャルにフェッチすること、それらの命令のうちの１つが分岐命令（２１５，２２０）であることを決定すること、その分岐命令を復号して分岐先アドレスを決定すること、パイプライン化された処理システムにおいて機能停止を引き起こすことなしに分岐先アドレスを獲得することができるかどうかを決定すること、及びＢＴＢエントリ（１４４）を上記の決定に基づいて選択的に割り当てることを含む。一実施形態において、ＢＴＢ（１４４）のエントリは、分岐命令がプリフェッチ・バッファ（１０２）の所定のスロット（Ｓ１）にロードされず且つ他の機能停止条件が起きない場合割り当てられる。本方法（２００）及び装置（１００）は、ＢＴＢ（１４４）を用いる利点と分岐先取りを用いる利点とを組み合わせて、データ処理システムにおける機能停止条件を低減する。
（もっと読む）

電力遷移範囲にわたる電力制御ループ帯域幅とフィードバック検出パス利得設定値、動作周波数帯域、温度、および供給電圧の広範囲な工場較正を必要としない適応閉ループ送信電力制御システムが開示されている。本システムは、システム安定性を維持し、性能仕様を満たすために、アナログのフィードフォワードパスとフィードバックパスにおけるいかなる利得変動または勾配変動も自動的に補償する。本システムは、この閉鎖ループ電力制御システムのフィードバックパス内で適応ディジタル信号処理（ＤＳＰ）システムアーキテクチャを使用することによってこれを達成する。本システムは、電力遷移範囲にわたるループ帯域幅とフィードバック検出パス利得設定値、動作周波数帯域、温度、および供給電圧などのパラメータの広範囲な工場較正の必要性をなくす。
（もっと読む）

シリコンオンインシュレータトランジスタ（８０）の製造方法は、絶縁層（１２２）上に設けられるアクティブ領域（８２）を形成するステップを含み、アクティブ領域の一部が内部ボディ領域（１２６）を提供する。また、そのアクティブ領域内には、ボディ結合アクセス領域（１２８）も形成され、それは、絶縁層上に設けられ、内部ボディ領域に横方向に隣接して配置されて、内部ボディ領域との電気的コンタクトを形成する。内部ボディ領域を電気的に制御するため、内部ボディ領域上にはゲート電極（１３４）が形成され、そのゲート電極は、ボディ結合アクセス領域の一部（１３７）を覆うように延在する。ゲート電極は、寄生容量及びゲート電極漏出を低減するため、ほぼ一定である全幅方向のゲート長（８８）が内部ボディ領域及びボディ結合アクセス領域を覆うように形成されている。第１及び第２の電流電極（９８，１００）は、内部ボディ領域の対向する両側に隣接して形成されている。更に、アクティブ領域内にはボディ結合拡散部（１３０）が形成され、それは、ボディ結合アクセス領域から横方向にオフセットされ、ボディ結合アクセス領域に電気的に接続されている。
（もっと読む）

適応フィルタにゲインを動的に挿入するための方法及び装置について述べる。このゲインの選択的挿入を用いると、適応フィルタは、より速い収束及び／又は適応フィルタの固有の限界の克服が可能になる。エコーキャンセラ(例えば、図1の20及び22)は、収束時間
が短縮された適応フィルタの１つの可能な応用例である。しかしながら、適応フィルタの実質的に全ての用途は、短縮された収束時間及び／又は改善されたフィルタ処理性能から恩恵を受け得る。
（もっと読む）

低電力のコンパイル可能なメモリ（１００）は、充電パルス手法を用いて、他の低電力メモリの実装例と比較してアクセス時間を改善する。メモリには、非アクティブなメモリアクセス期間の間、複数のビットラインを放電して消費電力を低減するように構成された回路（１０６，１０８）が含まれる。メモリには、また、メモリアクセス時間を改善するために、アクティブなメモリアクセス期間の間、複数のビットラインのうちの選択した１つに充電パルスを印加する他の回路（１１２）が含まれる。自動メモリコンパイラは、メモリ設計時、タイミング回路（１３０）を調整して、充電パルスの持続時間及びセンス増幅器回路（１２４）のイネーブル化を制御する。メモリコンパイラは、メモリのプログラム可能な物理的サイズを規定し、また、信頼度の高い検出を確保しつつ、アクセスタイミングを最適化する。コンパイラは、多数のメモリ構成において高精度かつ適切なアクセス時間遅延を与える数式に従って、タイミング回路のタイミングを計算する。
（もっと読む）

異なる時間領域群（１２、２２、３２）が存在するシステム（１０）のさまざまな部分で発生するイベント群を時間順序付けするシステム及び方法である。複数の機能回路群又はモジュール群（１４、２４、３４）の各々にタイムスタンプ処理回路（４０）が供給される。このタイムスタンプ回路が、所定のイベントが発生した時点を示すメッセージを供給する。複数の機能回路群（１４、２４、３４）の各々にインタフェースモジュール（７０）が結合されている。このインタフェースモジュールが、所定のイベントをトリガする少なくとも一つの動作条件を示す為に、且つ任意選択でメッセージフォーマットを指定する為に、複数の機能回路群に制御情報を供給する。このインタフェースモジュールが、１つ又は幾つか又は全ての時間領域からのタイムスタンプ処理メッセージを共通のインタフェースポート（９０）で供給する。
（もっと読む）

電力増幅モジュール（２００）は、電源電圧によって制御される出力電力レベルを有する電力増幅回路（２０１）を備える。電源トランジスタ（２０７）は、駆動回路（２０９）から受信される駆動信号により電力増幅回路（２０１）への電力供給を制御する。駆動回路（２０９）は、具体的には、ＧＳＭセルラー式通信システム用の電力傾斜に対応し得る電力レベル入力信号に応答して駆動信号を生成する。電力増幅モジュール（２００）は、更に、電源トランジスタ（２０７）の動作特性を決定する検出回路（２１１）を備える。その動作特性は、好適には、飽和特性である。制御回路（２１３）は、動作特性に応答して、駆動信号を制御する。制御回路（２１３）は、好適には、電源トランジスタ（２０７）が電界効果トランジスタの線形領域及びバイポーラ・トランジスタの飽和領域に移行しないように、駆動信号を制御する。
（もっと読む）

モジュロ演算を用いる無線通信装置用ＬＯＧ−ＭＡＰデコーダには、ＭＡＸ^＊関数の線形近似のモジュロを計算するための計算器と、セレクタとが含まれる。セレクタは、ａ（ｎ）を第１状態メトリックとし、ｂ（ｎ）を第２状態メトリックとし、Ｃを所定の閾値とし、Ｆを｜ａ（ｎ）−ｂ（ｎ）｜より大きい値とした場合、｜ａ（ｎ）−ｂ（ｎ）｜の所定の閾値が満たされたかどうかに関する判断に基づき、ａ（ｎ）ｍｏｄＦ、ｂ（ｎ）ｍｏｄＦ、及び計算されたモジュロのグループからＭＡＸ^＊出力値を選択する。
（もっと読む）

ハッシング及びパターン・マッチングが、情報処理システムで用いられて、イーサネット(登録商標)・ベースのネットワークのようなネットワーク（図２：１８０，２１０，２２０，２３０）からの到来メッセージを処理する。ハッシング及びパターン・マッチングを用いることにより、ソフトウエア・ベースのプロセッサ・タスクを増大させることなしに、メッセージの受け入れ及び拒絶の効率が増大される。ハッシュ関数及びパターン関数が、情報処理システムにより受信されたメッセージについて実行され、且つメッセージが、ハッシュ結果及びパターン・マッチング結果のうちの少なくとも１つに基づいて選択的に受け入れられる。到来メッセージをパターンの存在及びパターンの不存在に関して検索することができる。到来メッセージを複数のパターンの存在に関して検索することができる。パターン・マッチングの結果は、メッセージの受け入れ及び拒絶のためばかりでなく、到来メッセージの選択的格納のような他の事後受け取りタスクのためにも、特定のパターン・マッチを有するメッセージの識別された相対優先度又は絶対クリティカリティに従って用いられることができる。
（もっと読む）