ＩＣの高電圧耐性Ｉ／Ｏ回路と共に使用する為のＥＳＤ保護回路（２０１）である。この回路は、Ｉ／Ｏパッドから相対的に小さいブースト電圧バス（ＢＯＯＳＴ：バス）への小型のＥＳＤダイオード（２１７）を設けることで実現できる。このブーストバスを使用して、トリガ回路（２０３）に電力を供給する。このトリガ回路の電流消費は最小なので、ＥＳＤの際にこの経路に流れる電流はほんのわずかである。ダイオードの電圧は降下するが、Ｉ／Ｏパッドからトリガ回路（２０３）へのＩＲ電圧降下はわずかで済む。トリガ回路（２０３）が相対的に大きいカスケード接続されたクランプ型ＮＭＯＳＦＥＴ（２０７、２０９）を制御する。最終的には、クランプ型ＮＭＯＳＦＥＴの両方のゲート‐ソース間電圧（ＶＧＳ）が高まるので、カスケード接続されたクランプ型ＮＭＯＳＦＥＴ（２０７、２０９）の導電性が高まる。これにより、ＮＭＯＳＦＥＴ（２０７、２０９）の各々のオン抵抗が小さくなり、よってＥＳＤ性能が改善し、強固なＥＳＤ保護回路の実装に要するレイアウト面積が小さくなる。
（もっと読む）

特に、携帯型無線通信装置の能動回路のための電源装置である。電源装置は、直流電圧を、第１の端子（３）に接続されている負荷（２）に供給し、そして第２の端子（５）に接続のための充電可能バッテリ（４）と、当該バッテリ（４）を充電し且つ電力を負荷（２）に供給する電圧発生器（６）とを備える。電源は、電圧発生器（６）から負荷（２）への電流の供給を制御するように電圧発生器（６）から第１の端子（３）への電流の供給を制御するように電圧発生器（６）から第１の端子（３）への電流の供給を制御し、且つ第１の端子（３）から電圧発生器（６）への電流の逆流を阻止する第１の制御手段（２０，１６）と、電圧発生器（６）から第１の制御手段（２０，１６）を介してバッテリ（４）へ及びバッテリから負荷（２）への電流の供給を制御するように電流を第１の端子（３）と第２の端子（５）との間で供給することを制御する第２の制御手段（２１）とを含む。制御手段（２０，１６；２１）は、高インピーダンス状態（２６）、低インピーダンス状態（２６）及び、制御されたインピーダンス状態（２９，３２）のいずれかを選択的に与える。第１の制御手段（２０，１６）は、電圧発生器（６）と第１の端子（３）との間に直列接続され、電圧発生器（６）から第１の端子（３）への電流の供給を制御し且つ第１の端子（３）から電圧発生器（６）への電流の逆流を阻止する第１の電界効果トランジスタ（２１）を備える。
（もっと読む）

セルラーモバイルステーション（１０１）はモデムプロセッサ（１２７）及びメモリ（１２９）を含んでいる。前記メモリは、レイヤー１のプロセッサオペレーション、レイヤー２のプロセッサオペレーション、及びレイヤー３のプロセッサオペレーションを実行するために、モデムプロセッサ用の命令を含んでいる。モデムプロセッサは、上記セルラーモバイルステーションに対してプロセッサオペレーションを実行するための命令を実行して、セルラー通信プロトコルに従ってデータを通信する。ある例では、モバイルステーションは異なるレベルのメモリを含んで、異なる確定アクセス時間を提供する。
（もっと読む）

メモリ・アレイとインタフェイスするプロセッサ（１８）を有する処理システム（１２）の低電力モード中に、漏れ電流が、メモリ・アレイ（２８）中において取り除かれる。２つの電力プレーンが、作成されるので、プロセッサ（１８）は、このアレイの電源が切られるときにメモリ・アレイ（２８）をバイパスしながら、システム・メモリ（８０）を使用して命令を実行し続けることができる。スイッチ（５６）は、命令の実行から、またはこのプロセッサ以外のどこかのこのシステム中を起源とするソースからもたらされるプロセッサにより開始される制御に応じて供給電圧端子に対する電気的接続を選択的に除去する。メモリ・アレイ（２８）に対する電力の復旧に応じてすぐに、メモリ・アレイに対するアレイをサポートする２つの電力プレーンのうちのどちらが配置されるかに応じて、データは、使用不可能としてマークする必要があることもあり、またはマークする必要がないこともある。所定の判断基準を使用して、電力の復旧のタイミングを制御することができる。複数のアレイを実装して、漏れ電流を独立に低減させることができる。
（もっと読む）

外部デバイスとインターフェースする処理システムは、プロセッサ、メモリ、及び制御器を有する。メモリは、外部デバイスについてのアクセス・プロトコル情報を与えるテンプレートを格納する。外部デバイスがアクセスされることになるとき、メモリに格納されているオペレーティング・システムは、プロセッサに外部デバイスへのアクセスを実行するよう命令する。プロセッサは、外部デバイスについての情報をシステム・バスのアドレス部分に置き、当該情報は、システム制御器により受け取られ、解釈される。次いで、制御器は、受け取られた情報により指示された外部デバイス用テンプレートを検索する。テンプレートを検索した後で、制御器は、テンプレートが指示した要領で情報を、外部デバイスがまた結合されている外部インターフェース・バス上に出力する。次いで、外部デバイスは、制御器が外部インターフェース・バス上に置いた情報に従って応答する。
（もっと読む）

フォトレジスト層の粘着性を改良する非晶質炭素層（１６）を含む半導体デバイス（１０）、及びその半導体デバイスを製造する方法。デバイス（１０）は、表面（１５）を有する基板（１２）と、該基板の表面（１５）に設けられた非晶質炭素層（１６）と、該基板の表面に設けられた低表面エネルギー材料（１４）層とを含む。デバイス（１０）は、表面（１５）を有する基板（１２）を提供するステップと、低表面エネルギー材料層（１４）を析出させるステップと、プラズマ化学気相成長（ＰＥＣＶＤ）やスパッタリングを用いて、基板（１２）の表面に低表面エネルギー材料層（１４）に接する非晶質炭素層（１６）を析出させるステップとから形成される。
（もっと読む）

集積回路用レベル・シフター（３０１）である。一実施形態において、レベル・シフターは、入力端子又は出力端子として利用することができる各電圧ドメインに配置された信号端子（３０３，３０５）を有する双方向レベル・シフターである。或る実施形態においては、レベル・シフターは、入力端子が特定の状態であるとき両ドメインの電源間の電流の流れを遮断するためのトランジスタ（３２５，３２６）を含む。一実施形態において、レベル・シフターの唯１つの信号線が、ドメイン境界を横切る。
（もっと読む）

ナノクラスターを備えたデバイスを形成するプロセス。本プロセスは、ナノクラスター（例えばシリコンナノ結晶）を形成する段階と、デバイスの誘電体を形成する次の段階中に酸化剤によるナノクラスターの酸化を抑制するためにナノクラスターを覆って酸化バリア層を形成する段階とを含む。酸化バリア層の少なくとも一部は、誘電体の形成後に除去される。１つの実施例では、本デバイスは、ナノクラスターがメモリの電荷蓄積トランジスタの電荷蓄積位置として利用されるメモリである。この実施例では、酸化バリア層が、メモリの高電圧トランジスタ用のゲート誘電体を形成することにより、ナノクラスターを酸化剤から保護する。 （もっと読む）

底部電極（１１）及び又はキャパシタ誘電体上に導電性平滑化層（１６、１９）を形成することにより、幾何学的に高くされた電場を低下させると共に、電極を平滑化することで、形成されるＭＩＭキャパシタの信頼性を向上させることができる。一実施形態において、難溶性窒化物で形成された第１のキャッピング層（１４）上には、難溶性金属又は難溶性金属リッチ窒化物を含む第１の層（１６）が形成される。更に、キャパシタ誘電体上には、難溶性金属（１８）又は難溶性金属リッチ窒化物を含む第２の層（１９）が形成される。導電性平滑化層（１６、１９）は、例えば、ゲート電極とゲート誘電体との間のトランジスタ等の他の半導体装置にも使用される。
（もっと読む）

ひずみ半導体層を形成するためのプロセス。かかるプロセスは、ウェハを加熱しながら、当該ウェハの上にわたって塩素ベアリングガス（例えば、塩化水素、塩素、四塩化炭層、及び、トリクロロエタン）を流すことを含む。ある実施例では、ひずみ半導体層（例えば、ひずみシリコン）を形成するためのテンプレート層として使用される半導体層に圧縮プロセスをする間、塩素ベアリングガスが流される。他の実施例では、圧縮操作の後、前記ウェハのポストベーク中、塩素ベアリングガスが流される。

（もっと読む）