半導体装置（１０）の製造において、エッチングされる導電性材料（１６）上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル（ＴＥＯＳ）層（２０）のパターニングに用いられるパターニングフォトレジスト層（２２）を有している。ＴＥＯＳ層（２０）は、従来より低い温度で成膜される。低温ＴＥＯＳ層（２０）は、有機反射防止膜（ＡＲＣ）（１８）上に設けられ、有機反射防止膜は、導電層（１６）上に設けられる。低温ＴＥＯＳ層（２０）は、有機ＡＲＣ（１８）とフォトレジスト（２２）との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ＡＲＣ（１８）と共に望ましくない反射を低減させる位相シフト層として機能する。
（もっと読む）

トランジスタの制御ゲート（２８）およびウェル領域（１２）に、それぞれ、第１および第２の電圧を印加するステップを含む不揮発性メモリのトランジスタ（１０）の電荷蓄積場所から放電するための方法。第１の電圧はトランジスタの制御ゲートに印加され、制御ゲートは、トランジスタの選択ゲート（１８）に隣接して位置する一部を少なくとも有する。トランジスタは、制御ゲートの下に位置するトランジスタの構造の誘電体（２２，２６）内に配置されたナノクラスタ（２４）を有する電荷蓄積場所を含む。最後に、第２の電圧が、制御ゲートの下に位置するウェル領域（１２）に印加される。第１の電圧および第２の電圧の印加により、電荷蓄積場所のナノクラスタから電子を放出するために前記構造の両端に電圧差が発生する。
（もっと読む）

第１のネットワーク（１１）のための第１のネットワーク・タイミング情報を第２のネットワーク（１２）のための第２のネットワーク・タイミング情報と比較し、且つ前記第１のネットワーク・タイミング情報と前記第２のネットワーク・タイミング情報との差の符号を前記第１のネットワーク（１１）に通信して、前記第１のネットワーク（１１）が前記差の符号を用いてそのネットワーク・タイミング情報を変えるのを可能にして、前記第１のネットワーク（１１）と第２のネットワーク（１２）との間のネットワーク・タイミング差を低減するのを可能にする同期化装置（２１）を備えるコンピュータ・ノード（１６）である。
（もっと読む）

アナログ変換器（６０）用に提供される方法及び装置。この装置は第１の冗長符号桁（ＲＳＤ）段（６２）と構成可能ブロック（６１）とを備える。構成可能ブロック（６１）は、シングルエンドアナログ信号をサンプリングするためのサンプル／ホールド回路に変更される。サンプリング信号は、その後、差動信号にスケーリング及び変換され、第１のＲＳＤ段（６２）に供給される。第１のＲＳＤ段（６２）はデジタル信号の大きさに対応したビット値を出力する。次の半クロックサイクルで、第１のＲＳＤ段（６２）は構成可能ブロック（６１）に供給する残留電圧を算出する。構成可能ブロック（６１）は第２の冗長符号桁段に変更され、第１のＲＳＤ段より供給された残留電圧の大きさに対応したビット値を発生する。第１及び第２のＲＳＤ段は、所望のビット分解能に達するまで、各々半クロックサイクルで論理値の発生を交互に繰り返す。構成可能ブロック（６１）は、その後、次の変換処理を開始するためにサンプル／ホールド回路に再変更される。
（もっと読む）

半導体デバイスを洗浄するための方法。この方法によれば、半導体デバイスが提供され（１０１）、ミセル溶液が前記半導体デバイスに塗布される（１０３）。この方法は、銅およびシリコン面を洗浄する際に、またバイアまたはトレンチの表面から加工残渣を除去する際に特に役に立つ。
（もっと読む）

不揮発性メモリ（３０）はナノクリスタルメモリセル（５０、５１、５３）を備える。メモリセルトランジスタ（５０、５１、５３）のプログラム及び消去閾値電圧は、プログラム／消去動作の回数の関数として上昇する。読み出し動作の間、基準トランジスタ（４６）がセル電流と比較するための基準電流を供給する。基準トランジスタ（４６）がナノクリスタルを含まないことを除いて、基準トランジスタ（４６）は、メモリセルトランジスタ（５０、５１、５３）を製造する際に用いるのと同様のプロセスで製造される。同様のプロセスを用いて基準トランジスタ（４６）及びメモリセルトランジスタ（５０、５１、５３）双方を製造することにより、基準トランジスタ（４６）の閾値電圧は、メモリセルトランジスタ（５０、５１、５３）の閾値電圧のずれに追従する。基準トランジスタ（４６）のゲートにバイアスをかけるために、読み出し制御回路（４２）が設けられている。読み出し制御回路（４２）は、基準トランジスタ（４６）のドレイン電流を検知し、基準電流をセル電流に対して実質的に一定値に維持するように、ゲートバイアス電圧を調節する。
（もっと読む）

ワイヤレス・チャネルを通じてホスト・データを送信する送信機（５００）が提供される。送信機（５００）は、一連の増加する自走タイミング値を供給する自走タイマ（５６０）と、内部ホスト回路からホスト・データを、かつ一連の増加する自走タイミング値から第１自走タイミング値を受け取るホスト・インターフェース回路（５１０）と、大域同期イベントを検出するとともに、一連の増加する自走タイミング値から第２自走タイミング値を受け、ホスト・データおよび第１自走タイミング値をホスト・インターフェース・パケットに収容する検出回路（５３０）と、第２自走タイミング値および大域同期イベントの識別子をホスト・インターフェース・パケットに追加してエア・リンク・フレームを形成するとともに、ワイヤレス・チャネルを通じてエア・リンク・フレームを遠隔ワイヤレス装置に送信するワイヤレス送受信機（５３０）とを含む。
（もっと読む）

表面を有する基板を提供するステップと、前記基板上に合成磁気モーメントベクトルを有する第１磁気領域（１７）を堆積するステップと、前記第１磁気領域上に電気絶縁材料（１６）を堆積するステップと、前記電気絶縁材料上に第２磁気領域（１１５）を堆積するステップを備えた磁気抵抗トンネル接合セルを製造する方法であって、前記第１磁気領域および第２磁気領域の一方の少なくとも一部分が、前記基板の表面に直交する方向に対して非ゼロの堆積角で該領域を堆積することによって形成されて誘導異方性を作る方法。
（もっと読む）

磁気エレクトロニクス情報デバイス（１２）は、２つの多層構造（２４，２６）及び該２つの多層構造の間に配置されたスペーサ層（２８）を備えている。各多層構造は、２つの磁気副層（３８，４０及び４４，４６）と、該２つの磁気副層の間に配置されたスペーサ層（４２，４８）とを有している。２つの磁気副層の間に配置されたスペーサ層は、飽和領域によって定量化される反強磁性交換結合を提供する。２つの多層構造の間に配置されたスペーサ層は、前記第１飽和領域よりも小さい他の飽和領域によって定量化される第２反強磁性交換結合を提供する。
（もっと読む）

本発明は、集積回路のメッキ方法を提供する。活性化プレートが、少なくとも一つの集積回路に隣接して配置される。集積回路は、接着パッド金属からなる複数の接着パッドを備え、また、活性化プレートも前記接着パッド金属からなる。無電解ニッケル層は、接着パッド及び活性化プレート上にメッキされ、金層は、接着パッド及び活性化プレート上の無電解ニッケル層を覆うようにメッキされる。活性化プレートを用いてメッキされた接着パッドを有する集積回路、ならびに集積回路をメッキするシステムについても開示されている。
（もっと読む）