磁性材料（６，７，１１，１２）の薄層に磁気的に接続された長尺状の導体（１）を備え、該磁性材料の層が、該導体の上下において該導体の少なくとも一部に沿って延在する電子インダクタ回路素子。磁性材料の層（６，７，１１，１２）の各々の横寸法に対する厚さのアスペクト比は、０．００１と０．５との間であり、好ましくは０．０１と０．１との間である。このアスペクト比の範囲では、高い強磁性共鳴周波数を有する。インダクタは、好ましくは導体（１）の近傍において延在する磁性配線（１３，１４）を含む。この磁性配線は、該導体に流れる電流によって生成された磁束が磁性材料（６，７，１１，１２）の層を縦断する位置において該磁性材料の層を相互接続する。
（もっと読む）

半導体デバイス（１６）は、熱伝導性、かつ透磁性の接着剤によってヒートシンクに取り付けられる。この接着剤は、半導体デバイス（１６）とヒートシンクとを良好に接合させるため、半導体デバイス（１６）の表面に存在する種々の形状を埋める。接着剤（２０）には、それ自体が透磁性を有するように、磁気粒子が満たされている。半導体デバイス（１６）は、ウェハ段階においてヒートシンク（２２）を有して形成され、接着剤（２０）によりヒートシンク（２２）を取り付け後、個別に分割される。
（もっと読む）

半導体素子において、非常に深い位置に達するゲルマニウムイオン注入及びゲルマニウムの活性化をニッケルシリサイド形成用のニッケルの堆積の前に行なう。ゲルマニウムを活性化させることにより、イオン注入領域の格子定数が、シリコンであることが好ましい母体基板の格子定数よりも大きくなる。このような変化が加えられた格子によって、ニッケルダイシリサイドの形成を防止することができるという効果が得られる。その結果、ニッケルシリサイドスパイクを防止することができる。
（もっと読む）

誘電体層（１４，２２，２４，３２）は、ランタン、ルテチウム、及び酸素により構成され、かつ２つの導体の間、または導体（１４，２０，３４）と基板（１２，２６，３０）との間に形成される。一の実施形態では、誘電体層は基板を覆って形成され、境界層を追加する必要がない。別の実施形態では、誘電体層（２２，４２，４６）に含まれる元素の分布は、ランタン含有量またはルテチウム含有量に関して傾斜する、または誘電体層（２２，４２，４６）は別の構成として、アルミニウムを含むことができる。更に別の実施形態では、絶縁層を導体または基板と誘電体層との間、または導体及び基板の両方と誘電体層との間に形成する。誘電体層は、分子ビームエピタキシー法によって形成することが好ましいが、原子層化学気相成長、物理気相成長、有機金属化学気相成長、またはパルスレーザ堆積によって形成することもできる。
（もっと読む）

電磁干渉（ＥＭＩ）シールド及び／又は電磁放射シールドは、導電層（４２，６４）をモールド封入材（３５，６２）上に形成することによって形成される。ワイヤを使用して導電層（４２，６４）を、半導体パッケージ（２，５０）のリードフレーム（１０，５２）に電気的に接続することができる。電気的接続は、リードフレーム（１０）の二つのデバイス部（２，４，６，８）をワイヤボンディングし、次いで上層のモールド封入材（３５）に溝（４０）を形成することによりワイヤボンド（３２）をカットして、２本のワイヤ（３３）を形成することによって行うことができる。次いで２本のワイヤ（３３）のそれぞれに導電層（４２）を電気的に接続する。別の実施形態では、半導体ダイ（５７）の上面にループ状ワイヤボンド（６１）が形成される。モールド封入後、モールド封入材（６２）を数箇所除去してループ状ワイヤボンド（６１）の数箇所を露出させる。次いで、導電層（６４）がループ状ワイヤボンド（６１）に電気的に接続されるように、モールド封入材（６２）及びループ状ワイヤボンド（６１）の露出部分上に導電層（６４）を形成する。
（もっと読む）

加工物３０上にニッケル鉄を無電解析出させる方法及びその組成物を提供する。加工物３０上にニッケル鉄を無電解析出させる際に用いられる析出液は、ニッケルイオン源、第一鉄源、錯化剤、還元剤及びｐＨ調節剤を含む。その析出液は、アルカリ金属イオンを実質的には含まない。磁気エレクトロニクス装置で使用されるフラックス集中システムの作製方法は、加工物３０を提供するステップと、加工物３０上に絶縁材料層３４を形成するステップとによって開始される。溝３６が絶縁層３４に形成され、バリア層４０が溝内に析出される。ニッケル鉄クラッド層４６がバリア層４０上に析出される。ニッケル鉄クラッド層の析出後、溝付近の絶縁材料層３４は、原子約１×１０^１１個／ｃｍ^２未満のアルカリ金属イオン濃度を有する。
（もっと読む）

トランジスタ（１０）は別々に制御することができるゲート（４４，４２，１８）を有するように形成される。３つのゲート領域は異なる電位でバイアスすることができ、かつこれらのゲート領域は異なる伝導特性を持つことができる。チャネルサイドウォール上の誘電体はチャネル上部の上の誘電体と異ならせることができる。ソース、ドレイン、及び３つのゲートとの電気コンタクトは別々に取る。ナノクラスター（１４３，１４４）のような電荷蓄積層をトランジスタのチャネルに隣接するように設け、そして電荷蓄積層を３つのゲート領域を通して制御することにより、揮発性メモリセル及び不揮発性メモリセルの両方を同じプロセスを使用して実現することにより世界共通のメモリプロセスを提供する。揮発性セルとして用いる場合、トランジスタの高さ、及びチャネルサイドウォール誘電体の特性によって記憶保持特性を制御する。不揮発性セルとして用いる場合、トランジスタの幅、及びチャネルを覆う誘電体の特性によって記憶保持特性を制御する。
（もっと読む）

半導体製造プロセスは、基板上にシリコンフィンを形成することを含む。フィンの主面上にはゲート誘電体が形成される。フィンの少なくとも２つの面の上にゲート電極が形成される。次いで、ゲート電極の側壁に近接して誘電体スペーサが選択的に形成されて、誘電体スペーサが該側壁に限定されることによって、主フィン面の大部分が露出したままとされる。その後、主フィン面上にシリサイドが形成される。一実施形態では、ゲート電極の形成は、フィンおよび基板の上にポリシリコンを堆積し、ポリシリコンの上にキャッピング層を堆積し、キャッピング層の上にフォトレジストをパターニングし、パターニングしたフォトレジストが適所に配された状態でキャッピング層およびポリシリコンをエッチングすることを含む。エッチングによりポリシリコンの幅はキャッピング層の幅よりも小さくなり、ポリシリコンの側壁に隣接するキャッピング層の下に空隙ができ、ここに限定スペーサを形成することができる。
（もっと読む）

低Ｋ誘電体複合層（２６，２８）は、低ｋバリア層（２６）及びバリア層（２６）上の低Ｋ誘電体層（２８）により形成される。結果的に疎水性の上部表面を有するように堆積するバリア層（２６）を酸素プラズマで処理して表面を疎水性から親水性に改質する。後続の水を用いた洗浄は、バリア層（２６）の表面の改質に起因して歩留まりを低下させるバリア層（２６）上の欠陥を取り除くために非常に効果的である。水を用いた洗浄の後、低Ｋ誘電体層（２８）をバリア層（２６）の表面上に形成して低Ｋ誘電体である複合層（２６，２８）を完成させる。
（もっと読む）

半導体装置は、基板又はリードフレームのような支持構造（１１）に重なり、これと複数の配線によって電気的に接続されているダイ（１０）を有している。攻撃配線（３２、３８）は、感度の高い信号を搬送する犠牲配線（２９、５９）にとってノイズ源である。遮蔽配線（５１−５８）は、犠牲配線（２９、５９）をケージ状の構造に取り囲み、攻撃配線からのノイズを十分に遮断している。或る形態では、遮蔽配線は、接地又は電力供給配線であり、犠牲配線は、例えば、クロック信号又はＲＦ信号である。遮蔽配線の数と保護されている犠牲配線の数は、設計要件に依って変わる。ワイヤボンディング又は他の配線技術（例えばバンプ）を適用することができる。
（もっと読む）